KR101878181B1 - 차동 신호 인터페이스 장치 및 이를 이용한 영상 표시장치 - Google Patents

차동 신호 인터페이스 장치 및 이를 이용한 영상 표시장치 Download PDF

Info

Publication number
KR101878181B1
KR101878181B1 KR1020110127359A KR20110127359A KR101878181B1 KR 101878181 B1 KR101878181 B1 KR 101878181B1 KR 1020110127359 A KR1020110127359 A KR 1020110127359A KR 20110127359 A KR20110127359 A KR 20110127359A KR 101878181 B1 KR101878181 B1 KR 101878181B1
Authority
KR
South Korea
Prior art keywords
differential
signals
output
differential signal
signal
Prior art date
Application number
KR1020110127359A
Other languages
English (en)
Other versions
KR20130061005A (ko
Inventor
김범진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110127359A priority Critical patent/KR101878181B1/ko
Publication of KR20130061005A publication Critical patent/KR20130061005A/ko
Application granted granted Critical
Publication of KR101878181B1 publication Critical patent/KR101878181B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 차동 신호 인터페이스(Differential Signaling Interface) 방식을 통해 적어도 하나의 채널로 각각 출력되는 차동 신호의 레벨이 각 채널의 부하량(load)에 대응하여 보상될 수 있도록 함으로써 차동 신호들의 왜곡 및 출력 편차를 줄일 수 있도록 한 차동 신호 인터페이스 장치 및 이를 이용한 영상 표시장치에 관한 것으로, 외부로부터의 데이터를 서로 반대되는 극성의 차동 신호로 변환하는 데이터 변환부; 상기 차동 신호를 송신하는 송신부; 및 상기 송신부로부터 출력되는 반대 극성의 차동 신호 레벨을 복수의 기준 전압을 이용하여 출력 채널의 부하량에 대응하도록 보상하고, 상기 보상된 차동 신호가 상기 출력 채널을 통해 수신부로 공급되도록 하는 보상 제어부를 구비한 것을 특징으로 한다.

Description

차동 신호 인터페이스 장치 및 이를 이용한 영상 표시장치{DIFFERENTIAL SIGNALING INTERFACE DEVICE AND IMAGE DISPLAY DEVICE USING THE SAMR}
본 발명은 차동 신호 인터페이스(Differential Signaling Interface) 방식을 통해 적어도 하나의 채널로 각각 출력되는 차동 신호의 레벨이 각 채널의 부하량(load)에 대응하여 보상될 수 있도록 함으로써 차동 신호들의 왜곡 및 출력 편차를 줄일 수 있도록 한 차동 신호 인터페이스 장치 및 이를 이용한 영상 표시장치에 관한 것이다.
최근 디지털 콘텐츠들을 다양하게 접하기 위한 수단으로 다양한 형태의 영상 표시장치들이 대두되고 있다. 가장 일반적으로 사용되는 영상 표시장치들은 평판형 표시장치들로 예를 들면, 액정 표시장치(Liquid Crystal Display Device), 유기 발광 표시장치(Organic Light Emitting Display Device), 전계방출 표시장치(Field Emission Display Device) 및 플라즈마 디스플레이 패널(Plasma Display Panel) 등이 주로 이용되고 있다.
이러한 영상 표시장치들은 영상 표시패널을 구동하기 위한 드라이버와 드라이버를 제어하기 위한 컨트롤러 간에 데이터 송수신이 가능하도록 인트라 패널 인터페이스(intra-panel interface) 방식을 적용하고 있다.
종래에는 인트라 패널 인터페이스 방식으로는 멀티 드롭(multi-drop) 방식을 채용한 RSDS(Reduced Swing Differential Signaling) 인터페이스, mini-LVDS(Low Voltage Differential Signaling), 및 포인트-투-포인트(point-to-point) 방식을 채용한 PPDS(Point-to-Point Differential Signaling) 인터페이스 등이 사용되었다.
하지만, 상술한 인트라 패널 인터페이스 방식들 중 차동 신호들을 인터페이스하는 차동 신호 인터페이스(Differential Signaling Interface) 방식을 이용하는 경우에는 각각의 채널들로 출력되는 차동 신호 레벨이 출력되는 해당 채널들의 부하량(load)에 따라 왜곡되는 문제가 있었다. 다시 말해, 차동 신호 인터페이스 방식을 적용하여 디스플레이 데이터를 차동 신호로 변환 송신하게 되면, 출력되는 차동 신호들의 전압레벨이 각 채널의 기생 캐패시턴스나 신호 전송 라인의 길이 및 전자기적 간섭 등에 따라 왜곡되는 문제가 발생하였다. 이 경우, 서로 다른 출력 편차를 가지고 왜곡된 차동 신호들로 인해 수신 복원된 디스플레이 데이터까지 왜곡되어 차동 신호 인터페이스 방식을 적용한 제품들의 신뢰도가 저하되는 문제들이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 차동 신호 인터페이스 방식을 통해 적어도 하나의 채널로 각각 출력되는 차동 신호의 레벨이 각 채널의 부하량에 대응하여 보상될 수 있도록 함으로써 차동 신호들의 왜곡 및 출력 편차를 줄일 수 있도록 한 차동 신호 인터페이스 장치 및 이를 이용한 영상 표시장치를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 차동 신호 인터페이스 장치는 외부로부터의 데이터를 서로 반대되는 극성의 차동 신호로 변환하는 데이터 변환부; 상기 차동 신호를 송신하는 송신부; 및 상기 송신부로부터 출력되는 반대 극성의 차동 신호 레벨을 복수의 기준 전압을 이용하여 출력 채널의 부하량에 대응하도록 보상하고, 상기 보상된 차동 신호가 상기 출력 채널을 통해 수신부로 공급되도록 하는 보상 제어부를 구비한 것을 특징으로 한다.
상기 보상 제어부는 상기 송신부로부터 출력되는 반대 극성의 각 차동 신호 레벨을 복수의 기준 전압 레벨과 각각 비교하고 상기 각 차동 신호 레벨과 상기 복수의 기준 전압의 레벨의 비교 결과에 대응하는 제 1 내지 제 4 타이밍 신호를 출력하는 신호 검출부, 상기 신호 검출부로부터 출력된 제 1 내지 제 4 타이밍 신호의 펄스 폭 또는 진폭을 변조하여 상기 각 차동 신호의 라이징 기간과 폴링 기간별로 전압 레벨을 보상하기 위한 제 1 내지 제 4 보상 제어 신호를 생성 및 출력하는 펄스 폭 제어부, 및 상기 펄스 폭 제어부로부터의 제 1 내지 제 4 보상 제어 신호에 따라 상기 송신부로부터 출력되는 각 차동 신호 레벨을 증폭 또는 감쇠시킴으로써 상기 각 차동 신호의 레벨이 보상되어 출력되도록 하는 출력 보상부를 구비한 것을 특징으로 한다.
상기 신호 검출부는 상기 송신부로부터 출력되는 각 차동 신호의 라이징 기간 동안 상기 각 차동 신호의 전압 레벨과 복수의 기준 전압 중 제 1 기준 전압의 레벨을 각각 비교하여 그 비교 결과에 따라 하이 또는 로우 레벨 가변된 제 1 및 제 2 타이밍 신호를 각각 출력하고, 상기 각 차동 신호의 폴링 기간 동안 동안에는 상기 각 차동 신호의 전압 레벨과 복수의 기준 전압 중 제 2 기준 전압의 레벨을 각각 비교하여 그 비교 결과에 따라 하이 또는 로우 레벨 가변된 제 3 및 제 4 타이밍 신호를 각각 출력한 것을 특징으로 한다.
상기 펄스 폭 제어부는 상기 각 차동 신호의 라이징 기간에 각각 입력되는 상기 제 1 및 제 2 타이밍 신호의 진폭을 미리 설정된 레벨로 변조하고 진폭이 변조된 제 1 및 제 2 보상 제어 신호를 상기 각 차동 신호의 라이징 기간에 각각 동기되도록 상기의 출력 보상부로 공급하며, 상기 각 차동 신호의 폴링 기간에 각각 입력되는 상기 제 3 및 제 4 타이밍 신호의 진폭 또한 미리 설정된 레벨로 변조하고 진폭이 변조된 제 3 및 제 4 보상 제어 신호를 상기 각 차동 신호의 폴링 기간에 각각 동기되도록 상기의 출력 보상부(16)로 공급한 것을 특징으로 한다.
상기 출력 보상부는 상기 각 차동 신호의 라이징 기간 중 상기 제 1 및 제 2 보상 제어 신호가 각각 하이 논리 레벨로 입력되는 기간에 각각 대응하여 상기 송신부로부터 출력되는 각 차동 신호 레벨이 증폭되도록 하며, 상기 각 차동 신호의 폴링 기간 중 제 3 및 제 4 보상 제어 신호가 각각 하이 논리 레벨로 입력되는 기간에 각각 대응하여 상기 송신부로부터 출력되는 각 차동 신호 레벨이 감쇠되도록 한 것을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 차동 신호 인터페이스 장치는 외부로부터의 데이터를 서로 반대되는 극성의 제 1 내지 제 n 차동 신호로 변환하는 데이터 변환부; 상기 제 1 내지 제 n 차동 신호를 각각 송신하는 제 1 내지 제 n 송신부; 상기 제 1 내지 제 n 송신부의 출력단에 각각 구비되어, 상기 각 송신부로부터 출력되는 제 1 내지 제 n 차동 신호 중 한 차동 신호 레벨을 해당 출력 채널의 부하량에 대응하도록 각각 보상하여 출력하기 위해 상기에서 상술한 다양한 기술적 특징을 보상 제어부를 구비한 것을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 영상 표시장치는 복수의 화소영역을 구비하여 영상을 표시하는 표시패널; 상기 표시패널의 데이터 라인들을 구동하는 데이터 드라이버; 및 외부로부터의 영상 신호를 디지털 영상 데이터로 변환하여 적어도 하나의 동기 신호와 함께 출력하는 그래픽 시스템; 상기 그래픽 시스템으로부터의 영상 데이터를 상기 표시패널에 맞게 정렬하여 상기 데이터 드라이버로 공급함과 아울러 상기 데이터 드라이버를 제어하는 타이밍 컨트롤러를 구비하며, 상기 그래픽 시스템에는 상기에서 상술한 다양한 기술적 특징을 갖는 인터페이스 장치가 내장되어 상기 영상 데이터를 상기 타이밍 컨트롤러로 송신하는 것을 특징으로 한다.
상기 타이밍 컨트롤러에는 상기에서 상술한 다양한 기술적 특징을 갖는 인터페이스 장치가 내장되어 상기 정렬된 영상 데이터를 상기 데이터 드라이버로 송신하는 것을 특징으로 한다.
상슬한 바와 같은 다양한 기술적 특징을 갖는 본 발명의 실시 예에 따른 차동 신호 인터페이스 장치 및 이를 이용한 영상 표시장치는 차동 신호 인터페이스 방식을 통해 적어도 하나의 채널로 각각 출력되는 차동 신호의 레벨이 각 채널의 부하량에 대응하여 보상될 수 있도록 함으로써 차동 신호들의 왜곡 및 출력 편차를 줄일 수 있다.
도 1은 본 발명의 실시 예에 따른 차동 신호 인터페이스 장치를 나타낸 구성도.
도 2a 및 도 2b는 보상 제어부의 차동 신호 레벨 보상 방법을 설명하기 위한 도면.
도 3은 본 발명의 실시 예에 따른 차동 신호 인터페이스 장치를 나타낸 다른 구성도.
도 4a 및 도 4b는 도 3에 도시된 각 보상 제어부의 차동 신호 레벨 보상 방법을 설명하기 위한 도면.
도 5는 도 1 또는 도 3에 도시된 차동 신호 인터페이스 장치를 구비한 액정 표시장치를 나타낸 구성도.
이하, 상기와 같은 특징을 갖는 본 발명의 실시 예에 따른 차동 신로 인터페이스 장치 및 이를 이용한 영상 표시장치를 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 1은 본 발명의 실시 예에 따른 차동 신호 인터페이스 장치를 나타낸 구성도이다.
도 1에 도시된 차동 신호 인터페이스 장치는 외부로부터의 데이터를 서로 반대되는 극성의 차동 신호(In(+),In(-))로 변환하는 데이터 변환부(2); 차동 신호(In(+),In(-))를 송신하는 송신부(transceiver, 4); 송신부(4)로부터 출력되는 반대 극성의 차동 신호(In(+),In(-)) 레벨을 복수의 기준 전압(Vref1,Vref2)을 이용하여 출력 채널의 부하량에 대응하도록 보상하고, 보상된 차동 신호(Tx(+),Tx(-))가 상기 출력 채널을 통해 수신부(Receiver)로 공급되도록 하는 보상 제어부(6)를 구비한다.
데이터 변환부(2)는 적어도 하나의 클럭 발생기와 적어도 하나의 인버터 등을 구비하여 외부로부터 공급되는 데이터 예를 들어, 디스플레이 영상 데이터를 적어도 한 비트 단위로 서로 반대되는 극성의 차동 신호(In(+),In(-))로 변환 출력한다.
송신부(4)는 데이터 변환부(2)로부터 입력되는 반대 극성의 차동 신호(In(+),In(-))가 동기화된 타이밍에 송신되도록 정극성 및 부극성 신호 송신단(OTx(+),OTx(-))을 통해 각각 출력한다. 정극성 및 부극성 신호 송신단(OTx(+),OTx(-))을 통해 출력되는 반대 극성의 각 차동 신호(In(+),In(-))는 적어도 한 비트 단위로 하이 또는 로우 논리 레벨로 가변 출력되는 신호이다.
하이 또는 로우 논리 레벨로 각각 가변 출력되는 각 차동 신호(In(+),In(-))는 하이 또는 로우 논리 레벨로 가변되는 기간 동안 출력 채널의 부하량 영향을 받게 된다. 각 차동 신호(In(+),In(-))의 출력 채널은 기생 캐패시턴스나 신호 전송 라인의 길이 및 전자기적 간섭 등에 따라 소정의 부하량이 존재하므로 각 차동 신호(In(+),In(-))가 출력되는 기간 동안 부하가 걸리게 된다. 특히, 각 차동 신호(In(+),In(-))의 전압 레벨이 가변되는 기간 즉, 차동 신호(In(+),In(-))의 라이징 타임(rising time)과 폴링 타임(falling)에 부하량의 영향이 크기 때문에 차동 신호(In(+),In(-))의 전압 레벨이 왜곡될 수도 있다.
보상 제어부(6)는 각 차동 신호(In(+),In(-))의 출력단 즉, 출력 채널의 전단에 형성되어 각 차동 신호(In(+),In(-))의 레벨이 출력 채널의 부하량에 대응하게 보상 출력 되도록 한다. 구체적으로, 보상 제어부(6)는 송신부(4)로부터 출력되는 반대 극성의 각 차동 신호(In(+),In(-)) 레벨을 복수의 기준 전압(Vref1,Vref2)과 각각 비교하여 그 왜곡 정도를 각각 검출한다. 그리고 각각 검출된 왜곡 정도에 대응하는 기간 동안 각 차동 신호(In(+),In(-))의 전압 레벨을 보상 출력함으로써 전압 레벨이 보상된 차동 신호(Tx(+),Tx(-))가 상기 출력 채널을 통해 수신부(Receiver)로 전송되도록 한다.
보상 제어부(6)는 각 차동 신호(In(+),In(-))의 레벨을 보상하기 위해, 송신부(4)로부터 출력되는 반대 극성의 각 차동 신호(In(+),In(-)) 레벨을 복수의 기준 전압(Vref1,Vref2) 레벨과 각각 비교하고 각 차동 신호(In(+),In(-)) 레벨과 복수의 기준 전압(Vref1,Vref2)의 레벨의 비교 결과에 대응하는 제 1 내지 제 4 타이밍 신호(U1,D1,U2,D2)를 출력하는 신호 검출부(12), 신호 검출부(12)로부터 출력된 제 1 내지 제 4 타이밍 신호(U1,D1,U2,D2)의 펄스 폭 또는 진폭을 변조하여 각 차동 신호(In(+),In(-))의 라이징 기간과 폴링 기간별로 전압 레벨을 보상하기 위한 제 1 내지 제 4 보상 제어 신호(CU1,CD1,CU2,CD2)를 생성 및 출력하는 펄스 폭 제어부(14), 및 펄스 폭 제어부(14)로부터의 제 1 내지 제 4 보상 제어 신호(CU1,CD1,CU2,CD2)에 따라 송신부(4)로부터 출력되는 각 차동 신호(In(+),In(-)) 레벨을 증폭 또는 감쇠시킴으로써 각 차동 신호(In(+),In(-))의 레벨이 보상되어 출력되도록 하는 출력 보상부(16)를 구비한다.
송신부(4)의 각 송신단(OTx(+),OTx(-))을 통해 출력되는 각 차동 신호(In(+),In(-))는 하이 또는 로우 논리 레벨의 신호들이 적어도 한 비트 단위로 출력되는바, 하이 또는 로우 논리 레벨의 전압 레벨은 0V나 3.3V 등의 전압 레벨로 미리 설정될 수 있다. 따라서, 각 송신단(OTx(+),OTx(-))의 차동 신호(In(+),In(-))와 비교되는 복수의 기준 전압(Vref1,Vref2)의 레벨 또한 미리 설정될 수 있다. 예를 들면, 각 차동 신호(In(+),In(-))의 라이징 타임에 그 전압 레벨이 비교되는 제 1 기준 전압(Vref1) 레벨은 하이 논리 레벨의 전압 레벨과 동일하거나 하이 논리 전압 레벨과 비슷한 레벨로 미리 설정될 수 있다. 그리고 각 차동 신호(In(+),In(-))의 폴링 타임에 그 전압 레벨이 비교되는 제 2 기준 전압(Vref2) 레벨은 로우 논리 레벨의 전압 레벨과 동일하거나 로우 논리 전압 레벨과 비슷한 레벨로 미리 설정될 수 있다.
도 2a 및 도 2b는 보상 제어부의 차동 신호 레벨 보상 방법을 설명하기 위한 도면이다.
도 2a 및 도 2b를 참조하면, 신호 검출부(12)는 송신부(4)로부터 출력되는 각 차동 신호(In(+),In(-))의 라이징 기간 동안 각 차동 신호(In(+),In(-))의 전압 레벨과 복수의 기준 전압(Vref1,Vref2) 중 제 1 기준 전압의 레벨을 각각 비교하여 그 비교 결과에 따라 하이 또는 로우 레벨 가변된 제 1 및 제 2 타이밍 신호(C1,U2)를 각각 출력한다. 그리고, 각 차동 신호(In(+),In(-))의 폴링 기간 동안 동안에는 각 차동 신호(In(+),In(-))의 전압 레벨과 복수의 기준 전압(Vref1,Vref2) 중 제 2 기준 전압의 레벨을 각각 비교하여 그 비교 결과에 따라 하이 또는 로우 레벨 가변된 제 3 및 제 4 타이밍 신호(C1,D2)를 각각 출력한다.
좀더 구체적으로 설명하면, 신호 검출부(12)는 정극성 차동 신호(In(+))의 라이징 기간 동안에 정극성 각 차동 신호(In(+))의 전압 레벨과 제 1 기준 전압(Vref1)의 레벨을 각각 비교하여, 정극성 차동 신호(In(+))의 전압 레벨이 제 1 기준 전압(Vref1) 레벨보다 낮은 기간 동안은 하이 레벨의 제 1 타이밍 신호(C1)를 출력한다. 그리고, 정극성 차동 신호(In(+))의 전압 레벨이 제 1 기준 전압(Vref1) 레벨과 같거나 더 높은 기간 동안은 로우 레벨의 제 1 타이밍 신호(C1)를 출력한다.
또한, 신호 검출부(12)는 부극성 차동 신호(In(-))의 라이징 기간 동안에 상기 부극성 각 차동 신호(In(-))의 전압 레벨과 제 1 기준 전압(Vref1)의 레벨을 각각 비교하여, 부극성 차동 신호(In(-))의 전압 레벨이 제 1 기준 전압(Vref1) 레벨보다 낮은 기간 동안은 하이 레벨의 제 2 타이밍 신호(C2)를 출력한다. 그리고, 부극성 차동 신호(In(-))의 전압 레벨이 제 1 기준 전압(Vref1) 레벨과 같거나 더 높은 기간 동안은 로우 레벨의 제 2 타이밍 신호(C2)를 출력한다.
이와 아울러, 신호 검출부(12)는 정극성 차동 신호(In(+))의 폴링 기간 동안에 정극성 각 차동 신호(In(+))의 전압 레벨과 제 2 기준 전압(Vref2)의 레벨을 각각 비교하여, 정극성 차동 신호(In(+))의 전압 레벨이 제 2 기준 전압(Vref2) 레벨보다 높은 기간 동안은 하이 레벨의 제 3 타이밍 신호(D1)를 출력한다. 그리고, 정극성 차동 신호(In(+))의 전압 레벨이 제 2 기준 전압(Vref2) 레벨과 같거나 더 낮은 기간 동안은 로우 레벨의 제 3 타이밍 신호(D1)를 출력한다.
또한, 신호 검출부(12)는 부극성 차동 신호(In(-))의 폴링 기간 동안에 부극성 각 차동 신호(In(-))의 전압 레벨과 제 2 기준 전압(Vref2)의 레벨을 각각 비교하여, 부극성 차동 신호(In(-))의 전압 레벨이 제 2 기준 전압(Vref2) 레벨보다 높은 기간 동안은 하이 레벨의 제 4 타이밍 신호(D2)를 출력한다. 그리고, 부극성 차동 신호(In(-))의 전압 레벨이 제 2 기준 전압(Vref2) 레벨과 같거나 더 낮은 기간 동안은 로우 레벨의 제 4 타이밍 신호(D2)를 출력한다.
펄스 폭 제어부(14)는 각 차동 신호(In(+),In(-))의 라이징 기간에 각각 입력되는 제 1 및 제 2 타이밍 신호(C1,C2)의 진폭을 미리 설정된 레벨로 변조하고 진폭이 변조된 제 1 및 제 2 보상 제어 신호(CU1,CU2)를 각 차동 신호(In(+),In(-))의 라이징 기간에 각각 동기되도록 상기의 출력 보상부(16)로 공급한다. 그리고, 각 차동 신호(In(+),In(-))의 폴링 기간에 각각 입력되는 제 3 및 제 4 타이밍 신호(D1,D2)의 진폭 또한 미리 설정된 레벨로 변조하고 진폭이 변조된 제 3 및 제 4 보상 제어 신호(CD1,CD2)를 각 차동 신호(In(+),In(-))의 폴링 기간에 각각 동기되도록 상기의 출력 보상부(16)로 공급한다.
출력 보상부(16)는 각 차동 신호(In(+),In(-))의 라이징 기간 중 제 1 및 제 2 보상 제어 신호(CU1,CU2)가 각각 하이 논리 레벨로 입력되는 기간에 각각 대응하여 송신부(4)로부터 출력되는 각 차동 신호(In(+),In(-)) 레벨이 증폭되도록 한다. 아울러, 출력 보상부(16)는 각 차동 신호(In(+),In(-))의 폴링 기간 중 제 3 및 제 4 보상 제어 신호(CD1,CD2)가 각각 하이 논리 레벨로 입력되는 기간에 각각 대응하여 상기 송신부(4)로부터 출력되는 각 차동 신호(In(+),In(-)) 레벨이 감쇠되도록 한다.
이와 같이 구성 및 동작되는 보상 제어부(16)에 의해 각각의 출력 채널로 보상 출력되는 각 차동 신호(Tx(+),Tx(-))의 레벨이 각 출력 채널의 부하량에 대응하는 기간 동안 각각 보상될 수 있도록 함으로써 보상된 각 차동 신호(Tx(+),Tx(-))들의 왜곡을 방지할 수 있게 된다.
도 3은 본 발명의 실시 예에 따른 차동 신호 인터페이스 장치를 나타낸 다른 구성도이다.
도 3에 도시된 차동 신호 인터페이스 장치는 외부로부터의 데이터를 서로 반대되는 극성의 제 1 내지 제 n 차동 신호(In(+),In(-) 내지 nIn(+),nIn(-))로 변환하는 데이터 변환부(2); 제 1 내지 제 n 차동 신호(In(+),In(-) 내지 nIn(+),nIn(-))를 각각 송신하는 제 1 내지 제 n 송신부(4 내지 4n); 제 1 내지 제 n 송신부(4 내지 4n) 출력단에 각각 구비되어, 각 송신부(4 내지 4n)으로부터 출력되는 반대 극성의 차동 신호 레벨을 복수의 기준 전압(Vref1,Vref2)을 이용하여 해당 출력 채널의 부하량에 대응하도록 각각 보상하고, 상기 보상된 차동 신호(Tx(+),Tx(-))가 상기 해당 출력 채널을 통해 해당 수신부(Receiver)로 공급되도록 하는 제 1 내지 제 n 보상 제어부(6 내지 6n)를 구비한다.
상술한 바와 같이, 데이터 변환부(2)는 적어도 하나의 클럭 발생기와 적어도 하나의 인버터 등을 구비하여 외부로부터 공급되는 데이터 예를 들어, 디스플레이 영상 데이터를 적어도 한 비트 단위로 서로 반대되는 극성의 차동 신호(In(+),In(-))로 변환 출력한다.
제 1 내지 제 n 송신부(4 내지 4n) 각각의 구성과 동작은 도 1에 도시된 송신부(4)의 구성 및 동작과 동일하다. 마찬가지로, 제 1 내지 제 n 보상 제어부(6 내지 6n) 각각의 구성과 동작 또한 도 1에 도시된 보상 제어부(6)의 구성 및 동작과 동일하다. 이에, 제 1 내지 제 n 보상 제어부(6 내지 6n)의 구성은 도 1에 관련한 설명으로 대신할 수 있다.
다시 말해, 제 1 내지 제 n 보상 제어부(6 내지 6n) 각각은 각 차동 신호(In(+),In(-) 내지 nIn(+),nIn(-))의 레벨을 보상하기 위해 각 송신부(4 내지 4n)로부터 출력되는 반대 극성의 각 차동 신호(In(+),In(-)) 레벨을 복수의 기준 전압(Vref1,Vref2) 레벨과 각각 비교하고 상기 각 차동 신호(In(+),In(-)) 레벨과 상기 복수의 기준 전압(Vref1,Vref2)의 레벨의 비교 결과에 대응하는 제 1 내지 제 4 타이밍 신호(U1,D1,U2,D2)를 출력하는 신호 검출부(12), 신호 검출부(12)로부터 출력된 제 1 내지 제 4 타이밍 신호(U1,D1,U2,D2)의 펄스 폭 또는 진폭을 변조하여 상기 각 차동 신호(In(+),In(-))의 라이징 기간과 폴링 기간별로 전압 레벨을 보상하기 위한 제 1 내지 제 4 보상 제어 신호(CU1,CD1,CU2,CD2)를 생성 및 출력하는 펄스 폭 제어부(14), 및 펄스 폭 제어부(14)로부터의 제 1 내지 제 4 보상 제어 신호(CU1,CD1,CU2,CD2)에 따라 상기 송신부(4)로부터 출력되는 각 차동 신호(In(+),In(-)) 레벨을 증폭 또는 감쇠시킴으로써 상기 각 차동 신호(In(+),In(-))의 레벨이 보상되어 출력되도록 하는 출력 보상부(16)를 구비한다.
도 4a 및 도 4b는 도 3에 도시된 각 보상 제어부의 차동 신호 레벨 보상 방법을 설명하기 위한 도면이다.
도 4a 및 도 4b를 참조하면, 각각의 신호 검출부(12)는 각 송신부(4 내지 4n)로부터 출력되는 각 차동 신호(nIn(+),nIn(-))의 라이징 기간 동안 각 차동 신호(nIn(+),nIn(-))의 전압 레벨과 복수의 기준 전압(Vref1,Vref2) 중 제 1 기준 전압의 레벨을 각각 비교하여 그 비교 결과에 따라 하이 또는 로우 레벨 가변된 제 1 및 제 2 타이밍 신호(C1,U2)를 각각 출력한다. 그리고 각 차동 신호(nIn(+),nIn(-))의 폴링 기간 동안 동안에는 각 차동 신호(nIn(+),nIn(-))의 전압 레벨과 복수의 기준 전압(Vref1,Vref2) 중 제 2 기준 전압의 레벨을 각각 비교하여 그 비교 결과에 따라 하이 또는 로우 레벨 가변된 제 3 및 제 4 타이밍 신호(C1,D2)를 각각 출력한다.
펄스 폭 제어부(14) 또한 각 차동 신호(nIn(+),nIn(-))의 라이징 기간에 각각 입력되는 제 1 및 제 2 타이밍 신호(C1,C2)의 진폭을 미리 설정된 레벨로 변조하고 진폭이 변조된 제 1 및 제 2 보상 제어 신호(CU1,CU2)를 각 차동 신호(nIn(+),nIn(-))의 라이징 기간에 각각 동기되도록 출력 보상부(16)로 공급한다. 그리고, 각 차동 신호(nIn(+),nIn(-))의 폴링 기간에 각각 입력되는 제 3 및 제 4 타이밍 신호(D1,D2)의 진폭 또한 미리 설정된 레벨로 변조하고 진폭이 변조된 제 3 및 제 4 보상 제어 신호(CD1,CD2)를 각 차동 신호(nIn(+),nIn(-))의 폴링 기간에 각각 동기되도록 상기의 출력 보상부(16)로 공급한다.
출력 보상부(16)는 각 차동 신호(nIn(+),nIn(-))의 라이징 기간 중 제 1 및 제 2 보상 제어 신호(CU1,CU2)가 각각 하이 논리 레벨로 입력되는 기간에 각각 대응하여 상기 송신부(4)로부터 출력되는 각 차동 신호(nIn(+),nIn(-)) 레벨이 증폭되도록 하며, 각 차동 신호(nIn(+),nIn(-))의 폴링 기간 중 제 3 및 제 4 보상 제어 신호(CD1,CD2)가 각각 하이 논리 레벨로 입력되는 기간에 각각 대응하여 상기 송신부(4)로부터 출력되는 각 차동 신호(In(+),In(-)) 레벨이 감쇠되도록 한다.
이와 같이 구성 및 동작되는 보상 제어부(16)에 의해 각각의 출력 채널로 보상 출력되는 각 차동 신호(Tx(+),Tx(-))의 레벨이 각 출력 채널의 부하량에 대응하는 기간 동안 각각 보상될 수 있도록 함으로써 보상된 각 차동 신호(Tx(+),Tx(-))들의 왜곡을 방지할 수 있게 된다. 또한, 각각의 출력 채널로 각각 출력되는 차동 신호(nIn(+),nIn(-))의 레벨이 각 출력 채널의 부하량에 대응하여 보상될 수 있도록 함으로써 각 차동 신호(nIn(+),nIn(-))들의 출력 편차를 줄일 수 있다.
도 5는 도 1 또는 도 3에 도시된 차동 신호 인터페이스 장치를 구비한 액정 표시장치를 나타낸 구성도이다.
도 1 또는 도 3에 각각 도시된 차동 신호 인터페이스 장치는 액정 표시장치(Liquid Crystal Display Device), 유기 발광 표시장치(Organic Light Emitting Display Device), 전계방출 표시장치(Field Emission Display Device) 및 플라즈마 디스플레이 패널(Plasma Display Panel) 등의 다양한 영상 표시장치들에 적용될 수 있다. 하지만, 이하에서는 설명의 편의상 본 발명의 차동 신호 인터페이스 장치가 액정 표시장치에 적용된 일 예를 설명하기로 한다.
도 5에 도시된 액정 표시장치는 복수의 화소영역을 구비하여 형성된 액정패널(22); 액정패널(22)에 구비된 복수의 게이트 라인(GL1 내지 GLn)을 구동하는 게이트 드라이버(26); 액정패널(22)에 구비된 복수의 데이터 라인(DL1 내지 DLm)을 구동하는 데이터 드라이버(24); 외부로부터의 영상 신호를 디지털 영상 데이터(RGB)로 변환하여 적어도 하나의 동기 신호(DCLK,Hsync,Vsync,DE)와 함께 출력하는 그래픽 시스템(20); 및 상기의 영상 데이터(RGB)를 상기 액정패널(22)에 맞게 정렬하여 데이터 드라이버(24)로 공급함과 아울러 상기 적어도 하나의 동기 신호(DCLK,Hsync,Vsync,DE)를 이용하여 게이트 및 데이터 제어신호(GCS,DCS)를 생성하여 상기 게이트 및 데이터 드라이버(26,24)를 제어하는 타이밍 컨트롤러(28)를 구비한다.
여기서, 상기 그래픽 시스템(20)과 상기 타이밍 컨트롤러(28)에는 도 1 또는 제 2에 차동 신호 인터페이스 장치가 내장되고, 데이터 드라이버(24)에는 수신부가 각각 내장되어 상기 차동 신호 인터페이스 장치를 통해 상기 외부로부터의 영상 데이터(RGB)를 송수신하게 된다.
액정패널(22)은 복수의 게이트 라인(GL1 내지 GLn)과 복수의 데이터 라인(DL1 내지 DLm)에 의해 정의되는 각 화소영역에 형성된 박막 트랜지스터(TFT; Thin Film Transistor) 및 TFT와 접속된 액정 커패시터(Clc)를 구비한다. 액정 커패시터(Clc)는 TFT와 접속된 화소전극, 화소전극과 액정을 사이에 두고 대면하는 공통전극으로 구성된다. TFT는 각각의 게이트 라인(GL1 내지 GLn)으로부터의 스캔펄스에 응답하여 각각의 데이터 라인(DL1 내지 DLm)으로부터의 영상신호를 화소전극에 공급한다.
데이터 드라이버(24)는 액정패널(22)의 어느 한 측과 적어도 하나의 소스 인쇄회로기판 사이에 각각 구비되어 데이터 라인들(DL1 내지 DLm)을 구동하는 복수의 데이터 집적회로를 포함하게 된다. 여기서, 복수의 데이터 집적회로 중 적어도 하나의 집적회로에는 도 1 또는 도 3을 통해 설명한 수신부를 구비한다. 이러한 데이터 집적회로는 타이밍 컨트롤러(28)로부터의 데이터 제어신호(DCS)를 이용하여 타이밍 컨트롤러(28)의 차동 신호 인터페이스 장치로부터 공급된 영상 데이터(Data)들을 아날로그 전압 즉, 영상신호로 변환 출력한다.
게이트 드라이버(26)는 액정패널(22)과 일체로 액정패널(22)의 영상 비표시 영역에 형성되거나, 집적회로 형태로 구비되어 액정패널(22) 어느 한 측면에 별도로 마련될 수도 있다. 이러한, 게이트 드라이버(26)는 상기 타이밍 컨트롤러(28)로부터의 게이트 제어신호(GCS) 등을 이용하여 각 게이트 라인(GL1 내지 GLn)에 스캔펄스를 순차적으로 공급한다. 그리고 각 게이트 라인(GL1 내지 GLn)에 스캔펄스가 공급되지 않는 기간에는 게이트 로우 전압을 공급한다.
타이밍 컨트롤러(28)는 그래픽 시스템(20)으로부터 입력되는 디지털 영상 데이터(RGB)를 액정패널(2)의 구동에 알맞게, 특히 각 데이터 집적회로의 데이터 라인 구동 수에 맞게 정렬하고, 내장된 차동 신호 인터페이스 장치를 통해 데이터 집적회로로 공급한다. 그리고 입력되는 동기신호 즉, 도트클럭(DCLK), 데이터 인에이블 신호(DE), 수평 및 수직 동기신호(Hsync,Vsync) 중 적어도 하나를 이용하여 게이트 및 데이터 제어신호(GCS,DCS)를 생성하고, 이를 게이트 드라이버(26) 및 데이터 집적회로에 각각 공급함으로써 게이트 드라이버 및 각각의 데이터 집적회로를 제어한다.
그래픽 시스템(20) 또한 외부로부터의 영상 신호를 디지털 영상 데이터(RGB)로 변환하여 내장된 차동 신호 인터페이스 장치를 통해 타이밍 컨트롤러(28)로 공급한다.
이상에서 상술한 바와 같이, 액정 표시장치의 그래픽 시스템(20)과 타이밍 컨트롤러(28) 및 데이터 집적회로에 차동 신호 인터페이스 장치가 각각 구비되도록 적용할 수 있다. 이 경우, 인터페이스 장치의 각 출력 채널로 보상 출력되는 각 차동 신호(Tx(+),Tx(-))의 레벨이 각 출력 채널의 부하량에 대응하는 기간 동안 각각 보상될 수 있도록 함으로써 보상된 각 차동 신호(Tx(+),Tx(-))들의 왜곡을 방지할 수 있게 된다. 또한, 각각의 출력 채널로 각각 출력되는 차동 신호(nIn(+),nIn(-))의 레벨이 각 출력 채널의 부하량에 대응하여 보상될 수 있도록 함으로써 각 차동 신호(nIn(+),nIn(-))들의 출력 편차를 줄일 수 있다.
이상 설명한 내용을 통해 당 업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (8)

  1. 외부로부터의 데이터를 서로 반대되는 극성의 차동 신호로 변환하는 데이터 변환부;
    상기 차동 신호를 송신하는 송신부; 및
    상기 송신부로부터 출력되는 반대 극성의 차동 신호 레벨을 복수의 기준 전압을 이용하여 출력 채널의 부하량에 대응하도록 보상하고, 상기 보상된 차동 신호가 상기 출력 채널을 통해 수신부로 공급되도록 하는 보상 제어부를 구비한 것을 특징으로 하는 차동 신호 인터페이스 장치.
  2. 제 1 항에 있어서,
    상기 보상 제어부는
    상기 송신부로부터 출력되는 반대 극성의 각 차동 신호 레벨을 복수의 기준 전압 레벨과 각각 비교하고 상기 각 차동 신호 레벨과 상기 복수의 기준 전압의 레벨의 비교 결과에 대응하는 제 1 내지 제 4 타이밍 신호를 출력하는 신호 검출부,
    상기 신호 검출부로부터 출력된 제 1 내지 제 4 타이밍 신호의 펄스 폭 또는 진폭을 변조하여 상기 각 차동 신호의 라이징 기간과 폴링 기간별로 전압 레벨을 보상하기 위한 제 1 내지 제 4 보상 제어 신호를 생성 및 출력하는 펄스 폭 제어부, 및
    상기 펄스 폭 제어부로부터의 제 1 내지 제 4 보상 제어 신호에 따라 상기 송신부로부터 출력되는 각 차동 신호 레벨을 증폭 또는 감쇠시킴으로써 상기 각 차동 신호의 레벨이 보상되어 출력되도록 하는 출력 보상부를 구비한 것을 특징으로 하는 차동 신호 인터페이스 장치.
  3. 제 2 항에 있어서,
    상기 신호 검출부는
    상기 송신부로부터 출력되는 각 차동 신호의 라이징 기간 동안 상기 각 차동 신호의 전압 레벨과 복수의 기준 전압 중 제 1 기준 전압의 레벨을 각각 비교하여 그 비교 결과에 따라 하이 또는 로우 레벨 가변된 제 1 및 제 2 타이밍 신호를 각각 출력하고,
    상기 각 차동 신호의 폴링 기간 동안에는 상기 각 차동 신호의 전압 레벨과 복수의 기준 전압 중 제 2 기준 전압의 레벨을 각각 비교하여 그 비교 결과에 따라 하이 또는 로우 레벨 가변된 제 3 및 제 4 타이밍 신호를 각각 출력한 것을 특징으로 하는 차동 신호 인터페이스 장치.
  4. 제 3 항에 있어서,
    상기 펄스 폭 제어부는
    상기 각 차동 신호의 라이징 기간에 각각 입력되는 상기 제 1 및 제 2 타이밍 신호의 진폭을 미리 설정된 레벨로 변조하고 진폭이 변조된 제 1 및 제 2 보상 제어 신호를 상기 각 차동 신호의 라이징 기간에 각각 동기되도록 상기 출력 보상부로 공급하며,
    상기 각 차동 신호의 폴링 기간에 각각 입력되는 상기 제 3 및 제 4 타이밍 신호의 진폭 또한 미리 설정된 레벨로 변조하고 진폭이 변조된 제 3 및 제 4 보상 제어 신호를 상기 각 차동 신호의 폴링 기간에 각각 동기되도록 상기 출력 보상부로 공급한 것을 특징으로 하는 차동 신호 인터페이스 장치.
  5. 제 4 항에 있어서,
    상기 출력 보상부는
    상기 각 차동 신호의 라이징 기간 중 상기 제 1 및 제 2 보상 제어 신호가 각각 하이 논리 레벨로 입력되는 기간에 각각 대응하여 상기 송신부로부터 출력되는 각 차동 신호 레벨이 증폭되도록 하며,
    상기 각 차동 신호의 폴링 기간 중 제 3 및 제 4 보상 제어 신호가 각각 하이 논리 레벨로 입력되는 기간에 각각 대응하여 상기 송신부로부터 출력되는 각 차동 신호 레벨이 감쇠되도록 한 것을 특징으로 하는 차동 신호 인터페이스 장치.
  6. 외부로부터의 데이터를 서로 반대되는 극성의 제 1 내지 제 n 차동 신호로 변환하는 데이터 변환부;
    상기 제 1 내지 제 n 차동 신호를 각각 송신하는 제 1 내지 제 n 송신부;
    상기 제 1 내지 제 n 송신부의 각 출력단에 구비되어, 상기 각 송신부로부터 출력되는 반대 극성의 각 차동 신호 레벨을 복수의 기준 전압을 이용하여 출력 채널의 부하량에 대응하도록 보상하고, 상기 보상된 차동 신호가 상기 출력 채널을 통해 수신부로 공급되도록 하는 제 1 내지 제 n 보상 제어부를 구비한 것을 특징으로 하는 차동 신호 인터페이스 장치.
  7. 복수의 화소영역을 구비하여 영상을 표시하는 표시패널;
    상기 표시패널의 데이터 라인들을 구동하는 데이터 드라이버; 및
    외부로부터의 영상 신호를 디지털 영상 데이터로 변환하여 적어도 하나의 동기 신호와 함께 출력하는 그래픽 시스템;
    상기 그래픽 시스템으로부터의 영상 데이터를 상기 표시패널에 맞게 정렬하여 상기 데이터 드라이버로 공급함과 아울러 상기 데이터 드라이버를 제어하는 타이밍 컨트롤러를 구비하며,
    상기 타이밍 컨트롤러에는
    상기 청구항 1 내지 청구항 6 중 어느 한 항의 기술적 특징을 갖는 인터페이스 장치가 내장되어 상기 정렬된 영상 데이터를 상기 데이터 드라이버로 송신하는 것을 특징으로 하는 영상 표시장치.
  8. 삭제
KR1020110127359A 2011-11-30 2011-11-30 차동 신호 인터페이스 장치 및 이를 이용한 영상 표시장치 KR101878181B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110127359A KR101878181B1 (ko) 2011-11-30 2011-11-30 차동 신호 인터페이스 장치 및 이를 이용한 영상 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110127359A KR101878181B1 (ko) 2011-11-30 2011-11-30 차동 신호 인터페이스 장치 및 이를 이용한 영상 표시장치

Publications (2)

Publication Number Publication Date
KR20130061005A KR20130061005A (ko) 2013-06-10
KR101878181B1 true KR101878181B1 (ko) 2018-08-07

Family

ID=48859323

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110127359A KR101878181B1 (ko) 2011-11-30 2011-11-30 차동 신호 인터페이스 장치 및 이를 이용한 영상 표시장치

Country Status (1)

Country Link
KR (1) KR101878181B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100562860B1 (ko) 2005-09-23 2006-03-24 주식회사 아나패스 디스플레이, 컬럼 구동 집적회로, 멀티레벨 검출기 및멀티레벨 검출 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3630290B2 (ja) * 1998-09-28 2005-03-16 パイオニアプラズマディスプレイ株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ
US7405732B2 (en) * 2000-12-07 2008-07-29 Renesas Technology Corp. Semiconductor integrated circuit, liquid crystal drive device, and liquid crystal display system
KR100928515B1 (ko) * 2008-04-02 2009-11-26 주식회사 동부하이텍 데이터 수신 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100562860B1 (ko) 2005-09-23 2006-03-24 주식회사 아나패스 디스플레이, 컬럼 구동 집적회로, 멀티레벨 검출기 및멀티레벨 검출 방법

Also Published As

Publication number Publication date
KR20130061005A (ko) 2013-06-10

Similar Documents

Publication Publication Date Title
KR102636679B1 (ko) 터치 디스플레이 장치 및 그 구동 방법
US10001886B2 (en) Display device and method for driving the same during display period and touch period of display device
US10528183B2 (en) Touch display device
KR101427580B1 (ko) 표시 장치의 구동 장치 및 구동 방법
KR20180024283A (ko) 표시장치 및 이의 구동방법
KR102270600B1 (ko) 표시장치
US20200202816A1 (en) Display device and driving method thereof
KR102140476B1 (ko) 표시 패널 구동 장치 및 이를 포함하는 표시 장치
US7876130B2 (en) Data transmitting device and data receiving device
KR102293371B1 (ko) 표시장치
KR20120091858A (ko) 데이터 처리 방법 및 상기 데이터 처리 방법을 수행하는 표시 장치
KR20110039006A (ko) 대화면 액정 표시장치
KR20160083557A (ko) 표시장치
CN102543019B (zh) 液晶显示装置的驱动电路及其驱动方法
KR101878181B1 (ko) 차동 신호 인터페이스 장치 및 이를 이용한 영상 표시장치
KR20150139101A (ko) 픽셀 데이터 모니터링 장치 및 방법과 이를 채용한 표시 시스템
KR100989736B1 (ko) 소스 구동부 및 이를 구비하는 액정 표시 장치
US8159439B2 (en) Data driving circuit including a first operator that generates a flag signal based on a load signal and a reset signal and a second operator that generates a horizontal scanning identical signal, display apparatus comprising the same and control method thereof
US9685128B2 (en) Display apparatus and method of driving the display apparatus
KR20200051226A (ko) 영상 표시장치 및 그 구동방법
KR102270604B1 (ko) 영상 표시 시스템
KR102395214B1 (ko) 디스플레이 인터페이스 장치 및 그의 데이터 전송 방법
KR102494149B1 (ko) 데이터 구동 회로 및 그를 이용한 표시 장치
KR101232162B1 (ko) 데이터 구동장치 및 구동방법
KR102555098B1 (ko) 영상 표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant