KR101859621B1 - Oxide transistor using femto-second laser preannealing and fabricating method thereof - Google Patents

Oxide transistor using femto-second laser preannealing and fabricating method thereof Download PDF

Info

Publication number
KR101859621B1
KR101859621B1 KR1020160108285A KR20160108285A KR101859621B1 KR 101859621 B1 KR101859621 B1 KR 101859621B1 KR 1020160108285 A KR1020160108285 A KR 1020160108285A KR 20160108285 A KR20160108285 A KR 20160108285A KR 101859621 B1 KR101859621 B1 KR 101859621B1
Authority
KR
South Korea
Prior art keywords
substrate
thin film
izo
present
annealing
Prior art date
Application number
KR1020160108285A
Other languages
Korean (ko)
Other versions
KR20180023259A (en
Inventor
김성진
김원유
엄주송
선비
Original Assignee
충북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충북대학교 산학협력단 filed Critical 충북대학교 산학협력단
Priority to KR1020160108285A priority Critical patent/KR101859621B1/en
Publication of KR20180023259A publication Critical patent/KR20180023259A/en
Application granted granted Critical
Publication of KR101859621B1 publication Critical patent/KR101859621B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

본 발명은 산화물 트랜지스터 및 그 제조 방법에 관한 것으로서, 본 발명의 산화물 트랜지스터 제조 방법은 게이트 전극으로 사용되는 하부 전극(Bottom electrode)을 포함하는 기판 (Substrate)을 제작하는 단계, 상기 기판 상에 박막을 형성하고, 상기 박막이 형성된 면에 펨토 세컨드 레이저(femto-second laser)를 이용하여 프리어닐링(preannealing) 공정을 실시하는 단계, 상기 프리어닐링 공정이 실시된 후에, 상기 기판 상에 활성층(Active layer)을 형성하는 단계 및 상기 활성층 상에 소스 및 드레인으로 사용되는 상부 전극(Top electrode)을 형성하는 단계를 포함한다. 본 발명에 의하면, 산화물 트랜지스터의 성능을 향상시킬 수 있는 효과가 있다. The present invention relates to an oxide transistor and a method of manufacturing the same, and a method of manufacturing an oxide transistor according to the present invention includes the steps of: fabricating a substrate including a bottom electrode used as a gate electrode; And performing a preannealing process on a surface of the thin film using a femtosecond laser. After the pre-annealing process is performed, an active layer is formed on the substrate, And forming a top electrode used as a source and a drain on the active layer. According to the present invention, there is an effect that the performance of the oxide transistor can be improved.

Figure R1020160108285
Figure R1020160108285

Description

펨토 세컨드 레이저 프리어닐링을 이용한 산화물 트랜지스터 및 그 제조 방법 {Oxide transistor using femto-second laser preannealing and fabricating method thereof}TECHNICAL FIELD [0001] The present invention relates to an oxide transistor using femtosecond laser pre-annealing and a method of fabricating the oxide transistor using femtosecond laser preannealing.

본 발명은 산화물 트랜지스터 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 탑 컨텍트 보텀 게이트(Top-contact bottom-gate) 구조의 박막 트랜지스터로서, 디스플레이 백플레인 소자, 유연한 전자소자(flexible device), 투명 전자소자(transparent device) 등으로 사용되고, 전기적, 환경적 안정성이 높은 트랜지스터이며, 기존의 리소그라피 공정을 대체한 용액 공정 기반의 산화물 트랜지스터 및 그 제조방법에 관한 것이다.The present invention relates to an oxide transistor and a method of manufacturing the same, and more particularly, to a thin film transistor having a top-contact bottom-gate structure, including a display backplane element, a flexible electronic device, The present invention relates to an oxide transistor based on a solution process, which is used as a transparent device, and which has high electrical and environmental stability, and which replaces a conventional lithography process, and a manufacturing method thereof.

액정표시장치(Liquid Crystal Display)와 같은 평판표시장치(Flat Panel Display)에서는 각각의 화소에 박막 트랜지스터(Thin Film Transistor, TFT)와 같은 능동소자가 구비되어 표시소자를 구동한다. 이러한 방식의 표시소자의 구동방식을 흔히 액티브 매트릭스(Active Matrix) 구동방식이라 하는데 상기 액티브 매트릭스방식에서는 박막트랜지스터가 각각의 화소에 배치되어 해당 화소를 구동하게 된다.In a flat panel display such as a liquid crystal display, an active element such as a thin film transistor (TFT) is provided in each pixel to drive a display element. A driving method of a display element of this type is generally referred to as an active matrix driving method. In the active matrix method, a thin film transistor is disposed in each pixel to drive the corresponding pixel.

한편, 일반적인 박막 트랜지스터는 반도체층으로 비정질 실리콘을 이용하여 왔으나, 비정질 실리콘은 전자 이동속도가 느려서 초대형 화면에서는 고해상도 및 고속구동 능력을 실현하기가 어려웠다. 그래서 비정질 실리콘보다 전자 이동속도가 10배 이상 빠른 산화물 박막트랜지스터가 등장하였고 이것은 최근 UD(Ultra Definition) 이상의 고해상도 및 240Hz 이상의 고속구동에 적합한 소자로 각광받고 있다.On the other hand, a general thin film transistor has used amorphous silicon as a semiconductor layer, but amorphous silicon has a slow electron transfer speed, so it has been difficult to realize a high resolution and a high driving ability in a very large screen. Therefore, an oxide thin film transistor having an electron transfer rate 10 times faster than that of amorphous silicon has emerged. Recently, it has been attracting attention as a device suitable for high resolution of over UD (Ultra Definition) and high-speed driving of 240 Hz or more.

액정표시장치는 포토리소그래피와 같은 공정에 의해 제작되는데, 포토리소그래피 공정은 패턴 대상 물질 및 포토레지스트의 증착, 마스크를 이용한 노광, 포토레지스트의 현상, 에칭 등의 일련의 과정을 통해 진행되는 공정이다.The liquid crystal display device is manufactured by a process such as photolithography. The photolithography process is a process that proceeds through a series of processes such as deposition of a pattern material and a photoresist, exposure using a mask, development of a photoresist, and etching.

최근, 규소 기반 반도체 소자를 대신할 산화물 반도체에 대한 연구가 널리 진행되고 있다. 재료적인 측면에서는 인듐 산화물(In2O3), 아연 산화물(ZnO), 갈륨 산화물(Ga2O3) 기반의 단일, 이성분계, 삼성분계 화합물에 대한 연구 결과가 보고되고 있다. 한편, 공정적인 측면에서 기존의 진공 증착을 대신한 액상기반 공정에 대한 연구가 진행되고 있다. In recent years, research on oxide semiconductors to replace silicon-based semiconductor devices has been widely carried out. Studies on single, binary, and ternary compounds based on indium oxide (In 2 O 3 ), zinc oxide (ZnO) and gallium oxide (Ga 2 O 3 ) have been reported. On the other hand, a liquid-based process instead of conventional vacuum deposition is being studied in terms of process.

산화물 반도체는 수소화된 비정질 규소에 비하여 똑같이 비정질 상을 보이지만, 매우 우수한 이동도(mobility)를 보이기 때문에 고화질 액정표시장치(LCD)와 능동유기발광다이오드(AMOLED)에 적합하다. 또한, 액상기반 공정을 이용한 산화물 반도체 제조 기술은 고비용의 진공 증착 방법에 비해서 저비용이라는 이점이 있다.Oxide semiconductors have the same amorphous phase compared to hydrogenated amorphous silicon, but exhibit very good mobility and are therefore suitable for high-definition liquid crystal displays (LCDs) and active organic light emitting diodes (AMOLED). In addition, the oxide semiconductor manufacturing technology using a liquid-based process has an advantage in that it is less expensive than a high-cost vacuum deposition method.

일반적으로 전자소자 제조 공정에서 박막은 형성된 후에 포토리소그라피 (photolithography)으로 원하는 형태로 패턴화된다. 통상적인 포토리소그라피 공정은 패턴화 대상 박막 위에 포토레지스트 같은 감광성 물질을 코팅한 후 광노출 및 현상을 진행하여 포토레지스트 패턴을 형성하고 이을 식각 마스크로 사용하여 패턴화 대상 박막을 식각하는 일련의 단계들을 포함한다. 광에 의해 노출된 포토레지스트 물질이 광화학적으로(photochemically) 변하게 되고 이에 따라 광에 의해 노출된 부분과 그렇지 않은 부분이 화학적으로 다른 구성을 나타내게 된다. 따라서, 적절한 현상 용액에 의해서 두 부분들 중 어느 한 부분이 선택적으로 제거되고 현상액(developing solution)에 의해서 제거되지 않은 부분이 포토레지스트 패턴으로 된다.Generally, a thin film is formed in an electronic device manufacturing process and then patterned into a desired shape by photolithography. In a typical photolithography process, a series of steps of coating a photosensitive material such as a photoresist on a thin film to be patterned, then exposing and developing light to form a photoresist pattern, and etching the thin film to be patterned using the thin film as an etching mask . The photoresist material exposed by light is changed photochemically so that portions exposed by light and portions not exposed by light are chemically different from each other. Therefore, either part of the two parts is selectively removed by a suitable developing solution, and the part not removed by the developing solution becomes a photoresist pattern.

이러한 포토리소그래피법은 박막의 형성, 패터닝, 성막처리 및 에칭 처리시에 진공장치 등의 대대적인 설비와 복잡한 공정을 필요로 한다. 또한, 재료 사용 효율이 수 % 정도에 지나지 않아 공정이 종료되면 재사용이 불가하고 폐기할 수 밖에 없으므로 제조 비용이 높고 불필요한 화학폐기물을 다량 발생시킬 수 있다.Such a photolithography method requires large facilities such as a vacuum apparatus and complicated processes at the time of forming a thin film, patterning, a film forming process, and an etching process. In addition, since the material utilization efficiency is only a few%, the process can not be reused when the process is completed, and it is inevitable to dispose of the material. Therefore, the manufacturing cost is high and unnecessary chemical waste can be generated in large quantity.

기존 산화물 트랜지스터를 생산함에 있어서, 핫플레이트 어닐링(hotplate annealing) 방식을 사용하는데, 이에 따른 소자별 성능이 비균등화되는 단점이 있다. 또한, 종래 퍼니스(Furnace)를 이용한 어닐링(annealing)을 하는 경우, 소자의 전기적 특성이 저하되는 단점이 있으며, 전기 부하에 약한 문제점이 있다. In the production of the conventional oxide transistor, a hot plate annealing method is used, which disadvantageously results in uneven performance of the device. Further, in the conventional annealing using a furnace, there is a disadvantage in that the electrical characteristics of the device are deteriorated, and there is a problem in that the electric load is weak.

대한민국 공개특허 10-2008-0082616Korean Patent Publication No. 10-2008-0082616

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 용액 공정 기법을 기반으로 하는 인듐-아연(Indium-zinc) 산화물 트랜지스터 및 그 제조 방법을 제공하는데 그 목적이 있다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and it is an object of the present invention to provide an indium-zinc oxide transistor based on a solution process technique and a method of manufacturing the same.

또한, 본 발명은 산화물 트랜지스터 제조 공정 중 펨토 세컨드 레이저 프리어닐링(femto-second laser preannealing)을 이용함으로써, 산화물 트랜지스터의 성능을 향상시키는 것에 그 다른 목적이 있다. It is another object of the present invention to improve the performance of an oxide transistor by using femtosecond laser preannealing in an oxide transistor manufacturing process.

또한, 본 발명은 밴드갭이 큰 인듐-아연(indium-zinc) 산화물 반도체 트랜지스터 제작을 통해 투명 전자소자로의 응용이 가능하고, 전기적, 환경적 안정성이 높은 산화물 트랜지스터를 제공하는데 그 다른 목적이 있다. Another object of the present invention is to provide an oxide transistor which can be applied to a transparent electronic device through fabrication of an indium-zinc oxide semiconductor transistor having a large bandgap, and which has high electrical and environmental stability .

본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.The objects of the present invention are not limited to the above-mentioned objects, and other objects not mentioned can be clearly understood by those skilled in the art from the following description.

이와 같은 목적을 달성하기 위한 본 발명의 산화물 트랜지스터 제조 방법은 게이트 전극으로 사용되는 하부 전극(Bottom electrode)을 포함하는 기판 (Substrate)을 제작하는 단계, 상기 기판 상에 박막을 형성하고, 상기 박막이 형성된 면에 펨토 세컨드 레이저(femto-second laser)를 이용하여 프리어닐링(preannealing) 공정을 실시하는 단계, 상기 프리어닐링 공정이 실시된 후에, 상기 기판 상에 활성층(Active layer)을 형성하는 단계 및 상기 활성층 상에 소스 및 드레인으로 사용되는 상부 전극(Top electrode)을 형성하는 단계를 포함한다. According to another aspect of the present invention, there is provided a method for fabricating an oxide transistor, the method comprising: fabricating a substrate including a bottom electrode used as a gate electrode; forming a thin film on the substrate; Forming an active layer on the substrate after performing the preannealing process using a femtosecond laser on a surface of the substrate; And forming a top electrode used as a source and a drain on the active layer.

상기 기판 상에 박막을 형성함에 있어서, IZO(Indium-Zinc Oxide) 용액을 스핀 코팅(spin-coating) 방식으로 상기 기판 상에 IZO 박막을 형성할 수 있다.In forming a thin film on the substrate, an IZO thin film may be formed on the substrate by spin coating an IZO (Indium-Zinc Oxide) solution.

상기 IZO 용액을 1500 rpm의 속도로 스핀 코팅하여 상기 기판 상에 IZO 박막을 형성할 수 있다. The IZO solution may be spin-coated at a speed of 1500 rpm to form an IZO thin film on the substrate.

상기 프리어닐링 공정을 실시하는 단계에서, 750nm의 파장과 3W의 파워의 펨토 세컨드 레이저를 이용하여 프리어닐링 공정을 실시할 수 있다.In the step of performing the pre-annealing process, a pre-annealing process can be performed using a femtosecond laser having a wavelength of 750 nm and a power of 3 W. [

상기 프리어닐링 공정을 실시한 후에 퍼니스(furnace)에서 380℃의 온도에서 2시간 동안 어닐링(annealing)을 실시할 수 있다.After the pre-annealing process, annealing may be performed in a furnace at a temperature of 380 ° C for 2 hours.

본 발명의 산화물 트랜지스터는 게이트 전극으로 사용되는 하부 전극(Bottom electrode)을 포함하는 기판(Substrate), 상기 기판 상에 형성되는 활성층(Active layer) 및 상기 활성층 상에 형성되어 소스 및 드레인으로 사용되는 상부 전극(Top electrode)을 포함하되, 상기 기판 상에 박막을 형성하고, 상기 박막이 형성된 면에 펨토 세컨드 레이저(femto-second laser)를 이용하여 프리어닐링(preannealing) 공정을 실시한다. The oxide transistor of the present invention includes a substrate including a bottom electrode used as a gate electrode, an active layer formed on the substrate, and an active layer formed on the active layer and used as a source and a drain, A thin film is formed on the substrate including a top electrode and a preannealing process is performed on a surface of the thin film using a femtosecond laser.

상기 기판 상에 박막을 형성함에 있어서, IZO(Indium-Zinc Oxide) 용액을 스핀 코팅(spin-coating)하는 방식으로 상기 기판 상에 IZO 박막을 형성할 수 있다.In forming a thin film on the substrate, an IZO thin film may be formed on the substrate by spin-coating an IZO (Indium-Zinc Oxide) solution.

상기 IZO 용액을 1500 rpm의 속도로 스핀 코팅하여 상기 기판 상에 IZO 박막을 형성할 수 있다. The IZO solution may be spin-coated at a speed of 1500 rpm to form an IZO thin film on the substrate.

750nm의 파장과 3W의 파워의 펨토 세컨드 레이저를 이용하여 프리어닐링 공정을 실시할 수 있다.The pre-annealing process can be performed using a femtosecond laser having a wavelength of 750 nm and a power of 3 W.

상기 프리어닐링 공정을 실시한 후에 퍼니스(furnace)에서 380℃의 온도에서 2시간 동안 어닐링(annealing)을 실시할 수 있다.After the pre-annealing process, annealing may be performed in a furnace at a temperature of 380 ° C for 2 hours.

본 발명에 의하면, 산화물 트랜지스터 제조 공정에 있어서, 펨토 세컨트 레이저를 이용하여 프리어닐링 공정을 수행함으로써, 산화물 트랜지스터의 성능을 향상시킬 수 있는 효과가 있다. 즉, 본 발명에 의하면, 전기적, 환경적 안정성이 높은 산화물 트랜지스터를 제공할 수 있다. According to the present invention, in the oxide transistor manufacturing process, the performance of the oxide transistor can be improved by performing the pre-annealing process using the femtosecond laser. That is, according to the present invention, an oxide transistor having high electrical and environmental stability can be provided.

또한, 본 발명에 의하면 밴드갭이 큰 인듐-아연 산화물 반도체 트랜지스터를 제작하여 투명 전자소자로의 응용이 가능하다는 효과가 있다. In addition, according to the present invention, an indium-zinc oxide semiconductor transistor having a large bandgap can be fabricated and applied to a transparent electronic device.

도 1은 본 발명의 일 실시예에 따른 산화물 트랜지스터의 제조 공정을 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 산화물 트랜지스터를 위에서 바라 본 모습을 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 산화물 트랜지스터의 제조 방법을 보여주는 흐름도이다.
도 4는 본 발명의 일 실시예에 따른 인듐-아연(indium-zinc) 산화물 박막 기반 트랜지스터 소자의 UV(ultraviolet ray) 조사 시간에 따른 출력 커브(output curve)를 도시한 그래프이다.
도 5는 본 발명의 일 실시예에 따른 IZO 산화물 트랜지스터의 UV 조사 시간에 따른 트랜스퍼 커브(transfer curve)를 도시한 결과 그래프이다.
도 6은 본 발명의 일 실시예에 따라 제작한 산화물 트랜지스터 소자에 대하여 10V의 게이트(gate) 전압으로 바이어스 스트레스 테스트(bias stress test)를 진행한 것을 도시한 그래프이다.
도 7은 본 발명의 일 실시예에 따라 제작한 산화물 트랜지스터 소자에 대하여 1MΩ를 이용해 N-mos 인버터(inverter) 회로를 구성한 후, 스태틱 테스트(static test)와 다이나믹 테스트(dynamic test)를 진행한 것을 도시한 그래프이다. FIG. 1 is a view illustrating a manufacturing process of an oxide transistor according to an embodiment of the present invention. Referring to FIG.
FIG. 2 is a top view of an oxide transistor according to an embodiment of the present invention. Referring to FIG.
3 is a flow chart illustrating a method of fabricating an oxide transistor according to an embodiment of the present invention.
FIG. 4 is a graph showing an output curve according to an ultraviolet ray irradiation time of an indium-zinc oxide thin film transistor element according to an embodiment of the present invention. Referring to FIG.
5 is a graph showing a transfer curve of the IZO oxide transistor according to the UV irradiation time according to an embodiment of the present invention.
6 is a graph showing a bias stress test performed on a gate oxide voltage of 10 V for an oxide transistor device manufactured according to an embodiment of the present invention.
FIG. 7 is a graph showing an N-mos inverter circuit constructed using 1 MΩ for an oxide transistor device manufactured according to an embodiment of the present invention, followed by a static test and a dynamic test FIG.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.While the invention is susceptible to various modifications and alternative forms, specific embodiments thereof are shown by way of example in the drawings and will herein be described in detail. It should be understood, however, that the invention is not intended to be limited to the particular embodiments, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In the present application, the terms "comprises" or "having" and the like are used to specify that there is a feature, a number, a step, an operation, an element, a component or a combination thereof described in the specification, But do not preclude the presence or addition of one or more other features, integers, steps, operations, elements, components, or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the contextual meaning of the related art and are to be interpreted in an ideal or overly formal sense unless expressly defined in the present application Do not.

또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.In the following description of the present invention with reference to the accompanying drawings, the same components are denoted by the same reference numerals regardless of the reference numerals, and redundant explanations thereof will be omitted. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail.

본 발명은 산화물 트랜지스터에 대한 발명으로서, 탑 컨텍트 보텀 게이트(Top-contact bottom-gate) 구조의 박막 트랜지스터의 구조로 되어 있다. The present invention relates to an oxide transistor, and has a structure of a thin-film transistor of a top-contact bottom-gate structure.

도 1은 본 발명의 일 실시예에 따른 산화물 트랜지스터의 제조 공정을 도시한 도면이다. FIG. 1 is a view illustrating a manufacturing process of an oxide transistor according to an embodiment of the present invention. Referring to FIG.

도 1을 참조하면, 본 발명의 산화물 트랜지스터는 기판(Substrate)(110), 활성층(Active layer)(120), 상부 전극(Top electrode)(130)을 포함한다. Referring to FIG. 1, the oxide transistor of the present invention includes a substrate 110, an active layer 120, and a top electrode 130.

기판(110)은 하부 전극(Bottom electrode)을 포함하도록 제작된다. 본 발명의 일 실시예에서 기판(110)은 n++ 이 많이(heavily) 도핑된(doped) 실리콘(Si) 기판으로 구현될 수 있다. 본 발명의 실시예에서 기판(110)은 게이트 전극으로 사용되도록, 도핑된 n 타입(n-type) 실리콘 웨이퍼를 사용하며, 절연막 형성을 위하여 퍼니스(furnace)에서 열 산화(thermal oxidation) 공정을 통해 100nm의 SiO2를 성장시키는 방식으로 형성된다. 그리고, 피라냐 클리닝(piranha cleaning)을 통해 기판(110)에 표준 세정을 실시한다. The substrate 110 is fabricated to include a bottom electrode. In one embodiment of the present invention, the substrate 110 may be embodied as a heavily doped silicon (Si) substrate with n ++. In an embodiment of the present invention, a doped n-type silicon wafer is used as the gate electrode of the substrate 110, and a thermal oxidation process is performed in a furnace to form an insulating film. And 100 nm of SiO 2 is grown. Then, the substrate 110 is subjected to standard cleaning through piranha cleaning.

활성층(120)은 기판(110) 상에 형성된다. 본 발명의 일 실시예에서 활성층(120)은 인듐-아연 산화 박막층(Indium-Zinc Oxide thin films, IZO)으로 구현될 수 있다. The active layer 120 is formed on the substrate 110. In one embodiment of the present invention, the active layer 120 may be formed of indium-zinc oxide thin films (IZO).

상부 전극(130)은 활성층(120) 상에 형성된다. 본 발명의 일 실시예에서 상부 전극(130)은 알루미늄(Al)으로 구현될 수 있다.The upper electrode 130 is formed on the active layer 120. In one embodiment of the present invention, the upper electrode 130 may be formed of aluminum (Al).

도 2는 본 발명의 일 실시예에 따른 산화물 트랜지스터를 위에서 바라 본 모습을 도시한 도면이다. FIG. 2 is a top view of an oxide transistor according to an embodiment of the present invention. Referring to FIG.

도 2를 참조하면, 게이트(gate) 상에 상부 전극(130)이 형성되어 있으며, 상부 전극(130)은 소스(source) 또는 드레인(drain)으로 기능하게 된다.Referring to FIG. 2, an upper electrode 130 is formed on a gate, and the upper electrode 130 functions as a source or a drain.

도 3은 본 발명의 일 실시예에 따른 산화물 트랜지스터의 제조 방법을 보여주는 흐름도이다. 3 is a flow chart illustrating a method of fabricating an oxide transistor according to an embodiment of the present invention.

도 3을 참조하면, 먼저 하부 전극(Bottom electrode)을 포함하는 기판(110)을 제작한다(S310). S310 단계에서, N형(N-type)으로 도핑된(doped) 실리콘(Si) 기판으로 기판(110)을 제작할 수 있다. Referring to FIG. 3, first, a substrate 110 including a bottom electrode is fabricated (S310). In step S310, the substrate 110 may be fabricated from a silicon (Si) substrate doped with N-type (N-type).

그리고, 기판(110)을 스핀 코팅하여 박막(A)을 형성한 후에, 기판(110)의 박막(A)이 형성된 면에 대하여 펨토 세컨드 레이저(Femto-second laser)를 이용하여 프리어닐링(preannealing) 공정을 수행한다(S320). S320 단계에서, 예를 들어 750nm의 파장과 3W 파워의 펨토 세컨드 레이저를 이용하여 프리어닐링 공정을 수행할 수 있다.After the thin film A is formed by spin coating the substrate 110, preannealing is performed on the surface of the substrate 110 on which the thin film A is formed using a femtosecond laser, (S320). In step S320, a pre-annealing process may be performed using a femtosecond laser having a wavelength of 750 nm and a power of 3 W, for example.

다음, 기판(110) 상에 활성층(Active layer)(120)을 형성한다(S330). S330 단계에서, 인듐(indium) 용액과 아연(zinc) 용액을 용액 공정 기법을 이용하여 제작된 인듐-아연(indium-zinc) 산화물(oxide) 활성층을 형성할 수 있다.Next, an active layer 120 is formed on the substrate 110 (S330). In step S330, an indium-zinc oxide active layer may be formed using an indium solution and a zinc solution using a solution process technique.

그리고, 활성층(120) 상에 상부 전극(Top electrode)(130)을 형성한다(S340). S340 단계에서, 알루미늄(Al)을 진공 증착하여 상부 전극(130)을 형성할 수 있다.Then, a top electrode 130 is formed on the active layer 120 (S340). In step S340, the upper electrode 130 may be formed by vacuum-depositing aluminum (Al).

이제, 본 발명에서 산화물 트랜지스터의 실제 제작 과정을 예시하면 다음과 같다. Now, an actual manufacturing process of the oxide transistor in the present invention will be described as follows.

먼저, 하부전극(Bottom electrode)을 포함하는 기판으로, 600 um의 강하게(heavily) 도핑된(doped) n형(n-type) 실리콘(Si) 기판을 사용한다. 본 발명의 일 실시예에서 기판(110)은 n++ 이 많이(heavily) 도핑된(doped) 실리콘(Si) 기판으로 구현될 수 있으며, 게이트 전극으로 사용되도록, 도핑된 n 타입(n-type) 실리콘 웨이퍼를 사용한다. 그리고, 절연막 형성을 위하여 퍼니스(furnace)에서 열 산화(thermal oxidation) 공정을 통해 100nm의 SiO2를 성장시키는 방식으로 형성된다. 그리고, 피라냐 클리닝(piranha cleaning)을 통해 기판(110)에 표준 세정을 실시한다. First, a heavily doped n-type silicon (Si) substrate of 600 um is used as a substrate including a bottom electrode. In one embodiment of the present invention, the substrate 110 may be implemented with a heavily doped silicon (Si) substrate with n ++ doped n-type silicon Wafer is used. In order to form an insulating film, SiO 2 is grown by a thermal oxidation process in a furnace. Then, the substrate 110 is subjected to standard cleaning through piranha cleaning.

그리고, 용액 공정 기반의 IZO 산화물 박막을 제작하기 위해, 시약인 indium nitrate hydrate [In(NO3)3·xH2O], zinc acetate dihydrate [Zn(CH3COO)2·2H2O]를 사용한다. In order to fabricate the IZO oxide thin film based on the solution process, indium nitrate hydrate [In (NO 3 ) 3 .xH 2 O] and zinc acetate dihydrate [Zn (CH 3 COO) 2 .2H 2 O] do.

그리고, 0.1M의 인듐(indium), 아연(zinc) 용액을 제작하기 위해 용매로써 2-methoxyethanol을 사용하고, 시약을 용해시키기 위해 안정제의 역할을 하는 acetylacetone을 인듐(indium) 용액에 첨가하고, 빠른 반응을 위해 촉매로 NH3를 첨가한다. 그리고 아연(zinc) 용액에는 안정제인 acetylacetone만 첨가하여 인듐 용액과 아연 용액을 각각 1시간 동안 60℃에서 스터링(stirring)을 진행한다. Then, 2-methoxyethanol was used as a solvent for preparing indium and zinc solutions of 0.1 M and acetylacetone serving as a stabilizer for dissolving the reagents was added to the indium solution. NH 3 is added as a catalyst for the reaction. To the zinc solution, only the stabilizer acetylacetone is added, and the indium solution and the zinc solution are stirred for 1 hour at 60 ° C.

이후 인듐(In), 아연(Zn) 용액을 7:3의 비율로 혼합하여 상온(예를 들어, 27℃)에서 2시간 동안 스터링(stirring)을 진행한다. Then, indium (In) and zinc (Zn) solutions are mixed at a ratio of 7: 3 and stirred at room temperature (for example, 27 ° C) for 2 hours.

그리고, 실리콘 웨이퍼에 박막을 제작하기 위해 IZO 용액을 1500 rpm의 속도로 스핀 코팅(spin-coating)을 진행하여, 20~30nm 두께의 IZO 반도체 박막을 형성시킨다. 그 후 750nm의 파장과 3W의 파워의 펨토-세컨드 레이저(femto-second laser)를 이용해 프리어닐링(preannealing)을 미리 설정한 시간 동안 실시한다. 그 후, 퍼니스(furnace)에서 380℃의 온도에서 2시간동안 어닐링(annealing)을 실시한다.Then, the IZO solution is spin-coated at a speed of 1500 rpm to form an IZO semiconductor thin film having a thickness of 20 to 30 nm in order to form a thin film on a silicon wafer. Thereafter, preannealing is performed for a predetermined time using a femtosecond laser with a wavelength of 750 nm and a power of 3 W. [ Thereafter, annealing is performed in a furnace at a temperature of 380 캜 for 2 hours.

마지막으로, 소스(source) 전극과 드레인(drain) 전극으로 사용하기 위해, 메탈 이베퍼레이터(metal evaporator)를 이용하여 알루미늄(Al) 소스(source)를 진공 증착하여 100 nm 두께로 증착한다. Finally, for use as a source and drain electrode, an aluminum (Al) source is vacuum deposited using a metal evaporator and deposited to a thickness of 100 nm.

이후 반도체 측정 장비인 agilent B1500을 사용하여 산화물 반도체 소자의 전기적 특성을 상온에서 측정한다. 이에 대한 결과를 도시하면 다음과 같다. Then, the electrical characteristics of the oxide semiconductor device are measured at room temperature using agilent B1500, a semiconductor measurement device. The results are as follows.

도 4는 본 발명의 일 실시예에 따른 인듐-아연(indium-zinc) 산화물 박막 기반 트랜지스터 소자의 UV(ultraviolet ray) 조사 시간에 따른 출력 커브(output curve)를 도시한 그래프이다.FIG. 4 is a graph showing an output curve according to an ultraviolet ray irradiation time of an indium-zinc oxide thin film transistor element according to an embodiment of the present invention. Referring to FIG.

도 4의 실시예에서는 20 ~ 30 nm의 산화물 박막 활성층을 갖는 트랜지스터 소자의 특성을 확인한 것이고, 트랜지스터 소자의 측정에서는 소스(source)를 접지로 사용하고, 드레인과 게이트에 전압을 인가하였으며, 게이트에 0, 10, 20, 30V의 전압을 인가하고, 드레인에 0V ~ 30V의 전압을 인가하여 드레인 전류(drain current)를 측정한 결과 그래프이다.In the embodiment of FIG. 4, the characteristics of the transistor having the active layer of the oxide thin film of 20 to 30 nm were confirmed. In the measurement of the transistor element, the source was used as the ground, the voltage was applied to the drain and gate, 0, 10, 20 and 30 V and applying a voltage of 0 V to 30 V to the drain to measure the drain current.

도 4에서 (a)는 펨토 세컨드 레이저의 열 처리 시간(heat treatment time)이 0초인 경우이고, (b)는 펨토 세컨드 레이저의 열 처리 시산이 5초인 경우이고, (c)는 펨토 세컨드 레이저의 열 처리 시간이 25초인 경우이고, (d)는 펨토 세컨드 레이저의 열 처리 시간이 50초인 경우이다. 4A shows a case where the heat treatment time of the femtosecond laser is 0 second, FIG. 4B shows a case where the heat treatment time of the femtosecond laser is 5 seconds, (D) shows a case in which the heat treatment time of the femtosecond laser is 50 seconds.

도 4의 결과 그래프를 보면, 펨토 세컨드 레이저를 이용하여 프리어닐링을 진행하는 것이 반도체 성능의 향상을 가져온다는 것을 확인할 수 있다.The graph of FIG. 4 shows that the pre-annealing using the femtosecond laser improves the semiconductor performance.

도 5는 본 발명의 일 실시예에 따른 IZO 산화물 트랜지스터의 UV 조사 시간에 따른 트랜스퍼 커브(transfer curve)를 도시한 결과 그래프이다. 5 is a graph showing a transfer curve of the IZO oxide transistor according to the UV irradiation time according to an embodiment of the present invention.

도 5를 참조하면, 프리어닐링(Preannealing)을 진행하지 않은 소자는 트랜지스터의 성능이 떨어지는 모습을 확인할 수 있고, 펨토 세컨드 레이저로 프리어닐링을 진행한 소자는 성능이 향상된 것을 확인할 수 있다. 특히, 그 중에서도 5초간 프리어닐링(preannealing)을 진행한 소자가 모빌리티(mobility)가 4.2 cm2/Vs이고, 온/오프비가 105으로 가장 높은 성능을 보이는 것을 알 수 있다.Referring to FIG. 5, a device in which the preannealing has not proceeded can be confirmed to be inferior in the performance of the transistor, and a device in which the preannealing has been performed in the femtosecond laser has improved performance. Particularly, it can be seen that the device that has undergone preannealing for 5 seconds has the highest mobility of 4.2 cm 2 / Vs and the highest on / off ratio of 10 5 .

도 6은 본 발명의 일 실시예에 따라 제작한 산화물 트랜지스터 소자에 대하여 10V의 게이트(gate) 전압으로 바이어스 스트레스 테스트(bias stress test)를 진행한 것을 도시한 그래프이다. 6 is a graph showing a bias stress test performed on a gate oxide voltage of 10 V for an oxide transistor device manufactured according to an embodiment of the present invention.

도 6을 참조하면, 펨토 세컨드 레이저로 프리어닐링을 진행하지 않은 소자는 바이어스(bias)가 걸림에 따라, 드레인 전류가 유지되지 못하고 급격하게 감소하는 모습을 볼 수 있으며, 반면 펨토 세컨드 레이저로 5초간 프리어닐링을 진행한 소자는 바이어스가 걸리는 시간이 증가하여도 거의 비슷하게 드레인 전류가 유지되는 모습을 확인할 수 있다. 이런 결과가 나타나는 이유는 펨토 세컨드 레이저로 프리어닐링을 진행하게 되면 메탈과 산소(oxygen)의 본딩(bonding) 에너지가 커져 전기적으로 안정되고 산화물 반도체의 핀홀 및 졸겔 반응을 유도한 잔류 유기 용매의 취약점을 개선한 것으로 판단된다.Referring to FIG. 6, it can be seen that a device which has not undergone pre-annealing with a femtosecond laser has a drain current that can not be sustained and decreases rapidly as a bias is applied. On the other hand, with a femtosecond laser, In the device subjected to pre-annealing, it can be seen that the drain current is maintained almost even when the bias time is increased. The reason for this result is that when the pre-annealing is performed with the femtosecond laser, the bonding energy of the metal and the oxygen becomes large, which is electrically stable, and the residual organic solvent which induces the pinhole and the sol- Respectively.

도 7은 본 발명의 일 실시예에 따라 제작한 산화물 트랜지스터 소자에 대하여 1MΩ를 이용해 N-mos 인버터(inverter) 회로를 구성한 후, 스태틱 테스트(static test)와 다이나믹 테스트(dynamic test)를 진행한 것을 도시한 그래프이다. FIG. 7 is a graph showing an N-mos inverter circuit constructed using 1 MΩ for an oxide transistor device manufactured according to an embodiment of the present invention, followed by a static test and a dynamic test FIG.

도 7을 참조하면, VDD로 5V, 10V를 주고, 입력 전압을 -10에서 10V까지의 스태틱(static) 테스트를 진행한 경우, 펨토 세컨드 레이저로 5초간 프리어닐링을 진행한 소자는 입력 전압에 따라 출력 전압이 반전되는 것을 확인할 수 있고, 1khz의 파장에서 다이나믹 테스트(dynamic test)를 진행한 경우, 마찬가지로 입력이 반전되어 출력되는 것을 확인할 수 있다. 이것을 통해 펨토 세컨드 레이저의 프리어닐링을 진행한 산화물 전자 소자는 집적회로 IC로 응용 가능성이 있음을 알 수 있다.7, to give the 5V, 10V to the V DD, when the input voltage goes to the static (static) testing at 10 to 10V, the device advances the pre-annealing 5 seconds at a femtosecond laser is the input voltage As a result, it can be confirmed that the output voltage is inverted. When a dynamic test is performed at a wavelength of 1 kHz, the input is inverted and output similarly. It can be seen that the oxide electronic device subjected to the pre-annealing of the femtosecond laser has application potential as an integrated circuit IC.

이상 본 발명을 몇 가지 바람직한 실시예를 사용하여 설명하였으나, 이들 실시예는 예시적인 것이며 한정적인 것이 아니다. 본 발명이 속하는 기술분야에서 통상의 지식을 지닌 자라면 본 발명의 사상과 첨부된 특허청구범위에 제시된 권리범위에서 벗어나지 않으면서 다양한 변화와 수정을 가할 수 있음을 이해할 것이다.While the present invention has been described with reference to several preferred embodiments, these embodiments are illustrative and not restrictive. It will be understood by those skilled in the art that various changes and modifications may be made therein without departing from the spirit of the invention and the scope of the appended claims.

110 기판 120 활성층
130 상부전극 A 박막110 substrate 120 active layer
130 upper electrode A thin film

Claims (10)

게이트 전극으로 사용되는 하부 전극(Bottom electrode)을 포함하는 기판 (Substrate)을 제작하는 단계;
상기 기판 상에 박막을 형성하고, 펨토 세컨드 레이저(femto-second laser)를 상기 박막이 형성된 면을 향해 조사하여 프리어닐링(preannealing) 공정을 실시하는 단계;
상기 프리어닐링 공정이 실시된 후에, 상기 기판 상에 활성층(Active layer)을 형성하는 단계; 및
상기 활성층 상에 소스 및 드레인으로 사용되는 상부 전극(Top electrode)을 형성하는 단계를 포함하며,
상기 프리어닐링 공정을 실시하는 단계에서, 750nm의 파장과 3W의 파워의 펨토 세컨드 레이저를 이용하여 5초 동안 프리어닐링 공정을 실시하고,
상기 프리어닐링 공정을 실시한 후에 퍼니스(furnace)에서 380℃의 온도에서 2시간 동안 어닐링(annealing)을 실시하는 것을 특징으로 하는 산화물 트랜지스터 제조 방법.
Fabricating a substrate including a bottom electrode used as a gate electrode;
Forming a thin film on the substrate, irradiating a femtosecond laser toward a surface of the thin film, and performing a preannealing process;
Forming an active layer on the substrate after the pre-annealing process is performed; And
And forming a top electrode used as a source and a drain on the active layer,
In the pre-annealing step, a pre-annealing process is performed for 5 seconds using a femtosecond laser having a wavelength of 750 nm and a power of 3 W,
Wherein the annealing is performed in a furnace at a temperature of 380 캜 for 2 hours after the pre-annealing process is performed.
청구항 1에 있어서,
상기 기판 상에 박막을 형성함에 있어서, IZO(Indium-Zinc Oxide) 용액을 스핀 코팅(spin-coating) 방식으로 상기 기판 상에 IZO 박막을 형성하는 것을 특징으로 하는 산화물 트랜지스터 제조 방법.
The method according to claim 1,
Wherein an IZO thin film is formed on the substrate by spin coating an IZO (Indium-Zinc Oxide) solution to form a thin film on the substrate.
청구항 2에 있어서,
상기 IZO 용액을 1500 rpm의 속도로 스핀 코팅하여 상기 기판 상에 IZO 박막을 형성하는 것을 특징으로 하는 산화물 트랜지스터 제조 방법.
The method of claim 2,
Wherein the IZO solution is spin-coated at a rate of 1500 rpm to form an IZO thin film on the substrate.
삭제delete 삭제delete 게이트 전극으로 사용되는 하부 전극(Bottom electrode)을 포함하는 기판(Substrate);
상기 기판 상에 형성되는 활성층(Active layer); 및
상기 활성층 상에 형성되어 소스 및 드레인으로 사용되는 상부 전극(Top electrode)을 포함하되,
상기 기판 상에 박막을 형성하고, 750nm의 파장과 3W의 파워의 펨토 세컨드 레이저(femto-second laser)를 상기 박막이 형성된 면을 향해 5초 동안 조사하여 프리어닐링(preannealing) 공정을 실시하며,
상기 프리어닐링 공정을 실시한 후에 퍼니스(furnace)에서 380℃의 온도에서 2시간 동안 어닐링(annealing)을 실시하는 것을 특징으로 하는 산화물 트랜지스터.
A substrate including a bottom electrode used as a gate electrode;
An active layer formed on the substrate; And
And a top electrode formed on the active layer and used as a source and a drain,
A thin film is formed on the substrate, and a preannealing process is performed by irradiating a femtosecond laser having a wavelength of 750 nm and a power of 3 W toward the surface of the thin film for 5 seconds,
Wherein the annealing is performed in a furnace at a temperature of 380 캜 for 2 hours after the pre-annealing process is performed.
청구항 6에 있어서,
상기 기판 상에 박막을 형성함에 있어서, IZO(Indium-Zinc Oxide) 용액을 스핀 코팅(spin-coating)하는 방식으로 상기 기판 상에 IZO 박막을 형성하는 것을 특징으로 하는 산화물 트랜지스터.
The method of claim 6,
Wherein the IZO thin film is formed on the substrate by spin-coating an IZO (Indium-Zinc Oxide) solution in forming a thin film on the substrate.
청구항 7에 있어서,
상기 IZO 용액을 1500 rpm의 속도로 스핀 코팅하여 상기 기판 상에 IZO 박막을 형성하는 것을 특징으로 하는 산화물 트랜지스터.
The method of claim 7,
And the IZO solution is spin-coated at a speed of 1500 rpm to form an IZO thin film on the substrate.
삭제delete 삭제delete
KR1020160108285A 2016-08-25 2016-08-25 Oxide transistor using femto-second laser preannealing and fabricating method thereof KR101859621B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160108285A KR101859621B1 (en) 2016-08-25 2016-08-25 Oxide transistor using femto-second laser preannealing and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160108285A KR101859621B1 (en) 2016-08-25 2016-08-25 Oxide transistor using femto-second laser preannealing and fabricating method thereof

Publications (2)

Publication Number Publication Date
KR20180023259A KR20180023259A (en) 2018-03-07
KR101859621B1 true KR101859621B1 (en) 2018-05-18

Family

ID=61688589

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160108285A KR101859621B1 (en) 2016-08-25 2016-08-25 Oxide transistor using femto-second laser preannealing and fabricating method thereof

Country Status (1)

Country Link
KR (1) KR101859621B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102245154B1 (en) * 2019-06-20 2021-04-26 충북대학교 산학협력단 Multi-layered IZO thin-film transistor and fabrication method thereof
KR102238749B1 (en) * 2019-11-07 2021-04-08 김은도 Indium zinc oxide thin film transistor and manufacturing method thereof
KR102431925B1 (en) * 2020-08-12 2022-08-11 김성진 Fabrication method for thin-film transistor using femtosecond laser process for improving electrical characteristic
KR102431926B1 (en) * 2020-11-23 2022-08-11 김성진 Oxide thin-film transistors

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014135474A (en) * 2012-12-14 2014-07-24 Nippon Hoso Kyokai <Nhk> Thin film transistor manufacturing method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014135474A (en) * 2012-12-14 2014-07-24 Nippon Hoso Kyokai <Nhk> Thin film transistor manufacturing method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Chang Young Koo, et al., Low Temperature Solution-Processed InZnO Thin-Film Transistors, ECS

Also Published As

Publication number Publication date
KR20180023259A (en) 2018-03-07

Similar Documents

Publication Publication Date Title
TWI392060B (en) Inverter manufacturing method and inverter
Kuo Thin film transistor technology—Past, present, and future
Geng et al. High-performance amorphous indium–gallium–zinc–oxide thin-film transistor with a self-aligned etch stopper patterned by back-side UV exposure
JP5775253B2 (en) Thin film transistor substrate and manufacturing method thereof
KR101859621B1 (en) Oxide transistor using femto-second laser preannealing and fabricating method thereof
US20160370621A1 (en) Array substrate, manufacturing method thereof and liquid crystal display
US20120313096A1 (en) Oxide semiconductor composition and preparation method thereof, method of forming oxide semiconductor thin film, method of fabricating electronic device and electronic device fabricated thereby
KR101788488B1 (en) Method for manufacturing thin film transistor array substrate
US7061019B2 (en) Semiconductor circuit array substrate with a photo-electric sensor portion
KR102174384B1 (en) Multi-layer channel structure IZO oxide transistor based on solution process using plasma treatment, and fabrication method thereof
US10134765B2 (en) Oxide semiconductor TFT array substrate and method for manufacturing the same
WO2020113763A1 (en) Preparation method for thin film transistor
CN105551967B (en) The production method of N-type TFT
US20120241743A1 (en) Thin film transistor
Indluru et al. Effect of anneal time on the enhanced performance of a-Si: H TFTs for future display technology
US8476636B2 (en) Poly-Si thin film transistor and method of manufacturing the same
Kattamis et al. Amorphous Silicon Thin-Film Transistor Backplanes Deposited at 200$^{\circ}{\hbox {C}} $ on Clear Plastic for Lamination to Electrophoretic Displays
KR101785468B1 (en) Method of manufacturing semiconductor thin film transistor and semiconductor thin film transistor manufactured by the method
KR101753974B1 (en) Oxide transistor using pre-annealing and method thereof
CN109950257B (en) Composite thin film transistor, manufacturing method, array substrate, display panel and device
KR20160021943A (en) Oxide thin film transistor and method thereof
CN105977286B (en) High-performance transistor with nano tin compound multi-active layer structure
JP2739149B2 (en) Liquid crystal display
Ha et al. 71‐4: Illumination‐Insensitive Mechanically Stable Transparent Flexible All‐Ink‐Jet‐Printed Single‐Walled Carbon‐Nanotube TFTs
KR20170116865A (en) Oxide semiconducting transistor, and method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant