KR101857516B1

KR101857516B1 - 데이터 처리 장치 및 데이터 처리 방법

Info

Publication number: KR101857516B1
Application number: KR1020177008274A
Authority: KR
Inventors: 레이 황; 다겅 천; 샤오얀 비
Original assignee: 후아웨이 테크놀러지 컴퍼니 리미티드
Priority date: 2014-08-30
Filing date: 2014-08-30
Publication date: 2018-05-14
Also published as: US10367560B2; JP2017531373A; KR20170048449A; CN106575985A; EP3188376A4; JP6450836B2; BR112017003967A2; EP3188376B1; WO2016029480A1; EP3188376A1; US20180159605A1; US9893782B2; US20170170887A1

Abstract

데이터 처리 장치 및 데이터 처리 방법이 제공된다. 방법은 q개의 데이터 스트림을 입력하는 단계 - 각 데이터 스트림은 하나의 코드 워드의 M_symb개의 복소 값 변조 심벌을 포함하고, q 및 M_symb은 1 이상의 정수임 -, 그리고 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 의해 사용되는 l×l 행렬을 결정하고, 결정된 l×l 행렬을 사용하여, 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 대해 계층 순열 매핑을 수행하는 단계를 포함하고, l×l 행렬은 l×l 아이덴티티 행렬 중 어느 하나 및 l×l 아이덴티티 행렬의 순환 행렬이며, l는 전송 계층의 수량이다.

Description

데이터 처리 장치 및 데이터 처리 방법{DATA PROCESSING APPARATUS AND DATA PROCESSING METHOD}

본 발명은 무선 통신 기술 분야에 관한 것으로, 특히, 데이터 처리 장치 및 데이터 처리 방법에 관한 것이다.

무선 통신 시스템에서 채널 페이딩(channel fading) 및 코드 간 간섭(intercode interference)과 같은 이상적이지 않은 특성 문제를 해결하기 위해, 다중 입력 다중 출력(MIMO: Multi-input Multi-output) 기술 및 직교 주파수 분할 다중화(OFDM: Orthogonal Frequency-Division Multiplexing) 기술이 널리 사용된다. MIMO 기술에서, 통신 시스템 용량 및 스펙트럼 효율이 개선될 수 있도록, 시스템 대역폭의 증가 없이 공간 차원의 리소스를 사용하여 신호에 대해, 공간에서의 어레이 이득, 다중화 및 다이버시티(diversity) 이득, 및 동일채널(co-channel) 간섭 감소 이득이 획득될 수 있다.

MIMO 기술은 저차원 MIMO와 고차원 MIMO(HD-MIMO: High Dimensional MIMO)로 분류된다. HD-MIMO 기술은 수신 및 송신단에서 안테나의 수량을 증가시킴으로써 시스템 용량을 더욱 향상시킨다.

현재, MIMO 기술에 기반한 데이터 전송 과정은 전송 블록(TB: transport block)을 다중 코드 블록(CB: code block)으로 파티셔닝하는 것, 채널 인코딩, 스크램블링, 및 각 CB에 대한 변조를 개별적으로 수행하는 것, 그 다음 계층 매핑 처리를 수행하는 것, 및 프리코딩 프로세싱, 리소스 매핑, 및 OFDM 변조를 수행하는 것을 포함하여, 다수의 캐리어를 생성한다. 계층 매핑 처리 단계에서, 데이터 스트림은 일반적으로 직렬-병렬 변환 방식으로 다중 전송 계층에 매핑된다. 다중 채널들은 상이한 전송 특성을 갖기 때문에, 생성된 다수의 캐리어들은 상이한 페이딩을 겪는다. 상이한 페이딩을 겪는 다수의 캐리어들을 수신한 후에, 수신단은 송신단에 의해 전송된 데이터를 복원할 수 있다.

종래 기술이 저차원 MIMO 시스템에서 사용되는 때, 단일 코드 워드의 데이터 스트림이 직렬-병렬 변환 방식으로 다중 전송 계층들에 매핑된 후에, 코드 워드의 데이터는 작은 리소스 요소(RE: resource element)의 중심에 있다.

종래 기술이 HD-MIMO 시스템에서 사용되면, 코드 워드의 데이터는 인접한 RE로 매핑된다. 인접한 RE의 시간-주파수 채널은 일반적으로 상관 시간 및 상관 대역폭 내에 속하며, 채널들은 거의 변하지 않는다고 간주된다. 따라서, 충분한 시간-주파수 공간 다이버시티 이득이 획득될 수 없다.

HD-MIMO 시스템에서 종래 기술의 코드 워드에 대한 리소스 매핑이 수행되는 때, 코드 워드가 매핑되는 리소스는 비교적 강한 상관성을 가진다는 것을 알 수 있다. 그러므로, 충분한 시간-주파수 공간 다이버시티가 획득될 수 없다. 이 경우 해결책이 시급히 요구된다.

본 발명의 실시예는 시간-주파수 공간 다이버시티 이득을 향상시키고 시스템 전송 효율을 더욱 향상시키기 위한, 데이터 처리 장치 및 데이터 처리 방법을 제공한다.

제1 양태에 따르면, q개의 데이터 스트림을 입력하도록 구성된 데이터 입력 모듈 - 각 데이터 스트림은 M_symb개의 복소 값 변조 심벌(complex-valued modulation symbol)을 포함하고, q 및 M_symb은 1 이상의 정수임 -, 그리고 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 의해 사용되는 l×l 행렬을 결정하고, 결정된 l×l 행렬을 사용하여, 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 대해 매핑을 수행하도록 구성된 매핑 모듈을 포함하고, l×l 행렬은 l×l 아이덴티티 행렬 중 어느 하나 및 l×l 아이덴티티 행렬의 순환 행렬이며, l는 전송 계층의 수량인, 데이터 처리 장치가 제공된다.

제1 양태를 참조하여, 제1 양태의 첫 번째 가능한 구현 방식으로, 매핑 모듈은 구체적으로, 복소 값 변조 심벌에 대응하는 주파수 영역 정보, 또는 시간 영역 정보, 또는 시간-주파수 정보에 따라, 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 대해, 복소 값 변조 심벌에 의해 사용되는 l×l 행렬의 인덱스 번호를 결정하도록 구성된다.

제1 양태의 첫 번째 가능한 구현 방식을 참조하여, 제1 양태의 두 번째 가능한 구현 방식으로, 매핑 모듈은 구체적으로, 다음의 수학식에 따라, 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 대해, 복소 값 변조 심벌에 의해 사용되는 l×l 행렬의 인덱스 번호를 결정하도록 구성되고,

또는

, j는 인덱스 번호가 i인 복소 값 변조 심벌에 의해 사용되는 l×l 행렬의 인덱스 번호를 지시하고, i는 복소 값 변조 심벌의 인덱스 번호를 지시하며, g는 하나의 리소스 그룹 내에 포함된 리소스 요소들의 수량을 지시하고,

는 라운딩 업을 지시하며,

는 라운딩 다운을 지시하고, mod는 모듈로(modulo) 연산을 지시한다.

제1 양태의 첫 번째 가능한 구현 방식을 참조하여, 제1 양태의 세 번째 가능한 구현 방식으로, 매핑 모듈은 구체적으로, 다음의 수학식에 따라, 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 대해, 복소 값 변조 심벌에 의해 사용되는 l×l 행렬의 인덱스 번호를 결정하도록 구성되고,

, j는 인덱스 번호가 i인 복소 값 변조 심벌에 의해 사용되는 l×l 행렬의 인덱스 번호를 지시하고, i는 복소 값 변조 심벌의 인덱스 번호를 지시하며, mod는 모듈로(modulo) 연산을 지시한다.

제1 양태의 첫 번째 가능한 구현 방식을 참조하여, 제1 양태의 네 번째 가능한 구현 방식으로, 매핑 모듈은 구체적으로, 다음의 수학식에 따라, 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 대해, 복소 값 변조 심벌에 의해 사용되는 l×l 행렬의 인덱스 번호를 결정하도록 구성되고,

, j는 인덱스 번호가 i인 복소 값 변조 심벌에 의해 사용되는 l×l 행렬의 인덱스 번호를 지시하고,

는 인덱스 번호가 i인 복소 값 변조 심벌이 매핑되는 시간 영역 리소스의 인덱스 번호를 지시하며, mod는 모듈로(modulo) 연산을 지시한다.

제1 양태의 첫 번째 가능한 구현 방식을 참조하여, 제1 양태의 다섯 번째 가능한 구현 방식으로, 매핑 모듈은 구체적으로, 다음의 수학식에 따라, 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 대해, 복소 값 변조 심벌에 의해 사용되는 l×l 행렬의 인덱스 번호를 결정하도록 구성되고,

또는

는 라운딩 업을 지시하며,

는 라운딩 다운을 지시하고,

제1 양태, 또는 제1 양태의 첫 번째 내지 다섯 번째 가능한 구현 방식 중 어느 하나를 참조하여, 제1 양태의 여섯 번째 가능한 구현 방식으로, 데이터 입력 모듈은 구체적으로, 하나의 스케줄링 기간 내에서 스케줄링된 전송 블록을 q 개의 서브 전송 블록(transport blocks)으로 파티셔닝하고, q 개의 서브 전송 블록을 개별적으로 파티셔닝하고 q 개의 서브 전송 블록에 CRC(cyclic redundancy check) 코드를 추가하여 q 개의 코드 블록을 획득하고, q 개의 코드 블록을 개별적으로 인코딩하여 q 개의 코드 블록을 획득하도록 더 구성되고, 전송 블록은 MAC(Media Access Control) 계층에 의해 스케줄링된 데이터 패킷이고, q 개의 코드 워드는 q 개의 데이터 스트림과 일대일 대응관계이다.

제1 양태의 여섯 번째 가능한 구현 방식을 참조하여, 제1 양태의 일곱 번째 가능한 구현 방식으로, 데이터 입력 모듈은 구체적으로, 하나의 전송 블록이 하나의 스케줄링 기간 내에서 스케줄링되면, 전송 블록을 q 개의 서브 전송 블록으로 파티셔닝하거나, 또는 Y개의 전송 블록이 하나의 스케줄링 기간 내에서 스케줄링되면, Y개의 전송 블록 중 어느 하나를 Y1 개의 서브 전송 블록으로 파티셔닝하고, 각 잔여 전송 블록을 하나의 서브 전송 블록으로서 사용하도록 구성되며, Y1=q-Y+1이고, Y는 1 보다 크고 q 이하인 정수이다.

제2 양태에 따르면, 프로세서 및 메모리를 포함하고, 메모리는 프로세서를 구성하는 데 사용되는 하나 이상의 실행가능한 프로그램을 저장하고, 프로세서는 하나 이상의 실행가능한 프로그램과 함께 구성되며, 하나 이상의 프로그램은 다음의 단계: q개의 데이터 스트림을 입력하는 단계 - 각 데이터 스트림은 M_symb개의 복소 값 변조 심벌(complex-valued modulation symbol)을 포함하고, q 및 M_symb은 1 이상의 정수임 -, 그리고 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 의해 사용되는 l×l 행렬을 결정하는 단계, 및 결정된 l×l 행렬을 사용하여, 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 대해 매핑을 수행하는 단계를 포함하는 방법을 실행하는 데 사용되고, l×l 행렬은 l×l 아이덴티티 행렬 중 어느 하나 및 l×l 아이덴티티 행렬의 순환 행렬이며, l는 전송 계층의 수량인, 데이터 처리 장치가 제공된다.

제2 양태를 참조하여, 제2 양태의 첫 번째 가능한 구현 방식으로, 프로세서는 구체적으로, 복소 값 변조 심벌에 대응하는 주파수 영역 정보, 또는 시간 영역 정보, 또는 시간-주파수 정보에 따라, 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 대해, 복소 값 변조 심벌에 의해 사용되는 l×l 행렬의 인덱스 번호를 결정하도록 구성된다.

제2 양태의 첫 번째 가능한 구현 방식을 참조하여, 제2 양태의 두 번째 가능한 구현 방식으로, 프로세서는 구체적으로, 다음의 수학식에 따라, 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 대해, 복소 값 변조 심벌에 의해 사용되는 l×l 행렬의 인덱스 번호를 결정하도록 구성되고,

또는

는 라운딩 업을 지시하며,

제2 양태의 첫 번째 가능한 구현 방식을 참조하여, 제2 양태의 세 번째 가능한 구현 방식으로, 프로세서는 구체적으로, 다음의 수학식에 따라, 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 대해, 복소 값 변조 심벌에 의해 사용되는 l×l 행렬의 인덱스 번호를 결정하도록 구성되고,

제2 양태의 첫 번째 가능한 구현 방식을 참조하여, 제2 양태의 네 번째 가능한 구현 방식으로, 프로세서는 구체적으로, 다음의 수학식에 따라, 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 대해, 복소 값 변조 심벌에 의해 사용되는 l×l 행렬의 인덱스 번호를 결정하도록 구성되고,

제2 양태의 첫 번째 가능한 구현 방식을 참조하여, 제2 양태의 다섯 번째 가능한 구현 방식으로, 프로세서는 구체적으로, 다음의 수학식에 따라, 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 대해, 복소 값 변조 심벌에 의해 사용되는 l×l 행렬의 인덱스 번호를 결정하도록 구성되고,

또는

는 라운딩 업을 지시하며,

는 라운딩 다운을 지시하고,

제2 양태, 또는 제2 양태의 첫 번째 내지 다섯 번째 가능한 구현 방식 중 어느 하나를 참조하여, 제2 양태의 여섯 번째 가능한 구현 방식으로, 프로세서는 구체적으로 하나의 스케줄링 기간 내에서 스케줄링된 전송 블록을 q 개의 서브 전송 블록(transport blocks)으로 파티셔닝하고, q 개의 서브 전송 블록을 개별적으로 파티셔닝하고 q 개의 서브 전송 블록에 CRC(cyclic redundancy check) 코드를 추가하여 q 개의 코드 블록을 획득하며, q 개의 코드 블록을 개별적으로 인코딩하여 q 개의 코드 워드를 획득하도록 더 구성되고, 전송 블록은 MAC(Media Access Control) 계층에 의해 스케줄링된 데이터 패킷이고, q 개의 코드 워드는 q 개의 데이터 스트림과 일대일 대응관계이다.

제2 양태의 여섯 번째 가능한 구현 방식을 참조하여, 제2 양태의 일곱 번째 가능한 구현 방식으로, 프로세서는 구체적으로, 하나의 전송 블록이 하나의 스케줄링 기간 내에서 스케줄링되면, 전송 블록을 q 개의 서브 전송 블록으로 파티셔닝하거나, 또는 Y개의 전송 블록이 하나의 스케줄링 기간 내에서 스케줄링되면, Y 전송 블록 중 어느 하나를 Y1 개의 서브 전송 블록으로 파티셔닝하고, 각 잔여 전송 블록을 하나의 서브 전송 블록으로서 사용하도록 구성되며, Y1=q-Y+1이고, Y는 1 보다 크고 q 이하인 정수이다.

제3 양태에 따르면, q개의 데이터 스트림을 입력하는 단계 - 각 데이터 스트림은 하나의 코드 워드의 M_symb개의 복소 값 변조 심벌(complex-valued modulation symbol)을 포함하고, q 및 M_symb은 1 이상의 정수임 -, 그리고 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 의해 사용되는 l×l 행렬을 결정하고, 결정된 l×l 행렬을 사용하여, 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 대해 계층 순열(permutation) 매핑을 수행하는 단계를 포함하고, l×l 행렬은 l×l 아이덴티티 행렬 중 어느 하나 및 l×l 아이덴티티 행렬의 순환 행렬이며, l는 전송 계층의 수량인, 데이터 처리 방법이 제공된다.

제3 양태를 참조하여, 제3 양태의 첫 번째 가능한 구현 방식으로, 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 의해 사용되는 l×l 행렬을 결정하는 것은, 복소 값 변조 심벌에 대응하는 주파수 영역 정보, 또는 시간 영역 정보, 또는 시간-주파수 정보에 따라, 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 대해, 복소 값 변조 심벌에 의해 사용되는 l×l 행렬의 인덱스 번호를 결정하는 단계를 포함한다.

제3 양태의 첫 번째 가능한 구현 방식을 참조하여, 제3 양태의 두 번째 가능한 구현 방식으로, 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 의해 사용되는 l×l 행렬을 결정하는 것은, 다음의 수학식에 따라, 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 대해, 복소 값 변조 심벌에 의해 사용되는 l×l 행렬의 인덱스 번호를 결정하는 단계를 포함하고,

또는

는 라운딩 업을 지시하며,

제3 양태의 첫 번째 가능한 구현 방식을 참조하여, 제3 양태의 세 번째 가능한 구현 방식으로, 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 의해 사용되는 l×l 행렬을 결정하는 것은, 다음의 수학식에 따라, 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 대해, 복소 값 변조 심벌에 의해 사용되는 l×l 행렬의 인덱스 번호를 결정하는 단계를 포함하고,

제3 양태의 첫 번째 가능한 구현 방식을 참조하여, 제3 양태의 네 번째 가능한 구현 방식으로, 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 의해 사용되는 l×l 행렬을 결정하는 것은, 다음의 수학식에 따라, 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 대해, 복소 값 변조 심벌에 의해 사용되는 l×l 행렬의 인덱스 번호를 결정하는 단계를 포함하고,

제3 양태의 첫 번째 가능한 구현 방식을 참조하여, 제3 양태의 다섯 번째 가능한 구현 방식으로, 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 의해 사용되는 l×l 행렬을 결정하는 것은,

다음의 수학식에 따라, 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 대해, 복소 값 변조 심벌에 의해 사용되는 l×l 행렬의 인덱스 번호를 결정하는 단계를 포함하고,

또는

는 라운딩 업을 지시하며,

는 라운딩 다운을 지시하고,

제3 양태, 또는 제3 양태의 첫 번째 내지 다섯 번째 가능한 구현 방식 중 어느 하나를 참조하여, 제3 양태의 여섯 번째 가능한 구현 방식으로, q개의 데이터 스트림을 입력하는 단계 이전에, 하나의 스케줄링 기간 내에서 스케줄링된 전송 블록을 q 개의 서브 전송 블록(transport blocks)으로 파티셔닝하고, q 개의 서브 전송 블록을 개별적으로 파티셔닝하고 q 개의 서브 전송 블록에 CRC(cyclic redundancy check) 코드를 추가하여 q 개의 코드 블록을 획득하는 단계, 그리고 q 개의 코드 블록을 개별적으로 인코딩하여 q 개의 코드 워드를 획득하는 단계를 더 포함하고, 전송 블록은 MAC(Media Access Control) 계층에 의해 스케줄링된 데이터 패킷이고, q 개의 코드 워드는 q 개의 데이터 스트림과 일대일 대응관계이다.

제3 양태의 여섯 번째 가능한 구현 방식을 참조하여, 제3 양태의 일곱 번째 가능한 구현 방식으로, 하나의 스케줄링 기간 내에서 스케줄링된 전송 블록을 q 개의 서브 전송 블록으로 파티셔닝하는 것은, 하나의 전송 블록이 하나의 스케줄링 기간 내에서 스케줄링되면, 전송 블록을 q 개의 서브 전송 블록으로 파티셔닝하는 단계, 또는 Y개의 전송 블록이 하나의 스케줄링 기간 내에서 스케줄링되면, Y개의 전송 블록 중 어느 하나를 Y1 개의 서브 전송 블록으로 파티셔닝하고, 각 잔여 전송 블록을 하나의 서브 전송 블록으로서 사용하는 단계를 포함하고, Y1=q-Y+1이고, Y는 1 보다 크고 q 이하인 정수이다.

본 발명의 실시예에서, 각 데이터 스트림의 M_symb 개의 복소 값 변조 심벌들에 의해 사용되는 l×l 매트릭스가 개별적으로 결정되고, 매핑은 결정된 l×l 매트릭스를 사용하여 각 데이터 스트림의 M_symb 개의 복소 값 변조 심벌에 대해 수행된다. 상기 l×l 행렬은 l×l 아이덴티티 행렬과 l×l 아이덴티티 행렬의 순환 행렬 중 하나이기 때문에, 데이터 스트림의 M_symb 개의 복소 값 변조 심벌들은 이러한 l×l 행렬을 사용하여 행렬 내의 요소들의 배열 규칙에 따라 서로 상이한 전송 계층들에 개별적으로 매핑되므로, 데이터 스트림의 M_symb 개의 복소 값 변조 심벌들은 다수의 전송 계층들에서 분산된다. 따라서, 채널 인코딩에 의해 시간-주파수 다이버시티가 획득되고, 각 데이터 스트림마다 공간 다이버시티 이득이 더 획득되어, 시간-주파수 공간 다이버시티 이득을 증가시키고, 시스템 전송 효율을 추가로 향상시킨다.

본 발명의 실시예에서의 기술적 솔루션을 보다 명확하게 설명하기 위해, 실시예를 설명하기 위해 요구되는 첨부 도면을 간단히 설명한다. 명백하게, 다음의 설명에서의 첨부된 도면은 본 발명의 단지 일부 실시예를 나타내며, 당업자는 창조적인 노력 없이도 이들 도면으로부터 다른 도면을 유도할 수 있다.
도 1은 본 발명의 실시예에 따른 데이터 처리 장치의 개략적인 구조도이다.
도 2는 본 발명의 실시예에 따른 데이터 처리 프로세스의 개략도이다.
도 3은 본 발명의 실시예에 따른 다른 데이터 처리 장치의 개략적인 구조도이다.
도 4는 본 발명의 실시예에 따른 데이터 처리 방법의 개략적인 순서도이다.
도 5는 종래 기술에서 계층 순열 매핑 이후의 각 전송 계층에서 코드 워드들의 복소 값 변조 심벌들의 배열의 개략도이다.
도 7은 본 발명의 실시예에 따른 계층 순열 매핑 이후의 각 전송 계층에서의 코드 워드들의 복소 값 변조 심벌들의 배열의 개별적인 개략도이다.

본 발명의 실시예에서, 각 데이터 스트림의 M_symb 개의 복소 값 변조 심벌에 의해 사용된 l×l 행렬이 개별적으로 결정되고, 결정된 l×l 행렬을 사용하여 각 데이터 스트림의 M_symb 개의 복소 값 변조 심벌에 대해 계층 순열 매핑이 수행된다.

상기 l×l 행렬은 l×l 아이덴티티 행렬과 l×l 아이덴티티 행렬의 순환 행렬 중 하나이기 때문에, 데이터 스트림의 M_symb 개의 복소 값 변조 심벌들은 이러한 l×l 행렬을 사용하여 행렬 내의 요소들의 배열 규칙에 따라 서로 상이한 전송 계층들에 개별적으로 매핑되므로, 데이터 스트림의 M_symb 개의 복소 값 변조 심벌들은 다수의 전송 계층들에서 분산된다.

따라서, 채널 인코딩에 의해 시간-주파수 다이버시티가 획득되고, 각 데이터 스트림마다 공간 다이버시티 이득이 더 획득되어, 시간-주파수 공간 다이버시티 이득을 증가시키고, 시스템 전송 효율을 추가로 향상시킨다.

본 발명의 실시예들에서 설명된 복소 값 변조 심벌은 변조에 의해 형성된 심벌이며, 구체적으로 복소 값 데이터로서 표현된다. 예를 들어, QPSK 변조 방식을 사용하여, 2비트 정보가 먼저 주파수 영역에서 복소 값 데이터에 매핑된 다음, 시간 영역에서 매핑될 수 있다. 64 QAM 변조가 사용되면, 6비트 정보가 먼저 주파수 영역에서 복소 값 데이터에 매핑된 다음, 시간 영역에서 매핑될 수 있다. 따라서, 복소 값 변조 심벌에는 주파수 영역 정보가 있다.

아이덴티티 행렬(identity matrix)은 좌상측 코너에서 우하측 코너까지의 대각선이 주 대각선(principal diagonal)이라고 지칭되는 정사각형 행렬이다. 주 대각선의 모든 요소는 1이고, 다른 요소는 0이다. 예를 들어, 4×4 아이덴티티 행렬은 다음과 같이 나타낼 수 있다.

순환 행렬의 행 벡터의 각 요소는 이전 행 벡터의 각 요소가 한 위치만큼 오른쪽으로 순차적으로 이동된 후에 획득된다. 예를 들어, 4×4 아이덴티티 행렬 및 아이덴티티 행렬의 순환 행렬은 총 네 개의 행렬이고, 여기서 D₀는 아이덴티티 행렬이고, D₁은 D₀의 모든 행 요소가 한 위치만큼 오른쪽으로 동시에 순환적으로 이동된 후에 획득된 순환 행렬이며, D₂는 D₁의 모든 행 요소가 한 위치만큼 오른쪽으로 동시에 순환적으로 이동한 후에 획득된 순환 행렬이고, D₃은 D₂의 모든 행 요소가 한 위치만큼 오른쪽으로 동시에 순환적으로 이동한 후에 획득된 순환 행렬이다.

본 발명의 목적, 기술적 솔루션 및 장점을 보다 명확하게 하기 위해, 첨부 도면을 참조하여 본 발명을 더욱 상세하게 설명한다. 명백하게, 기술된 실시예는 본 발명의 일부 실시예에 불과하지만 전부는 아니다. 창의적인 노력없이 본 발명의 실시예에 기초하여 당업자에 의해 획득된 다른 모든 실시예는 본 발명의 보호 범위 내에 있다.

다음의 설명은 셀룰러 네트워크로서 3GPP LTE(3rd generation partnership project long term evolution) 네트워크가 사용되는 아키텍처에 기초한다. 그러나, 본 발명의 실시예들에서 제공되는 방법 및 장치는 3GPPP LTE 네트워크가 셀룰러 네트워크로서 사용되는 아키텍처에 제한되지 않고, 다른 네트워크 아키텍처, 예를 들어, 넓은 지역 커버리지를 갖는 셀룰러 네트워크 아키텍처(WiMAX와 같은)가 밀리미터-파(millimeter-wave) 셀룰러 통신과 공존하는 네트워크 아키텍처이다.

도 1을 참조하면, 도 1은 본 발명의 실시예에 따른 데이터 처리 장치의 개략적인 구조도이다. 상기 장치는 기지국 또는 이동 단말기와 같은, 셀룰러 네트워크 통신 기능을 갖는 장치일 수도 있거나, 또는 이들 장치의 송신기일 수도 있다.

본 발명의 실시예에 관련된 데이터 처리 프로세스는 도 2에 도시되고, 다수의 캐리어를 획득하고 안테나 포트(antenna ports)를 사용하여 다수의 캐리어를 전송하기 위해, 전송 블록을 코드 블록들로 파티셔닝하는 단계, 각 코드 블록에 대해 채널 인코딩을 개별적으로 수행하여 코드 워드(codewords)를 형성하는 단계, 스크램블링(Scrambling) 및 변조 매핑(Modulation mapper)과 같은 처리가 각 코드 워드에 대해 수행된 후에 계층 순열 매핑을 개별적으로 수행하는 단계, 그런 다음 프리코딩(Precoding) 처리, 리소스 매핑(Resource element mapper), OFDM 심벌 변조(OFDM signal generation)와 같은 심벌 변조 등을 수행하는 단계를 포함한다.

도 1에 도시된 데이터 처리 장치에서, 데이터 처리 프로세스에서 계층 순열 매핑 처리 동작에 관련된 구조는 데이터 입력 모듈(101) 및 매핑 모듈(102)을 포함할 수 있다.

데이터 입력 모듈(101)은 q개의 데이터 스트림을 입력하도록 구성되며, 여기서 각 데이터 스트림은 하나의 코드 워드의 M_symb 개의 복소 값 변조 심벌을 포함하고, q 및 M_symb는 1이상의 정수이다.

매핑 모듈(102)은 각 데이터 스트림 내에 포함된 M_symb 개의 복소 값 변조 심벌에 의해 사용되는 l×l 행렬을 결정하고, 여기서 l×l 행렬은 l×l 아이덴티티 행렬 및 l×l 아이덴티티 행렬이고, l은 전송 계층들의 양이다. 결정된 l×l 행렬을 사용하여, 각 데이터 스트림 내에 포함된 M_symb 개의 복소 값 변조 심벌들에 대한 계층 순열 매핑을 수행할 수 있다.

바람직하게는, 데이터 입력 모듈(101)은 q 개의 데이터 스트림을 획득하기 위해 q 개의 코드 워드에 대한 인코딩, 스크램블링, 및 변조와 같은 처리를 수행할 수 있다. 각 데이터 스트림은 하나의 코드 워드에 대응하고, 각 코드 워드에 대응하는 데이터 스트림은 코드 워드의 M_symb 개의 복소 값 변조 심벌을 포함한다. 코드 워드의 다중 복소 값 변조 심벌을 획득하기 위해 반복 인코딩, 스펙트럼 확산 인코딩, 또는 QPSK 또는 직교 진폭 변조(QAM: Quadrature Amplitude Modulation)와 같은 채널 인코딩 및 변조와 같은 인코딩이 코드 워드에 대해 수행된다.

본 명세서의 코드 워드는 비트 데이터 블록으로 지칭될 수도 있다. 코드 블록에 대해 채널 인코딩이 수행된 후에, 인코딩된 코드 블록이 형성된다. 스케줄링 리소스의 크기에 따라 전술한 인코딩된 코드 블록으로부터 대응하는 크기의 비트 데이터가 추출되어 코드 워드를 형성한다. 예를 들어, 코드 블록의 길이는 N 비트이고, 인코딩된 코드 블록의 길이는 3N 비트이다. M 개의 RE가 스케줄링될 필요가 있고, QPSK(Quadrature Phase Shift Keying) 변조가 사용되면, 비트의 대응하는 수량은 2M이다. 전술한 코드 워드를 형성하기 위해, 전술한 길이가 3N인 인코딩된 코드 블록으로부터 2M 비트가 추출된다. 바람직하게, 매핑 모듈(102)은 각 데이터 스트림 내에 포함된 M_symb 개의 복소 값 변조 심벌에 의해 사용되는 l×l 행렬을 여러 방식으로 결정할 수 있다. l×l 행렬은 행렬 세트 내의 요소이며, 여기서 행렬 세트는 전술한 D₀ 내지 D₃와 같이, 하나의 l×l 아이덴티티 행렬 및 아이덴티티 행렬에 기초하여 순환 시프트를 수행함으로써 획득되는 (l-1) 아이덴티티 행렬을 포함한다. 각 데이터 스트림 내에 포함된 M_symb 개의 복소 값 변조 심벌에 의해 사용된 l×l 행렬을 결정하는 때, 매핑 모듈(102)은 l×l 아이덴티티 행렬이 현재 할당될 필요가 있는 복소 값 변조 심벌에 대해 행렬 세트로부터 행렬을, 폴링 방식(polling manner)으로, 선택할 수 있다.

각 데이터 스트림 내에 포함된 M_symb 개의 복소 값 변조 심벌들에 대해, 복소 값 변조 심벌들에 의해 사용되는 l×l 행렬의 인덱스 번호는 복소 값 변조 심벌들에 대응하는 주파수 영역 정보, 또는 시간 영역 정보, 또는 시간-주파수 영역 정보에 따라 결정될 수 있다.

기술적 구현을 단순화하기 위해, 매핑 모듈(102)은 다음의 방식 1 내지 다음의 방식 3 중 하나에서, 각 데이터 스트림 내에 포함된 M_symb 개의 복소 값 변조 심벌에 의해 사용되는 l×l 행렬을 결정할 수 있다.

방식 1

매핑 모듈(102)은 각 데이터 스트림 내에 포함된 M_symb 개의 복소 값 변조 심벌들에 대해, 수학식 1 또는 수학식 2에 따라, 복소 값 변조 심벌에 의해 사용되는 l×l 행렬의 인덱스 번호를 결정할 수 있다.

j는 인덱스 번호가 i인 복소 값 변조 심벌에 의해 사용되는 l×l 행렬의 인덱스 번호를 지시하고, i는 복소 값 변조 심벌의 인덱스 번호를 지시하며, g는 하나의 리소스 그룹 내에 포함된 리소스 요소들의 수량을 지시하고,

는 라운딩 업을 지시하며,

바람직하게는, 매핑 모듈(102)은 각 데이터 스트림 내에 포함된 M_symb 개의 복소 값 변조 심벌들에 대해, 수학식 3에 따라, 복소 값 변조 심벌들에 의해 사용되는 l×l 행렬의 인덱스 번호를 결정할 수 있다.

j는 인덱스 번호가 i인 복소 값 변조 심벌에 의해 사용되는 l×l 행렬의 인덱스 번호를 지시하고, i는 복소 값 변조 심벌의 인덱스 번호를 지시하며, mod는 모듈로 연산을 지시한다.

바람직하게, 하나의 리소스 그룹이 하나의 리소스 요소를 포함하는 때, 수학식 3이 사용된다.

먼저 주파수 영역에서 매핑한 다음, 시간 영역에서 매핑하여, 복소 값 변조 심벌이 획득되기 때문에, 복소 값 변조 심벌의 인덱스 번호 i는 주파수 영역 정보를 반영할 수 있다. 전술한 방식 1에서 복소 값 변조 심벌들에 의해 사용된 l×l 행렬의 인덱스 번호가 결정된 후, 그리고 계층 순열 매핑 및 프리코딩 프로세싱의 동작들이 수행된 후, 공간 다이버시티 이득을 획득하기 위해, 동일한 코드 워드의 상이한 복소 값 변조 심벌들은 기본적으로 주파수 영역에서 균등하게 분포될 수 있다.

방식 2

상기에서 설명한 바와 같이, 계층 순열 매핑이 수행된 후, 프리코딩 및 심벌 변조와 같은 처리 동작을 수행하여 계층 순열 매핑 후에 획득된 데이터가 심벌(예를 들어, 직교 주파수 분할 다중화(OFDM: Orthogonal Frequency Division Multiplexing) 심벌)에 매핑된다.

매핑 모듈(102)은 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 대해 그리고 수학식 4에 따라, 복소 값 변조 심벌에 의해 사용되는 l×l 행렬의 인덱스 번호를 결정할 수 있다

j는 인덱스 번호가 i인 복소 값 변조 심벌에 의해 사용되는 l×l 행렬의 인덱스 번호를 지시하고,

~가 인덱스 번호가 i 인 복소 값 변조 심벌이 매핑되는 시간-영역 리소스의 인덱스 번호를 지시하기 때문에, ~는 시간 영역 정보를 반영할 수 있다. 전술한 방식 2에서 복소 값 변조 심벌에 의해 사용된 l×l 행렬의 인덱스 번호가 결정된 후, 그리고 계층 순열 매핑 및 프리코딩 프로세싱의 동작이 수행된 후, 시간-주파수 다이버시티 이득을 획득하기 위해, 동일한 코드 워드의 상이한 복소 값 변조 심벌들은 시간 영역에서 비교적 균등하게 분포될 수 있다.

방식 3

전술한 방식 1 및 방식 2에서 제공된 방법을 참조하여, 방식 3에서, 매핑 모듈(102)은 다음의 수학식 5 또는 수학식 6에 따라, 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 대해, 복소 값 변조 심벌에 의해 사용되는 l×l 행렬의 인덱스 번호를 결정할 수 있다.

는 라운딩 업을 지시하며,

는 라운딩 다운을 지시하고,

는 인덱스 번호가 i인 복소 값 변조 심벌이 매핑되는 시간 영역 리소스의 인덱스 번호를 지시하며, mod는 모듈로 연산을 지시한다.

전술한 방식 3에서 복소 값 변조 심벌에 의해 사용된 l×l 행렬의 인덱스 번호가 결정된 후, 그리고 계층 순열 매핑 및 프리코딩 프로세싱의 동작이 수행된 후, 시간-주파수 다이버시티 이득을 획득하기 위해, 동일한 코드 워드의 상이한 복소 값 변조 심벌들은 주파수 영역에서 그리고 시간 영역에서 비교적 균등하게 분포될 수 있다.

바람직하게, 데이터 입력 모듈(101)은 하나의 스케줄링 기간 내에서 스케줄링된 전송 블록을 q 개의 서브 전송 블록(transport blocks)으로 파티셔닝하고, q 개의 서브 전송 블록을 개별적으로 파티셔닝하고 q 개의 서브 전송 블록에 CRC(cyclic redundancy check) 코드를 추가하여 q 개의 코드 블록을 획득하고, q 개의 코드 블록을 개별적으로 인코딩하여 q 개의 코드 블록을 획득하며, 여기서 q 개의 코드 워드는 q 개의 데이터 스트림과 일대일 대응관계이다. 전송 블록은 MAC(Media Access Control) 계층에 의해 스케줄링된 데이터 패킷이다.

예를 들어, 하나의 스케줄링 구간에서 하나의 전송 블록이 스케줄링되면, 데이터 입력 모듈(101)은 전송 블록을 q 개의 서브 전송 블록으로 파티셔닝하고, q 개의 서브 전송 블록의 파티셔닝 및 q개의 서브 전송 블록에 CRC 코드의 추가의 처리 동작을 개별적으로 수행하여 q 개의 코드 블럭을 획득하고, q 개의 코드 블록에 대한 인코딩 처리를 수행하여 q 개의 코드 워드를 획득한다.

다른 예로서, 하나의 스케줄링 구간에서 Y(1<Y≤q)개의 전송 블록이 스케줄링되면, 데이터 입력 모듈(101)은 Y개의 전송 블록 중 어느 하나를 Y1개의 서브 전송 블록으로 파티셔닝하고, 각 잔여 전송 블록을 하나의 서브 전송 블록으로서 사용하여, 총 q개의 서브 전송 블록을 획득하며, q개의 서브 전송 블록의 파티셔닝 및 q개의 서브 전송 블록에 CRC 코드의 추가의 처리 동작을 개별적으로 수행하여 q개의 코드 블럭을 획득하고, q 개의 코드 블록에 대한 인코딩 처리를 개별적으로 수행하여 q개의 코드 워드를 획득한다.

전술한 데이터 처리 장치는 하드웨어로 구현될 수 있으며, 예를 들어 FPGA (Field-Programmable Gate Array) 또는 ASIC(Application Specific Integrated Circuit)에 의해 구현될 수 있다. 바람직하게, 전술한 데이터 처리 장치는 대안적으로 소프트웨어에 의해 구현될 수 있고, 즉, 전술한 데이터 처리 장치는 소프트웨어 아키텍처의 장치이다.

전술한 데이터 처리 장치가 소프트웨어 아키텍처의 장치인 경우, 전송 블록에 대해 2-레벨 파티셔닝 솔루션을 사용하여 소프트웨어 아키텍처에서 병렬 계산이 보다 잘 구현될 수 있어, 계산 속도를 증가시키고, 처리 능력을 향상시킨다.

본 실시예의 전술한 설명으로부터, 아이덴티티 행렬 및 아이덴티티 행렬의 순환 행렬은 순환 행렬의 요소 배열 규칙에 따라 데이터 스트림의 M_symb 복소 값 변조 심벌을 상이한 전송 계층에 개별적으로 매핑하기 때문에, 데이터 스트림의 M_symb 복소 값 변조 심벌들은 다중 전송 계층들에서 분산된다는 것을 알 수 있다. 그러므로, 채널 인코딩에 의해 시간-주파수 다이버시티가 획득되고, 각 데이터 스트림에 대해 공간 다이버시티 이득이 더 획득되어, 시간-주파수 공간 다이버시티 이득을 증가시키고, 시스템 전송 효율을 더욱 향상시킨다.

동일한 개념에 기초하여, 본 발명의 실시예는 데이터 처리 장치를 더 제공한다. 장치는 기지국 또는 이동 단말기와 같은, 셀룰러 네트워크 통신 기능을 갖는 장치일 수도 있거나, 또는 이들 장치의 송신기일 수도 있다.

도 3에 도시된 바와 같이, 데이터 처리 장치는 프로세서(201) 및 메모리(202)를 포함할 수 있으며, 무선 주파수 회로(203)를 더 포함할 수 있다.

메모리(202)는 프로세서(201)를 구성하는 데 사용되는, 하나 이상의 실행 가능 프로그램을 저장한다. 메모리(202)는 중간 처리 데이터 또는 프로세서(201)의 처리 결과, 예를 들어, 복소 값 변조 심벌 및 아이덴티티 행렬의 순환 행렬을 저장할 수 있다.

프로세서(201)는 하나 이상의 실행 가능 프로그램으로 구성되며, 여기서 하나 이상의 실행 가능 프로그램은 다음의, q개의 데이터 스트림을 입력하는 단계, - 각 데이터 스트림은 하나의 코드 워드의 M_symb개의 복소 값 변조 심벌을 포함하고, q 및 M_symb은 1 이상의 정수임 -, 그리고 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 의해 사용되는 아이덴티티 행렬의 순환 행렬을 결정하는 단계 - 아이덴티티 행렬은 l×l 행렬이고, l는 전송 계층의 수량임 -, 및 결정된 l×l 행렬을 사용하여, 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 대해 계층 순열 매핑을 수행하는 단계를 포함하는 방법을 실행하는 데 사용된다.

또한, 프로세서(201)는 계층 순열 매핑 후에 획득된 데이터에 대해 프리코딩 처리 및 심벌 변조와 같은 처리를 더 수행하여, 다수의 캐리어를 획득하고 무선 주파수 회로(203)를 사용하여 다수의 캐리어를 송신할 수 있다.

바람직하게는, 프로세서(201)는 q개의 데이터 스트림을 획득하기 위해 q개의 코드 워드에 대한 스크램블링 및 변조와 같은 처리를 수행할 수 있다. 각 데이터 스트림은 하나의 코드 워드에 대응하고, 각 코드 워드에 대응하는 데이터 스트림은 코드 워드의 M_symb 개의 복소 값 변조 심벌을 포함한다. 코드 워드의 복소 값 변조 심벌은 또한 코드 워드의 복제본으로 지칭될 수 있다. 코드 워드의 다수의 복소 값 변조 심벌을 획득하기 위해 반복 인코딩, 확산 스펙트럼 인코딩, 또는 채널 인코딩과 같은 인코딩이 코드 워드에 대해 수행된다. 코드 워드의 의미는 전술한 바에 따라 다시 설명되지 않는다.

바람직하게, 프로세서(201)는 각 데이터 스트림 내에 포함된 M_symb 개의 복소 값 변조 심벌들에 의해 사용되는 l×l 행렬을 여러 방식으로 결정할 수 있다. l×l 행렬은 행렬 세트 내의 요소이며, 여기서 행렬 세트는 전술한 D₀ 내지 D₃와 같이, 하나의 l×l 아이덴티티 행렬 및 아이덴티티 행렬에 기초하여 순환 시프트를 수행함으로써 획득되는 (l-1) 아이덴티티 행렬을 포함한다. 각 데이터 스트림 내에 포함된 M_symb 개의 복소 값 변조 심벌에 의해 사용된 l×l 행렬을 결정하는 때, 프로세서(201)는 l×l 아이덴티티 행렬이 현재 할당될 필요가 있는 복소 값 변조 심벌에 대해 행렬 세트로부터 행렬을, 폴링 방식으로, 선택할 수 있다.

각 데이터 스트림 내에 포함된 M_symb 개의 복소 값 변조 심벌들에 대해, 복소 값 변조 심벌들에 의해 사용되는 l×l 행렬의 인덱스 번호는 복소 값 변조 심벌들에 대응하는 주파수 영역 정보 또는 시간 영역 정보 또는 시간-주파수 영역 정보에 따라 결정된다.

기술적 구현을 단순화하기 위해, 프로세서(201)는, 바람직하게, 다음의 방식 1 내지 다음 방식 3 중 하나에서, 각 데이터 스트림 내에 포함된 M_symb 개의 복소 값 변조 심벌에 의해 사용되는 l×l 행렬을 결정할 수 있다.

방식 1

프로세서(201)는 각 데이터 스트림 내에 포함된 M_symb 개의 복소 값 변조 심벌들에 대해, 그리고 수학 식 1, 수학 식 2, 또는 수학 식 3에 따라, 복소 값 변조 심벌에 의해 사용되는 l×l 행렬의 인덱스 번호를 결정할 수 있다. 전술한 방식 1에서 복소 값 변조 심벌들에 의해 사용된 l×l 행렬의 인덱스 번호가 결정된 후, 그리고 계층 순열 매핑 및 프리코딩 프로세싱의 동작들이 수행된 후, 공간 다이버시티 이득을 획득하기 위해, 동일한 코드 워드의 상이한 복소 값 변조 심벌들은 기본적으로 주파수 영역에서 균등하게 분포될 수 있다.

방식 2

상기에서 설명한 바와 같이, 계층 순열 매핑을 수행된 후, 프리코딩 및 심벌 변조와 같은 처리 동작을 수행하여 계층 순열 매핑 후에 획득된 데이터가 심벌(예를 들어, OFDM심벌)에 매핑된다. 프로세서(201)는 수학식 4에 따라, 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 대해, 복소 값 변조 심벌에 의해 사용되는 l×l 행렬의 인덱스 번호를 결정한다. 전술한 방식 2에서 복소 값 변조 심벌에 의해 사용된 l×l 행렬의 인덱스 번호가 결정된 후, 그리고 계층 순열 매핑 및 프리코딩 프로세싱의 동작이 수행된 후, 시간-주파수 다이버시티 이득을 획득하기 위해, 동일한 코드 워드의 상이한 복소 값 변조 심벌들은 시간 영역에서 비교적 균등하게 분포될 수 있다.

방식 3

전술한 방식 1 및 방식 2에서 제공된 방법을 참조하여, 방식 3에서, 프로세서(201)는 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 대해, 그리고 다음의 수학식 5 또는 수학식 6에 따라, 복소 값 변조 심벌에 의해 사용되는 l×l 행렬의 인덱스 번호를 결정한다. 전술한 방식 3에서 복소 값 변조 심벌에 의해 사용된 l×l 행렬의 인덱스 번호가 결정된 후, 그리고 계층 순열 매핑 및 프리코딩 프로세싱의 동작이 수행된 후, 시간-주파수 다이버시티 이득을 획득하기 위해, 동일한 코드 워드의 상이한 복소 값 변조 심벌들은 주파수 영역에서 그리고 시간 영역에서 비교적 균등하게 분포될 수 있다.

바람직하게, 프로세서(201)는 하나의 스케줄링 기간 내에서 스케줄링된 전송 블록을 q 개의 서브 전송 블록으로 파티셔닝하고, q 개의 서브 전송 블록을 개별적으로 파티셔닝하고 q 개의 서브 전송 블록에 CRC 코드를 추가하여 q 개의 코드 블록을 획득하고, q 개의 코드 블록을 개별적으로 인코딩하여 q 개의 코드 블록을 획득하도록 더 구성될 수 있고, 여기서 q 개의 코드 워드는 q 개의 데이터 스트림과 일대일 대응관계이다.

전송 블록은 MAC 계층에 의해 스케줄링된 데이터 패킷이다.

예를 들어, 하나의 스케줄링 구간에서 하나의 전송 블록이 스케줄링되면, 프로세서(201)은 전송 블록을 q 개의 서브 전송 블록으로 파티셔닝하고, q 개의 서브 전송 블록의 파티셔닝 및 q개의 서브 전송 블록에 CRC 코드의 추가의 처리 동작을 개별적으로 수행하여 q 개의 코드 블럭을 획득하고, q 개의 코드 블록에 대한 인코딩 처리를 수행하여 q 개의 코드 워드를 획득한다.

다른 예로서, 하나의 스케줄링 구간에서 Y(1<Y≤q)개의 전송 블록이 스케줄링되면, 프로세서(201)는 Y개의 전송 블록 중 어느 하나를 Y1개의 서브 전송 블록으로 파티셔닝하고, 각 잔여 전송 블록을 하나의 서브 전송 블록으로서 사용하여, 총 q개의 서브 전송 블록을 획득하며, q개의 서브 전송 블록의 파티셔닝 및 q개의 서브 전송 블록에 CRC 코드의 추가의 처리 동작을 개별적으로 수행하여 q개의 코드 블럭을 획득하고, q 개의 코드 블록에 대한 인코딩 처리를 개별적으로 수행하여 q개의 코드 워드를 획득한다.

병렬 계산은 전송 블록에 대해 2-레벨 파티셔닝 솔루션을 사용하여 소프트웨어 아키텍처에서 더 잘 구현될 수 있으므로, 계산 속도가 향상되고 처리 기능이 향상된다.

본 실시예의 전술한 설명으로부터, 아이덴티티 행렬 및 아이덴티티 행렬의 순환 행렬은 순환 행렬의 요소 배열 규칙에 따라 데이터 스트림의 M_symb 복소 값 변조 심벌을 상이한 전송 계층에 개별적으로 매핑하기 때문에, 데이터 스트림의 M_symb 복소 값 변조 심벌들은 다중 전송 계층들에서 분산된다는 것을 알 수 있다.

그러므로, 채널 인코딩에 의해 시간-주파수 다이버시티가 획득되고, 각 데이터 스트림에 대해 공간 다이버시티 이득이 더 획득되어, 시간-주파수 공간 다이버시티 이득을 증가시키고, 시스템 전송 효율을 더욱 향상시킨다.

동일한 개념에 기초하여, 본 발명의 실시예는 도 1 또는 도 3에 도시된 데이터 처리 장치에 의해 과정이 구현될 수 있는 데이터 처리 과정을 제공한다.

도 4에 도시된 바와 같이, 데이터 처리 과정은 다음 단계들을 포함할 수 있다.

단계(301): q개의 데이터 스트림을 입력하고, 여기서 각 데이터 스트림은 하나의 코드 워드의 M_symb개의 복소 값 변조 심벌을 포함하고, q 및 M_symb은 1 이상의 정수이다. 이 단계는 도 1의 데이터 입력 모듈(101) 또는 도 3의 프로세서(201)에 의해 구현될 수 있다.

구체적으로, 이 단계에서, q 개의 데이터 스트림을 획득하기 위해 스크램블링 및 변조와 같은 처리가 q개의 코드 워드에 대해 수행될 수 있다. 각 데이터 스트림은 하나의 코드 워드에 대응하고, 각 코드 워드에 대응하는 데이터 스트림은 코드 워드의 M_symb 개의 복소 값 변조 심벌을 포함한다. 코드 워드의 복소 값 변조 심벌은 또한 코드 워드의 복제본으로 지칭될 수 있다. 코드 워드의 다수의 복소 값 변조 심벌을 획득하기 위해 반복 인코딩, 확산 스펙트럼 인코딩, 또는 채널 인코딩과 같은 인코딩은 코드 워드에 대해 수행된다.

본 명세서의 코드 워드는 비트 데이터 블록으로 지칭될 수도 있다. 코드 블록에 대해 채널 인코딩이 수행된 후에, 인코딩된 코드 블록이 형성된다. 스케줄링 리소스의 크기에 따라 전술한 인코딩된 코드 블록으로부터 대응하는 크기의 비트 데이터가 추출되어 코드 워드를 형성한다.

예를 들어, 코드 블록의 길이는 N 비트이고, 인코딩된 코드 블록의 길이는 3N 비트이다. M 개의 RE가 스케줄링될 필요가 있고, QPSK 변조가 사용되면, 비트의 대응하는 수량은 2M이다.

전술한 코드 워드를 형성하기 위해, 길이가 3N인 인코딩된 코드 블록으로부터 2M 비트가 추출된다.

단계(302): 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 의해 사용되는 l×l 행렬을 결정하고, 여기서 l×l 행렬은 l×l 아이덴티티 행렬 중 어느 하나 및 l×l 아이덴티티 행렬의 순환 행렬이다. 이 단계는 도 1의 매핑 모듈(102) 또는 도 3의 프로세서(201)에 의해 구현될 수 있다. .

바람직하게, 이 단계에서, 각 데이터 스트림 내에 포함된 M_symb 개의 복소 값 변조 심벌들에 의해 사용되는 l×l 행렬을 결정하는 데 다수의 방식이 사용될 수 있다. l×l 행렬은 행렬 세트 내의 요소이며, 여기서 행렬 세트는 전술한 D₀ 내지 D₃와 같이, 하나의 l×l 아이덴티티 행렬 및 아이덴티티 행렬에 기초하여 순환 시프트를 수행함으로써 획득되는 (l-1) 아이덴티티 행렬을 포함한다. 각 데이터 스트림 내에 포함된 M_symb 개의 복소 값 변조 심벌에 의해 사용된 l×l 행렬을 결정하는 때, 매핑 모듈(102)는 l×l 아이덴티티 행렬이 현재 할당될 필요가 있는 복소 값 변조 심벌에 대해 행렬 세트로부터 행렬을, 폴링 방식으로, 선택할 수 있다.

기술적인 구현을 단순화하기 위해, 바람직하게, 각 데이터 스트림 내에 포함된 M_symb 개의 복소 값 변조 심벌에 의해 사용되는 l×l 행렬은 다음의 방식 1 내지 다음의 방식 3 중 하나로 결정될 수 있다.

각 데이터 스트림 내에 포함된 M_symb 개의 복소 값 변조 심벌들에 대해, 복소 값 변조 심벌들에 대응하는 주파수 영역 정보에 따라 그리고 수학식 1, 수학식 2, 또는 수학식 3에 따라 복소 값 변조 심벌들에 의해 사용되는 l×l 행렬의 인덱스 번호가 결정된다.

방식 1

매핑 모듈(102)은 각 데이터 스트림 내에 포함된 M_symb 개의 복소 값 변조 심벌에 대해, 그리고 수학식 1, 수학식 2, 또는 수학식 3에 따라, 복소 값 변조 심벌에 의해 사용되는 l×l 행렬의 인덱스 번호를 결정할 수 있다. 전술한 방식 1에서 복소 값 변조 심벌들에 의해 사용된 l×l 행렬의 인덱스 번호가 결정된 후, 그리고 계층 순열 매핑 및 프리코딩 프로세싱의 동작들이 수행된 후, 공간 다이버시티 이득을 획득하기 위해, 동일한 코드 워드의 상이한 복소 값 변조 심벌들은 기본적으로 주파수 영역에서 균등하게 분포될 수 있다.

방식 2

상기에서 설명한 바와 같이, 계층 순열 매핑을 수행된 후, 프리코딩 및 심벌 변조와 같은 처리 동작을 수행하여 계층 순열 매핑 후에 획득된 데이터가 심벌(예를 들어, OFDM심벌)에 매핑된다. 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 대해, 복소 값 변조 심벌에 의해 사용되는 l×l 행렬의 인덱스 번호가 수학식 4에 따라 결정될 수 있다 전술한 방식 2에서 복소 값 변조 심벌에 의해 사용된 l×l 행렬의 인덱스 번호가 결정된 후, 그리고 계층 순열 매핑 및 프리코딩 프로세싱의 동작이 수행된 후, 시간-주파수 다이버시티 이득을 획득하기 위해, 동일한 코드 워드의 상이한 복소 값 변조 심벌들은 시간 영역에서 비교적 균등하게 분포될 수 있다.

방식 3

전술한 방식 1 및 방식 2에서 제공된 방법을 참조하여, 방식 3에서, 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 대해, 복소 값 변조 심벌에 의해 사용되는 l×l 행렬의 인덱스 번호가 수학식 5 또는 수학식 6에 따라 결정될 수 있다. 전술한 방식 3에서 복소 값 변조 심벌에 의해 사용된 l×l 행렬의 인덱스 번호가 결정된 후, 그리고 계층 순열 매핑 및 프리코딩 프로세싱의 동작이 수행된 후, 시간-주파수 다이버시티 이득을 획득하기 위해, 동일한 코드 워드의 상이한 복소 값 변조 심벌들은 주파수 영역에서 그리고 시간 영역에서 비교적 균등하게 분포될 수 있다.

단계(303): 결정된 l×l 행렬을 사용하여, 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 대해 계층 순열 매핑을 수행한다. 이 단계는 도 1의 매핑 모듈(102) 또는 도 3의 프로세서(201)에 의해 구현될 수 있다.

바람직하게, 단계(301) 전에, 과정은 다음의, 하나의 스케줄링 기간 내에서 스케줄링된 전송 블록을 q 개의 서브 전송 블록으로 파티셔닝하고, q 개의 서브 전송 블록을 개별적으로 파티셔닝하고 q 개의 서브 전송 블록에 CRC코드를 추가하여 q 개의 코드 블록을 획득하는 단계, 그리고 q 개의 코드 블록을 개별적으로 인코딩하여 q 개의 코드 워드를 획득하는 단계를 더 포함할 수 있고 q 개의 코드 워드는 q 개의 데이터 스트림과 일대일 대응관계이다. 전송 블록은 MAC 계층에 의해 스케줄링된 데이터 패킷이다.

본 발명의 실시예의 보다 명확한 이해를 위해, 전술한 과정의 단계(302) 및 단계(303)의 특정 구현 프로세스를 설명하도록, 다음은 네 개의 코드 워드 또는 데이터 스트림이 네 개의 전송 계층에 매핑되고 RE 그룹이 두 개의 RE를 포함하는 예를 사용한다.

각 코드 워드 또는 각 데이터 스트림의 모든 M_symb 개의 복소 값 변조 심벌은 인덱스 번호를 가지며, 상이한 코드 워드 또는 데이터 스트림의 인덱스 번호는 동일할 수 있다. 인덱스 번호의 값 범위는 [1, M_symb] 또는 [0,(M_symb-1)]일 수 있고, 이는 본 발명에서 제한되지 않는다. 본 발명의 실시예에서의 인덱스 번호의 범위는 [0,(Msymb-1)]로서 특정된다. 예컨대, 코드 워드(1)의 M_symb 개의 복소 값 변조 심벌의 인덱스 번호는 각각 0, 1, 2, ..., (M_symb-1)이고, 코드 워드(2)의 M_symb 개의 복소 값 변조 심벌의 인덱스 번호는 각각 0, 1, 2, ..., (M_symb-1)이다.

계층 순열 매핑을 수행하는 데 사용되는 행렬 세트 내의 모든 l 행렬(l는 전송 계층의 수량임)은 인덱스 번호를 갖는다. 인덱스 번호의 값 범위는 [0, l-1]일 수 있으며, 이는 본 발명에서 제한되지 않는다.

행렬 세트는 l×l 아이덴티티 행렬 및 l×l 아이덴티티 행렬의 순환 행렬을 포함한다. 본 발명의 실시예는 이들 행렬의 배열 순서를 제한하지 않는다.

계층 순열 매핑은 다음 수학식을 사용하여 정의될 수 있다.

수학식 7에서, i는 복소 값 변조 심벌의 인덱스 번호를 지시하고, 값 범위는 [0,(M_symb-1)]이다.

은 계층 순열 매핑이 수행되기 전에 l 개의 계층들에서의 코드 워드의 i번째 복소 값 변조 심벌의 분포를 지시하며, 여기서

는 첫 번째 계층에서 분포되는, 코드 워드의 i번째 복소 값 변조 심벌을 지시하고,

는 l번째 계층에 분포되는, 코드 워드의 i번째 복소 값 변조 심벌을 지시하며,

은 계층 순열 매핑이 수행된 후에 l 개의 계층들에서의 코드 워드의 i번째 복소 값 변조 심벌의 분포를 지시하며, 여기서

는 인덱스 번호가 j이고 코드 워드의 i 번째 복소 값 변조 심벌에 의해 사용되는 l×l 행렬을 지시한다. 수학식 7을 사용하여 계산이 수행된 후에, 코드 워드의 i 번째 복소 값 변조 심벌은 l 개의 계층에 균등하게 분포된다.

네 개의 코드 워드가 네 개의 전송 계층에 매핑되는 예가 사용되고, 여기서 네 개의 코드 워드가 각각 코드 워드(1), 코드 워드(2), 코드 워드(3), 및 코드 워드(4)로 표현되고 네 개의 전송 계층이 각각 계층(0), 계층(1), 계층(2), 및 계층(3)으로 표현된다. 각 코드 워드는 아홉 개의 복소 값 변조 심벌들로 인코딩된다. 예를 들어, 코드 워드(1)의 복소 값 변조 심벌은 각각 코드 워드(1)의 복소 값 변조 심벌(1), 코드 워드(1)의 복소 값 변조 심벌(2), ..., 및 코드 워드(1)의 복소 값 변조 심벌(9)로서 표현되고, 코드 워드(2)의 복소 값 변조 심벌은 각각 코드 워드(2)의 복소 값 변조 심벌(1), 코드 워드(2)의 복소 값 변조 심벌(2), ..., 및 코드 워드(2)의 복소 값 변조 심벌(9)로서 표현된다. 코드 워드(q)의 모든 복소 값 변조 심벌들은 본 발명의 본 실시예에서

와 같이 표현된다. 총 네 개의 코드 워드가 존재하고, q의 값 범위는 [1,4]이고,

= 9이며, 즉, 코드 워드(q)의 모든 복소 값 변조 심벌들이 각각

이다.

4×4 아이덴티티 행렬 및 4×4 아이덴티티 행렬의 순환 행렬은 전술한 D₀ 내지 D₃와 동일하다.

전술한 과정의 단계(302)의 방식 1에서, 수학식 1의 g가 2라고 가정하면, 전술한 수학식 1에 따라, 코드 워드(1) 내지 코드 워드(4)의 복소 변조 심벌(0)에 의해 사용되는 4×4 행렬의 인덱스 번호는 0이고, 즉, 코드 워드(1) 내지 (4)의 복소 값 변조 심벌(0)에 의해 사용되는 4×4 행렬은 D₀이고, 코드 워드(1) 내지 코드 워드(4)의 복소 변조 심벌(1) 및 복소 값 변조 심벌(2)에 의해 사용되는 4×4 행렬의 인덱스 번호는 1이고, 즉, 코드 워드(1) 내지 (4)의 복소 값 변조 심벌(1) 및 복소 값 변조 심벌(2)에 의해 사용되는 4×4 행렬은 D₁이며, 코드 워드(1) 내지 코드 워드(4)의 복소 변조 심벌(3) 및 복소 값 변조 심벌(4)에 의해 사용되는 4×4 행렬의 인덱스 번호는 2이고, 즉, 코드 워드(1) 내지 (4)의 복소 값 변조 심벌(3) 및 복소 값 변조 심벌(4)에 의해 사용되는 4×4 행렬은 D₂이고, 코드 워드(1) 내지 코드 워드(4)의 복소 변조 심벌(5) 및 복소 값 변조 심벌(6)에 의해 사용되는 4×4 행렬의 인덱스 번호는 3이고, 즉, 코드 워드(1) 내지 (4)의 복소 값 변조 심벌(5) 및 복소 값 변조 심벌(6)에 의해 사용되는 4×4 행렬은 D₃이며, 코드 워드(1) 내지 코드 워드(4)의 복소 변조 심벌(7) 및 복소 값 변조 심벌(8)에 의해 사용되는 4×4 행렬의 인덱스 번호는 0이고, 즉, 코드 워드(1) 내지 (4)의 복소 값 변조 심벌(7) 및 복소 값 변조 심벌(8)에 의해 사용되는 4×4 행렬은 D₀이라는 것을 알 수 있다.

결정된 l×l 행렬에 따라, 코드 워드의 복소 값 변조 심벌의 인덱스 번호에 대응하는, l×l 행렬의 인덱스 번호가 결정된 후, 계층 순열 매핑은 각 데이터 스트림에 포함된 M_symb개의 복소 값 변조 심벌들에 대해 수행된다.

코드 워드(1) 내지 코드 워드(4)의 복소 변조 심벌(0)에 의해 사용되는 4×4 행렬의 인덱스 번호는 0이고, 즉, 코드 워드(1) 내지 코드 워드(4)의 복소 값 변조 심벌(0)에 의해 사용되는 4×4 행렬은 D₀이다.

코드 워드(1) 내지 코드 워드(4)의 복소 변조 심벌(0)에 의해 사용되는 4×4 행렬은 D₀이며, 계산은 구체적으로 다음과 같다.

코드 워드(1) 내지 코드 워드(4)의 복소 변조 심벌(1) 및 복소 변조 심벌(2)에 의해 사용되는 4×4 행렬은 D₁이며, 계산은 구체적으로 다음과 같다.

복소 값 변조 심벌의 인덱스 번호가 1 및 2인 모든 코드 워드(

)가 행렬(D₁)을 사용하여 매핑된 후에, 복소 값 변조 심벌의 인덱스 번호가 1 및 2인 모든 코드 워드의 시퀀스는 각 계층에서 조정된다는 것을 알 수 있다. 조정된

는 코드 워드(4)의 복소 값 변조 심벌(1) 및 복소 값 변조 심벌(2)이 제1 계층에 있고, 코드 워드(1)의 복소 값 변조 심벌(1) 및 복소 값 변조 심벌(2)이 제2 계층에 있으며, 코드 워드(2)의 복소 값 변조 심벌(1) 및 복소 값 변조 심벌(2)이 제3 계층에 있고, 코드 워드(3)의 복소 값 변조 심벌(1) 및 복소 값 변조 심벌(2)이 제4 계층에 있다는 것을 지시한다.

코드 워드(1) 내지 코드 워드(4)의 복소 값 변조 심벌(3) 및 복소 값 변조 심벌(4)에 의해 사용되는 4×4 행렬은 D₂이며, 계산은 구체적으로 다음과 같다.

복소 값 변조 심벌의 인덱스 번호가 3 및 4인 모든 코드 워드(

)가 행렬(D₂)을 사용하여 매핑된 후에, 복소 값 변조 심벌의 인덱스 번호가 3 및 4인 모든 코드 워드의 시퀀스는 각 계층에서 조정된다는 것을 알 수 있다. 조정된

는 코드 워드(3)의 복소 값 변조 심벌(3) 및 복소 값 변조 심벌(4)이 제1 계층에 있고, 코드 워드(4)의 복소 값 변조 심벌(3) 및 복소 값 변조 심벌(4)이 제2 계층에 있으며, 코드 워드(1)의 복소 값 변조 심벌(3) 및 복소 값 변조 심벌(4)이 제3 계층에 있고, 코드 워드(2)의 복소 값 변조 심벌(3) 및 복소 값 변조 심벌(4)이 제4 계층에 있다는 것을 지시한다.

코드 워드(1) 내지 코드 워드(4)의 복소 값 변조 심벌(5) 및 복소 값 변조 심벌(6)에 의해 사용되는 4×4 행렬은 D₃이며, 계산은 구체적으로 다음과 같다.

복소 값 변조 심벌의 인덱스 번호가 5및 6인 모든 코드 워드(

)가 행렬(D₃)을 사용하여 매핑된 후에, 복소 값 변조 심벌의 인덱스 번호가 5 및 6인 모든 코드 워드의 시퀀스는 각 계층에서 조정된다는 것을 알 수 있다. 조정된

는 코드 워드(2)의 복소 값 변조 심벌(5) 및 복소 값 변조 심벌(6)이 제1 계층에 있고, 코드 워드(3)의 복소 값 변조 심벌(5) 및 복소 값 변조 심벌(6)이 제2 계층에 있으며, 코드 워드(4)의 복소 값 변조 심벌(5) 및 복소 값 변조 심벌(6)이 제3 계층에 있고, 코드 워드(1)의 복소 값 변조 심벌(5) 및 복소 값 변조 심벌(6)이 제4 계층에 있다는 것을 지시한다.

코드 워드(1) 내지 코드 워드(4)의 복소 값 변조 심벌(7) 및 복소 값 변조 심벌(8)에 의해 사용되는 4×4 행렬은 D₀이며, 계산은 구체적으로 다음과 같다.

복소 값 변조 심벌의 인덱스 번호가 7 및 8인 모든 코드 워드(

)가 행렬(D₀)을 사용하여 매핑된 후에, 복소 값 변조 심벌의 인덱스 번호가 7 및 8인 모든 코드 워드의 시퀀스는 각 계층에서 조정된다는 것을 알 수 있다. 조정된

는 코드 워드(1)의 복소 값 변조 심벌(7) 및 복소 값 변조 심벌(8)이 제1 계층에 있고, 코드 워드(2)의 복소 값 변조 심벌(7) 및 복소 값 변조 심벌(8)이 제2 계층에 있으며, 코드 워드(3)의 복소 값 변조 심벌(7) 및 복소 값 변조 심벌(8)이 제3 계층에 있고, 코드 워드(4)의 복소 값 변조 심벌(7) 및 복소 값 변조 심벌(8)이 제4 계층에 있다는 것을 지시한다.

모든 코드 워드의 복소 값 변조 심벌은 대응하는 l×l 행렬을 사용하여 매핑이 수행된 후에 네 개의 계층에서 재배치되며, 구체적인 예는 다음과 같다.

전술한 행렬의 대응하는 개략도가 도 6에 도시된다. 도 6의 각 그리드는 코드 워드의 복소 값 변조 심벌을 나타내고, 수평 좌표는 계층을 나타내고, 수직 좌표는 모든 코드 워드의 복소 값 변조 심벌의 인덱스 번호를 나타낸다. 도 6으로부터 각 코드 워드의 복소 값 변조 심벌들은 네 개의 계층에 비교적 균등하게 매핑된다는 것을 알 수 있다.

l×l 행렬을 사용하여 매핑이 수행된 후에 모든 코드 워드의 복제본이 각 계층에 균등하게 분포된다는 것을 행렬로부터 알 수 있다. 전술한 행렬은 두 개의 리소스 그룹 요소 각각이 하나의 그룹으로서 사용되는 때 l×l 행렬을 사용하여 매핑함으로써 획득되는 효과이다.

각 리소스 그룹 요소가 하나의 그룹으로서 사용되는 때, 수학식 3을 사용하여 수행되는 계산은 전술한 계산 방법과 동일하며, 상세한 설명은 여기에서 다시 설명하지 않는다. l×l 행렬을 사용하여 매핑이 수행된 후에, 각 코드 워드의 복소 값 변조 심벌들의 분산 효과가 더 좋다. 도 7에 도시된 바와 같이, 도 7의 각 그리드는 코드 워드의 복소 값 변조 심벌을 나타내고, 수평 좌표는 계층을 나타내고, 수직 좌표는 모든 코드 워드의 복소 값 변조 심벌의 인덱스 번호를 나타낸다. 도 7로부터 각 코드 워드의 복소 값 변조 심벌들은 네 개의 계층에 비교적 균등하게 매핑된다는 것을 알 수 있다.

전술한 계층 순열 매핑 프로세스 동안, 모든 코드 워드의 모든 복소 값 변조 심벌은 상이한 전송 계층에 균등하게 분포된다. 전송 계층의 모든 데이터는 프리코딩 처리 후에 대응하는 리소스 요소에 개별적으로 매핑되어, OFDM 심벌을 생성하고 무선 주파수 안테나 유닛을 사용하여 OFDM 심벌을 전송한다.

전술한 과정의 단계(302)의 방식 2에서, 각 리소스 그룹은 두 개의 리소스 요소를 포함한다고 가정한다. 바람직하게, 리소스 그룹 내의 두 개의 리소스 요소는 하나의 심벌로 매핑된다.

전술한 수학식 4로부터, 코드 워드(1) 내지 코드 워드(4)의 복소 변조 심벌(0)에 의해 사용되는 4×4 행렬의 인덱스 번호는 0이고, 즉, 코드 워드(1) 내지 (4)의 복소 값 변조 심벌(0)에 의해 사용되는 4×4 행렬은 D₀이고, 코드 워드(1) 내지 코드 워드(4)의 복소 변조 심벌(1) 및 복소 값 변조 심벌(2)에 의해 사용되는 4×4 행렬의 인덱스 번호는 1이고, 즉, 코드 워드(1) 내지 (4)의 복소 값 변조 심벌(1) 및 복소 값 변조 심벌(2)에 의해 사용되는 4×4 행렬은 D₁이며, 코드 워드(1) 내지 코드 워드(4)의 복소 변조 심벌(3) 및 복소 값 변조 심벌(4)에 의해 사용되는 4×4 행렬의 인덱스 번호는 2이고, 즉, 코드 워드(1) 내지 (4)의 복소 값 변조 심벌(3) 및 복소 값 변조 심벌(4)에 의해 사용되는 4×4 행렬은 D₂이고, 코드 워드(1) 내지 코드 워드(4)의 복소 변조 심벌(5) 및 복소 값 변조 심벌(6)에 의해 사용되는 4×4 행렬의 인덱스 번호는 3이고, 즉, 코드 워드(1) 내지 (4)의 복소 값 변조 심벌(5) 및 복소 값 변조 심벌(6)에 의해 사용되는 4×4 행렬은 D₃이며, 코드 워드(1) 내지 코드 워드(4)의 복소 변조 심벌(7) 및 복소 값 변조 심벌(8)에 의해 사용되는 4×4 행렬의 인덱스 번호는 0이고, 즉, 코드 워드(1) 내지 (4)의 복소 값 변조 심벌(7) 및 복소 값 변조 심벌(8)에 의해 사용되는 4×4 행렬은 D₀이라는 것을 알 수 있다.

코드 워드(1) 내지 코드 워드(4)의 복소 변조 심벌(3) 및 복소 변조 심벌(4)에 의해 사용되는 4×4 행렬은 D₂이며, 계산은 구체적으로 다음과 같다.

전술한 행렬의 대응하는 개략도가 도 6에 도시된다.

도 6의 각 그리드는 코드 워드의 복소 값 변조 심벌을 나타내고, 수평 좌표는 계층을 나타내고, 수직 좌표는 모든 코드 워드의 복소 값 변조 심벌의 인덱스 번호를 나타낸다.

도 6으로부터 각 코드 워드의 복소 값 변조 심벌들은 네 개의 계층에 비교적 균등하게 매핑된다는 것을 알 수 있다.

행렬로부터, l×l 행렬을 사용하여 매핑이 수행된 후에, 모든 코드 워드의 복제본이 각 계층에 균등하게 분포된다는 것을 알 수 있다.

전술한 행렬은 두 개의 리소스 그룹 요소 각각이 하나의 그룹으로서 사용되는 때 l×l 행렬을 사용하여 매핑함으로써 획득되는 효과이다.

전술한 과정의 단계(302)의 방식 3에서, 전술한 수학식 5로부터, 코드 워드(1) 내지 코드 워드(4)의 복소 변조 심벌(0)에 의해 사용되는 4×4 행렬의 인덱스 번호는 0이고, 즉, 코드 워드(1) 내지 (4)의 복소 값 변조 심벌(0)에 의해 사용되는 4×4 행렬은 D₀이고, 코드 워드(1) 내지 코드 워드(4)의 복소 변조 심벌(1) 및 복소 값 변조 심벌(2)에 의해 사용되는 4×4 행렬의 인덱스 번호는 2이고, 즉, 코드 워드(1) 내지 (4)의 복소 값 변조 심벌(1) 및 복소 값 변조 심벌(2)에 의해 사용되는 4×4 행렬은 D₂이며, 코드 워드(1) 내지 코드 워드(4)의 복소 변조 심벌(3) 및 복소 값 변조 심벌(4)에 의해 사용되는 4×4 행렬의 인덱스 번호는 0이고, 즉, 코드 워드(1) 내지 (4)의 복소 값 변조 심벌(3) 및 복소 값 변조 심벌(4)에 의해 사용되는 4×4 행렬은 D₀이고, 코드 워드(1) 내지 코드 워드(4)의 복소 변조 심벌(5) 및 복소 값 변조 심벌(6)에 의해 사용되는 4×4 행렬의 인덱스 번호는 2이고, 즉, 코드 워드(1) 내지 (4)의 복소 값 변조 심벌(5) 및 복소 값 변조 심벌(6)에 의해 사용되는 4×4 행렬은 D₂이며, 코드 워드(1) 내지 코드 워드(4)의 복소 변조 심벌(7) 및 복소 값 변조 심벌(8)에 의해 사용되는 4×4 행렬의 인덱스 번호는 0이고, 즉, 코드 워드(1) 내지 (4)의 복소 값 변조 심벌(7) 및 복소 값 변조 심벌(8)에 의해 사용되는 4×4 행렬은 D₀이라는 것을 알 수 있다.

결정된 l×l 행렬을 사용함으로써, 각 데이터 스트림 내에 포함된 M_symb 개의 복소 값 변조 심벌에 대해 계층 순열 매핑이 수행된다.

코드 워드(1) 내지 코드 워드(4)의 복소 변조 심벌(1) 및 복소 변조 심벌(2)에 의해 사용되는 4×4 행렬은 D₂이며, 계산은 구체적으로 다음과 같다.

코드 워드(1) 내지 코드 워드(4)의 복소 변조 심벌(3) 및 복소 변조 심벌(4)에 의해 사용되는 4×4 행렬은 D₀이며, 계산은 구체적으로 다음과 같다.

코드 워드(1) 내지 코드 워드(4)의 복소 변조 심벌(5) 및 복소 변조 심벌(6)에 의해 사용되는 4×4 행렬은 D₂이며, 계산은 구체적으로 다음과 같다.

매핑이 대응하는 l×l 행렬을 사용하여 수행된 후에 모든 코드 워드의 복소 값 변조 심벌이 네 개의 계층에서 재배치된다. l×l 행렬을 사용하여 매핑이 수행된 후에 모든 코드 워드의 복제본이 각 계층에 균등하게 분포된다는 것을 상기 행렬로부터 알 수 있다.

종래 기술에서 행렬을 이용한 계층 순열 매핑 없이, 코드 워드(1), 코드 워드(2), 코드 워드(3), 및 코드 워드(4)의 모든 복소 값 변조 심벌들이 네 개의 대응하는 계층에서 코드 워드(1), 코드 워드(2), 코드 워드(3), 및 코드 워드(4)의 순서로 매핑되고, 이는 다음과 같은 행렬 형태로 표현된다.

상기 행렬에서, 열 벡터는 계층의 수량을 나타내고, 즉, 제1열은 제1층의 모든 요소의 배열 순서를 나타내고, 제2열은 제2층의 모든 요소의 배열 순서를 나타내고, 제3열은 제3층의 모든 요소의 배열 순서를 나타내고, 제4열은 제4층의 모든 요소의 배열 순서를 나타낸다. 상기 행렬의 배치의 개략도에 대해서는 도 5를 참조한다. 도 5의 각 그리드는 코드 워드의 복소 값 변조 심벌을 나타내고, 수평 좌표는 계층을 나타내고, 수직 좌표는 모든 코드 워드의 복소 값 변조 심벌의 인덱스 번호를 나타낸다.

행렬을 사용하여 계층 순열 매핑하지 않고도, 모든 코드 워드의 복소 값 변조 심벌은 전술한 배열 순서에서 대응하는 계층으로 매핑된다는 것을 알 수 있다. 코드 워드(1)의 모든 복소 값 변조 심벌들은 제1 계층에 매핑되고, 코드 워드(2)의 모든 복소 값 변조 심벌들은 제2 계층에 매핑되고, 코드 워드(3)의 모든 복소 값 변조 심벌들은 제3 계층에 매핑되고, 코드 워드(4)의 모든 복소 값 변조 심벌들은 제4 계층에 매핑된다는 것을 알 수 있다. 이 경우, 동일한 코드 워드의 다수의 복제본은 상대적으로 작은 채널 차이를 겪고, 다이버시티 수신 효과도 상대적으로 미비하다. 도 5, 도 6, 및 도 7을 비교하면, 본 발명의 실시예에서 제공된 방식으로 계층 순열 매핑이 수행된 후에, 각 코드 워드의 모든 복소 값 변조 심벌들이 네 개의 전송 계층에 균등하게 매핑된다는 것을 알 수 있다.

전술한 설명으로부터, 각 코드 워드 또는 각 데이터 스트림의 M_symb 개의 복소 값 변조 심벌들에 의해 사용되는 l×l 행렬이 개별적으로 결정되고, 결정된 l×l 행렬을 사용하여 각 코드 워드 또는 각 데이터 스트림의 M_symb 개의 복소 값 변조 심벌들에 대해 계층 순열 매핑이 수행된다는 것을 알 수 있다. l×l 행렬은 l×l 아이덴티티 행렬 및 l×l 아이덴티티 행렬의 순환 행렬 중 하나이기 때문에, 하나의 코드 워드 또는 하나의 데이터 스트림의 M_symb 개의 복소 값 변조 심벌들은 이러한 l×l 행렬을 사용하여 행렬 내의 요소들의 배열 규칙에 따라 상이한 전송 계층들에 매핑되어, 코드 워드 또는 데이터 스트림의 M_symb 개의 복소 값 변조 심벌들이 다수의 전송 계층들에서 분산된다. 따라서, 채널 인코딩에 의해 시간-주파수 다이버시티가 획득되고, 각 코드 워드 또는 각 데이터 스트림에 대해 공간 다이버시티 이득이 더 획득되어, 시간-주파수 공간 다이버시티 이득을 증가시키고, 시스템 전송 효율을 더욱 향상시킨다.

당업자는 본 발명의 실시예가 방법, 시스템, 또는 컴퓨터 프로그램 제품으로서 제공될 수 있음을 이해해야 한다. 따라서, 본 발명은 하드웨어 전용 실시예, 소프트웨어 전용 실시예, 또는 소프트웨어 및 하드웨어의 조합을 갖는 실시예의 형태를 사용할 수 있다. 또한, 본 발명은 하나 이상의 컴퓨터 사용 가능 저장 매체(디스크 메모리, CD-ROM, 광학 메모리 등을 포함하지만 이에 한정되지는 않음) 상에 구현되는, 컴퓨터 사용 가능 프로그램 코드를 포함하는 컴퓨터 프로그램 제품의 형태를 사용할 수 있다.

본 발명은 본 발명의 실시예에 따라 방법, 장치(시스템), 및 컴퓨터 프로그램 제품의 순서도 및/또는 블록도를 참조하여 설명된다. 순서도 및/또는 블록도에서 각 프로세스 및/또는 각 블록, 및 순서도 및/또는 블록 다이어그램에서 프로세스 및/또는 블록의 조합을 구현하는 데 컴퓨터 프로그램 명령이 사용될 수 있다는 것을 이해해야 한다. 이들 컴퓨터 프로그램 명령들은 머신을 생성하기 위한 범용 컴퓨터, 전용 컴퓨터, 임베디드 프로세서, 또는 임의의 다른 프로그램 가능한 데이터 처리 장치의 프로세서를 위해 제공될 수 있어, 컴퓨터 또는 임의의 다른 프로그램 가능한 데이터 처리 장치의 프로세서에 의해 실행되는 명령들은 순서도의 하나 이상의 프로세스 및/또는 블록도의 하나 이상의 블록에서의 특정 기능을 구현하기 위한 장치를 생성한다.

이들 컴퓨터 프로그램 명령어들은 컴퓨터 또는 임의의 다른 프로그램 가능한 데이터 처리 장치가 특정 방식으로 동작하도록 명령할 수 있는 컴퓨터 판독 가능 메모리에 저장될 수 있어서, 컴퓨터 판독 가능 메모리에 저장된 명령은 명령 장치를 포함하는 아티펙트를 생성한다. 명령 장치는 순서도의 하나 이상의 프로세스 및/또는 블록도의 하나 이상의 블록에서의 특정 기능을 구현한다.

이들 컴퓨터 프로그램 명령은 컴퓨터 또는 다른 프로그램 가능한 데이터 처리 장치 상에 로딩될 수 있어, 일련의 동작 및 단계가 컴퓨터 또는 다른 프로그램 가능한 장치에서 수행되어, 컴퓨터 구현 처리를 생성한다. 따라서, 컴퓨터 또는 다른 프로그램 가능한 장치에서 실행되는 명령은 순서도의 하나 이상의 프로세스 및/또는 블록도의 하나 이상의 블록에서의 특정 기능을 구현하는 단계를 제공한다.

본 발명의 몇몇 실시예가 설명되었지만, 본 발명이 속하는 기술 분야의 당업자는 본 발명의 기본 개념이 일단 학습되면 이러한 실시예에 대한 변경 및 수정을 행할 수 있다. 그러므로, 이하의 청구범위는 본 발명의 범위 내에 있는 바람직한 실시예 및 모든 변경 및 수정을 포함하는 것으로 해석되도록 의도된다.

명백하게, 당업자는 본 발명의 범위를 벗어나지 않고 본 발명에 대한 다양한 수정 및 변형을 행할 수 있다. 본 발명은 이하의 청구 범위 및 그와 동등한 기술에 의해 규정된 보호 범위 내에 있는 한, 이들 수정예 및 변형예를 포함한다.

Claims

데이터 처리 장치로서,
프로세서 및 메모리를 포함하고,
상기 메모리는 상기 프로세서를 구성하는 데 사용되는 하나 이상의 실행가능한 프로그램을 저장하고,
상기 프로세서는 상기 하나 이상의 실행가능한 프로그램과 함께 구성되며, 상기 하나 이상의 프로그램은 다음의 단계:
q개의 데이터 스트림을 입력하는 단계 - 각 데이터 스트림은 M_symb개의 복소 값 변조 심벌(complex-valued modulation symbol)을 포함하고, q 및 M_symb은 1 이상의 정수임 -, 그리고
각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 의해 사용되는 l×l 행렬을 결정하는 단계, 및
상기 결정된 l×l 행렬을 사용하여, 각 데이터 스트림 내에 포함된 상기 M_symb개의 복소 값 변조 심벌에 대해 매핑을 수행하는 단계
를 포함하는 방법을 실행하는 데 사용되고,
상기 l×l 행렬은 l×l 아이덴티티 행렬 및 l×l 아이덴티티 행렬의 순환 행렬 중 어느 하나이며, l는 전송 계층의 수량이며,
상기 프로세서는 구체적으로,
상기 복소 값 변조 심벌에 대응하는 주파수 영역 정보에 따라, 각 데이터 스트림 내에 포함된 상기 M_symb개의 복소 값 변조 심벌에 대해, 상기 복소 값 변조 심벌에 의해 사용되는 상기 l×l 행렬의 인덱스 번호를 결정하도록 구성된,
데이터 처리 장치.
제1항에 있어서,
상기 프로세서는 추가적으로,
다음의 수학식에 따라, 각 데이터 스트림 내에 포함된 상기 M_symb개의 복소 값 변조 심벌에 대해, 상기 복소 값 변조 심벌에 의해 사용되는 상기 l×l 행렬의 인덱스 번호를 결정하도록 구성되고,

또는

,
j는 인덱스 번호가 i인 복소 값 변조 심벌에 의해 사용되는 l×l 행렬의 인덱스 번호를 지시하고, i는 상기 복소 값 변조 심벌의 인덱스 번호를 지시하며, g는 하나의 리소스 그룹 내에 포함된 리소스 요소들의 수량을 지시하고,
는 라운딩 업을 지시하며,
는 라운딩 다운을 지시하고, mod는 모듈로(modulo) 연산을 지시하는,
데이터 처리 장치.
제2항에 있어서,
상기 프로세서는 추가적으로,
다음의 수학식에 따라, 각 데이터 스트림 내에 포함된 상기 M_symb개의 복소 값 변조 심벌에 대해, 상기 복소 값 변조 심벌에 의해 사용되는 상기 l×l 행렬의 인덱스 번호를 결정하도록 구성되고,

,
j는 인덱스 번호가 i인 복소 값 변조 심벌에 의해 사용되는 l×l 행렬의 인덱스 번호를 지시하고, i는 상기 복소 값 변조 심벌의 인덱스 번호를 지시하며, mod는 모듈로(modulo) 연산을 지시하는,
데이터 처리 장치.
제2항에 있어서,
상기 프로세서는 추가적으로,
다음의 수학식에 따라, 각 데이터 스트림 내에 포함된 상기 M_symb개의 복소 값 변조 심벌에 대해, 상기 복소 값 변조 심벌에 의해 사용되는 상기 l×l 행렬의 인덱스 번호를 결정하도록 구성되고,

,
j는 인덱스 번호가 i인 복소 값 변조 심벌에 의해 사용되는 l×l 행렬의 인덱스 번호를 지시하고,
는 인덱스 번호가 i인 상기 복소 값 변조 심벌이 매핑되는 시간 영역 리소스의 인덱스 번호를 지시하며, mod는 모듈로(modulo) 연산을 지시하는,
데이터 처리 장치.
제2항에 있어서,
상기 프로세서는 추가적으로,
다음의 수학식에 따라, 각 데이터 스트림 내에 포함된 상기 M_symb개의 복소 값 변조 심벌에 대해, 상기 복소 값 변조 심벌에 의해 사용되는 상기 l×l 행렬의 인덱스 번호를 결정하도록 구성되고,

또는

,
j는 인덱스 번호가 i인 복소 값 변조 심벌에 의해 사용되는 l×l 행렬의 인덱스 번호를 지시하고, i는 상기 복소 값 변조 심벌의 인덱스 번호를 지시하며, g는 하나의 리소스 그룹 내에 포함된 리소스 요소들의 수량을 지시하고,
는 라운딩 업을 지시하며,
는 라운딩 다운을 지시하고,
는 인덱스 번호가 i인 상기 복소 값 변조 심벌이 매핑되는 시간 영역 리소스의 인덱스 번호를 지시하며, mod는 모듈로(modulo) 연산을 지시하는,
데이터 처리 장치.
제1항에 있어서,
상기 프로세서는 구체적으로 하나의 스케줄링 기간 내에서 스케줄링된 전송 블록을 q 개의 서브 전송 블록(transport blocks)으로 파티셔닝하고, 상기 q 개의 서브 전송 블록을 개별적으로 파티셔닝하고 상기 q 개의 서브 전송 블록에 CRC(cyclic redundancy check) 코드를 추가하여 q 개의 코드 블록을 획득하며, 상기 q 개의 코드 블록을 개별적으로 인코딩하여 q 개의 코드 워드를 획득하도록 더 구성되고,
상기 전송 블록은 MAC(Media Access Control) 계층에 의해 스케줄링된 데이터 패킷이고, 상기 q 개의 코드 워드는 상기 q 개의 데이터 스트림과 일대일 대응관계인,
데이터 처리 장치.
제6항에 있어서,
상기 프로세서는 구체적으로,
하나의 전송 블록이 하나의 스케줄링 기간 내에서 스케줄링되면, 상기 전송 블록을 q 개의 서브 전송 블록으로 파티셔닝하거나, 또는
Y개의 전송 블록이 하나의 스케줄링 기간 내에서 스케줄링되면, 상기 Y 전송 블록 중 어느 하나를 Y1 개의 서브 전송 블록으로 파티셔닝하고, 각 잔여 전송 블록을 하나의 서브 전송 블록으로서 사용하도록 구성되며,
Y1=q-Y+1이고, Y는 1 보다 크고 q 이하인 정수인,
데이터 처리 장치.
데이터 처리 방법으로서,
q개의 데이터 스트림을 입력하는 단계 - 각 데이터 스트림은 하나의 코드 워드의 M_symb개의 복소 값 변조 심벌(complex-valued modulation symbol)을 포함하고, q 및 M_symb은 1 이상의 정수임 -, 그리고
각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 의해 사용되는 l×l 행렬을 결정하고, 상기 결정된 l×l 행렬을 사용하여, 각 데이터 스트림 내에 포함된 상기 M_symb개의 복소 값 변조 심벌에 대해 계층 순열(permutation) 매핑을 수행하는 단계
를 포함하고,
상기 l×l 행렬은 l×l 아이덴티티 행렬 및 l×l 아이덴티티 행렬의 순환 행렬 중 어느 하나이며, l는 전송 계층의 수량이고,
상기 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 의해 사용되는 l×l 행렬을 결정하는 것은,
상기 복소 값 변조 심벌에 대응하는 주파수 영역 정보에 따라, 각 데이터 스트림 내에 포함된 상기 M_symb개의 복소 값 변조 심벌에 대해, 상기 복소 값 변조 심벌에 의해 사용되는 상기 l×l 행렬의 인덱스 번호를 결정하는 단계를 포함하는,
데이터 처리 방법.
제8항에 있어서,
상기 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 의해 사용되는 l×l 행렬을 결정하는 것은,
다음의 수학식에 따라, 각 데이터 스트림 내에 포함된 상기 M_symb개의 복소 값 변조 심벌에 대해, 상기 복소 값 변조 심벌에 의해 사용되는 상기 l×l 행렬의 인덱스 번호를 결정하는 단계를 포함하고,

또는

,
j는 인덱스 번호가 i인 복소 값 변조 심벌에 의해 사용되는 l×l 행렬의 인덱스 번호를 지시하고, i는 상기 복소 값 변조 심벌의 인덱스 번호를 지시하며, g는 하나의 리소스 그룹 내에 포함된 리소스 요소들의 수량을 지시하고,
는 라운딩 업을 지시하며,
는 라운딩 다운을 지시하고, mod는 모듈로(modulo) 연산을 지시하는,
데이터 처리 방법.
제8항에 있어서,
상기 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 의해 사용되는 l×l 행렬을 결정하는 것은,
다음의 수학식에 따라, 각 데이터 스트림 내에 포함된 상기 M_symb개의 복소 값 변조 심벌에 대해, 상기 복소 값 변조 심벌에 의해 사용되는 상기 l×l 행렬의 인덱스 번호를 결정하는 단계를 포함하고,

,
j는 인덱스 번호가 i인 복소 값 변조 심벌에 의해 사용되는 l×l 행렬의 인덱스 번호를 지시하고, i는 상기 복소 값 변조 심벌의 인덱스 번호를 지시하며, mod는 모듈로(modulo) 연산을 지시하는,
데이터 처리 방법.
제8항에 있어서,
상기 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 의해 사용되는 l×l 행렬을 결정하는 것은,
다음의 수학식에 따라, 각 데이터 스트림 내에 포함된 상기 M_symb개의 복소 값 변조 심벌에 대해, 상기 복소 값 변조 심벌에 의해 사용되는 상기 l×l 행렬의 인덱스 번호를 결정하는 단계를 포함하고,

,
j는 인덱스 번호가 i인 복소 값 변조 심벌에 의해 사용되는 l×l 행렬의 인덱스 번호를 지시하고,
는 인덱스 번호가 i인 상기 복소 값 변조 심벌이 매핑되는 시간 영역 리소스의 인덱스 번호를 지시하며, mod는 모듈로(modulo) 연산을 지시하는,
데이터 처리 방법.
제8항에 있어서,
상기 각 데이터 스트림 내에 포함된 M_symb개의 복소 값 변조 심벌에 의해 사용되는 l×l 행렬을 결정하는 것은,
다음의 수학식에 따라, 각 데이터 스트림 내에 포함된 상기 M_symb개의 복소 값 변조 심벌에 대해, 상기 복소 값 변조 심벌에 의해 사용되는 상기 l×l 행렬의 인덱스 번호를 결정하는 단계를 포함하고,

또는

,
j는 인덱스 번호가 i인 복소 값 변조 심벌에 의해 사용되는 l×l 행렬의 인덱스 번호를 지시하고, i는 상기 복소 값 변조 심벌의 인덱스 번호를 지시하며, g는 하나의 리소스 그룹 내에 포함된 리소스 요소들의 수량을 지시하고,
는 라운딩 업을 지시하며,
는 라운딩 다운을 지시하고,
는 인덱스 번호가 i인 상기 복소 값 변조 심벌이 매핑되는 시간 영역 리소스의 인덱스 번호를 지시하며, mod는 모듈로(modulo) 연산을 지시하는,
데이터 처리 방법.
제8항에 있어서,
상기 q개의 데이터 스트림을 입력하는 단계 이전에,
하나의 스케줄링 기간 내에서 스케줄링된 전송 블록을 q 개의 서브 전송 블록(transport blocks)으로 파티셔닝하고, 상기 q 개의 서브 전송 블록을 개별적으로 파티셔닝하고 상기 q 개의 서브 전송 블록에 CRC(cyclic redundancy check) 코드를 추가하여 q 개의 코드 블록을 획득하는 단계, 그리고
상기 q 개의 코드 블록을 개별적으로 인코딩하여 q 개의 코드 워드를 획득하는 단계
를 더 포함하고, 상기 전송 블록은 MAC(Media Access Control) 계층에 의해 스케줄링된 데이터 패킷이고, 상기 q 개의 코드 워드는 상기 q 개의 데이터 스트림과 일대일 대응관계인,
데이터 처리 방법.
제13항에 있어서,
상기 하나의 스케줄링 기간 내에서 스케줄링된 전송 블록을 q 개의 서브 전송 블록으로 파티셔닝하는 것은,
하나의 전송 블록이 하나의 스케줄링 기간 내에서 스케줄링되면, 상기 전송 블록을 q 개의 서브 전송 블록으로 파티셔닝하는 단계, 또는
Y개의 전송 블록이 하나의 스케줄링 기간 내에서 스케줄링되면, 상기 Y개의 전송 블록 중 어느 하나를 Y1 개의 서브 전송 블록으로 파티셔닝하고, 각 잔여 전송 블록을 하나의 서브 전송 블록으로서 사용하는 단계를 포함하고,
Y1=q-Y+1이고, Y는 1 보다 크고 q 이하인 정수인,
데이터 처리 방법.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제