KR101856801B1 - 발광 장치 및 그 제조 방법 - Google Patents

발광 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101856801B1
KR101856801B1 KR1020137012179A KR20137012179A KR101856801B1 KR 101856801 B1 KR101856801 B1 KR 101856801B1 KR 1020137012179 A KR1020137012179 A KR 1020137012179A KR 20137012179 A KR20137012179 A KR 20137012179A KR 101856801 B1 KR101856801 B1 KR 101856801B1
Authority
KR
South Korea
Prior art keywords
conductive traces
light emitting
dielectric layer
reflective
light
Prior art date
Application number
KR1020137012179A
Other languages
English (en)
Other versions
KR20130138801A (ko
Inventor
브렌든 주드 모란
제프리 델럿 크메텍
이안 윌슨 블랙
프레데릭 스테판느 디아나
서게 로렌트 루다즈
리 장
Original Assignee
루미리즈 홀딩 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루미리즈 홀딩 비.브이. filed Critical 루미리즈 홀딩 비.브이.
Publication of KR20130138801A publication Critical patent/KR20130138801A/ko
Application granted granted Critical
Publication of KR101856801B1 publication Critical patent/KR101856801B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

발광 스택을 위한 서브마운트는 기판, 및 회로 트레이스들과 회로 트레이스들 사이의 영역들을 채우는 평탄한 유전체 층을 갖는 금속배선 층을 포함한다. 평탄한 유전체 층은 기판에 의해 손실/흡수되는 광의 양을 최소화하는 역할을 하며, 바람직하게는 내부 반사광을 원하는 광 출력 요소를 향해 다시 반사한다. 효율적인 제조를 용이하게 하기 위해, 유전성 페이스트가 금속배선 층 위에 도포된 후에, 발광 스택에 대한 후속 결합을 위해 금속 도체들의 적어도 부분들을 노출시키도록 평삭된다. 바람직하게는 회로 트레이스들 상의 선택된 위치들에 받침대 요소들이 제공되어, 그러한 결합을 용이하게 하면서, 회로 트레이스들의 나머지가 유전체 층으로 커버될 수 있게 한다.

Description

발광 장치 및 그 제조 방법{LIGHT EMITTING DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 발광 장치의 분야에 관한 것으로서, 구체적으로는 발광 장치를 지지하는 기판 상에 고반사성 코팅을 제공함으로써 효율을 향상시킨 발광 장치에 관한 것이다.
에너지 효율적인 조명의 필요는 특히 반도체 발광 장치들이 이제 다수의 파장의 광을 혼합함으로써 백색광을 제공할 수 있다는 사실에 비추어 효율적인 발광 장치들에 대한 요구를 가속시켜 왔다.
통상적인 반도체 다중 파장 발광 장치에서는, 발광 구조의 능동 요소가 제1 파장의 광을 제공하고, 파장 변환 요소가 이 광의 일부를 제2 파장의 광으로 변환한다. 발광 요소 및 파장 변환 요소들의 광에 의해 제공되는 파장들 및 각각의 비율들은 이러한 광들의 원하는 조합, 예를 들어 원하는 컬러 온도(CCT)의 백색광을 생성하도록 설계/선택된다.
도 1의 (a)는 다중 파장 발광 장치의 전통적인 구조를 나타낸다. 장치는 제1 파장의 광을 방출하는 능동 요소(112)를 포함하는 요소들의 스택(110), 및 제1 파장의 광의 일부를 제2 파장의 광으로 변환하는, 통상적으로 형광체를 포함하는 파장 변환 요소(114)를 포함한다. 요소들(112, 114)의 재료들은 2개의 파장의 광의 혼합에 기초하여 원하는 광 출력 특성들을 제공하도록 선택된다. 스택(110)은 통상적으로 알루미나와 같은 세라믹인 기판(120) 상에 형성되고, 광학 요소(130)에 의해 캡슐화된다.
방출 및 변환된 광의 대부분은 광학 요소(130)로부터 출력되지만, 광(101)의 일부는 내부에서 반사되거나 잘못 지향되어, 효율의 손실을 발생시킨다. 대부분의 조명 응용들에서, 원하는 광 출력은 특정 방향을 향하며, 반사기들이 광을 그 방향으로 재지향시키는 데 사용된다. LED의 광 출력을 지향시키기 위해 일반적으로 사용되는 기술은 반사기 컵 내에 LED 칩을 포함하는 것이다. 그러나, DoC(die on ceramic) LED 패키징의 출현으로 인해, 반사기 컵의 사용은 일반적으로 경제적으로 실용적이지 못하다.
기판 상의 발광 장치의 효율을 증가시키기 위한 다수의 기술이 제안되어 왔다. 예를 들어, Chen 등에 의해 2008년 11월 13일자로 출원된 미국 특허 출원 제2010/0038655호 "REFLECTIVE LAYER FOR LIGHT EMITTING DIODES"는 도 1의 (b)에 도시된 바와 같이 기판 및 인접 스택(101) 상의 반사층(140)의 배치를 개시하고 있다. 이러한 방식으로, 내부 반사광(101)은 렌즈 요소(130)로 다시 반사되며, 따라서 내부 반사광(101)에 의해 유발되는 효율의 손실이 잠재적으로 줄어든다. 그러나, 스택(110) 내로 반사되는 광(101)의 적어도 일부는 스택(110)의 요소들 또는 기판(120)에 의해 흡수될 가능성이 있다.
도 1의 (c)에 도시된 바와 같이, 기판(120)이 투명하거나 반투명한 경우, 반사층(150)이 기판(120) 아래에 배치되어, 기판(120)을 통해 밖으로 나가는 임의의 광(도 1의 (a)의 102)을 반사할 수 있다. 그러나, 대부분의 기판들(120)은 본질적으로 투명하지 않으므로, 일부 광은 기판(120)을 통한 각각의 통과에 의해 손실/흡수될 것이다.
Harrah 등에 의하여 2007년 8월 29일자로 출원된 미국 특허 출원 제2008/0062701호 "LIGHT EFFICIENT LED ASSEMBLY INCLUDING A SHAPED REFLECTIVE CAVITY AND METHOD FOR MAKING SAME"에서는, 도 1의 (d)에 도시된 바와 같이, 발광 장치 내에 복수의 스택(110)을 설치하기 위해 반사성 공동(160)이 형성된다. 그러나, 이러한 배열은 스택(110)이 기판(120) 상에 설치될 수 없게 한다.
향상된 휘도 출력을 갖는 발광 장치를 생성하기 위한 방법을 제공하는 것이 유리할 것이다. 향상된 휘도 출력을 갖는 그러한 발광 장치를 제공하는 것도 유리할 것이다. 발광 요소 및 광 변환 요소를 설치하는 데 사용되는 기판을 통한 광 손실 및/또는 흡수를 최소화하는 것도 유리할 것이다.
이러한 이익들 및 다른 이익들은 기판, 및 회로 트레이스들과 회로 트레이스들 사이의 영역들을 채우는 평탄한 유전체 층을 갖는 금속배선 층을 포함하는 서브마운트를 제공함으로써 실현될 수 있다. 평탄한 유전체 층은 기판에 의해 손실/흡수되는 광의 양을 최소화하는 역할을 하며, 바람직하게는 내부 반사광을 원하는 광 출력 요소를 향해 다시 반사한다. 효율적인 제조를 용이하게 하기 위해, 유전성 페이스트가 금속배선 층 위에 도포되고, 경화된 후에, 발광 스택에 대한 후속 결합을 위해 금속 도체들의 적어도 부분들을 노출시키도록 평삭(planing)된다. 바람직하게는 회로 트레이스들 상의 선택된 위치들에 받침대 요소들이 제공되어, 그러한 결합을 용이하게 하면서, 회로 트레이스들의 나머지가 유전체 층으로 커버될 수 있게 한다.
본 발명은 첨부 도면들을 참조하여 더 상세히 예시적으로 설명된다. 도면들에서:
도 1의 (a) 내지 도 1의 (d)는 종래 기술의 예시적인 발광 장치들을 나타낸다.
도 2a-2c는 반사성 측벽들을 갖는 발광 장치를 나타낸다.
도 3a-3d는 반사성 서브마운트를 갖는 발광 장치의 예시적인 제조를 나타낸다.
도 4는 반사성 서브마운트를 갖는 발광 장치를 제조하기 위한 예시적인 흐름도를 나타낸다.
도 5a-5d는 반사성 서브마운트를 갖는 발광 장치의 대안 구조를 나타낸다.
도 6a-6b는 반사성 서브마운트에서의 받침대 요소들의 사용을 나타낸다.
도면들 전반에서, 동일한 참조 번호들은 유사하거나 대응하는 특징들 또는 기능들을 지시한다. 도면들은 예시적인 목적으로 포함되며, 본 발명의 범위를 한정하는 것을 의도하지 않는다.
아래의 설명에서는, 한정이 아니라 설명의 목적을 위해, 본 발명의 개념들의 충분한 이해를 제공하기 위하여 특정 아키텍처, 인터페이스, 기술 등과 같은 특정 상세들이 설명된다. 그러나, 본 발명은 이러한 특정 상세들로부터 벗어나는 다른 실시예들에서 실시될 수 있다는 것이 이 분야의 기술자들에게 명백할 것이다. 마찬가지로, 본 설명의 텍스트는 도면들에 도시된 바와 같은 실시예들과 관련되며, 청구 발명을 청구항들에 명시적으로 포함된 한계를 넘어 한정하는 것을 의도하지 않는다. 간명화를 위해, 공지된 장치들, 회로들 및 방법들의 상세한 설명은 불필요한 상세로 본 발명의 설명을 불명확하게 하지 않기 위해 생략된다.
Serge Bierhuizen 및 Gregory Eng에 의해 2009년 7월 23일자로 출원되고 본 명세서에 참고로 포함된, 함께 계류중인 미국 특허 출원 제12/508,238호 "LED WITH MOLDED REFLECTIVE SIDEWALL COATING"은 기판 상에 그리고 각각의 발광 스택의 외부 에지들 상에 유전성 재료의 층을 성형하여, 스택의 에지들로부터의 광 및 발광 장치 내에서 내부적으로 반사되는 광을 광 출력 표면을 향해 반사하는 구성을 개시하고 있다.
유사하게, Grigoriy Basin, Jeffrey Kmetec 및 Paul Martin에 의해 2009년 9월 2일자로 출원되고 본 명세서에 참고로 포함된, 함께 계류중인 미국 특허 출원 제12/522,328호 "LED PACKAGE WITH PHOSPHOR PLATE AND REFLECTIVE SUBSTRATE"는 도 2a-2c에 도시된 바와 같이 발광 및 변환 스택을 반사성 재료로 둘러싸는 구성을 개시하고 있다. 도 2a는 제조 프로세스 동안 스택들(110)이 배치되는 세라믹 타일(220)을 나타낸다. 이 함께 계류중인 출원에 따르면, 반사성 유전체(240)가 스택들(110)의 상부에 그리고 주변에 도포된다. 이어서, 유전체(240)는 도 2b에 도시된 바와 같이 스택들(110)의 상부를 재노출하기 위해 평삭되며, 평삭된 유전체는 240'으로 참조된다. 이어서, 타일은 도 2c에 도시된 바와 같이 개별 기판 요소들(120)로 절단/다이싱된다. 이러한 방식으로, 각각의 스택(110)이 반사성 재료(240')에 의해 효과적으로 둘러싸이며, 따라서 통상적으로 스택들의 측부들로부터 빠져나가는 광은 물론, 렌즈 캡(130)에 의해 내부적으로 반사되는 광도 렌즈 캡(130)을 향해 반사된다.
그러나, 이러한 함께 계류중인 출원들 각각에서, 위로부터 스택(110)으로 들어가는 반사광은 광이 스택 내에서 금속 회로 트레이스들과 같은 반사성 요소들을 만나는지의 여부에 따라 렌즈 캡을 향해 다시 반사되거나 반사되지 않을 수 있다. 적어도 일부 광은 아마도 전체 스택(110)을 가로질러, 기판(120)에 들어갈 것이며, 따라서 발광 장치의 휘도 효율을 감소시킬 것이다.
본 발명의 일 실시예에서, 발광 스택을 위한 서브마운트는 기판, 및 회로 트레이스들과 회로 트레이스들 사이의 영역들을 채우는 평탄한 유전체 층을 갖는 금속배선 층을 포함한다. 평탄한 유전체 층은 기판에 들어가서 흡수 또는 손실되는 광의 양을 최소화하는 역할을 한다. 도 3a-3b는 그러한 서브마운트를 생성하기 위한 예시적인 프로세스를 나타낸다. 도 3a는 통상적으로 전통적인 포토리소그라피 프로세스를 통한 기판(120) 상의 회로 트레이스들(311)의 배치를 나타낸다. 이러한 회로 트레이스들(311)은 통상적으로 발광 장치에 대한 외부 접속들을 용이하게 하도록 설계되며, 통상적으로 다수의 발광 장치가 형성된 기판 타입에 적용된다.
회로 트레이스들(311)이 기판(120) 상에 형성된 후, 반사성 유전성 재료(320)의 층이 회로 트레이스들(311) 위에 도포되고, 적어도 부분적으로 경화된다. 이어서, 반사성 유전성 재료는 회로 트레이스들(311)을 노출하도록 평삭된다. 이러한 평삭은 그라인딩, 마이크로비드 블라스팅 또는 다른 기계적 수단을 포함하는 임의의 다양한 기술을 이용하여 이루어질 수 있다.
바람직하게는, 평삭 프로세스는 회로 트레이스들도 평삭하여 요철들을 제거함으로써 그들의 반사 특성을 향상시킨다. 후술하는 바와 같이, 회로 트레이스들은 후속 도금되어, 그들의 반사 특성이 더 향상될 수 있다. 도 3b에 도시된 바와 같이, 금속배선 층(316)은 마무리된 유전성 재료(320') 및 마무리된 회로 트레이스들(311')을 포함하며, 각각의 표면은 바람직하게는 최적의 반사율을 위해 나머지 표면과 동일 평면 상에 있다. 유전성 재료(320')와 회로 트레이스들(311')의 조합이 기판을 실질적으로 커버하므로, 금속배선 층 위로부터의 광은 실질적으로 기판으로 들어가지 않는다. 출력 휘도에서의 이득은 유전성 재료(320') 및 회로 트레이스들의 반사도에 의존할 것이다.
반사성 금속배선 층(316)을 형성한 후에, 도 3c에 도시된 바와 같이, 발광 요소(312) 및 옵션으로서 파장 변환 요소(314)를 포함하는 발광 스택(310)의 나머지 층들이 추가될 수 있다. 이러한 층들은 금속배선 층(316) 바로 위에 배치될 수 있거나, 이러한 층들의 일부 또는 전부는 성장 기판 위와 같은 다른 곳에 형성된 후에 금속배선 층(316)에 도포될 수 있다. 도시되지 않았지만, 스택(310)의 중간 층들은 회로 트레이스들, 및 발광 요소의 전극들을 금속배선 층(316) 내의 회로 트레이스들(311')에 접속하기 위한 비아들을 포함할 수 있다.
스택(310)의 완료시, 렌즈 캡(130)이 추가될 수 있으며, 이것은 투명한 실리콘 수지 또는 에폭시를 전체 타일 위에 원하는 형상들로 성형함으로써 이루어질 수 있다. 이어서, 타일은 도 3d에 도시된 바와 같이 개별 발광 장치들(300)을 제공하도록 다이싱될 수 있다.
특히, 평탄한 유전체(320')는 타일 상의 스택들(310) 사이에 연장하는 것이 바람직하며, 따라서, 옵션인 렌즈 캡(130)이 형성될 때, 렌즈 캡(130) 아래의 영역은 반사성을 가질 것이다. 테스트들은 스택(310) 아래의 반사성 유전체의 추가에 의해 약 5% 이상의 휘도 증가가 가능할 수 있다는 것을 지시하였다.
도 4는 반사성 서브마운트를 갖는 발광 장치를 생성하기 위한 예시적인 흐름도를 나타낸다.
410에서, 다수의 발광 장치가 도포될 수 있는 기판의 표면에 금속배선 시드(seed) 층이 도포된다. 기판은 세라믹, 예를 들어 알루미나 또는 알루미늄 질화물일 수 있지만, 반도체 및 양극 산화된 도체와 같은 다른 적절한 재료들로 형성될 수도 있다. 실리콘 및 양극 산화된 알루미늄은 이러한 기판에 적합한 재료들이다.
415에서, 예를 들어 감광 물질의 포토리소그라피 도포에 의해 이러한 금속배선 층 위에 각각의 서브마운트의 회로 트레이스들을 위한 라우팅 패턴들이 형성된다. 감광 물질의 패턴을 갖는 타일을 광 및 후속 에칭에 노출할 때, 패터닝된 회로 트레이스들이 기판 상에 노출될 것이다.
시드 층은 그의 패터닝을 용이하게 하기 위해 얇을 수 있다. 이어서, 420에서, 금속, 예를 들어 구리의 두꺼운 층이 노출된 회로 트레이스들 상에 도금될 수 있다. 425에서, 회로 트레이스들 사이에 남은 포토레지스트가 제거되며, 따라서 회로 트레이스들 사이에 시드 층이 노출된다. 430에서, 노출된 시드 층이 제거되어, 기판 상에는 의도된 회로 트레이스들만이 남는다. 대안으로서, 다른 패터닝 및/또는 도금 기술들 및 재료들이 사용될 수 있으며, 예를 들어 금, 은 또는 땜납이 배치될 수 있다.
435에서, 반사성 유전성 재료의 층이 도포된다. 유전성 재료는 바람직하게는 적어도 약 85%의 반사율을 갖는 임의의 비도전성 재료일 수 있다. TiO2, Al2O3, Y2O3, ZrO2, SiO2, AlN, AlON, GGG, PLZT, PZT, SiAlON, SiC, SiON, YAG, BaTiO3, SrTiO3, 다이아몬드, ZnSe, ZnS, ZnTe, BaSo3, 큐빅 지르코늄 등과 같은 유전체, 세라믹 또는 반도체 재료는 물론, 이러한 화합물들 중 하나 이상의 화합물의 졸 겔도 일반적으로 적합할 것이며, 화합물은 호스트 실리케이트 네트워크에 포함된다. 마찬가지로, 위에 열거된 재료들의 미립자들을 갖는 실리콘 수지 또는 에폭시 수지와 같은 미립자가 로딩된 수지도 적합할 것이다. 일반적으로, 반사성 재료는 미립자와 호스트 매트릭스 사이에 높은 인덱스 콘트라스트를 제공함으로써 제조될 수 있다. 유사하게, 높은 다공도(degree of porosity)를 갖는 단일 재료는 반사성을 가질 것이며, 이는 공기가 대부분의 고체들과 높은 인덱스 콘트라스트를 갖기 때문이다.
바람직하게는, 유전체는 회로 트레이스들의 상부를 포함하는 전체 타일의 위에 슬러리 형태로 도포된다. 이어서, 440에서, 유전성 재료가 경화된다. 445에서, 경화된 유전성 재료는 회로 트레이스들과 동일 평면 상에 있도록 그라인딩 또는 평삭된다. 전술한 바와 같이, 평삭은 회로 트레이스들도 평삭하도록 확장될 수 있으며, 따라서 높은 반사율의 균일한 표면이 제공될 수 있다.
회로 트레이스들은 부식을 방지하고 외부 접속들을 용이하게 하고 기타 등등을 위해 더 도금될 수 있다(450, 460). 바람직하게는, 도금의 적어도 마지막 층은 적어도 약 85%의 반사율을 제공할 수 있다. 전해 도금이 수행되는 경우, 통상적으로 회로 트레이스들은 타일 상의 다수의 장치를 상호접속하는 타이-바들(tie-bars)을 포함하며, 이들은 전해 도금 프로세스를 용이하게 한다. 이러한 타이-바들이 다이싱 후의 마무리된 제품에서 바람직하지 않은 경우, 이들은 455에서 도금 프로세스의 완료 후에 타일로부터 제거된다. 장치가 무전해 도금 프로세스를 이용하도록 설계되는 경우, 그러한 타일-바들은 회로 트레이스들 내에 존재하지 않을 것이다.
도금 프로세스의 완료시에, 기판 타일의 표면은 바람직하게는 반사성 유전체 및 반사성 회로 트레이스들로 완전히 커버될 것이며, 따라서 기판을 통한 발광 장치로부터의 광의 임의의 손실 또는 흡수를 최소화할 것이다.
470에서, 발광 요소 및 옵션으로서 파장 변환 요소를 형성하는 나머지 층들이 기판 및 반사성 금속배선-유전성 층을 포함하는 서브마운트에 도포된다. 전술한 바와 같이, 이러한 층들의 일부 또는 전부는 서브마운트 상에 직접 형성되거나, 다른 프로세스로부터 전달될 수 있다.
475에서, 예를 들어 캡슐화, 테스팅, 다이싱 등을 포함하는 임의의 나머지 처리 단계들을 수행하여, 반사성 서브마운트를 갖는 발광 장치의 생성을 완료한다.
이 분야의 기술자는 반사성 서브마운트의 구조가 도 3a-3d의 예로도, 도 4의 프로세스로도 한정되지 않는다는 것을 인식할 것이다. 예를 들어, 도 5a-5d는 회로 트레이스들(511)의 평삭을 배제하고 더 균일한 반사성 유전체 층을 제공하는 대안을 도시한다. 도 5c 및 5d의 관찰 라인 A-A는 도 5a 및 5b에 각각 표시된 단면에 대략 대응한다.
유전성 재료(520)를 회로 트레이스들(511) 위에 도포하기 전에, 포토레지스트와 같은 제거 가능 재료(560)가 회로 트레이스들(511) 상의 선택된 영역들에 도포될 수 있다. 선택된 영역들은 예를 들어 외부 컴포넌트들에 대한 결합 및 발광 장치에 대한 결합을 위한 접촉 영역들일 수 있다. 유전성 재료(520)는 도 5a에 도시된 바와 같이 회로 트레이스들(511) 및 제거 가능 재료(560)를 커버하도록 슬러리 형태로 도포될 수 있다. 이어서, 유전체(520)는 적어도 부분적으로 경화된 후에, 회로 트레이스들(511) 위에서만 평삭될 수 있다. 이어서, 제거 가능 재료(560)는 회로 트레이스들(511) 상의 선택 영역들(570)을 노출하도록 제거될 수 있다.
도 5c는 제거 가능 재료(560)가 배치되는 2개의 회로 트레이스(511) 및 3개의 선택 영역들(561, 562, 563)의 패턴을 나타낸다. 이 예에서, 선택 영역들은 2개의 접촉 영역(561, 562), 및 발광 스택을 수용할 만큼 충분히 큰 영역(563)에 대응한다.
도 5d는 유전성 재료(520')를 평삭하고 제거 가능 재료(560)를 제거한 후의 결과적인 서브마운트를 나타낸다. 유전성 재료는 반점이 있는 패턴으로 도시되며, 하부의 회로 트레이스들(511)은 점선으로 도시된다. 이 예에서, 제거 가능 재료(560)는 전체 영역(563)을 가로질러 연장하므로, 이 영역(563) 내의 회로 트레이스들(511) 사이의 공간(512)은 유전성 재료(520')를 포함하지 않을 것이다. 옵션으로서, 이 영역(563) 내의 제거 가능 재료(560)는 공간(512)이 유전성 재료(520')로 채워질 수 있도록 2개의 영역으로 분할되었을 수 있다.
영역들(561, 562, 563) 내의 노출된 회로 트레이스들(511)은 옵션으로서 예를 들어 니켈 또는 금으로 도금되어, 부식 방지 및 신뢰성 있는 접촉들을 제공할 수 있다. 도금은 유전성 재료(520')의 표면과 동일 평면에 있는 표면을 제공하도록 구성될 수 있다.
영역들(561, 562, 563)만을 노출시킴으로써, 휘도 효율이 향상될 수 있는데, 그 이유는 유전체 층(520')의 각도 및 스펙트럼 도메인들 양쪽에서의 반사율이 회로 트레이스들(511)에서 사용되는 금속들의 반사율보다 높아질 수 있기 때문이다. 반사성 유전성 재료의 가격도 동일한 반사율을 갖는 금속의 가격보다 상당히 낮을 수 있으며, 회로 트레이스들(511)은 평삭되지 않으므로, 금속 낭비의 양이 상당히 감소할 수 있다.
특히, 유전체 층(520')으로 커버된 회로 트레이스들(511)은 환경으로부터 보호되며, 따라서 니켈 및/또는 금과 같은 전통적인 보호 도금을 제공할 필요가 없어진다. 회로 트레이스들(511)의 영역의 대부분은 비교적 비싼 도금 금속들의 비용을 발생시킬 필요가 없으므로, 회로 트레이스들(511)의 영역은 발광 요소로부터의 열 전달 및 방열을 용이하게 하기 위해 의도적으로 커질 수 있다.
도 6a-6b는 대안적인 '받침대' 구조를 나타낸다. 위의 예들에서와 같이, 회로 트레이스들(611)이 기판(120) 위에 형성된다. 그러나, 이 예에서는, 도전성 받침대들(661)이 회로 트레이스들(611) 위에 포함될 수 있다. 이러한 받침대들(661)은 예를 들어 외부 컴포넌트들에 대한 결합 및 발광 장치에 대한 결합을 용이하게 하기 위해 회로 트레이스들(611)의 선택된 위치들에 추가적인 금속층을 형성함으로써 제공될 수 있다. 이러한 받침대들(661)의 높이는 약 50 마이크로미터 정도로 두꺼울 수 있는 회로 트레이스(611) 위에 약 5 마이크로미터 정도로 작을 수 있다. 이러한 받침대들을 형성하는 재료는 회로 트레이스들(611)과 동일한 재료이거나, 상이한 도전성 재료일 수 있다.
위의 예들에서와 같이, 유전성 재료(620)는 회로 트레이스들(611) 및 받침대들(661)을 커버하도록 슬러리 형태로 도포되고, 적어도 부분적으로 경화된 후에 평삭될 수 있다. 이 예에서, 유전성 재료는 받침대들(661')의 표면과 동일 평면 상에 있는 유전체 층(620')을 형성하기 위해 받침대(661)의 레벨까지 아래로 평삭된다. 옵션으로서, 노출된 받침대들(661')은 부식을 방지하고 반사율을 개선하고 기타 등등을 위해 더 도금될 수 있다.
연장된 연속적인 유전체 층(620') 및 동일 평면 상의 받침대들(661')은 또한 발광 스택을 설치하기 위한 더 평탄한 표면을 제공할 수 있으며, 이는 박막 플립-플롭(TFFC) LED들과 같은 박막 LED들의 설치와 관련하여 특히 중요하다.
받침대들(661')과 관련하여, 이들은 회로 트레이스들보다 훨씬 작을 수 있으므로, 특히 발광 스택의 접속과 관련하여 접속 신뢰성을 촉진하기 위해 바람직하게 사용되는 금의 사용과 관련하여 상당한 절약이 달성될 수 있다.
위의 설명은 본 발명의 원리들을 예시할 뿐이다. 따라서, 이 분야의 기술자들은, 본 명세서에서 명확히 설명되거나 도시되지 않았지만, 본 발명의 원리들을 구현하고, 따라서 본 발명의 사상 및 범위 내에 있는 다양한 배열들을 안출할 수 있을 것이라는 것을 알 것이다. 예를 들어, 예들은 반사층이 기판 상에 제1 층으로서 형성되는 것을 설명하지만, 이 분야의 기술자는 반사층이 발광 요소와 기판 사이의 어느 곳에나 위치할 수 있다는 것을 인식할 것이다. 그러나, 기판 상에 유전체를 배치하는 것은 전체 기판 영역이 단일 작업으로 반사 코팅될 수 있게 한다. 마찬가지로, 예들은 외부 컴포넌트들에 대한 결합을 위한 상면 상의 접촉부들을 예시하지만, 이 분야의 기술자는 예를 들어 기판(120)이 기판의 하부로부터의 외부 컴포넌트들에 대한 접속을 가능하게 하는 내부 비아들, 상호접속부들 및 패드들을 포함함으로써 이러한 접속들을 위한 접촉부들을 상면에 배치할 필요를 없앨 수 있다는 것을 인식할 것이다. 이들 및 다른 시스템 구성 및 최적화 특징들은 본 명세서에 비추어 이 분야의 통상의 기술자에게 명백할 것이며, 아래의 청구항들의 범위 내에 포함된다.
이러한 청구항들의 해석에 있어서,
a) "포함하는"이라는 단어는 주어진 청구항에 나열된 것들과 다른 요소들 또는 단계들의 존재를 배제하지 않고;
b) 요소 앞의 "하나"라는 단어는 그러한 요소들의 복수 개의 존재를 배제하지 않고;
c) 청구항들 내의 임의의 참조 부호들은 그들의 범위를 한정하지 않고;
d) 여러 "수단"은 동일 아이템 또는 하드웨어 또는 소프트웨어 구현 구조 또는 기능에 의해 표현될 수 있고;
e) 개시되는 요소들 각각은 (예를 들어, 개별 및 집적 전자 회로를 포함하는) 하드웨어 부분들, 소프트웨어 부분들(예로서, 컴퓨터 프로그래밍) 및 이들의 임의 조합으로 구성될 수 있고;
f) 하드웨어 부분들은 프로세서를 포함할 수 있고, 소프트웨어 부분들은 비일시적 컴퓨터 판독 가능 매체에 저장될 수 있고, 프로세서로 하여금 개시되는 요소들 중 하나 이상의 요소의 기능들의 일부 또는 전부를 수행하게 하도록 구성될 수 있고;
g) 하드웨어 부분들은 아날로그 및 디지털 부분들 중 하나 또는 둘 다로 구성될 수 있고;
h) 임의의 개시되는 장치들 또는 그들의 부분들은 구체적으로 달리 언급되지 않는 한은 서로 결합되거나 추가적인 부분들로 분리될 수 있고;
i) 구체적으로 지시되지 않는 한은 단계들의 특정 순서가 요구되는 것을 의도하지 않고;
j) 용어 "복수의" 요소는 둘 이상의 청구되는 요소를 포함하고, 요소들의 수의 임의의 특정 범위를 암시하지 않으며, 즉 복수의 요소는 2개의 요소 정도로 적을 수 있고, 측정할 수 없는 수의 요소를 포함할 수 있다는 것을 이해해야 한다.

Claims (23)

  1. 발광 장치를 제조하는 방법으로서,
    기판 위의 금속배선 층(metallization layer) 상에 복수의 도전성 트레이스들을 제공하는 단계 - 상기 도전성 트레이스들은 반사성임 -;
    상기 도전성 트레이스들 상의 선택된 위치들에 제거 가능 요소들을 제공하는 단계;
    상기 도전성 트레이스들 위에 그리고 상기 도전성 트레이스들 사이에 유전체 층을 도포하는 단계 - 상기 유전체 층은 반사성임 -;
    상기 제거 가능 요소들을 노출시키기 위해 상기 유전체 층의 일부를 제거하는 단계;
    상기 복수의 도전성 트레이스들에 대한 전기적 결합을 용이하게 하기 위해 상기 제거 가능 요소들을 제거하는 단계; 및
    상기 금속배선 층 위에 발광 요소를 제공하는 단계 - 상기 도전성 트레이스들은 상기 발광 요소에 전기적으로 결합됨 -
    를 포함하는 발광 장치 제조 방법.
  2. 제1항에 있어서,
    상기 유전체 층의 일부를 제거하는 단계는 평삭 작업(planing operation)을 포함하는 발광 장치 제조 방법.
  3. 제1항에 있어서,
    상기 발광 요소 위에, 상기 발광 요소로부터의 제1 파장의 광의 적어도 일부를 제2 파장의 광으로 변환하도록 구성된 파장 변환 요소를 제공하는 단계를 포함하는 발광 장치 제조 방법.
  4. 발광 장치를 제조하는 방법으로서,
    기판 위의 금속배선 층 상에 복수의 도전성 트레이스들을 제공하는 단계 - 상기 도전성 트레이스들은 반사성이고, 상기 도전성 트레이스들은 받침대(pedestal) 요소들을 포함함 -;
    상기 도전성 트레이스들 위에 그리고 상기 도전성 트레이스들 사이에 유전체 층을 도포하는 단계 - 상기 유전체 층은 반사성임 -;
    상기 복수의 도전성 트레이스들에 대한 전기적 결합을 용이하게 하기 위해 상기 받침대 요소들을 노출시키도록 상기 유전체 층의 일부를 제거하는 단계;
    상기 금속배선 층 위에 발광 요소를 제공하는 단계 - 상기 도전성 트레이스들은 상기 발광 요소에 전기적으로 결합됨 -
    를 포함하는 발광 장치 제조 방법.
  5. 제4항에 있어서,
    상기 받침대 요소들 밖의 상기 도전성 트레이스들은 상기 유전체 층의 일부의 제거에 의해 노출되지 않는 발광 장치 제조 방법.
  6. 삭제
  7. 제1항에 있어서,
    상기 제거 가능 요소들 밖의 상기 도전성 트레이스들은 상기 제거 가능 요소들의 제거에 의해 노출되지 않는 발광 장치 제조 방법.
  8. 제1항에 있어서,
    상기 반사성 유전체는 세라믹 및 반도체 중 적어도 하나를 포함하는 발광 장치 제조 방법.
  9. 제1항에 있어서,
    상기 반사성 유전체는 호스트 실리케이트 네트워크(host silicate network) 내의 세라믹 및 반도체 중 적어도 하나를 포함하는 발광 장치 제조 방법.
  10. 제1항에 있어서,
    상기 반사성 유전체는, 에폭시, 실리콘(silicone) 및 졸-겔 수지 중 하나 내의 세라믹 및 반도체 중 적어도 하나를 포함하는 발광 장치 제조 방법.
  11. 제1항에 있어서,
    상기 반사성 유전체는 매트릭스 내에 미립자 요소들을 포함하고, 상기 미립자 요소들과 상기 매트릭스 사이의 인덱스 콘트라스트(index contrast)를 통해 반사율이 제공되는 발광 장치 제조 방법.
  12. 제1항에 있어서,
    상기 도전성 트레이스들 중 적어도 일부를 도금하는 단계를 포함하는 발광 장치 제조 방법.
  13. 삭제
  14. 기판, 및 복수의 도전성 트레이스들과 상기 복수의 도전성 트레이스들 사이의 영역들을 채우는 평탄한 유전체 층을 포함하는 금속배선 층을 포함하는 서브마운트 - 상기 도전성 트레이스들은 반사성이고, 상기 유전체 층은 반사성임 -; 및
    상기 서브마운트 상의 다층 스택 - 상기 스택은 상기 금속배선 층에 결합되는 발광 요소를 포함함 -
    을 포함하며,
    상기 복수의 도전성 트레이스들의 각각은 상기 복수의 도전성 트레이스들에 의해 형성된 평면 위로 연장되는 받침대 요소를 포함하고, 상기 유전체 층은 상기 받침대 요소의 상면과 동일한 평면 상에 있는 발광 장치.
  15. 제14항에 있어서,
    상기 유전체 층은 상기 복수의 도전성 트레이스들의 각각의 적어도 일부를 커버하는 발광 장치.
  16. 삭제
  17. 삭제
  18. 제14항에 있어서,
    상기 발광 요소 위에, 상기 발광 요소에 의해 방출되는 제1 파장의 광을 제2 파장의 광으로 변환하도록 구성된 파장 변환 요소를 포함하는 발광 장치.
  19. 제14항에 있어서,
    상기 유전체 층은 세라믹 및 반도체 중 적어도 하나를 포함하는 발광 장치.
  20. 제14항에 있어서,
    상기 유전체 층은 호스트 실리케이트 네트워크 내의 세라믹 및 반도체 중 적어도 하나를 포함하는 발광 장치.
  21. 제14항에 있어서,
    상기 유전체 층은, 에폭시, 실리콘 및 졸-겔 수지 중 하나 내의 세라믹 및 반도체 중 적어도 하나를 포함하는 발광 장치.
  22. 제14항에 있어서,
    상기 유전체는 매트릭스 내에 미립자 요소들을 포함하고, 상기 미립자 요소들과 상기 매트릭스 사이의 인덱스 콘트라스트를 통해 반사율이 제공되는 발광 장치.
  23. 제14항에 있어서,
    상기 도전성 트레이스들 중 적어도 일부는 니켈 및 금 중 적어도 하나로 도금되는 발광 장치.
KR1020137012179A 2010-10-12 2011-10-07 발광 장치 및 그 제조 방법 KR101856801B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US39237810P 2010-10-12 2010-10-12
US61/392,378 2010-10-12
PCT/IB2011/054419 WO2012049600A1 (en) 2010-10-12 2011-10-07 Highly reflective coating on led submount

Publications (2)

Publication Number Publication Date
KR20130138801A KR20130138801A (ko) 2013-12-19
KR101856801B1 true KR101856801B1 (ko) 2018-05-10

Family

ID=44925590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137012179A KR101856801B1 (ko) 2010-10-12 2011-10-07 발광 장치 및 그 제조 방법

Country Status (7)

Country Link
US (1) US9040332B2 (ko)
EP (1) EP2628194B8 (ko)
JP (1) JP5893633B2 (ko)
KR (1) KR101856801B1 (ko)
CN (1) CN103155189B (ko)
TW (2) TWI543410B (ko)
WO (1) WO2012049600A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140191275A1 (en) * 2013-01-09 2014-07-10 Panasonic Corporation Ceramic substrate adapted to mounting electronic component and electronic component module
CN105408683A (zh) 2013-03-15 2016-03-16 莫列斯有限公司 Led组件
WO2015119858A1 (en) * 2014-02-05 2015-08-13 Cooledge Lighting Inc. Light-emitting dies incorporating wavelength-conversion materials and related methods
WO2015128750A1 (en) * 2014-02-27 2015-09-03 Koninklijke Philips N.V. Method of forming a wavelength converted light emitting device
US9508907B2 (en) * 2014-09-15 2016-11-29 Koninklijke Philips N.V. Light emitting device on a mount with a reflective layer
US10598360B2 (en) 2015-09-15 2020-03-24 Molex, Llc Semiconductor assembly
CN105552192A (zh) * 2015-12-08 2016-05-04 李小鹏 一种多晶反射绝缘板及其制备方法
US20230178690A1 (en) * 2021-12-06 2023-06-08 Lumileds Llc Monolithic LED Array And Method Of Manufacturing Thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001518692A (ja) 1997-07-29 2001-10-16 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー オッフェネ ハンデルスゲゼルシャフト 光電素子
JP2003069086A (ja) * 2001-06-11 2003-03-07 Lumileds Lighting Us Llc コンフォーマルに被覆された蛍光変換発光半導体構造を製造するための電気泳動の使用
JP2010226095A (ja) * 2009-02-24 2010-10-07 Hitachi Chem Co Ltd 配線基板、電子部品パッケージ及びこれらの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5654097A (en) * 1979-10-09 1981-05-13 Nippon Electric Co Method of forming bias hole
JP4179866B2 (ja) * 2002-12-24 2008-11-12 株式会社沖データ 半導体複合装置及びｌｅｄヘッド
US7719021B2 (en) 2005-06-28 2010-05-18 Lighting Science Group Corporation Light efficient LED assembly including a shaped reflective cavity and method for making same
CN1949060A (zh) * 2006-11-15 2007-04-18 友达光电股份有限公司 光源装置
CN101364627B (zh) * 2007-08-07 2010-04-07 阿尔发光子科技股份有限公司 一种发光二极管的制造方法
EP2223352B8 (en) * 2007-12-11 2018-08-29 Lumileds Holding B.V. Side emitting device with hybrid top reflector
JP5167974B2 (ja) * 2008-06-16 2013-03-21 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
US8716723B2 (en) 2008-08-18 2014-05-06 Tsmc Solid State Lighting Ltd. Reflective layer between light-emitting diodes
US8431423B2 (en) * 2009-07-16 2013-04-30 Koninklijke Philips Electronics N.V. Reflective substrate for LEDS
US20120061698A1 (en) * 2010-09-10 2012-03-15 Toscano Lenora M Method for Treating Metal Surfaces

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001518692A (ja) 1997-07-29 2001-10-16 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー オッフェネ ハンデルスゲゼルシャフト 光電素子
JP2003069086A (ja) * 2001-06-11 2003-03-07 Lumileds Lighting Us Llc コンフォーマルに被覆された蛍光変換発光半導体構造を製造するための電気泳動の使用
JP2010226095A (ja) * 2009-02-24 2010-10-07 Hitachi Chem Co Ltd 配線基板、電子部品パッケージ及びこれらの製造方法

Also Published As

Publication number Publication date
WO2012049600A1 (en) 2012-04-19
KR20130138801A (ko) 2013-12-19
JP2013545288A (ja) 2013-12-19
JP5893633B2 (ja) 2016-03-23
EP2628194A1 (en) 2013-08-21
TWI543410B (zh) 2016-07-21
EP2628194B8 (en) 2018-08-29
CN103155189A (zh) 2013-06-12
TWI589037B (zh) 2017-06-21
US20130248913A1 (en) 2013-09-26
EP2628194B1 (en) 2017-12-13
CN103155189B (zh) 2017-02-22
TW201230416A (en) 2012-07-16
TW201628222A (zh) 2016-08-01
US9040332B2 (en) 2015-05-26

Similar Documents

Publication Publication Date Title
KR101856801B1 (ko) 발광 장치 및 그 제조 방법
KR101923738B1 (ko) 발광 장치 및 그 제조 방법
US9040353B2 (en) Method for manufacturing semiconductor light emitting device
US8461610B2 (en) Semiconductor light emitting device having a reflective material with a side slant surface and method of manufacturing
CN102473814B (zh) 用于制造光电子半导体器件的方法和光电子半导体器件
US9601670B2 (en) Method to form primary optic with variable shapes and/or geometries without a substrate
JP5526232B2 (ja) モールドされた反射側壁コーティングを備える発光ダイオード
US8598606B2 (en) Solid metal block semiconductor light emitting device mounting substrates and packages
JP5520241B2 (ja) 電力表面取り付けの発光ダイ・パッケージ
KR100620844B1 (ko) 발광장치 및 조명장치
US8044423B2 (en) Light emitting device package
US20140151734A1 (en) Light-emitting device and method for manufacturing same
JP2016027620A (ja) 発光装置
JP2019176081A (ja) 発光装置およびその製造方法
WO2020028763A1 (en) Light emitting device with high near-field contrast ratio
KR20080040321A (ko) 측면 지향성을 갖는 표면실장형 발광다이오드 패키지 및 그제조방법
TWI545800B (zh) 一種發光結構及其製造方法
TWI646705B (zh) 一種發光結構及其製造方法
TW201828489A (zh) 具有高近場對比率的發光二極體模組

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant