KR101855354B1 - APPARATUS AND METHOD for generating LOW FREQUANGY SYSTEM REFERENCE CLOCK - Google Patents

APPARATUS AND METHOD for generating LOW FREQUANGY SYSTEM REFERENCE CLOCK Download PDF

Info

Publication number
KR101855354B1
KR101855354B1 KR1020160161467A KR20160161467A KR101855354B1 KR 101855354 B1 KR101855354 B1 KR 101855354B1 KR 1020160161467 A KR1020160161467 A KR 1020160161467A KR 20160161467 A KR20160161467 A KR 20160161467A KR 101855354 B1 KR101855354 B1 KR 101855354B1
Authority
KR
South Korea
Prior art keywords
signal
reference signal
frequency
voltage
output
Prior art date
Application number
KR1020160161467A
Other languages
Korean (ko)
Inventor
김진수
이구섭
Original Assignee
(주)케이에스티테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)케이에스티테크놀로지 filed Critical (주)케이에스티테크놀로지
Priority to KR1020160161467A priority Critical patent/KR101855354B1/en
Application granted granted Critical
Publication of KR101855354B1 publication Critical patent/KR101855354B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

The present invention relates to an apparatus for generating a low frequency synchronous signal which comprises: a reference signal output unit for outputting a high frequency signal as a reference signal; a phase locked loop (PLL) unit for outputting an output signal with a stable frequency corresponding to a frequency of the reference signal by using the reference signal as an input signal; a filter unit for filtering the output signal with the stable frequency; and a voltage control oscillator for generating a synchronous signal corresponding to the filtered signal based on the filtered signal. The synchronous signal generated in the voltage control oscillator is diverged to an R counter of a PLL to be input.

Description

저주파 동기신호를 생성하는 장치 및 방법{APPARATUS AND METHOD for generating LOW FREQUANGY SYSTEM REFERENCE CLOCK}[0001] APPARATUS AND METHOD FOR GENERATING LOW FREQUENCY SYSTEM REFERENCE CLOCK [0002]

본원은 저주파 동기신호를 생성하는 장치 및 방법에 관한 것으로, 보다 상세하게는 상용 위상고정 루프를 이용하여 저주파 동기 신호를 재생성하는 방법 및 그 장치에 관한 것이다. The present invention relates to an apparatus and method for generating a low-frequency synchronous signal, and more particularly, to a method and apparatus for regenerating a low-frequency synchronous signal using a conventional phase-locked loop.

모든 통신 시스템에 필수적으로 사용되는 발진기는 통신용량이 증가함에 따라 보다 높은 발진주파수를 필요로 하고 있으며, 주위 온도 변화에 안정하고 낮은 위상잡음을 가지며 소형화된 발진기가 요구된다. 마이크로웨이브 통신 시스템은 신호의 IF(Intermediate Frequency) 변환이나 RF(Ridio Frequency) 변복조를 위한 기준 발진기를 필요로 하며 마이크로웨이브 장치내의 국부 발진기는 직접위성방식(DBS: Direct Broadcasting Statellite) 수신부, 레이다, 위성통신용 중계기, 군용기기 등과 같은 모든 마이크로웨이브 시스템에서 중요한 신호원으로 작용한다. Oscillators, which are essential for all communication systems, require a higher oscillation frequency as the communication capacity increases and require a compact oscillator with stable and low phase noise at ambient temperature variations. The microwave communication system requires a reference oscillator for IF (Intermediate Frequency) conversion or RF (Ridio Frequency) modulation and demodulation of a signal, and a local oscillator in a microwave device is a direct satellite broadcasting (DBS) It serves as an important signal source in all microwave systems such as telecom repeaters and military equipment.

위상변조방식(PSK : Phase Shift Keying)을 사용하는 통신시스템에서는 주파수를 다운(Down) 시키거나 업(Up) 시킬 때 필요로 하는 마이크로웨이브 장치 내의 국부 발진기의 주파수 안정도(Frequency Stability) 및 위상잡음(Phase Noise)특성이 전체 시스템의 데이터 오율(Bit Error Rate)특성에 중요한 영향을 끼친다. In a communication system using phase shift keying (PSK), a frequency stability and a phase noise of a local oscillator in a microwave device, which are required to down or up a frequency, Phase Noise) characteristics have a significant influence on the Bit Error Rate characteristic of the whole system.

이러한 위상변조방식을 사용하는 통신시스템의 국부 발진기로는 수정 발진기를 여러 단 체배하는 것이 있으나 그 장치가 복잡하고 부피가 클 뿐만 아니라 주파수 안정도가 떨어지고 잡음이 심해지는 단점이 있다. The local oscillator of the communication system using such a phase modulation method has a plurality of quartz crystal oscillators, but the apparatus is complicated and bulky as well as has a disadvantage that the frequency stability is lowered and the noise is increased.

본원의 배경이 되는 기술은 한국특허공개공보 제10-2004-0026996 (공개일: 2004.04.01)호에 개시되어 있다. The background technology of the present application is disclosed in Korean Patent Laid-Open Publication No. 10-2004-0026996 (published on April 04, 2004).

본원은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 상용 위상고정 루프를 통해 저주파 동기 신호를 재생성하는 장치를 제공하는 것을 목적으로 한다. 별도의 프리스케일러를 구비하지 않고, 위상고정 루프 내에 포함된 프리스케일러를 이용하여 저주파 동기 신호를 재생성하는 장치를 제공하고자 한다. SUMMARY OF THE INVENTION It is an object of the present invention to provide an apparatus for regenerating a low frequency synchronous signal through a conventional phase locked loop. SUMMARY OF THE INVENTION It is an object of the present invention to provide an apparatus for regenerating a low frequency synchronizing signal using a prescaler included in a phase locked loop without a separate prescaler.

다만, 본원의 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들도 한정되지 않으며, 또 다른 기술적 과제들이 존재할 수 있다. It should be understood, however, that the technical scope of the embodiments of the present invention is not limited to the above-described technical problems, and other technical problems may exist.

상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 저주파 동기 신호를 생성하는 장치에 있어서, 고주파 신호를 레퍼런스 신호로 출력하는 기준 신호 출력부, 레퍼런스 신호를 입력 신호로 하여 레퍼런스 신호의 주파수에 대응하는 전압 신호를 출력하는 위상고정 루프(PLL: Phase Locked Loop)부, 출력되는 전압 신호를 필터링하는 필터부, 및 필터링된 신호에 기초하여 필터링된 신호에 대응하는 동기 신호를 생성하는 전압제어 발진기를 포함하되, 전압제어 발진기에서 생성되는 동기 신호는 위상고정 루프의 알 카운터 측으로 분기하여 입력되는 것인 장치를 제공할 수 있다. As a technical means for achieving the above technical object, there is provided an apparatus for generating a low frequency synchronous signal, comprising: a reference signal output unit for outputting a high frequency signal as a reference signal; A phase locked loop (PLL) unit for outputting a signal, a filter unit for filtering the output voltage signal, and a voltage controlled oscillator for generating a synchronization signal corresponding to the filtered signal based on the filtered signal, , And the synchronizing signal generated by the voltage-controlled oscillator is branched and inputted to the al counter side of the phase locked loop.

또한, 본원의 일 실시예에 있어서, 위상고정 루프부는 기준 신호 출력부를 통해 출력되는 레퍼런스 신호의 주파수 클럭의 속도를 조절하는 프리스케일러(Prescaler), 레퍼런스 신호를 분배하는 엔 카운터 (N Counter), 전압제어 발진기에서 생성된 동기 신호를 분배하는 알 카운터 (R Counter), 분배된 레퍼런스 신호 및 동기 신호를 비교하여, 레퍼런스 신호 및 동기 신호의 주파수 차이를 출력하는 위상 비교기(Phase Detector) 및 출력되는 주파수 차이에 기초하여 주파수 차이에 대응하는 전압으로 변환하는 차지 펌프(Charge Pump)를 포함하는 것일 수 있다. In one embodiment of the present invention, the phase locked loop includes a prescaler that adjusts the speed of a frequency clock of a reference signal output through a reference signal output unit, an N counter that distributes a reference signal, A phase comparator (Phase Detector) for comparing the reference signal and the synchronizing signal to output a frequency difference between the reference signal and the synchronizing signal, and a phase comparator And a charge pump for converting the charge pump into a voltage corresponding to the frequency difference based on the charge pump.

또한, 본원의 일 실시예에 있어서, 레퍼런스 신호는 프리스케일러에 입력되고, 동기 신호는 알 카운터에 입력되는 것일 수 있다. Also, in one embodiment of the present invention, the reference signal may be input to the prescaler, and the synchronization signal may be input to the al counter.

또한, 본원의 일 실시예에 있어서, 전압제어 발진기는 VCO 및 VCXO(Voltage Controlled Crystal Oscillator) 중 어느 하나를 포함하되, 입력 전압에 따라 특정한 주파수를 출력하는 것일 수 있다. Also, in one embodiment of the present invention, the voltage-controlled oscillator may include any one of a VCO and a voltage controlled crystal oscillator (VCXO), and may output a specific frequency according to an input voltage.

또한, 본원의 일 실시예에 있어서, 필터부는 루프 필터(Loop Phase Fillter)이고, 적어도 하나의 저대역 통과 필터(LPF: Low Frequency Pass Fillter)가 병렬로 위치하는 것일 수 있다. Also, in one embodiment of the present invention, the filter unit is a loop filter, and at least one low frequency pass filter (LPF) may be located in parallel.

또한, 본원의 일 실시예에 있어서, 위상 비교기는 레퍼런스 신호 및 동기 신호의 위상 차이에 기초하여 펄스의 폭을 달리하고, 어긋나는 순서에 기초하여 부호를 바꾸는 것일 수 있다. In one embodiment of the present invention, the phase comparator may vary the pulse width based on the phase difference between the reference signal and the synchronization signal, and change the sign based on the order in which the pulse is shifted.

또한, 본원의 일 실시예에 있어서, 알 카운터는 동기 신호의 주기를 소정 비율로 분배하고, 분배된 동기 신호는 위상 비교기에 입력되는 레퍼런스 신호와 동일한 주파수를 갖는 것일 수 있다. Also, in one embodiment of the present invention, the AL counter may divide the period of the synchronization signal by a predetermined ratio, and the distributed synchronization signal may have the same frequency as the reference signal input to the phase comparator.

또한, 본원의 일 실시예에 있어서, 엔 카운터는 레퍼런스 신호의 주기를 소정 비율로 분배하고, 분배된 레퍼런스 신호는 위상 비교기에 입력되는 동기 신호와 동일한 주파수를 갖는 것일 수 있다. Also, in one embodiment of the present invention, the N counter divides the period of the reference signal at a predetermined ratio, and the distributed reference signal may have the same frequency as the synchronizing signal input to the phase comparator.

또한, 본원의 일 실시예에 있어서, 저주파 동기 신호를 생성하는 방법에 있어서,고주파 신호를 레퍼런스 신호로 출력하는 단계, 레퍼런스 신호를 입력 신호로 하여 레퍼런스 신호의 주파수에 대응하는 전압 신호를 출력하는 단계, 출력되는 전압 신호를 필터링하는 단계, 필터링된 신호에 기초하여 필터링된 신호에 대응하는 동기 신호를 생성하는 단계를 포함하되, 생성된 동기 신호는 위상고정 루프의 알 카운터 측으로 분기하여 입력되는 것인 방법을 제공할 수 있다. In another embodiment of the present invention, there is provided a method of generating a low-frequency synchronizing signal, comprising: outputting a high-frequency signal as a reference signal; outputting a voltage signal corresponding to a frequency of the reference signal, , Filtering the output voltage signal, and generating a synchronization signal corresponding to the filtered signal based on the filtered signal, wherein the generated synchronization signal is branched into the al counter side of the phase locked loop Method can be provided.

또한, 본원의 일 실시예에 있어서, 전압 신호를 출력하는 단계는 고주파 신호에 대응하는 레퍼런스 신호의 주파수 클럭의 속도를 조절하는 단계, 레퍼런스 신호를 분배하는 단계, 동기 신호를 분배하는 단계, 분배된 레퍼런스 신호 및 동기 신호를 비교하여, 레퍼런스 신호 및 동기 신호의 주파수 차이를 출력하는 단계, 출력되는 주파수 차이에 기초하여 주파수 차이에 대응하는 전압으로 변환하는 단계를 포함하는 것일 수 있다. Further, in one embodiment of the present invention, the step of outputting the voltage signal comprises the steps of adjusting the speed of the frequency clock of the reference signal corresponding to the high frequency signal, distributing the reference signal, distributing the synchronizing signal, Comparing the reference signal and the synchronizing signal, outputting the frequency difference between the reference signal and the synchronizing signal, and converting the frequency difference to a voltage corresponding to the frequency difference based on the output frequency difference.

상술한 과제 해결 수단은 단지 예시적인 것으로서, 본원을 제한하려는 의도로 해석되지 않아야 한다. 상술한 예시적인 실시예 외에도, 도면 및 발명의 상세한 설명에 추가적인 실시예가 존재할 수 있다. The above-described task solution is merely exemplary and should not be construed as limiting the present disclosure. In addition to the exemplary embodiments described above, there may be additional embodiments in the drawings and the detailed description of the invention.

전술한 본원의 과제 해결 수단에 의하면, 상용 위상고정 루프 장치를 이용하여 별도의 추가 구성(프리스케일러 등) 없이도 저주파 동기 신호를 재생성할 수 있다. 외부에 있는 프리스케일러를 사용하지 않아도 저주파 동기 신호를 재생성할 수 있다. According to the above-described task solution of the present invention, a low-frequency synchronizing signal can be regenerated without using a separate additional configuration (prescaler, etc.) using a conventional phase locked loop device. The low-frequency sync signal can be regenerated without using an external prescaler.

도 1은 본원의 일 실시예에 따른 위상고정 루프를 나타내는 도면이다.
도 2는 본원의 일 실시예에 따른 저주파 동기신호를 재생성하는 장치를 나타내는 도면이다.
도 3은 본원의 일 실시예에 따른 발진기 및 설정 방법을 나타내는 도면이다.
도 4는 본원의 일 실시예에 따른 저주파 동기 신호를 재생성하는 방법을 나타내는 도면이다. 1 is a diagram illustrating a phase locked loop according to an embodiment of the present invention.
2 is a block diagram of an apparatus for regenerating a low frequency synchronization signal according to an embodiment of the present invention.
3 is a diagram illustrating an oscillator and a setting method according to an embodiment of the present invention.
4 is a diagram illustrating a method for regenerating a low frequency synchronization signal according to an embodiment of the present invention.

아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. It should be understood, however, that the present invention may be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In the drawings, the same reference numbers are used throughout the specification to refer to the same or like parts.

본원 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. Throughout this specification, when a part is referred to as being "connected" to another part, it is not limited to a case where it is "directly connected" but also includes the case where it is "electrically connected" do.

본원 명세서 전체에서, 어떤 부재가 다른 부재 "상에", "상부에", "상단에", "하에", "하부에", "하단에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다. It will be appreciated that throughout the specification it will be understood that when a member is located on another member "top", "top", "under", "bottom" But also the case where there is another member between the two members as well as the case where they are in contact with each other.

본원 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. Throughout this specification, when an element is referred to as "including " an element, it is understood that the element may include other elements as well, without departing from the other elements unless specifically stated otherwise.

도 1은 본원의 일 실시예에 따른 위상고정 루프를 나타내는 도면이다. 도 1에서는 위상고정 루프를 이용하여 발진기가 특정 주파수원을 만들어내는 실시예가 설명된다. 일반적으로 위상고정 루프는 주파수원이 주변 환경에 따라 흔들리지 않도록 고정할 수 있고, 고정된 주파수를 발진기를 통해 출력할 수 있다. 1 is a diagram illustrating a phase locked loop according to an embodiment of the present invention. In Fig. 1, an embodiment is described in which the oscillator generates a specific frequency source using a phase locked loop. In general, the phase locked loop can be fixed so that the frequency source does not fluctuate depending on the surrounding environment, and a fixed frequency can be output through the oscillator.

도 1을 참조하면, 기존의 위상고정 루프는 기준 신호 출력부(110)를 통해 출력되는 기준 신호를 외부의 프리스케일러(121)와 알 카운터(123)를 통해 위상 비교기(124)로 입력되고, 필터부(130)를 거쳐 불필요한 성분이 제거된 주파수를 전압제어 발진기(140)을 통해 동기 신호를 출력하게 된다. 1, a conventional phase locked loop receives a reference signal output from a reference signal output unit 110 through an external prescaler 121 and an al counter 123 to a phase comparator 124, And outputs a synchronizing signal through a voltage controlled oscillator 140 at a frequency at which unnecessary components are removed through a frequency divider 130.

전압제어 발진기(140)을 통해 출력되는 동기 신호는 분기되어 위상고정 루프부(120) 내부의 프리스케일러(121)로 입력되고, 엔 카운터(122)를 거쳐 위상 비교기로 입력될 수 있다. 이후, 위상 비교기(124)는 알 카운터(123)를 통해 입력되는 기준 신호와, 엔 카운터(122)를 통해 입력되는 동기 신호 간의 위상을 비교하여 그 차이에 대한 위상을 차지 펌프(125)로 전송할 수 있다. 차지 펌프(125)는 차이에 대한 위상을 전압으로 전환하여, 전압제어 발진기(140)으로 입력함으로써, 위상이 고정된 주파수를 출력할 수 있으며, 주변 환경에 의해 출력되는 주파수가 변하는 경우에도, 기준 신호와 동기 신호간의 위상을 지속적으로 비교함으로써 출력되는 주파수의 위상이 고정될 수 있도록 할 수 있다. The synchronizing signal outputted through the voltage controlled oscillator 140 is branched and inputted to the prescaler 121 in the phase locked loop unit 120 and inputted to the phase comparator through the yen counter 122. Thereafter, the phase comparator 124 compares the phase between the reference signal input through the AL counter 123 and the synchronizing signal input through the EN counter 122, and transmits the phase of the difference to the charge pump 125 . The charge pump 125 can output a fixed-phase frequency by switching the phase for the difference to a voltage and inputting it to the voltage-controlled oscillator 140. Even when the frequency output by the surrounding environment changes, The phase of the output frequency can be fixed by continuously comparing the phase between the signal and the synchronization signal.

도 1에 도시된 각 구성의 자세한 동작에 대해서는 후술되는 도 2를 통해 다시 한번 설명된다. 도 2는 본원의 일 실시예에 따른 저주파 동기신호를 재생성하는 장치를 나타내는 도면이다. 도 2를 참조하면, 저주파 동기신호를 재생성하는 장치는 기준신호 출력부(110), 위상고정 루프부(120), 필터부(130) 및 전압제어 발진기(140)을 포함한다. 다만, 도 2에 도시된 각 부의 구성이 앞서 도시된 것들로 한정되는 것은 아니다. Detailed operation of each configuration shown in FIG. 1 will be described again with reference to FIG. 2 to be described later. 2 is a block diagram of an apparatus for regenerating a low frequency synchronization signal according to an embodiment of the present invention. Referring to FIG. 2, an apparatus for regenerating a low frequency synchronizing signal includes a reference signal output unit 110, a phase locked loop unit 120, a filter unit 130, and a voltage controlled oscillator 140. However, the configuration of each part shown in FIG. 2 is not limited to those shown in the foregoing.

기준 신호 출력부(110)는 전압제어 발진기(140)를 통해 출력되는 동기 신호가 원하는 위상을 갖는지 여부를 판단하기 위한 기준 신호를 출력할 수 있다. 예를 들면, 온도 변화에 흔들림이 없는 안정적인 주파수를 출력하는 크리스탈 또는 TCXO(Temperature Compensated X-tal Oscillator)를 이용하여 저주파를 출력할 수 있다. The reference signal output unit 110 may output a reference signal for determining whether the synchronization signal output through the voltage controlled oscillator 140 has a desired phase. For example, a crystal or TCXO (Temperature Compensated X-tal Oscillator) that outputs a stable frequency with no fluctuation in temperature can be used to output low frequencies.

본원의 실시예에 따른 기준 신호 출력부(110)는 고주파 신호를 출력할 수 있다. 예를 들면, 기준 신호 출력부(110)는 800MHz의 주파수를 레퍼런스 신호로써 출력할 수 있다. 다만, 기준 신호 출력부(110)을 통해 출력되는 주파수의 크기, 파장 또는 위상 등이 앞서 예시된 주파수로 한정되는 것은 아니다. The reference signal output unit 110 according to the embodiment of the present invention can output a high frequency signal. For example, the reference signal output section 110 can output a frequency of 800 MHz as a reference signal. However, the size, wavelength, or phase of the frequency output through the reference signal output unit 110 is not limited to the frequency illustrated above.

위상고정 루프부(120, PLL: Phase Locked Loop)는 레퍼런스 신호를 입력 신호로 하여 레퍼런스 신호의 주파수에 대응하는 전압을 출력할 수 있다. 예를 들면, 위상고정 루프부(120)는 송신된 레퍼런스 신호의 위상을 동기시키는 위상동기 루프일 수 있다. 위상동기는 기준신호원에 관해 일정한 위상각에서 동작하도록 발진기 또는 신호발생기를 제어하는 것으로, 위상 동기는 입력과 출력을 독립적으로 수행하여 전송로의 지연변동이나 흐트러짐에 따른 입력신호의 위상변동에 대하여 시간위치에 입력신호의 프레임 위상을 맞추는 것을 의미할 수 있다. A phase locked loop (PLL) 120 can output a voltage corresponding to a frequency of a reference signal using a reference signal as an input signal. For example, the phase locked loop unit 120 may be a phase locked loop that synchronizes the phase of the transmitted reference signal. The phase synchronization controls the oscillator or the signal generator to operate at a constant phase angle with respect to the reference signal source. The phase synchronization is performed independently of the input and the output so that the phase shift of the input signal due to the delay variation or disturbance of the transmission line It may mean matching the frame phase of the input signal to the time position.

도 2를 참조하면 위상고정 루프부(120)는 프리스케일러(121), 엔 카운터(122), 알 카운터(123), 위상 비교기(124) 및 차지 펌프(125)를 포함한다. 다만, 위상고정 루프부(120)의 구성이 이에 한정되는 것은 아니다. Referring to FIG. 2, the phase locked loop unit 120 includes a prescaler 121, an AND counter 122, an AL counter 123, a phase comparator 124, and a charge pump 125. However, the configuration of the phase locked loop unit 120 is not limited thereto.

프리스케일러(121)는 기준 신호 출력부(110)를 통해 출력되는 레퍼런스 신호의 주파수 클럭의 속도를 조절할 수 있다. 기준 신호 출력부(110)를 통해 출력되는 레퍼런스 신호는 1 초간 파장의 수를 세는 경우 매우 큰 메모리가 필요할 수 있다. 예를 들어, 800MHz의 경우 ns단위의 매우 짧은 시간이 기준 시간이 될 수 있어, 기준 시간 동안의 파장 수를 세는데 어려움이 따를 수 있다. 다시 말해, 프리스케일러(121)는 레퍼런스 신호를 배수에 따라 결정되는 느린 클럭으로 바꿔서 기준 시간 동안 카운트의 수를 셀 수 있도록 할 수 있다. 예를 들어, 프리스케일러(121)가 32인경우, 32번의 파장을 한번으로 인식할 수 있으며, 레퍼런스 신호가 800MHz의 주파수를 갖는 경우, 25MHz의 느린 클럭의 주파수로 바꿀 수 있다. The prescaler 121 can adjust the speed of the frequency clock of the reference signal output through the reference signal output unit 110. [ The reference signal output through the reference signal output unit 110 may require a very large memory when counting the number of wavelengths for one second. For example, in the case of 800 MHz, a very short time in units of ns can be the reference time, and it may be difficult to count the number of wavelengths during the reference time. In other words, the prescaler 121 can change the reference signal to a slower clock determined by a multiple, so that it can count the number of counts during the reference time. For example, if the prescaler 121 is 32, the wavelength of 32 can be recognized once, and when the reference signal has a frequency of 800 MHz, it can be changed to a frequency of a slow clock of 25 MHz.

엔 카운터(122)는 레퍼런스 신호를 분배할 수 있으며, 알 카운터(123)는 전압제어 발진기(140)에서 생성된 동기 신호를 분배할 수 있다. 일반적으로 카운터(Counter)는 주파수를 정확한 비율로 나누는 장치로서, 한 주기의 신호가 입력되면 반 주기의 신호를 출력하는 동작을 수행할 수 있다. 다시 말해 카운터는 입력된 신호를 특정 비율로 나눠 원하는 비율로 낮춰진 주파수의 신호를 생성할 수 있다. 이 때, 엔 카운터(122)는 기준 신호 출력부(110)를 통해 출력되는 레퍼런스 신호를 분배할 수 있고, 알 카운터(123)는 전압제어 발진기(140)에서 생성된 동기 신호를 분배할 수 있다. 엔 카운터(122) 및 알 카운터(123)는 각각 레퍼런스 신호 및 동기 신호가 같은 주파수를 갖도록 알맞은 비율로 분배할 수 있다. 이 때, 신호를 특정 비율로 나누는 배분비율 또는 분배비율은 소정 프로그램에 따라 사용자가 조절할 수도 있다. 다시 말해, 알 카운터(123)는 동기 신호의 주기를 소정 비율로 분배하여, 분배된 동기 신호가 위상 비교기(124)에 입력되는 레퍼런스 신호와 동일한 주파수를 갖도록 하고, 엔 카운터(122)는 레퍼런스 신호의 주기를 소정 비율로 분배하여, 분배된 레퍼런스 신호가 위상 비교기(124)에 입력되는 동기 신호와 동일한 주파수를 갖도록 할 수 있다. The NACK counter 122 may distribute the reference signal and the AL counter 123 may distribute the synchronization signal generated by the voltage controlled oscillator 140. [ In general, the counter Counter is a device for dividing a frequency by an accurate ratio, and can perform an operation of outputting a signal of a half cycle when a signal of one cycle is inputted. In other words, the counter can generate a signal of a frequency lowered to a desired ratio by dividing the input signal by a specific ratio. At this time, the EN counter 122 can distribute the reference signal output through the reference signal output unit 110, and the AL counter 123 can distribute the synchronization signal generated by the voltage control oscillator 140 . The EN counter 122 and the AL counter 123 can distribute the reference signal and the synchronization signal at an appropriate ratio so that they have the same frequency. At this time, the distribution ratio or the distribution ratio for dividing the signal by a specific ratio may be adjusted by a user in accordance with a predetermined program. In other words, the al counter 123 divides the period of the synchronizing signal at a predetermined ratio so that the divided synchronizing signal has the same frequency as that of the reference signal input to the phase comparator 124, and the yen counter 122 outputs the reference signal The divided reference signal may have the same frequency as that of the synchronizing signal input to the phase comparator 124. [

위상 비교기(124)는 분배된 레퍼런스 신호 및 분배된 동기 신호를 비교하여 분배된 레퍼런스 신호 및 분배된 동기 신호의 주파수 차이를 출력할 수 있다. 예를 들면, 위상 비교기(124)는 엔 카운터(122) 및 알 카운터(123)을 통해 분배된 레퍼런스 신호 및 분배된 동기 신호를 비교하여 차이에 해당하는 펄스 열을 생성할 수 있다. 좀 더 상세히 말하면, 위상 비교기(124)는 두 개의 주파수 신호를 입력 받아, 두 주파수 간의 주파수 또는 위상 차이를 출력할 수 있다. 두 개의 주파수 신호가 차이가 있는 경우, 차이에 대응하는 특정한 클럭을 생성할 수 있다. 위상 비교기(124)는 두 신호의 차이에 따라 주파수의 폭이 달라지고, 어긋나는 순서에 따라 부호를 바꿔 원래 나와야 할 신호의 파형인 레퍼런스 신호 및 현재 출력되고 잇는 신호의 파형인 동기 신호 간의 차이를 정량적으로 계산할 수 있다. The phase comparator 124 compares the distributed reference signal and the distributed synchronous signal, and outputs the frequency difference between the distributed reference signal and the distributed synchronous signal. For example, the phase comparator 124 may compare the divided reference signal and the distributed synchronous signal through the N-counter 122 and the AL counter 123 to generate a pulse train corresponding to the difference. More specifically, the phase comparator 124 may receive two frequency signals and output frequency or phase difference between the two frequencies. If the two frequency signals are different, a specific clock corresponding to the difference can be generated. The phase comparator 124 changes the width of the frequency according to the difference between the two signals, changes the sign according to the order in which the two signals differ, and quantizes the difference between the reference signal, which is the waveform of the original signal, and the synchronous signal, .

차지 펌프(125)는 출력되는 주파수 차이에 기초하여 주파수 차이에 대응하는 전압으로 변환할 수 있다. 일반적으로 펄스의 폭, 즉 두 주파수간의 차이를 적분하면 두 주파수간의 차이를 조절할 수 있는 전압에 대응하는 크기를 구할 수 있다. 차지 펌프(125)는 펄스 신호에 따라 특정량의 전하를 밀거나 또는 당기는 동작을 수행하는 전자회로 일 수 있다. 다시 말해, 차지 펌프(125)는 레퍼런스 신호와 전압제어 발진기(140)를 통해 출력되는 동기 신호 간의 차이만큼 전하량을 밀거나 또는 당겨줄 수 있다. 이 때, 차지 펌프(125)는 기준 전압값에 기초하여 두 신호간의 차이에 따라 전압을 올리거나 내리는 동작을 수행할 수 있다. 전압을 올리기 위해 전하가 필요하면 밀어주고, 전압을 내리기 위해 전하를 빼는 동작을 수행하는 동안 전하를 당길 수 있다. 다시 말해, 위상 비교기(124)에서 양의 주파수가 들어오면 주파수의 폭에 해당하는 전하량만큼 밀어내어 출력 전압을 상승시키고, 음의 주파수가 들어오면 주파수 폭에 해당하는 전하량을 당겨내어, 출력 전압을 감소시킬 수 있다. The charge pump 125 can convert the voltage corresponding to the frequency difference based on the output frequency difference. In general, by integrating the pulse width, that is, the difference between two frequencies, a magnitude corresponding to a voltage capable of controlling the difference between the two frequencies can be obtained. The charge pump 125 may be an electronic circuit that performs an operation to push or pull a specific amount of charge in response to a pulse signal. In other words, the charge pump 125 can push or pull the amount of charge by the difference between the reference signal and the synchronizing signal output through the voltage controlled oscillator 140. At this time, the charge pump 125 can perform the operation of raising or lowering the voltage according to the difference between the two signals based on the reference voltage value. The charge can be pulled up to boost the voltage as needed, and the charge can be pulled while the charge is subtracted to lower the voltage. In other words, when the positive frequency is inputted in the phase comparator 124, the output voltage is increased by pushing the amount of charge corresponding to the width of the frequency, and when the negative frequency is inputted, the amount of charge corresponding to the frequency width is pulled out, .

필터부(130)는 위상고정 루프부(120)을 통해 출력되는 전압을 필터링할 수 있다. 예를 들어, 필터부(130)은 동기 신호의 루프(전압 제어 발진기(140)을 통해 출력되는 주파수가 분기하여 알 카운터(123)으로 입력되는 일련의 동작) 동작 중에 발생하는 주파수의 불필요한 성분을 필터링 할 수 있다. 일반적으로 필터부(140)는 루프 패스 필터(Loop Pass Filter)라고 하며, 로우 패스 필터(Low Pass Filter)구조로 구성될 수 있다. 다시 말해, 필터부(130)는 차지 펌프(125)를 통해 생성된 전압 외에 불필요한 성분을 필터링하여 제거할 수 있다. 이 경우, 필터부(130)는 로우 패스 필터를 이용하여 낮은 주파수를 제외한 주파수를 필터링 함으로써, 전압을 제외한 성분을 제거할 수 있다. 필터부(130)는 하모닉 신호 및 불필요한 성분을 제거기 위해, 로우 패스 필터를 병렬 구조로 형성할 수도 있다. The filter unit 130 may filter the voltage output through the phase locked loop unit 120. For example, the filter unit 130 outputs unnecessary components of a frequency occurring during a loop of a synchronizing signal (a series of operations in which the frequency output through the voltage controlled oscillator 140 is branched and input to the counter 123) Can be filtered. In general, the filter unit 140 is referred to as a loop pass filter, and may be configured as a low pass filter. In other words, the filter unit 130 can filter out unnecessary components in addition to the voltage generated through the charge pump 125. In this case, the filter unit 130 filters a frequency other than a low frequency by using a low-pass filter, thereby removing a component other than the voltage. The filter unit 130 may form a low-pass filter in a parallel structure in order to remove harmonic signals and unnecessary components.

전압제어 발진기(140)는 필터링된 전압에 기초하여 필터링된 전압에 대응하는 동기 신호를 생성할 수 있다. 발진기는 입력전압에 따라 특정한 주파수를 출력할 수 있다. 이 때, 출력되는 동기 신호는 기준 신호 출력부(110)을 통해 출력되는 레퍼런스 신호에 대응하는 주파수일 수 있다. 전압제어 발진기(140)을 통해 생성되는 동기 신호는 위상고정 루프부(120)의 알 카운터(123) 측으로 분기하여 입력될 수 있다. 전압제어 발진기(140)를 통해 생성되는 동기 신호는 주변 환경의 영향을 받아 출력되는 주파수가 변할 수 있으며, 위상고정 루프부(120)의 알 카운터(123)로 분기되어 위상 비교기(124)를 통해 레퍼런스 신호와 동기 신호의 위상차이에 대응하는 전압을 인가 받음으로써, 전압제어 발진기(140)는 레퍼런스 신호에 대응하는 동기 신호를 생성할 수 있다. 예를 들어, 전압제어 발진기(140)는 VCO(Voltage Controlled Oscillator) 또는 VCXO(Voltage Controlled Crystal Oscillator)가 될 수 있다. 전압제어 발진기(140)는 인가되는 전압에 따라 다른 주파수를 생성할 수 있다. 일반적으로 VCO는 고주파를 생성하며, VCXO는 저주파를 생성할 수 있다. The voltage controlled oscillator 140 may generate a synchronization signal corresponding to the filtered voltage based on the filtered voltage. The oscillator can output a specific frequency according to the input voltage. In this case, the output sync signal may be a frequency corresponding to the reference signal output through the reference signal output unit 110. [ The synchronization signal generated through the voltage controlled oscillator 140 may be branched to the AL counter 123 side of the phase locked loop unit 120. [ The frequency of the synchronous signal generated through the voltage controlled oscillator 140 may vary due to the influence of the surrounding environment and may be branched to the al counter 123 of the phase locked loop unit 120 and may be transmitted through the phase comparator 124 By receiving a voltage corresponding to the phase difference between the reference signal and the synchronization signal, the voltage control oscillator 140 can generate a synchronization signal corresponding to the reference signal. For example, the voltage controlled oscillator 140 may be a voltage controlled oscillator (VCO) or a voltage controlled crystal oscillator (VCXO). The voltage controlled oscillator 140 can generate different frequencies depending on the applied voltage. Generally, VCO generates high frequency, and VCXO can generate low frequency.

일반적으로, 위상고정 루프(120)는 주파수를 고정시키기 위해 레퍼런스 신호를 알 카운터(123)로 나눈 주파수와 전압제어 발진기(140)에서 출력되는 주파수에 프리스케일러(121) 및 엔 카운터(122로 나눈 주파수를 위상 비교기(124)에서 비교하여 그에 해당하는 오차 펄스를 생성하고, 생성된 오차 펄스를 차지 펌프(125)와 필터부(130)에서 전압으로 바꾸어 전압제어 발진기(140)에 제어 전압으로 전달되고, 전압제어 발진기(140)는 전달된 제어 전압에 기초하여 생성되는 주파수를 변화시킬 수 있다. 위상고정 루프(120)는 위와 같은 동작을 반복(Loop)하여 주파수를 안정시키거나 고정시킬 수 있다. In general, the phase locked loop 120 includes a frequency divider 121 for dividing the frequency of the reference signal divided by the al counter 123 and a frequency divider 123 for dividing the output frequency of the voltage controlled oscillator 140, And the error pulse is generated by the phase comparator 124. The generated error pulse is converted into a voltage by the charge pump 125 and the filter unit 130 to be transmitted to the voltage controlled oscillator 140 as a control voltage , The voltage-controlled oscillator 140 may vary the frequency generated based on the transmitted control voltage. The phase-locked loop 120 loops the above operation to stabilize or fix the frequency.

예를 들면, 기준이 되는 레퍼런스 신호와 전압제어 발진기(140)에서 출력된 동기 신호를 비교하여 레퍼런스 신호보다 동기 신호가 더 큰 경우 전압제어 발진기(140)에 가해지는 제어 전압은 낮아지게 된다. 일반적으로 전압제어 발진기(140) 중 VCO는 주파수의 가변을 위해 VARICAP DIODE를 사용할 수 있는데, 전압이 낮은 경우, 캐패시턴스(Capacitance)가 증가하여 VCO의 출력 주파수도 낮아지게 된다. 한편, 레퍼런스 신호가 동기신호보다 큰 경우, 제어 전압은 높아지고, 이 때, 캐패시턴스가 감소하여 VCO의 출력 주파수는 증가하게 된다. For example, when the reference signal as the reference is compared with the synchronizing signal output from the voltage-controlled oscillator 140 and the synchronizing signal is larger than the reference signal, the control voltage applied to the voltage-controlled oscillator 140 is lowered. In general, a VCO of the voltage controlled oscillator 140 can use a VARICAP DIODE for varying the frequency. When the voltage is low, the capacitance increases and the output frequency of the VCO also decreases. On the other hand, when the reference signal is larger than the synchronizing signal, the control voltage increases, and at this time, the capacitance decreases and the output frequency of the VCO increases.

위상고정 루프부(120)의 알 카운터(123)에 대한 입력은 일반적으로 100MHz 이하이기 때문에, 기준 신호 출력부(110)를 통해 출력되는 레퍼런스 신호가 100MHz를 초과하게 되면, 알 카운터(123)는 정상적으로 동작할 수 없다. 따라서, 도 1에과 같이, 기준 신호 출력부(110)를 통해 저주파를 출력하는 크리스탈 또는 TCXO 대신 기준이 되는 주파수를 입력하여 100MHz를 초과하는 경우, 알 카운터(123)에 레퍼런스 신호를 인가하기 위해 외부에 별도의 프리스케일러를 더 구비하는 구성이 될 수 있다. Since the input to the AL counter 123 of the PLL unit 120 is generally 100 MHz or less, when the reference signal output through the reference signal output unit 110 exceeds 100 MHz, the AL counter 123 Can not operate normally. 1, a reference frequency is input instead of a crystal or a TCXO outputting a low frequency through the reference signal output unit 110, and when a reference frequency is exceeded, a reference signal is applied to the al counter 123 A separate prescaler may be additionally provided in the memory.

하지만 기준 신호 출력부(110)를 통해 출력되는 레퍼런스 신호가 고주파이고, 전압 제어 발진기(140)를 통해 출력되는 동기 신호가 저주파인 경우, 도 2와 같이 위상고정 루프(120) 내의 프리스케일러(121)에 레퍼런스 신호를 인가하여, 레퍼런스 신호가 100MHz를 초과하는 경우에도 엔 카운터(22)를 통해 분배되어 위상 비교기(124)에 입력될 수 있고, 전압제어 발진기(140)을 통해 출력되는 동기 신호가 100MHz 이하의 저주파이기 때문에, 분기되어 별도의 프리스케일러 없이 위상고정 루프(120)의 알 카운터(123)로 분기시켜, 위상 비교기(124)에 입력할 수 있다. However, when the reference signal output through the reference signal output unit 110 is a high frequency and the synchronizing signal output through the voltage controlled oscillator 140 is a low frequency, the prescaler 121 in the phase locked loop 120, Even when the reference signal exceeds 100 MHz, the reference signal can be distributed to the phase comparator 124 through the N-counter 22 and the synchronous signal output through the voltage-controlled oscillator 140 can be supplied to the phase comparator 124 at 100 MHz It can be branched to the AL counter 123 of the phase locked loop 120 without a separate prescaler and input to the phase comparator 124. [

다시 말해, 기준 신호 출력부(110)를 통해 출력되는 레퍼런스 신호가 고주파이고, 전압제어 발진기(140)를 통해 분기되는 기준 신호가 저주파인 경우, 종래에는 레퍼런스 신호가 외부에 별도 구성된 프리스케일러를 거쳐 알 카운터(123)로 입력되고, 동기 신호가 위상고정 루프부(120) 내의 프리스케일러(121)를 거쳐 엔 카운터(122)로 입력됨으로써 두 신호를 비교하는 구성을 구비할 수 있었다. 하지만, 본원은 기준 신호 출력부(110)를 통해 출력되는 레퍼런스 신호를 위상고정 루프부(120) 내의 프리스케일러(121)를 거쳐 엔 카운터(122)로 입력시키고, 전압제어 발진기(140)를 통해 분기되는 동기 신호를 별도의 프리스케일러를 거치지 않고 위상고정 루프부(120) 내의 알 카운터(123)에 입력함으로써, 불필요한 구성을 줄일 수 있는 효과를 가진다. In other words, when the reference signal output through the reference signal output section 110 is a high frequency and the reference signal branched through the voltage controlled oscillator 140 is a low frequency, conventionally, the reference signal is transmitted through a prescaler A configuration in which the two signals are input to the counter 123 and the synchronous signal is input to the yen counter 122 through the prescaler 121 in the phase locked loop unit 120 to compare the two signals. However, in the present invention, the reference signal output through the reference signal output unit 110 is input to the yen counter 122 through the prescaler 121 in the phase locked loop unit 120, An unnecessary configuration can be reduced by inputting the synchronization signal to the AL counter 123 in the phase locked loop unit 120 without going through a separate prescaler.

도 3(a) 내지 도3(b)는 본원의 일 실시예에 따른 전압제어 발진기 및 그 설정 방법을 나타내는 도면이다. 도 3(a)를 참조하면, 전압제어 발진기(140)에서 정특성의 VCXO를 사용하는 경우, 알 카운터(123)에 입력되는 동기 신호에 대한 주파수를 가변 해야 하기 때문에 주파수 특성을 반대로 사용해야 한다. 3 (a) to 3 (b) are views showing a voltage-controlled oscillator and a setting method thereof according to an embodiment of the present invention. Referring to FIG. 3 (a), when the VCXO having the positive characteristic is used in the voltage-controlled oscillator 140, the frequency of the synchronizing signal input to the counter 123 must be varied.

도 3(b)를 참조하면, 동기 신호는 10MHz이고, 레퍼런스 신호는 800MHz, 위상 비교기(124)이 입력되는 신호가 1Mhz, 프리스케일러(121)의 배율이 32라고 가정하면, 단계 S301에서 전압제어 발진기(140)를 통해 입력되는 동기 신호를 1MHz로 만들기 위해 알 카운터(123)에 입력된 동기 신호가 1MHz가 되도록 알 카운터(123)를 설정할 수 있다. 단계 S302에서 800MHz의 레퍼런스 신호가 1MHz가 되어 위상 비교기(124)에 입력되도록 엔 카운터(122)를 설정할 수 있다. 이 때, 알 카운터(123)는 동기 신호가 10등분되도록 설정될 수 있고, 엔 카운터(121)는 레퍼런스 신호가 25등분 되도록 설정될 수 있다. 단계 S303에서 위상 비교기(124)를 통해 출력된 주파수 차이에 해당하는 전압을 제어 레지스터(Register)로서 설정할 수 있다. 이 때, 극성은 (-)가 될 수 있다. 단계 S304에서 소정 시간 동안 딜레이 후, 단계 S306에서 위상 비교기(124)는 동기 신호 및 레퍼런스 신호를 비교하여 두 주파수간의 차이를 비교하여, 두 주파수가 일치하는 경우, 락 상태라고 판단하여 단계S304로 돌아가고, 두 주파수 간의 차이가 발생하는 경우, 단계 S301로 돌아가 알 카운터(123) 및 엔 카운터(122)의 설정을 변경할 수 있다. 3B, assuming that the synchronous signal is 10 MHz, the reference signal is 800 MHz, the signal input to the phase comparator 124 is 1 MHz, and the magnification of the prescaler 121 is 32, in step S301, The AL counter 123 can be set so that the synchronizing signal input to the AL counter 123 becomes 1 MHz in order to make the synchronizing signal input through the RS 140 to 1 MHz. The ENCounter 122 can be set so that the 800 MHz reference signal becomes 1 MHz and is input to the phase comparator 124 in step S302. At this time, the AL counter 123 may be set so that the sync signal is divided into 10 equal parts, and the EN counter 121 may be set such that the reference signal is divided into 25 equal parts. The voltage corresponding to the frequency difference output through the phase comparator 124 in step S303 may be set as a control register. At this time, the polarity may be negative (-). After delaying for a predetermined period of time in step S304, the phase comparator 124 compares the synchronizing signal and the reference signal in step S306 and compares the difference between the two frequencies. If the two frequencies coincide, the phase comparator 124 determines that it is in the locked state and returns to step S304 , When the difference between the two frequencies occurs, the flow returns to step S301 to change the settings of the al counter 123 and the yen counter 122. [

도 4는 본원의 일 실시예에 따른 저주파 동기 신호를 재생성하는 방법을 나타내는 도면이다. 도 4에 도시된 저주파 동시 신호를 재생성하는 방법은 도 1 내지 도 3을 통해 설명된 저주파 동기 신호를 생성하는 장치(10)의 동작을 수행한다. 따라서, 이하 생략된 내용이라고 하더라도 앞서 설명된 도 1 내지 도 3에서 설명된 장치에 대한 설명은 도 4에도 적용되므로 자세한 내용은 생략된다. 4 is a diagram illustrating a method for regenerating a low frequency synchronization signal according to an embodiment of the present invention. The method of regenerating the low-frequency simultaneous signal shown in Fig. 4 performs the operation of the apparatus 10 for generating the low-frequency synchronizing signal described with reference to Figs. Therefore, although omitted in the following description, the description of the apparatus described in FIGS. 1 to 3 described above is also applied to FIG. 4 so that detailed description thereof will be omitted.

도 4를 참조하면, 단계 S401에서 고주파 신호를 레퍼런스 신호로 출력하고, 단계 S402에서 레퍼런스 신호를 입력신호로 하여 레퍼런스 신호의 주파수에 대응하는 전압 신호를 출력할 수 있다. Referring to FIG. 4, in step S401, a high-frequency signal is output as a reference signal, and in step S402, a voltage signal corresponding to the frequency of the reference signal may be output using the reference signal as an input signal.

단계 403에서 출력되는 전압 신호를 필터링하고, 단계 S404에서 필터링된 신호에 기초하여 필터링된 신호에 대응하는 동기 신호를 생성할 수 있다. 이 때, 생성되는 동기 신호는 분기하여 위상고정 루프(120)의 알 카운터(123)측으로 분기하여 입력될 수 있다. The voltage signal output in step 403 may be filtered and a synchronization signal corresponding to the filtered signal may be generated based on the filtered signal in step S404. At this time, the generated synchronizing signal can be branched and inputted to the AL counter 123 side of the phase locked loop 120 and branched.

단계 S402에서 전압 신호는 고주파 신호에 대응하는 레퍼런스 신호의 주파수 클럭의 속도를 조절하고, 레퍼런스 신호를 분배하고, 동기 신호를 분배하고, 분배된 레퍼런스 신호 및 동기 신호를 비교하여, 레퍼런스 신호 및 동기 신호의 주파수 차이를 출력하고, 출력되는 주파수 차이에 기초하여 주파수 차이에 대응하는 전압으로 변환함으로써 출력될 수 있다. In step S402, the voltage signal adjusts the speed of the frequency clock of the reference signal corresponding to the high-frequency signal, distributes the reference signal, distributes the synchronizing signal, compares the divided reference signal and the synchronizing signal, And converting the frequency difference into a voltage corresponding to the frequency difference based on the output frequency difference.

본원의 일 실시 예에 따른 저주파 동기신호의 재생성 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다. The method of regenerating the low frequency synchronization signal according to an exemplary embodiment of the present invention may be implemented in the form of a program command that can be executed through various computer means and recorded in a computer readable medium. The computer-readable medium may include program instructions, data files, data structures, and the like, alone or in combination. The program instructions recorded on the medium may be those specially designed and constructed for the present invention or may be available to those skilled in the art of computer software. Examples of computer-readable media include magnetic media such as hard disks, floppy disks, and magnetic tape; optical media such as CD-ROMs and DVDs; magnetic media such as floppy disks; Magneto-optical media, and hardware devices specifically configured to store and execute program instructions such as ROM, RAM, flash memory, and the like. Examples of program instructions include machine language code such as those produced by a compiler, as well as high-level language code that can be executed by a computer using an interpreter or the like. The hardware devices described above may be configured to operate as one or more software modules to perform the operations of the present invention, and vice versa.

전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다. It will be understood by those of ordinary skill in the art that the foregoing description of the embodiments is for illustrative purposes and that those skilled in the art can easily modify the invention without departing from the spirit or essential characteristics thereof. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive. For example, each component described as a single entity may be distributed and implemented, and components described as being distributed may also be implemented in a combined form.

본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다. The scope of the present invention is defined by the appended claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be interpreted as being included in the scope of the present invention.

110: 기준 신호 출력부
120: 위상고정 루프부
121: 프리스케일러
122: 엔 카운터
123: 알 카운터
124: 위상 비교기
125: 차지펌프
130: 필터부
140: 전압제어 발진기110: Reference signal output section
120: phase locked loop unit
121: Prescaler
122: yen counter
123: Al Counter
124: phase comparator
125: charge pump
130:
140: Voltage controlled oscillator

Claims (10)

저주파 동기 신호를 생성하는 장치에 있어서,
고주파 신호를 레퍼런스 신호로 출력하는 기준 신호 출력부;
상기 레퍼런스 신호를 입력 신호로 하여 상기 레퍼런스 신호와 동기 신호의 주파수에 대응하는 전압을 출력하는 위상고정 루프(PLL: Phase Locked Loop)부;
상기 출력되는 전압을 필터링하는 필터부; 및
상기 필터링된 전압에 기초하여 상기 필터링된 전압에 대응하는 상기 동기 신호를 생성하는 전압제어 발진기를 포함하되,
상기 전압제어 발진기에서 생성되는 상기 동기 신호는 상기 위상고정 루프부의 알 카운터 측으로 분기하여 입력되는 것인, 장치.An apparatus for generating a low-frequency synchronization signal,
A reference signal output unit for outputting a high frequency signal as a reference signal;
A phase locked loop (PLL) unit for receiving the reference signal as an input signal and outputting a voltage corresponding to the frequency of the reference signal and the synchronizing signal;
A filter unit for filtering the output voltage; And
And a voltage controlled oscillator that generates the synchronizing signal corresponding to the filtered voltage based on the filtered voltage,
Wherein the synchronization signal generated by the voltage-controlled oscillator is branched and inputted to the al counter side of the phase locked loop unit. 제 1 항에 있어서,
상기 위상고정 루프부는
상기 기준 신호 출력부를 통해 출력되는 레퍼런스 신호의 주파수 클럭의 속도를 조절하는 프리스케일러(Prescaler);
상기 레퍼런스 신호를 분배하는 엔 카운터 (N Counter);
상기 전압제어 발진기에서 생성된 상기 동기 신호를 분배하는 알 카운터 (R Counter);
상기 분배된 레퍼런스 신호 및 상기 분배된 동기 신호를 비교하여, 상기 분배된 레퍼런스 신호 및 상기 분배된 동기 신호의 주파수 차이를 출력하는 위상 비교기(Phase Detector); 및
상기 출력되는 주파수 차이에 기초하여 상기 주파수 차이에 대응하는 전압으로 변환하는 차지 펌프(Charge Pump)를 포함하는 것인, 장치.The method according to claim 1,
The phase locked loop
A prescaler for adjusting a speed of a frequency clock of a reference signal output through the reference signal output unit;
An N counter for distributing the reference signal;
An R counter for distributing the synchronization signal generated by the voltage controlled oscillator;
A phase detector for comparing the divided reference signal and the divided synchronizing signal to output a frequency difference between the divided reference signal and the divided synchronizing signal; And
And a charge pump for converting the output voltage to a voltage corresponding to the frequency difference based on the output frequency difference. 제 2 항에 있어서,
상기 레퍼런스 신호는 상기 프리스케일러에 입력되고,
상기 동기 신호는 상기 알 카운터에 입력되는 것인, 장치.3. The method of claim 2,
The reference signal is input to the prescaler,
And the synchronization signal is input to the al counter. 제 1 항에 있어서,
상기 전압제어 발진기는 VCO 및 VCXO(Voltage Controlled Crystal Oscillator) 중 어느 하나를 포함하되, 상기 필터링된 전압에 따라 특정한 주파수를 출력하는 것인, 장치. The method according to claim 1,
Wherein the voltage controlled oscillator comprises one of a VCO and a Voltage Controlled Crystal Oscillator (VCXO), and outputs a specific frequency according to the filtered voltage. 제 1 항에 있어서,
상기 필터부는 루프 필터(Loop Phase Fillter)이고, 적어도 하나의 저대역 통과 필터(LPF: Low Frequency Pass Fillter)가 병렬로 위치하는 것인, 장치.The method according to claim 1,
Wherein the filter unit is a Loop Phase Filler and at least one Low Frequency Pass Filter (LPF) is located in parallel. 제 2 항에 있어서,
상기 위상 비교기는 상기 분배된 레퍼런스 신호 및 상기 분배된 동기 신호의 위상 차이에 기초하여 펄스의 폭을 달리하고, 어긋나는 순서에 기초하여 부호를 바꾸는 것인, 장치. 3. The method of claim 2,
Wherein the phase comparator changes the width of the pulse based on the phase difference between the distributed reference signal and the distributed synchronous signal and changes the sign based on the order in which the pulse is shifted. 제 2 항에 있어서,
상기 알 카운터는 상기 동기 신호의 주기를 소정 비율로 분배하고,
상기 분배된 동기 신호는 상기 위상 비교기에 입력되는 상기 레퍼런스 신호와 동일한 주파수를 갖는 것인, 장치.3. The method of claim 2,
Wherein the al counter distributes the period of the synchronization signal at a predetermined ratio,
Wherein the distributed sync signal has the same frequency as the reference signal input to the phase comparator. 제 2 항에 있어서,
상기 엔 카운터는 상기 레퍼런스 신호의 주기를 소정 비율로 분배하고,
상기 분배된 레퍼런스 신호는 상기 위상 비교기에 입력되는 상기 동기 신호와 동일한 주파수를 갖는 것인, 장치. 3. The method of claim 2,
The EN counter distributes the period of the reference signal at a predetermined ratio,
Wherein the distributed reference signal has the same frequency as the synchronization signal input to the phase comparator. 저주파 동기 신호를 생성하는 방법에 있어서,
기준 신호 출력부에서, 고주파 신호를 레퍼런스 신호로 출력하는 단계;
위상고정 루프(PLL: Phase Locked Loop)부 에서, 상기 레퍼런스 신호를 입력 신호로 하여 상기 레퍼런스 신호와 동기 신호의 주파수 차이에 대응하는 전압을 출력하는 단계;
필터부에서, 상기 출력되는 전압을 필터링하는 단계; 및
전압제어 발진기에서, 상기 필터링된 전압에 기초하여 상기 필터링된 전압에 대응하는 동기 신호를 생성하는 단계를 포함하되,
상기 전압제어 발진기에서 생성되는 상기 동기 신호는 위상고정 루프부의 알 카운터 측으로 분기하여 입력되는 것인, 방법.A method for generating a low frequency synchronization signal,
Outputting a high-frequency signal as a reference signal at a reference signal output unit;
Outputting a voltage corresponding to a frequency difference between the reference signal and the synchronizing signal using the reference signal as an input signal in a phase locked loop (PLL) unit;
In the filter section, filtering the output voltage; And
In a voltage controlled oscillator, generating a synchronization signal corresponding to the filtered voltage based on the filtered voltage,
Wherein the synchronization signal generated by the voltage-controlled oscillator is branched and inputted to the al counter side of the phase locked loop unit. 제 9 항에 있어서,
상기 전압을 출력하는 단계는,
상기 고주파 신호에 대응하는 레퍼런스 신호의 주파수 클럭의 속도를 조절하는 단계;
상기 레퍼런스 신호를 분배하는 단계;
상기 동기 신호를 분배하는 단계;
상기 분배된 레퍼런스 신호 및 상기 분배된 동기 신호를 비교하여, 상기 분배된 레퍼런스 신호 및 상기 분배된 동기 신호의 주파수 차이를 출력하는 단계; 및
상기 출력되는 주파수 차이에 기초하여 상기 주파수 차이에 대응하는 전압으로 변환하는 단계를 포함하는 것인, 방법.10. The method of claim 9,
Wherein the step of outputting the voltage comprises:
Adjusting a speed of a frequency clock of a reference signal corresponding to the high frequency signal;
Distributing the reference signal;
Distributing the synchronization signal;
Comparing the divided reference signal and the divided synchronizing signal to output a frequency difference between the divided reference signal and the divided synchronizing signal; And
Into a voltage corresponding to the frequency difference based on the output frequency difference.
KR1020160161467A 2016-11-30 2016-11-30 APPARATUS AND METHOD for generating LOW FREQUANGY SYSTEM REFERENCE CLOCK KR101855354B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160161467A KR101855354B1 (en) 2016-11-30 2016-11-30 APPARATUS AND METHOD for generating LOW FREQUANGY SYSTEM REFERENCE CLOCK

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160161467A KR101855354B1 (en) 2016-11-30 2016-11-30 APPARATUS AND METHOD for generating LOW FREQUANGY SYSTEM REFERENCE CLOCK

Publications (1)

Publication Number Publication Date
KR101855354B1 true KR101855354B1 (en) 2018-05-08

Family

ID=62187515

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160161467A KR101855354B1 (en) 2016-11-30 2016-11-30 APPARATUS AND METHOD for generating LOW FREQUANGY SYSTEM REFERENCE CLOCK

Country Status (1)

Country Link
KR (1) KR101855354B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7605662B2 (en) 2006-04-19 2009-10-20 Kabushiki Kaisha Toshiba Oscillator controller incorporating a voltage-controlled oscillator that outputs an oscillation signal at a desired oscillation frequency
US8004961B1 (en) 2006-09-28 2011-08-23 National Semiconductor Corporation Independently configurable port redirection in a multi-port ethernet physical layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7605662B2 (en) 2006-04-19 2009-10-20 Kabushiki Kaisha Toshiba Oscillator controller incorporating a voltage-controlled oscillator that outputs an oscillation signal at a desired oscillation frequency
US8004961B1 (en) 2006-09-28 2011-08-23 National Semiconductor Corporation Independently configurable port redirection in a multi-port ethernet physical layer

Similar Documents

Publication Publication Date Title
US8787515B2 (en) Clock data recovery circuit
US7548121B2 (en) Fractional frequency synthesizer and phase locked loop utilizing fractional frequency synthesizer and method thereof
US8058942B2 (en) Dual reference oscillator phase-lock loop
KR20120047379A (en) Spread spectrum clock generator
CN101572543A (en) Method and device for stabilizing clock
KR20100077548A (en) Phase locked loop circuit
WO2012172745A1 (en) Cancellation system for phase jumps at loop gain changes in fractional-n frequency synthesizers
US6943598B2 (en) Reduced-size integrated phase-locked loop
EP2571165B1 (en) Accumulator type fractional-n pll synthesizer and control method thereof
US20070121773A1 (en) Phase locked loop circuit
US6842056B1 (en) Cascaded phase-locked loops
US7598816B2 (en) Phase lock loop circuit with delaying phase frequency comparson output signals
US8638141B1 (en) Phase-locked loop
KR101855354B1 (en) APPARATUS AND METHOD for generating LOW FREQUANGY SYSTEM REFERENCE CLOCK
JP5433432B2 (en) Phase frequency comparator and serial transmission device
CN101572550B (en) Phase-locked loop frequency synthesizer and method for regulating frequency of modulation signals
TW201238255A (en) Transceiver, voltage control oscillator thereof and control method thereof
CZ285960B6 (en) Process and apparatus for generating output signal having predetermined frequency drift with respect to a reference signal frequency
US20060261906A1 (en) Modulation method and apparatus with adjustable divisors of the dividers in phase-locked loop
KR101430796B1 (en) Phase-frequency decector proving frequency multiplying, phase locked loop comprising the phase-frequency decector, and clock and data recovery circuit comprising the phase-frequency decector
JP5177905B2 (en) CDR circuit
KR102335966B1 (en) Multi vco apparatus using phase locked loop circuit for outputting multi-synchronizing signals
RU2580068C1 (en) Microwave frequency synthesizer
US8390358B2 (en) Integrated jitter compliant clock signal generation
JPS61265923A (en) Electronic circuit apparatus for promoting channelization offrequency synthesizer

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant