KR101850906B1 - 전류 감지 코일을 갖는 집적 회로 - Google Patents

전류 감지 코일을 갖는 집적 회로 Download PDF

Info

Publication number
KR101850906B1
KR101850906B1 KR1020160029754A KR20160029754A KR101850906B1 KR 101850906 B1 KR101850906 B1 KR 101850906B1 KR 1020160029754 A KR1020160029754 A KR 1020160029754A KR 20160029754 A KR20160029754 A KR 20160029754A KR 101850906 B1 KR101850906 B1 KR 101850906B1
Authority
KR
South Korea
Prior art keywords
time
interconnect layer
magnetic field
conductive path
substrate
Prior art date
Application number
KR1020160029754A
Other languages
English (en)
Other versions
KR20160110259A (ko
Inventor
알란 로스
에릭 소에넨
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20160110259A publication Critical patent/KR20160110259A/ko
Application granted granted Critical
Publication of KR101850906B1 publication Critical patent/KR101850906B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00—Adaptations of transformers or inductances for specific applications or functions
    • H01F38/20—Instruments transformers
    • H01F38/22—Instruments transformers for single phase ac
    • H01F38/28—Current transformers
    • H01F38/30—Constructions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/18—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using inductive devices, e.g. transformers
    • G01R15/183—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using inductive devices, e.g. transformers using transformers with a magnetic core
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0084—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
    • G01R31/002—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit
    • G01R31/04—
    • G01R31/06—
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F5/00—Coils
    • H01F5/003—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)

Abstract

집적 회로는 기판, 기판 위의 제1 도전성 경로, 기판 위의 코일 구조물, 코일 구조물과 전기적으로 결합되는 전압 감지 회로를 포함한다. 제1 도전성 경로는 제1 시변 전류를 수송(carry)하도록, 그리고 제1 시변 전류에 기반하여 제1 시변 자계를 발생시키도록 구성된다. 코일 구조물은 제1 시변 자계를 통해 제1 도전성 경로와 자기적으로 결합되고, 제1 시변 자계에 응답하여 유도 전위(induced electrical potential)를 발생시키도록 구성된다. 전압 감지 회로는 유도 전위의 전압 레벨을 측정하도록 구성된다.

Description

전류 감지 코일을 갖는 집적 회로{INTEGRATED CIRCUIT HAVING CURRENT-SENSING COIL}
반도체 집적 회로(IC, integrated circuit) 산업은 급속한 성장을 경험해왔다. IC 진보 과정에서, 기능적 밀도(즉, 칩 면적당 상호연결된 디바이스들의 수)는 일반적으로 증가해온 반면, 기하학적 사이즈(즉, 제조 프로세스를 사용하여 생성될 수 있는 가장 작은 컴포넌트(또는 라인))는 감소되어왔다. 이러한 스케일링 다운(scaling down) 프로세스는 일반적으로 제조 효율을 증가시키고 관련 비용을 낮춤으로써 이점들을 제공한다. 그러한 스케일링 다운은 또한 IC의 복잡성을 증가시켜왔다. 몇몇 애플리케이션들에서, IC는 그것의 동작이 때때로 그들의 전류의 측정에 기반하는, 전압 레귤레이터와 같은 전기 컴포넌트들을 포함한다.
일 실시예에 따라, 집적 회로는 기판, 기판 위의 제1 도전성 경로, 기판 위의 코일 구조물, 코일 구조물과 전기적으로 결합되는 전압 감지 회로를 포함한다. 제1 도전성 경로는 제1 시변 전류를 수송(carry)하도록, 그리고 제1 시변 전류에 기반하여 제1 시변 자계를 발생시키도록 구성된다. 코일 구조물은 제1 시변 자계를 통해 제1 도전성 경로와 자기적으로 결합되고, 제1 시변 자계에 응답하여 유도 전위(induced electrical potential)를 발생시키도록 구성된다. 전압 감지 회로는 유도 전위의 전압 레벨을 측정하도록 구성된다.
다른 실시예에 따라, 집적 회로는 기판, 기판 위의 강자성 구조물, 기판 위의 도전성 경로, 및 기판 위의 코일 구조물을 포함한다. 강자성 구조물은 제1 방향을 따라 연장되는 일부분을 갖는다. 도전성 경로는 강자성 구조물의 일부분에 인접하는 일부분을 갖고, 제1 방향과 상이한 제2 방향을 따라 연장된다. 코일 구조물은 강자성 구조물을 둘러싼다.
다른 실시예에 따라, 집적 회로를 작동시키는 방법은, 집적 회로의 도전성 경로 상의 시변 전류에 기반하여 시변 자계를 발생시키는 단계를 포함한다. 시변 자계에 기반하여 집적 회로의 코일 구조물에 의하여 유도 전위가 발생된다. 코일 구조물은 시변 자계를 통해 도전성 경로와 자기적으로 결합된다. 유도 전위의 전압 레벨은 전압 감지 회로에 의하여 측정되며, 전압 감지 회로는 코일 구조물과 전기적으로 결합된다.
본 개시물의 양상들은 첨부 도면들과 함께 판독될 때, 하기의 상세한 설명으로부터 가장 잘 이해된다. 산업 분야의 표준 관행에 따라, 다양한 피쳐들은 축적에 따라 도시되지 않는다는 것에 유념하라. 사실상, 다양한 피쳐들의 치수들은 논의의 명료성을 위해 임의적으로 증가되거나 감소될 수 있다.
도 1은 하나 이상의 실시예들에 따른 집적 회로의 일부분의 상면도이다.
도 2는 하나 이상의 실시예들에 따른 다른 집적 회로의 일부분의 상면도이다.
도 3은 하나 이상의 실시예들에 따른 다른 집적 회로의 일부분의 상면도이다.
도 4는 하나 이상의 실시예들에 따른 집적 회로의 일부분의 단면도이다.
도 5는 몇몇 실시예들에 따른 집적 회로를 작동시키는 방법의 흐름도이다.
도 6a는 하나 이상의 실시예들에 따른 레귤레이터 회로의 회로도이다.
도 6b는 하나 이상의 실시예들에 따른 도 6a의 레귤레이터 회로의 다양한 전류 신호들의 타이밍도이다.
다음의 개시내용은 발명의 상이한 피쳐들을 구현하기 위한 복수의 상이한 실시예들 또는 예시들을 제공한다. 컴포넌트들 및 장치(arrangement)들의 특정 예시들이 본 개시내용을 간략화하기 위해 하기에서 설명된다. 물론, 이들은 단지 예시들이며, 제한하는 것으로 의도되지는 않는다. 예를 들어, 뒤따르는 설명에서 제2 피쳐 위의 또는 제2 피쳐 상의 제1 피쳐의 형성은 제1 피쳐 및 제2 피쳐가 직접 접촉하여 형성되는 실시예들을 포함할 수 있으며, 제1 피쳐 및 제2 피쳐가 직접 접촉하지 않도록 제1 피쳐와 제2 피쳐 사이에 추가의 피쳐들이 형성될 수 있는 실시예들을 또한 포함할 수 있다. 또한, 본 개시내용은 다양한 예시들에서 참조 번호들 및/또는 문자들을 반복할 수 있다. 이러한 반복은 간략화 및 명료성을 위한 것이며, 그 자체로 논의된 다양한 실시예들 및/또는 구성들 간의 관계를 진술하는 것은 아니다.
뿐만 아니라, 공간적으로 상대적인 용어들, 예컨대 "밑", "아래", "하부", "위", "상부" 등은 도면들에 예시된 바와 같이 한 엘리먼트 또는 피쳐의 다른 엘리먼트(들) 또는 피쳐(들)에 대한 관계를 설명하기 위하여, 설명의 용이성을 목적으로 사용될 수 있다. 공간적으로 상대적인 용어들은 도면들에 개시된 배향 외에, 사용시 또는 동작시 디바이스의 상이한 배향들을 포괄하도록 의도된다. 장치는 다르게 배향(90도 또는 다른 배향들로 회전)될 수 있으며, 본 명세서에서 사용되는 공간적으로 상대적인 기술자들은 이에 따라 유사하게 해석될 수 있다.
전압 레귤레이터들과 같은 특정 애플리케이션들은 고속의 그리고 정확한 인-시튜(in-situ) 전류 측정들을 사용한다. 다양한 실시예들에서, 이러한 개시내용은 온-다이(on-die) 트랜스포머 기반 전류 센서를 구현하는 수 개의 방법들을 나타낸다.
다양한 애플리케이션들에서, 전압 레귤레이터들은 고속의 높은 정확성의 레귤레이션을 위한 제어 루프를 구현하기 위하여 전압 피드백 또는 전류 피드백에 의존한다. 몇몇 실시예들에서, 전압 레귤레이터들은 최소의 시간 내의 일시적(transient) 이벤트들에 응답하기 위하여 가능한 빠른 제어 루프를 갖는 것이 바람직하다. 몇몇 실시예들에서, 전류 피드백은 전압 피드백보다 빠른 응답을 제공한다.
본 개시물은 집적 회로의 전류 값들을 측정하는 다양한 실시예들을 설명한다. 몇몇 실시예들에서, 트랜스포머 기반 전류 감지 동작들을 수행하는 단계가 제공된다. 몇몇 실시예들에서, 1차 경로(예를 들어, 출력 스테이지에서의 전기적 경로)의 전류가 감지 스테이지와 자기적으로 결합된다. 전류의 교류 전류(AC) 성분은 자기적으로 결합되고 측정된다. 하나의 가능한 애플리케이션은 스위칭된 레귤레이터를 위한 전류 값을 측정하는 것이며, 여기서 스위칭된 레귤레이터의 하프-브릿지 정류기(half-bridge rectifier)는 스위칭된 레귤레이터의 인덕터의 스위칭측 상의 AC 전류를 생성한다. 몇몇 실시예들에서, 스위칭된 레귤레이터의 출력 전류 값은 또한 인덕터의 스위칭측 상의 AC 전류의 측정된 전류 값에 기반하여 결정가능하다.
도 1은 하나 이상의 실시예들에 따른 집적 회로(100)의 일부분의 상면도이다. 집적 회로(100)는 기판(예를 들어, 도 4의 410), 기판 위의 제1 도전성 경로(110), 기판 위의 제2 도전성 경로(120), 기판 위의 코일 구조물(130)(도 1에서는 라벨 붙어지지 않음), 기판 위의 강자성 구조물(140), 및 전압 감지 회로(150)를 포함한다.
제1 도전성 경로(110)는 X 방향을 따라 연장된다. 제1 도전성 경로(110)는 강자성 구조물(140) 아래의 제1 도전성 라인(112), 강자성 구조물(140) 위의 제2 도전성 라인(114), 및 제1 도전성 라인(112)과 제2 도전성 라인(114)을 연결하는 비아 플러그(116)를 포함한다. 몇몇 실시예들에서, 비아 플러그(116)는 강자성 구조물(140)과 동일 평면 상에 있다. 몇몇 실시예들에서, 제1 도전성 경로(110)는 제1 시변 전류(I1)를 수송(carry)하도록 그리고 제1 시변 전류(I1)에 기반하여 제1 시변 자계(B1)를 발생시키도록 구성된다.
제2 도전성 경로(120)는 X 방향을 따라 연장된다. 제2 도전성 경로(120)는 강자성 구조물(140) 아래의 제1 도전성 라인(122), 강자성 구조물(140) 위의 제2 도전성 라인(124), 및 제1 도전성 라인(122)과 제2 도전성 라인(124)을 연결하는 비아 플러그(126)를 포함한다. 몇몇 실시예들에서, 비아 플러그(126)는 강자성 구조물(140)과 동일 평면 상에 있다. 몇몇 실시예들에서, 제2 도전성 경로(120)는 제2 시변 전류(I2)를 수송하도록 그리고 제2 시변 전류(I2)에 기반하여 제2 시변 자계(B2)를 발생시키도록 구성된다.
2개의 도전성 경로들(110 및 120)이 예로서 설명된다. 몇몇 실시예들에서, 도전성 경로들(110 및 120) 중 하나는 생략되고, 남아있는 도전성 경로 상의 전류만이 측정된다. 몇몇 실시예들에서, 3개 이상의 도전성 경로들이 도전성 경로들(110 및 120)과 유사한 방식으로 배열되고, 3개 이상의 도전성 경로들의 전류 값들은 그들의 대응 자계들에 기반하여 측정된다.
강자성 구조물(140)은 4개 부분들(140a, 140b, 140c 및 140d)을 갖는 강자성 링을 포함한다. 강자성 구조물(140)의 부분들(140a 및 140b)은 방향 X와 상이한 방향 Y를 따라 연장되며, 강자성 구조물(140)의 부분들(140c 및 140d)은 방향 X를 따라 연장된다. 몇몇 실시예들에서, 강자성 구조물(140)은 강자성 구조물(140)에 인접한 유전체 재료(예를 들어, 도 4의 재료(442) 또는 패시베이션층(430))의 투자율(magnetic permeability) 또는 자유 공간의 투자율보다 높은 투자율을 갖는다. 몇몇 실시예들에서, 강자성 구조물(140)은 코발트, 지르코늄, 또는 탄탈룸, 또는 다른 적절한 재료들을 포함하는 재료를 갖는다. 몇몇 실시예들에서, 강자성 구조물(140)은 코발트, 지르코늄, 또는 탄탈룸, 또는 다른 적절한 재료들의 합금을 포함한다. 몇몇 실시예들에서, 강자성 구조물(140)은 코일 구조물(130)을 관통하게끔 제1 시변 자계(B1) 및/또는 제2 시변 자계(B2)의 적어도 일부를 지향시키도록 구성된다.
코일 구조물(130)은 미리 결정된 개수의 권선(turn)들에 의해 강자성 구조물(140)의 부분(140d)을 둘러싼다. 예를 들어, 몇몇 실시예들에서, 도 1의 코일 구조물(130)은 5개의 권선들을 갖는다. 몇몇 실시예들에서, 코일 구조물(130)은 5보다 많은 개수의 권선들을 갖는다. 코일 구조물(130)은 강자성 구조물(140) 아래의 제1 복수의 도전성 라인들(132) 및 강자성 구조물(140) 위의 제2 복수의 도전성 라인들(134)을 포함한다. 몇몇 실시예들에서, 코일 구조물(130)의 권선들의 개수가 커질수록, 유도 전위의 전압 레벨도 높아진다.
코일 구조물(130)은 제1 단부(136) 및 제2 단부(138)를 갖는다. 코일 구조물(130)은 제1 시변 자계(B1) 및/또는 제2 시변 자계(B2)를 통해 제1 도전성 경로(110) 및/또는 제2 도전성 경로(120)와 자기적으로 결합된다. 코일 구조물(130)은 제1 시변 자계(B1) 및/또는 제2 시변 자계(B2)에 응답하여 유도 전위를 발생시키도록 구성된다. 유도 전위의 전압 레벨은 코일 구조물(130)의 단부들(136 및 138)로부터 측정가능하다.
전압 감지 회로(150)는 코일 구조물(130)의 단부들(136 및 138)과 전기적으로 결합되고, 코일 구조물(130)의 유도 전위의 전압 레벨을 측정하도록 구성된다. 측정 결과는 신호(VSENSE)로서 출력된다. 전류(I1) 및 전류(I2)의 위상들 또는 방향들 및 암페어의 오른손 법칙에 기반하여, 제1 시변 자계(B1) 및 제2 시변 자계(B2)는 코일 구조물(130)에 의하여 관찰될 때, 합산 방식(additive manner)으로 또는 차감 방식(subtractive manner)으로 중첩(superpose)된다. 예를 들어, 전류(I1) 및 전류(I2)가 동일한 방향으로 배열되나 위상 오프셋을 갖지 않는 경우, 제1 시변 자계(B1) 및 제2 시변 자계(B2)는 코일 구조물(130)에 의하여 관찰될 때, 합산 방식이고, 신호(VSENSE)는 전류(I1+I2)의 진폭을 측정하는데 사용가능하다. 예를 들어, 전류(I1) 및 전류(I2)가 반대 방향으로 배열되고, 위상 오프셋을 갖지 않는 경우, 제1 시변 자계(B1) 및 제2 시변 자계(B2)는 코일 구조물(130)에 의하여 관찰될 때, 차감식이며, 신호(VSENSE)는 전류(I1-I2)의 진폭을 측정하는데 사용가능하다. 따라서, 도전성 경로들(110 및 120)의 구성에 따라, 신호(VSENSE)는 (I1+I2) 또는 (I1-I2)의 진폭을 측정하는데 사용가능하다.
몇몇 실시예들에서, 도전성 경로(110 및/또는 120) 및 코일 구조물(130)이 형성되는 집적 회로(100) 내에 전압 감지 회로(150)가 존재한다. 몇몇 실시예들에서, 전압 감지 회로(150)는 집적 회로(100) 외부에 있다.
몇몇 실시예들에서, 집적 회로(100)는 기판 위에 제1 상호연결층(예를 들어, 도 4의 복수의 상호연결층들(420) 중 하나)을 포함하고, 강자성 구조물(140)은 제1 상호연결층(420) 위에 있다. 몇몇 실시예들에서, 집적 회로(100)는 기판 위에 제2 상호연결층(예를 들어, 도 4의 상호연결층들(450))을 포함하고, 제2 상호연결층(450)은 강자성 구조물(140) 위에 있다. 몇몇 실시예들에서, 패시베이션층(예를 들어, 도 4의 패시베이션층(430))은 제1 상호연결층(420) 위에 있고, 강자성 구조물(140)은 패시베이션층(430) 위에 있다. 몇몇 실시예들에서, 강자성 구조물(140)은 적어도 부분적으로 패시베이션층(430)에 내장된다.
몇몇 실시예들에서, 제1 복수의 도전성 라인들(132)은 제1 상호연결층(420) 내에 있고, 제2 복수의 도전성 라인들(134)은 제2 상호연결층(450) 내에 있다. 제1 복수의 도전성 라인들(132) 및 제2 복수의 도전성 라인들(134)은 대응 비아 플러그들을 통해 연결된다.
몇몇 실시예들에서, 제1 도전성 경로(110)의 제1 도전성 라인(112)은 제1 상호연결층(420) 내에 있다. 몇몇 실시예들에서, 제1 도전성 경로(110)의 제2 도전성 라인(114)은 제2 상호연결층(450) 내에 있다. 몇몇 실시예들에서, 제2 도전성 경로(120)의 제1 도전성 라인(122)은 제1 상호연결층(420) 내에 있다. 몇몇 실시예들에서, 제2 도전성 경로(120)의 제2 도전성 라인(124)은 제2 상호연결층(450) 내에 있다. 몇몇 실시예들에서, 제1 도전성 경로(110)의 제2 도전성 라인(114)은 본드 와이어(예를 들어, 도 4의 본드 와이어(460))이다. 몇몇 실시예들에서, 제2 도전성 경로(120)의 제2 도전성 라인(124)은 본드 와이어(예를 들어, 도 4의 본드 와이어(460))이다. 몇몇 실시예들에서, 제1 도전성 경로(110)의 제2 도전성 라인(114)은 볼 본드(예를 들어, 도 4의 볼 본드(470))이다. 몇몇 실시예들에서, 제2 도전성 경로(120)의 제2 도전성 라인(124)은 볼 본드(예를 들어, 볼 본드(470))이다. 예시를 위해 단일 본드 와이어(460) 또는 볼 본드(470)가 사용된다. 다른 본드 와이어들 또는 볼 본드 구성들도 본 개시물의 고려 범위 내에 있다. 예를 들어, 상이한 개수의 본드 와이어들(460) 또는 볼 본드들(470)도 본 개시물의 고려 범위 내에 있다. 몇몇 실시예들에서, 본드 와이어(460) 또는 볼 본드(470)는 임의의 다른 적절한 구성들로 대체된다. 예를 들어, 몇몇 실시예들에서, 웨지 본딩(wedge bonding) 또는 유연 본딩(compliant bonding)이 볼 본드(470)에 대해 대체된다.
도 2는 하나 이상의 실시예들에 따른 다른 집적 회로(200)의 일부분의 상면도이다. 도 1의 것들과 동일하거나 유사한 컴포넌트들은 동일한 참조 번호들을 부여받았으며, 그것의 상세한 설명은 따라서 생략된다. 집적 회로(200)는 기판(예를 들어, 도 4의 410), 기판 위의 제1 도전성 경로(210), 기판 위의 제2 도전성 경로(220), 기판 위의 코일 구조물(130)(도 2에서는 라벨 붙여지지 않음), 기판 위의 강자성 구조물(240), 및 전압 감지 회로(150)를 포함한다.
제1 도전성 경로(210)는 X 방향을 따라 연장된다. 제1 도전성 경로(210)는 강자성 구조물(240) 아래에 있다. 몇몇 실시예들에서, 제1 도전성 경로(210)는 강자성 구조물(240) 위에 있다. 몇몇 실시예들에서, 제1 도전성 경로(210)는 제1 시변 전류(I1)를 수송하도록 그리고 제1 시변 전류(I1)에 기반하여 제1 시변 자계(B1)를 발생시키도록 구성된다.
제2 도전성 경로(220)는 X 방향을 따라 연장된다. 제2 도전성 경로(220)는 강자성 구조물(240) 위에 있다. 몇몇 실시예들에서, 제2 도전성 경로(220)는 강자성 구조물(240) 아래에 있다. 몇몇 실시예들에서, 제2 도전성 경로(220)는 제2 시변 전류(I2)를 수송하도록 그리고 제2 시변 전류(I2)에 기반하여 제2 시변 자계(B2)를 발생시키도록 구성된다.
2개의 도전성 경로들(210 및 220)이 예로서 설명된다. 몇몇 실시예들에서, 도전성 경로들(210 및 220) 중 하나가 생략된다. 몇몇 실시예들에서, 3개 이상의 도전성 경로들이 도전성 경로들(210 및 220)과 유사한 방식으로 배열되며, 3개 이상의 도전성 경로들의 전류 값들은 그들의 대응 자계들에 기반하여 측정된다.
강자성 구조물(240)은 Y 방향을 따라 연장되는 강자성 스트립을 포함한다. 몇몇 실시예들에서, 강자성 구조물(240)은 강자성 구조물(240)에 인접한 유전체 재료(예를 들어, 도 4의 재료(442) 또는 패시베이션층(430))의 투자율 또는 자유 공간의 투자율보다 높은 투자율을 갖는다. 몇몇 실시예들에서, 강자성 구조물(240)은 코발트, 지르코늄, 또는 탄탈룸, 또는 다른 적절한 재료들을 포함하는 재료를 갖는다. 몇몇 실시예들에서, 강자성 구조물(240)은 코발트, 지르코늄, 및 탄탈룸, 또는 다른 적절한 재료들의 합금을 포함한다. 코일 구조물(130)은 미리 결정된 개수의 권선들에 의해 강자성 구조물(240)을 둘러싼다.
전류(I1) 및 전류(I2)의 위상들 또는 방향들 및 암페어의 오른손 법칙에 기반하여, 제1 시변 자계(B1) 및 제2 시변 자계(B2)는 코일 구조물(130)에 의하여 관찰될 때, 합산 방식 또는 차감 방식으로 중첩된다. 예를 들어, 전류(I1) 및 전류(I2)가 동일한 방향으로 배열되고 위상 오프셋을 갖지 않는 경우, 제1 시변 자계(B1) 및 제2 시변 자계(B2)는 코일 구조물(130)에 의하여 관찰될 때, 합산 방식이고, 신호(VSENSE)는 전류(I1+I2)의 진폭을 측정하는데 사용가능하다. 예를 들어, 전류(I1) 및 전류(I2)가 반대 방향으로 배열되고 위상 오프셋을 갖지 않는 경우, 제1 시변 자계(B1) 및 제2 시변 자계(B2)는 코일 구조물(130)에 의하여 관찰될 때, 차감 방식이고, 신호(VSENSE)는 전류(I1-I2)의 진폭을 측정하는데 사용가능하다. 따라서, 도전성 경로들(210 및 220)의 구성에 따라, 신호(VSENSE)는 (I1+I2) 또는 (I1-I2)의 진폭을 측정하는데 사용가능하다.
몇몇 실시예들에서, 집적 회로(200)는 기판 위의 제1 상호연결층(예를 들어, 도 4의 복수의 상호연결층들(420) 중 하나)을 포함하고, 강자성 구조물(240)은 제1 상호연결층(420) 위에 있다. 몇몇 실시예들에서, 집적 회로(200)는 기판 위의 제2 상호연결층(예를 들어, 도 4의 상호연결층(450))을 포함하고, 제2 상호연결층(450)은 강자성 구조물(240) 위에 있다. 몇몇 실시예들에서, 패시베이션층(예를 들어, 도 4의 패시베이션층(430))은 제1 상호연결층(420) 위에 있고, 강자성 구조물(240)은 패시베이션층(430) 위에 있다. 상기 설명된 구조물은 예시적 구성이고, 집적 회로(200)의 엘리먼트들 간의 다른 배열들도 본 개시물의 고려 범위 내에 있다. 몇몇 실시예들에서, 집적 회로(400)는 도 4에 도시된 구성과 상이한 층 조합 또는 순서를 갖는다. 예를 들어, 몇몇 실시예들에서, 제1 상호연결층(420), 제2 상호연결층(450), 강자성 구조물(240) 또는 패시베이션층(430) 중 하나 이상이 집적 회로(200)의 다층 상에 위치된다. 예를 들어, 몇몇 실시예들에서, 제1 상호연결층(420) 또는 상호연결층(450) 중 어느 하나와 기판 사이에 하나 이상의 개재층(intervening layer)들(미도시)이 위치된다. 예를 들어, 몇몇 실시예들에서, 하나 이상의 개재층들(미도시)이 기판과 강자성 구조물(240) 사이에 위치된다.
몇몇 실시예들에서, 제1 도전성 경로(210)는 제1 상호연결층(420) 내에 있다. 몇몇 실시예들에서, 제2 도전성 경로(220)는 제2 상호연결층(450) 내에 있다. 몇몇 실시예들에서, 제2 도전성 경로(220)는 본드 와이어(예를 들어, 도 4의 본드 와이어(460))이다.
도 3은 하나 이상의 실시예들에 따른 다른 집적 회로(300)의 일부분의 상면도이다. 도 1의 것들과 동일하거나 유사한 컴포넌트들에는 동일한 참조 번호들이 부여되고, 따라서 그것의 상세한 설명은 생략된다. 집적 회로(300)는 기판(예를 들어, 도 4의 410), 기판 위의 제1 도전성 경로(310), 기판 위의 제2 도전성 경로(320), 기판 위의 코일 구조물(330), 및 전압 감지 회로(150)를 포함한다.
제1 도전성 경로(310)는 X 방향을 따라 연장된다. 몇몇 실시예들에서, 제1 도전성 경로(310)는 제1 시변 전류(I1)를 수송하도록 그리고 제1 시변 전류(I1)에 기반하여 제1 시변 자계(B1)를 발생시키도록 구성된다. 제2 도전성 경로(320)는 X 방향을 따라 연장된다. 몇몇 실시예들에서, 제2 도전성 경로(320)는 제2 시변 전류(I2)를 수송하도록 그리고 제2 시변 전류(I2)에 기반하여 제2 시변 자계(B2)를 발생시키도록 구성된다. 몇몇 실시예들에서, 도전성 경로들(310 및 320)은 동일한 상호연결층(예를 들어, 도 4의 복수의 상호연결층들(420 또는 450) 중 하나) 내에 있다. 몇몇 실시예들에서, 도전성 경로들(310 및 320)은 상이한 상호연결층들(예를 들어, 도 4의 복수의 상호연결층들(420 또는 450)) 내에 있다. 몇몇 실시예들에서, 제1 도전성 경로(310) 또는 제2 도전성 경로(320)는 본드 와이어(예를 들어, 도 4의 본드 와이어(460))이다. 몇몇 실시예들에서, 제1 도전성 경로(310)는 볼 본드(예를 들어, 도 4의 볼 본드(470))이다. 몇몇 실시예들에서, 제2 도전성 경로(320)는 볼 본드(예를 들어, 도 4의 볼 본드(470))이다. 예시를 위해 단일 본드 와이어(460) 또는 볼 본드(470)가 사용된다. 다른 본드 와이어들 또는 볼 본드 구성들이 본 개시물의 고려 범위 내에 있다. 예를 들어, 상이한 개수의 본드 와이어들(460) 또는 볼 본드들(470)도 본 개시물의 고려 범위 내에 있다. 몇몇 실시예들에서, 본드 와이어(460) 또는 볼 본드(470)는 임의의 다른 적절한 구성들과 교체된다. 예를 들어, 몇몇 실시예들에서, 웨지 본딩 또는 유연 본딩이 볼 본드(470)에 대해 교체된다.
2개의 도전성 경로들(310 및 320)이 예로서 설명된다. 몇몇 실시예들에서, 도전성 경로들(310 및 320) 중 하나가 생략된다. 몇몇 실시예들에서, 3개 이상의 도전성 경로들은 도전성 경로들(310 및 320)과 유사한 방식으로 배열되고, 3개 이상의 도전성 경로들의 전류 값들은 그들의 대응 자계들에 기반하여 측정된다.
코일 구조물(330)은 제1 상호연결층(420)의 나사선 코일(332) 및 제2 상호연결층(450)의 연결 라인(334)을 포함한다. 몇몇 실시예들에서, 나사선 코일(332)은 제2 상호연결층(450) 내에 있고, 연결 라인은 제1 상호연결층(420) 내에 있다. 몇몇 실시예들에서, 나사선 코일(332)은 도전성 경로들(310 및 320) 중 하나 또는 양자 모두와 동일 평면 상에 있다. 몇몇 실시예들에서, 나사선 코일(332)은 도전성 경로들(310 및 320)과 동일 평면 상에 있지 않다. 나사선 코일(332)은 권취(winding) 구성으로 서로 연결된 복수의 컨덕터들(340)을 포함한다. 몇몇 실시예들에서, 복수의 컨덕터들(340) 중 적어도 하나의 컨덕터는 복수의 컨덕터들(340) 중 적어도 하나의 컨덕터와 동일 평면 상에 있다. 몇몇 실시예들에서, 복수의 컨덕터들(340) 중 적어도 하나의 컨덕터는 복수의 컨덕터들(340) 중 적어도 하나의 컨덕터와 동일 평면 상에 있지 않다.
코일 구조물(330)은 제1 시변 자계(B1) 및/또는 제2 시변 자계(B2)를 통해제1 도전성 경로(310) 및/또는 제2 도전성 경로(320)와 자기적으로 결합된다. 코일 구조물(330)은 제1 시변 자계(B1) 및/또는 제2 시변 자계(B2)에 응답하여 유도 전위를 발생시키도록 구성된다. 유도 전위의 전압 레벨은 코일 구조물(330)의 단부들(336 및 338)로부터 측정가능하다.
전류(I1) 및 전류(I2)의 위상들 또는 방향들 암페어의 오른손 법칙에 기반하여, 제1 시변 자계(B1) 및 제2 시변 자계(B2)는 코일 구조물(330)에 의하여 관찰될 때, 합산 방식 또는 차감 방식으로 중첩된다. 따라서, 도전성 경로들(310 및 320)의 구성에 따라, 신호(VSENSE)는 (I1+I2) 또는 (I1-I2)의 진폭을 측정하는데 사용가능하다.
도 4는 하나 이상의 실시예들에 따른 집적 회로(400)의 일부분의 단면도이다. 몇몇 실시예들에서, 집적 회로(400)는 집적 회로(100, 200 또는 300)에 대응한다.
집적 회로(400)는 기판(410), 기판(410) 위의 복수의 상호연결층들(420), 복수의 상호연결층들(420) 위의 패시베이션층(430), 패시베이션층(430) 위에 있고 재료(442)에 의해 둘러싸인 강자성 구조물(440), 패시베이션층(430) 위의 포스트-패시베이션(post-passivation) 상호연결층(450), 및 포스트-패시베이션 상호연결층(450) 위의 본드 와이어(460)를 포함한다. 몇몇 실시예들에서, 본드 와이어(460)는 사용되지 않는다. 몇몇 실시예들에서, 본드 와이어(460)는 볼 본드(470)에 의하여 포스트-패시베이션 상호연결층(450)에 연결된다. 몇몇 실시예들에서, 강자성 구조물(440)은 패시베이션층(430)에 적어도 부분적으로 내장된다. 몇몇 실시예들에서, 재료(442)는 유전체 재료이다. 몇몇 실시예들에서, 재료(442)는 패시베이션층(430)의 연장된 부분이다. 상기 설명된 구조물은 예시적 구성이며, 집적 회로(400)의 엘리먼트들 간의 다른 배열들도 본 개시물의 고려 범위 내에 있다. 몇몇 실시예들에서, 본드 와이어(460) 또는 볼 본드(470)는 임의의 다른 적절한 구성들로 대체된다. 예를 들어, 몇몇 실시예들에서, 웨지 본딩 또는 유연 본딩은 볼 본드(470)에 대해 대체된다. 몇몇 실시예들에서, 집적 회로(400)는 도 4에 도시된 구성과 상이한 층 조합 또는 순서를 갖는다. 예를 들어, 몇몇 실시예들에서, 복수의 상호연결층들(420), 패시베이션층(430), 강자성 구조물(440), 재료(442), 포스트-패시베이션 상호연결층(450), 본드 와이어(460) 또는 볼 본드(470)를 포함하는 그룹으로부터 선택된 하나 이상의 것이 집적 회로(400)의 다층들 상에 위치된다. 예를 들어, 몇몇 실시예들에서, 하나 이상의 개재층들(미도시)이 기판(410), 복수의 상호연결층들(420), 패시베이션층(430), 강자성 구조물(440), 재료(442), 포스트-패시베이션 상호연결층(450), 본드 와이어(460) 또는 볼 본드(470)를 포함하는 그룹으로부터 선택된 2개의 층들 사이에 위치된다. 예를 들어, 몇몇 실시예들에서, 집적 회로(400)의 하나 이상의 층들, 예를 들어, 복수의 상호연결층들(420), 패시베이션층(430), 강자성 구조물(440), 재료(442), 포스트-패시베이션 상호연결층(450), 본드 와이어(460) 또는 볼 본드(470)는 제외된다.
몇몇 실시예들에서, 강자성 구조물(440)은 강자성 구조물(440)에 인접한 유전체 재료(442)의 투자율 또는 자유 공간의 투자율보다 높은 투자율을 갖는다. 몇몇 실시예들에서, 강자성 구조물(440)은 코발트, 지르코늄, 또는 탄탈룸, 또는 다른 적절한 재료들을 포함하는 재료를 갖는다. 몇몇 실시예들에서, 강자성 구조물(440)은 코발트, 지르코늄, 및 탄탈룸, 또는 다른 적절한 재료들의 합금을 포함한다. 몇몇 실시예들에서, 강자성 구조물(440)은 강자성 구조물(140, 240)에 대응한다.
집적 회로(400)는 기판(410) 상에 형성된 하나 이상의 전기 컴포넌트들(412)을 포함한다. 몇몇 실시예들에서, 전압 감지 회로(150)는 하나 이상의 전기 컴포넌트들(412)에 의하여 형성된다.
도 5는 몇몇 실시예들에 따른 집적 회로를 작동시키는 방법(500)의 흐름도이다. 본 개시물에서, 방법(500)은 도 1의 집적 회로(100)에 기반하여 예시된다. 부가적인 동작들이 도 5에 도시된 방법(500) 이전에, 동안에 및/또는 이후에 수행될 수 있으며, 몇몇 다른 프로세스들은 본 명세서에서 단지 간략하게 설명될 수 있다는 것이 이해된다. 몇몇 실시예들에서, 방법(500)은 도 1-4와 함께 예시된 바와 같은 집적 회로(100, 200 또는 300)를 작동시키는 것에 대응한다.
방법(500)은 동작(510)으로 시작되며, 동작(510)에서 자계(B1 또는 B2)와 같은 시변 자계가 집적 회로의 도전성 경로 상에 I1 또는 I2와 같은 시변 전류에 기반하여 발생된다.
방법은 동작(520)으로 진행되며, 동작(520)에서 자계(B1 또는 B2)와 같은 시변 자게의 일부분이 강자성 구조물(140)에 의하여 코일 구조물(130)을 관통하도록 지향된다. 몇몇 실시예들에서, 강자성 구조물(140)이 생략되는 경우, 동작(520)은 생략된다.
방법(500)은 동작(530)으로 진행되며, 동작(530)에서 자계(B1 또는 B2)와 같은 자계에 응답하여 코일 구조물(130)에 의해 유도 전위가 발생된다. 코일 구조물(130)은 시변 자계의 적어도 일부분을 통해 도전성 경로와 자기적으로 결힙된다.
방법(500)은 동작(540)으로 진행되며, 동작(540)에서 유도 전위의 전압 레벨이 전압 감지 회로(150)에 의해 측정된다. 전압 감지 회로(150)는 코일 구조물(130)과 전기적으로 결합된다.
도 6a은 하나 이상의 실시예들에 따른 레귤레이터 회로(600)의 회로도이다. 몇몇 실시예들에서, 레귤레이터 회로(600)는 도 1-3의 시변 전류(I1) 또는 시변 전류(I2)를 발생시키는데 사용가능하다. 몇몇 실시예들에서, 전류(IP 또는 IN)는 각각 도 1-3의 시변 전류(I1) 또는 시변 전류(I2)에 대응한다. 레귤레이터 회로(600)는 제어 회로(610), 하이-사이드 드라이버(high-side driver)(622), 로우-사이드 드라이버(low-side driver)(624), 인덕터(630), 디커플링 캐패시터(640), 및 출력 노드(650)를 포함한다.
제어 회로(610)는 제1 공급 전압(VDD), 제2 공급 전압(VSS) 및 제어 신호를 하이-사이드 드라이버(622) 및 로우-사이드 드라이버(624)에 출력하도록 구성된다. 하이-사이드 드라이버(622)는 PMOS 트랜지스터이고, 로우-사이드 드라이버(624)는 NMOS 트랜지스터이다. 하이-사이드 드라이버(622)의 소스는 전압(VDD)을 수신하도록 구성되고, 로우-사이드 드라이버(624)는 전압(VSS)을 수신하도록 구성되며, 하이-사이드 드라이버(622) 및 로우-사이드 드라이버(624)의 드레인들은 함께 결합된다. 하이-사이드 드라이버(622) 및 로우-사이드 드라이버(624)의 게이트들은 함께 결합되며, 제어 신호(CRTL)를 수신하도록 구성된다.
인덕터(630)는 하이-사이드 드라이버(622) 및 로우-사이드 드라이버(624)의 드레인들과 출력 노드(650) 사이에 결합된다. 디커플링 캐패시터(640)는 출력 노드(650)와 접지(GND) 사이에 전기적으로 결합된다. 동작시, 하이-사이드 드라이버(622) 및 로우-사이드 드라이버(624)는 전압(VDD)으로부터의 전류(IP) 또는 전압(VSS)으로부터의 전류(IN)를 끌어내기 위해 교대로 턴온된다. 따라서 전류(IOUT)는 전류(IP) 및 전류(IN)의 조합이다.
도 6b는 하나 이상의 실시예들에 따른 도 6a의 레귤레이터 회로의 다양한 전류 신호들의 타이밍도이다. 도 6b에 도시된 바와 같이, 전류(IOUT)는 레귤레이팅된 전류이고, 직류(DC) 신호와 유사한 특징을 갖지만, 전류(IP) 및 전류(IN)는 시변 신호들이다.
시간(T1)에, 로우-사이드 드라이버(624)는 턴 온되고, 하이-사이드 드라이버(622)는 턴 오프된다. 전류(IP)는 제로이고, 전류(IN)는 제로에서 IH로 천이한다. 시간(T1)으로부터 시간(T2)까지의 기간 동안, 로우-사이드 드라이버(624)는 턴 온된 채로 남아있고, 하이-사이드 드라이버(622)는 턴 오프된 채로 남아있다. 전류(IP)는 제로로 남아있고, 전류(IN)는 IL로 점진적으로 감소하는데, 이는 하이-사이드 드라이버(622) 및 로우-사이드 드라이버(624)의 드레인들이 출력 노드(650)에서의 미리 결정된 출력 전압보다 낮은 전압(VSS)과 전기적으로 결합되기 때문이다.
시간(T2)에, 하이-사이드 드라이버(622)는 턴 온되고, 로우-사이드 드라이버(624)는 턴 오프된다. 전류(IN)는 제로이고, 전류(IP)는 제로에서 IL로 천이한다. 시간(T2)으로부터 시간(T3)까지의 기간 동안, 하이-사이드 드라이버(622)는 턴 온된 채로 남아있고, 로우-사이드 드라이버(624)는 턴 오프된 채로 남아있다. 전류(IN)는 제로로 남아있고, 전류(IP)는 IH로 점진적으로 증가하는데, 이는 하이-사이드 드라이버(622) 및 로우-사이드 드라이버(624)의 드레인들이 출력 노드(650)에서의 미리 결정된 출력 전압보다 높은 전압(VDD)과 전기적으로 결합되기 때문이다.
시간(T3 및 T5)에서의 회로(600)의 동작은 시간(T1)에서의 회로(600)의 동작과 유사하며, 그 세부적인 설명은 이에 따라 생략된다. 시간(T4 및 T6)에서의 회로(600)의 동작은 시간(T2)에서의 회로(600)의 동작과 유사하며, 그 세부적인 설명은 이에 따라 생략된다.
몇몇 실시예들에서, 도 1-3 중 임의의 도면에 예시된 바와 같이 회로를 사용하여 전류(IP) 및/또는 전류(IN)를 측정함으로써, 전류(IOUT)의 값은 전류(IP) 및/또는 전류(IN)의 측정된 값을 통해 측정가능하다. 몇몇 실시예들에서, 전류(IP) 및/또는 전류(IN)의 측정된 값 또는 전류(IOUT)의 도출된 값은 하이-사이드 드라이버(622) 및 로우-사이드 드라이버(624)를 제어하기 위하여 제어 회로(610)에 공급된다. 본 개시물의 다양한 실시예들은 다른 접근법들에 비해 바람직하다. 예를 들어, 몇몇 전압 레귤레이터들은 전압 피드백 제어 루프들에 의존한다. 대조적으로, 도 1-3을 참고하여 예시된 바와 같은 본 개시물의 다양한 실시예들에서, 전류 피드백 제어 루프(예를 들어, 회로들(100, 200 또는 300)에 의하여 구현되는)에 의존하는 전압 레귤레이터가 구성된다. 회로들(100 200, 또는 300)에 설명된 바와 같은 코일 기반 전류 감지 전압 레귤레이터를 구현함으로써, 코일 기반 전류 감지 전압 레귤레이터는 전압 피드백 제어 루프들에 의존하는 전압 레귤레이터들과 비교할 때 일시적 이벤트들에 대해 더 빠르게 응답한다. 몇몇 실시예들에서, 코일 기반 전류 감지 전압 레귤레이터들은 다른 접근법들보다 더 큰 대역폭을 갖는다. 몇몇 실시예들에서, 코일 기반 전류 감지 전압 레귤레이터들은 다른 접근법들만큼 온도 변화에 민감하지 않다. 몇몇 실시예들에서, 코일 기반 전류 감지 전압 레귤레이터들은 온-칩으로 구현될 수 있는데, 이는 그들이 다른 접근법들만큼 일렉트로 마이그레이션(electro-migration) 규칙들에 민감하지 않기 때문이다.
전술한 내용은 본 기술분야의 당업자들이 본 개시물의 양상들을 더 잘 이해할 수 있도록, 수 개의 실시예들의 피쳐들의 개요를 서술한다. 본 기술분야의 당업자들은 그들이 본 명세서에 도입된 실시예들의 동일한 목적들을 실행하고/실행하거나 동일한 장점들을 달성하기 위한 다른 프로세스들 및 구조물들을 설계 또는 수정하기 위한 기반으로서 본 개시내용을 용이하게 사용할 수 있다는 것을 인식해야 한다. 본 기술분야의 당업자들은 그러한 등가적 구조들이 본 개시물의 사상 및 범위를 벗어나지 않으며, 그들이 본 개시물의 사상 및 범위를 벗어나지 않고 본 발명에 대한 다양한 변화들, 대체들 및 변경들을 할 수 있다는 것을 또한 인식해야 한다.

Claims (10)

  1. 집적 회로에 있어서,
    기판;
    상기 기판 위의 제1 도전성 경로 ― 상기 제1 도전성 경로는 제1 시변 전류를 수송(carry)하도록, 그리고 상기 제1 시변 전류에 기반하여 제1 시변 자계를 발생시키도록 구성됨 ― ;
    상기 기판 위의 코일 구조물 ― 상기 코일 구조물은 상기 제1 시변 자계를 통해 상기 제1 도전성 경로와 자기적으로 결합되고, 상기 제1 시변 자계에 응답하여 유도 전위(induced electrical potential)를 발생시키도록 구성됨 ― ;
    상기 코일 구조물과 전기적으로 결합되고, 상기 유도 전위의 전압 레벨을 측정하도록 구성되는 전압 감지 회로;
    상기 기판 위의 강자성 구조물;
    상기 기판 위의 제1 상호연결층 ― 상기 강자성 구조물은 상기 제1 상호연결층 위에 있음 ― ; 및
    상기 기판 위의 제2 상호연결층 ― 상기 제2 상호연결층은 상기 강자성 구조물 위에 있음 ―;
    을 포함하고,
    상기 제1 도전성 경로는, 상기 제1 상호연결층 내의 제1 도전성 라인, 상기 제2 상호연결층 내의 제2 도전성 라인, 및 상기 제1 도전성 라인과 상기 제2 도전성 라인을 연결하는 비아 플러그를 포함하는 것인,
    집적 회로.
  2. 제1항에 있어서,
    상기 코일 구조물은 미리 결정된 개수의 권선(turn)들에 의하여 상기 강자성 구조물을 둘러싸는 것인, 집적 회로.
  3. 제1항에 있어서,
    상기 코일 구조물은,
    상기 제1 상호연결층 내의 제1 복수의 도전성 라인들; 및
    상기 제2 상호연결층 내의 제2 복수의 도전성 라인들
    을 포함하는 것인, 집적 회로.
  4. 제1항에 있어서,
    상기 제1 도전성 경로는 도전성 라인을 포함하며, 상기 도전성 라인은 상기 기판 위의 본드 와이어 또는 상호연결층의 일부분인 것인, 집적 회로.
  5. 제1항에 있어서,
    상기 코일 구조물은 상기 제1 상호연결층 내의 나사선 코일(spiral coil)을 포함하는 것인, 집적 회로.
  6. 제5항에 있어서,
    상기 제1 도전성 경로는 도전성 라인을 포함하고, 상기 도전성 라인은 상기 제1 상호연결층의 일부분 또는 상기 제2 상호연결층의 일부분인 것인, 집적 회로.
  7. 제1항에 있어서,
    상기 기판 위의 제2 도전성 경로 ― 상기 제2 도전성 경로는 제2 시변 전류를 수송하도록, 그리고 상기 제2 시변 전류에 기반하여 제2 시변 자계를 발생시키도록 구성됨 ― 를 더 포함하며,
    상기 코일 구조물은 상기 제2 시변 자계를 통해 상기 제2 도전성 경로와 자기적으로 결합되고, 상기 제1 시변 자계 및 상기 제2 시변 자계에 응답하여 상기 유도 전위를 발생시키도록 구성되는 것인, 집적 회로.
  8. 제7항에 있어서,
    상기 제1 시변 자계 및 상기 제2 시변 자계는 상기 코일 구조물에 의하여 관찰될 때, 합산 방식(additive manner)으로 또는 차감 방식(subtractive manner)으로 중첩되는 것인, 집적 회로.
  9. 집적 회로에 있어서,
    기판;
    상기 기판 위의 강자성 구조물 ― 상기 강자성 구조물은 제1 방향을 따라 연장되는 일부분을 가짐 ― ;
    상기 기판 위의 제1 상호연결층 ― 상기 강자성 구조물은 상기 제1 상호연결층 위에 있음 ― ;
    상기 기판 위의 제2 상호연결층 ― 상기 제2 상호연결층은 상기 강자성 구조물 위에 있음 ―;
    상기 기판 위의 도전성 경로 ― 상기 도전성 경로는 상기 강자성 구조물의 일부분에 인접하는 일부분을 갖고, 상기 제1 방향과 상이한 제2 방향을 따라 연장됨 ― ; 및
    상기 기판 위의 코일 구조물 ― 상기 코일 구조물은 상기 강자성 구조물을 둘러쌈 ―
    을 포함하고,
    상기 도전성 경로는, 상기 제1 상호연결층 내의 제1 도전성 라인, 상기 제2 상호연결층 내의 제2 도전성 라인, 및 상기 제1 도전성 라인과 상기 제2 도전성 라인을 연결하는 비아 플러그를 포함하는 것인,
    집적 회로.
  10. 집적 회로를 작동시키는 방법에 있어서,
    상기 집적 회로의 도전성 경로 상의 시변 전류에 기반하여, 강자성 구조물에 시변 자계를 발생시키는 단계;
    상기 시변 자계에 기반하여 상기 집적 회로의 코일 구조물에 의하여 유도 전위를 발생시키는 단계 ― 상기 코일 구조물은 상기 시변 자계를 통해 상기 도전성 경로와 자기적으로 결합됨 ― ; 및
    전압 감지 회로에 의하여 상기 유도 전위의 전압 레벨을 측정하는 단계 ― 상기 전압 감지 회로는 상기 코일 구조물과 전기적으로 결합됨 ―
    를 포함하고,
    상기 시변 자계는, 상기 강자성 구조물 아래의 제1 도전성 라인 및 상기 강자성 구조물 위의 제2 도전성 라인 상의 상기 시변 전류에 기초하여 발생되는 것이고, 상기 제1 도전성 라인과 상기 제2 도전성 라인은 비아 플러그에 의해 연결되는 것인, 시변 집적 회로를 작동시키는 방법.
KR1020160029754A 2015-03-13 2016-03-11 전류 감지 코일을 갖는 집적 회로 KR101850906B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562133228P 2015-03-13 2015-03-13
US62/133,228 2015-03-13
US15/053,619 US10878997B2 (en) 2015-03-13 2016-02-25 Integrated circuit having current-sensing coil
US15/053,619 2016-02-25

Publications (2)

Publication Number Publication Date
KR20160110259A KR20160110259A (ko) 2016-09-21
KR101850906B1 true KR101850906B1 (ko) 2018-05-02

Family

ID=56801131

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160029754A KR101850906B1 (ko) 2015-03-13 2016-03-11 전류 감지 코일을 갖는 집적 회로

Country Status (5)

Country Link
US (4) US10878997B2 (ko)
KR (1) KR101850906B1 (ko)
CN (1) CN105974174B (ko)
DE (1) DE102016103608B4 (ko)
TW (1) TWI652784B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110231539B (zh) * 2019-06-04 2021-01-19 西安交通大学 一种用于真双极直流输配电线路的单极接地故障检测系统
FR3097054B1 (fr) * 2019-06-07 2021-07-02 Schneider Electric Ind Sas Capteur de courant et système de mesure comportant un tel capteur de courant
DE102019132963B4 (de) * 2019-12-04 2021-08-26 Hanon Systems Strommessanordnung
US11829168B2 (en) * 2019-12-08 2023-11-28 Qualcomm Incorporated Power management circuit including on-board current-sense resistor and on-die current sensor
TWI776304B (zh) 2020-12-04 2022-09-01 陞達科技股份有限公司 電流狀態判斷方法及電路
US20230197644A1 (en) * 2021-12-17 2023-06-22 Intel Corporation Semiconductor Package, Semiconductor Die and Method for Forming a Semiconductor Package or a Semiconductor Die

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003315373A (ja) 2002-04-18 2003-11-06 Toshiba Corp 電流検出装置及び半導体装置
US20050190035A1 (en) 2004-02-27 2005-09-01 Wang Albert Z. Compact inductor with stacked via magnetic cores for integrated circuits
JP2008016770A (ja) * 2006-07-10 2008-01-24 Mitsubishi Electric Corp 半導体モジュール
US20140092574A1 (en) * 2012-09-28 2014-04-03 Uwe Zillmann Integrated voltage regulators with magnetically enhanced inductors

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7900244A (nl) * 1979-01-12 1980-07-15 Philips Nv Vlakke tweelaags electrische spoel.
US5963038A (en) 1996-06-06 1999-10-05 U.S. Philips Corporation Method of testing a connection which includes a conductor in an integrated circuit
US6240622B1 (en) * 1999-07-09 2001-06-05 Micron Technology, Inc. Integrated circuit inductors
KR100544475B1 (ko) 2003-01-25 2006-01-24 삼성전자주식회사 반도체기판에 집적된 자계검출소자 및 그 제조방법
EP1450176A1 (en) * 2003-02-21 2004-08-25 Liaisons Electroniques-Mecaniques Lem S.A. Magnetic field sensor and electrical current sensor therewith
US7557562B2 (en) 2004-09-17 2009-07-07 Nve Corporation Inverted magnetic isolator
WO2006113459A2 (en) * 2005-04-13 2006-10-26 Crane Co. Current sensor
EP1746430A1 (en) 2005-07-22 2007-01-24 Liaisons Electroniques-Mecaniques Lem S.A. Orthogonal fluxgate magnetic field sensor
US20080186123A1 (en) * 2007-02-07 2008-08-07 Industrial Technology Research Institute Inductor devices
JP4652434B2 (ja) * 2007-09-22 2011-03-16 太陽誘電株式会社 可変インダクタ及びこれを回路構成に組み入れた電子回路装置
JP5172287B2 (ja) 2007-11-19 2013-03-27 株式会社東芝 集積回路装置
FR2942880A1 (fr) 2009-03-04 2010-09-10 Commissariat Energie Atomique Capteurs de courant et procede de fabrication de ces capteurs.
JP5167305B2 (ja) * 2010-04-23 2013-03-21 株式会社タムラ製作所 電流検出器
US8130067B2 (en) 2010-05-11 2012-03-06 Texas Instruments Incorporated High frequency semiconductor transformer
US8680843B2 (en) * 2010-06-10 2014-03-25 Infineon Technologies Ag Magnetic field current sensors
US8279008B2 (en) 2010-08-06 2012-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS millimeter-wave variable-gain low-noise amplifier
US8427240B2 (en) 2010-08-06 2013-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Low-noise amplifier with gain enhancement
US9209521B2 (en) 2010-10-14 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. On-chip helix antenna
US8450827B2 (en) 2011-01-25 2013-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. MOS varactor structure and methods
US8593206B2 (en) 2011-04-12 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Up-conversion mixer having a reduced third order harmonic
KR101990015B1 (ko) * 2011-04-13 2019-06-17 쓰리엠 이노베이티브 프로퍼티즈 컴파니 교정 정보를 포함하는 전자 디바이스 및 이를 이용하는 방법
US8760255B2 (en) 2011-08-10 2014-06-24 Taiwan Semiconductor Manufacturing Co., Ltd. Contactless communications using ferromagnetic material
US8618631B2 (en) 2012-02-14 2013-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. On-chip ferrite bead inductor
US8912581B2 (en) 2012-03-09 2014-12-16 Taiwan Semiconductor Manufacturing Co., Ltd. 3D transmission lines for semiconductors
US8610494B1 (en) 2012-06-12 2013-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Low power active filter
US9374086B2 (en) 2012-11-09 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Switch circuit and method of operating the switch circuit
US20140167786A1 (en) * 2012-12-14 2014-06-19 Schneider Electric USA, Inc. Current Sensor For Power Measurement Applications
US8941212B2 (en) 2013-02-06 2015-01-27 Taiwan Semiconductor Manufacturing Co., Ltd. Helical spiral inductor between stacking die
US9362613B2 (en) 2013-03-07 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Bond wire antenna
US9391350B2 (en) 2013-03-07 2016-07-12 Taiwan Semiconductor Manufacturing Company Limited RF choke device for integrated circuits
CH707687B1 (de) * 2013-03-08 2016-09-15 Melexis Technologies Nv Stromsensor.
EP2821797B1 (en) * 2013-07-03 2020-11-04 ABB Schweiz AG Current sensing device, and method of manufacturing the same
US10163779B2 (en) 2014-06-12 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit with guard ring
US10121739B1 (en) * 2017-05-02 2018-11-06 Micron Technology, Inc. Multi-die inductors with coupled through-substrate via cores

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003315373A (ja) 2002-04-18 2003-11-06 Toshiba Corp 電流検出装置及び半導体装置
US20050190035A1 (en) 2004-02-27 2005-09-01 Wang Albert Z. Compact inductor with stacked via magnetic cores for integrated circuits
JP2008016770A (ja) * 2006-07-10 2008-01-24 Mitsubishi Electric Corp 半導体モジュール
US20140092574A1 (en) * 2012-09-28 2014-04-03 Uwe Zillmann Integrated voltage regulators with magnetically enhanced inductors

Also Published As

Publication number Publication date
US10878997B2 (en) 2020-12-29
DE102016103608A1 (de) 2016-09-15
US20230154675A1 (en) 2023-05-18
TWI652784B (zh) 2019-03-01
KR20160110259A (ko) 2016-09-21
US20210104360A1 (en) 2021-04-08
DE102016103608B4 (de) 2023-01-26
CN105974174B (zh) 2019-04-12
US20240321513A1 (en) 2024-09-26
US11569030B2 (en) 2023-01-31
US20160268042A1 (en) 2016-09-15
TW201705419A (zh) 2017-02-01
US12009148B2 (en) 2024-06-11
CN105974174A (zh) 2016-09-28

Similar Documents

Publication Publication Date Title
US12009148B2 (en) Integrated circuit having current-sensing coil
US7679162B2 (en) Integrated current sensor package
EP1965217B1 (en) High bandwidth open-loop current sensor
US20080136399A1 (en) Current sensor
US10823766B2 (en) Detector and a voltage converter
US10041978B2 (en) Integrated circuit with integrated current sensor
US7362086B2 (en) Integrated current sensor
US11531075B2 (en) Method and apparatus for integrating current sensors in a power semiconductor module
CN104142416A (zh) 用于电流测量的设备
US9529022B2 (en) Sensor device with inductors
Ziegler et al. Influences of parasitic capacitances in wide bandwidth rogowski coils for commutation current measurement
US10545199B2 (en) Lateral transmission of signals across a galvanic isolation barrier
US9664728B2 (en) Detection of defective electrical connections
US20200116763A1 (en) Systems and methods to detect and measure the current mismatch among parallel semiconductor devices
KR102239126B1 (ko) 전류 검출이 가능한 적층형 회로 구조체
US10859638B2 (en) Passive bridge circuit with oxide windows as leakage sink
EP3032268A1 (en) An integrated circuit with an on chip hall sensor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant