KR101846726B1 - 프로세서간의 통신을 지원하는 시스템 반도체 ｍｍｒ 칩 - Google Patents

프로세서간의 통신을 지원하는 시스템 반도체 ｍｍｒ 칩 Download PDF

Info

Publication number
KR101846726B1
KR101846726B1 KR1020160139570A KR20160139570A KR101846726B1 KR 101846726 B1 KR101846726 B1 KR 101846726B1 KR 1020160139570 A KR1020160139570 A KR 1020160139570A KR 20160139570 A KR20160139570 A KR 20160139570A KR 101846726 B1 KR101846726 B1 KR 101846726B1
Authority
KR
South Korea
Prior art keywords
packets
mpm
rbim
memory bank
memory
Prior art date
Application number
KR1020160139570A
Other languages
English (en)
Inventor
이정우
Original Assignee
이정우
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이정우 filed Critical 이정우
Priority to KR1020160139570A priority Critical patent/KR101846726B1/ko
Application granted granted Critical
Publication of KR101846726B1 publication Critical patent/KR101846726B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/544—Buffers; Shared memory; Pipes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Multi Processors (AREA)

Abstract

본 발명은 MPM(Message Passing Module)과 RBIM(Rotation Bus Interface Memory)을 포함하고, 상기 MPM은, 입력되는 패킷과 출력되는 패킷 각각을 일시적으로 저장하기 위한 입력버퍼 및 출력버퍼; 및 상기 대응하는 CPU 모듈로부터 다른 CPU 모듈에 통신하기 위하여 전달된 패킷을 상기 입력버퍼에 저장하여 상기 RBIM으로 패킷 단위로 전달하도록 제어하고, 상기 RBIM으로부터 수신된 패킷을 상기 출력버퍼에 저장하여 상기 대응하는 CPU 모듈로 출력하도록 제어하는 콘트롤러;를 포함하고, 상기 RBIM은, 패킷의 저장을 위해 다수로 마련되는 메모리 뱅크; 및 상기 MPM에서 다른 MPM으로 통신하기 위하여 전달한 패킷을 상기 메모리 뱅크 중에서 비어있는 메모리 뱅크에 쓰기 기능을 수행하여 저장하고, 메모리 뱅크에 저장된 패킷의 목적지 주소가 상기 MPM일 경우 메모리 뱅크에 저장되어 있는 패킷을 읽기 기능을 통하여 상기 출력 버퍼로 전달하며, 메모리 뱅크에 저장된 패킷의 목적지 주소가 다른 MPM일 경우 메모리 뱅크에 저장되어 있는 패킷을 읽기 기능으로 다른 RBIM의 메모리 뱅크에 쓰기 기능으로 전달하는 로테이션 콘트롤러;를 포함하도록 한 프로세서간의 통신을 지원하는 시스템 반도체 MMR 칩에 관한 것이다. 본 발명에 따르면, 메모리를 통신 매체로 활용하여 버스 방식 통신의 문제점 극복하고, 링 네트워크를 사용하여 멀티캐스트 통신 기능 완벽하게 제공할 수 있다.

Description

프로세서간의 통신을 지원하는 시스템 반도체 ＭＭＲ 칩{System semiconductor MMR chip for enabling communication between processes}
본 발명은 시스템 반도체 MMR 칩에 관한 것으로서, 보다 상세하게는 프로세서간의 통신을 지원하는 시스템 반도체 MMR 칩에 관한 것이다.
일반적으로, 네트워크 통신 기술은 공유 매체, 공유 메모리, 공간 분할 방식의 순서로 발전하였다.
공유 매체 기술은 다수의 통신 포트가 공동으로 사용하는 전기신호버스의 매체 사용(Medium Access)을 위한 시분할 접근(Time Division Access)으로 통신 속도가 저하된다.
종래의 메모리 공유 기술로는 한국공개특허 제10-2007-0013620호의 "복수 경로를 통한 다중 분할된 메모리 공유 방법 및 장치"가 제시된 바 있는데, 이는 디지털 처리 장치에 있어서, 메인 프로세서; 상기 메인 프로세서에 의해 제어되며 하나의 연결 버스를 통해 상기 메인 프로세서에 연결되는 부가 프로세서; 및 독립된 메모리 버스를 통해 상기 부가 프로세서에 각각 결합되는 복수의 포트를 구비하고, n(자연수)개의 저장 영역으로 분할된 메모리를 포함한다.
공유 메모리 기술은 다수의 통신 포트가 공동으로 사용하는 단일 메모리의 입, 출력을 위한 시분할 접근으로 통신 속도가 저하된다. 각각의 통신 포트에 장착된 RBIM에 패킷을 동시에 입, 출력하는 병렬 처리를 통하여 시분할 접근의 문제를 극복하여 통신 속도를 증진할 수 있다. 공유 매체 기술에서 전기 신호를 송신하고 수신하는 아날로그 통신 기술을 메모리에 입력하고 출력하는 디지털 기술로 대체하여 매우 간편한 기술로 구현이 가능하기 때문에 제품 단가를 현저히 낮출 수 있다. 시스템 사양에 맞는 통신 속도를 제공하기 위하여 메모리의 데이터 버스 폭을 4 비트에서 256 비트까지 가변적으로 설계할 수 있다. DRAM, SRAM, DDR 메모리 등 메모리 기술이 계속 발전하여 통신 속도가 향상되고 있어서 DDR4 메모리는 614.4Gbps의 고속으로 데이터를 처리한다.
공간 분할 기술은 입력 포트와 출력 포트를 스위치로 연결하는 버스로 동시 통신이 가능하여 시분할 접근 문제를 극복하였다. 10개의 CPU가 통신 포트의 입, 출력 버퍼를 300과 500개를 사용하고 90%까지 통신 부하를 부과하는 환경에서 공간 분할 기술의 크로스바 스위치와 MMR 스위치를 1 대 1 방식으로 통신하는 성능을 비교한 경우, 크로스바 스위치는 손실율, 대기지연, 전송지연 모두 MMR 스위치에 비하여 우수한 성능을 제공한다. 그러나, MMR 스위치는 손실율에 있어서는 크로스바 스위치와 거의 동일하고, 대기지연과 전송지연은 상대적으로는 크로스바 스위치 보다 낮은 성능을 보이지만, 500 버퍼의 경우, 각각 0.28msec와 0.95msec의 낮은 지연으로 MMR 스위치 역시 매우 우수한 성능을 보유하고 있다.
공간 분할 기술의 최대 단점은 멀티캐스트/브로드캐스트 기능이다. 1 대 1 통신과 동일한 환경에서 크로스바 스위치와 MMR 스위치를 1 대 3 멀티캐스트 방식으로 통신하는 성능을 비교시, 대기지연과 전송지연은 모두 크로스바 스위치가 MMR 스위치에 비하여 우수한 성능을 제공한다. 그러나, 크로스바 스위치와 MMR 스위치의 손실율에 있어서는, 300 버퍼인 경우, 각각 78.6%와 41.3%이고, 500 버퍼의 경우, 각각 64.2%와 17.7%로 MMR 스위치가 약 1.9배에서 3.6배의 매우 우수한 성능을 제공한다. 대기지연과 전송지연은, 1 대 1 통신과 마찬가지로, 상대적으로는 크로스바 스위치 보다 낮은 성능을 보이지만, 500 버퍼의 경우, 각각 0.52msec와 2.8msec의 낮은 지연으로 MMR 스위치 역시 매우 우수한 성능을 보유하고 있다.
CPU 네트워크는 CPU의 메인 버스인 DDR 메모리 버스에 직접 연결하는 MMR 스위치를 사용하여 다수의 CPU를 링 네트워크로 연결하는 네트워크를 구축한다. 클라우드 컴퓨팅은 다수의 서버들을 인터넷을 통하여 연결하여 동시에 운영하는 기술로 접속된 서버들의 실제 통신 거리를 이동하는 전송 시간과 통신 프로토콜에서 발생하는 지연에 대한 근본적인 문제점을 내재하고 있다.
상기한 바와 같은 종래 기술의 문제점을 해결하기 위하여, 본 발명은 메모리를 통신 매체로 활용하여 버스 방식 통신의 문제점을 극복하고, 링 네트워크를 사용하여 멀티캐스트 통신 기능을 완벽하게 제공하며, 프로세서간 통신 기능을 지원하여 고속 병렬 처리 시스템 설계를 가능하도록 하고, 다수의 ARM Core 또는 Xeon CPU를 직접 연결하는 CPU 네트워크로 빅데이터, IoT, SDN(Software Defined Networking)를 지원하는 서버 시스템을 제품화할 수 있도록 하는데 목적이 있다.
본 발명의 다른 목적들은 이하의 실시례에 대한 설명을 통해 쉽게 이해될 수 있을 것이다.
상기한 바와 같은 목적을 달성하기 위해, 본 발명의 일측면에 따르면, CPU 모듈 각각에 대응하여 마련되는 MPM(Message Passing Module)과 RBIM(Rotation Bus Interface Memory)을 포함하고, 상기 MPM은, 입력되는 패킷과 출력되는 패킷 각각을 일시적으로 저장하기 위한 입력버퍼 및 출력버퍼; 및 상기 대응하는 CPU 모듈로부터 다른 CPU 모듈에 통신하기 위하여 전달된 패킷을 상기 입력버퍼에 저장하여 상기 RBIM으로 패킷 단위로 전달하도록 제어하고, 상기 RBIM으로부터 수신된 패킷을 상기 출력버퍼에 저장하여 상기 대응하는 CPU 모듈로 출력하도록 제어하는 콘트롤러;를 포함하고, 상기 RBIM은, 패킷의 저장을 위해 다수로 마련되는 메모리 뱅크; 및 상기 MPM에서 다른 MPM으로 통신하기 위하여 전달한 패킷을 상기 메모리 뱅크 중에서 비어있는 메모리 뱅크에 쓰기 기능을 수행하여 저장하고, 메모리 뱅크에 저장된 패킷의 목적지 주소가 상기 MPM일 경우 메모리 뱅크에 저장되어 있는 패킷을 읽기 기능을 통하여 상기 출력 버퍼로 전달하며, 메모리 뱅크에 저장된 패킷의 목적지 주소가 다른 MPM일 경우 메모리 뱅크에 저장되어 있는 패킷을 읽기 기능으로 다른 RBIM의 메모리 뱅크에 쓰기 기능으로 전달하는 로테이션 콘트롤러;를 포함하는, 프로세서간의 통신을 지원하는 시스템 반도체 MMR 칩이 제공된다.
상기 MPM은, 동작에 필요한 데이터나 명령을 일시적으로 저장하는데 사용되는 레지스터파일모듈; 및 상기 콘트롤러에 의해 제어되고, DDR 메모리의 동작을 제어하는 DDR드라이버모듈;을 더 포함할 수 있다.
상기 MPM과 상기 RBIM은, 단일의 칩으로 이루어져서 보드에 상기 CPU 모듈과 함께 마련되고, 상기 보드는, 통신용잭과 입력커넥터 및 출력커넥터가 마련될 수 있다.
본 발명에 따른 프로세서간의 통신을 지원하는 시스템 반도체 MMR 칩에 의하면, 메모리를 통신 매체로 활용하여 버스 방식 통신의 문제점을 극복할 수 있고, 링 네트워크를 사용하여 멀티캐스트 통신 기능을 완벽하게 제공할 수 있으며, 프로세서간 통신 기능을 지원하여 고속 병렬 처리 시스템 설계를 가능하도록 하고, 다수의 ARM Core 또는 Xeon CPU를 직접 연결하는 CPU 네트워크로 빅데이터, IoT, SDN(Software Defined Networking)를 지원하는 서버 시스템을 제품화할 수 있다.
도 1은 본 발명의 일 실시례에 따른 프로세서간의 통신을 지원하는 시스템 반도체 MMR 칩을 도시한 구성도이다.
도 2는 본 발명의 일 실시례에 따른 프로세서간의 통신을 지원하는 시스템 반도체 MMR 칩을 이용한 네트워크 시스템을 나타낸 도면이다.
본 발명은 다양한 변경을 가할 수 있고, 여러 가지 실시례를 가질 수 있는 바, 특정 실시례들을 도면에 예시하고, 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니고, 본 발명의 기술 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 식으로 이해되어야 하고, 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시례에 한정되는 것은 아니다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시례를 상세히 설명하며, 도면 부호에 관계없이 동일하거나 대응하는 구성요소에 대해서는 동일한 참조 번호를 부여하고, 이에 대해 중복되는 설명을 생략하기로 한다.
도 1은 본 발명의 일 실시례에 따른 프로세서간의 통신을 지원하는 시스템 반도체 MMR 칩을 도시한 구성도이다.
도 1을 참조하면, 본 발명의 일 실시례에 따른 프로세서간의 통신을 지원하는 시스템 반도체 MMR 칩(100)은 CPU 모듈(210) 각각에 대응하여 마련되는 MPM(Message Passing Module; 110)과 RBIM(Rotation Bus Interface Memory; 120)을 포함한다.
MPM(110)은 입력버퍼(111) 및 출력버퍼(112)와 콘트롤러(115)를 포함할 수 있다.
입력버퍼(111) 및 출력버퍼(112)는 입력되는 패킷과 출력되는 패킷 각각을 일시적으로 저장하기 위한 것으로서, 콘트롤러(115)에 의해 제어될 수 있다. 입력버터(111) 및 출력버퍼(112) 각각은 예컨대 500 패킷 용량으로, 500 KByte(500 X 1,024 바이트) 용량을 가질 수 있으며, 32 비트 데이터 버스 폭을 가질 수 있다.
콘트롤러(115)는 상기의 대응하는 CPU 모듈(210)로부터 다른 CPU 모듈(210)에 통신하기 위하여 전달된 패킷을 입력버퍼(111)에 저장하여 RBIM(120)으로 패킷 단위로 전달하도록 제어하고, RBIM(120)으로부터 수신된 패킷을 출력버퍼(112)에 저장하여 상기의 대응하는 CPU 모듈(210)로 출력하도록 제어한다. 여기서 대응하는 CPU 모듈(210)이란, MPM(110)과 대응하도록 연결되는 CPU 모듈(210)로서, MPM(110)에 상위로서 마련됨으로써 상위의 CPU 모듈(210)이라고도 할 수 있다. 콘트롤러(113)는 예컨대 ARM Core로서, 100Base-T Ethernet 포트를 가질 수 있다.
MPM(110)은 동작에 필요한 데이터나 명령을 일시적으로 저장하는데 사용되는 레지스터파일모듈(113)과, 콘트롤러(115)에 의해 제어되고, DDR 메모리의 동작을 제어하는 DDR드라이버모듈(114)을 더 포함할 수 있다. 여기서, 레지스터파일모듈(113)은 예컨대 512 KByte 용량을 가질 수 있고, DDR드라이버모듈(114)은 DDR3 메모리 버전이 사용될 수 있다.
RBIM(120)은 메모리 뱅크(121,122)와 로테이션 콘트롤러(123)를 포함할 수 잇다.
메모리 뱅크(121,122)는 패킷의 저장을 위해 다수로 마련되는데, 본 실시례에서처럼 2개로 이루어질 수 있으나, 이에 반드시 한하는 것은 아니며, 필요에 따라 그 개수를 달리할 수 있다. 메모리 뱅크(121,122) 각각은, 예컨대 1 패킷 용량으로서, 1 KByte 용량을 가질 수 있으며, 32 Bit 데이터 버스 폭을 가질 수 있다.
로테이션 콘트롤러(123)는 자신에 대응하도록 마련된 MPM(110)에서 다른 MPM(110)으로 통신하기 위하여 전달한 패킷을 메모리 뱅크(121,122) 중에서 비어있는 메모리 뱅크에 쓰기 기능을 수행하여 저장하고, 메모리 뱅크에 저장된 패킷의 목적지 주소가 대응하도록 마련되는, 예컨대 상위의 MPM(110)일 경우 메모리 뱅크에 저장되어 있는 패킷을 읽기 기능을 통하여 상기의 대응하도록 마련되는 MPM(110)의 출력 버퍼(112)로 전달하며, 메모리 뱅크에 저장된 패킷의 목적지 주소가 다른 MPM(110)일 경우 메모리 뱅크에 저장되어 있는 패킷을 읽기 기능으로 다른 RBIM(120)의 메모리 뱅크에 쓰기 기능으로 전달한다. 로테이션 콘트롤러(123)는, 예컨대 하드 와이어드(Hard-Wired) 로직으로 구성될 수 있다.
RBIM(120)은 상위의 MPM(110)에서 다른 MPM(110)으로 통신하기 위하여 전달한 패킷을 현재의 메모리 뱅크(121,122)가 비어있는지를 확인하여 비어 있다면 해당 패킷을 메모리 뱅크(121,122)에 쓰기 기능을 수행한다. 또한 RBIM(120)은 메모리 뱅크(121,122)에 패킷이 저장되어 있고 해당 패킷의 목적지 주소가 자신의 MPM(110)이면, 메모리 뱅크(121,122)에 저장되어 있는 패킷을 읽기 기능을 통하여 자신의 MPM(110)의 출력 버퍼(112)로 전달한다. 또한 RBIM(120)은 해당 패킷의 목적지 주소가 다른 MPM(110)이면, 메모리 뱅크(121,122)에 저장되어 있는 패킷을 읽기 기능으로 다른 RBIM(120)의 메모리 뱅크에 쓰기 기능으로 전달할 수 있다.
도 1 및 도 2를 참조하면, MPM(110)과 RBIM(120)은 단일의 칩으로 이루어져서 보드(220)에 CPU 모듈(210)과 함께 마련될 수 있다. 여기서, 보드(220)는 통신용잭(230)과 입력커넥터(240) 및 출력커넥터(250)가 마련될 수 있다. 통신용잭(230)은 예컨대 RJ45잭이 사용될 수 있다. 입력커넥터(240) 및 출력커넥터(250)는 메인보드(300) 상에 다수로 마련되는 커넥터(310) 각각에 접속될 수 있다.
이와 같은 본 발명에 따른 프로세서간의 통신을 지원하는 시스템 반도체 MMR 칩의 작용을 설명하기로 한다.
인터넷은 TCP에서 CSMA/CD까지 총 5 계층의 프로토콜을 사용하고, CPU 네트워크는 IPC와 PLC 2 계층 프로토콜을 사용하여 통신 속도를 현격하게 증진한다. 시스템이 요구하는 사양에 맞추어 처리 용량이 낮은 ARM Core에서 고성능의 Xeon까지 다양한 CPU 모듈(110)를 가변적으로 설계할 수 있다. 다수의 CPU 모듈(110)을 메인 버스로 네트워크화하기 때문에, 단위 면적에 집적할 수 있는 CPU 모듈(110)의 수량을 극대화하여 기존의 서버를 인터넷으로 연결한 방식에 비하여 성능 대비 제품의 생산 비용을 현저히 절감할 수 있다.
또한 본 발명에 따르면, 수십에서 수천대의 서버를 동시에 운영하는 클라우드 컴퓨팅 기술을 사용하는 빅데이터, IoT, SDN 등의 분야에서 전체 시스템의 처리 속도를 극적으로 향상시킬 수 있다. 또한 멀티코어 컴퓨팅 서버에서, 대용량 데이터를 관리하고 분석하는 빅데이터 장비 및 서비스 시장에서 경쟁력을 확보할 수 있으며, IoT 시스템에서 운영되는 대량의 센서들이 검출하는 대용량의 정보를 빅데이터를 관리하고 분석하는 스마트 팩토리, 스마트 빌딩, 스마트 국방 등의 스마트 산업에 적용할 수 있으며, SDN(Software Defined Networking) 서비스 시스템에서 기존의 L2/L3 스위치가 부족한 멀티캐스트/브로드캐스트 기능을 장작한 L2/L3 스위치에 SDN 시스템에 접속할 수 있는 API 기능을 포팅한 LAN/WAN 라우터와, SDN 시스템에서 전체 네트워크의 허브, 라우터, 스위치, 방화벽 등의 제어를 위한 중앙 집중형 네트워크 제어 서버 시스템 등에 적용될 수 있으며, 대용량 슈퍼컴퓨터를 활용하는 인공지능, 우주탐사, 핵물리학 등의 미래 산업에 매우 저비용으로 공급할 수 있는 제품을 제공할 수 있다.
이와 같이 본 발명에 대해서 첨부된 도면을 참조하여 설명하였으나, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 이루어질 수 있음은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시례에 한정되어서는 아니되며, 후술하는 특허청구범위뿐만 아니라 이러한 특허청구범위와 균등한 것들에 의해 정해져야 한다.
110 : MPM 111 : 입력버퍼
112 : 출력버퍼 113 : 레지스터파일모듈
114 : DDR드라이버모듈 115 : 콘트롤러
120 : RBIM 121,122 : 메모리 뱅크
123 : 로테이션 콘트롤러 210 : CPU 모듈
220 : 보드 230 : 통신용잭
240 : 입력커넥터 250 : 출력커넥터
300 : 메인보드 310 : 커넥터

Claims (3)

  1. CPU 모듈 각각에 대응하여 마련되는 MPM(Message Passing Module)과 RBIM(Rotation Bus Interface Memory)을 포함하고,
    상기 MPM은,
    입력되는 패킷과 출력되는 패킷 각각을 일시적으로 저장하기 위한 입력버퍼 및 출력버퍼; 및
    상기 대응하는 CPU 모듈로부터 다른 CPU 모듈에 통신하기 위하여 전달된 패킷을 상기 입력버퍼에 저장하여 상기 RBIM으로 패킷 단위로 전달하도록 제어하고, 상기 RBIM으로부터 수신된 패킷을 상기 출력버퍼에 저장하여 상기 대응하는 CPU 모듈로 출력하도록 제어하는 콘트롤러;를 포함하고,
    상기 RBIM은,
    패킷의 저장을 위해 다수로 마련되는 메모리 뱅크; 및
    상기 MPM에서 다른 MPM으로 통신하기 위하여 전달한 패킷을 상기 메모리 뱅크 중에서 비어있는 메모리 뱅크에 쓰기 기능을 수행하여 저장하고, 메모리 뱅크에 저장된 패킷의 목적지 주소가 상기 MPM일 경우 메모리 뱅크에 저장되어 있는 패킷을 읽기 기능을 통하여 상기 출력 버퍼로 전달하며, 메모리 뱅크에 저장된 패킷의 목적지 주소가 다른 MPM일 경우 메모리 뱅크에 저장되어 있는 패킷을 읽기 기능으로 다른 RBIM의 메모리 뱅크에 쓰기 기능으로 전달하는 로테이션 콘트롤러;를 포함하고,
    상기 MPM은,
    동작에 필요한 데이터나 명령을 일시적으로 저장하는데 사용되는 레지스터파일모듈; 및
    상기 콘트롤러에 의해 제어되고, DDR 메모리의 동작을 제어하는 DDR드라이버모듈;
    을 더 포함하고,
    상기 MPM과 상기 RBIM은,
    단일의 칩으로 이루어져서 보드에 상기 CPU 모듈과 함께 마련되고,
    상기 보드는,
    통신용잭과 입력커넥터 및 출력커넥터가 마련되는, 프로세서간의 통신을 지원하는 시스템 반도체 MMR 칩.
  2. 삭제
  3. 삭제
KR1020160139570A 2016-10-25 2016-10-25 프로세서간의 통신을 지원하는 시스템 반도체 ｍｍｒ 칩 KR101846726B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160139570A KR101846726B1 (ko) 2016-10-25 2016-10-25 프로세서간의 통신을 지원하는 시스템 반도체 ｍｍｒ 칩

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160139570A KR101846726B1 (ko) 2016-10-25 2016-10-25 프로세서간의 통신을 지원하는 시스템 반도체 ｍｍｒ 칩

Publications (1)

Publication Number Publication Date
KR101846726B1 true KR101846726B1 (ko) 2018-04-09

Family

ID=61978159

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160139570A KR101846726B1 (ko) 2016-10-25 2016-10-25 프로세서간의 통신을 지원하는 시스템 반도체 ｍｍｒ 칩

Country Status (1)

Country Link
KR (1) KR101846726B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200210744Y1 (ko) 2000-08-21 2001-01-15 엘지정보통신주식회사 복수개의 보드간 프로세서 통신 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200210744Y1 (ko) 2000-08-21 2001-01-15 엘지정보통신주식회사 복수개의 보드간 프로세서 통신 장치

Similar Documents

Publication Publication Date Title
US20210075633A1 (en) Packet multi-cast for memory pool replication
US11929927B2 (en) Network interface for data transport in heterogeneous computing environments
EP3140748B1 (en) Interconnect systems and methods using hybrid memory cube links
US11003601B2 (en) Memory system design using buffer(s) on a mother board
CN107480077A (zh) 用于执行内部处理的存储器设备及其操作方法
US20130159452A1 (en) Memory Server Architecture
US11397653B2 (en) Technologies for fast recovery of distributed storage systems on disaggregated storage
CN104954221A (zh) 用于全连接网格拓扑结构的高速pci架构路由
CN102866980B (zh) 用于多核微处理器片上互连网络的网络通信胞元
WO2022120992A1 (zh) 基于虚拟环境的内存共享系统及方法
US20190243796A1 (en) Data storage module and modular storage system including one or more data storage modules
US20210011755A1 (en) Systems, methods, and devices for pooled shared/virtualized or pooled memory with thin provisioning of storage class memory modules/cards and accelerators managed by composable management software
US20160299856A1 (en) Memory appliance couplings and operations
US20200073849A1 (en) Technologies for remote networked accelerators
CN105653476A (zh) 一种数据处理器件与内存设备的通信方法及相关装置
US20200293195A1 (en) Ethernet Enabled Solid State Drive (SSD)
EP4002139A2 (en) Memory expander, host device using memory expander, and operation method of server system including memory expander
US20190065272A1 (en) Connecting accelerator resources using a switch
US9137167B2 (en) Host ethernet adapter frame forwarding
KR101846726B1 (ko) 프로세서간의 통신을 지원하는 시스템 반도체 ｍｍｒ 칩
CN116074179B (zh) 基于cpu-npu协同的高扩展节点系统及训练方法
US8504657B2 (en) Media stream distribution system
US7114031B2 (en) Structure and method of cache memory data update
US8606984B2 (en) Hierarchical to physical bus translation
KR102572143B1 (ko) 메모리 클라우드를 위한 메모리 자원 공유 방법 및 이를 이용한 메모리 자원 공유 시스템

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant