KR101842039B1 - Method of transferring wafer - Google Patents

Method of transferring wafer Download PDF

Info

Publication number
KR101842039B1
KR101842039B1 KR1020110081047A KR20110081047A KR101842039B1 KR 101842039 B1 KR101842039 B1 KR 101842039B1 KR 1020110081047 A KR1020110081047 A KR 1020110081047A KR 20110081047 A KR20110081047 A KR 20110081047A KR 101842039 B1 KR101842039 B1 KR 101842039B1
Authority
KR
South Korea
Prior art keywords
wafer
chamber
wafers
standby
chambers
Prior art date
Application number
KR1020110081047A
Other languages
Korean (ko)
Other versions
KR20130019098A (en
Inventor
이종석
임상남
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to KR1020110081047A priority Critical patent/KR101842039B1/en
Publication of KR20130019098A publication Critical patent/KR20130019098A/en
Application granted granted Critical
Publication of KR101842039B1 publication Critical patent/KR101842039B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742Mechanical parts of transfer devices
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/418Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41815Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by the cooperation between machine tools, manipulators and conveyor or other workpiece supply system, workcell
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/418Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/4189Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by the transport system
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67276Production flow monitoring, e.g. for increasing throughput
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/31From computer integrated manufacturing till monitoring
    • G05B2219/31002Computer controlled agv conveys workpieces between buffer and cell
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/45Nc applications
    • G05B2219/45031Manufacturing semiconductor wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Automation & Control Theory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Robotics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

웨이퍼의 처리 방법은 챔버의 공정 진행여부를 판별하는 단계, 시스템 내의 대기 웨이퍼의 개수를 판별하는 단계, 웨이퍼를 인출 하는 단계, 인출된 상기 웨이퍼를 공정이 진행될 챔버로 이송하는 단계를 포함한다. 상기 웨이퍼를 인출 하는 단계는, 상기 챔버가 공정 진행 중이고 상기 시스템 내의 대기 웨이퍼가 없는 경우, 해당 공정이 진행될 1매의 웨이퍼를 인출 한다. 상기 챔버가 공정 진행 중이고, 상기 시스템 내의 대기 웨이퍼가 있는 경우, 웨이퍼를 인출 하지 않는다. 상기 챔버가 공정 진행 중이 아니고, 상기 시스템 내의 대기 웨이퍼가 없는 경우, 해당 공정이 진행될 2매의 웨이퍼를 인출 한다. 상기 챔버가 공정 진행 중이 아니고, 상기 시스템 내의 대기 웨이퍼가 2매 이상인 경우, 웨이퍼를 인출 하지 않는다. 상기 챔버가 공정 진행 중이 아니고, 상기 시스템 내의 대기 웨이퍼가 1매 인 경우, 해당 공정이 진행될 웨이퍼를 1매 인출 한다. The method of treating the wafer includes determining whether the chamber is in progress, determining the number of standby wafers in the system, withdrawing the wafer, and transferring the withdrawn wafer to a chamber where processing is to be performed. The step of withdrawing the wafer draws out one wafer to be processed when the chamber is in process and there is no standby wafer in the system. When the chamber is in process and there is a standby wafer in the system, the wafer is not withdrawn. When the chamber is not in process and there is no standby wafer in the system, the two wafers to be processed are taken out. If the chamber is not in process and the number of standby wafers in the system is two or more, the wafer is not withdrawn. If the chamber is not in process and there is only one standby wafer in the system, one wafer is taken out of the wafer to be processed.

Figure R1020110081047
Figure R1020110081047

Description

웨이퍼 처리 방법{METHOD OF TRANSFERRING WAFER} [0001] METHOD OF TRANSFERRING WAFER [0002]

본 발명은 웨이퍼의 처리 방법에 관한 것으로, 보다 상세하게는 반도체용 웨이퍼의 처리 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a wafer processing method, and more particularly, to a wafer processing method for semiconductor wafers.

일반적으로 복수의 공정을 동시에 수행하는 멀티 챔버 시스템에서 투입되는 웨이퍼의 개수는 온라인된 챔버를 기준으로 판단한다. 예를 들어, 3개의 A공정을 위한 챔버와 1개의 B공정을 위한 챔버를 갖는 멀티 챔버 시스템에는 3개의 A공정을 위한 웨이퍼와 1개의 B공정을 위한 웨이퍼를 순차적으로 인출하여 각 챔버로 이송한다. 이러한 방식에 따르면 각각의 챔버에 따라 공정처리 시간이 다르고, 웨이퍼를 인출하는 시간이 달라 웨이퍼 이송라인에서 웨이퍼들 간에 이송 적체가 발생할 수 있다. 따라서 비어있는 챔버로 적절한 웨이퍼의 공급이 적체된 대기 웨이퍼에 의해 원활하지 않은 문제점이 발생하였다. Generally, the number of wafers to be loaded in a multi-chamber system for performing a plurality of processes simultaneously is judged based on on-line chambers. For example, in a multi-chamber system having a chamber for three A-processes and a chamber for one B-process, wafers for three A-process and one B-process are sequentially taken out and transferred to each chamber . According to this method, the process time is different according to each chamber, and the time taken to take out the wafer is different, so that a transfer accumulation may occur between the wafers in the wafer transfer line. Accordingly, there is a problem that the supply of an appropriate wafer to the empty chamber is not smooth due to the accumulated standby wafer.

이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 멀티 챔버 시스템에 있어서, 대기 웨이퍼에 의한 웨이퍼 이송 적체를 최소화할 수 있는 웨이퍼의 처리 방법을 제공하는 것이다. SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a method of processing wafers capable of minimizing the transfer of wafers by a standby wafer in a multi-chamber system.

상기한 본 발명의 목적을 달성하기 위한 일 실시예에 따른 웨이퍼의 처리 방법은 챔버의 공정 진행여부를 판별하는 단계, 시스템 내의 대기 웨이퍼의 개수를 판별하는 단계, 웨이퍼를 인출 하는 단계, 인출된 상기 웨이퍼를 공정이 진행될 챔버로 이송하는 단계를 포함한다. 상기 웨이퍼를 인출 하는 단계는, 상기 챔버가 공정 진행 중이고 상기 시스템 내의 대기 웨이퍼가 없는 경우, 해당 공정이 진행될 1매의 웨이퍼를 인출 한다. 상기 챔버가 공정 진행 중이고, 상기 시스템 내의 대기 웨이퍼가 있는 경우, 웨이퍼를 인출 하지 않는다. 상기 챔버가 공정 진행 중이 아니고, 상기 시스템 내의 대기 웨이퍼가 없는 경우, 해당 공정이 진행될 2매의 웨이퍼를 인출 한다. 상기 챔버가 공정 진행 중이 아니고, 상기 시스템 내의 대기 웨이퍼가 2매 이상인 경우, 웨이퍼를 인출 하지 않는다. 상기 챔버가 공정 진행 중이 아니고, 상기 시스템 내의 대기 웨이퍼가 1매 인 경우, 해당 공정이 진행될 웨이퍼를 1매 인출 한다. According to another aspect of the present invention, there is provided a method for processing a wafer, the method comprising: determining whether a chamber is being processed; determining a number of standby wafers in the system; withdrawing a wafer; And transferring the wafer to a chamber where processing is to be performed. The step of withdrawing the wafer draws out one wafer to be processed when the chamber is in process and there is no standby wafer in the system. When the chamber is in process and there is a standby wafer in the system, the wafer is not withdrawn. When the chamber is not in process and there is no standby wafer in the system, the two wafers to be processed are taken out. If the chamber is not in process and the number of standby wafers in the system is two or more, the wafer is not withdrawn. If the chamber is not in process and there is only one standby wafer in the system, one wafer is taken out of the wafer to be processed.

본 발명의 일 실시예에 있어서, 상기 웨이퍼의 처리 방법은 인출된 웨이퍼를 상기 챔버로 이송하는 단계를 더 포함할 수 있다. 상기 챔버는 동일한 공정을 수행하는 제1, 제2 및 제3 챔버를 포함하며, 상기 동일한 공정을 수행하기 위해 인출된 상기 웨이퍼를 제1, 제2, 제3, 제3, 제1, 제2, 제1, 제2, 제3, 제3, 제1 및 제2 챔버의 순서로 이송될 수 있다. In one embodiment of the present invention, the method of treating a wafer may further comprise transferring the withdrawn wafer to the chamber. The chamber includes first, second, and third chambers performing the same process, wherein the wafer drawn to perform the same process is placed on a first, second, third, third, first, second , The first, second, third, third, first and second chambers.

본 발명의 실시예들에 따르면, 처리 방법은 대기 웨이퍼가 챔버당 1매를 유지함으로써, 웨이퍼의 이송 적체에 따른 전체 공정 효율 저하를 줄일 수 있다. According to the embodiments of the present invention, the processing method can reduce the deterioration of the overall process efficiency in accordance with the conveyance complexity of the wafer, by keeping one wafer per chamber in the standby wafer.

또한, 인출된 웨이퍼의 챔버 매칭 시의 이송 적체에 따른 전체 공정 효율 저하를 줄일 수 있다. Further, it is possible to reduce the deterioration in the overall process efficiency due to the conveyed load during the chamber matching of the drawn wafer.

도 1은 본 발명의 일 실시예에 따른 멀티 챔버 시스템의 평면도이다.
도 2는 도 1의 멀티 챔버 시스템을 이용한 웨이퍼 처리 방법을 나타낸 순서도이다.
도 3은 도 2의 웨이퍼의 처리 방법을 통한 웨이퍼 처리를 나타낸 모식도이다.
1 is a top view of a multi-chamber system in accordance with an embodiment of the present invention.
2 is a flowchart illustrating a wafer processing method using the multi-chamber system of FIG.
Fig. 3 is a schematic diagram showing wafer processing through the wafer processing method of Fig. 2;

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The present invention is capable of various modifications and various forms, and specific embodiments are illustrated in the drawings and described in detail in the text. It is to be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but on the contrary, is intended to cover all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. Like reference numerals are used for like elements in describing each drawing. In the accompanying drawings, the dimensions of the structures are enlarged to illustrate the present invention in order to clarify the present invention.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as a second component, and similarly, the second component may also be referred to as a first component.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In this application, the terms "comprises", "having", and the like are used to specify that a feature, a number, a step, an operation, an element, a part or a combination thereof is described in the specification, But do not preclude the presence or addition of one or more other features, integers, steps, operations, components, parts, or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the contextual meaning of the related art and are to be interpreted as either ideal or overly formal in the sense of the present application Do not.

도 1은 본 발명의 일 실시예에 따른 멀티 챔버 시스템의 평면도이다. 1 is a top view of a multi-chamber system in accordance with an embodiment of the present invention.

도 1을 참조하면, 본 실시예에 따른 멀티 챔버 시스템(100)은 제1 반송부(110), 제1 버퍼공간(120), 제2 버퍼공간(130), 제2 반송부(140), 제3 버퍼공간(150), 제3 반송부(160) 및 제1 내지 제4 챔버들(170, 180, 190, 200)을 포함한다. 1, the multi-chamber system 100 according to the present embodiment includes a first transport unit 110, a first buffer space 120, a second buffer space 130, a second transport unit 140, A third buffer space 150, a third transport unit 160, and first through fourth chambers 170, 180, 190, and 200.

상기 제1 반송부(110)는 제1 반송로봇(115) 포함하고, 캐리어(112)를 포함하는 로드포트 (112)와 연결된다. 따라서 상기 캐리어(112)에 적재된 웨이퍼(101)는 상기 제1 반송로봇(115)에 의해 상기 제1 또는 제2 버퍼공간(120, 130)으로 이송될 수 있다. 상기 제1 반송로봇(115)은 1개의 암 구조를 갖는 로봇으로 구성될 수 있다. 본 실시예에서는 1개의 암 구조를 갖는 로봇을 이용하여 설명하고 있으나, 싱글암 구조 외에도 통상적인 반도체용 웨이퍼의 제조 공정에서 사용되는 다양한 로봇들이 사용될 수 있다. 예를 들어 두 장의 웨이퍼를 하나의 암으로 핸들링 할 수 있는 더블 블레이드 구조의 암을 구비한 로봇이나, 2개 이상의 암을 구비한 로봇 또는 이들을 혼합적으로 채용한 로봇이 사용될 수 있다. The first transfer unit 110 includes a first transfer robot 115 and is connected to a load port 112 including a carrier 112. Therefore, the wafer 101 loaded on the carrier 112 can be transferred to the first or second buffer space 120, 130 by the first transfer robot 115. The first conveying robot 115 may be configured as a robot having one arm structure. In the present embodiment, a robot having one arm structure is used. However, in addition to the single arm structure, various robots used in a manufacturing process of a semiconductor wafer can be used. For example, a robot having an arm of a double blade structure capable of handling two wafers as one arm, a robot having two or more arms, or a robot employing them in combination may be used.

상기 제1 버퍼공간(120)은 상기 제1 반송부(110)와 연결되고, 상기 제1 반송로봇(115)으로부터 이송된 공정 대기 중인 상기 웨이퍼(101)를 수납 할 수 있다. 하나의 버퍼공간은 일반적으로 하나의 웨이퍼를 수납할 수 있으나, 필요에 따라 효율적인 공간 활용을 위하여 두개 이상의 웨이퍼를 수납하도록 형성될 수 있다. The first buffer space 120 is connected to the first transfer unit 110 and can store the wafer 101 waiting for a process transferred from the first transfer robot 115. One buffer space can generally accommodate one wafer, but may be formed to accommodate two or more wafers for efficient space utilization as needed.

상기 제2 버퍼공간(130) 은 상기 제1 버퍼공간(120)과 연결되고, 상기 제1 반송로봇(115)으로부터 이송된 공정 대기 중인 상기 웨이퍼(101)를 수납 할 수 있다. 하나의 버퍼공간은 일반적으로 하나의 웨이퍼를 수납할 수 있으나, 필요에 따라 효율적인 공간 활용을 위하여 두개 이상의 웨이퍼를 수납하도록 형성될 수 있다. The second buffer space 130 is connected to the first buffer space 120 and accommodates the wafers 101 waiting for a process transferred from the first transfer robot 115. One buffer space can generally accommodate one wafer, but may be formed to accommodate two or more wafers for efficient space utilization as needed.

상기 제2 반송부(140)는 상기 제2 버퍼공간(130), 상기 제3 버퍼공간(150), 상기 제 1 챔버(170) 및 상기 제2 챔버(180)와 연결되고, 제2 반송로봇(145)을 포함한다. 따라서 상기 제1 또는 제2 버퍼공간(120, 130)에 수납된 상기 웨이퍼(101)는 상기 제2 반송로봇(145)에 의해 상기 제1 챔버(170), 상기 제2 챔버(180) 또는 제3 버퍼공간(150)에 이송될 수 있다. 상기 제2 반송로봇(145)은 1개의 암 구조를 갖는 로봇으로 구성될 수 있다. 본 실시예에서는 1개의 암 구조를 갖는 로봇을 이용하여 설명하고 있으나, 싱글암 구조 외에도 통상적인 반도체 웨이퍼의 제조 공정에서 사용되는 다양한 로봇들이 사용될 수 있다. 예를 들어 두 장의 웨이퍼를 하나의 암으로 핸들링 할 수 있는 더블 블레이드 구조의 암을 구비한 로봇이나, 2개 이상의 암을 구비한 로봇 또는 이들을 혼합적으로 채용한 로봇이 사용될 수 있다. The second transfer unit 140 is connected to the second buffer space 130, the third buffer space 150, the first chamber 170 and the second chamber 180, (145). The wafer 101 accommodated in the first or second buffer space 120 or 130 is transferred to the first chamber 170, the second chamber 180, or the second chamber 180 by the second transfer robot 145, 3 < / RTI > buffer space 150 as shown in FIG. The second transport robot 145 may be configured as a robot having one arm structure. Although a robot having one arm structure is used in the present embodiment, various robots used in a conventional manufacturing process of semiconductor wafers other than the single arm structure can be used. For example, a robot having an arm of a double blade structure capable of handling two wafers as one arm, a robot having two or more arms, or a robot employing them in combination may be used.

상기 제3 버퍼공간(150)은 상기 제2 반송부(140) 및 상기 제3 반송부(160)와 연결되고, 상기 제2 또는 제3 반송로봇(145, 165)으로부터 이송된 공정 대기 중인 상기 웨이퍼(101)를 수납 할 수 있다. 하나의 버퍼공간은 일반적으로 하나의 웨이퍼를 수납할 수 있으나, 필요에 따라 효율적인 공간 활용을 위하여 두개 이상의 웨이퍼를 수납하도록 형성될 수 있다. The third buffer space 150 is connected to the second transfer unit 140 and the third transfer unit 160 and is connected to the third transfer unit 160. The third buffer space 150 is connected to the second transfer unit 140 and the third transfer unit 160, The wafer 101 can be housed. One buffer space can generally accommodate one wafer, but may be formed to accommodate two or more wafers for efficient space utilization as needed.

상기 제3 반송부(160)는 상기 제3 버퍼공간(150), 상기 제 3 챔버(180) 및 상기 제4 챔버(190)와 연결되고, 제3 반송로봇(165)을 포함한다. 따라서 상기 제3버퍼공간(150)에 수납된 상기 웨이퍼(101)는 상기 제3 반송로봇(165)에 의해 상기 제 3 챔버(180) 또는 상기 제4 챔버(190)에 이송될 수 있다. 상기 제3 반송로봇(165)은 1개의 암 구조를 갖는 로봇으로 구성될 수 있다. 본 실시예에서는 1개의 암 구조를 갖는 로봇을 이용하여 설명하고 있으나, 싱글암 구조 외에도 통상적인 반도체 웨이퍼의 제조 공정에서 사용되는 다양한 로봇들이 사용될 수 있다. 예를 들어 두 장의 웨이퍼를 하나의 암으로 핸들링 할 수 있는 더블 블레이드 구조의 암을 구비한 로봇이나, 2개 이상의 암을 구비한 로봇 또는 이들을 혼합적으로 채용한 로봇이 사용될 수 있다. The third transport unit 160 is connected to the third buffer space 150, the third chamber 180 and the fourth chamber 190 and includes a third transport robot 165. The wafer 101 stored in the third buffer space 150 can be transferred to the third chamber 180 or the fourth chamber 190 by the third transfer robot 165. [ The third conveying robot 165 may be configured as a robot having one arm structure. Although a robot having one arm structure is used in the present embodiment, various robots used in a conventional manufacturing process of semiconductor wafers other than the single arm structure can be used. For example, a robot having an arm of a double blade structure capable of handling two wafers as one arm, a robot having two or more arms, or a robot employing them in combination may be used.

상기 제1 내지 제4 챔버들(170, 180, 190, 200)은 웨이퍼에 대한 다양한 공정을 수행하도록 구성될 수 있다. 예를 들어, 상기 제1 내지 제4 챔버들(170, 180, 190, 200)은 절연막을 증착시키도록 구성된CVD (chemical vapor deposition) 챔버일 수 있고, 장벽막을 증착시키도록 구성된 PVD (physical vapor deposition) 챔버 일수 있다. 또는 에칭(etching)공정을 수행하는 식각 챔버일 수 있다. The first to fourth chambers 170, 180, 190, and 200 may be configured to perform various processes on the wafer. For example, the first to fourth chambers 170, 180, 190, 200 may be a CVD (chemical vapor deposition) chamber configured to deposit an insulating film and may be a physical vapor deposition (PVD) ) Chamber. Or an etching process for performing an etching process.

본 실시예에 따른 멀티 챔버 시스템(100)은 게이트 밸브(210)를 포함할 수 있다. 상기 게이트 밸브(210)는 상기 제1 반송부(110)와 상기 제1 버퍼공간(120), 상기 제1 버퍼공간(120)과 상기 제2 버퍼공간(130), 상기 제2 버퍼공간(130)과 상기 제2 반송부(140), 상기 제2 반송부(140)와 제1 및 제2 챔버들(170, 180), 및 상기 제3 반송부(160)와 상기 제 3 및 제4 챔버들(190, 200) 사이에 형성될 수 있다. 이웃하는 챔버, 반송부 또는 버퍼공간들 사이의 압력을 조절하기 위해 상기 게이트 밸브(210)가 적절하게 개폐될 수 있다. The multi-chamber system 100 according to the present embodiment may include a gate valve 210. The gate valve 210 is connected to the first transfer part 110 and the first buffer space 120, the first buffer space 120 and the second buffer space 130, And the second and third chambers 170 and 180 and the third and fourth chambers 170 and 160 and the third and fourth chambers 170 and 180. The second transfer section 140, the second transfer section 140, the first and second chambers 170 and 180, The first and second electrodes 190 and 200 may be formed. The gate valve 210 may be properly opened and closed to regulate the pressure between the adjacent chambers, the carry section or the buffer spaces.

한편, 본 실시예에 따른 멀티 챔버 시스템(100)은 3개의 버퍼공간들, 3개의 반송부들 및 4개의 챔버들로 이루어진 것으로 설명하였으나, 버퍼공간 및 반송부들은 필요한 챔버들의 개수에 맞춰 적절하게 변형되어 설계될 수 있다. 예를 들어, 6개의 챔버를 포함하는 멀티 챔버 시스템의 경우 본 실시예에 비하여 하나의 버퍼공간과 하나의 반송부를 상기 제3 반송부(160)에 연장되어 더 포함할 수 있다. Although the multi-chamber system 100 according to the present embodiment has been described as being composed of three buffer spaces, three transport sections, and four chambers, the buffer space and the transport sections may be appropriately deformed . For example, in the case of a multi-chamber system including six chambers, one buffer space and one transport section may be extended to the third transport section 160 as compared with the present embodiment.

도 2는 도 1의 멀티 챔버 시스템을 이용한 웨이퍼 처리 방법을 나타낸 순서도이다. 2 is a flowchart illustrating a wafer processing method using the multi-chamber system of FIG.

도 2를 참고하면, 본 발명의 일 실시예에 따른 웨이퍼 이송방법은 챔버의 공정진행 여부를 판별하는 단계(S100), 공정이 진행 중인지 판별하는 단계(S200), 공정 진행 중인 경우 대기 중인 웨이퍼가 있는지 판별하는 단계(S300), 공정 진행 중이 아닌 경우 대기 중인 웨이퍼가 있는지 판별하는 단계(S320), 공정 진행 중이 아닌 경우 대기 중인 웨이퍼가 2매 이상인지 판별하는 단계(S322), 공정 진행 여부 및 대기 웨이퍼 수에 따라 웨이퍼를 인출하는 단계(S400) 및 인출된 웨이퍼를 이송하는 단계(S500)를 포함한다. 이하 상기 제1 챔버를 기준으로 각 단계에서의 웨이퍼 이송을 설명한다. Referring to FIG. 2, a wafer transfer method according to an embodiment of the present invention includes a step S100 of determining whether a chamber is in progress, a step S200 of determining whether a process is in progress, (S320). If the wafer is not in process, it is determined whether there are two or more waiting wafers (S322). If the process is not in progress, A step S400 of withdrawing the wafer according to the number of wafers and a step S500 of transferring the drawn wafer. Hereinafter, wafer transfer at each step will be described with reference to the first chamber.

상기 챔버의 공정진행 여부를 판별하는 단계(S100)에서는, 상기 제1 챔버(170) 안에 웨이퍼가 공정 진행 중인지 판별한다. 공정이 진행 중인 경우에는 상기 공정 진행 중인 경우 대기 중인 웨이퍼가 있는지 판별하는 단계(S300)로 진행하고, 그렇지 않은 경우에는 상기 공정 진행 중이 아닌 경우 대기 중인 웨이퍼가 있는지 판별하는 단계(S320)로 진행한다. In step S100 of determining whether or not the chamber is being processed, it is determined whether the wafer is being processed in the first chamber 170. If the process is in progress, the process proceeds to step S300 in which it is determined whether there is a waiting wafer in the process. Otherwise, if it is not in process, the process proceeds to step S320 .

상기 공정 진행 중인 경우 대기 중인 웨이퍼가 있는지 판별하는 단계(S300)에서는, 상기 제1 챔버(170)가 진행 중인 공정에 해당하는 대기 웨이퍼가 있는지 판별한다. 이에 따라 대기 중인 웨이퍼가 있는 경우에는 종료되고, 대기 중인 웨이퍼가 없는 경우에는 상기 공정 진행 여부 및 대기 웨이퍼 수에 따라 웨이퍼를 인출하는 단계(S400)로 진행한다. In the step S300 of determining whether there is a waiting wafer when the process is in progress, it is determined whether there is a waiting wafer corresponding to the process in which the first chamber 170 is in progress. If there is a waiting wafer, the process is terminated. If there is no waiting wafer, the process advances to step S400 in which the wafer is taken out according to the process progress and the number of waiting wafers.

상기 공정 진행 중이 아닌 경우 대기 중인 웨이퍼가 있는지 판별하는 단계(S320)에서는, 상기 제1 챔버(170)가 진행 중인 공정에 해당하는 대기 웨이퍼가 있는지 판별한다. 이에 따라 대기 중인 웨이퍼가 있는 경우에는 상기 대기 중인 웨이퍼가 2매 이상인지 판별하는 단계(S322)로 진행하고, 대기 중인 웨이퍼가 없는 경우에는 상기 공정 진행 여부 및 대기 웨이퍼 수에 따라 웨이퍼를 인출하는 단계(S400)로 진행한다. If it is determined that there is a standby wafer in step S320, it is determined whether there is a standby wafer corresponding to a process in which the first chamber 170 is in progress. If there is a waiting wafer, the process proceeds to step S322 in which it is determined whether there are two or more waiting wafers. If there is no waiting wafer, the step of withdrawing the wafer according to the process progress and the number of waiting wafers (S400).

상기 대기 중인 웨이퍼가 2매 이상인지 판별하는 단계(S322)에서는, 상기 제1 챔버(170)가 진행 중인 공정에 해당하는 대기 웨이퍼가 2매 이상인지 판별한다. 이에 따라 대기 웨이퍼가 2매 이상인 경우 종료되고, 대기 웨이퍼가2매 이상이 아닌 경우 상기 공정 진행 여부 및 대기 웨이퍼 수에 따라 웨이퍼를 인출하는 단계(S400)로 진행한다. In step S322 of determining whether there are two or more waiting wafers, it is determined whether there are two or more standby wafers corresponding to the process in which the first chamber 170 is in progress. Accordingly, if two or more standby wafers are present, the process is terminated. If the standby wafers are not two or more, the process proceeds to step S400 in which the wafer is taken out according to the progress of the process and the number of waiting wafers.

상기 공정 진행 여부 및 대기 웨이퍼 수에 따라 웨이퍼를 인출하는 단계(S400)에서는, 공정 진행 여부 및 대기 웨이퍼의 개수에 따라 적절한 개수의 웨이퍼를 인출한다. 챔버에서 공정이 진행 중이고, 해당 공정의 대기 중인 웨이퍼가 없는 경우 해당 공정의 웨이퍼 1매를 인출한다. 챔버에서 공정이 진행 중이 아니고, 해당 공정의 대기 중인 웨이퍼가 없는 경우 해당 공정의 웨이퍼 2매를 인출한다. 챔버에서 공정이 진행 중이 아니고, 해당 공정의 대기 중인 웨이퍼가 있으며 2매 이상이 아닌 경우 해당 공정의 웨이퍼 1매를 인출한다. 이후, 상기 인출된 웨이퍼를 이송하는 단계(S500)로 진행한다. In step S400 of fetching the wafer according to the progress of the process and the number of waiting wafers, an appropriate number of wafers are taken out according to the progress of the process and the number of waiting wafers. If the process is in progress in the chamber and there is no waiting wafer in the process, one wafer of the process is taken out. If the process is not in progress in the chamber and there is no waiting wafer in the process, two wafers of the process are taken out. If the process is not in progress in the chamber, and there are waiting wafers in the process and there are not more than two wafers in the process, one wafer of the process is taken out. Thereafter, the process proceeds to step S500 of transferring the drawn-out wafer.

상기 인출된 웨이퍼를 이송하는 단계(S500)에서는, 인출된 상기 웨이퍼를 해당 공정의 챔버로 이송한다. 인출된 웨이퍼를 각 해당 공정을 위한 빈 챔버로 이송은 대기 웨이퍼의 적체 방지를 고려하여 이송할 수 있다. 예를 들면, 상기 제1 및 제3 챔버가 동일한 공정을 수행하는 경우 제1, 제2, 제3, 제1, 제2 및 제3 챔버의 순서를 반복하며 투입될 수 있다. 또한, 공정 효율을 높이기 위하여 제1, 제2, 제3, 제3, 제1, 제2, 제1, 제2, 제3, 제3, 제1 및 제2 챔버의 순서로 투입될 수 있다. In the step of transferring the drawn-out wafer (S500), the drawn-out wafer is transferred to the chamber of the corresponding process. The transfer of the drawn wafer to the empty chamber for each corresponding process can be carried out in consideration of preventing the waiting wafer from being laid. For example, when the first and third chambers perform the same process, the first, second, third, first, second, and third chambers may be repeatedly inserted. In order to increase the process efficiency, the first, second, third, third, first, second, first, second, third, third, first and second chambers may be sequentially introduced .

상기 일련의 단계들이 수행되면 다음 챔버에 대해 동일한 과정이 진행된다. 예를 들어 상기 제1 챔버(170)에 대한 단계들이 수행된 이후에 상기 제2 챔버, 상기 제3 챔버 및 상기 제4 챔버(180, 190, 200)에 순차적으로 동일한 단계가 수행될 수 있다. 각 단계들이 수행되는 챔버들 순서는 대기 웨이퍼의 적체를 방지하기 위하여 적절하게 배치될 수 있다. When the series of steps is performed, the same process is performed for the next chamber. For example, the same steps may be sequentially performed on the second chamber, the third chamber, and the fourth chamber 180, 190, 200 after the steps for the first chamber 170 are performed. The order of the chambers in which the steps are performed may be suitably arranged to prevent the accumulation of the atmospheric wafers.

상기와 같은 웨이퍼 이송방법에 따라 본 실시예에 따른 멀티 챔버 시스템(100)은 시스템 내의 공정 당 대기 웨이퍼 수를 1매로 유지할 수 있다. 따라서 여유 챔버 개수에 비해 불필요하게 많이 투입되는 웨이퍼에 의한 대기 웨이퍼 적체를 해소하여 효율적인 웨이퍼 이송이 가능하다. According to the wafer transfer method as described above, the multi-chamber system 100 according to the present embodiment can maintain the number of standby wafers per process in the system to one. Therefore, it is possible to efficiently transfer the wafers by eliminating the waiting wafers that are unnecessarily large in number compared to the number of spare chambers.

도 3은 도 2의 웨이퍼의 처리 방법을 통한 웨이퍼 처리를 나타낸 모식도이다. Fig. 3 is a schematic diagram showing wafer processing through the wafer processing method of Fig. 2;

도 3을 참고하면, 상기 제1 및 2 챔버들에 웨이퍼가 공정 진행 중이고 상기 제 3 및 4챔버들이 비어 있는 경우의 웨이퍼 이송을 예시하여 설명한다. 본 실시예에서는 제1 내지 3 챔버는 A공정을 위한 챔버이고, 제 4 챔버는 B공정을 위한 챔버로 가정한다. Referring to FIG. 3, wafer transfer in the first and second chambers when the wafer is in process and the third and fourth chambers are empty will be exemplified. In the present embodiment, the first to third chambers are chambers for the A process, and the fourth chambers are chambers for the B process.

상기 제1 챔버에 대해 공정 진행여부를 판별하는 단계에 따라, 공정 진행여부를 판별하면 웨이퍼(A1)가 공정 진행 중에 있다. 또한, 상기 멀티 챔버 시스템 상에 대기 중인 웨이퍼가 없으므로, 1매의 웨이퍼(A3)를 상기 로드포트(112)의 상기 캐리어(114)로부터 인출한다. According to the step of determining whether or not the process is proceeding with respect to the first chamber, if it is determined that the process is proceeding, the wafer A1 is being processed. In addition, since there is no waiting wafer on the multi-chamber system, one wafer A3 is taken out from the carrier 114 of the load port 112. [

이때, 인출된 웨이퍼(A3)는 A 공정을 수행하는 챔버로 이송되며, 예를 들면 제1 및 제2 챔버들이 공정 진행 중이고 제3 챔버가 비어있는 경우 제3 챔버로 이송되어 공정을 진행하게 된다. At this time, the drawn wafer A3 is transferred to the chamber for performing the A process, for example, if the first and second chambers are in process and the third chamber is empty, the wafer is transferred to the third chamber to proceed with the process .

이후, 상기 제2 챔버에 대해 공정 진행여부를 판별하는 단계에 따라, 공정 진행여부를 판별하면 웨이퍼(A2)가 공정 진행 중에 있다. 또한, 상기 멀티 챔버 시스템 상에 대기 중인 웨이퍼는 없으므로, 1매의 웨이퍼(A4)를 상기 로드포트(112)의 상기 캐리어(114)로부터 인출한다. Thereafter, according to the step of discriminating whether or not the process is proceeding with respect to the second chamber, if it is determined that the process is proceeding, the wafer A2 is being processed. In addition, since there is no wafer waiting on the multi-chamber system, one wafer A4 is taken out from the carrier 114 of the load port 112.

이때, 인출된 웨이퍼(A4)는 A 공정을 수행하는 챔버로 이송되며, 예를 들면 제1, 제2 및 제3 챔버들이 공정 진행 중인 경우 A 공정을 진행할 수 있는 챔버가 없으므로 대기한다. At this time, the drawn wafer A4 is transferred to the chamber for performing the A process. For example, if the first, second, and third chambers are in process, there is no chamber to process the A process.

이후, 상기 제3 챔버에 대해 공정 진행여부를 판별하는 단계에 따라, 공정 진행여부를 판별하면 웨이퍼(A3)가 공정 진행 중에 있다. 또한, 상기 멀티 챔버 시스템 상에 대기 중인 웨이퍼(A4)는 1매가 있으므로, 웨이퍼를 인출 하지 않는다. Thereafter, according to the step of determining whether the process is proceeding with respect to the third chamber, whether the process is proceeded or not is judged, the wafer A3 is under process. In addition, since there is one wafer (A4) waiting on the multi-chamber system, the wafer is not taken out.

이후, 상기 제4 챔버에 대해 공정 진행여부를 판별하는 단계에 따라, 공정 진행여부를 판별하면 공정이 진행되지 않고 있다. 또한, 상기 멀티 챔버 시스템 상에 대기 중인 웨이퍼는 없으므로, 2매의 웨이퍼(B1, B2)를 상기 로드포트(112)의 상기 캐리어(114)로부터 인출한다. Thereafter, according to the step of determining the progress of the process with respect to the fourth chamber, if the process progress is determined, the process does not proceed. In addition, since there are no wafers waiting on the multi-chamber system, two wafers B1 and B2 are taken out from the carrier 114 of the load port 112. [

이때, 인출된 웨이퍼(B1)는 B 공정을 수행하는 챔버로 이송되며, 예를 들면 제4 챔버가 비어있는 경우 제 4 챔버로 이송되어 공정을 진행하게 된다. 한편, 다른 인출된 웨이퍼(B2)는 B 공정을 수행하는 챔버로 이송되며, 예를 들면 제4 챔버가 공정 진행 중인 경우 B 공정을 진행할 수 있는 챔버가 없으므로 대기한다. At this time, the drawn wafer B1 is transferred to the chamber for performing the B process, for example, when the fourth chamber is empty, the wafer is transferred to the fourth chamber and the process proceeds. On the other hand, another drawn-out wafer B2 is transferred to the chamber for performing the B process, for example, when there is no chamber in which the B process can proceed when the fourth chamber is in process.

상기와 같이 챔버의 공정진행 여부를 판별하는 단계(S100), 공정이 진행 중인지 판별하는 단계(S200), 대기 중인 웨이퍼가 있는지 판별하는 단계(S300, S320) 및 대기 중인 웨이퍼가 2매 이상인지 판별하는 단계(S322)를 거쳐 웨이퍼 인출량을 결정한다. 따라서 본 실시예의 멀티 챔버 시스템에 따르면, 공정에 따라 대기 중인 웨이퍼 1매 수준을 유지할 수 있으므로, 웨이퍼의 이송 적체에 따른 전체 공정 효율 저하를 줄일 수 있다. [0050] In step S100, it is determined whether or not the process of the chamber is in progress. In step S200, it is determined whether or not there is a waiting wafer in step S300 or S320. The wafer withdrawing amount is determined through step S322. Therefore, according to the multi-chamber system of the present embodiment, since one wafer level can be maintained in the standby state according to the process, it is possible to reduce the deterioration in the overall process efficiency in accordance with the transferability of the wafer.

챔버에 투입되는 웨이퍼의 순서는, 예를 들면 A공정을 수행하는 제1, 제2 및 제3 챔버들(170, 1780, 190)에 대하여, 일반적으로 제1, 제2, 제3, 제1, 제2 및 제3 챔버의 순서로 투입되나, 공정 효율을 높이기 위하여, 제1, 제2, 제3, 제3, 제1, 제2, 제1, 제2, 제3, 제3, 제1 및 제2 챔버의 순서로 투입할 수 있다. The order of the wafers to be introduced into the chamber is generally such that for the first, second and third chambers 170, 1780, 190 performing the A process, the first, second, third, Second, third, and third chambers. In order to increase the process efficiency, the first, second, third, third, first, second, first, second, third, 1 and the second chamber.

상술한 바와 같이, 본 발명의 실시예들에 따르면, 멀티 챔버 시스템은 시스템 내의 공정 당 대기 웨이퍼 수를 1매로 유지할 수 있다. 따라서 여유 챔버 개수에 비해 불필요하게 많이 투입되는 웨이퍼에 의한 대기웨이퍼 적체를 해소하여 효율적인 웨이퍼 이송이 가능하다. As described above, in accordance with embodiments of the present invention, a multi-chamber system can maintain a single wafer count per process in the system. Therefore, it is possible to efficiently transfer the wafers by eliminating the waiting wafers that are unnecessarily large in number compared to the number of spare chambers.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the present invention as defined by the following claims. It can be understood that it is possible.

100 : 멀티 챔버 시스템 110 : 제1 반송부
120 : 제1 버퍼공간 130 : 제2 버퍼공간
140 : 제2 반송부 150 : 제3 버퍼공간
160 : 제3 반송부 170 : 제1 챔버
180 : 제2 챔버 190 : 제3 챔버
200 : 제4 챔버
100: multi-chamber system 110:
120: first buffer space 130: second buffer space
140: second transport section 150: third buffer space
160: Third conveying section 170: First chamber
180: second chamber 190: third chamber
200: fourth chamber

Claims (2)

챔버의 공정 진행여부를 판별하는 단계
시스템 내의 대기 웨이퍼의 개수를 판별하는 단계
웨이퍼를 인출 하는 단계 및
인출된 상기 웨이퍼를 공정이 진행될 챔버로 이송하는 단계를 포함하고,
상기 웨이퍼를 인출 하는 단계는,
상기 챔버가 공정 진행 중이고 상기 시스템 내의 대기 웨이퍼가 없는 경우, 해당 공정이 진행될 1매의 웨이퍼를 인출 하고,
상기 챔버가 공정 진행 중이고, 상기 시스템 내의 대기 웨이퍼가 있는 경우, 웨이퍼를 인출 하지 않으며,
상기 챔버가 공정 진행 중이 아니고, 상기 시스템 내의 대기 웨이퍼가 없는 경우, 해당 공정이 진행될 2매의 웨이퍼를 인출 하고,
상기 챔버가 공정 진행 중이 아니고, 상기 시스템 내의 대기 웨이퍼가 2매 이상인 경우, 웨이퍼를 인출 하지 않고,
상기 챔버가 공정 진행 중이 아니고, 상기 시스템 내의 대기 웨이퍼가 1매 인 경우, 해당 공정이 진행될 웨이퍼를 1매 인출 하는 것을 특징으로 하는 웨이퍼의 처리 방법.
A step of determining whether or not the process of the chamber is proceeding
Determining the number of standby wafers in the system
Withdrawing the wafer and
And transferring the drawn wafer to a chamber in which processing is to be performed,
The step of withdrawing the wafer includes:
When the chamber is in process and there is no standby wafer in the system, one wafer to be processed is taken out,
If the chamber is in process and there is a standby wafer in the system, the wafer is not withdrawn,
When the chamber is not in process and there is no standby wafer in the system, two wafers to be processed are taken out,
If the chamber is not in process and the number of standby wafers in the system is two or more,
Wherein when the chamber is not in process and the standby wafer in the system is one wafer, one wafer is withdrawn from the wafer to be processed.
제1항에 있어서, 인출된 웨이퍼를 상기 챔버로 이송하는 단계를 더 포함하고,
상기 챔버는 동일한 공정을 수행하는 제1, 제2 및 제3 챔버를 포함하며, 상기 동일한 공정을 수행하기 위해 인출된 상기 웨이퍼를 제1, 제2, 제3, 제3, 제1, 제2, 제1, 제2, 제3, 제3, 제1 및 제2 챔버의 순서로 이송하는 것을 특징으로 하는 웨이퍼의 처리 방법.
2. The method of claim 1, further comprising transferring the withdrawn wafer to the chamber,
The chamber includes first, second, and third chambers performing the same process, wherein the wafer drawn to perform the same process is placed in a first, second, third, third, first, second , The first, second, third, third, first, and second chambers.
KR1020110081047A 2011-08-16 2011-08-16 Method of transferring wafer KR101842039B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110081047A KR101842039B1 (en) 2011-08-16 2011-08-16 Method of transferring wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110081047A KR101842039B1 (en) 2011-08-16 2011-08-16 Method of transferring wafer

Publications (2)

Publication Number Publication Date
KR20130019098A KR20130019098A (en) 2013-02-26
KR101842039B1 true KR101842039B1 (en) 2018-03-26

Family

ID=47897319

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110081047A KR101842039B1 (en) 2011-08-16 2011-08-16 Method of transferring wafer

Country Status (1)

Country Link
KR (1) KR101842039B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101841472B1 (en) 2014-08-18 2018-03-27 주식회사 고영테크놀러지 Solder paste inspection apparatus and method for generating a feedback information thereof
JP7149748B2 (en) 2018-07-04 2022-10-07 東京エレクトロン株式会社 SUBSTRATE PROCESSING SYSTEM, SUBSTRATE TRANSFER METHOD, AND CONTROL PROGRAM

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5023679B2 (en) 2006-12-05 2012-09-12 東京エレクトロン株式会社 Coating and developing apparatus and method, and storage medium

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5023679B2 (en) 2006-12-05 2012-09-12 東京エレクトロン株式会社 Coating and developing apparatus and method, and storage medium

Also Published As

Publication number Publication date
KR20130019098A (en) 2013-02-26

Similar Documents

Publication Publication Date Title
JP6002532B2 (en) Vacuum processing apparatus and vacuum processing method
JP5212165B2 (en) Substrate processing equipment
KR100847888B1 (en) Apparatus for fabricating semiconductor device
KR102385670B1 (en) Substrate transfer method and substrate processing apparatus
TWI389236B (en) Substrate processing device
TWI441277B (en) Vacuum processing devices and programs
JP5592863B2 (en) Vacuum processing apparatus and method for conveying object to be processed
US20090076647A1 (en) Device for controlling processing system, method for controlling processing system and computer-readable storage medium stored processing program
JP4707749B2 (en) Substrate replacement method and substrate processing apparatus
US20090076648A1 (en) System, method and storage medium for controlling a processing system
TW201123339A (en) Vacuum processing system and vacuum processing method of semiconductor processing substrate
KR20070095098A (en) Apparatus and method for transfering semiconductor substrates
JP5476337B2 (en) Vacuum processing apparatus and program
KR101842039B1 (en) Method of transferring wafer
JP2008192866A (en) Substrate processing device
JP5433290B2 (en) Substrate storage method and control device
US10236199B2 (en) Substrate processing method and substrate processing apparatus
US6466835B1 (en) Deadlock avoidance method and treatment system for object to be treated
WO2023125220A1 (en) Semiconductor process apparatus scheduling control method and semiconductor process apparatus
CN110223934B (en) Scheduler, substrate processing apparatus, and substrate transfer method
JP2009076495A (en) Vacuum processing apparatus
KR102166968B1 (en) Processing method and processing device
JP6106370B2 (en) Vacuum processing apparatus and operating method of vacuum processing apparatus
JP5997542B2 (en) Vacuum processing apparatus and vacuum processing method
KR20040086829A (en) Manufacturing apparatus, and manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant