KR101840214B1 - Inpedance-matched circuit board - Google Patents

Inpedance-matched circuit board Download PDF

Info

Publication number
KR101840214B1
KR101840214B1 KR1020160049440A KR20160049440A KR101840214B1 KR 101840214 B1 KR101840214 B1 KR 101840214B1 KR 1020160049440 A KR1020160049440 A KR 1020160049440A KR 20160049440 A KR20160049440 A KR 20160049440A KR 101840214 B1 KR101840214 B1 KR 101840214B1
Authority
KR
South Korea
Prior art keywords
via hole
circuit board
insulating layer
present
cylindrical surface
Prior art date
Application number
KR1020160049440A
Other languages
Korean (ko)
Other versions
KR20170120909A (en
Inventor
양원모
김명종
이충식
Original Assignee
대덕지디에스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대덕지디에스 주식회사 filed Critical 대덕지디에스 주식회사
Priority to KR1020160049440A priority Critical patent/KR101840214B1/en
Publication of KR20170120909A publication Critical patent/KR20170120909A/en
Application granted granted Critical
Publication of KR101840214B1 publication Critical patent/KR101840214B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 절연층을 사이에 두고 양 표면에 형성된 동박회로를 서로 전기적으로 접속하는 비아홀을 구비한 회로기판에 있어서, 상기 비아홀의 수직 원통면(반경 r1) 내벽에 도금된 신호선과 동심축(co-axis)을 이루면서 상기 절연층 속에 상하로 형성되고, 상기 절연층을 에워싸는 원통면(반경 r2. r2 > r1)에 도금된 동심 수직 원통면 형상의 접지선을 구비하는 것을 특징으로 하는 회로기판을 제공한다. 또한, 본 발명은 비아홀의 수직 원통면(반경 r1)의 상단 및 하단의 둘레 코너에 약 45° 내외, 또는 30° 또는 60° 각도로 굴곡을 지니도록 측면처리한 모서리 측면을 구비한 것을 특징으로 하는 회로기판을 제공한다. A circuit board comprising a via hole for electrically connecting copper foil circuits formed on both surfaces with an insulating layer interposed therebetween, wherein the signal line plated on the inner wall of the vertical cylindrical surface (radius r 1 ) of the via hole and the concentric axis (r 2 .r 2 > r 1 ) formed in the insulating layer and forming a co-axis of the insulating layer and surrounding the insulating layer, wherein the ground line is formed in a concentric vertical cylindrical shape A circuit board is provided. Further, it characterized in that the present invention is provided with a corner of the side handle side so as to have an approximately 45 ° around, or bent at an angle of 30 ° or 60 ° around the corners of the upper and lower ends of the vertical cylindrical surface (radius r 1) of the via hole Is provided.

Description

임피던스 정합 회로기판{INPEDANCE-MATCHED CIRCUIT BOARD}An impedance matching circuit board (INPEDANCE-MATCHED CIRCUIT BOARD)

본 발명은 임피던스가 정합(match)된 회로기판(PCB; Printed Circuit Board)에 관한 것으로서, 특히 임피던스 부정합(Impedance Mismatch)으로 인한 신호 반사 손실(Signal Reflection Loss)을 최소화하기 위한 비아홀(Via Hole) 구조 및 이를 적용한 회로기판에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board (PCB) having a matching impedance, and more particularly to a Via Hole structure for minimizing signal reflection loss due to impedance mismatch. And a circuit board using the same.

전자기기에 인가되는 신호의 스위칭이 수백 메가비피에스(MBPS; megabit per second))에서 수 기가 내지 수십 기가비피에스(GBPS; gigabit per second) 수준으로 빨라지고 있으며 이에 따라 사용주파수 대역이 높아지고 있다. 이에 따라, 전자기기에 적용되는 전자부품, 특히 회로기판(circuit board)에 있어서 임피던스 정합(Impedance Matching)이 매우 중요한 이슈로 부각되고 있다.Switching of signals applied to electronic devices is accelerating from several hundreds of megabits per second (MBPS) to several hundreds of gigabits per second (GBPS), and thus the frequency band of use is increasing. Accordingly, impedance matching is becoming an important issue in electronic components, particularly circuit boards, applied to electronic devices.

회로기판에서 임피던스 정합이 되지 않으면 신호의 반사가 발생하게 되어 전송손실이 발생하게 되고 신호의 왜곡(distortion)이 발생하게 된다. 통상적으로 인쇄회로기판에서 임피던스 정합을 위해 회로폭, 간격, 절연층 두께, 유전률 등을 최적화하는 작업이 사용된다. If the impedance matching is not performed on the circuit board, reflection of the signal occurs, so that a transmission loss occurs and distortion of the signal occurs. Typically, an operation to optimize circuit width, spacing, insulation layer thickness, dielectric constant, etc. is used for impedance matching on a printed circuit board.

그런데 최근 들어 회로기판에 적용되는 주파수가 수십 기가 헤르쯔(Hz) 대역으로 상향 됨에 따라, 기판 표면의 수평 회로에 대한 임피던스 정합뿐 아니라, 수직방향의 회로, 즉 비아홀(via hole) 또는 쓰루홀(Through Hole)에서의 신호지연도 무시할 수 없는 상황에 이르렀다. However, in recent years, as the frequency applied to the circuit board is increased to several tens of gigahertz (Hz), not only the impedance matching to the horizontal circuit on the substrate surface but also the vertical circuit, that is, the via hole or the through hole The signal delay in the Hole can not be ignored.

도1은 종래기술에 따라 제작된 회로기판의 비아홀 구조와 이에 따른 구간별 임피던스를 나타낸 도면이다. 도1을 참조하면, 회로기판의 상부표면(10)과 하부 표면(20)의 동박 회로에서는 임피던스가 50 오옴(Ω)에 정합 되어 있으나, 비아홀(30) 영역에서는 상당한 임피던스 불연속(discontinuity)와 편차(fluctuation)가 발생한 것을 확인할 수 있다.1 is a view showing a via-hole structure of a circuit board manufactured according to a related art and a corresponding impedance according to a section. 1, the impedance is matched to 50 ohms in the copper foil circuit of the upper surface 10 and the lower surface 20 of the circuit board. However, in the area of the via hole 30, significant impedance discontinuity and deviation it can be confirmed that fluctuation occurs.

고주파 회로기판에서 임피던스 부정합에 의한 신호의 왜곡을 방지하기 위해서는, 비아홀 제작에 있어서 임피던스 정합을 위한 고려가 필요하며, 임피던스 정합률을 ±5% 이내로 관리하는 것이 요구되고 있다.In order to prevent distortion of signals due to impedance mismatching in the high frequency circuit board, consideration must be given to impedance matching in the fabrication of via holes, and it is required to control the impedance matching ratio within ± 5%.

1. 대한민국 특허공개 제10-2005-0072881호.1. Korean Patent Publication No. 10-2005-0072881. 2. 대한민국 특허등록 제762,395호.2. Korean Patent Registration No. 762,395.

본 발명의 제1 목적은 임피던스가 정합된 회로기판을 제공하는 데 있다. 본 발명의 제2 목적은 상기 제1 목적에 부가하여, 임피던스를 정합한 비아홀 구조 및 제조공법을 제공하는데 있다. A first object of the present invention is to provide a circuit board with impedance matching. A second object of the present invention is to provide, in addition to the first object, a via hole structure and a manufacturing method in which impedances are matched.

본 발명은 절연층을 사이에 두고 양 표면에 형성된 동박회로를 서로 전기적으로 접속하는 비아홀을 구비한 회로기판에 있어서, 상기 비아홀의 수직 원통면(반경 r1) 내벽에 도금된 신호선과 동심축(co-axis)을 이루면서 상기 절연층 속에 상하로 형성되고, 상기 절연층을 에워싸는 원통면(반경 r2. r2 > r1)에 도금된 동심 수직 원통면 형상의 접지선을 구비하는 것을 특징으로 하는 회로기판을 제공한다. A circuit board comprising a via hole for electrically connecting copper foil circuits formed on both surfaces with an insulating layer interposed therebetween, wherein the signal line plated on the inner wall of the vertical cylindrical surface (radius r 1 ) of the via hole and the concentric axis (r 2 .r 2 > r 1 ) formed in the insulating layer and forming a co-axis of the insulating layer and surrounding the insulating layer, wherein the ground line is formed in a concentric vertical cylindrical shape A circuit board is provided.

또한, 본 발명은 비아홀의 수직 원통면(반경 r1)의 상단 및 하단의 둘레 코너에 약 45° 내외, 또는 30° 또는 60° 각도로 굴곡을 지니도록 측면처리한 모서리 측면을 구비한 것을 특징으로 하는 회로기판을 제공한다. Further, it characterized in that the present invention is provided with a corner of the side handle side so as to have an approximately 45 ° around, or bent at an angle of 30 ° or 60 ° around the corners of the upper and lower ends of the vertical cylindrical surface (radius r 1) of the via hole Is provided.

본 발명은 고주파 회로기판에서 임피던스 부정합에 의한 신호의 왜곡과 전송손실을 방지하고 임피던스 정합률을 ±5% 이내로 관리하는 것이 가능하다. The present invention can prevent signal distortion and transmission loss due to impedance mismatch in a high frequency circuit board, and can control the impedance matching ratio within ± 5%.

도1은 종래기술에 따라 제작된 다층회로기판의 비아홀 구조와 이에 따른 각 구간별 임피던스를 나타낸 도면.
도2는 종래기술에 따른 비아홀 구조의 단면을 나타낸 도면.
도3은 본 발명의 제1 실시예에 따른 비아홀 구조를 나타낸 도면.
도4는 본 발명의 제2 실시예에 따른 비아홀 구조를 나타낸 도면.
도5는 종래기술과 본 발명의 제1, 2 실시예에 따른 비아홀 구조의 전송손실특성(S21)을 나타내는 도면.
도6은 종래기술과 본 발명의 제1, 2 실시예에 따른 비아홀 구조의 임피던스 정합도를 나타내는 도면.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a diagram illustrating a via-hole structure of a multilayer circuit board fabricated according to a related art, and impedance corresponding to each section. FIG.
2 is a cross-sectional view of a conventional via hole structure;
3 illustrates a via hole structure according to a first embodiment of the present invention.
4 is a view showing a via hole structure according to a second embodiment of the present invention.
5 is a diagram showing a transmission loss characteristic (S21) of a via hole structure according to the first and second embodiments of the prior art and the present invention.
6 is a view showing an impedance matching of a via hole structure according to the first and second embodiments of the prior art and the present invention;

이하, 첨부도면 도2 내지 도6을 참조하여 본 발명을 상세히 설명한다. Hereinafter, the present invention will be described in detail with reference to the accompanying drawings 2 to 6.

도2는 종래기술에 따른 비아홀 구조의 단면을 나타낸 도면으로서, 본 발명의 기술을 대비하기 위해 참고로 나타낸 도면이다. 도2를 참조하면, 종래기술은 내벽이 동도금된 비아홀을 통해 상층회로와 하층회로를 전기적으로 접속하고 있다. 기판 상층 및 하층의 비아 패드와 비아홀 내벽은 서로 수직으로 직교하고 있다. 2 is a cross-sectional view of a via hole structure according to the prior art, and is a reference diagram for the purpose of contrast with the technique of the present invention. Referring to FIG. 2, in the prior art, the upper layer circuit and the lower layer circuit are electrically connected through a via hole whose inner wall is copper plated. The via pads on the upper and lower layers of the substrate and the inner wall of the via hole are perpendicular to each other.

도3은 본 발명의 제1 실시예에 따른 비아홀 구조를 나타낸 도면이다. 3 is a view showing a via hole structure according to the first embodiment of the present invention.

도3을 참조하면, 본 발명의 제1 실시예는 비아홀(100)을 구성하는 수직방향의 신호선(signal line) 원통면(반경 r1)(100b)과 동심축(co-axis)을 이루면서 상기 절연층 속에 상하로 접지선(GND line) 원통면(반경 r2. r2 > r1)(200b)이 형성된다. 여기서 반경 r1 의 신호선 원통면(100b)과, 사이에 게재하는 절연층과, 외측의 반경 r2 의 접지선 원통면(200b)은 마치 동심축 케이블(coaxial cable) 처럼 동심 원통면 구조를 형성한다.Referring to FIG. 3, the first embodiment of the present invention is a method of forming a via hole 100, which is coaxial with a signal line cylindrical surface (radius r 1 ) 100b in a vertical direction constituting the via hole 100, (GND line) cylindrical surface (radius r 2 .r 2 > r 1 ) 200b is formed in the upper and lower layers in the insulating layer. The radius r 1 signal cylindrical surface (100b) and an insulating layer and a radius r 2 ground cylindrical surface (200b) of the outer side showing in between is as if forming a surface concentric with the cylindrical structure as a concentric axis cable (coaxial cable) .

외측의 반경 r2 의 접지선 원통면(200b)은 절연층 속의 내층회로의 접지선과 연결되며, 비아홀 내벽을 따라 지나는 신호선을 차폐(shield)하는 효과를 발생한다. The ground line cylindrical surface 200b having the outside radius r 2 is connected to the ground line of the inner layer circuit in the insulating layer and has the effect of shielding the signal line passing along the inner wall of the via hole.

도3을 참조하면, 서로 평행한 수직방향의 접지선 원통면(200b)과, 비아 패드(100a)와 평행한 내층의 수평접지선(200a)을 절연층에 형성하고, 접지선 원통면(200b)과 수평접지선(200a)을 서로 연결함으로써, 마치 동축케이블(coaxial cable)의 중심축을 에워싸서 차폐하는 접지선과 같은 작용을 한다.3, a ground line cylindrical surface 200b in parallel to the vertical direction and a horizontal ground line 200a in the inner layer parallel to the via pad 100a are formed in the insulating layer, and the ground line cylindrical surface 200b and the horizontal ground line By connecting the grounding lines 200a to each other, they function as a grounding line that surrounds and shields the central axis of the coaxial cable.

즉, 도3을 참조하면 본 발명은 비아홀 내벽의 도금라인과 평행하게 절연층을 사이에 두고 접지선 원통 외벽이 감싸도록 함으로써, 동축케이블과 같은 구조를 구현하는 것이다. 본 발명의 제1 실시예에 따른 비아홀 구조를 제작하기 위해서, 내층회로 제작 단계에서 드릴 공정과 동도금 공정을 추가함으로써 접지선 원통면(200b)을 제작할 수 있다. That is, referring to FIG. 3, the present invention realizes a structure similar to that of a coaxial cable by enclosing an outer wall of a ground wire cylinder with an insulating layer sandwiched in parallel with a plating line on the inner wall of a via hole. In order to fabricate the via hole structure according to the first embodiment of the present invention, the ground wire cylindrical surface 200b can be manufactured by adding the drilling process and the copper plating process in the inner layer circuit manufacturing step.

도4는 본 발명의 제2 실시예에 따른 비아홀 구조를 나타낸 도면이다. 도4를 참조하면, 비아홀의 패드(100a)과 신호선 원통면(100b)이 서로 직교하는 종래구조 대신에, 원통면(100b)의 상단과 하단 둘레 코너에 약 45° 내외, 또는 30° 또는 60° 각도로 굴곡을 지니도록 측면처리하거나 소정의 곡률로 굴곡을 지니도록 측면처리하여 모서리 측면(100c)을 구비한 것을 특징으로 한다. 측면처리는 동도금을 하기 전에 레이저 식각, 화학용액을 통한 습식 식각, 또는 플라즈마 등 건식 식각을 통해 굴곡을 지니도록 식각 처리할 수 있다. 4 is a view illustrating a via hole structure according to a second embodiment of the present invention. Referring to FIG. 4, in place of the conventional structure in which the pad 100a of the via hole and the signal line cylindrical surface 100b are orthogonal to each other, the upper and lower circumferential corners of the cylindrical surface 100b are formed at about 45 degrees, Side surface 100c so as to have a curvature at an angle of 0 ° or a side surface treatment so as to have a curvature at a predetermined curvature. The side treatment can be etched to be bent by laser etching, wet etching through chemical solution, or dry etching such as plasma before copper plating.

본 발명의 제2 실시예에 따른 비아홀 구조는 직교하는 패드(100a)와 수직신호선 원통면(100b) 사이에 발생하는 전기력선의 와류를 굴곡 처리한 모서리 측면(100c)으로 완화함으로써, 비아홀 도금 벽면의 주위를 더욱 완벽하게 접지선으로 에워싸는 효과가 발생한다. The via hole structure according to the second embodiment of the present invention alleviates the vortex of the electric force lines generated between the orthogonal pad 100a and the vertical signal line cylindrical face 100b to the bent side face 100c, The surroundings are more completely surrounded by the ground wire.

도5는 본 발명의 양호한 실시예를 적용한 경우와 종래기술에 대해서 신호 전송손실(스캐터링 파라미터 S21)을 비교해서 나타낸 도면이다. 도5를 참조하면, 종래기술에 비해서, 본 발명의 제1 및 제2 실시예에 따른 비아홀 구조는 20 Ghz 동작주파수에서 전송손실이 약 0.65 DB 이상 개선되는 것을 확인할 수 있다. 도5의 실험결과에서, 전송손실 면에서 제1 실시예와 제2 실시예의 차이는 크지 않은 것으로 확인되었다.5 is a diagram showing a comparison between a case where the preferred embodiment of the present invention is applied and a signal transmission loss (scattering parameter S21) with respect to the prior art. Referring to FIG. 5, it can be seen that the via hole structure according to the first and second embodiments of the present invention improves the transmission loss by about 0.65 DB or more at 20 Ghz operating frequency. From the experimental results of FIG. 5, it was confirmed that the difference between the first embodiment and the second embodiment is not large in terms of transmission loss.

도6은 본 발명의 양호한 실시예를 적용한 경우와 종래기술에 대해서 측정된 임피던스의 크기를 나타낸 도면이다. 도6을 참조하면, 종래 기술에 따른 임피던스의 레벨이 57 오옴(Ω)으로서 약 7 오옴(Ω) 정도의 오프셋이 발생함과 동시에, 비아홀에서 임피던스 값의 요동(fluctuation)이 발생함을 확인할 수 있다.FIG. 6 is a view showing a case where the preferred embodiment of the present invention is applied and a magnitude of impedance measured with respect to the prior art. Referring to FIG. 6, it can be seen that an offset of about 7 ohms (Ω) is generated with a level of impedance of 57 ohm according to the prior art, and a fluctuation of the impedance value occurs in the via hole have.

한편, 본 발명의 제1 실시예에 따른 비아홀의 경우 임피던스 오프셋이 약 2 오옴(Ω)에 불과하므로, 임피던스 정합에 성공하였음을 확인할 수 있다. 또한, 본 발명의 제2 실시예에 따른 비아홀 구조의 경우, 임피던스 레벨의 오프셋은 거의 제로에 가까워서, 회로상의 임피던스를 50 오옴(Ω)에 완전히 정합시키고 있음을 확인할 수 있다. 게다가, 본 발명의 제2 실시예의 경우 비아홀 근처에서의 임피던스 값의 요동(오버슈트) 진폭이 제1 실시예에 비해서 현저히 개선되었음을 확인할 수 있다.On the other hand, in the case of the via hole according to the first embodiment of the present invention, since the impedance offset is only about 2 ohms (Ω), it can be confirmed that the impedance matching has succeeded. In the case of the via hole structure according to the second embodiment of the present invention, it can be seen that the offset of the impedance level is almost zero, and the impedance on the circuit is perfectly matched to 50 ohms (Ω). In addition, it can be seen that in the second embodiment of the present invention, the amplitude of the oscillation (overshoot) of the impedance value near the via hole is remarkably improved as compared with the first embodiment.

전술한 내용은 후술할 발명의 특허청구범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 본 발명의 특허청구범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술 될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다. The foregoing has somewhat improved the features and technical advantages of the present invention in order to better understand the claims of the invention described below. Additional features and advantages that constitute the claims of the present invention will be described in detail below. It should be appreciated by those skilled in the art that the disclosed concepts and specific embodiments of the invention can be used immediately as a basis for designing or modifying other structures to accomplish the invention and similar purposes.

또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다. In addition, the inventive concepts and embodiments disclosed herein may be used by those skilled in the art as a basis for modifying or designing other structures to accomplish the same purpose of the present invention. It will be apparent to those skilled in the art that various modifications, substitutions and alterations can be made hereto without departing from the spirit or scope of the invention as defined in the appended claims.

본 발명은 고주파가 인가된 회로기판에서도 비아홀에서의 불연속으로 인한 전송손실을 최소화하고, 임피던스를 50 오옴에 정합할 수 있으므로 신호 왜곡도 최소화할 수 있다. The present invention minimizes the transmission loss due to discontinuity in the via hole even in the circuit board to which the high frequency is applied and minimizes the signal distortion since the impedance can be matched to 50 ohms.

Claims (2)

삭제delete 서로 다른 층의 동박회로를 비아(via) 방식을 통해 서로 전기적으로 층간 접속하는 회로기판에 있어서, 층간 접속을 위하여 수직 방향으로 형성된 신호선 비아( 원통면 반경 r1 )의 주위로 절연층을 게재해서, 상기 신호선 비아와 동심( co- axial )의 접지선 비아( 원통면 반경 r2, r2 > r1 )를 수직 방향으로 나란히 더 구비하되,
상기 접지선 비아는 내층 동박회로의 수평접지선과 연결되고,
상기 신호선 비아는 비아 패드를 통해 외층의 동박회로와 연결되고,
임피던스 매칭을 위하여 상기 신호선 비아의 양 끝단과, 상기 비아 패드 끝단이 접속하는 코너 부위가 상하로 굴곡을 지니도록 측면 처리하여 서로 연결한 형상임을 특징으로 하는 회로기판.A circuit board for electrically connecting layers of copper foil circuits of mutually different layers to each other through a via method, wherein an insulating layer is disposed around a signal line via (a cylindrical surface radius r 1 ) formed in a vertical direction for interlayer connection (R 2 , r 2 > r 1 ) of the ground line in a direction perpendicular to the signal line via,
The ground line via is connected to the horizontal ground line of the inner copper circuit,
The signal line via is connected to the copper layer circuit of the outer layer through the via pad,
Wherein the first and second ends of the signal line via and the corner portion connected to the end of the via pad are vertically bent so as to be coupled to each other for impedance matching.
KR1020160049440A 2016-04-22 2016-04-22 Inpedance-matched circuit board KR101840214B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160049440A KR101840214B1 (en) 2016-04-22 2016-04-22 Inpedance-matched circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160049440A KR101840214B1 (en) 2016-04-22 2016-04-22 Inpedance-matched circuit board

Publications (2)

Publication Number Publication Date
KR20170120909A KR20170120909A (en) 2017-11-01
KR101840214B1 true KR101840214B1 (en) 2018-03-20

Family

ID=60382779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160049440A KR101840214B1 (en) 2016-04-22 2016-04-22 Inpedance-matched circuit board

Country Status (1)

Country Link
KR (1) KR101840214B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189554A (en) * 1999-12-28 2001-07-10 Ngk Spark Plug Co Ltd Wiring board and manufacturing method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189554A (en) * 1999-12-28 2001-07-10 Ngk Spark Plug Co Ltd Wiring board and manufacturing method thereof

Also Published As

Publication number Publication date
KR20170120909A (en) 2017-11-01

Similar Documents

Publication Publication Date Title
US10128556B2 (en) Transition between a SIW and a waveguide interface
EP3635812B1 (en) Shielded microwave transmission lines
US20160365684A1 (en) Vertical-transition structure
US20160174360A1 (en) Signal transmission board and method for manufacturing the same
JP2006024618A (en) Wiring board
US20150229016A1 (en) Multi-layer transmission lines
US20070193775A1 (en) Impedance matching via structure for high-speed printed circuit boards and method of determining same
JP2007158675A (en) Via structure of multilayer printed circuit board, and bandstop filter provided with it
JP6151794B2 (en) Circuit board, electronic component storage package, and electronic device
JP6327254B2 (en) Printed circuit board and mounting method on printed circuit board
JP2015056719A (en) Multilayer wiring board
US20140048323A1 (en) Wiring board
JP2007324934A (en) Electronic equipment
KR101840214B1 (en) Inpedance-matched circuit board
JP7367096B2 (en) Radio frequency structures inside electronic packages
JP2013041991A (en) Multilayer circuit board, manufacturing method of the same and semiconductor device
JP2011217278A (en) Signal transmission line
US9960471B2 (en) Transmission line
US9480146B2 (en) Wiring board
US11737206B2 (en) Circuit board structure
WO2023042466A1 (en) Waveguide
US20230262890A1 (en) Circuit board structure
JP6882069B2 (en) Wiring board
JP4329702B2 (en) High frequency device equipment
WO2015137797A1 (en) Microstrip bandstop spurline filter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right