KR101830536B1 - Manufacturing method of the solar cell using PDMS stamp roll having micro-structure and solar cell - Google Patents
Manufacturing method of the solar cell using PDMS stamp roll having micro-structure and solar cell Download PDFInfo
- Publication number
- KR101830536B1 KR101830536B1 KR1020160137497A KR20160137497A KR101830536B1 KR 101830536 B1 KR101830536 B1 KR 101830536B1 KR 1020160137497 A KR1020160137497 A KR 1020160137497A KR 20160137497 A KR20160137497 A KR 20160137497A KR 101830536 B1 KR101830536 B1 KR 101830536B1
- Authority
- KR
- South Korea
- Prior art keywords
- stamp
- semiconductor substrate
- solar cell
- roll
- minutes
- Prior art date
Links
- 239000004205 dimethyl polysiloxane Substances 0.000 title claims abstract description 38
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title abstract description 42
- 235000013870 dimethyl polysiloxane Nutrition 0.000 title abstract description 33
- CXQXSVUQTKDNFP-UHFFFAOYSA-N octamethyltrisiloxane Chemical compound C[Si](C)(C)O[Si](C)(C)O[Si](C)(C)C CXQXSVUQTKDNFP-UHFFFAOYSA-N 0.000 title abstract 2
- 238000004987 plasma desorption mass spectroscopy Methods 0.000 title abstract 2
- 239000000758 substrate Substances 0.000 claims abstract description 81
- 238000000034 method Methods 0.000 claims abstract description 61
- 239000011347 resin Substances 0.000 claims abstract description 61
- 229920005989 resin Polymers 0.000 claims abstract description 61
- 239000004065 semiconductor Substances 0.000 claims abstract description 60
- 238000005530 etching Methods 0.000 claims abstract description 37
- 239000012535 impurity Substances 0.000 claims abstract description 20
- 239000011248 coating agent Substances 0.000 claims abstract description 15
- 238000000576 coating method Methods 0.000 claims abstract description 15
- 238000003825 pressing Methods 0.000 claims abstract description 13
- 238000004804 winding Methods 0.000 claims abstract description 5
- 239000011521 glass Substances 0.000 claims description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 6
- 230000001678 irradiating effect Effects 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 4
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 claims description 4
- -1 polydimethylsiloxane Polymers 0.000 claims description 3
- 238000000151 deposition Methods 0.000 description 13
- 238000001723 curing Methods 0.000 description 12
- 230000008021 deposition Effects 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000009616 inductively coupled plasma Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 4
- 238000001179 sorption measurement Methods 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 238000002203 pretreatment Methods 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000003848 UV Light-Curing Methods 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052795 boron group element Inorganic materials 0.000 description 1
- 230000005587 bubbling Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000005357 flat glass Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- UQEAIHBTYFGYIE-UHFFFAOYSA-N hexamethyldisiloxane Polymers C[Si](C)(C)O[Si](C)(C)C UQEAIHBTYFGYIE-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0236—Special surface textures
- H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
- H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
- H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
Description
본 발명의 다양한 실시예는 미세 구조가 형성된 PDMS 스탬프 롤을 이용한 마이크로 구조를 갖는 태양 전지의 제조 방법 및 이에 따른 태양 전지에 관한 것이다.Various embodiments of the present invention relate to a method of manufacturing a solar cell having a microstructure using a PDMS stamp roll having a microstructure formed thereon and a solar cell therefor.
일반적으로 태양 전지는 PN 정션을 갖는다. 이러한 PN 정션에 빛을 비추면 전자와 정공이 발생하며, 이들은 P 영역과 N 영역으로 이동하며, 이 현상에 의해 P 영역과 N 영역 사이에 전위차(기전력)가 발생하고, 이때 태양 전지에 부하를 연결하면 전류가 흐르게 된다.Generally, solar cells have PN junctions. Electrons and holes are generated when these PN junctions are irradiated with light. These electrons and electrons move to the P region and the N region, and a potential difference (electromotive force) occurs between the P region and the N region. When connected, current flows.
이러한 태양 전지는 실리콘 반도체 재료를 이용하는 것과, 화합물 반도체 재료를 이용하는 것으로 크게 분류할 수 있다. 또한, 실리콘 반도체에 의한 것은 결정계와 비결정계로 분류할 수 있다.Such solar cells can be largely classified into those using a silicon semiconductor material and those using a compound semiconductor material. The silicon semiconductor can be classified into a crystal system and a non-crystal system.
현재, 태양광 발전 시스템에 일반적으로 사용하고 있는 것은 실리콘 반도체가 대부분이다. 특히, 결정계 실리콘 반도체의 단결정 및 다결정 태양 전지는 변환 효율이 좋고 신뢰성이 높아서 널리 사용되고 있다.Currently, silicon semiconductors are the most commonly used in solar power generation systems. In particular, monocrystalline and polycrystalline solar cells of crystalline silicon semiconductors are widely used because of their high conversion efficiency and high reliability.
이러한 발명의 배경이 되는 기술에 개시된 상술한 정보는 본 발명의 배경에 대한 이해도를 향상시키기 위한 것뿐이며, 따라서 종래 기술을 구성하지 않는 정보를 포함할 수도 있다.The above-described information disclosed in the background of the present invention is only for improving the understanding of the background of the present invention, and thus may include information not constituting the prior art.
본 발명의 해결하고자 하는 과제는 미세 구조가 형성된 PDMS 스탬프 롤을 이용한 마이크로 구조를 갖는 태양 전지의 제조 방법 및 이에 따른 태양 전지를 제공하는데 있다.Disclosure of Invention Technical Problem [8] The present invention provides a method of manufacturing a solar cell having a microstructure using a PDMS stamp roll having a microstructure and a solar cell.
본 발명의 다양한 실시예에 따른 태양 전지의 제조 방법은 다수의 요철 패턴을 갖는 스탬프를 원기둥 형태의 롤에 감아 스탬프 롤을 준비하는 단계; 전면과 후면을 갖고, 제1도전형 불순물이 도핑된 반도체 기판을 준비하는 단계; 상기 반도체 기판의 전면에 수지를 코팅하고, 상기 수지의 일측에서 타측의 수평 방향으로 상기 스탬프 롤을 가압시킨 채로 회전시켜 상기 전면 위에 상기 스탬프를 전사시켜 수지 패턴을 형성하는 단계; 상기 수지 패턴을 마스크로 식각 공정을 수행하여, 상기 반도체 기판의 전면에 마이크로 와이어를 형성하는 단계; 상기 반도체 기판의 전면 및 마이크로 와이어에 제2도전형 불순물을 도핑하는 단계; 및 상기 반도체 기판의 전면 및 후면에 각각 전면 전극 및 후면 전극을 형성하는 단계를 포함한다.A method of manufacturing a solar cell according to various embodiments of the present invention includes: preparing a stamp roll by winding a stamp having a plurality of concavo-convex patterns on a cylindrical roll; Preparing a semiconductor substrate having a front surface and a rear surface and doped with the first conductive impurity; Coating a resin on the entire surface of the semiconductor substrate and rotating the stamp roll while pressing the stamp roll in a horizontal direction of the other side of the resin to transfer the stamp onto the front surface to form a resin pattern; Forming a micro-wire on the front surface of the semiconductor substrate by performing an etching process using the resin pattern as a mask; Doping a front surface of the semiconductor substrate and a micro-wire with a second conductive impurity; And forming a front electrode and a rear electrode on front and rear surfaces of the semiconductor substrate, respectively.
상기 스탬프 롤은 웨이퍼의 준비 공정(a)과, 상기 웨이퍼의 표면에 포토레지스트를 코팅하는 공정(b)과, 마스크를 통하여 자외선을 조사하여 상기 포토레지스트의 물리 화학적 성질을 변화시키는 공정(c)과, 상기 자외선에 노출된 상기 포토레지스트의 영역을 제거하는 현상 공정(d)과, 상기 자외선에 노출되지 않은 상기 포토레지스트를 마스크로 하여 상기 웨이퍼의 표면을 식각하여 다수의 돌기를 형성하는 공정(e)과, 상기 자외선에 노출되지 않은 포토레지스트를 스트립하는 공정(f)과, 상기 다수의 돌기가 형성된 상기 웨이퍼의 위에 상기 스탬프의 재료가 되는 경화제 함유 PDMS(Polydimethylsiloxane)를 코팅하는 공정(g)과, 상기 PDMS를 큐어링하는 공정(h)과, 상기 큐어링된 PDMS 스탬프를 상기 웨이퍼로부터 분리하여 상기 다수의 요철 패턴을 갖는 스탬프를 준비하는 공정(i)과, 상기 다수의 요철 패턴을 갖는 스탬프를 원기둥 형태의 롤에 감는 공정(j)에 의해 제조될 수 있다.(B) a step (b) of irradiating ultraviolet rays through a mask to change the physicochemical properties of the photoresist; and (c) A step (d) of removing a region of the photoresist exposed to the ultraviolet rays; and a step of etching a surface of the wafer using the photoresist not exposed to the ultraviolet ray as a mask to form a plurality of projections (g) of coating PDMS-containing PDMS (polydimethylsiloxane), which is a material of the stamp, on the wafer on which the plurality of projections are formed, (H) of curing the PDMS; separating the cured PDMS stamp from the wafer to form a stamp having the plurality of concave-convex patterns Compared can be prepared by processes (i) and step (j) take-up a stamp having a plurality of concave-convex pattern on the roll of cylindrical shape.
상기 스탬프 롤은 진공 흡착력에 의해 상기 스탬프를 흡착하고, 상기 수지 패턴을 형성하는 단계에서 상기 진공 흡착력이 제거될 수 있다.The stamp roll may adsorb the stamp by a vacuum attraction force, and the vacuum attraction force may be removed in the step of forming the resin pattern.
상기 스탬프를 전사시켜 수지 패턴을 형성하는 단계 이후에, 상기 스탬프를 평판 형태의 유리 기판으로 가압하는 단계를 더 포함할 수 있다.The step of transferring the stamp to form a resin pattern may further include the step of pressing the stamp to a flat glass substrate.
상기 유리 기판으로 가압하는 단계 이후에, 상기 유리 기판 위에서 자외선을 조사하여 상기 수지 패턴을 경화하는 단계를 더 포함할 수 있다.The method may further include the step of curing the resin pattern by irradiating ultraviolet light onto the glass substrate after the step of pressing the glass substrate.
상기 마이크로 와이어는 평평한 상면과, 상기 상면으로부터 상기 전면에까지 연장된 원통형의 측면을 포함할 수 있다.The microwire may include a flat top surface and a cylindrical side surface extending from the top surface to the front surface.
상기 제2도전형 불순물의 도핑에 의해 상기 마이크로 와이어의 표면을 따라 라디얼 정션이 형성되고, 상기 라디얼 정션의 깊이는 300 nm 내지 700 nm일 수 있다.Radial junctions may be formed along the surface of the microwire by doping the second conductive impurity, and the depth of the radial junction may be 300 nm to 700 nm.
상기 마이크로 와이어를 갖는 상기 반도체 기판의 전면의 파장 300 nm 내지 1100 nm를 갖는 광의 반사율은 36 % 내지 38 %일 수 있다.The reflectance of light having a wavelength of 300 nm to 1100 nm on the entire surface of the semiconductor substrate having the microwire may be 36% to 38%.
상기 반도체 기판의 전면과 마이크로 와이어에 제2도전형 불순물을 도핑하는 단계는 POCl3을 이용한 열확산 방식으로서, 10분 내지 20분동안 800 ℃ ~ 820 ℃의 온도를 유지하는 제1단계와, 50분 내지 70분동안 840 ℃ ~ 880 ℃까지 선형으로 온도를 증가하는 제2단계와, 20분 내지 40분동안 860 ℃ ~ 880 ℃의 온도를 유지하는 제3단계와, 10분 내지 30분동안 800 ℃ ~ 820 ℃까지 선형으로 온도를 감소하는 제4단계와, 10분 내지 20분동안 800 ℃ ~ 820 ℃의 온도를 유지하는 제5단계를 포함할 수 있다.The step of doping the front surface of the semiconductor substrate and the microwire with a second conductive impurity is a thermal diffusion method using POCl 3. The method includes a first step of maintaining a temperature of 800 ° C to 820 ° C for 10 minutes to 20 minutes, A second step of linearly increasing the temperature from 840 DEG C to 880 DEG C for 70 to 70 minutes; a third step of maintaining the temperature of 860 DEG C to 880 DEG C for 20 minutes to 40 minutes; A fourth step of linearly reducing the temperature to 820 占 폚 and a fifth step of maintaining the temperature of 800 占 폚 to 820 占 폚 for 10 minutes to 20 minutes.
상기 식각 공정은 1초 내지 3초동안 C4F8을 주입하는 제1공정과, 1초 내지 3초동안 SF6를 주입하는 제2공정이 하나의 사이클로 정의되고, 상기 사이클이 60 ~ 80회 수행될 수 있다.The etching process includes a first step of injecting C 4 F 8 for 1 second to 3 seconds and a second step of injecting SF 6 for 1 second to 3 seconds, .
상기 제1공정은 C4F8이 40 sccm ~ 60 sccm 주입되고, 상기 제2공정은 SF6가 90 sccm 내지 110 sccm 주입될 수 있다.In the first step, C 4 F 8 is injected at 40 sccm to 60 sccm, and the second step is injected at 90 sccm to 110 sccm at SF 6 .
또한, 본 발명의 다양한 실시예에 따르면, 상술한 방법으로 제조된 태양 전지를 개시한다.Further, according to various embodiments of the present invention, a solar cell manufactured by the above-described method is disclosed.
본 발명은 미세 구조가 형성된 PDMS 스탬프 롤을 이용한 마이크로 구조를 갖는 태양 전지의 제조 방법 및 이에 따른 태양 전지를 제공한다.The present invention provides a method of manufacturing a solar cell having a microstructure using a PDMS stamp roll having a microstructure and a solar cell.
일례로, 본 발명에서는 마이크로 구조(와이어)를 갖는 태양 전지의 제조를 위하여 상대적으로 고가의 포토 리쏘그래피(photo lithography) 공정을 대신한 포토레지스트 프리(photoresist-free)형 패터닝 공정을 제공한다.For example, the present invention provides a photoresist-free patterning process in place of the relatively expensive photolithography process for the fabrication of solar cells with microstructures (wires).
또한, 본 발명은 실리콘 마이크로 와이어를 통하여 별도의 반사 방지층 코팅(anti-reflection layer coating)이 필요 없을 정도로 광 트랩핑 효과(light trapping effect)에 의한 높은 태양광 흡수를 가능하게 하며, P-N 정션(P-N junction)이 형성되는 면적을 마이크로 와이어의 밀도의 종횡비(aspect ratio) 조절로 향상하여 결국 광전 변환 효율을 극대화시킬 수 있다.In addition, the present invention enables high solar absorption by a light trapping effect to the extent that a separate anti-reflection layer coating is not necessary through the silicon microwire, and the PN junction (PN junction can be improved by adjusting the aspect ratio of the density of the microwire, thereby maximizing the photoelectric conversion efficiency.
또한, 마이크로 와이어를 형성함에 있어 일반적인 포토 리쏘그래피 공정을 이용하게 되면 필요 장비 및 주변 환경에 의해 막대한 비용이 발생하게 되는데, 본 발명에 따르면, 폴리머(예를 들면, poly dimethylsiloxane, PDMS)를 이용한 패터닝 공정을 이용함으로써, 일반적인 포토 리쏘그래피 공정에 비해 시간 및 비용을 최소화할 수 있다.In addition, if a general photolithography process is used to form the micro-wires, a great cost is incurred due to necessary equipment and the surrounding environment. According to the present invention, patterning using a polymer (for example, poly dimethylsiloxane, PDMS) By using the process, time and cost can be minimized compared with a general photolithography process.
또한, 본 발명은 초기에 단 한번의 포토 리쏘그래피 공정을 통해 제조된 패턴을 PDMS 재료를 이용하여 리플리카 스탬프(replica stamp)의 제조 후, 자외선 경화 수지가 도포된 반도체 기판 위에 스탬핑을 통하여 동일 패턴을 연속적으로 제조할 수 있으며, 반복 사용이 가능하다.The present invention also relates to a method of manufacturing a semiconductor device, in which a pattern produced through a single photolithography process is initially formed on a semiconductor substrate coated with a UV curable resin by using a PDMS material after a replica stamp is formed, Can be continuously produced, and repeated use is possible.
일반적으로, PDMS 스탬프를 이용한 패터닝 방식이 다양한 분야에서 제안되었으나, 본 발명에 따른 공정을 통하여 대략 1 ㎛ 이상의 크기를 갖는 마이크로 와이어의 제조를 통하여, 라디얼 정션(radial junction)을 갖는 태양 전지의 제조 분야에서는 보고된 바 없다. 여기서, 본 발명에서 필요한 마이크로 와이어의 태양 전지의 특성 중 하나인 라디알 정션의 형성을 위해서는 패턴의 크기가 최소 1 ㎛가 초과되어야 한다.In general, a patterning method using a PDMS stamp has been proposed in various fields. However, through the manufacturing process according to the present invention, it is possible to manufacture a photovoltaic cell having a radial junction through the fabrication of micro- It has not been reported in the field. Here, in order to form a radical junction, which is one of the characteristics of a micro-wire solar cell required in the present invention, the pattern must be at least 1 μm in size.
또한, 본 발명에 따른 태양 전지 제조 방법은 기존의 패터닝 공정(예를 들면, photo lithography) 보다 저비용으로 마이크로 구조 태양 전지를 제조할 수 있다. 일례로, 사전 실험을 통해 대략 5 ㎛의 크기를 갖는 점(dot) 형태의 자외선 수지 패턴을 형성하였고 건식 식각(예를 들면, ICP-etching)을 통해 2.0 ㎛, 1.5 ㎛, 1.0 ㎛ 크기 등의 와이어 패턴을 제조하였다. 각 패턴을 갖는 기판을 이용하여 라디얼 정션을 갖는 태양 전지를 제조하였으며, 각각 12.9% ~ 13.4 %의 광전변환효율을 얻는데 성공하였다.In addition, the method of manufacturing a solar cell according to the present invention can manufacture a microstructure solar cell at a lower cost than a conventional patterning process (for example, photo lithography). For example, a dot-shaped ultraviolet resin pattern having a size of about 5 탆 was formed by a preliminary experiment, and a pattern having a size of 2.0 탆, 1.5 탆, 1.0 탆, or the like was formed by dry etching (for example, ICP- Wire pattern. A photovoltaic cell with random junctions was fabricated using a substrate having each pattern, and succeeded in obtaining a photoelectric conversion efficiency of 12.9% to 13.4%.
또한, 본 발명에 따른 태양 전지 제조 방법은 미세 구조가 형성된 PDMS 스탬프 롤을 이용하여 PDMS 스탬프를 자외선 경화 수지 위에 전사하고, 어어서 유리 기판으로 PDMS 스탬프를 가압한 후 자외선을 조사함으로써, 수지 내에 기포 발생을 억제하고 넓은 면적에서 정밀한 패턴 형성이 가능하다.In addition, in the method of manufacturing a solar cell according to the present invention, a PDMS stamp is transferred onto a UV curable resin using a PDMS stamp roll having a microstructure formed thereon, a PDMS stamp is pressed onto a glass substrate, And it is possible to form a precise pattern on a large area.
특히, 평평한 PDMS 스탬프를 이용할 경우 미세 패턴의 형성 면적이 넓어질 경우 필연적으로 평평한 PDMS 스탬프와 자외선 경화 수지 사이에 기포가 발생하나, 본 발명에서와 같이 넓은 면적이라고 해도 롤 타입의 PDMS를 이용하고 또한 유리 기판으로 PDMS 스탬프를 가압한 후, 경화 공정을 수행하게 되면, 이러한 기포 발생 현상을 근본적으로 억제할 수 있다.In particular, when a flat PDMS stamp is used, bubbles are necessarily generated between the flat PDMS stamp and the ultraviolet ray hardening resin when the formation area of the fine pattern is widened. However, even if a large area as in the present invention is used, If the PDMS stamp is pressed onto the glass substrate and then the curing process is performed, such a bubble generation phenomenon can be fundamentally suppressed.
일례로, 대략 6 um의 폭, 2 um의 이격 거리를 갖는 네거티브 닷(negative dot) 형태(즉, 관통홀)를 갖는 미세 패턴이 최소 15.6 X 15.6 cm2(6 inch)의 면적에 형성되어 있는 PDMS 스탬프를 제작하였으며, 이를 통해 기포 발생 없이 대략 5 μm의 폭, 2 μm의 이격 거리를 갖는 돌기 형태의 UV 수지 패턴을 10 x 10 cm2(4 inch)까지 형성할 수 있다.For example, a fine pattern having a width of about 6 um and a negative dot shape (i.e., a through hole) having a spacing distance of 2 um is formed in an area of at least 15.6 x 15.6 cm 2 (6 inch) A PDMS stamp was produced, and a projection-type UV resin pattern of approximately 5 μm width and 2 μm separation distance can be formed to 10 × 10 cm 2 (4 inch) without bubbling.
도 1은 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 도시한 순서도이다.
도 2는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법 중에서 스탬프 롤 형성을 위한 전처리 방법을 도시한 개략도이다.
도 3은 본 발명의 일 실시예에 따른 태양 전지의 제조 방법 중에서 스탬프 롤 형성 방법을 도시한 개략도이다.
도 4는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법 중에서 수지 코팅 및 경화 방법을 도시한 개략도이다.
도 5a는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법 중에서 웨이퍼 위에 형성된 패턴의 형태를 도시한 사진이고, 도 5b는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법 중에서 수지 코팅 후의 다양한 사진이다.
도 6은 본 발명의 일 실시예에 따른 태양 전지의 제조 방법 중에서 식각 공정을 도시한 개략도이다.
도 7은 본 발명의 일 실시예에 따른 태양 전지의 제조 방법 중에서 도핑 및 전극 형성 공정을 도시한 개략도이다.
도 8a 및 도 8b는 본 발명에 따른 태양 전지 중에서 라디얼 정션을 갖는 마이크로 와이어를 도시한 개략도이고, 도 8c는 플래나 정션을 갖는 마이크로 와이어를 도시한 개략도이다.
도 9는 본 발명에 따른 태양 전지 중에서 마이크로 와이어에 형성된 라디얼 정션의 깊이 및 도핑 농도를 도시한 그래프이다.
도 10은 본 발명의 일 실시예에 따른 태양 전지의 제조 방법 중에서 수지 코팅 및 식각 공정을 도시한 사진 및 흐름도이다.
도 11은 본 발명의 일 실시예에 따른 태양 전지의 제조 방법 중에서 반도체 기판 위에 형성된 마이크로 와이어의 식각 사이클별 형태를 도시한 사진이다.
도 12는 본 발명의 일 실시예에 따른 태양 전지에서 마이크로 와이어로 인한 파장별 반사율을 도시한 그래프이다.
도 13은 본 발명의 일 실시예에 따른 태양 전지의 제조 방법 중에서 도핑 공정을 위한 열적 프로파일을 도시한 그래프이다.
도 14, 도 15, 도 16 및 도 17은 각각 식각 사이클별 전류 밀도와 전압 사이의 그래프, 식각 사이클별 필 팩터와 효율 사이의 그래프, 파장과 E.O.E. 사이의 그래프, 그리고 개방 회로 전압과 전류 밀도 사이의 그래프를 도시한 것이다.1 is a flowchart illustrating a method of manufacturing a solar cell according to an embodiment of the present invention.
2 is a schematic view showing a pretreatment method for forming a stamp roll in a method of manufacturing a solar cell according to an embodiment of the present invention.
3 is a schematic view showing a stamp roll forming method in a method of manufacturing a solar cell according to an embodiment of the present invention.
4 is a schematic view showing a resin coating and curing method in a method of manufacturing a solar cell according to an embodiment of the present invention.
FIG. 5A is a photograph showing a pattern of a pattern formed on a wafer in a method of manufacturing a solar cell according to an embodiment of the present invention. FIG. It is a photograph.
6 is a schematic view illustrating an etching process in a method of manufacturing a solar cell according to an embodiment of the present invention.
FIG. 7 is a schematic diagram showing a doping and electrode forming process in a method of manufacturing a solar cell according to an embodiment of the present invention.
FIGS. 8A and 8B are schematic diagrams showing micro-wires having radial junctions in a solar cell according to the present invention, and FIG. 8C are schematic diagrams showing micro-wires having a flange junction.
FIG. 9 is a graph showing depths and doping concentrations of radial junctions formed in micro-wires among solar cells according to the present invention.
10 is a photograph and a flow chart showing a resin coating and an etching process in a manufacturing method of a solar cell according to an embodiment of the present invention.
FIG. 11 is a photograph showing the shape of micro wirings formed on a semiconductor substrate according to an etching cycle in the method of manufacturing a solar cell according to an embodiment of the present invention.
FIG. 12 is a graph showing the reflectance of a solar cell according to a wavelength according to an embodiment of the present invention.
13 is a graph showing a thermal profile for a doping process in a method of manufacturing a solar cell according to an embodiment of the present invention.
FIGS. 14, 15, 16 and 17 are graphs between current density and voltage for each etching cycle, a graph between the etch cycle-specific fill factor and efficiency, a graph between the wavelength and the EOE, FIG.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.The embodiments of the present invention are described in order to more fully explain the present invention to those skilled in the art, and the following embodiments may be modified into various other forms, It is not limited to the embodiment. Rather, these embodiments are provided so that this disclosure will be more faithful and complete, and will fully convey the scope of the invention to those skilled in the art.
또한, 이하의 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이며, 도면상에서 동일 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다. 또한, 본 명세서에서 "연결된다"라는 의미는 A 부재와 B 부재가 직접 연결되는 경우뿐만 아니라, A 부재와 B 부재의 사이에 C 부재가 개재되어 A 부재와 B 부재가 간접 연결되는 경우도 의미한다.In the following drawings, thickness and size of each layer are exaggerated for convenience and clarity of description, and the same reference numerals denote the same elements in the drawings. As used herein, the term "and / or" includes any and all combinations of one or more of the listed items. In the present specification, the term " connected "means not only the case where the A member and the B member are directly connected but also the case where the C member is interposed between the A member and the B member and the A member and the B member are indirectly connected do.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise, include)" 및/또는 "포함하는(comprising, including)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및 /또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. As used herein, the singular forms "a," "an," and "the" include singular forms unless the context clearly dictates otherwise. Also, " comprise, " and / or "comprising, " when used in this specification, are intended to be interchangeable with the said forms, numbers, steps, operations, elements, elements and / And does not preclude the presence or addition of one or more other features, integers, operations, elements, elements, and / or groups.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제2부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.Although the terms first, second, etc. are used herein to describe various elements, components, regions, layers and / or portions, these members, components, regions, layers and / It is obvious that no. These terms are only used to distinguish one member, component, region, layer or section from another region, layer or section. Thus, a first member, component, region, layer or section described below may refer to a second member, component, region, layer or section without departing from the teachings of the present invention.
"하부(beneath)", "아래(below)", "낮은(lower)", "상부(above)", "위(upper)"와 같은 공간에 관련된 용어가 도면에 도시된 한 요소 또는 특징과 다른 요소 또는 특징의 용이한 이해를 위해 이용될 수 있다. 이러한 공간에 관련된 용어는 본 발명의 다양한 공정 상태 또는 사용 상태에 따라 본 발명의 용이한 이해를 위한 것이며, 본 발명을 한정하기 위한 것은 아니다. 예를 들어, 도면의 요소 또는 특징이 뒤집어지면, "하부" 또는 "아래"로 설명된 요소 또는 특징은 "상부" 또는 "위에"로 된다. 따라서, "아래"는 "상부" 또는 "아래"를 포괄하는 개념이다.It is to be understood that the terms related to space such as "beneath," "below," "lower," "above, But may be utilized for an easy understanding of other elements or features. Terms related to such a space are for easy understanding of the present invention depending on various process states or use conditions of the present invention, and are not intended to limit the present invention. For example, if an element or feature of the drawing is inverted, the element or feature described as "lower" or "below" will be "upper" or "above." Thus, "below" is a concept covering "upper" or "lower ".
도 1은 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 도시한 순서도이다. 1 is a flowchart illustrating a method of manufacturing a solar cell according to an embodiment of the present invention.
도 1을 참조하면, 본 발명의 일 실시예에 따른 태양 전지의 제조 방법에 대한 순서도가 도시되어 있다.Referring to FIG. 1, a flowchart of a method of manufacturing a solar cell according to an embodiment of the present invention is shown.
도 1에 도시된 바와 같이, 본 발명에 따른 태양 전지의 제조 방법은 웨이퍼 준비 단계(S1)와, 스탬프 롤 준비 단계(S2)와, 반도체 기판 준비 단계(S3)와, 수지 코팅 단계(S4)와, 식각 단계(S5)와, 도핑 단계(S6)와, 후면 전극 형성 단계(S7)와, 전면 전극 형성 단계(S8)를 포함한다. 여기서, 단계(S1)과 단계(S2)는 최초에만 수행되고, 이후의 태양 전지 제조 공정에서는 수행되지 않을 수 있다.1, a method of manufacturing a solar cell according to the present invention includes a wafer preparation step S1, a stamp roll preparation step S2, a semiconductor substrate preparation step S3, a resin coating step S4, An etching step S5, a doping step S6, a back electrode forming step S7, and a front electrode forming step S8. Here, steps S1 and S2 are performed only for the first time, and may not be performed in the subsequent solar cell manufacturing process.
도 2는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법 중에서 스탬프 롤 형성을 위한 전처리 방법을 도시한 개략도이다.2 is a schematic view showing a pretreatment method for forming a stamp roll in a method of manufacturing a solar cell according to an embodiment of the present invention.
도 2에 도시된 바와 같이, 스탬프 롤 형성을 위한 전처리 방법은 웨이퍼(1)의 준비 공정(a)과, 웨이퍼(1)의 표면에 포토레지스트(2)(예를 들면, 포지티브형 포토레지스트)를 코팅하는 공정(b)과, 마스크(3)를 통하여 자외선을 조사함으로써 포토레지스트(2)의 물리 화학적 성질을 변화시키는 공정(c)과, 예를 들면, 자외선에 노출된 포토레지스트(2)의 영역을 제거하는 현상 공정(d)과, 상술한 바와 같이 하여 잔존하는 포토레지스트(2)를 마스크로 하여 웨이퍼(1)의 표면을 식각하는 공정(e)(예를 들면, Inductively Coupled Plasma(ICP) 식각 방식 이용)과, 마지막으로 잔존하는 포토레지스트(2)를 스트립하는 공정(f)을 포함할 수 있다.2, a pretreatment method for forming a stamp roll includes a step (a) of preparing a
여기서, 웨이퍼(1)는 저가형 웨이퍼, 더미 웨이퍼, 글래스, 또는 세라믹 등도 가능하며, 반도체가 제조되는 고순도 및 고가의 웨이퍼일 필요는 없다.Here, the
더불어, 상술한 식각 공정(e)에 의해 웨이퍼(1)의 표면에는 다수의 돌기(4)가 형성됨은 당연하다.In addition, it is a matter of course that a large number of
도 3은 본 발명의 일 실시예에 따른 태양 전지의 제조 방법 중에서 스탬프 롤의 형성 방법을 도시한 개략도이다.3 is a schematic view illustrating a method of forming a stamp roll in a method of manufacturing a solar cell according to an embodiment of the present invention.
도 3에 도시된 바와 같이, 스탬프 롤의 형성 방법은 다수의 돌기(4)가 형성된 웨이퍼(1)의 위에 스탬프(6)의 기본 재료가 되는 PDMS(Polydimethylsiloxane)(5)를 코팅하는 공정(g)과, PDMS(5)를 큐어링하는 공정(h)과, 큐어링된 PDMS 스탬프(6)를 웨이퍼(1)로부터 분리하는 공정(i)과, PDMS 스탬프(6)를 원기둥 형태의 롤(61)에 감는 공정을 포함할 수 있다.3, a method of forming a stamp roll includes the steps of coating PDMS (Polydimethylsiloxane) 5 which is a base material of the
여기서, 공정(g)에서 이용된 PDMS(5)에는 경화제가 첨가될 수 있으며, 큐어링 공정(h)에서는 대략 90 ℃ 내지 110 ℃, 바람직하게는 100 ℃의 온도 분위기가 제공될 수 있다. 더불어, PDMS(5)의 두께는 돌기(4)의 두께와 동일하거나 작을 수 있다.Here, the curing agent may be added to the
더불어, 분리 공정(i)에 의해, PDMS 스탬프(6)에는 다수의 관통홀(7)이 형성됨은 당연하다. 더불어, 스탬프(6)를 원기능 형태의 롤(61)에 감는 공정에서, 롤(61)에는 진공 흡착력이 인가되어, 롤(61)의 표면에 상술한 다수의 관통홀(7)이 형성된 스탬프(6)가 원형으로 밀착될 수 있다.In addition, it is a matter of course that a plurality of through
물론, 이를 위해 도면에 도시되어 있지는 않지만, 롤(61)의 표면에 다수의 진공 흡착홀이 형성되고, 롤(61)에는 상기 진공 흡착홀과 연통되어 있는 진공 흡착관이 결합되어 있을 수 있다.Although not shown in the drawing, a plurality of vacuum adsorption holes are formed on the surface of the
도 4는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법 중에서 수지 코팅 및 경화 방법을 도시한 개략도이다.4 is a schematic view showing a resin coating and curing method in a method of manufacturing a solar cell according to an embodiment of the present invention.
도 4에 도시된 바와 같이, 수지 코팅 및 경화 방법은 자외선 경화 수지(11)를 실제로 태양 전지가 제조될 반도체 기판(10)의 전면에 코팅하는 공정(k)과, 다수의 관통홀(7)을 갖는 스탬프(6)가 감겨진 스탬프 롤(61)을 이용하여 자외선 경화 수지(11) 위에 스탬프(6)를 전사하는 공정(l-1,l-2)과, 전사된 스탬프(6)를 유리 기판(71)으로 가압하는 공정(m)과, 자외선 경화 수지(11)를 자외선으로 경화하는 공정(n)을 포함할 수 있다.4, the resin coating and curing method includes a step (k) of coating the ultraviolet
공정(k)에서 반도체 기판(10)은 대략 평평한 전면과, 이의 반대면으로 대략 평평한 후면을 가질 수 있으며, 예를 들면, 제1도전형 불순물이 도핑될 수 있다. 예를 들면, 반도체 기판(10)은 P형 실리콘 반도체 기판일 수 있다. 즉, 반도체 기판(10)은 실리콘 반도체 기판에 주기율표에서 13족 원소인 붕소(B) 또는 갈륨(Ga)과 같은 불순물이 도핑된 P형 실리콘 반도체 기판일 수 있다.In the step (k), the
또한, 공정(k)에서 자외선 경화 수지(11)는, 예를 들면, NOA 81(Norland products., USA)일 수 있으며, 이는 스핀 코팅되어 반도체 기판(10)의 전면에 일정 두께로 형성될 수 있다. The UV cured
또한, 공정(l-1,l-2)에서, 수지(11)의 일측에서 타측의 수평 방향으로 스탬프 롤(61)을 가압시킨 채로 회전 및 이동시켜 수지(11)에 스탬프(6)가 전사되도록 한다. 여기서, 상기 공정(l-1,l-2) 이전에, 스탬프 롤(61)은 진공 흡착력에 의해 스탬프(6)를 흡착하고 있었으나, 상기 공정(l-1,l-2)에서 진공 흡착력이 제거됨으로써, 스탬프 롤(61)의 회전 및 이동에 의해 자연스럽게 스탬프(6)가 수지(11) 위에 전사되도록 한다. 즉, 스탬프 롤(61)에 감겨 있던 스탬프(6)가 수지(11) 위로 이동된다.In the steps (l-1 and l-2), the
또한, 공정(m)에서,스탬프(6)를 평판 형태의 유리 기판(71)으로 가압함으로써, 스탬프(6)에 형성된 관통홀(7)에 수지(11)가 채워지고, 그 이외의 영역에는 수지(11)가 제거된다. 즉, 유리 기판(71)으로 다수의 관통홀(7)을 갖는 스탬프(6)를 가압함으로써, 관통홀(7) 내에 기둥 형태의 수지(11)로 된 패턴이 형성될 수 있다.In the step (m), the
이러한 유리 기판(71)을 이용한 가압 공정에 의해, 수지(11)에는 기포 등이 발생되지 않는다.Bubbles or the like are not generated in the
여기서, 유리 기판(71)은 높이 조정 기구(72)에 장착됨으로써, 그 높이가 자유롭게 조정될 수 있다. 높이 조정 기구(72)는, 예를 들면, 한정하는 것은 아니지만, 공압실린더, 유압 실린더, 리드 스크류 등의 기구적 메카니즘에 의해 구현될 수 있다. Here, the height of the
더불어, 이러한 공정(m)은 경우에 따라 생략될 수 있다. 즉, 스탬프 롤(61)의 가압, 회전 및 이동에 의해 스탬프(6)가 기포없이 수지(11)에 완벽하게 전사되었다면, 상술한 유리 기판(71)을 이용한 스탬프(6)의 가압 공정은 생략될 수도 있다.In addition, this step (m) may be omitted in some cases. That is, if the
마지막으로, 공정(n)에서, 유리 기판(71) 위에서 자외선을 조사하여 수지 패턴을 경화한다. 즉, 자외선은 유리 기판(71)을 관통하여 유리 기판(71)의 하부에 있는 수지 패턴을 경화시킨다. 예를 들면, 한정하는 것은 아니지만, 자외선 램프(Xe, 365 nm)에 의해 10분간 경화될 수 있다.Finally, in step (n), ultraviolet rays are irradiated on the
또한, 상술한 바와 같이 유리 기판(71)을 이용한 가압 공정이 생략되었다면, 자외선은 스탬프(6) 및 수지(11) 위에서 직접 조사될 수 있다.Further, if the pressing step using the
더불어, 이러한 공정 이후 스탬프(6)가 반도체 기판(10)으로부터 박리되어 제거될 수 있다.In addition, after this step, the
도 5a는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법 중에서 웨이퍼 위에 형성된 패턴의 형태를 도시한 사진이고, 도 5b는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법 중에서 수지 코팅 후의 다양한 사진이다.FIG. 5A is a photograph showing a pattern of a pattern formed on a wafer in a method of manufacturing a solar cell according to an embodiment of the present invention. FIG. It is a photograph.
도 5a에 도시된 바와 같이, 저가 웨이퍼의 표면에 다수의 패턴이 포토리쏘 그래피 공정으로 형성될 수 있다. 또한, 도 5b에 도시된 바와 같이, 자외선 경화형 수지가 반도체 기판 위에 스핀 코팅되고, 이어서 PDMS 스탬프 롤에 의한 스탬프 전사 및 유리 기판에 의한 스탬프 가압 후 자외선 경화 공정에 의해, 반도체 기판 위에 다수의 수지 패턴이 형성될 수 있다.As shown in Fig. 5A, a plurality of patterns can be formed on the surface of a low-cost wafer by a photolithography process. 5B, the ultraviolet curable resin is spin-coated on the semiconductor substrate, and then stamped by the PDMS stamp roll and stamped by the glass substrate are cured by a UV curing process, Can be formed.
여기서, 자외선 경화 수지는 30 ℃, 50 ℃ 및 80 ℃로 각각 가열된 상태에서 3000 rpm, 5000 rpm 및 7000 rpm의 회전 속도로 회전하는 반도체 기판 위에 스핀 코팅된 후, 수지 위에 PDMS 스탬프 롤에 의해 스탬프가 전사되고, 스탬프가 유리 기판에 의해 가압되며, 이후 자외선 경화 공정이 수행될 수 있다. 회전 속도가 높을수록, 자외선 경화 수지의 높이(또는 두께)가 작아졌으며, 또한 자외선 경화 수지의 온도가 높을 수록 대체로 수지의 높이(또는 두께)가 작아졌다.Here, the ultraviolet ray hardening resin was spin-coated on a semiconductor substrate rotated at 3000 rpm, 5000 rpm and 7000 rpm while being heated at 30 ° C, 50 ° C and 80 ° C, respectively, and then stamped on a resin by a PDMS stamp roll The stamp is pressed by the glass substrate, and then the ultraviolet curing process can be performed. The height (or thickness) of the ultraviolet curable resin was decreased as the rotational speed was higher, and the height (or thickness) of the resin was generally decreased as the temperature of the ultraviolet curable resin was higher.
본 발명에서는 80 ℃로 가열된 자외선 경화 수지를 7000 rpm의 회전 속도로 반도체 기판 위에 스핀 코팅하고, PDMS 스탬프 롤에 의한 스탬프 전사 및 유리 기판에 의한 스탬프의 가압, 그리고 자외선 경화 후 만들어진 대략 2.82 ㎛의 높이를 갖는 수지가 선택되었다. 즉, 이러한 공정 조건으로 만들어진 수지는 반도체 기판의 전면에 대하여 수직 방향으로 정렬되고, 특히 기울어지거나 쓰러지지 않은 장점을 갖는다. 즉, 30 ℃ 또는 50 ℃로 가열된 자외선 경화 수지를 3000 rpm, 5000 rpm 또는 7000 rpm의 회전 속도로 반도체 기판 위에 스핀 코팅한 수지는, 도 5b에 도시된 바와 같이, 반도체 기판 위에 기울어진 채 형성되거나 또는 너무 길게 형성되어, 이후의 공정에 적용하기 곤란하였다.In the present invention, an ultraviolet curable resin heated at 80 占 폚 is spin-coated on a semiconductor substrate at a rotation speed of 7000 rpm, stamped by a PDMS stamp roll, pressed by a glass substrate, and formed by ultraviolet curing, A resin having a height was selected. That is, the resin produced under such process conditions has the advantage that it is aligned in the vertical direction with respect to the front surface of the semiconductor substrate, and in particular, it is not tilted or collapsed. That is, a resin obtained by spin-coating an ultraviolet-curable resin heated at 30 DEG C or 50 DEG C on a semiconductor substrate at a rotation speed of 3000 rpm, 5000 rpm, or 7000 rpm is formed while being inclined on the semiconductor substrate Or is too long to be applied to subsequent processes.
도 6은 본 발명의 일 실시예에 따른 태양 전지의 제조 방법 중에서 식각 공정을 도시한 개략도이다.6 is a schematic view illustrating an etching process in a method of manufacturing a solar cell according to an embodiment of the present invention.
도 6에 도시된 바와 같이, 식각 공정은 반도체 기판(10)의 전면에 형성된 수지(11)를 마스크로 하여, ICP 또는 RIE(Reactive Ion Etching) 방식으로 반도체 기판(10)의 전면을 식각하는 공정(o)과, 잔존하는 수지(11)를 반도체 기판(10)의 전면으로부터 스트립하는 공정(p)을 포함한다. 이와 같이 하여, 반도체 기판(10)의 전면에는 다수의 마이크로 구조 즉, 마이크로 와이어(12)가 형성된다.6, the etching process includes a step of etching the entire surface of the
도 7은 본 발명의 일 실시예에 따른 태양 전지의 제조 방법 중에서 도핑 및 전극 형성 공정을 도시한 개략도이다.FIG. 7 is a schematic diagram showing a doping and electrode forming process in a method of manufacturing a solar cell according to an embodiment of the present invention.
도 7에 도시된 바와 같이, 도핑 및 전극 형성 공정은 제2도전형 불순물(13)로 반도체 기판(10)의 전면 및 마이크로 와이어(12)를 도핑하는 공정(q)과, 반도체 기판(10)의 후면에 후면 전극(14)을 형성하는 공정(r)과, 반도체 기판(10)의 전면에 전면 전극(15)을 형성하는 공정(s)을 포함한다.7, the doping and electrode forming process includes a step (q) of doping the front surface of the
도핑 공정(q)에서는, 평평한 반도체 기판(10)의 전면에 PN-정션을 형성하지만, 특히, 마이크로 와이어(12)의 표면을 따라 일정 깊이의 PN 라디얼 정션을 형성한다. 즉, 마이크로 와이어(12)는 평평한 상면과, 상면으로부터 하부 방향으로 연장된 원통 형태의 측면을 포함하는데, 이러한 상면과 측면을 따라 PN-라디얼 정션을 형성한다.In the doping step (q), PN junctions are formed on the entire surface of the
여기서, 제2도전형 불순물(13)은 주기율표에서 15족 원소인 인(P), 비소(As) 또는 안티모니(Sb)와 같은 불순물일 수 있다.Here, the second
후면 전극 형성 공정(r)에서는, 반도체 기판(10)의 후면에 일정 두께의 후면 전극(14)을 형성한다. 예를 들면, 반도체 기판(10)의 후면에 알루미늄 분말을 스크린 프린팅한 후 열처리하거나, 또는 스퍼터링 공정이나 도금 공정으로 후면 전극(14)을 형성한다.In the rear electrode forming step (r), the
전면 전극 형성 공정(s)에서는, 반도체 기판(10)의 전면에 일정 두께의 전면 전극(15)을 형성한다. 예를 들어, 반도체 기판(10)의 전면에 은(Ag) 분말을 스크린 프리팅한 후 열처리하거나, 또는 스퍼터링 공정이나 도금 공정으로 전면 전극(15)을 형성한다.In the front electrode forming step (s), the
도 8a 및 도 8b는 본 발명에 따른 태양 전지 중에서 라디얼 정션을 갖는 마이크로 와이어를 도시한 개략도이고, 도 8c는 플래나 정션을 갖는 마이크로 와이어를 도시한 개략도이다.FIGS. 8A and 8B are schematic diagrams showing micro-wires having radial junctions in a solar cell according to the present invention, and FIG. 8C are schematic diagrams showing micro-wires having a flange junction.
도 8a 및 도 8b에 도시된 바와 같이, 본 발명에 따른 태양 전지는 마이크로 와이어의 상면 및 원통형 측면을 통해 라디얼 정션이 형성됨으로써, 상면 뿐만 아니라 측면을 통해 입사된 빛에 대하여도 캐리어가 수집되고, 이에 따라 캐리어의 수집 효율이 향상되어 저가형 저순도 물질을 활용한 고효율화를 구현할 수 있다. 여기서, 마이크로 와이어 중 라디얼 정션의 내부 구조에 대한 반지름(R)은 대략 수십~수백 nm에 불과하므로, 캐리어 수집 효율이 향상됨을 알 수 있다. 참고로, 도면중 R=Ln이며, Ln은 전자 확산 거리이다.As shown in FIGS. 8A and 8B, the solar cell according to the present invention has radial junctions formed on the upper surface and the cylindrical side surface of the microwire, so that carriers are collected on the upper surface as well as the incident light through the side surfaces Thus, the efficiency of collecting carriers can be improved and high efficiency can be realized by utilizing a low-cost low-purity substance. Here, since the radius R of the micro-wires with respect to the internal structure of the radial junction is only about several tens to several hundreds of nanometers, the carrier collection efficiency is improved. For reference, in the figure, R = Ln and Ln is the electron diffusion distance.
그러나, 도 8c에 도시된 바와 같이, 마이크로 구조의 상면에만 플래나 정션(planar junction)이 형성된 경우, 상/하부 방향으로만 캐리어가 수집됨으로써, 거리 Ln이 상대적으로 짧아 효율이 감소한다. 이에 따라, 고순도의 Ln을 유지해야 함으로써, 제조 가격이 상승된다. 도면중 α는 흡수 계수이다.However, when a planar junction is formed only on the upper surface of the microstructure as shown in FIG. 8C, the carriers are collected only in the up / down direction, so that the distance Ln is relatively short and the efficiency is reduced. Hence, by maintaining Ln of high purity, the production cost is increased. In the figure,? Is an absorption coefficient.
도 9는 본 발명에 따른 태양 전지 중에서 마이크로 와이어에 형성된 라디얼 정션의 깊이 및 도핑 농도를 도시한 그래프이다.FIG. 9 is a graph showing depths and doping concentrations of radial junctions formed in micro-wires among solar cells according to the present invention.
도 9에서 X축은 제2도전형 불순물의 도핑 깊이이고, Y축은 제2도전형 불순물의 농도이다. 도 9에 도시된 바와 같이 본 발명에 따른 제2도전성 불순물의 도핑 깊이는 대략 300 nm ~ 700 nm일 수 있다. 따라서, 본 발명에 따른 태양 전지에서 마이크로 와이어의 상면 및 원통형 측면(표면)을 따라 라디얼 정션이 충분히 형성됨을 확인할 수 있다. 도 9에서, #1은 820 ℃의 온도에서 도핑한 경우이고, #2는 840 ℃의 온도에서 도핑한 경우이며, #3은 860 ℃의 온도에서 도핑한 경우이고, #4는 880 ℃의 온도에서 도핑한 경우이다.9, the X axis is the doping depth of the second conductivity type impurity, and the Y axis is the concentration of the second conductivity type impurity. As shown in FIG. 9, the doping depth of the second conductive impurity according to the present invention may be approximately 300 nm to 700 nm. Therefore, it can be confirmed that the radial junction is sufficiently formed along the upper surface and the cylindrical side surface (surface) of the micro-wire in the solar cell according to the present invention. In FIG. 9, # 1 is doped at a temperature of 820 ° C., # 2 is doped at a temperature of 840 ° C., # 3 is doped at a temperature of 860 ° C., Lt; / RTI >
도 10은 본 발명의 일 실시예에 따른 태양 전지의 제조 방법 중에서 수지 코팅 및 식각 공정을 도시한 사진 및 흐름도이다.10 is a photograph and a flow chart showing a resin coating and an etching process in a manufacturing method of a solar cell according to an embodiment of the present invention.
도 10에 도시된 바와 같이, 반도체 기판(10)의 전면에 PDMS 스탬프(도시되지 않음)가 전사된 후 유리 기판에 의해 가압되고, 자외선에 의해 경화된 자외선 경화 수지 패턴(11)을 형성하고, 이어서 수지 패턴(11)을 마스크로 하여 ICP 식각을 수행함으로써, 반도체 기판(10)의 전면에 마이크로 와이어(12)를 형성하였다.10, a PDMS stamp (not shown) is transferred onto the entire surface of the
여기서, 반도체 기판(10)으로서, 예를 들면, 대략 525 ㎛의 두께를 갖는 평평한 실리콘 기판이며, 10 x 10 cm2, 1~10Ω·cm 및 P 형의 반도체 웨이퍼를 이용하였다.Here, as the
한편, 마이크로 와이어(12)의 높이는 대략 1 ㎛ ~ 3 ㎛, 바람직하기로 2 ㎛이고, 반경과 간격은 6-2 ㎛, 6-5 ㎛ 및 6-6 ㎛로 하였다.On the other hand, the
도 11은 본 발명의 일 실시예에 따른 태양 전지의 제조 방법 중에서 반도체 기판 위에 형성된 마이크로 와이어의 식각 사이클별 형태를 도시한 사진이다.FIG. 11 is a photograph showing the shape of micro wirings formed on a semiconductor substrate according to an etching cycle in the method of manufacturing a solar cell according to an embodiment of the present invention.
도 11에 도시된 바와 같이, 본 발명에서는 60 사이클, 70 사이클 및 80 사이클로 증착과 식각을 반복하였다. 60 사이클의 증착과 식각에서는 마이크로 와이어가 불완전하게 형성됨을 볼 수 있고, 80 사이클의 증착 및 식각에서는 마이크로 와이어가 과식각됨을 볼 수 있으며, 70 사이클의 증착 및 식각에서 마이크로 와이어가 온전하게 형성됨을 볼 수 있다. 따라서, 본 발명에서는 대체로 70 사이클의 증착과 식각이 수행된 마이크로 와이어가 제조됨이 바람직하다.As shown in FIG. 11, deposition and etching were repeated in 60 cycles, 70 cycles, and 80 cycles in the present invention. In 60 cycles of deposition and etching, micro-wires are incompletely formed. In 80 cycles of deposition and etching, micro-wires are over-ordered, and micro-wires are formed in 70 cycles of deposition and etching. . Therefore, it is preferable in the present invention to manufacture microwires that have been subjected to approximately 70 cycles of deposition and etching.
위의 표 1에서 볼 수 있는 바와 같이, 마이크로 와이어의 형성을 위한 식각 공정은 대략 1초 내지 3초동안 C4F8을 주입하는 제1공정과, 1초 내지 3초동안 SF6를 주입하는 제2공정이 하나의 사이클로 정의될 수 있다.As can be seen in Table 1 above, the etching process for the formation of microwires consists of a first step of injecting C 4 F 8 for about 1 second to 3 seconds and a second step of injecting SF 6 for 1 second to 3 seconds The second process may be defined as one cycle.
즉, 제1공정과 제2공정이 교번하여 진행되는데, 제1공정은 카본 베이스의 C4F8을 증착하는 공정이고, 제2공정은 SF6을 이용하여 실리콘을 식각하는 공정이다. 여기서, 제1공정과 같이 폴리머를 증착하는 이유는, 제2공정에서의 식각이 하부 방향뿐만 아니라 측부 방향으로도 진행되기 때문에, 측부 영역에 폴리머를 형성하여, 가능하면 식각이 하부 방향으로만 진행되도록 하기 위함이다. 다만, 제1공정은 C4F8이 40 sccm ~ 60 sccm 주입되고, 제2공정은 SF6가 90 sccm 내지 110 sccm 주입되어, 상호간 유량이 상이하다.That is, the first step and the second step are alternately performed. The first step is a step of depositing C 4 F 8 on a carbon base, and the second step is a step of etching silicon using SF 6 . Here, the reason why the polymer is deposited as in the first step is that since the etching in the second step proceeds not only in the lower direction but also in the side direction, the polymer is formed in the side region, . However, in the first step, C 4 F 8 is injected at 40 sccm to 60 sccm, and in the second step, SF 6 is injected at 90 sccm to 110 sccm, and the flow rates are different from each other.
본 발명에서는 이러한 증착과 식각 공정으로 이루어진 하나의 사이클이 60회 ~ 80회 진행됨으로써, 반사율(효율)과 전기적 특성이 향상된 갖는 태양 전지를 제조하였다.In the present invention, one cycle consisting of the deposition and the etching process was performed 60 to 80 times, thereby manufacturing a solar cell having improved reflectance (efficiency) and electrical characteristics.
도 12는 본 발명의 일 실시예에 따른 태양 전지에서 마이크로 와이어로 인한 파장별 반사율을 도시한 그래프이다. 여기서, X축은 파장(3000nm ~ 1100 nm)이고, Y축은 반사율(30% ~ 65%)이다. FIG. 12 is a graph showing the reflectance of a solar cell according to a wavelength according to an embodiment of the present invention. Here, the X axis is the wavelength (3000 nm to 1100 nm) and the Y axis is the reflectance (30% to 65%).
도 12에 도시된 바와 같이, 본 발명에 따른 마이크로 와이어가 없는(flat) 태양 전지의 경우 광 반사율이 대략 39. 49%이고, 60 사이클의 증착/식각을 할 경우 광 반사율이 대략 37.49%이며, 70 사이클의 증착/식각을 할 경우 광 반사율이 대략 36.58%이며, 80 사이클의 증착/식각을 할 경우 광 반사율이 대략 36.76%로 관측되었다. 따라서, 70 사이클의 증착/식각을 수행할 경우, 가장 양호한 광 반사율이 관측됨을 확인할 수 있었다.12, in the case of a flat solar cell according to the present invention, the light reflectance is about 39.49%, the light reflectance is about 37.49% when 60 cycles of deposition / etching are performed, The light reflectance was about 36.58% when 70 cycles of deposition / etching were performed, and the light reflectance was about 36.76% when 80 cycles of deposition / etching were performed. Therefore, it was confirmed that the best light reflectance was observed when 70 cycles of deposition / etching were performed.
도 13은 본 발명의 일 실시예에 따른 태양 전지의 제조 방법 중에서 도핑 공정을 위한 열적 프로파일을 도시한 그래프이다. 여기서, X축은 열처리 시간이고, Y축은 열처리 온도(800 ℃ ~ 880 ℃)이다.13 is a graph showing a thermal profile for a doping process in a method of manufacturing a solar cell according to an embodiment of the present invention. Here, the X axis is the heat treatment time and the Y axis is the heat treatment temperature (800 DEG C to 880 DEG C).
도 13에 도시된 바와 같이, 반도체 기판의 전면과 마이크로 와이어에 제2도전형 불순물을 도핑하는 공정은, 예를 들면, POCl3을 이용한 열확산 방식을 이용하였는데, 구체적으로, 10분 내지 20분동안 800 ℃ ~ 820 ℃의 온도를 유지하는 제1단계와, 50분 내지 70분동안 840 ℃ ~ 880 ℃까지 선형으로 온도를 증가하는 제2단계와, 20분 내지 40분동안 860 ℃ ~ 880 ℃의 온도를 유지하는 제3단계와, 10분 내지 30분동안 800 ℃ ~ 820 ℃까지 선형으로 온도를 감소하는 제4단계와, 10분 내지 20분동안 800 ℃ ~ 820 ℃의 온도를 유지하는 제5단계를 포함할 수 있다.As shown in FIG. 13, the process of doping the front surface of the semiconductor substrate and the microwire with the second conductivity type impurity uses, for example, a thermal diffusion method using POCl 3 , specifically, for 10 to 20 minutes A first step of maintaining a temperature of 800 ° C to 820 ° C, a second step of linearly increasing the temperature to 840 ° C to 880 ° C for 50 minutes to 70 minutes and a second step of increasing the temperature of 860 ° C to 880 ° C for 20 minutes to 40 minutes A fourth step of maintaining the temperature at 800 to 820 deg. C for 10 to 20 minutes, a third step of maintaining the temperature at 800 DEG C to 820 DEG C for 10 to 30 minutes, Step < / RTI >
여기서, 제1단계에서는 1차로 POCl3을 증착한 이후 일정한 온도를 유지하고, 제2단계에서 온도를 증가시킨다. 이어서, 제3단계에서 2차 드라이브 인 공정을 수행하고, 제4단계에서 온도를 내린다. 또한, 제5단계에서 본격적인 도핑을 수행한다.Here, in the first step, the POCl 3 is firstly deposited, and then a constant temperature is maintained, and the temperature is increased in the second step. Subsequently, in the third step, the process of the secondary drive is performed, and in the fourth step, the temperature is lowered. In addition, full-scale doping is performed in the fifth step.
도 14, 도 15, 도 16 및 도 17은 각각 식각 사이클별 전류 밀도와 전압 사이의 그래프, 식각 사이클별 필 팩터와 효율 사이의 그래프, 파장과 E.O.E. 사이의 그래프, 그리고 개방 회로 전압과 전류 밀도 사이의 그래프를 도시한 것이다.FIGS. 14, 15, 16 and 17 are graphs between the current density and the voltage for each etching cycle, a graph between the etch cycle-specific fill factor and efficiency, the wavelength and E.O.E. , And a graph between the open circuit voltage and the current density.
도 14에서 X축은 마이크로 와이어가 없는 경우(flat), 60 사이클, 70 사이클 및 80 사이클의 증착/식각을 수행한 경우를 의미하고, Y축은 전류 밀도 및 개방 회로 전압을 의미한다. 도 14에 도시된 바와 같이 대략 70 사이클 근방에서 가장 높은 전류 밀도 및 개방 전압이 관측되었다.In FIG. 14, the X axis represents a case where micro-wires are not formed (flat), 60 cycles, 70 cycles, and 80 cycles of deposition / etching are performed, and the Y axis represents current density and open circuit voltage. As shown in Fig. 14, the highest current density and open-circuit voltage were observed in the vicinity of about 70 cycles.
도 15에서 X축은 마이크로 와이어가 없는 경우(flat), 60 사이클, 70 사이클 및 80 사이클의 증착/식각을 수행한 경우를 의미하고, Y축은 필 팩터(fill factor) 및 광전 변환 효율을 의미한다. 도 15에 도시된 바와 같이 대략 70 사이클 근방에서 가장 높은 필 팩터 및 광전 변환 효율이 관측되었다.In FIG. 15, the X-axis represents a case where microwire is not formed (flat), a case where 60 cycles, 70 cycles, and 80 cycles of deposition / etching are performed, and a Y-axis represents a fill factor and photoelectric conversion efficiency. As shown in Fig. 15, the highest fill factor and photoelectric conversion efficiency were observed in the vicinity of about 70 cycles.
도 16에서 X축은 파장을, Y축은 E.O.E.를 의미하며, 도 17에서 X축은 개방 회로 전압을, Y축은 전류 밀도를 의미한다. 도 16 및 도 17에 도시된 바와 같이, E.O.E. 및 전류 밀도의 측면에서 마이크로 와이어가 없는 플랫(flat)한 경우에 비하여 대략 70 사이클 근방에서 가장 좋은 E.O.E. 및 전류 밀도가 관측되었다.In FIG. 16, the X axis represents the wavelength and the Y axis represents E.O.E. In FIG. 17, the X axis represents the open circuit voltage and the Y axis represents the current density. As shown in Figs. 16 and 17, E.O.E. And E.O.E., which is the best in the vicinity of about 70 cycles as compared with the case where the micro-wire is flat without sacrificing the current density in terms of current density. And current density were observed.
이상에서 설명한 것은 본 발명에 따른 미세 구조가 형성된 PDMS 스탬프 롤을 이용한 마이크로 구조를 갖는 태양 전지의 제조 방법 및 이에 따른 태양 전지을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.The above description is merely one example of a method for manufacturing a solar cell having a microstructure using a PDMS stamp roll having a fine structure according to the present invention and a solar cell according to the present invention. It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the present invention as defined by the appended claims and their equivalents. .
1; 웨이퍼 2; 포토레지스트
3; 마스크 4; 돌기
5; PDMS 6; 스탬프
61; 스탬프 롤 71; 유리 기판
7; 관통홀 10; 반도체 기판
11; 수지 12; 마이크로 와이어
13; 제2도전형 불순물 14; 후면 전극
15; 전면 전극One;
3;
5;
61;
7; Through
11;
13; A second
15; Front electrode
Claims (12)
전면과 후면을 갖고, 제1도전형 불순물이 도핑된 반도체 기판을 준비하는 단계;
상기 반도체 기판의 전면에 수지를 코팅하고, 상기 수지의 일측에서 타측의 수평 방향으로 상기 스탬프 롤을 가압시킨 채로 회전시켜 상기 전면 위에 상기 스탬프를 전사시켜 수지 패턴을 형성하는 단계;
상기 수지 패턴을 마스크로 식각 공정을 수행하여, 상기 반도체 기판의 전면에 마이크로 와이어를 형성하는 단계;
상기 반도체 기판의 전면 및 마이크로 와이어에 제2도전형 불순물을 도핑하는 단계; 및
상기 반도체 기판의 전면 및 후면에 각각 전면 전극 및 후면 전극을 형성하는 단계를 포함하며,
상기 스탬프 롤은 웨이퍼의 준비 공정(a)과, 상기 웨이퍼의 표면에 포토레지스트를 코팅하는 공정(b)과, 마스크를 통하여 자외선을 조사하여 상기 포토레지스트의 물리 화학적 성질을 변화시키는 공정(c)과, 상기 자외선에 노출된 상기 포토레지스트의 영역을 제거하는 현상 공정(d)과, 상기 자외선에 노출되지 않은 상기 포토레지스트를 마스크로 하여 상기 웨이퍼의 표면을 식각하여 다수의 돌기를 형성하는 공정(e)과, 상기 자외선에 노출되지 않은 포토레지스트를 스트립하는 공정(f)과, 상기 다수의 돌기가 형성된 상기 웨이퍼의 위에 상기 스탬프의 재료가 되는 경화제 함유 PDMS(Polydimethylsiloxane)를 코팅하는 공정(g)과, 상기 PDMS를 큐어링하는 공정(h)과, 상기 큐어링된 PDMS 스탬프를 상기 웨이퍼로부터 분리하여 상기 다수의 요철 패턴을 갖는 스탬프를 준비하는 공정(i)과, 상기 다수의 요철 패턴을 갖는 스탬프를 원기둥 형태의 롤에 감는 공정(j)에 의해 제조됨[[함]]을 특징으로 하는 태양 전지의 제조 방법.Preparing a stamp roll by winding a stamp having a plurality of concavo-convex patterns on a cylindrical roll;
Preparing a semiconductor substrate having a front surface and a rear surface and doped with the first conductive impurity;
Coating a resin on the entire surface of the semiconductor substrate and rotating the stamp roll while pressing the stamp roll in a horizontal direction of the other side of the resin to transfer the stamp onto the front surface to form a resin pattern;
Forming a micro-wire on the front surface of the semiconductor substrate by performing an etching process using the resin pattern as a mask;
Doping a front surface of the semiconductor substrate and a micro-wire with a second conductive impurity; And
Forming a front electrode and a rear electrode on the front and rear surfaces of the semiconductor substrate, respectively,
(B) a step (b) of irradiating ultraviolet rays through a mask to change the physicochemical properties of the photoresist; and (c) A step (d) of removing a region of the photoresist exposed to the ultraviolet rays; and a step of etching a surface of the wafer using the photoresist not exposed to the ultraviolet ray as a mask to form a plurality of projections (g) of coating PDMS-containing PDMS (polydimethylsiloxane), which is a material of the stamp, on the wafer on which the plurality of projections are formed, (H) curing the PDMS, separating the cured PDMS stamp from the wafer, and applying a stamp having the plurality of concave-convex patterns Wherein the step (i) of the step (i) and the step (j) of winding the stamp having the plurality of concave-convex patterns on a cylindrical roll are performed.
상기 스탬프 롤은 진공 흡착력에 의해 상기 스탬프를 흡착하고, 상기 수지 패턴을 형성하는 단계에서 상기 진공 흡착력이 제거됨을 특징으로 하는 태양 전지의 제조 방법.The method according to claim 1,
Wherein the stamp roll adsorbs the stamp by a vacuum attraction force, and the vacuum attraction force is removed in the step of forming the resin pattern.
상기 스탬프를 전사시켜 수지 패턴을 형성하는 단계 이후에,
상기 스탬프를 평판 형태의 유리 기판으로 가압하는 단계를 더 포함함을 특징으로 하는 태양 전지의 제조 방법.The method according to claim 1,
After the step of transferring the stamp to form the resin pattern,
Further comprising the step of pressing the stamp with a glass substrate in the form of a flat plate.
상기 유리 기판으로 가압하는 단계 이후에,
상기 유리 기판 위에서 자외선을 조사하여 상기 수지 패턴을 경화하는 단계를 더 포함함을 특징으로 하는 태양 전지의 제조 방법.5. The method of claim 4,
After the step of pressing with the glass substrate,
And irradiating ultraviolet rays onto the glass substrate to cure the resin pattern.
상기 마이크로 와이어는 평평한 상면과, 상기 상면으로부터 상기 전면에까지 연장된 원통형의 측면을 포함함을 특징으로 하는 태양 전지의 제조 방법.The method according to claim 1,
Wherein the microwire includes a flat top surface and a cylindrical side surface extending from the top surface to the front surface.
상기 제2도전형 불순물의 도핑에 의해 상기 마이크로 와이어의 표면을 따라 라디얼 정션이 형성되고, 상기 라디얼 정션의 깊이는 300 nm 내지 700 nm인 것을 특징으로 하는 태양 전지의 제조 방법.The method according to claim 1,
Wherein a radial junction is formed along the surface of the microwire by doping the second conductive impurity, and the depth of the radial junction is 300 nm to 700 nm.
상기 마이크로 와이어를 갖는 상기 반도체 기판의 전면의 파장 300 nm 내지 1100 nm를 갖는 광의 반사율은 36 % 내지 38 %인 것을 특징으로 하는 태양 전지의 제조 방법.The method according to claim 1,
Wherein the reflectance of light having a wavelength of 300 nm to 1100 nm on the entire surface of the semiconductor substrate having the microwire is 36% to 38%.
상기 반도체 기판의 전면과 마이크로 와이어에 제2도전형 불순물을 도핑하는 단계는
POCl3을 이용한 열확산 방식으로서,
10분 내지 20분동안 800 ℃ ~ 820 ℃의 온도를 유지하는 제1단계와,
50분 내지 70분동안 840 ℃ ~ 880 ℃까지 선형으로 온도를 증가하는 제2단계와,
20분 내지 40분동안 860 ℃ ~ 880 ℃의 온도를 유지하는 제3단계와,
10분 내지 30분동안 800 ℃ ~ 820 ℃까지 선형으로 온도를 감소하는 제4단계와,
10분 내지 20분동안 800 ℃ ~ 820 ℃의 온도를 유지하는 제5단계를 포함함을 특징으로 하는 태양 전지의 제조 방법.The method according to claim 1,
The step of doping the front surface of the semiconductor substrate and the microwire with the second conductivity type impurity
As a thermal diffusion method using POCl 3 ,
A first step of maintaining a temperature of 800 ° C to 820 ° C for 10 minutes to 20 minutes,
A second step of linearly increasing the temperature from 840 DEG C to 880 DEG C for 50 to 70 minutes,
A third step of maintaining a temperature of 860 ° C to 880 ° C for 20 minutes to 40 minutes,
A fourth step of linearly reducing the temperature from 800 ° C to 820 ° C for 10 minutes to 30 minutes,
And a fifth step of maintaining a temperature of 800 ° C to 820 ° C for 10 minutes to 20 minutes.
상기 식각 공정은 1초 내지 3초동안 C4F8을 주입하는 제1공정과, 1초 내지 3초동안 SF6를 주입하는 제2공정이 하나의 사이클로 정의되고,
상기 사이클이 60 ~ 80회 수행됨을 특징으로 하는 태양 전지의 제조 방법.The method according to claim 1,
In the etching step, a first step of injecting C 4 F 8 for 1 second to 3 seconds and a second step of injecting SF 6 for 1 second to 3 seconds are defined as one cycle,
Wherein the cycle is performed 60 to 80 times.
상기 제1공정은 C4F8이 40 sccm ~ 60 sccm 주입되고, 상기 제2공정은 SF6가 90 sccm 내지 110 sccm 주입됨을 특징으로 하는 태양 전지의 제조 방법.11. The method of claim 10,
Wherein the C 4 F 8 is injected at 40 sccm to 60 sccm in the first step and the SF 6 is injected at a rate of 90 sccm to 110 sccm.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160137497A KR101830536B1 (en) | 2016-10-21 | 2016-10-21 | Manufacturing method of the solar cell using PDMS stamp roll having micro-structure and solar cell |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160137497A KR101830536B1 (en) | 2016-10-21 | 2016-10-21 | Manufacturing method of the solar cell using PDMS stamp roll having micro-structure and solar cell |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101830536B1 true KR101830536B1 (en) | 2018-02-20 |
Family
ID=61394687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160137497A KR101830536B1 (en) | 2016-10-21 | 2016-10-21 | Manufacturing method of the solar cell using PDMS stamp roll having micro-structure and solar cell |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101830536B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012529756A (en) * | 2009-06-08 | 2012-11-22 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Nano / microwire solar cells fabricated by nano / microsphere lithography |
| JP5206311B2 (en) * | 2008-10-24 | 2013-06-12 | 株式会社デンソー | Manufacturing method of semiconductor device |
-
2016
- 2016-10-21 KR KR1020160137497A patent/KR101830536B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5206311B2 (en) * | 2008-10-24 | 2013-06-12 | 株式会社デンソー | Manufacturing method of semiconductor device |
| JP2012529756A (en) * | 2009-06-08 | 2012-11-22 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Nano / microwire solar cells fabricated by nano / microsphere lithography |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9018033B2 (en) | Method for forming diffusion regions in a silicon substrate | |
| KR101218133B1 (en) | Fabricating method of micro lens and solar cell using the same | |
| US8628996B2 (en) | Uniformly distributed self-assembled cone-shaped pillars for high efficiency solar cells | |
| US20120152353A1 (en) | Solar cell and method for making the same | |
| Thiyagu et al. | Fabrication of large area high density, ultra-low reflection silicon nanowire arrays for efficient solar cell applications | |
| KR20100075467A (en) | Group iv nanoparticle junctions and devices therefrom | |
| US20160155896A1 (en) | Quantum Dot Optoelectronic Device and Methods Therefor | |
| KR101027493B1 (en) | Solar cells fabricated with semiconductor nano/micro wire arrays and method of fabricating the solar cell | |
| US20130104967A1 (en) | Solar cell | |
| US9929302B2 (en) | Method for making solar cells | |
| US8435812B1 (en) | Method for making solar cell | |
| TW201539777A (en) | Solar cells and methods of fabrication thereof | |
| US10573774B2 (en) | Method of forming electrodes for electronic device using two dimensional semiconductor and electronic device thereof | |
| KR101413163B1 (en) | Stretchable inorganic compound solar cell and Method for manufacturing the same | |
| KR101830536B1 (en) | Manufacturing method of the solar cell using PDMS stamp roll having micro-structure and solar cell | |
| KR101669947B1 (en) | Manufacturing method of solar cell having microstructure with a low-cost patterning step and solar cell thereof | |
| CN111969037A (en) | Air-gap graphene field effect tube structure and preparation method | |
| TW201119069A (en) | Nanostructured thin film inorganic solar cells | |
| US8633053B2 (en) | Photovoltaic device | |
| US9859452B1 (en) | Fabrication of thin-film photovoltaic cells with reduced recombination losses | |
| KR101652342B1 (en) | Texturing method of solar cell surface | |
| KR20130050168A (en) | Graphene nano-mesh, method of fabricating the graphene nano-mesh, and electronic device using the graphene nano-mesh | |
| KR101491749B1 (en) | Organic solar cell and manufacturing method thereof | |
| KR101132268B1 (en) | Flxible photovoltaic device and fabrication method thereof | |
| KR100885716B1 (en) | Solar Cell Using Silicone Slurry and Manufacturing Method of the Same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |