KR101828330B1 - Planar liquid crystal-gated-field effect transistor with polymeric dipole control layer and ultrasensitive tactile sensor using the same - Google Patents

Planar liquid crystal-gated-field effect transistor with polymeric dipole control layer and ultrasensitive tactile sensor using the same Download PDF

Info

Publication number
KR101828330B1
KR101828330B1 KR1020150116522A KR20150116522A KR101828330B1 KR 101828330 B1 KR101828330 B1 KR 101828330B1 KR 1020150116522 A KR1020150116522 A KR 1020150116522A KR 20150116522 A KR20150116522 A KR 20150116522A KR 101828330 B1 KR101828330 B1 KR 101828330B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
layer
channel layer
gate
substrate
Prior art date
Application number
KR1020150116522A
Other languages
Korean (ko)
Other versions
KR20170023232A (en
Inventor
김영규
김화정
서주역
Original Assignee
경북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경북대학교 산학협력단 filed Critical 경북대학교 산학협력단
Priority to KR1020150116522A priority Critical patent/KR101828330B1/en
Priority to PCT/KR2016/003923 priority patent/WO2017030267A1/en
Publication of KR20170023232A publication Critical patent/KR20170023232A/en
Application granted granted Critical
Publication of KR101828330B1 publication Critical patent/KR101828330B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00—Measuring force or stress, in general
    • G01L1/12—Measuring force or stress, in general by measuring variations in the magnetic properties of materials resulting from the application of stress
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0081—Mechanical or electrical aspects of the light guide and light source in the lighting device peculiar to the adaptation to planar light guides, e.g. concerning packaging
    • G02B6/0093—Means for protecting the light guide
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)

Abstract

본 발명은 쌍극자 제어층을 포함한 액정-게이트-전계효과 트랜지스터 및 이를 이용한 촉각센서에 관한 것으로서, 기판 및 상기 기판 상에 형성되는 게이트 전극 및 상기 기판 상에 상기 게이트 전극과 이격되게 형성되는 소스 전극 및 상기 기판 상에 상기 소스 전극과 이격되게 형성되는 드레인 전극 및 상기 기판 상에 상기 소스 전극 및 상기 드레인 전극을 덮도록 형성되고, 상기 소스 전극과 상기 드레인 전극을 전기적으로 연결하는 채널층 및 상기 기판 상에 상기 게이트 전극과 상기 채널층을 연결하도록 형성되는 액정층 및 상기 액정층과 상기 채널층 간에 개재되어 상기 액정층이 상기 채널층에 전하 생성을 유도하는 것을 최소화하는 쌍극자 제어층을 포함하여 이루어진다.
상기와 같은 본 발명에 의하면, 기존의 액정-게이트-전계효과 트랜지스터의 구조에 유전율이 낮은 고분자 물질을 접목하여 '0'게이트 전압 상태에서 채널층을 통한 드레인 전류의 누설을 현저하게 감소시킴으로써, 트랜지스터의 기능을 제공하면서 센싱 감도가 현저하게 향상된 촉각센서의 기능도 동시에 제공할 수 있게 된다.The present invention relates to a liquid crystal-gate-field effect transistor including a dipole control layer and a tactile sensor using the same. The liquid crystal-gate-field effect transistor includes a substrate, a gate electrode formed on the substrate, a source electrode spaced apart from the gate electrode, A drain electrode formed on the substrate so as to be spaced apart from the source electrode, a channel layer formed on the substrate so as to cover the source electrode and the drain electrode, and electrically connecting the source electrode and the drain electrode, A liquid crystal layer formed to connect the gate electrode and the channel layer to each other, and a dipole control layer interposed between the liquid crystal layer and the channel layer to minimize induction of charge generation in the channel layer by the liquid crystal layer.
According to the present invention, by applying a polymer material having a low dielectric constant to a structure of a conventional liquid crystal-gate-field effect transistor, leakage of drain current through the channel layer at a '0' gate voltage state is remarkably reduced, It is possible to simultaneously provide a function of a tactile sensor with a significantly improved sensing sensitivity.

Description

쌍극자 제어층을 포함한 평면 액정-게이트-전계효과 트랜지스터 및 이를 이용한 초감도 촉각센서{Planar liquid crystal-gated-field effect transistor with polymeric dipole control layer and ultrasensitive tactile sensor using the same}[0001] The present invention relates to a planar liquid crystal-gate-field effect transistor including a dipole control layer and a hypersensitive tactile sensor using the same.

본 발명은 쌍극자 제어층을 포함한 평면 액정-게이트-전계효과 트랜지스터 및 이를 이용한 초감도 촉각센서에 관한 것으로서, 보다 상세하게는 기존의 액정-게이트-전계효과 트랜지스터의 구조에 유전율이 낮은 고분자 물질을 접목하여 '0'게이트 전압상태에서 채널층을 통한 드레인 전류의 누설을 현저하게 감소시킴으로써, 트랜지스터의 기능과 센싱 감도가 현저하게 향상된 촉각센서의 기능을 동시에 제공할 수 있는 쌍극자 제어층을 포함한 평면 액정-게이트-전계효과 트랜지스터 및 이를 이용한 초감도 촉각센서에 관한 것이다.The present invention relates to a planar liquid crystal-gate-field effect transistor including a dipole control layer and a super-sensitive tactile sensor using the same. More particularly, the present invention relates to a liquid crystal-gate- A planar liquid crystal display device including a dipole control layer capable of simultaneously providing a function of a transistor and a function of a tactile sensor whose sensing sensitivity is remarkably improved by significantly reducing leakage of a drain current through a channel layer in a ' A gate-field effect transistor, and a hypersensitive tactile sensor using the same.

일반적으로 평면 액정-게이트-전계효과 트랜지스터(1')는 도 1에 도시된 바와 같이, 기판(10')과, 기판(10') 상에 일정 간격 이격되게 형성되는 게이트 전극(20'), 소스 전극(30') 및 드레인 전극(40')과, 기판(10') 상에 소스 전극(30')과 드레인 전극(40')을 전기적으로 연결하는 채널층(50'), 채널층(50')과 게이트 전극(20')을 연결하도록 형성되어 게이트 절연층의 기능과 센싱 기능을 겸하는 액정층(60')을 포함하는 구조로 형성된다.1, a planar liquid crystal-gate-field effect transistor 1 'includes a substrate 10', a gate electrode 20 'formed on the substrate 10' A channel layer 50 'for electrically connecting the source electrode 30' and the drain electrode 40 'on the substrate 10', a channel layer 50 'for electrically connecting the source electrode 30' and the drain electrode 40 ' And a liquid crystal layer 60 'which is formed to connect the gate electrode 20' and the gate electrode 20 'and serves as a function and sensing function of the gate insulating layer.

위와 같은 종래의 평면 액정-게이트-전계효과 트랜지스터(1')는 게이트 전극에 전압이 인가된 상태에서의 채널층(50')을 통한 드레인 전류값과, 게이트 전극(20')에 전압이 인가된 상태에서 외부로부터 액정층(60')에 물리적인 자극이 인가되어 액정층(60')의 액정분자(M')의 배향변화로 인해 채널층(50')의 전하밀도가 증가된 상태에서 채널층(50')을 통한 드레인 전류값의 변화량을 이용하여 외부로부터 액정층(60')에 인가되는 물리적인 자극을 감지하는 센서로서의 기능을 가진다.In the conventional flat liquid crystal-gate-field effect transistor 1 'as described above, the drain current value through the channel layer 50' in a state where a voltage is applied to the gate electrode and the drain current value through the gate electrode 20 ' A physical stimulus is applied to the liquid crystal layer 60 'from the outside to increase the charge density of the channel layer 50' due to the orientation change of the liquid crystal molecules M 'of the liquid crystal layer 60' And has a function as a sensor for sensing a physical stimulus applied from the outside to the liquid crystal layer 60 'by using a variation amount of the drain current value through the channel layer 50'.

그러나, 전술한 종래의 평면 액정-게이트-전계효과 트랜지스터(1')는 액정층(60')이 채널층(50')에 직접 접촉되는 구조로 인해 도 2에 도시된 바와 같이, 게이트 전극(20')에 전압이 인가되지 않은 상태에서도 액정층(60')의 액정분자(M')가 채널층(50')의 전하 생성을 유도하여 채널층(50')에 전하가 생성됨으로 인해 채널층(50')을 통해 드레인 전류의 누설이 발생하게 된다.However, due to the structure in which the liquid crystal layer 60 'is in direct contact with the channel layer 50', the above-described conventional flat liquid crystal-gate-field effect transistor 1 ' The liquid crystal molecules M 'of the liquid crystal layer 60' induce the charge generation of the channel layer 50 'to generate charges in the channel layer 50' even when no voltage is applied to the channel layer 50 ' Leakage of the drain current occurs through the layer 50 '.

이로 인해 게이트 전극(20')에 전압이 인가되지 않은 상태의 베이스 드레인 전류값이 안정화되지 않아 액정층(60')에 인가되는 외부의 물리적인 자극을 드레인 전류값의 변화량을 이용하여 감지하는 경우, 이를 센싱하는 감도가 저하되는 문제점이 발생하게 된다.In this case, when the base drain current value in a state in which no voltage is applied to the gate electrode 20 'is not stabilized, the external physical stimulus applied to the liquid crystal layer 60' is sensed using a change amount of the drain current value , There arises a problem that the sensitivity for sensing the same is lowered.

한국등록특허 제 1478125호 “트랜지스터 및 이의 제조방법”Korean Patent No. 1478125 entitled " Transistor and Method for Manufacturing the same "

본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 기존의 액정-게이트-전계효과 트랜지스터의 구조에 유전율이 낮은 고분자 물질을 접목하여 '0'게이트 전압 상태에서 채널층을 통한 드레인 전류의 누설을 현저하게 감소시킨 쌍극자 제어층을 포함한 액정-게이트-전계효과 트랜지스터 및 이를 이용한 촉각센서를 제공함에 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide a liquid crystal-gate-field effect transistor which has a low dielectric constant, And a tactile sensor using the liquid crystal-gate-field effect transistor.

상기 목적을 달성하기 위한 본 발명의 일측면에 따르면, 기판 및 상기 기판 상에 형성되는 게이트 전극 및 상기 기판 상에 상기 게이트 전극과 이격되게 형성되는 소스 전극 및 상기 기판 상에 상기 소스 전극과 이격되게 형성되는 드레인 전극 및 상기 기판 상에 상기 소스 전극 및 상기 드레인 전극을 덮도록 형성되고, 상기 소스 전극과 상기 드레인 전극을 전기적으로 연결하는 채널층 및 상기 기판 상에 상기 게이트 전극과 상기 채널층을 연결하도록 형성되는 액정층 및 상기 액정층과 상기 채널층 간에 개재되어 상기 액정층에 의해 상기 채널층에 전하 생성이 유도되는 것을 최소화하는 쌍극자 제어층을 포함하는 것을 특징으로 하는 쌍극자 제어층을 포함한 평면 액정-게이트-전계효과 트랜지스터가 제공된다.According to an aspect of the present invention, there is provided a semiconductor device including a substrate, a gate electrode formed on the substrate, a source electrode formed on the substrate so as to be spaced apart from the gate electrode, A channel layer formed on the substrate to cover the source electrode and the drain electrode, the channel layer electrically connecting the source electrode and the drain electrode, and a channel layer electrically connecting the gate electrode and the channel layer on the substrate. And a dipole control layer interposed between the liquid crystal layer and the channel layer to minimize induction of charge generation in the channel layer by the liquid crystal layer. A gate-field effect transistor is provided.

또한, 상기 쌍극자 제어층은 상기 채널층보다 유전율이 낮은 고분자 물질인 것을 특징으로 한다.In addition, the dipole control layer is a polymer material having a lower dielectric constant than the channel layer.

또한, 상기 쌍극자 제어층은 폴리 메틸 메타크릴레이트(PMMA)를 포함하는 것을 특징으로 한다.In addition, the dipole control layer includes polymethylmethacrylate (PMMA).

또한, 상기 채널층은 유기 반도체층, 무기 반도체층 또는 유무기 혼합 반도체층 중 어느 하나인 것을 특징으로 한다.Further, the channel layer may be any one of an organic semiconductor layer, an inorganic semiconductor layer, and an organic-inorganic hybrid semiconductor layer.

또한, 상기 액정층은 상기 게이트 전극의 전압에 따라 분자 배향이 변화되는 액정 분자들을 포함하는 것을 특징으로 한다.The liquid crystal layer includes liquid crystal molecules whose molecular orientation is changed according to the voltage of the gate electrode.

또한, 상기 액정층은 네마틱 액정 분자들을 포함하는 것을 특징으로 한다.Further, the liquid crystal layer includes nematic liquid crystal molecules.

또한, 상기 액정층은 상기 채널층과 상기 게이트 전극 간을 절연하는 게이트 절연층으로서의 기능을 갖는 것을 특징으로 한다.The liquid crystal layer has a function as a gate insulating layer for insulating the channel layer from the gate electrode.

또한, 상기 채널층 및 상기 게이트 전극 상에 상기 채널층과 상기 게이트 전극의 적어도 일부를 둘러싸도록 형성되는 보호벽을 포함하고, 상기 액정층은 상기 보호벽의 내측에 형성되는 것을 특징으로 한다.And a protection layer formed on the channel layer and the gate electrode so as to surround at least a part of the channel layer and the gate electrode, wherein the liquid crystal layer is formed inside the protection layer.

또한, 상기 보호벽은 실리콘 필름을 포함하는 것을 특징으로 한다.In addition, the protection wall may include a silicon film.

또한, 상기 보호벽의 상부 측 개방부를 덮는 보호층을 더 포함하는 것을 특징으로 한다.Further, it is characterized in that it further comprises a protective layer covering the upper side opening portion of the protective wall.

또한, 상기 보호층은 연신 폴리프로필렌 필름을 포함하는 것을 특징으로 한다.Further, the protective layer includes a stretched polypropylene film.

상기 목적을 달성하기 위한 본 발명의 다른 측면에 따르면, 상기 기재의 쌍극자 제어층을 포함한 액정-게이트-전계효과 트랜지스터를 이용한 촉각센서가 제공된다.According to another aspect of the present invention, there is provided a tactile sensor using a liquid crystal-gate-field effect transistor including the dipole control layer of the substrate.

상기와 같은 본 발명에 의하면, 기존의 액정-게이트-전계효과 트랜지스터의 구조에 유전율이 낮은 고분자 물질을 접목하여 '0'게이트 전압 상태에서 채널층을 통한 드레인 전류의 누설을 현저하게 감소시킴으로써, 트랜지스터의 기능과 센싱 감도가 현저하게 향상된 촉각센서의 기능을 동시에 제공할 수 있게 된다.According to the present invention, by applying a polymer material having a low dielectric constant to a structure of a conventional liquid crystal-gate-field effect transistor, leakage of drain current through the channel layer at a '0' gate voltage state is remarkably reduced, And the function of the tactile sensor with significantly improved sensing sensitivity can be provided at the same time.

도 1은 종래 평면 액정-게이트-전계효과 트랜지스터를 개략적으로 도시한 것이다.
도 2는 종래 평면 액정-게이트-전계효과 트랜지스터의 액정층의 액정분자에 의해 채널층의 전하 생성이 유도되는 상태를 도시한 것이다.
도 3은 본 발명의 일실시예에 따른 쌍극자 제어층을 포함한 평면 액정-게이트-전계효과 트랜지스터의 개략도이다.
도 4a, 도 4b 및 4c는 본 발명의 일실시예에 따른 쌍극자 제어층을 포함한 평면 액정-게이트-전계효과 트랜지스터의 동작을 설명하기 위한 개략도이다.
도 5는 본 발명의 일실시예에 따른 쌍극자 제어층을 포함한 평면 액정-게이트-전계효과 트랜지스터의 드레인 전압에 따른 드레인 전압에 따른 드레인 전류의 변화를 게이트 전압별로 보여주는 그래프이다.
도 6은 본 발명의 일실시예에 따른 쌍극자 제어층을 포함한 평면 액정-게이트-전계효과 트랜지스터에 강도(intensity)가 다른 각각의 질소 기체의 흐름이 작용할 때 각각의 드레인 전류의 변화를 도시한 그래프이다.Figure 1 schematically illustrates a conventional planar liquid crystal-gate-field effect transistor.
FIG. 2 shows a state in which charge generation of a channel layer is induced by liquid crystal molecules of a liquid crystal layer of a conventional planar liquid crystal-gate-field effect transistor.
3 is a schematic diagram of a planar liquid crystal-gate-field effect transistor including a dipole control layer according to one embodiment of the present invention.
FIGS. 4A, 4B, and 4C are schematic diagrams illustrating the operation of a planar liquid crystal-gate-field effect transistor including a dipole control layer according to an embodiment of the present invention.
FIG. 5 is a graph illustrating a change in drain current according to a drain voltage of a planar liquid crystal-gate-field effect transistor including a dipole control layer according to an embodiment of the present invention, according to a gate voltage.
FIG. 6 is a graph showing changes in respective drain currents when a flow of nitrogen gas having different intensities is applied to a planar liquid crystal-gate-field effect transistor including a dipole control layer according to an embodiment of the present invention. to be.

이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다. 도면들 중 동일한 구성요소들은 가능한 어느 곳에서든지 동일한 부호들로 나타내고 있음에 유의해야 한다. 또한 발명의 요지를 불필요하게 흐릴 수 있는 공지기능 및 구성에 대한 상세한 설명은 생략한다.Hereinafter, the present invention will be described in detail with reference to the drawings. It is to be noted that like elements in the drawings are represented by the same reference numerals as possible. Further, detailed description of known functions and configurations that may unnecessarily obscure the gist of the invention will be omitted.

도 3은 본 발명의 일실시예에 따른 쌍극자 제어층을 포함한 평면 액정-게이트-전계효과 트랜지스터의 개략도이다.3 is a schematic diagram of a planar liquid crystal-gate-field effect transistor including a dipole control layer according to one embodiment of the present invention.

도 3을 참조하면, 본 발명의 일실시예에 따른 쌍극자 제어층을 포함한 평면 액정-게이트-전계효과 트랜지스터(1)는 기판(10), 게이트 전극(20), 소스 전극(30), 드레인 전극(40), 채널층(50), 액정층(60), 쌍극자 제어층(70), 보호벽(80) 및 보호층(90)을 포함한다.Referring to FIG. 3, a planar liquid crystal-gate-field effect transistor 1 including a dipole control layer according to an embodiment of the present invention includes a substrate 10, a gate electrode 20, a source electrode 30, A channel layer 50, a liquid crystal layer 60, a dipole control layer 70, a protection layer 80, and a protection layer 90. [

기판(10)은 실리콘(silicon) 기판, 유리 기판 또는 플라스틱 기판이 사용될 수 있다.The substrate 10 may be a silicon substrate, a glass substrate, or a plastic substrate.

게이트 전극(20)은 기판(10) 상에 형성되고, 예시적으로 금(Au), 은(Ag), 구리(Cu), 니켈(Ni), 알루미늄(Al), 폴리머 등의 도전성 물질 또는 황화 텅스텐과 같은 투명 전극 등으로 형성될 수 있다.The gate electrode 20 is formed on the substrate 10 and is made of a conductive material such as gold (Au), silver (Ag), copper (Cu), nickel (Ni), aluminum A transparent electrode such as tungsten, or the like.

소스 전극(30)은 기판(10) 상에 게이트 전극(20)과 이격되게 형성되고, 예시적으로 금(Au), 은(Ag), 구리(Cu), 니켈(Ni), 알루미늄(Al), 폴리머 등의 도전성 물질 또는 황화 텅스텐과 같은 투명 전극 등으로 형성될 수 있다.The source electrode 30 is formed on the substrate 10 so as to be spaced apart from the gate electrode 20. The source electrode 30 may be formed of gold (Au), silver (Ag), copper (Cu), nickel (Ni) , A conductive material such as a polymer, or a transparent electrode such as tungsten sulfide.

드레인 전극(40)은 기판(10) 상에 소스 전극(30)과 이격된 게이트 전극(20)의 반대측에 형성되고, 예시적으로 금(Au), 은(Ag), 구리(Cu), 니켈(Ni), 알루미늄(Al), 폴리머 등의 도전성 물질 또는 황화 텅스텐과 같은 투명 전극 등으로 형성될 수 있다.The drain electrode 40 is formed on the opposite side of the gate electrode 20 spaced apart from the source electrode 30 on the substrate 10 and is made of a metal such as gold (Au), silver (Ag), copper (Cu) (Ni), aluminum (Al), a polymer or the like, or a transparent electrode such as tungsten sulfide.

채널층(50)은 기판(10) 상에 소스 전극(30) 및 드레인 전극(40)을 덮도록 형성되고, 소스 전극(30)과 드레인 전극(40)을 전기적으로 연결하는 역할을 한다.The channel layer 50 is formed on the substrate 10 so as to cover the source electrode 30 and the drain electrode 40 and serves to electrically connect the source electrode 30 and the drain electrode 40.

이러한 채널층(50)은 유기 반도체층, 무기 반도체층 또는 유무기 혼합 반도체층 중 어느 하나가 사용될 수 있으며, 잘 구부러지고 유연성을 갖는 유기 반도체층으로 형성하게 되면 유연 트랜지스터로 구현할 수 있다.The channel layer 50 may be formed of an organic semiconductor layer, an inorganic semiconductor layer, or a mixed organic / inorganic semiconductor layer. If the organic semiconductor layer is formed of a flexible and flexible organic semiconductor layer, the channel layer 50 may be a flexible transistor.

여기서, 유기 반도체층은 예시적으로 폴리-3-헥실티오핀(poly-3-hexylthiophene, P3HT), 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 루브렌(rubrene), 코로넨(coronene), 페릴렌(perylene), 프탈로시아닌(phthalocyanine) 혹은 이들의 유도체, 티오펜(thiophene)을 포함하는 공액계 고분자 유도체 중 하나 이상의 물질로 형성될 수 있다.Here, the organic semiconductor layer may include, for example, poly-3-hexylthiophene (P3HT), pentacene, tetracene, anthracene, naphthalene, or a conjugated polymer derivative including rubrene, coronene, perylene, phthalocyanine or derivatives thereof, and thiophene.

액정층(60)은 기판(10) 상에 게이트 전극(20)과 채널층(50)을 연결하도록 형성되고, 게이트 전극(20)과 채널층(50) 간을 절연하는 게이트 절연층으로서의 기능과 외부의 물리적인 자극을 센싱하는 센싱 기능을 겸한다.The liquid crystal layer 60 is formed to connect the gate electrode 20 and the channel layer 50 on the substrate 10 and functions as a gate insulating layer for insulating the gate electrode 20 from the channel layer 50 It also has a sensing function that senses external physical stimuli.

이러한 액정층(60)은 게이트 전극(20)의 전압에 따라 분자 배향이 변화되는 쌍극자 형태의 액정분자들을 포함하고, 이러한 액정분자들은 일정한 방향성을 가지는 네마틱 액정분자인 것을 특징으로 하며, 예시적으로 4-시아노-4'펜틸바이페닐(4-cyano-4'pentylbiphenyl) 로 형성될 수 있다.The liquid crystal layer 60 includes dipole-shaped liquid crystal molecules whose molecular orientation is changed according to the voltage of the gate electrode 20. These liquid crystal molecules are nematic liquid crystal molecules having a constant directionality. 4-cyano-4'pentylbiphenyl. ≪ / RTI >

쌍극자 제어층(70)은 채널층(50)보다 유전율이 낮은 고분자 물질로서 채널층(50)과 액정층(60) 간에 개재되어 채널층이 액정층에 직접적으로 접촉되는 것을 방지함으로써, 게이트 전극에 전압이 안가되지 않는 상태(이하, '0' 게이트 전압 상태)에서 액정층(60)의 액정분자에 의해 채널층(50)에 전하가 유도되어 채널층(50)에 전하가 생성되는 것을 최소화하는 역할을 하며, 폴리 메틸 메타크릴레이트(Poly methyl methacrylate, PMMA)로 형성될 수 있다.The dipole control layer 70 is interposed between the channel layer 50 and the liquid crystal layer 60 as a polymer material having a lower dielectric constant than the channel layer 50 to prevent the channel layer from directly contacting the liquid crystal layer, Charge is induced in the channel layer 50 by the liquid crystal molecules of the liquid crystal layer 60 in a state in which no voltage is applied (hereinafter referred to as a '0' gate voltage state) to minimize the generation of charges in the channel layer 50 And may be formed of poly methyl methacrylate (PMMA).

위와 같은 쌍극자 제어층(70)은 '0' 게이트 전압 상태에서 액정층(60)의 액정분자에 의해 채널층(50)에 전하가 생성되는 것을 최소화하여 '0' 게이트 전압 상태에서 드레인 전극을 통해 누설전류가 발생되는 것을 최소화함으로써, '0' 게이트 전압 상태의 베이스 드레인 전류값을 안정화시키는 역할을 한다.The dipole control layer 70 minimizes the generation of charges in the channel layer 50 by the liquid crystal molecules of the liquid crystal layer 60 in the '0' gate voltage state, Thereby minimizing the occurrence of leakage current, thereby stabilizing the base drain current value in the '0' gate voltage state.

이로 인해 게이트 전극(20)에 전압이 인가되어 쌍극자 제어층(70)이 전기적으로 분극됨에 따라 채널층(50)에 전하가 생성된 상태의 드레인 전류값이 안정화되고, 이에 따라 외부로부터 액정층(60)에 물리적인 자극이 인가되어 액정층(60)의 액정분자의 배향이 변화됨에 따라 채널층(50)에 생성되는 전하 밀도의 증가로 인해 발생되는 드레인 전류값의 증가분을 통해 외부로부터 액정층(60)에 인가되는 물리적인 자극을 센싱하는 센싱 감도가 크게 향상된다.As a result, a voltage is applied to the gate electrode 20 to electrically polarize the dipole control layer 70, so that a drain current value in a state where charges are generated in the channel layer 50 is stabilized, 60 are applied with a physical stimulus to change the orientation of the liquid crystal molecules in the liquid crystal layer 60, the liquid crystal layer 60 is exposed to the liquid crystal layer 60 through an increase in the value of the drain current, The sensing sensitivity for sensing the physical stimulus applied to the sensor 60 is greatly improved.

위와 같이, 본 발명은 쌍극자 제어층(70)을 통해 외부로부터 액정층(60)에 인가되는 물리적인 자극을 센싱하는 센싱 감도가 크게 향상됨에 따라 강도가 매우 낮은 미세한 수직 기체흐름 까지도 센싱할 수 있는 초감도 촉각센서로 사용할 수 있게 된다.As described above, according to the present invention, since the sensing sensitivity for sensing a physical stimulus applied to the liquid crystal layer 60 from the outside through the dipole control layer 70 is greatly improved, it is possible to sense even a minute vertical gas flow with a very low intensity And can be used as a super sensitive tactile sensor.

보호벽(80)은 내측에 액정층(60)이 수용되도록 채널층(50) 및 게이트 전극(20) 상에 채널층(50)과 게이트 전극(20)의 적어도 일부를 둘러싸도록 형성되어 액정층(60)이 외부로 누출되는 것을 방지하고, 액정층(60)의 두께를 조절하는 역할을 하며, 공지의 실리콘 필름이 사용될 수 있다.The protection wall 80 is formed so as to surround at least a part of the channel layer 50 and the gate electrode 20 on the channel layer 50 and the gate electrode 20 so as to accommodate the liquid crystal layer 60 therein, 60 to the outside, adjusts the thickness of the liquid crystal layer 60, and a well-known silicon film can be used.

보호층(90)은 보호벽(80)의 상부 측 개방부를 덮도록 설치되어 액정층(60)이 외부로 누출되는 것을 방지함과 아울러 사용자가 액정층(60)을 터치할 수 있는 평탄한 터치 영역을 제공하며, 연신 폴리프로필렌 필름(oriented polypropylene, OPP)가 사용될 수 있다.The protective layer 90 is provided to cover the upper side opening of the protective wall 80 to prevent the liquid crystal layer 60 from leaking to the outside and to prevent the user from touching the liquid crystal layer 60 with a flat touch region And oriented polypropylene (OPP) may be used.

도 4a, 도 4b 및 도 4c는 본 발명의 일실시예에 따른 쌍극자 제어층을 포함한 평면 액정-게이트-전계효과 트랜지스터의 동작을 설명하기 위한 개략도이다.FIGS. 4A, 4B, and 4C are schematic diagrams illustrating the operation of a planar liquid crystal-gate-field effect transistor including a dipole control layer according to an embodiment of the present invention.

본 발명의 일실시예에 따른 쌍극자 제어층을 포함한 평면 액정-게이트-전계효과 트랜지스터(1)는 도 4a에 도시된 바와 같이, '0'게이트 전압 상태에서는 액정층(60)의 액정분자(M)들이 무작위작으로 배향되는 구조를 가진다.4A, the planar liquid crystal-gate-field-effect transistor 1 including the dipole control layer according to an embodiment of the present invention has a structure in which the liquid crystal molecules M of the liquid crystal layer 60 ) Are randomly oriented.

그리고, 채널층(50)과 액정층(60)이 직접적으로 접촉되는 것을 방지하는 쌍극자 제어층(70)을 통해 액정층(60)의 액정분자(M)에 의해 채널층(50)에 유도되는 전하가 최소화되어 채널층(50)의 전하 생성이 최소화되며, 이에 따라 '0'게이트 전압 상태에서의 베이스 드레인 전류값이 안정화된다.The channel layer 50 is guided to the channel layer 50 by the liquid crystal molecules M of the liquid crystal layer 60 through the dipole control layer 70 which prevents the channel layer 50 from directly contacting the liquid crystal layer 60 The charge is minimized and the charge generation of the channel layer 50 is minimized, thereby stabilizing the base drain current value in the '0' gate voltage state.

도 4b에 도시된 바와 같이, 게이트 전극(20)에 전압이 인가된 상태에서는 액정층(60)의 액정분자들이 소스 전극(30) 및 드레인 전극(40) 방향으로 일정하게 배향되는 구조로 정렬되며, 게이트 전극(20)에 인가되는 전압에 의해 쌍극자 제어층(70)이 전기적으로 분극됨에 따라 채널층(50) 내부에 전하가 유도되어 채널층 내부에 전하가 생성된다.The liquid crystal molecules of the liquid crystal layer 60 are aligned in the direction of the source electrode 30 and the drain electrode 40 in a state where a voltage is applied to the gate electrode 20 as shown in FIG. The dipole control layer 70 is electrically polarized by the voltage applied to the gate electrode 20, so that charge is induced in the channel layer 50 to generate charges in the channel layer.

본 발명은 앞서 설명된 바와 같이, '0'게이트 전압 상태에서의 베이스 드레인 전류값이 안정화됨으로써, 게이트 전극(20)에 전압이 인가된 상태에서의 드레인 전류값도 안정화되게 된다.As described above, since the base drain current value in the '0' gate voltage state is stabilized, the drain current value in the state where the voltage is applied to the gate electrode 20 is also stabilized.

도 4c에 도시된 바와 같이, 도 4b의 상태에서 외부로부터 액정층(60)에 물리적인 자극이 인가되면, 액정층(60)의 액정분자(M)들의 배향 구조가 변화됨에 따라 쌍극제 제어층(70)이 전기적으로 보다 많이 분극된다.4B, if a physical stimulus is applied to the liquid crystal layer 60 from the outside in the state of FIG. 4B, as the alignment structure of the liquid crystal molecules M of the liquid crystal layer 60 changes, (70) is more electrically polarized.

그리고, 채널층(50)이 전기적으로 보다 많이 분극됨에 따라 채널층(50) 내부에 더 많은 전하가 유도되어 채널층(50) 내부의 전하 밀도가 증가하며, 이로 인해 드레인 전류값이 증가하게 된다.Further, as the channel layer 50 is more electrically polarized, more charge is induced in the channel layer 50 to increase the charge density inside the channel layer 50, thereby increasing the drain current value .

이 때, 본 발명은 채널층(50) 내부에 유도되는 전하 밀도의 증가에 따른 드레인 전류값의 증가분을 이용하여 외부로부터 액정층에 인가되는 물리적인 자극을 센싱하게 된다.At this time, the present invention senses a physical stimulus applied from the outside to the liquid crystal layer by using an increase of the drain current value as the charge density induced in the channel layer 50 increases.

상기와 같은 본 발명은 '0'게이트 전압 상태에서의 베이스 드레인 전류값이 안정화됨에 따라 전압이 인가된 상태에서의 드레인 전류값이 안정화되고, 이에 따라 외부로부터 액정층에 작용하는 물리적인 자극으로 인해 발생되는 드레인 전류값의 증가분을 정확하게 측정할 수 있어 센싱 감도가 크게 향상되며, 이로 인해 강도가 매우 낮은 미세한 수직 기체흐름 까지도 센싱할 수 있는 초감도 촉각센서로 사용할 수 있게 된다.As the base drain current value in the '0' gate voltage state is stabilized, the drain current value in the state where the voltage is applied is stabilized, and thus, due to the physical stimulation acting on the liquid crystal layer from the outside It is possible to accurately measure the increment of the generated drain current, thereby greatly improving the sensing sensitivity. As a result, the sensor can be used as a super sensitive tactile sensor capable of sensing a minute vertical gas flow having a very low intensity.

도 5는 본 발명의 일실시예에 따른 쌍극자 제어층을 포함한 평면 액정-게이트-전계효과 트랜지스터의 드레인 전압에 따른 드레인 전압에 따른 드레인 전류의 변화를 게이트 전압별로 보여주는 그래프이다.FIG. 5 is a graph illustrating a change in drain current according to a drain voltage of a planar liquid crystal-gate-field effect transistor including a dipole control layer according to an embodiment of the present invention, according to a gate voltage.

본 발명의 일실시예에 따른 쌍극자 제어층을 포함한 평면 액정-게이트-전계효과 트랜지스터는 도 5에 도시된 바와 같이, 드레인 전압(VD)이 증가함에 따라 드레인 전류(ID)가 급격하게 증가하고, 게이트 전압(VG)이 증가함에 따라 드레인 전류(ID)가 증가하는 트랜지스터의 특성을 갖는 것을 알 수 있다.As shown in FIG. 5, the flat liquid crystal-gate-field-effect transistor including the dipole control layer according to an embodiment of the present invention is characterized in that the drain current I D increases sharply as the drain voltage V D increases And the drain current I D increases as the gate voltage V G increases.

도 6은 본 발명의 일실시예에 따른 쌍극자 제어층을 포함한 평면 액정-게이트-전계효과 트랜지스터에 강도(intensity)가 다른 각각의 질소 기체의 흐름이 작용할때 드레인 전류의 변화를 도시한 그래프이다.FIG. 6 is a graph showing the change in drain current when a flow of nitrogen gas of different intensity is applied to a planar liquid crystal-gate-field effect transistor including a dipole control layer according to an embodiment of the present invention.

본 실시예에서는 0.5sccm, 1.0sccm, 2.0sccm, 4.0sccm에 해당하는 강도를 가지는 각각의 질소 기체에 대해 실험을 실시하였으며, 여기서 단위 sccm은 유량의 단위로 Standard Cubic centimeter per minutes(cm3/min)을 의미한다.In the present embodiment, experiments were conducted for each nitrogen gas having a strength corresponding to 0.5 sccm, 1.0 sccm, 2.0 sccm, and 4.0 sccm, where the unit sccm is the standard cubic centimeter per minute (cm 3 / min ).

본 발명의 일실시예에 따른 쌍극자 제어층을 포함한 평면 액정-게이트-전계효과 트랜지스터(1)는 도 6에 도시된 바와 같이, 각각 강도가 다른 질소 기체의 수직 흐름이 액정층에 작용하는 20s 대에서 드레인 전류값(ID)의 피크치가 발생되는 것을 알 수 있다.As shown in FIG. 6, the planar liquid crystal-gate-field effect transistor 1 including the dipole control layer according to an embodiment of the present invention has a structure in which a vertical flow of a nitrogen gas, A peak value of the drain current value I D is generated.

이에 따라, 본 발명은 액정층에 작용하는 기체의 강도에 관계없이 센싱 감도가 높은 것을 알수 있으며, 이러한 높은 센싱 감도로 인해 강도가 매우 낮은 미세한 수직 기체흐름 까지도 센싱할 수 있는 초감도 촉각센서로 사용할 수 있음을 알수 있다.Accordingly, it can be seen that the present invention has a high sensing sensitivity regardless of the intensity of the gas acting on the liquid crystal layer, and can be used as a super sensitive tactile sensor capable of sensing even a minute vertical gas flow having a very low intensity Can be found.

비록 본 발명이 상기 바람직한 실시 예들과 관련하여 설명되어졌지만, 발명의 요지와 범위로부터 벗어남이 없이 다양한 수정이나 변형을 하는 것이 가능하다. 따라서, 첨부된 특허 청구범위는 본 발명의 요지에 속하는 이러한 수정이나 변형을 포함할 것이다.Although the present invention has been described in connection with the preferred embodiments, it is possible to make various modifications and variations without departing from the spirit and scope of the invention. It is, therefore, to be understood that the appended claims will include all such modifications and changes as fall within the true spirit of the invention.

1 : 쌍극자 제어층을 포함한 액정-게이트-전계효과 트랜지스터
10 : 기판 20 : 게이트 전극
30 : 소스 전극 40 : 드레인 전극
50 : 채널층 60 : 액정층
70 : 쌍극자 제어층 80 : 보호벽
90 : 보호층 M : 액정분자1: Liquid crystal-gate-field effect transistor including dipole control layer
10: substrate 20: gate electrode
30: source electrode 40: drain electrode
50: channel layer 60: liquid crystal layer
70: dipole control layer 80: protection wall
90: protective layer M: liquid crystal molecule

Claims (12)

기판과;
상기 기판 상에 형성되는 게이트 전극과;
상기 기판 상에 상기 게이트 전극과 이격되게 형성되는 소스 전극과;
상기 기판 상에 상기 소스 전극과 이격되게 형성되는 드레인 전극과;
상기 기판 상에 상기 소스 전극 및 상기 드레인 전극을 덮도록 형성되고, 상기 소스 전극과 상기 드레인 전극을 전기적으로 연결하는 채널층과;
상기 기판 상에 상기 게이트 전극과 상기 채널층을 연결하도록 형성되는 액정층과;
상기 액정층과 상기 채널층 간에 개재되어 상기 액정층에 의해 상기 채널층에 전하 생성이 유도되는 것을 최소화하는 쌍극자 제어층을 포함하는 것을 특징으로 하는 쌍극자 제어층을 포함하되,
상기 쌍극자 제어층은 상기 채널층보다 유전율이 낮은 고분자 물질인 것을 특징으로 하는 쌍극자 제어층을 포함한 평면 액정-게이트-전계효과 트랜지스터.Claims [1]
A gate electrode formed on the substrate;
A source electrode formed on the substrate so as to be spaced apart from the gate electrode;
A drain electrode formed on the substrate so as to be spaced apart from the source electrode;
A channel layer formed on the substrate so as to cover the source electrode and the drain electrode, the channel layer electrically connecting the source electrode and the drain electrode;
A liquid crystal layer formed on the substrate to connect the gate electrode and the channel layer;
And a dipole control layer interposed between the liquid crystal layer and the channel layer to minimize induction of charge generation in the channel layer by the liquid crystal layer.
Wherein the dipole control layer is a polymer material having a lower dielectric constant than the channel layer. 삭제delete 제 1 항에 있어서,
상기 쌍극자 제어층은 폴리 메틸 메타크릴레이트(PMMA)를 포함하는 것을 특징으로 하는 쌍극자 제어층을 포함한 평면 액정-게이트-전계효과 트랜지스터.The method according to claim 1,
Wherein the dipole control layer comprises polymethylmethacrylate (PMMA). ≪ RTI ID = 0.0 > 11. < / RTI > 제 1 항에 있어서,
상기 채널층은 유기 반도체층, 무기 반도체층 또는 유무기 혼합 반도체층 중 어느 하나인 것을 특징으로 하는 쌍극자 제어층을 포함한 평면 액정-게이트-전계효과 트랜지스터.The method according to claim 1,
Wherein the channel layer is one of an organic semiconductor layer, an inorganic semiconductor layer, and an organic-inorganic hybrid semiconductor layer. 제 1 항에 있어서,
상기 액정층은 상기 게이트 전극의 전압에 따라 분자 배향이 변화되는 액정 분자들을 포함하는 것을 특징으로 하는 쌍극자 제어층을 포함한 평면 액정-게이트-전계효과 트랜지스터.The method according to claim 1,
Wherein the liquid crystal layer comprises liquid crystal molecules whose molecular orientation is changed according to the voltage of the gate electrode. 제 1 항에 있어서,
상기 액정층은 네마틱 액정 분자들을 포함하는 것을 특징으로 하는 쌍극자 제어층을 포함한 평면 액정-게이트-전계효과 트랜지스터.The method according to claim 1,
Wherein the liquid crystal layer comprises nematic liquid crystal molecules. ≪ Desc / Clms Page number 20 > 제 1 항에 있어서,
상기 액정층은 상기 채널층과 상기 게이트 전극 간을 절연하는 게이트 절연층으로서의 기능을 갖는 쌍극자 제어층을 포함한 평면 액정-게이트-전계효과 트랜지스터.The method according to claim 1,
Wherein the liquid crystal layer includes a dipole control layer having a function as a gate insulating layer for insulating the channel layer from the gate electrode. 제 1 항에 있어서,
상기 채널층 및 상기 게이트 전극 상에 상기 채널층과 상기 게이트 전극의 적어도 일부를 둘러싸도록 형성되는 보호벽을 포함하고,
상기 액정층은 상기 보호벽의 내측에 형성되는 것을 특징으로 하는 쌍극자 제어층을 포함한 평면 액정-게이트-전계효과 트랜지스터.The method according to claim 1,
And a protection wall formed on the channel layer and the gate electrode so as to surround at least part of the channel layer and the gate electrode,
Wherein the liquid crystal layer is formed on the inner side of the protection wall. 제 8 항에 있어서,
상기 보호벽은 실리콘 필름을 포함하는 것을 특징으로 하는 쌍극자 제어층을 포함한 평면 액정-게이트-전계효과 트랜지스터.9. The method of claim 8,
Wherein the protection wall comprises a silicon film. ≪ RTI ID = 0.0 > 11. < / RTI > 제 8 항에 있어서,
상기 보호벽의 상부 측 개방부를 덮는 보호층을 더 포함하는 것을 특징으로 하는 쌍극자 제어층을 포함한 평면 액정-게이트-전계효과 트랜지스터.9. The method of claim 8,
Further comprising a protective layer covering an upper opening of the protection wall. ≪ Desc / Clms Page number 20 > 제 10 항에 있어서,
상기 보호층은 연신 폴리프로필렌 필름을 포함하는 것을 특징으로 하는 쌍극자 제어층을 포함한 평면 액정-게이트-전계효과 트랜지스터.11. The method of claim 10,
Wherein the protective layer comprises a stretched polypropylene film. ≪ RTI ID = 0.0 > 11. < / RTI > 제 1 항 기재의 쌍극자 제어층을 포함한 평면 액정-게이트-전계효과 트랜지스터를 이용한 촉각센서.A tactile sensor using a planar liquid crystal-gate-field effect transistor including the dipole control layer of claim 1.
KR1020150116522A 2015-08-19 2015-08-19 Planar liquid crystal-gated-field effect transistor with polymeric dipole control layer and ultrasensitive tactile sensor using the same KR101828330B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150116522A KR101828330B1 (en) 2015-08-19 2015-08-19 Planar liquid crystal-gated-field effect transistor with polymeric dipole control layer and ultrasensitive tactile sensor using the same
PCT/KR2016/003923 WO2017030267A1 (en) 2015-08-19 2016-04-15 Planar liquid crystal-gate-field effect transistor comprising dipole control layer and super-sensitivity tactile sensor using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150116522A KR101828330B1 (en) 2015-08-19 2015-08-19 Planar liquid crystal-gated-field effect transistor with polymeric dipole control layer and ultrasensitive tactile sensor using the same

Publications (2)

Publication Number Publication Date
KR20170023232A KR20170023232A (en) 2017-03-03
KR101828330B1 true KR101828330B1 (en) 2018-02-13

Family

ID=58050898

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150116522A KR101828330B1 (en) 2015-08-19 2015-08-19 Planar liquid crystal-gated-field effect transistor with polymeric dipole control layer and ultrasensitive tactile sensor using the same

Country Status (2)

Country Link
KR (1) KR101828330B1 (en)
WO (1) WO2017030267A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102093935B1 (en) * 2017-11-16 2020-03-26 경북대학교 산학협력단 Multifunction flexible sensor and method tpreparing the same
KR102116655B1 (en) * 2018-12-03 2020-06-01 연세대학교 산학협력단 Oxide semiconductor thin film transistor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101478125B1 (en) * 2014-03-21 2015-01-05 경북대학교 산학협력단 Transistor and method for manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140122655A (en) * 2013-04-10 2014-10-20 포항공과대학교 산학협력단 OLED with inverted structure and method for fabricating the same
KR102100927B1 (en) * 2013-08-05 2020-05-15 삼성전자주식회사 High electron mobility transistor, method of manufacturing the same and electronic device including transistor
KR101504117B1 (en) * 2013-11-14 2015-03-19 코닝정밀소재 주식회사 Organic light emitting display device
WO2015102150A1 (en) * 2014-01-03 2015-07-09 경북대학교 산학협력단 Sensory device, display device, and method for manufacturing same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101478125B1 (en) * 2014-03-21 2015-01-05 경북대학교 산학협력단 Transistor and method for manufacturing the same

Also Published As

Publication number Publication date
KR20170023232A (en) 2017-03-03
WO2017030267A1 (en) 2017-02-23

Similar Documents

Publication Publication Date Title
Nketia‐Yawson et al. Recent progress on high‐capacitance polymer gate dielectrics for flexible low‐voltage transistors
Tseng et al. Organic transistor memory with a charge storage molecular double-floating-gate monolayer
Ding et al. Effect of Oxygen, Moisture and Illumination on the Stability and Reliability of Dinaphtho [2, 3-b: 2′, 3′-f] thieno [3, 2-b] thiophene (DNTT) OTFTs during Operation and Storage
Nketia-Yawson et al. Polymer electrolyte blend gate dielectrics for high-performance ultrathin organic transistors: toward favorable polymer blend miscibility and reliability
CN101262042B (en) Organic transistor, method for manufacturing the same, and electronic apparatus
Lee et al. Charge trapping in a low-crystalline high-mobility conjugated polymer and its effects on the operational stability of organic field-effect transistors
Seo et al. Liquid crystal-on-organic field-effect transistor sensory devices for perceptive sensing of ultralow intensity gas flow touch
Kang et al. Tuning non-volatile memory characteristics via molecular doping of polymer semiconductors based on ambipolar organic field-effect transistors
Sohn et al. Analysis of contact effects in inverted-staggered organic thin-film transistors based on anisotropic conduction
Houili et al. Modeling nanoparticle embedded organic memory devices
Raveendran et al. High-performance, transparent solution-processed organic field-effect transistor with low-k elastomeric gate dielectric and liquid crystalline semiconductor: Promises and challenges
KR101828330B1 (en) Planar liquid crystal-gated-field effect transistor with polymeric dipole control layer and ultrasensitive tactile sensor using the same
US20050211977A1 (en) Organic semiconductor device and method of producing the same
Nguyen et al. Improving OFF‐State Bias‐Stress Stability in High‐Mobility Conjugated Polymer Transistors with an Antisolvent Treatment
Gomes et al. Switching in polymeric resistance random-access memories (RRAMS)
Yadav et al. Amorphous strontium titanate film as gate dielectric for higher performance and low voltage operation of transparent and flexible organic field effect transistor
Cosseddu et al. High performance, foldable, organic memories based on ultra-low voltage, thin film transistors
Okachi et al. Device operation mechanism of field-effect transistors with high mobility donor-acceptor polymer semiconductors
Kösemen et al. High mobility and low operation voltage organic field effect transistors by using polymer-gel dielectric and molecular doping
Lee et al. Comparative Study of Charge-Transport Behavior of Edge-on-and Face-on-Oriented Diketopyrrolopyrrole-Based Conjugated Copolymers Bearing Chalcogenophene Units
US6852995B1 (en) Field effect transistor (FET) and FET circuitry
Seo et al. Liquid crystal-gated-organic field-effect transistors with in-plane drain–source–gate electrode structure
JP6191235B2 (en) Organic transistor and manufacturing method thereof
Lee et al. Branched segments in polymer gate dielectric as intrinsic charge trap sites in organic transistors
TW200608556A (en) Storage element

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant