KR101828177B1 - Method for manufacturing semiconductor substrate with passivation layer - Google Patents
Method for manufacturing semiconductor substrate with passivation layer Download PDFInfo
- Publication number
- KR101828177B1 KR101828177B1 KR1020160148089A KR20160148089A KR101828177B1 KR 101828177 B1 KR101828177 B1 KR 101828177B1 KR 1020160148089 A KR1020160148089 A KR 1020160148089A KR 20160148089 A KR20160148089 A KR 20160148089A KR 101828177 B1 KR101828177 B1 KR 101828177B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- sol
- passivation layer
- acid
- gel solution
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 69
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 238000002161 passivation Methods 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title abstract description 24
- 238000010438 heat treatment Methods 0.000 claims abstract description 23
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 19
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 10
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 8
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 6
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 claims description 6
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 claims description 6
- LFQCEHFDDXELDD-UHFFFAOYSA-N tetramethyl orthosilicate Chemical compound CO[Si](OC)(OC)OC LFQCEHFDDXELDD-UHFFFAOYSA-N 0.000 claims description 6
- 239000003377 acid catalyst Substances 0.000 claims description 5
- 239000003054 catalyst Substances 0.000 claims description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 4
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 claims description 4
- LRHPLDYGYMQRHN-UHFFFAOYSA-N N-Butanol Chemical compound CCCCO LRHPLDYGYMQRHN-UHFFFAOYSA-N 0.000 claims description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 4
- NKSJNEHGWDZZQF-UHFFFAOYSA-N ethenyl(trimethoxy)silane Chemical compound CO[Si](OC)(OC)C=C NKSJNEHGWDZZQF-UHFFFAOYSA-N 0.000 claims description 4
- BFXIKLCIZHOAAZ-UHFFFAOYSA-N methyltrimethoxysilane Chemical compound CO[Si](C)(OC)OC BFXIKLCIZHOAAZ-UHFFFAOYSA-N 0.000 claims description 4
- CPUDPFPXCZDNGI-UHFFFAOYSA-N triethoxy(methyl)silane Chemical compound CCO[Si](C)(OCC)OCC CPUDPFPXCZDNGI-UHFFFAOYSA-N 0.000 claims description 4
- SJECZPVISLOESU-UHFFFAOYSA-N 3-trimethoxysilylpropan-1-amine Chemical compound CO[Si](OC)(OC)CCCN SJECZPVISLOESU-UHFFFAOYSA-N 0.000 claims description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 2
- 239000000908 ammonium hydroxide Substances 0.000 claims description 2
- 229910017604 nitric acid Inorganic materials 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 2
- -1 silicon oxide (Methacryloxypropyl trimethoxysilane) Chemical compound 0.000 claims 1
- 238000001704 evaporation Methods 0.000 abstract description 4
- 230000008020 evaporation Effects 0.000 abstract description 4
- 238000000576 coating method Methods 0.000 abstract description 3
- 239000011248 coating agent Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- 229910052710 silicon Inorganic materials 0.000 description 18
- 239000010703 silicon Substances 0.000 description 18
- 238000006243 chemical reaction Methods 0.000 description 11
- 238000004435 EPR spectroscopy Methods 0.000 description 7
- 238000006460 hydrolysis reaction Methods 0.000 description 7
- 230000007062 hydrolysis Effects 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 5
- 239000000969 carrier Substances 0.000 description 5
- 239000008367 deionised water Substances 0.000 description 4
- 229910021641 deionized water Inorganic materials 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000005215 recombination Methods 0.000 description 4
- 230000006798 recombination Effects 0.000 description 4
- 238000003980 solgel method Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000002243 precursor Substances 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 238000001035 drying Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000006068 polycondensation reaction Methods 0.000 description 2
- 238000006116 polymerization reaction Methods 0.000 description 2
- 238000003756 stirring Methods 0.000 description 2
- 238000010306 acid treatment Methods 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 239000003245 coal Substances 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 238000003912 environmental pollution Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000003208 petroleum Substances 0.000 description 1
- 238000012643 polycondensation polymerization Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- YUYCVXFAYWRXLS-UHFFFAOYSA-N trimethoxysilane Chemical compound CO[SiH](OC)OC YUYCVXFAYWRXLS-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
- H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Sustainable Energy (AREA)
- Formation Of Insulating Films (AREA)
Abstract
Description
본 발명은 부동층을 포함하는 반도체 기판의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor substrate comprising a passivated layer.
최근 석유나 석탄과 같은 종래 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양전지는 에너지 자원이 풍부하고 환경오염에 대한 문제점이 없어 특히 주목을 받고 있다. 태양전지에는 태양열을 이용하여 터빈을 회전시키는데 필요한 증기를 발생시키는 태양열 전지와, 반도체의 성질을 이용하여 태양빛(photons)을 전기에너지로 변환시키는 태양광 전지가 있으며, 태양전지라고 하면 일반적으로 태양광 전지(이하 태양전지라 한다)를 일컫는다.Recently, the depletion of conventional energy resources such as petroleum and coal has been predicted, and there is increasing interest in alternative energy to replace them. Among them, solar cells are attracting particular attention because they have abundant energy resources and there is no problem about environmental pollution. Solar cells include solar cells that generate the steam needed to rotate the turbine using solar heat, and solar cells that convert sunlight (photons) into electrical energy using the properties of semiconductors. Photovoltaic cells (hereinafter referred to as solar cells).
이러한 태양전지는 광원을 전기에너지로 변환하는 광-전 변환소자로서, 태양광이 입사되면 광전효과(Photoelectric effect)에 의해 전자(electron)와 정공(hole)이 생성되고, 불순물이 도핑된 실리콘 반도체에서 광기전력효과(Photovoltaic effect)에 의해 전자와 정공이 각각 n형 실리콘 반도체와 p형 실리콘 반도체로 분리가 이루어지게 된다. 이렇게 분리된 전자와 정공은 각각 n형 실리콘 반도체 및 p형 실리콘 반도체 쪽으로 끌어 당겨져 각각 에미터층 상부 및 기판 하부와 접합된 전면전극 및 후면전극으로 이동 수집되며, 이 전극들은 전선으로 연결하면 전류가 흐르게 된다.Such a solar cell is a photo-electric conversion element for converting a light source into electric energy. When sunlight is incident, electrons and holes are generated by a photoelectric effect, and impurities are doped into a silicon semiconductor The photovoltaic effect separates electrons and holes into an n-type silicon semiconductor and a p-type silicon semiconductor, respectively. Electrons and holes thus separated are attracted toward the n-type silicon semiconductor and the p-type silicon semiconductor, respectively, and are collected and transferred to the front electrode and the rear electrode bonded to the upper portion of the emitter layer and the lower portion of the substrate. do.
한편, 태양전지의 변환효율을 향상시키기 위해서는 태양전지의 태양광에 대한 반사율을 낮추고, 캐리어(전자 또는 정공)들의 재결합 정도를 줄여야 하며, 반도체 기판 및 전극에서의 저항을 낮추어야 한다. On the other hand, in order to improve the conversion efficiency of the solar cell, it is necessary to lower the reflectance of the solar cell to sunlight, reduce the degree of recombination of carriers (electrons or holes), and lower the resistance of the semiconductor substrate and the electrode.
이와 관련하여, 태양전지 제조시 반도체 기판의 표면에 부동층(passivation layer)를 형성하여 반도체 기판의 p-n 접합에서 발생한 캐리어(전자 또는 정공)들의 재결합하는 것을 방지하고, 태양전지의 광전변환효율을 향상시켰다.In this regard, a passivation layer is formed on the surface of the semiconductor substrate during the manufacture of the solar cell, thereby preventing the recombination of carriers (electrons or holes) generated in the pn junction of the semiconductor substrate and improving the photoelectric conversion efficiency of the solar cell .
이와 같은 부동층의 형성방법으로는 건식 산화법(dry oxidation process)이 있는데, 이를 통해 형성되는 산화막 내에는 불순물이 없고, 실리콘/실리콘산화막(Si/SiO2) 계면 특성이 좋아 현재 가장 일반적으로 사용되고 있다. 그러나, 건식 산화는 1000℃ 이상의 고온에서 진행해야 하는데, 이정도의 고온에서는 에미터 층이 두꺼워지거나 결함이 발생하는 등의 이유로 오히려 태양전지의 효율이 떨어지는 문제점이 있으며, 고온에서 열처리하는 과정으로 인하여 기판 등의 손상을 야기시키는 문제점이 있다.As a method of forming such a passive layer, there is a dry oxidation process. There is no impurity in the oxide film formed through the dry oxidation process, and the silicon / silicon oxide (Si / SiO 2 ) interface characteristic is most commonly used at present. However, the dry oxidation must proceed at a high temperature of 1000 ° C. or more. At such a high temperature, the efficiency of the solar cell is deteriorated because of the thickening of the emitter layer or the occurrence of defects. And the like.
따라서, 기판 표면에 손상을 주지 않으며, 낮은 온도에서 상기 기판의 p-n 접합에서 발생한 캐리어(전자 또는 정공)들의 재결합하는 것을 방지하고, 태양전지의 광전변환효율을 향상시킬 수 있는 부동층을 포함하는 반도체 기판의 제조방법이 필요한 실정이다.Therefore, it is possible to prevent the recombination of the carriers (electrons or holes) generated at the pn junction of the substrate at a low temperature without damaging the substrate surface, and to improve the photoelectric conversion efficiency of the solar cell, A method for producing the same is required.
본 발명은 전술한 문제점을 해결하기 위한 것으로, 기판에 손상을 주지 않으며, 기판의 p-n 접합에서 발생한 캐리어(전자 또는 정공)들의 재결합을 방지할 수 있는 부동층을 포함하는 반도체 기판의 제조방법을 제공하고자 한다.SUMMARY OF THE INVENTION The present invention provides a method of manufacturing a semiconductor substrate including a passivation layer that prevents recombination of carriers (electrons or holes) generated in a pn junction of a substrate without damaging the substrate do.
상기 목적을 달성하기 위하여,In order to achieve the above object,
본 발명의 일 실시예에서,In one embodiment of the invention,
알코올과 실리콘 산화물을 포함하는 졸겔 용액을 반도체 기판에 도포하는 단계; 및Applying a sol-gel solution containing an alcohol and silicon oxide to a semiconductor substrate; And
상기 졸겔용액이 도포된 반도체 기판을 30 내지 190℃의 온도로 열처리하는 단계;를 포함하는 부동층을 포함하는 반도체 기판의 제조방법을 제공한다.And heat treating the semiconductor substrate coated with the sol-gel solution at a temperature of 30 to 190 ° C.
본 발명의 일 실시예의 부동층을 포함하는 반도체 기판의 제조방법에 따르면, 저온에서 열처리를 진행하여, 반도체의 변형이 일어나지 않으며, 증발에 의한 손실을 최소화할 수 있다.According to the method of manufacturing a semiconductor substrate including a passivation layer according to an embodiment of the present invention, heat treatment is performed at a low temperature, deformation of the semiconductor does not occur, and loss due to evaporation can be minimized.
또한, 본 발명의 일 실시예의 부동층을 포함하는 반도체 기판의 제조방법에 따라 습식 공정으로도 높은 캐리어 수명을 가질 수 있는 부동층을 형성할 수 있다.In addition, according to the method of manufacturing a semiconductor substrate including the passivation layer of an embodiment of the present invention, a passivation layer capable of having a high carrier lifetime can be formed by a wet process.
도 1은 본 발명의 일 실시예에 따른 부동층을 포함하는 반도체 기판의 제조방법을 설명하기 위한 흐름도이다.
도 2는 본 발명의 일 실시예에 따른 부동층을 포함하는 반도체 기판의 제조방법에 제조된 부동층이 형성된 실리콘 기판의 열처리온도에 따른 캐리어 수명(Carrier lifetime)을 측정한 결과를 나타낸 그래프이다.
도 3은 본 발명의 일 실시예에 따른 부동층을 포함하는 반도체 기판의 제조방법에서 열처리 온도에 따른 캐리어 수명과 전자스핀공명(ESR, Electron Spin Resonance) 신호를 분석한 결과를 나타내는 그래프(a)와 표(b)이다.1 is a flowchart illustrating a method of manufacturing a semiconductor substrate including a passivation layer according to an embodiment of the present invention.
FIG. 2 is a graph showing a result of measuring a carrier lifetime according to a heat treatment temperature of a silicon substrate having a passivation layer formed in a method of manufacturing a semiconductor substrate including a passivation layer according to an embodiment of the present invention.
FIG. 3 is a graph showing the results of analyzing carrier lifetime and electron spin resonance (ESR) signals according to heat treatment temperatures in a method of manufacturing a semiconductor substrate including a passivation layer according to an embodiment of the present invention; Table (b).
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다.While the invention is susceptible to various modifications and alternative forms, specific embodiments thereof are shown by way of example in the drawings and will herein be described in detail.
그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.It should be understood, however, that the invention is not intended to be limited to the particular embodiments, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise.
본 발명에서, “포함한다” 또는 “가지다” 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.In the present invention, the terms " comprising " or " having ", and the like, specify that the presence of a feature, a number, a step, an operation, an element, a component, But do not preclude the presence or addition of one or more other features, integers, steps, operations, elements, components, or combinations thereof.
본 발명은 졸겔(sol-gel)법을 이용한 반도체 기판의 제조방법에 관한 것으로, 보다 상세하게는 부동층을 포함하는 반도체 기판의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor substrate using a sol-gel method, and more particularly, to a method of manufacturing a semiconductor substrate including a passivation layer.
본 발명에서 "졸겔(sol-gel)법" 이란, 전구체의 가수분해와 축중합 반응에 의해 무기질 망상구조를 만드는 것을 의미한다. 상기 졸겔 법의 졸겔 반응에서 얻어지는 망상구조는 전구체의 가수분해 및 알코올의 축합 등에 따른 중합반응 속도에 따라 조절될 수 있다. 따라서, 졸겔 반응시 pH, 온도 및 촉매의 성질 및 농도, 전구체의 농도를 조절하여 다양한 형태의 망상 구조를 얻을 수 있다.In the present invention, the "sol-gel method" means that an inorganic network structure is formed by hydrolysis and condensation polymerization of a precursor. The network structure obtained by the sol-gel reaction of the sol-gel method can be controlled according to the polymerization reaction rate due to hydrolysis of the precursor and condensation of alcohol. Therefore, various types of network structures can be obtained by controlling pH, temperature, catalyst properties, concentration, and concentration of the precursor in the sol-gel reaction.
본 발명에서 "부동층(passivation layer)"이란 반도체 디바이스의 표면이나 접합부에 적당한 처리를 하고, 유해한 환경을 차단하여 디바이스 특성의 안정화를 시키기 위하여 코팅하는 층을 의미한다.The term " passivation layer " as used herein means a layer which is subjected to appropriate treatment on the surface or junction of a semiconductor device, and which blocks harmful environments to stabilize device characteristics.
이하, 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail.
본 발명은 일 실시예에서,The present invention, in one embodiment,
알코올과 실리콘 산화물을 포함하는 졸겔 용액을 반도체 기판에 도포하는 단계; 및Applying a sol-gel solution containing an alcohol and silicon oxide to a semiconductor substrate; And
상기 졸겔용액이 도포된 반도체 기판을 30 내지 190℃의 온도로 열처리하는 단계;를 포함하는 부동층을 포함하는 반도체 기판의 제조방법을 제공한다. And heat treating the semiconductor substrate coated with the sol-gel solution at a temperature of 30 to 190 ° C.
본 발명에 따른 부동층을 포함하는 반도체 기판의 제조방법은 저온에서 열처리를 진행하여, 반도체의 변형이 일어나지 않으며, 증발에 의한 손실을 최소화할 수 있다.The method of fabricating a semiconductor substrate including a passivated layer according to the present invention proceeds with heat treatment at a low temperature, so that deformation of the semiconductor does not occur and loss due to evaporation can be minimized.
또한, 본 발명에 따른 부동층을 포함하는 반도체 기판의 제조방법 습식 처리를 통하여 간편하고 저가의 공정으로 대량 생산에 있어 효율을 향상시킬 수 있는 효과가 있다.In addition, the method of manufacturing a semiconductor substrate including a passivated layer according to the present invention has an effect of improving efficiency in mass production in a simple and inexpensive process through wet processing.
도 1은 본 발명의 일 실시예에 따른 부동층을 포함하는 반도체 기판의 제조방법을 설명하기 위한 흐름도이다. 이하, 본 발명에 따른 부동층을 포함하는 반도체 기판의 제조방법을 각 단계별로 도 1을 참고하여 상세히 설명한다.1 is a flowchart illustrating a method of manufacturing a semiconductor substrate including a passivation layer according to an embodiment of the present invention. Hereinafter, a method of manufacturing a semiconductor substrate including a passivation layer according to the present invention will be described in detail with reference to FIG.
먼저, 본 발명에 따른 졸겔용액을 반도체 기판에 도포하는 단계는 실리콘 산화물을 용매에 첨가하여 졸겔 용액을 준비하고, 상기 졸겔 용액을 반도체 기판에 도포하는 단계(S100)이다.First, the step of applying a sol-gel solution according to the present invention to a semiconductor substrate is a step (S100) of preparing a sol-gel solution by adding silicon oxide to a solvent and applying the sol-gel solution to a semiconductor substrate.
보다 구체적으로, 상기 단계는 탈이온수(D.I. water)에 알코올을 혼합하여 4 내지 6분 동안 200 내지 400rpm 으로 교반한 후에 실리콘 산화물과 산촉매 또는 염기촉매를 첨가하여 실온에서 1 내지 3시간 동안 교반한 후, 20 내지 30시간 동안 숙성시켜 졸겔 용액을 제조할 수 있다.More specifically, the above step is performed by mixing alcohol with DI water, stirring the mixture at 200 to 400 rpm for 4 to 6 minutes, adding an acid catalyst or a base catalyst with silicon oxide, stirring the mixture at room temperature for 1 to 3 hours , And aged for 20 to 30 hours to prepare a sol-gel solution.
한편, 상기 실리콘 산화물은 알코올에 용해되고 가수분해 및 축중합반응에 의해 졸겔반응을 일으킨다. On the other hand, the silicon oxide is dissolved in alcohol and causes a sol-gel reaction by hydrolysis and polycondensation.
보다 구체적으로, 상기 가수분해 및 축중합 반응의 온도는 통상의 조건에서 수행할 수 있으며, 그 조건이 한정되는 것이 아니나, 상온에서 상술한 바와 같이 20 내지 30시간 동안 진행할 수 있다. 본 발명은 졸겔 반응을 빨리 진행시키기 위해, 가수분해 및 중합반응이 진행된 용액을 이용하는 것이며, 이를 잘 흔들어 반응을 진행시킨 후 용액이 맑아지면 이용하는 것이 바람직하다. More specifically, the temperature of the hydrolysis and polycondensation reaction can be carried out under ordinary conditions, and the conditions are not limited. However, the reaction can be carried out at room temperature for 20 to 30 hours as described above. In order to accelerate the sol-gel reaction, the present invention utilizes a solution in which hydrolysis and polymerization have proceeded. It is preferable to use the solution after shaking the reaction well to clarify the solution.
아울러, 상기 실리콘 산화물은 그대로 사용될 수 있으나, 본 발명에서는 측량의 편의 및 가수분해 반응 속도를 위해 무수에탄올과 같은 알코올에 희석하여 사용하는 것을 특징으로 한다.In addition, the silicon oxide may be used as it is, but in the present invention, it is diluted with an alcohol such as anhydrous ethanol for convenience of measurement and hydrolysis reaction rate.
보다 구체적으로, 상기 알코올과 실리콘 산화물은 2:1 내지 10:1의 부피비를 이루도록, 상기 알코올을 상기 졸겔 용액에 추가하여 상기 졸게 용액을 희석시킬 수 있다.More specifically, the alcohol may be added to the sol-gel solution to dilute the sol-gel solution so that the alcohol and silicon oxide have a volume ratio of 2: 1 to 10: 1.
한편, 상기 알코올의 부피비가 실리콘 산화물 대비 2:1 미만인 경우 형성되는 부동층인 실리콘 산화막(SiO2 film)의 두께가 500nm 이상으로 두꺼워져 태양전지 적용에 어려운 문제가 발생할 수 있으며, 실리콘 산화물 대비 10:1를 초과하는 경우 실리콘 산화물(SiO2) 수율이 낮아지는 문제점이 발생할 수 있어, 상기 알코올과 실리콘 산화물은 2:1 내지 10:1의 부피비를 이루는 것이 바람직하다.On the other hand, when the volume ratio of the alcohol to the silicon oxide is less than 2: 1, the thickness of the silicon oxide film (SiO 2 film), which is a passive layer formed to be thick, becomes thicker than 500 nm, 1, the yield of silicon oxide (SiO 2 ) may be lowered, and it is preferable that the alcohol and silicon oxide have a volume ratio of 2: 1 to 10: 1.
이때, 상기 실리콘 산화물은 TEOS(tetraethyl orthosilicate), TMOS (Tetramethyl orthosilicate), MTES (Methyl triethoxisilane), MTMS (Methyl trimethoxysilane), VTMS (Vinyl trimethoxysilane), APS (3-aminopropyl trimethoxysilane) 및 γ-MAPTS (γ-metacryloxypropyl trimethoxysilane)로 이루어진 군으로부터 선택되는 1종 이상일 수 있으며, 상기 알코올은 메탄올, 에탄올, 이소프로판올 및 부탄올로 이루어진 군으로부터 선택되는 1종 이상일 수 있으며, 이중에서 쉽게 구입할 수 있고 경제적이 에탄올을 사용할 수 있다.The silicon oxide may be at least one selected from the group consisting of tetraethyl orthosilicate (TEOS), tetramethyl orthosilicate (TMOS), methyl triethoxysilane (MTES), methyl trimethoxysilane (MTMS), vinyl trimethoxysilane (VTMS), 3-aminopropyl trimethoxysilane metacryloxypropyl trimethoxysilane), and the alcohol may be at least one selected from the group consisting of methanol, ethanol, isopropanol, and butanol, and ethanol can be easily and economically obtained. .
아울러, 가수분해를 위한 상기 촉매로 통상의 산촉매 또는 염기촉매를 첨가할 수 있으며, 예를 들면, 상기 산촉매는 염산, 인산, 질산, 황산, 초산 및 불산 중 선택되는 적어도 하나인 산촉매를 사용할 수 있으며, 또는 수산화암모늄 및 수산화나트륨으로 이루어진 군으로부터 선택되는 1종 이상의 염기촉매를 사용할 수 있으며, 그 종류가 이들에 한정되는 것은 아니다. 일 예로, 황산을 사용할 수 있다.As the catalyst for hydrolysis, an ordinary acid catalyst or a base catalyst may be added. For example, the acid catalyst may use at least one acid catalyst selected from hydrochloric acid, phosphoric acid, nitric acid, sulfuric acid, acetic acid and hydrofluoric acid , Or ammonium hydroxide and sodium hydroxide, and the kind thereof is not limited to these. As an example, sulfuric acid can be used.
다음으로, 상기 졸겔 용액을 기판상에 도포할 수 있다.Next, the sol-gel solution can be coated on the substrate.
이는 기판의 표면에 졸겔 용액을 도포하여, 졸겔 코팅을 진행하는 것으로, 본 단계는 용액 공정을 통해 코팅층을 형성시키기 위해 사용되는 공지의 코팅방법을 통해 수행될 수 있으며, 예를 들면, 스핀 코팅(spin coating), 드롭 캐스팅(drop casting), 잉크젯 프린팅(ink-jet printing), 스크린 프린팅(screen printing), 닥터 블레이드(doctor blade) 또는 스프레잉(spraying) 등의 방법을 통해 수행될 수 있다.This is accomplished by applying a sol-gel solution to the surface of the substrate and proceeding with a sol-gel coating. This step can be performed through a known coating method used for forming a coating layer through a solution process, for example, spin coating spin coating, drop casting, ink-jet printing, screen printing, doctor blade or spraying, or the like.
한편, 상기 반도체 기판 표면을 불산을 이용하여 자연 산화막을 제거한 후 본 단계를 진행할 수 있다. On the other hand, after the native oxide film is removed from the surface of the semiconductor substrate using hydrofluoric acid, the present step can be performed.
다음으로, 상기 졸겔용액이 도포된 반도체 기판을 열처리하는 단계(S200)를 포함할 수 있다(S200).Next, a step S200 of heat treating the semiconductor substrate coated with the sol-gel solution may be included (S200).
보다 구체적으로, 상기 졸겔용액에 존재하는 탈이온수와 알코올을 제거할 수 있는 조건이면 모두 가능하고, 20 내지 40분 동안 수행할 수 있으며, 건조 오븐 등을 사용하여 진행할 수 있다.More specifically, it may be any condition that can remove deionized water and alcohol present in the sol-gel solution, and may be performed for 20 to 40 minutes, and may be performed using a drying oven or the like.
한편, 상기 열처리 단계는 30 내지 190℃의 온도에서 진행될 수 있다. 이때, 상기 열처리 단계가 30℃ 미만인 경우 온도가 낮아 탈이온수와 알코올을 효과적으로 제거하기 어려울 수 있으며, 190℃를 초과하는 경우 캐리어 수명이 급격히 감소하는 문제가 발생할 수 있다.Meanwhile, the heat treatment step may be performed at a temperature of 30 to 190 ° C. At this time, if the heat treatment step is less than 30 ° C, the temperature is low and it may be difficult to effectively remove deionized water and alcohol, and if the temperature exceeds 190 ° C, the carrier life may rapidly decrease.
이때, 상기 부동층의 열처리후 상기 반도체 기판의 캐리어 수명(Carrier lifetime)은 평균 220 내지 320㎲일 수 있다.At this time, the carrier lifetime of the semiconductor substrate after the heat treatment of the passivated layer may be 220 to 320 mu s on average.
하나의 예로서, 상기 열처리 단계의 열처리온도는 30 내지 60℃ 일 수 있으며, 다른 예로서, 90 내지 120℃ 일 수 있다. 특히, 상기 30 내지 60℃의 열처리온도에서 부동층이 형성된 기판의 캐리어 수명(Carrier lifetime) 이 평균 290 내지 320㎲로 높을 수 있으며, 90 내지 120℃ 의 열처리온도에서 캐리어 수명(Carrier lifetime)이 평균 270 내지 290㎲ 으로 높을 수 있다.As one example, the heat treatment temperature in the heat treatment step may be 30 to 60 占 폚, and as another example, it may be 90 to 120 占 폚. Particularly, the carrier lifetime of the substrate on which the passivation layer is formed at the heat treatment temperature of 30 to 60 ° C may be as high as 290 to 320 占 on average, and the carrier lifetime at the heat treatment temperature of 90 to 120 占 폚 may have an average of 270 To 290 占 퐏.
특히, 본 발명의 실험예를 통해서 열처리 온도가 50℃일 때, 캐리어 수명이 320㎲ 로 가장 높게 나타나는 것을 확인할 수 있다.Particularly, according to the experimental example of the present invention, it can be confirmed that the carrier lifetime is the highest at 320 占 퐏 when the heat treatment temperature is 50 占 폚.
아울러, 반도체 기판상에 형성되는 부동층은 80 내지 120nm 의 두께를 갖을 수 있다. 보다 구체적으로, 상기 부동층의 두께가 80nm 미만일 경우 내식력이 불충분해지는 문제가 발생할 수 있으며, 120nm를 초과하는 경우 정전용량(capacitance)이 작아져, 일 실시예에 따라 제조된 반도체 기판을 태양전지에 적용하였을 때, 태양전지의 효율이 감소하는 문제가 발생할 수 있다.In addition, the passive layer formed on the semiconductor substrate may have a thickness of 80 to 120 nm. More specifically, if the thickness of the passivating layer is less than 80 nm, the resistivity may become insufficient. If the thickness of the passivating layer exceeds 120 nm, the capacitance may be reduced. The efficiency of the solar cell may be reduced.
특히, 본 발명의 일 실시예에 따르면, 부동층을 포함하는 반도체 기판의 제조방법은 저온에서 열처리를 진행하여, 반도체의 변형이 일어나지 않으며, 증발에 의한 손실을 최소화할 수 있다.In particular, according to an embodiment of the present invention, a method of fabricating a semiconductor substrate including a passivating layer may heat treatment at a low temperature, thereby preventing deformation of the semiconductor and minimizing loss due to evaporation.
이에 따라, 장비에 부하를 줄일 수 있어 장비의 수명을 향상시킬 수 있으며, 습식 처리하는 방법은 비교적 간단하고 저가의 공정으로 대량 생산이 용이한 이점이 있다.Accordingly, it is possible to reduce the load on the equipment, thereby improving the service life of the equipment, and the wet processing method is advantageous in that it is relatively simple and is easy to mass-produce at low cost.
이하, 본 발명을 실시예 및 실험예에 의해 보다 상세히 설명한다.Hereinafter, the present invention will be described in more detail with reference to Examples and Experimental Examples.
단, 하기 실시예 및 실험예는 본 발명을 예시하는 것일 뿐, 본 발명의 내용이 하기 실시예 및 실험예에 한정되는 것은 아니다.However, the following Examples and Experimental Examples are merely illustrative of the present invention, and the present invention is not limited to the following Examples and Experimental Examples.
<실시예><Examples>
1. 졸-겔(sol-gel) 용액 준비 단계1. Sol-gel solution preparation step
본 실시예에서는 졸겔용액을 제조하였다.In this Example, a sol-gel solution was prepared.
먼저, 탈이온수(D.I. water, 18.3 MΨcm) 3㎖와 에탄올(94.5%, 대정) 8㎖를 5분동안 300rpm 으로 교반(stirring)한 후, TEOS(tetraethyl orthosilicate, ≥99.0% GC, Aldrich) 21㎖와 황산(98% GR, 대정) 0.171㎖을 첨가하여 실온에서 2시간동안 300rpm 으로 교반하고, 24시간동안 숙성(aging) 하였다.First, 3 ml of deionized water (DI water, 18.3 M? Cm) and 8 ml of ethanol (94.5%, Daiken) were stirred for 5 minutes at 300 rpm and then 21 ml of TEOS (tetraethyl orthosilicate,? 99.0% GC, Aldrich) And 0.171 ml of sulfuric acid (98% GR, Daejung) were added. The mixture was stirred at 300 rpm for 2 hours at room temperature and aged for 24 hours.
그 후에 에탄올과 TEOS가 10:1의 부피비가 되도록 상기 숙성시킨 용액에 에탄올을 첨가하여 3분동안 300rpm 으로 교반하여 졸겔 용액을 제조하였다.Ethanol was added to the aged solution so that ethanol and TEOS were in a volume ratio of 10: 1, and the mixture was stirred at 300 rpm for 3 minutes to prepare a sol-gel solution.
2. 졸겔용액 도포단계2. Sol-gel solution application step
먼저, 실리콘 기판 표면의 자연 산화막을 제거하기 위하여, 상기 실리콘 기판을 탈이온수:HF=100:1의 부피비로 혼합한 불산(Hydrofluoric acid, 48.0-51.0%, J.T.Baker) 용액에 5분간 담궈 DIW rinse 및 N2로 처리(blow)하여 실리콘 기판을 세정하였다.First, to remove the natural oxide film on the surface of the silicon substrate, the silicon substrate was soaked in a hydrofluoric acid (48.0-51.0%, JT Baker) solution mixed in deionized water: HF = 100: And the silicon substrate was cleaned by blowing with N 2 .
상기 실시예에서 제조한 졸겔용액을 이용해 2000rpm 및 30s 의 스핀 조건으로, 상기 실리콘 기판상에 스핀 코팅을 수행하여, 상기 실리콘 기판에 실리콘 산화물(SiO2)을 도포하였다.Using the sol-gel solution prepared in the above example, spin coating was performed on the silicon substrate at spinning conditions of 2000 rpm and 30 s to coat silicon oxide (SiO 2 ) on the silicon substrate.
3. 열처리 단계3. Heat treatment step
상기 실리콘 기판상에 졸겔용액의 코팅이 완료된 반도체 기판을 30 내지 300℃의 건조오븐에서 열처리를 진행하여 부동층을 포함하는 반도체 기판을 제조하였다.The semiconductor substrate having been coated with the sol-gel solution on the silicon substrate was subjected to heat treatment in a drying oven at 30 to 300 캜 to prepare a semiconductor substrate including a passivating layer.
<실험예><Experimental Example>
1. 캐리어 수명 측정(carrier lifetime measurements)1. Carrier lifetime measurements
실시예에서 부동층을 포함하는 반도체 기판의 특성 분석을 위하여 상기 반도체 기판의 캐리어 수명(Carrier lifetime)을 측정하였다.Carrier lifetime of the semiconductor substrate was measured in order to analyze characteristics of the semiconductor substrate including the passivating layer in the examples.
도 2는 본 발명의 일 실시예에 따른 부동층을 포함하는 반도체 기판의 제조방법에 제조된 부동층이 형성된 반도체 기판의 열처리온도에 따른 캐리어 수명(Carrier lifetime)을 측정한 결과를 나타낸 그래프(a)와 표(b)이다.2 is a graph showing a result of measuring a carrier lifetime according to a heat treatment temperature of a semiconductor substrate having a passivation layer formed in a method of manufacturing a semiconductor substrate including a passivation layer according to an embodiment of the present invention; Table (b).
도 2를 참조하면, 부동층이 없는 반도체 기판의 캐리어 수명은 26㎲이고, 불산처리만 한 반도체 기판의 캐리어 수명은 36㎲ 으로, 부동층을 형성한 반도체 기판의 수명보다 낮았다.Referring to FIG. 2, the carrier lifetime of a semiconductor substrate without a passivated layer is 26 占 퐏, and the lifetime of a semiconductor substrate with only a hydrofluoric acid treatment is 36 占 퐏.
열처리 온도가 낮을수록 반도체 기판의 캐리어 수명은 높은 것을 알 수 있었으며, 상기 30 내지 60℃의 열처리온도에서 반도체 기판의 캐리어 수명(Carrier lifetime) 이 평균 290 내지 320㎲로 높으며, 90 내지 120℃ 의 열처리온도에서 반도체 기판의 캐리어 수명(Carrier lifetime)이 270 내지 290㎲ 으로 높은 것을 알 수 있다.The carrier lifetime of the semiconductor substrate was as high as 290 to 320 mu s on average at the heat treatment temperature of 30 to 60 DEG C and the heat treatment temperature of 90 to 120 DEG C It can be seen that the carrier lifetime of the semiconductor substrate at the temperature is as high as 270 to 290 占 퐏.
특히, 열처리온도가 50℃일 때, 캐리어 수명이 320㎲로 가장 높은 것을 알 수 있었다.In particular, when the heat treatment temperature was 50 ° C, it was found that the carrier lifetime was the highest at 320 μs.
즉, 본 발명은 열처리 온도를 비교적 낮게하여 태양전지 변환효율에서 중요한 캐리어 수명을 증가시킬 수 있으며, 이는 반도체 기판상에 형성한 부동층에 의해서 결함이 감소됨으로써 캐리어 수명이 증가된 것으로 판단된다.That is, the present invention can increase the lifetime of carriers important in solar cell conversion efficiency by relatively lowering the heat treatment temperature, and it is judged that the carrier lifetime is increased by reducing defects due to the passivation layer formed on the semiconductor substrate.
따라서, 본 발명의 일 실시예에 따른 졸겔법을 이용한 부동층을 포함하는 반도체 기판의 제조방법에 따라 제조된 태양전지는 캐리어의 수명(carrier lifetime)을 증가시켜 태양 전지의 개방 전압을 향상시킬 수 있고, 결과적으로 태양 전지의 효율을 향상시킬 수 있다.Therefore, the solar cell manufactured according to the method of manufacturing the semiconductor substrate including the passivated layer using the sol-gel method according to an embodiment of the present invention can increase the carrier lifetime of the carrier to improve the open-circuit voltage of the solar cell As a result, the efficiency of the solar cell can be improved.
2. 실리콘의 단글링 본드 측정(Si dangling bond)2. Silicon dangling bond measurement (Si dangling bond)
본 실험예에서는 반도체 기판에 증착한 부동층(실리콘 산화막)이 어떠한 특성을 가지고 있는지 판단하기 위하여 전자상자기공명(EPR, Electron Paramagnetic Resonance)을 이용하여 실리콘 웨이퍼와 실리콘 산화막 사이의 단글링 본드의 밀도(dangling bond density)를 분석하였다.In this experiment, in order to determine the characteristics of the passive layer (silicon oxide film) deposited on a semiconductor substrate, the density of the shorting bond between the silicon wafer and the silicon oxide film was measured using Electron Paramagnetic Resonance (EPR) dangling bond density.
그 결과를 도 3에 그래프와 표로 나타내었다.The results are shown in the graph and table in FIG.
보다 구체적으로, 도 3은 본 발명의 일 실시예에 따른 부동층을 포함하는 반도체 기판의 제조방법에서 열처리 온도에 따른 캐리어 수명(Carrier lifetime)과 전자스핀공명(ESR, Electron Spin Resonance) 신호를 분석한 결과를 나타내는 그래프(a)와 표(b)이다.More specifically, FIG. 3 is a graph illustrating the carrier lifetime and the electron spin resonance (ESR) signals according to the annealing temperature in the method of fabricating a semiconductor substrate including a passivation layer according to an embodiment of the present invention The graphs (a) and (b) show the results.
참고로, ESR signal 의 크기가 실리콘/실리콘산화물(Si/SiO2) 계면의 결함을 나타내는 것이다. For reference, the magnitude of the ESR signal represents a defect in the silicon / silicon oxide (Si / SiO 2 ) interface.
도 3을 참조하면, ESR signal 의 크기가 작아질수록 반도체 기판의 캐리어 수명이 크게 측정되는 것을 확인할 수 있으며, 특히, 열처리 온도가 50℃, 100℃의 경우 ESR signal 이 각각 0.02, 0.04 로 작으며, 캐리어 수명이 320㎲으로 높은 것을 확인할 수 있다.Referring to FIG. 3, it can be seen that the carrier lifetime of the semiconductor substrate is greatly measured as the ESR signal is reduced. Particularly, when the annealing temperature is 50 ° C. or 100 ° C., the ESR signal is 0.02 or 0.04 , And the carrier lifetime is as high as 320 占 퐏.
한편, 열처리 온도가 200℃, 300℃의 경우 ESR signal 이 각각 0.07, 0.19로 높으며, 캐리어 수명은 각각 60㎲, 24㎲ 로 낮은 것을 확인할 수 있었다.On the other hand, the ESR signals at the annealing temperatures of 200 ° C and 300 ° C were as high as 0.07 and 0.19, respectively, and carrier lifetimes were found to be as low as 60 μs and 24 μs, respectively.
즉, 분석 결과 저온에서 열처리한 실리콘 기판과 실리콘 산화막(부동층) 사이의 단글링 본드의 밀도가 가장 낮은 값을 나타내는 것으로 보아, 본 발명의 부동층을 포함하는 반도체 기판의 제조방법에서, 형성되는 상기 부동층이 실리콘 기판 표면에 존재하는 단글링 본드와 결합하여 전자와 정공의 재결합을 효과적으로 줄임으로써 태양전지의 효율을 높일 수 있을 것으로 판단된다.That is, as a result of the analysis, the density of the short-circuited bond between the silicon substrate heat-treated at a low temperature and the silicon oxide film (the passive layer) exhibits the lowest value. In the method of manufacturing the semiconductor substrate including the passivating layer of the present invention, It is believed that the efficiency of the solar cell can be improved by effectively recombining the electrons and the holes by bonding with the shorting bonds existing on the surface of the silicon substrate.
Claims (8)
상기 졸겔용액이 도포된 반도체 기판을 열처리하는 단계;를 포함하며,
상기 열처리 단계는 30 내지 60℃의 온도로 열처리 되어,
상기 반도체 기판상에 형성되는 부동층은 열처리 후 평균 80 내지 120nm 의 두께를 갖으며,
반도체 기판의 캐리어 수명(Carrier lifetime)은 평균 290 내지 320㎲ 인 것을 특징으로 하는 부동층을 포함하는 반도체 기판의 제조방법.
Applying a sol-gel solution containing alcohol and silicon oxide in a volume ratio of 2: 1 to 10: 1 to a semiconductor substrate; And
And heat treating the semiconductor substrate coated with the sol-gel solution,
The heat treatment step is heat-treated at a temperature of 30 to 60 DEG C,
The passive layer formed on the semiconductor substrate has an average thickness of 80 to 120 nm after the heat treatment,
Wherein the semiconductor substrate has an average carrier lifetime of 290 to 320 占 퐏.
상기 실리콘 산화물은
TEOS(tetraethyl orthosilicate), TMOS (Tetramethyl orthosilicate), MTES (Methyl triethoxisilane), MTMS (Methyl trimethoxysilane), VTMS (Vinyl trimethoxysilane), APS (3-aminopropyl trimethoxysilane), γ-MAPTS (γ-metacryloxypropyl trimethoxysilane)로 이루어진 군으로부터 선택되는 1종 이상인 것을 특징으로 하는 부동층을 포함하는 반도체 기판의 제조방법.
The method according to claim 1,
The silicon oxide
(Methacryloxypropyl trimethoxysilane), tetramethyl orthosilicate (TEOS), tetramethyl orthosilicate (TMOS), methyl triethoxysilane (MTES), methyl trimethoxysilane (MTMS), vinyl trimethoxysilane (VTMS), 3-aminopropyl trimethoxysilane Wherein the first and second passivating layers are at least one selected from the group consisting of silicon nitride and silicon nitride.
상기 졸겔용액에
염산, 인산, 질산, 황산, 초산 및 불산으로 이루어진 군으로부터 선택되는 1종 이상의 산촉매; 또는
수산화암모늄 및 수산화나트륨으로 이루어진 군으로부터 선택되는 1종 이상의 염기촉매; 를 더 포함하는 것을 특징으로 하는 부동층을 포함하는 반도체 기판의 제조방법.
The method according to claim 1,
The sol-gel solution
At least one acid catalyst selected from the group consisting of hydrochloric acid, phosphoric acid, nitric acid, sulfuric acid, acetic acid and hydrofluoric acid; or
At least one base catalyst selected from the group consisting of ammonium hydroxide and sodium hydroxide; Further comprising a passivation layer on the passivation layer.
상기 알코올은
메탄올, 에탄올, 이소프로판올 및 부탄올로 이루어진 군으로부터 선택되는 1종 이상인 것을 특징으로 하는 부동층을 포함하는 반도체 기판의 제조방법.
The method according to claim 1,
The alcohol
And at least one selected from the group consisting of methanol, ethanol, isopropanol, and butanol.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160148089A KR101828177B1 (en) | 2016-11-08 | 2016-11-08 | Method for manufacturing semiconductor substrate with passivation layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160148089A KR101828177B1 (en) | 2016-11-08 | 2016-11-08 | Method for manufacturing semiconductor substrate with passivation layer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101828177B1 true KR101828177B1 (en) | 2018-02-12 |
Family
ID=61225008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160148089A KR101828177B1 (en) | 2016-11-08 | 2016-11-08 | Method for manufacturing semiconductor substrate with passivation layer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101828177B1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013084840A (en) | 2011-10-12 | 2013-05-09 | Shin Etsu Handotai Co Ltd | Metal contamination evaluation method and epitaxial wafer manufacturing method |
-
2016
- 2016-11-08 KR KR1020160148089A patent/KR101828177B1/en active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013084840A (en) | 2011-10-12 | 2013-05-09 | Shin Etsu Handotai Co Ltd | Metal contamination evaluation method and epitaxial wafer manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101073287B1 (en) | Paste and Manufacturing method of solar cell using the same | |
| KR100997669B1 (en) | Silicon solar cell using screen printing and Manufacturing method of thereof | |
| US9224888B2 (en) | Solar cell and solar-cell module | |
| TWI587528B (en) | Passivation membrane, coating type material, photovoltaic cell element and silicon substrate with passivation membrane | |
| US9660128B2 (en) | Paste for preparing mask patterns and manufacturing method of solar cell using the same | |
| CN107026218A (en) | The method for manufacturing solar cell | |
| TWI569461B (en) | Photovoltaic cell element, production method thereof and photovoltaic cell module | |
| JP2013507750A (en) | Silver paste composition and solar cell using the same | |
| TWI619259B (en) | Method for forming p-type selective emitter | |
| Iftiquar et al. | Fabrication of crystalline silicon solar cell with emitter diffusion, SiNx surface passivation and screen printing of electrode | |
| TWI609838B (en) | Photovoltaic cell element, method for producing photovoltaic cell element, and photovoltaic cell module | |
| Leontis et al. | Study of Si nanowires produced by metal-assisted chemical etching as a light-trapping material in n-type c-Si solar cells | |
| WO2016125430A1 (en) | Back-junction solar cell | |
| KR101828177B1 (en) | Method for manufacturing semiconductor substrate with passivation layer | |
| TWI619261B (en) | Photovoltaic cell element, production method thereof and photovoltaic cell module | |
| CN108172686B (en) | Silicon photovoltaic cell and preparation method thereof | |
| TWI599064B (en) | Passivation film, coating-type material, photovoltaic cell element and silicon substrate having passivation film | |
| KR101429198B1 (en) | Etchant for Texturing Silicon Substrate and Manufacturing Method of High Efficiency Solar Cell Using the Same | |
| JP6875252B2 (en) | Method of drying polyimide paste and method of manufacturing high photoelectric conversion efficiency solar cell | |
| CN117545333A (en) | Induction method and application based on perovskite film recrystallization | |
| JP5848417B1 (en) | Solar cell and method for manufacturing solar cell | |
| JP2006041111A (en) | Semiconductor wafer and solar cell | |
| TW201236185A (en) | Method of fabricating crystalline silicon solar cell with surface passivation structure using wet chemical process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |