KR101823929B1 - Semiconductor Light Emitting Device - Google Patents
Semiconductor Light Emitting Device Download PDFInfo
- Publication number
- KR101823929B1 KR101823929B1 KR1020110054945A KR20110054945A KR101823929B1 KR 101823929 B1 KR101823929 B1 KR 101823929B1 KR 1020110054945 A KR1020110054945 A KR 1020110054945A KR 20110054945 A KR20110054945 A KR 20110054945A KR 101823929 B1 KR101823929 B1 KR 101823929B1
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- conductive
- connection terminal
- type semiconductor
- conductive substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 145
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims description 17
- 238000010586 diagram Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000012212 insulator Substances 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 229910017083 AlN Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- -1 SiO 2 Chemical compound 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
본 발명은 반도체 발광장치에 관한 것으로,
도전성 기판; 상기 도전성 기판에 배치되며, 제1 및 제2 도전형 반도체층과 그 사이에 위치한 활성층을 갖는 복수의 발광구조물; 상기 복수의 발광구조물이 구동 가능한 LED 구동 회로를 구성하도록 상기 복수의 발광구조물을 선택적으로 연결하는 복수의 전기 연결부; 상기 도전성 기판과 상기 복수의 발광구조물 사이에 형성된 절연층; 상기 LED 구동 회로의 제1 및 제2 단에 관련된 발광구조물의 해당 도전형 반도체층과 각각 연결된 제1 및 제2 외부 접속 단자; 및상기 LED 구동 회로 내의 중간 접점과 관련된 발광구조물의 해당 도전형 반도체층을 상기 도전성 기판에 연결하도록 상기 절연층을 관통하여 형성된 복수의 도전성 비아를 포함하고, 상기 도전성 기판은 중간접속단자로 제공되며, 상기 LED 구동 회로는 상기 제1 외부접속단자와 상기 중간접속단자 사이의 제1 서브 회로와 상기 중간접속단자와 상기 제2 외부접속단자 사이의 제2 서브 회로를 포함하는 반도체 발광장치를 제공한다.The present invention relates to a semiconductor light emitting device,
A conductive substrate; A plurality of light emitting structures disposed on the conductive substrate and having first and second conductivity type semiconductor layers and an active layer disposed therebetween; A plurality of electrical connections for selectively connecting the plurality of light emitting structures to form an LED driving circuit capable of driving the plurality of light emitting structures; An insulating layer formed between the conductive substrate and the plurality of light emitting structures; First and second external connection terminals respectively connected to the conductive type semiconductor layers of the light emitting structure related to the first and second stages of the LED driving circuit; And a plurality of conductive vias formed through the insulating layer to connect the conductive semiconductor layer of the light emitting structure related to the intermediate contact in the LED driving circuit to the conductive substrate, , The LED driving circuit includes a first sub circuit between the first external connection terminal and the intermediate connection terminal, and a second sub circuit between the intermediate connection terminal and the second external connection terminal .
Description
본 발명은 반도체 발광장치에 관한 것이다.The present invention relates to a semiconductor light emitting device.
반도체 발광 다이오드(LED)는 출력 및 효율과 신뢰성 측면에서 광원으로서 유익한 장점을 가지므로, 조명장치 또는 디스플레이 장치의 백라이트를 대체할 수 있는 고출력, 고효율 광원으로서 적극적으로 연구 개발되고 있다. 일반적으로, 발광 다이오드는 낮은 직류 전압에서 구동되므로, 정규 전압(예를 들면, AC 220V)에서 발광다이오드를 구동하기 위해서는 낮은 DC 출력 전압을 공급하는 추가적인 회로(예를 들면, AC/DC 컨버터)가 요구된다. 그러나, 이러한 추가적인 회로의 도입은 LED 모듈의 구성을 복잡하게 할 뿐만 아니라, 공급 전원의 변환과정에서 효율성과 신뢰성 저하가 야기될 수 있으며, 광원 외의 추가적인 부품으로 인해 제품 가격과 제품 가격이 증가되고, 스위칭 모드 동작시에 주기성분에 의해 EMI 특성이 나빠지는 단점이 있다.
BACKGROUND ART Semiconductor light emitting diodes (LEDs) are advantageous as light sources in terms of output, efficiency, and reliability, and have been actively researched and developed as high-power, high-efficiency light sources that can replace backlights of illumination devices or display devices. Generally, light emitting diodes are driven with a low DC voltage, so additional circuitry (e.g., an AC / DC converter) that supplies a low DC output voltage is needed to drive the light emitting diode at a nominal voltage (e.g., AC 220V) Is required. However, the introduction of such an additional circuit not only complicates the configuration of the LED module, but also causes efficiency and reliability degradation in the process of converting the power supply, and increases the product price and product price due to additional components other than the light source, There is a disadvantage that the EMI characteristic is deteriorated by the periodic component in the switching mode operation.
이러한 문제를 해결하기 위해, 추가적인 컨버터 없이 AC 전압에도 구동 가능한 다양한 형태의 LED 구동회로가 제안되고 있으나, 일반적으로 AC 구동형 LED 구동회로에서는, 대부분의 LED가 AC 전압의 특정 반주기에서만 구동 가능하도록 배열되므로, 원하는 광량을 얻는 데 필요한 LED의 개수가 크게 증가하며, 이러한 LED의 필요 개수는 동일한 광량을 제공하더라도 그 LED의 배열 방법에 따라 달라질 수 있으나, 종래의 배열(예를 들면, 브릿지 배열, 역병렬 배열)에서는 매우 낮은 효율을 갖는다. 또한, 실제 교류 구동 발광장치를 구현하는 데 있어서, 각 단위 LED 셀의 연결은 일반적으로 복잡한 양상을 가질 수 있으며, 배선 연결형태 및 이를 형성하는 공정은 복잡하고 양산성이 낮아지는 문제가 발생하므로, 다수의 LED 셀이 높은 집적도를 갖도록 소형화된 형태로 설계하는 문제가 중요한 과제로 인식되고 있다.In order to solve such a problem, various types of LED driving circuits capable of driving an AC voltage without additional converters have been proposed. In general, in an AC driving type LED driving circuit, most LEDs are arranged to be driven only in a specific half- The number of LEDs required to obtain a desired light amount greatly increases. Even if the same number of light is provided, the number of LEDs required may vary depending on the arrangement method of the LEDs. However, the conventional arrangement (for example, Parallel arrangement) have very low efficiency. Further, in realizing the actual AC driving light emitting device, the connection of each unit LED cell may have a complicated pattern in general, and the wiring connection form and the process of forming it are complicated and the problem of lowering the mass productivity occurs, The problem of designing a plurality of LED cells in a compact form so as to have a high degree of integration is recognized as an important problem.
본 발명의 목적 중 하나는, 신뢰성이 향상된 반도체 발광장치를 제공하는 것이다.One of the objects of the present invention is to provide a semiconductor light emitting device with improved reliability.
본 발명의 목적 중 다른 하나는, 다양한 전기적 연결구조가 가능한 반도체 발광장치를 제공하는 것이다.Another object of the present invention is to provide a semiconductor light emitting device capable of various electrical connection structures.
본 발명의 일 측면은,According to an aspect of the present invention,
도전성 기판; 상기 도전성 기판에 배치되며, 제1 및 제2 도전형 반도체층과 그 사이에 위치한 활성층을 갖는 복수의 발광구조물; 상기 복수의 발광구조물이 구동 가능한 LED 구동 회로를 구성하도록 상기 복수의 발광구조물을 선택적으로 연결하는 복수의 전기 연결부; 상기 도전성 기판과 상기 복수의 발광구조물 사이에 형성된 절연층; 상기 LED 구동 회로의 제1 및 제2 단에 관련된 발광구조물의 해당 도전형 반도체층과 각각 연결된 제1 및 제2 외부 접속 단자; 및 상기 LED 구동 회로 내의 중간 접점과 관련된 발광구조물의 해당 도전형 반도체층을 상기 도전성 기판에 연결하도록 상기 절연층을 관통하여 형성된 복수의 도전성 비아를 포함하고, 상기 도전성 기판은 중간접속단자로 제공되며, 상기 LED 구동 회로는 상기 제1 외부접속단자와 상기 중간접속단자 사이의 제1 서브 회로와 상기 중간접속단자와 상기 제2 외부접속단자 사이의 제2 서브 회로를 포함하는 반도체 발광장치를 제공한다.
A conductive substrate; A plurality of light emitting structures disposed on the conductive substrate and having first and second conductivity type semiconductor layers and an active layer disposed therebetween; A plurality of electrical connections for selectively connecting the plurality of light emitting structures to form an LED driving circuit capable of driving the plurality of light emitting structures; An insulating layer formed between the conductive substrate and the plurality of light emitting structures; First and second external connection terminals respectively connected to the conductive type semiconductor layers of the light emitting structure related to the first and second stages of the LED driving circuit; And a plurality of conductive vias formed through the insulating layer to connect the conductive semiconductor layer of the light emitting structure related to the intermediate contact in the LED driving circuit to the conductive substrate, , The LED driving circuit includes a first sub circuit between the first external connection terminal and the intermediate connection terminal, and a second sub circuit between the intermediate connection terminal and the second external connection terminal .
본 발명의 일 실시 예에서, 상기 제1 및 제2 서브회로는 서로 동일한 개수의 발광구조물을 포함할 수 있다.In an embodiment of the present invention, the first and second sub-circuits may include the same number of light emitting structures.
이 경우, 상기 제1 및 제2 서브회로는 각각 동일한 개수의 LED가 직렬 연결될 수 있다.In this case, the first and second sub circuits may have the same number of LEDs connected in series.
본 발명의 일 실시 예에서, 상기 제1 및 제2 서브회로는 상기 중간 접점을 기준으로 대칭 구조를 가질 수 있다.In one embodiment of the present invention, the first and second sub-circuits may have a symmetrical structure with respect to the intermediate contact.
본 발명의 일 실시 예에서, 상기 제1 및 제2 외부접속단자는 일체로 형성되어 공통 전기접속단자로 제공될 수 있다.In one embodiment of the present invention, the first and second external connection terminals are integrally formed and can be provided as a common electric connection terminal.
본 발명의 일 실시 예에서, 상기 LED 구동 회로는, 외부로부터 인가된 교류 전원에 의하여 구동할 수 있다.In one embodiment of the present invention, the LED driving circuit can be driven by an externally applied AC power source.
본 발명의 일 실시 예에서, 상기 LED 구동 회로를 구동하기 위한 외부 전원의 일단은 상기 제1 외부접속단자와 연결되고, 상기 외부 전원의 타단은 상기 제2 외부접속단자와 연결될 수 있다.In one embodiment of the present invention, one end of an external power source for driving the LED driving circuit may be connected to the first external connection terminal, and the other end of the external power source may be connected to the second external connection terminal.
본 발명의 일 실시 예에서, 상기 LED 구동 회로를 구동하기 위한 외부 전원의 일단은 상기 제1 및 제2 외부접속단자와 연결되고, 상기 외부 전원의 타단은 상기 중간접속단자와 연결될 수 있다.In one embodiment of the present invention, one end of an external power source for driving the LED driving circuit may be connected to the first and second external connection terminals, and the other end of the external power source may be connected to the intermediate connection terminal.
본 발명의 일 실시 예에서, 상기 전기 연결부는, 상기 복수의 발광구조물의 동일한 도전형 반도체층을 연결하는 제1 전기연결부 및 상기 복수의 발광구조물의 다른 도전형 반도체층을 연결하는 제2 전기연결부를 포함할 수 있다.In one embodiment of the present invention, the electrical connection portion may include a first electrical connection portion connecting the same conductive semiconductor layer of the plurality of light emitting structures, and a second electrical connection portion connecting the other conductive semiconductor layers of the plurality of light emitting structures, . ≪ / RTI >
본 발명의 일 실시 예에서, 상기 제1 및 제2 도전형 반도체층 중 적어도 하나와 상기 도전성 기판을 연결하는 도전성 비아를 더 포함할 수 있다.In one embodiment of the present invention, a conductive via connecting at least one of the first and second conductive type semiconductor layers to the conductive substrate may be further included.
이 경우, 상기 제1 및 제2 전기연결부 중 적어도 하나는 도전성 비아로부터 상기 도전성 기판에 대하여 평행한 부분으로 연장된 부분에 의하여 다른 발광구조물과 연결될 수 있다.In this case, at least one of the first and second electrical connection portions may be connected to another light emitting structure by a portion extending from the conductive via to a portion parallel to the conductive substrate.
또한, 상기 도전성 비아를 구비하는 제2 도전형 반도체층은 다른 발광구조물에 구비된 제2 도전형 반도체층과 일체를 이룰 수 있다.In addition, the second conductive type semiconductor layer including the conductive vias may be integrated with the second conductive type semiconductor layer provided in another light emitting structure.
본 발명의 일 실시형태에 따르면, 배선이 간단하고 신뢰성이 향상된 반도체 발광장치를 제공할 수 있다.According to one embodiment of the present invention, it is possible to provide a semiconductor light emitting device in which the wiring is simple and the reliability is improved.
또한, 다양한 전기적 연결구조가 가능하며, 칩의 설계 자유도가 높은 반도체 발광장치를 제공할 수 있다.In addition, it is possible to provide a semiconductor light emitting device having various electrical connection structures and high degree of design freedom of the chip.
도 1은 본 발명의 일 실시형태에 따른 반도체 발광장치를 개략적으로 나타내는 도면이다.
도 2는 도 1에 도시된 반도체 발광장치를 상면에서 바라본 개략적인 도면이다.
도 3은 본 발명의 일 실시형태에 따른 반도체 발광장치에 적용될 수 있는 회로도이다.
도 4는 기본적인 n-p 접합의 구현 예를 개략적으로 나타내는 단면도이다.
도 5는 중간접속단자와 연결되는 지점에서의 n-p 접합의 구현 예를 개략적으로 나타내는 도면이다.
도 6 및 도 7은 기본적인 n-n 접합의 구현 예를 개략적으로 나타내는 단면도이다.
도 8은 중간접속단자와 연결되는 지점에서의 n-n 접합의 구현 예를 개략적으로 나타내는 도면이다.
도 9 및 도 10은 기본적인 p-p 접합의 구현 예를 개략적으로 나타내는 단면도이다.
도 11은 중간접속단자와 연결되는 지점에서의 p-p 접합의 구현 예를 개략적으로 나타내는 도면이다.
도 12는 본 발명의 일 실시형태에 따른 반도체 발광장치가 별도의 기판에 실장된 형태를 개략적으로 나타내는 도면이다.
도 13 및 도 14는 본 발명의 일 실시형태에 따른 반도체 발광장치에 적용될 수 있는 회로 구조를 개략적으로 나타낸 도면이다. 1 is a view schematically showing a semiconductor light emitting device according to an embodiment of the present invention.
FIG. 2 is a schematic view of the semiconductor light emitting device shown in FIG. 1 viewed from above.
3 is a circuit diagram that can be applied to a semiconductor light emitting device according to an embodiment of the present invention.
Figure 4 is a cross-sectional view schematically illustrating an implementation of a basic np junction.
5 is a view schematically showing an embodiment of an np junction at a point connected to an intermediate connection terminal.
Figures 6 and 7 are cross-sectional views schematically illustrating an implementation of a basic nn junction.
8 is a view schematically showing an embodiment of nn junction at a point connected to an intermediate connection terminal.
9 and 10 are cross-sectional views schematically showing an implementation example of a basic pp junction.
11 is a view schematically showing an implementation example of pp junction at a point connected to an intermediate connection terminal.
12 is a view schematically showing a form in which a semiconductor light emitting device according to an embodiment of the present invention is mounted on a separate substrate.
13 and 14 are diagrams schematically showing a circuit structure applicable to a semiconductor light emitting device according to an embodiment of the present invention.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.
그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
However, the embodiments of the present invention can be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. Further, the embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. Accordingly, the shapes and sizes of the elements in the drawings may be exaggerated for clarity of description, and the elements denoted by the same reference numerals in the drawings are the same elements.
도 1은 본 발명의 일 실시형태에 따른 반도체 발광장치를 개략적으로 나타내는 도면이고, 도 2는 도 1에 도시된 반도체 발광장치를 상면에서 바라본 개략적인 도면이며, 도 3은 본 발명의 일 실시형태에 따른 반도체 발광장치에 적용될 수 있는 회로도이다. 우선, 도 1 및 도 2를 참조하면, 본 실시형태에 따른 반도체 발광장치(100)는 도전성 기판(11)과, 상기 도전성 기판(11)에 배치되며, 제1 및 제2 도전형 반도체층과 그 사이에 위치한 활성층을 갖는 복수의 발광구조물(10)과, 상기 복수의 발광구조물(10)이 구동 가능한 LED 구동 회로를 구성하도록 상기 복수의 발광구조물(10)을 선택적으로 연결하는 복수의 전기 연결부(e)와, 상기 도전성 기판(11)과 상기 복수의 발광구조물(10) 사이에 형성된 절연층과, 상기 LED 구동 회로의 제1 및 제2 단에 관련된 발광구조물(10)의 해당 도전형 반도체층과 각각 연결된 제1 및 제2 외부 접속단자(A, B)와, 상기 LED 구동 회로 내의 중간 접점과 관련된 발광구조물(10)의 해당 도전형 반도체층을 상기 도전성 기판(11)에 연결하도록 상기 절연층을 관통하여 형성된 복수의 도전성 비아를 포함하고, 상기 도전성 기판(11)은 중간접속단자(C)로 제공되며, 상기 LED 구동 회로는 상기 제1 외부접속단자(A)와 상기 중간접속단자(C) 사이의 제1 서브회로와 상기 중간접속단자(C)와 제 외부접속단자(B) 사이의 제2 서브회로를 포함할 수 있다.
FIG. 1 is a schematic view showing a semiconductor light emitting device according to an embodiment of the present invention, FIG. 2 is a schematic view of the semiconductor light emitting device shown in FIG. 1 viewed from above, and FIG. 3 is a cross- FIG. 2 is a circuit diagram that can be applied to the semiconductor light emitting device according to the first embodiment. 1 and 2, a semiconductor
도 2에 도시된 바와 같이, 본 실시형태에 따른 반도체 발광장치(100)에 외부 전원을 인가하기 위한 상기 제1 및 제2 외부접속단자(A, B)는 반도체 발광장치(100)의 상면에 형성될 수 있으며, 상기 중간접속단자(C)는 반도체 발광장치(100)의 하면, 즉, 복수의 발광구조물(10)이 배치된 도전성 기판(11)의 하면이 될 수 있다. 복수의 발광구조물(10)은, 반도체 발광장치(100) 내부에서 점선으로 표시된 복수의 전기연결부(e)를 통해 서로 전기적으로 연결될 수 있으며, 발광구조물(10) 내부에 형성된 도전성 비아(미도시)를 통해 도전성 기판(11)과 전기적으로 연결되어 반도체 발광장치(100)의 하면에서 중간접속단자(C)를 형성할 수 있다. 다만, 도 2에서는 이해를 돕기 위해 중간접속단자(C)를 점으로 도시하였으나, 점으로 표시된 부분은 상기 발광구조물(100)이 구동 가능한 LED 구동 회로 내의 중간 접점에 해당하는 지점으로, 상기 도전성 기판(11) 하면 전체가 중간접속단자(C)에 해당한다.
2, the first and second external connection terminals A and B for applying external power to the semiconductor
도 3은 도 2에 도시된 반도체 발광장치에 적용될 수 있는 LED 구동회로의 일 실시형태를 나타낸 도면이다. 도 3에서 하나의 다이오드는 발광 다이오드로서, 도 2의 하나의 발광구조물(10)에 대응한다. 본 발명의 일 실시형태에 따른 발광장치(100)를 구성하는 발광구조물(10)이 구동 가능한 LED 구동회로(100a)는, 상기 제1 외부접속단자(A)와 상기 중간접속단자(C) 사이의 제1 서브회로(100a-1)와 상기 중간접속단자(C)와 상기 제2 외부접속단자(B) 사이의 제2 서브회로(100a-2)를 포함할 수 있다. 도 3에 도시된 LED 구동 회로(100a)는 소위 사다리망 회로로 이루어진 제1 및 제2 서브회로(100a-1, 100a-2) 2개가 직렬 연결되고, 총 28개의 발광구조물(10)을 구비하는 구조를 나타낸다. 본 발명의 일 실시형태에 따른 반도체 발광장치(100)의 제1 및 제2 외부접속단자(A, B)는 구동 회로의 측면에서 제1 및 제2 단(A, B)에 대응하고, 상기 반도체 발광장치(100)의 중간접속단자(C)는 구동 회로의 측면에서 중간접점(C)에 해당한다.
FIG. 3 is a diagram showing an embodiment of an LED driving circuit applicable to the semiconductor light emitting device shown in FIG. 2. FIG. In Fig. 3, one diode corresponds to one
본 실시형태에서, 도 3에 도시된 LED 구동회로(100a)의 제1 단(A)과 중간접점(C) 사이에 위치하는 제1 서브회로(100a-1)는, 도 2의 위쪽에 위치한 14개의 발광구조물(10)에 대응하며, 도 3의 중간접점(C)과 제2 단(B) 사이에 위치하는 제2 서브회로(100a-2)는, 도 2의 아래쪽에 위치한 14개의 발광구조물(10)에 대응한다. 여기서, 중간접속단자(C)에 연결된 4개의 다이오드(a, b)는 도 2의 4개의 발광구조물(a, b)에 각각 대응하며, 각각의 발광구조물(a, b)로부터 연장되는 도전성 비아를 통해 상기 도전성 기판(11)과 발광구조물(a, b)이 직접 연결되므로, 2 개의 제1 및 제2 서브회로(100a-1, 100a-2)를 연결하기 위한 와이어 또는 도전형 컨택층 등을 이용한 긴 배선구조가 요구되지 않는다. 또한, 도전성 비아를 통해 칩 전체 면적에 걸쳐 원하는 위치에서 자유롭게 전기적 연결을 형성할 수 있으므로, 칩의 설계 자유도가 높다.
In the present embodiment, the
본 발명의 일 실시형태에 따른 반도체 발광장치(100)는, 제1 및 제2 외부접속단자(A, B)와 중간접속단자(C)를 포함하는 3개의 접속단자를 구비함으로써 제1 및 제2 외부접속단자(A, B) 사이에 인가되는 최대 피크 전압 값을 감소시킬 수 있다. 예를 들어, LED 구동 회로(100a)를 구동하기 위해, 제1 및 제2 단자(A, B) 사이에 80V의 전압이 인가되어야 하는 경우, 상기 중간접속단자(C)를 외부 전원과 접속되는 일 단자로 이용하면 상기 LED 구동 회로(100a)의 제1 및 제2 서브 회로(100a-1, 100a-2)에 인가되는 전압을 반(40V)으로 낮출 수 있다. 본 발명과 같이, 상기 복수의 발광구조물(10)을 전기적으로 연결하기 위한 전기 연결부(e)가 발광구조물(10) 내부에 배치되는 경우, 상기 제1, 제2 도전형 반도체층과 도전성 기판(11)을 전기적으로 분리하기 위해 그 내부에 박막 형태의 절연층이 형성되고, 상기 절연층에 높은 전압이 인가되는 경우, 상기 절연층의 단락으로 인해 칩 자체에 손상을 일으키는 문제가 발생할 수 있다. 그러나, 본 실시형태에 따르면, 상기 제1 및 제2 단(A, B) 사이에 중간 접점(C)을 중간접속단자(C)로 이용함으로써, 상기 제1 및 제2 외부접속단자(A, B) 사이에 인가되는 전압을 반으로 낮추어 절연층의 단락을 방지함으로써 반도체 발광장치의 신뢰성을 향상시킬 수 있다.
The semiconductor
도 3에 도시된 실시형태와 같은 회로 구조를 갖기 위한 기본적인 전기 연결구조는 3 가지로, 도 3에 도시된 바와 같이, n-p 접합, n-n 접합 및 p-p 접합이 이에 해당한다. 이러한 기본 접합들을 이용하여 다양한 개수의 발광 다이오드와 회로 구조를 갖는 교류 구동 발광장치를 얻을 수 있으며, 이러한 접합 구조에 해당하는 구체적인 발광구조물의 형태는 도 4 내지 도 11을 통해 설명하기로 한다.
3, there are three basic electrical connection structures for achieving the same circuit structure as the embodiment shown in Fig. 3, and the np junction, the nn junction, and the pp junction, as shown in Fig. 3, correspond to this. An AC driving light emitting device having various numbers of light emitting diodes and circuit structures can be obtained by using these basic junctions. The specific form of the light emitting structure corresponding to such a junction structure will be described with reference to FIG. 4 to FIG.
본 실시형태에 따른 반도체 발광장치(100)를 구성하는 복수의 발광구조물(10)은, 도전성 기판(10)과 상기 도전성 기판(10) 상에 배치되며, 제1 및 제2 도전형 반도체층(21, 23)과 그 사이에 위치한 활성층(22)을 포함할 수 있다. 상기 복수의 발광구조물(10)이 구동 가능한 LED 구동 회로를 구성하도록 상기 복수의 발광구조물(10)을 선택적으로 연결하는 복수의 전기 연결부(21a, 23a)는, 상기 LED 구동 회로(100a)의 제1 및 제2 단(A, B)에 관련된 발광구조물(10)의 해당 제1 및 제2 도전형 반도체층(21, 23)과 각각 연결될 수 있다.
The plurality of light emitting
보다 구체적으로, LED 구동 회로(100a)의 제1 및 제 2단(A, B)에 관련된 발광구조물(10)을 선택적으로 연결하는 복수의 전기 연결부(21a, 23a)는 상기 제1 도전형 반도체층(21)과 연결되는 제1 전기 연결부(21a)와, 상기 제2 도전형 반도체층(23a)과 전기적으로 연결되는 제2 전기 연결부(23a)를 구비할 수 있다. 상기 제1 전기 연결부(21a) 상에는 제1 도전형 반도체층(21), 활성층(22) 및 제2 도전형 반도체층(23)이 순차적으로 형성될 수 있으며, 상기 제1 전기 연결부(21a), 제1 도전형 반도체층(21) 및 활성층(22)을 관통하여 상기 제2 도전형 반도체층(23)과 접속되도록 형성되되, 상기 제1 전기연결부(21a), 제1 도전형 반도체층(21) 및 활성층(22)과 전기적으로 분리되어 상기 도전성 기판(11)과 연결되도록 형성된 도전성 비아(v)를 구비하도록 제2 전기 연결부(23a)가 형성될 수 있다. 이때, 상기 도전성 비아(v)와 연결된 도전성 기판(11)은 중간접속단자(C)로 기능 할 수 있다.
More specifically, the plurality of
우선, 도 4는 기본적인 n-p 접합의 구현 예를 개략적으로 나타내는 단면도이다. 구체적으로, 도 4(a)는 도 4(b)에 나타난 회로 구조를 구현하기 위한 것으로, 도 4를 참조하면, 도전성 기판(11) 상에 서로 n-p 접합을 형성하는 제1 및 제2 발광구조물(10, 10')이 배치된다. 제1 및 제2 발광구조물(10, 10')은 제1 전기 연결부(21a) 상에 제1 도전형 반도체층(21), 활성층(22) 및 제2 도전형 반도체층(23)이 순차적으로 적층되어 형성되며, 도전성 기판(11)과 상기 발광구조물(10, 10') 사이에 제2 도전형 반도체층(23) 내부에서 접속되는 도전성 비아(v)를 제1 전기연결부(21a), 제1 도전형 반도체층(21) 및 활성층(22)으로부터 분리시키기 위한 절연체(30)가 형성될 수 있다. 상기 제1 발광구조물(10)의 제2 전기연결부(23a)는 제2 발광구조물(10')의 제1 전기연결부(21a)와 연결된다. 다만, n-p 접합의 경우는 단독으로 교류 구동에 사용되기보다는 다른 발광구조물과 연결되어 전체 소자를 구성하므로, 제2 발광구조물(10')에 구비된 제2 전기 연결부(23a), 즉, 도전성 비아(v)는 외부 전기 신호를 인가하기 위한 구조가 아닌 다른 발광구조물과 전기적으로 연결된 상태로 이해할 수 있다.
First, FIG. 4 is a cross-sectional view schematically showing an implementation example of a basic np junction. 4A and 4B. Referring to FIG. 4, the first and second
제1 전기 연결부(21a)는 제1 도전형 반도체층(21) 하부에 형성되며, 전기 연결 기능 외에도 오믹 컨택 및 광 반사 기능을 수행할 수 있다. 제2 전기 연결부(23a)는 제2 도전형 반도체층(23)과 전기적으로 연결되며, 제1 전기 연결부(21a), 제1 도전형 반도체층(21) 및 활성층(22)을 관통하는 도전성 비아(v)를 구비하여 제2 도전형 반도체층(23)과 접속될 수 있다. 제1 및 제2 발광구조물(10, 10')은 제1 발광구조물(10)의 제2 전기 연결부(23a), 즉, 도전성 비아(v)와 제2 발광구조물(10')의 제1 전기연결부(21a)가 전도성 기판(11)을 통하여 서로 전기적으로 연결될 수 있다. 이러한 전기 연결 구조를 가짐에 따라, 외부에서 교류 전원이 인가되더라도 반도체 발광장치(100)의 동작이 가능해진다.
The first
본 실시 형태에서, 제1 및 제2 도전형 반도체층(21, 23)은 각각 p형 및 n형 반도체층이 될 수 있으며, 질화물 반도체로 이루어질 수 있다. 따라서, 이에 제한되는 것은 아니지만, 본 실시 형태의 경우, 제1 및 제2 도전형은 각각 p형 및 n형 의미하는 것으로 이해될 수 있다. 제1 및 제2 도전형 반도체층(21, 23)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 가지며, 예컨대, GaN, AlGaN, InGaN 등의 물질이 이에 해당 될 수 있다. 제1 및 제2 도전형 반도체층(21, 23) 사이에 형성되는 활성층(22)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조로 이루어질 수 있다. 다중 양자우물 구조의 경우, 예컨대, InGaN/GaN 구조가 사용될 수 있다.
In the present embodiment, the first and second conductivity type semiconductor layers 21 and 23 may be p-type and n-type semiconductor layers, respectively, and may be made of a nitride semiconductor. Thus, although not limited thereto, in the case of the present embodiment, it can be understood that the first and second conductivity types mean p-type and n-type, respectively. The first and second conductivity type semiconductor layers 21 and 23 may be formed of Al x In y Ga (1-xy) N composition formula (0? X? 1, 0? Y ? 1 , 0? X + For example, GaN, AlGaN, InGaN, or the like. The
상술한 바와 같이, 제1 전기 연결부(21a)는 활성층(22)에서 방출된 빛을 반도체 발광장치(100)의 상부, 즉, 제2 도전형 반도체층(23) 방향으로 반사하는 기능을 수행할 수 있으며, 나아가, 제1 도전형 반도체층(21)과 오믹 컨택을 이루는 것이 바람직하다. 이러한 기능을 고려하여, 제1 전기 연결부(21a)는 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있다. 이 경우, 자세하게 도시하지는 않았으나, 제1 전기 연결부(21a)는 2층 이상의 구조로 채용되어 반사 효율을 향상시킬 수 있으며, 구체적인 예로서, Ni/Ag, Zn/Ag, Ni/Al, Zn/Al, Pd/Ag, Pd/Al, Ir/Ag. Ir/Au, Pt/Ag, Pt/Al, Ni/Ag/Pt 등을 들 수 있다.
The first
도전성 기판(11)은 반도체 발광장치(100)를 제조함에 있어서, 레이저 리프트 오프 등의 공정에서 제1 및 제2 발광구조물(10, 10')을 지지하는 지지체의 역할을 수행하며, 또한, 제1 및 제2 발광구조물(10, 10')을 전기적으로 연결한다. 도전성 물질의 경우, Au, Ni, Al, Cu, W, Si, Se, GaAs 중 하나 이상을 포함하는 물질, 예컨대, Si에 Al이 도핑된 형태의 물질을 이용하여 도전성 기판(11)을 형성할 수 있다. 이 경우, 선택된 물질에 따라, 도전성 기판(11)은 도금 또는 본딩 접합 등의 방법으로 형성될 수 있을 것이다.
The
제2 전기 연결부(23a)에 구비되는 도전성 비아(v)는 제2 도전형 반도체층(23)과 접속되며, 접촉 저항이 낮아지도록 개수, 형상, 피치, 제2 도전형 반도체층(23)과의 접촉 면적 등이 적절히 조절될 수 있다. 본 실시 형태의 경우, 도전성 비아(v)는 제2 도전형 반도체층(23)과 그 내부에서 접속되어 있으나, 실시 형태에 따라, 도전성 비아(v)는 제2 도전형 반도체층(23)의 표면과 접속되도록 형성될 수도 있을 것이다. 도전성 비아(v)는 활성층(22), 제1 도전형 반도체층(21) 및 제1 전기연결부(21a)와는 전기적으로 분리될 필요가 있으므로, 도전성 비아(v)와 이들 사이에는 절연체(30)가 형성된다. 절연체(30)는 전기 절연성을 갖는 물질이라면 어느 것이나 채용 가능하지만, 빛을 최소한으로 흡수하는 것이 바람직하므로, 예컨대, SiO2, SiOxNy, SixNy 등의 실리콘 산화물, 실리콘 질화물을 이용할 수 있을 것이다.
The conductive vias v provided in the second
본 실시 형태와 같이, 제2 전기 연결부(23a)를 제2 도전형 반도체층(23)을 통하여 그 하부에 형성할 경우, 제2 도전형 반도체층(23) 상면에 따로 전극을 형성할 필요가 없다. 이에 따라, 제2 도전형 반도체층(23) 상면으로 방출되는 빛의 양이 증가될 수 있다. 이 경우, 활성층(22)의 일부에 도전성 비아(v)가 형성되어 발광 영역이 줄어들기는 하지만, 제2 도전형 반도체층(23) 상면의 전극이 없어짐으로써 얻을 수 있는 광 추출 효율 향상 효과가 더 크다고 할 수 있다. 한편, 본 실시 형태에 따른 반도체 발광장치(100)는 제2 도전형 반도체층(23) 상면에 전극이 배치되지 않음에 따라 전체적인 전극의 배치가 수직 전극 구조보다는 수평 전극 구조와 유사하다고 볼 수 있지만, 제2 도전형 반도체층(23) 내부에 형성된 도전성 비아(v)에 의하여 전류 분산 효과가 충분히 보장될 수 있다. 또한, 도 4에 도시된 바와 같이, 제2 도전형 반도체층(23) 상면에는 요철 구조가 형성될 수 있으며, 이러한 요철 구조에 의하여, 활성층(22) 방향으로부터 입사된 빛이 외부로 방출될 확률이 증가될 수 있다.
When the second
도 5는 중간접속단자(C)와 연결되는 지점에서의 n-p 접합의 구현 예를 개략적으로 나타내는 도면으로, 구체적으로, 도 5(a)는 도 5(b)에 도시된 회로 구조를 구현하기 위한 것이다. 도 5를 참조하면, 도전성 기판(11) 상에 서로 n-p 접합을 형성하는 제1 및 제2 발광구조물(10, 10')이 배치되며, 상기 제1 및 제2 발광구조물(10, 10')은 서로 전기적으로 연결된 구조를 갖는다. 상기 제1 및 제2 발광구조물(10, 10')은 제1 도전형 반도체층(21), 활성층(22) 및 제2 도전형 반도체층(23)이 순차적으로 적층된 구조를 구비하며, 서로 간의 전기적 연결을 위하여 제1 및 제2 전기 연결부(21a, 23a)를 갖는다.
5 is a view schematically showing an implementation example of an np junction at a point where it is connected to the intermediate connection terminal C. Specifically, Fig. 5 (a) is a cross- will be. Referring to FIG. 5, first and second
제1 전기연결부(21a)는 제1 도전형 반도체층(21) 하부에 형성되고, 제2 전기연결부는 제2 도전형 반도체층(23)과 전기적으로 연결되며, 제1 전기연결부(21a), 제1 도전형 반도체층(21) 및 활성층(22)을 관통하는 도전성 비아(v)를 구비하여 제2 도전형 반도체층(23)과 접속될 수 있다. 제1 및 제2 발광구조물(10, 10')은 제1 발광구조물(10)의 제2 전기 연결부, 즉, 도전성 비아(v)와 제2 발광구조물(10')의 제1 전기 연결부(21a)가 도전성 기판(11)을 통해 서로 전기적으로 연결된다. 이러한 구조를 가짐에 따라, 제2 발광구조물(10')과 연결된 도전성 기판(11)은 중간접속단자(C)로 기능할 수 있다.
The first
도 6 및 도 7은 기본적인 n-n 접합의 구현 예를 개략적으로 나타내는 단면도로, 구체적으로, 도 6(a)와 도 7(a)는 각각 도 6(b)와 도 7(b)에 나타난 회로 구조를 구현하기 위한 것이다. 우선, 도 6을 참조하면, 도전성 기판(11) 상에 서로 n-n 접합을 형성하는 제1 및 제2 발광구조물(10, 10')이 배치된다. 제1 및 제2 발광구조물(10, 10')은 제1 전기연결부(121a) 상에 제1 도전형 반도체층(121), 활성층(122) 및 제2 도전형 반도체층(123)이 순차적으로 적층된 구조를 갖는다. 이 경우, 제2 도전형 반도체층(123)과 내부에서 접속되는 도전성 비아(v)를 제1 전기 연결부(121a), 제1 도전형 반도체층(121) 및 활성층(122)과 전기적으로 분리시키기 위하여 절연체(130)가 형성된다.
Figs. 6 and 7 are cross-sectional views schematically showing an embodiment of a basic nn junction. More specifically, Figs. 6 (a) and 7 (a) . ≪ / RTI > First, referring to FIG. 6, first and second
n-n 접합을 형성하기 위하여, 제1 및 제2 발광구조물(10, 10')의 제2 전기 연결부(123a)가 서로 연결될 필요가 있으며, 이를 위해, 도 6에 도시된 바와 같이, 제2 전기 연결부(123a)는 도전성 기판(111)에 평행한 방향으로 연장된 부분에 의하여 제1 및 제2 발광구조물(10, 10')에 각각 구비된 도전성 비아(v)를 연결할 수 있다. 전기 연결부를 통한 접속방식 외에도, 도 7에 도시된 바와 같이, 제2 도전형 반도체층(123)을 이용할 수 있다. 제1 및 제2 발광구조물(10, 10')은 제2 도전형 반도체층(123)을 서로 공유할 수 있으며, 이 경우, 각각에 구비된 도전성 비아(v)를 따로 연결하지 않더라도 n-n 접합을 구현할 수 있다.
the second
도 8은 중간접속단자(C)와 연결되는 지점에서의 n-n 접합의 구현 예를 개략적으로 나타내는 도면으로, 구체적으로, 도 8(a)는 도 8(b)에 도시된 회로 구조를 구현하기 위한 것이다. 도 8을 참조하면, 도전성 기판(111) 상에 배치된 제1 및 제2 발광구조물(10, 10')이 n-n 접합을 형성하기 위하여, 제1 및 제2 발광구조물(10, 10')의 제2 도전형 반도체층(123)이 도전성 비아(v)와 도전성 기판(111)을 통해 서로 전기적으로 연결된다. 이 경우, 상기 도전성 기판(111)이 제1 및 제2 발광구조물(10, 10')과 연결됨에 따라, 중간접속단자(C)로 기능할 수 있다.
8 is a schematic view showing an embodiment of the nn junction at a point where it is connected to the intermediate connection terminal C; specifically, Fig. 8 (a) will be. Referring to FIG. 8, the first and second
도 9 및 도 10은 기본적인 p-p 접합의 구현 예를 개략적으로 나타내는 단면도로, 구체적으로, 도 9(a)와 도 10(a)는 각각 도 9(b)와 도 10(b)에 나타난 회로 구조를 구현하기 위한 것이다. 도 9 및 도 10을 참조하면, 도전성 기판(211) 상에 서로 p-p 접합을 형성하는 제1 및 제2 발광구조물(10, 10')이 배치된다. 제1 및 제2 발광구조물(10, 10')은 제1 전기연결부(221a) 상에 제1 도전형 반도체층(221), 활성층(222) 및 제2 도전형 반도체층(223)이 순차적으로 적층된 구조를 갖는다. 이 경우, 제2 도전형 반도체층(223)과 내부에서 접속되는 도전성 비아(v)를 제1 전기연결부(221a), 제1 도전형 반도체층(221) 및 활성층(222)과 전기적으로 분리시키기 위하여 절연체(230)가 형성된다.
Figs. 9 and 10 are cross-sectional views schematically showing an embodiment of a basic pp junction. Specifically, Figs. 9 (a) and 10 (a) . ≪ / RTI > Referring to FIGS. 9 and 10, first and second
p-p 접합을 형성하기 위하여, 제1 및 제2 발광구조물(10, 10')의 제1 전기연결부(221a)가 서로 연결될 필요가 있다. 이 경우, 도전성 비아(v)는 전체 교류 발광장치를 함께 구성하는 다른 발광구조물(미도시)과 연결될 수 있을 것이다. p-p 접합의 예로써, 도 9에 도시된 바와 같이 연결 금속층(240)을 따로 배치하여 제1 및 제2 발광구조물(10, 10')에 각각 구비된 제1 전기연결부(221a)를 연결할 수 있다. 이와는 달리, 연결 금속층을 따로 채용하지 않고, 도 10에 도시된 바와 같이, 제1 및 제2 발광구조물(10, 10')에 대하여 제1 전기연결부(221a)를 공유하는 구조도 가능할 것이다.
pp junction, the first
도 11은 중간접속단자(C)와 연결되는 지점에서의 p-p 접합의 구현 예를 개략적으로 나타내는 도면으로, 구체적으로, 도 11(a)는 도 11(b)에 도시된 회로 구조를 구현하기 위한 것이다. 도 11을 참조하면, p-p 접합을 형성하기 위하여, 도 11에 도시된 바와 같이, 도전성 기판(211)을 통하여 제1 및 제2 발광구조물(10, 10')에 각각 구비된 제1 전기 연결부(221a)를 연결할 수 있다. 이때, 상기 제1 및 제2 발광구조물(10, 10')의 제1 전기연결부(221a)와 연결된 도전성 기판(211)은 반도체 발광장치의 하면에서 중간접속단자(C)로 기능할 수 있으며, 전술한 바와 같이, 도전성 기판(211)을 통해 도 5, 도 8 등에 도시된 중간접속단자(C)와 공통의 전극을 형성할 수 있다.
11A and 11B are diagrams schematically showing an example of implementation of pp junction at a point where it is connected to the intermediate connection terminal C. Specifically, FIG. 11A shows a schematic view of a circuit for implementing the circuit structure shown in FIG. 11B will be. 11, in order to form a pp junction, a first electrical connection portion (not shown) provided in each of the first and second
도 12는 본 발명의 일 실시형태에 따른 반도체 발광장치가 별도의 기판에 실장된 형태를 개략적으로 나타내는 도면이다. 도 12를 참조하면, 회로 패턴이 형성된 회로 기판(50) 상에, 4개의 반도체 발광장치(100)가 배치될 수 있다. 이에 제한되는 것은 아니나, 각각의 반도체 발광장치(100)는 도 3에 도시된 회로 구조를 가지는 것으로 이해할 수 있으며, 도 3에 도시된 회로 구조가 각각 직렬, 병렬 또는 직렬과 병렬이 혼용된 구조로 연결될 수 있다.
12 is a view schematically showing a form in which a semiconductor light emitting device according to an embodiment of the present invention is mounted on a separate substrate. Referring to FIG. 12, four semiconductor
회로 기판(50)은, 상기 복수의 반도체 발광장치(100)와 전기적으로 연결되는 PCB 기판일 수 있다. 구체적으로, PCB 기판 상면에는 복수의 반도체 발광장치(100)가 실장될 수 있으며, 반도체 발광장치(100)가 실장된 반대면, 즉, 기판(50)의 하면에는 상기 반도체 발광장치(100)로 전원을 공급하기 위한 배선 구조와 상기 반도체 발광장치(100)로 전원을 공급하기 위한 별도의 전원 공급 장치(미도시)가 형성될 수 있다. 상기 PCB 기판은 에폭시, 트리아진, 실리콘, 폴리이미드 등을 함유하는 유기 수지 소재 및 기타 유기 수지 소재로 형성되거나, AlN, Al2O3 등의 세라믹 소재, 또는 금속 및 금속화합물을 소재로 하여 형성될 수 있으며, 구체적으로는 메탈 PCB의 일종인 MCPCB일 수 있다.
The
다만, 본 발명에 적용될 수 있는 회로 기판(50)은, 인쇄 회로 기판(PCB)에 한정되는 것은 아니고, 반도체 발광장치(100)가 실장된 면과 그 대향하는 면 모두에 반도체 발광장치(100)를 구동하기 위한 배선 구조가 형성된 기판이면 어느 것이나 가능하다. 구체적으로, 기판의 표면 및 이면에는 각각의 반도체 발광장치(100)와 전기적으로 접속하기 위한 배선이 형성될 수 있으며, 상기 회로 기판(50)의 반도체 발광장치(100)가 실장되는 면에 형성되는 배선은, 스루홀이나 범프(미도시)를 통하여 그 이면에 형성되는 배선에 접속될 수 있다.
However, the
구체적으로, 도 12(a)를 참조하면, 회로 기판(50)에 형성된 패턴(50a) 상에 4 개의 반도체 발광장치(100)가 실장되어, 각각의 반도체 발광장치(100)의 중간접속단자(C)와 패턴(50a)이 전기적으로 연결될 수 있다. 상기 복수의 반도체 발광장치(100) 각각은 제1 및 제2 외부접속단자(A, B)를 통해 순차적으로 직렬 연결되며, 구체적으로, 도 3에 도시된 회로 구조(100a) 4개가 직렬 연결된 형태로 이해될 수 있을 것이다. 예를 들어, 하나의 반도체 발광장치(100)가 55VAC에서 동작하는 경우, 4개의 반도체 발광장치(100)를 구동하기 위해 회로 기판(50) 상에 형성되는 제1 및 제2 전극 패드(51, 52) 사이에는 220VAC가 인가될 수 있다.
12 (a), four semiconductor
본 실시형태에 따른 반도체 발광장치(100)를 구성하는 복수의 발광구조물(10) 중 적어도 일부는, 도전성 비아(v), 제1 및 제2 전기 접속부(21a, 23a)와 연결된 도전성 기판(11) 자체가 중간접속단자(C)로 기능하므로, 인접한 반도체 발광wk자장치(100)와의 와이어 연결을 위한 전극 패드의 위치를 자유롭게 설계할 수 있다. 예를 들어, 도 12에 도시된 바와 같이, 전극 패드로 기능하는 제1 및 제2 외부접속단자(A, B)를 반도체 발광장치의 마주보는 코너에 형성하는 경우, 인접한 반도체 발광장치 사이의 배선 구조가 보다 간단하게 이루어질 수 있으므로, 와이어에 의한 빛 가림 현상을 감소시키고, 배선 공정의 신뢰성을 향상시킬 수 있다.
At least a part of the plurality of light emitting
한편, 도 12(b)는, 도 12(a)에 도시된 회로구조와는 달리, 4개의 반도체 발광장치(100)가 직렬 및 병렬로 연결된 구조로 이해될 수 있다. 구체적으로, 각각 2개의 반도체 발광장치(100)가 서로 직렬 연결되며, 직렬로 연결된 2개의 반도체 발광장치 두 쌍이 서로 병렬 연결된다. 본 실시형태의 경우, 하나의 반도체 발광장치(100)가 도 3에 도시된 회로 구조(100a)를 갖는 것으로 이해될 수 있으며, 이때, 제1 및 제2 외부접속단자(A, B)를 공통 전극에 연결한 후, 제1 및 제2 외부접속단자(A, B)와 중간접속단자(C)에 외부 교류 전원을 인가함으로써 간단한 방법으로 110VAC용 반도체 발광장치 패키지를 구현할 수 있다.
On the other hand, FIG. 12 (b) can be understood as a structure in which four semiconductor
도 13 및 도 14는 본 발명의 일 실시형태에 따른 반도체 발광장치에 적용될 수 있는 회로 구조를 개략적으로 나타낸 도면이다. 우선, 도 13을 참조하면, 본 실시형태에 적용되는 반도체 발광장치의 LED 구동회로(101a)는, 총 29개의 발광 다이오드를 포함하는 소위 사다리망 회로 구조를 갖는다. 본 실시형태에 따르면, 교류 전압의 서로 다른 반주기(예를 들면, 제1 및 제2 반주기)에서 구동되는 2개의 전류루프를 가질 수 있으며, 구체적으로, 제1 반주기에서 동작하는 발광 다이오드는 제1 외부접속단자(A)로부터 각각의 분기점을 기준으로 차례로 2개, 1개, 2개, 1개, 2개, 1개, 2개, 1개, 2개로, 총 17개가 되고, 제2 반주기에서 동작하는 발광 다이오드는 제2 외부접속단자(B)로부터 각각의 분기점을 기준으로 차례로 2개, 1개, 2개, 1개, 2개, 1개, 2개, 1개, 2개, 1개, 2개로 총 17개가 된다. 이때, 한 개씩 연결되는 총 5개의 발광 다이오드는 교류 전압의 전체 주기에 걸쳐서 연속적으로 구동될 수 있으며, 본 실시형태와 같이, 전체 주기에 걸쳐 연속적으로 구동되는 발광 다이오드보다 제1 및 제2 반주기에서만 각각 구동되는 발광 다이오드의 수를 많게 함으로써, 교류 구동시 발광 다이오드에 역방향으로 걸리는 전압을 감소시킬 수 있다.
13 and 14 are diagrams schematically showing a circuit structure applicable to a semiconductor light emitting device according to an embodiment of the present invention. First, referring to FIG. 13, the
이와는 달리, 제1 및 제2 반주기에서만 각각 구동되는 발광 다이오드보다 전체 주기에 걸쳐 연속적으로 구동되는 발광 다이오드의 수를 많게 하는 경우, 연속적으로 발광하는 다이오드의 수가 많아져 발광 효율이 향상되는 효과를 얻을 수 있다. 따라서, 발광 다이오드에 역으로 걸리는 전압과 발광 소자의 발광 효율을 고려한 적절한 범위 내에서, 발광 다이오드의 개수와 연결 구조는 다양하게 변형될 수 있을 것이다.
On the contrary, when the number of LEDs continuously driven over the entire period is larger than that of the LEDs driven only in the first and second half periods, the number of consecutively emitting diodes is increased and the luminous efficiency is improved . Accordingly, the number of the light emitting diodes and the connection structure may be variously modified within an appropriate range in consideration of the voltage applied to the light emitting diode and the light emitting efficiency of the light emitting device.
본 실시형태에서, 상기 LED 구동회로(101a)는 상기 제1 단(A')과 중간접점(C') 사이에 연결된 제1 서브회로(101a-1)와, 상기 제2 단(B')과 상기 중간접점(C') 사이에 연결된 제2 서브회로(101a-2)로 구성될 수 있다. 도 3에 도시된 실시형태와는 달리, 상기 제1 및 제2 서브회로(101a-1, 101a-2)는 상기 중간접점(C')과 연결된 발광 다이오드를 공유하는 형태로 구성될 수 있다. 본 실시형태에서도, 상기 제1 및 제2 단(A')은 각각 도 1에 도시된 반도체 발광장치(100)의 제1 및 제2 외부접속단자(A, B)에 대응하도록 구성될 수 있으며, 상기 중간접점(C')은 도전성 기판(11)과 연결된 중간접속단자(C)로 기능할 수 있다. 이 경우, 상기 제1 및 제2 외부접속단자(A, B)는 외부 전원의 일단과 연결되고, 상기 중간접속단자(C)가 외부 전원의 타단과 연결됨으로써, 상기 LED 구동회로(10a)에 인가되는 구동 전압을 절반으로 낮출 수 있다.
The
도 14는 본 발명의 또 다른 실시형태에 따른 반도체 발광장치에 적용될 수 있는 회로 구조(102a)로, 도 14를 참조하면, 16개의 발광 다이오드가 제1 및 제2 단(A'', B'') 사이에서 서로 직렬 연결될 수 있다. 이때, 본 실시형태에 따른 반도체 발광장치를 구성하는 복수의 발광 다이오드의 중간 지점, 즉, 8번째와 9번째 발광 다이오드 사이의 중간 접점(C'')이 중간접속단자(C)로 기능할 수 있으며, 제1 및 제2 외부접속단자(A, B)와 중간접속단자(C)를 이용하여 다양한 전기적 연결구조를 형성할 수 있다. 다만, 본 발명의 일 실시형태에 따른 반도체 발광장치에 적용되는 회로 구조가 이에 제한되는 것은 아니며, 이 외에도 발광 다이오드의 개수, 연결 구조 등이 다양하게 변형된 형태의 회로가 본 발명의 일 실시형태에 따른 반도체 발광장치에 적용될 수 있을 것이다.
14 is a
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.The present invention is not limited to the above-described embodiments and the accompanying drawings, but is intended to be limited only by the appended claims. It will be apparent to those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. something to do.
A, B: 제1, 제2 외부접속단자 C: 중간접속단자
100: 반도체 발광장치 100a, 101a, 102a: LED 구동회로
100a-1, 101a-1, 102a-1: 제1 서브회로
100a-2, 101a-2, 102a-2: 제2 서브회로
10, 10': 발광구조물 11, 111, 211: 도전성 기판
21, 121, 221: 제1 도전형 반도체층 22, 122, 222: 활성층
23, 123, 223: 제2 도전형 반도체층 21a, 121a, 221a: 제1 전기연결부
23a, 123a, 323a: 제2 전기연결부 50: 회로기판
50a: 패턴 51, 52: 제1, 제2 전극 패드 A, B: first and second external connection terminals C: intermediate connection terminal
100: Semiconductor light emitting
100a-1, 101a-1, 102a-1:
100a-2, 101a-2, 102a-2:
10, 10 ':
21, 121, 221: first conductivity type semiconductor layers 22, 122, 222:
23, 123, 223: second conductivity
23a, 123a, 323a: second electrical connection part 50: circuit board
50a:
Claims (12)
상기 도전성 기판에 배치되며, 제1 및 제2 도전형 반도체층과 그 사이에 위치한 활성층을 갖는 복수의 발광구조물;
상기 복수의 발광구조물이 구동 가능한 LED 구동 회로를 구성하도록 상기 복수의 발광구조물을 선택적으로 연결하는 복수의 전기 연결부;
상기 도전성 기판과 상기 복수의 발광구조물 사이에 형성된 절연층;
상기 LED 구동 회로의 제1 및 제2 단에 관련된 발광구조물의 해당 도전형 반도체층과 각각 연결된 제1 및 제2 외부 접속 단자; 및
상기 LED 구동 회로 내의 중간 접점과 관련된 발광구조물의 해당 도전형 반도체층을 상기 도전성 기판에 연결하도록 상기 절연층을 관통하여 형성된 복수의 도전성 비아를 포함하고,
상기 도전성 기판은 중간접속단자로 제공되며, 상기 LED 구동 회로는 상기 제1 외부접속단자와 상기 중간접속단자 사이의 제1 서브 회로와 상기 중간접속단자와 상기 제2 외부접속단자 사이의 제2 서브 회로를 포함하며,
상기 복수의 전기 연결부 중 상기 중간 접점에 직접 연결되지 않은 전기 연결부는 상기 중간 접점이 연결된 도전성 기판과 전기적으로 절연되는 반도체 발광장치.
A conductive substrate;
A plurality of light emitting structures disposed on the conductive substrate and having first and second conductivity type semiconductor layers and an active layer disposed therebetween;
A plurality of electrical connections for selectively connecting the plurality of light emitting structures to form an LED driving circuit capable of driving the plurality of light emitting structures;
An insulating layer formed between the conductive substrate and the plurality of light emitting structures;
First and second external connection terminals respectively connected to the conductive type semiconductor layers of the light emitting structure related to the first and second stages of the LED driving circuit; And
And a plurality of conductive vias formed through the insulating layer to connect the conductive type semiconductor layer of the light emitting structure related to the intermediate contact in the LED driving circuit to the conductive substrate,
Wherein the conductive substrate is provided as an intermediate connection terminal, and the LED driving circuit includes a first sub circuit between the first external connection terminal and the intermediate connection terminal, a second sub circuit between the intermediate connection terminal and the second external connection terminal, Circuit,
Wherein the electrical connection portion that is not directly connected to the intermediate contact among the plurality of electrical connection portions is electrically insulated from the conductive substrate to which the intermediate contact is connected.
상기 제1 및 제2 서브회로는 서로 동일한 개수의 발광구조물을 포함하는 것을 특징으로 하는 반도체 발광장치.
The method according to claim 1,
Wherein the first and second sub circuits include the same number of light emitting structures.
상기 제1 및 제2 서브회로는 상기 중간 접점을 기준으로 대칭 구조를 갖는 것을 특징으로 하는 반도체 발광장치.
The method according to claim 1,
Wherein the first and second sub circuits have a symmetrical structure with respect to the intermediate contact point.
상기 LED 구동 회로는, 외부로부터 인가된 교류 전원에 의하여 구동하는 것을 특징으로 하는 반도체 발광장치.
The method according to claim 1,
Wherein the LED driving circuit is driven by an externally applied AC power supply.
상기 LED 구동 회로를 구동하기 위한 외부 전원의 일단은 상기 제1 외부접속단자와 연결되고, 상기 외부 전원의 타단은 상기 제2 외부접속단자와 연결되는 것을 특징으로 하는 반도체 발광장치.
The method according to claim 1 or 4,
Wherein one end of an external power source for driving the LED driving circuit is connected to the first external connection terminal and the other end of the external power source is connected to the second external connection terminal.
상기 LED 구동 회로를 구동하기 위한 외부 전원의 일단은 상기 제1 및 제2 외부접속단자와 연결되고, 상기 외부 전원의 타단은 상기 중간접속단자와 연결되는 것을 특징으로 하는 반도체 발광장치.
The method according to claim 1 or 4,
Wherein one end of an external power source for driving the LED driving circuit is connected to the first and second external connection terminals and the other end of the external power source is connected to the intermediate connection terminal.
상기 전기 연결부는, 상기 복수의 발광구조물의 동일한 도전형 반도체층을 연결하는 제1 전기연결부 및 상기 복수의 발광구조물의 다른 도전형 반도체층을 연결하는 제2 전기연결부를 포함하는 것을 특징으로 하는 반도체 발광장치.
The method according to claim 1,
Wherein the electrical connection portion includes a first electrical connection portion connecting the same conductivity type semiconductor layers of the plurality of light emitting structures and a second electrical connection portion connecting the other conductivity type semiconductor layers of the plurality of light emitting structures. Emitting device.
상기 제1 및 제2 도전형 반도체층 중 적어도 하나와 상기 도전성 기판을 연결하는 도전성 비아를 더 포함하는 것을 특징으로 하는 반도체 발광장치.
The method according to claim 1,
Further comprising conductive vias connecting at least one of the first and second conductive type semiconductor layers to the conductive substrate.
상기 제1 및 제2 전기연결부 중 적어도 하나는 도전성 비아로부터 상기 도전성 기판에 대하여 평행한 부분으로 연장된 부분에 의하여 다른 발광구조물과 연결된 것을 특징으로 하는 반도체 발광장치.
9. The method of claim 8,
Wherein at least one of the first and second electrical connections is connected to another light emitting structure by a portion extending from the conductive via to a portion parallel to the conductive substrate.
상기 도전성 비아를 구비하는 제2 도전형 반도체층은 다른 발광구조물에 구비된 제2 도전형 반도체층과 일체를 이루는 것을 특징으로 하는 반도체 발광장치.
9. The method of claim 8,
Wherein the second conductive type semiconductor layer including the conductive vias is integrated with the second conductive type semiconductor layer provided in another light emitting structure.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110054945A KR101823929B1 (en) | 2011-06-08 | 2011-06-08 | Semiconductor Light Emitting Device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110054945A KR101823929B1 (en) | 2011-06-08 | 2011-06-08 | Semiconductor Light Emitting Device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120135997A KR20120135997A (en) | 2012-12-18 |
KR101823929B1 true KR101823929B1 (en) | 2018-02-01 |
Family
ID=47903551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110054945A KR101823929B1 (en) | 2011-06-08 | 2011-06-08 | Semiconductor Light Emitting Device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101823929B1 (en) |
-
2011
- 2011-06-08 KR KR1020110054945A patent/KR101823929B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20120135997A (en) | 2012-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5799124B2 (en) | AC drive type light emitting diode | |
US8129917B2 (en) | Light emitting device for AC operation | |
EP1935038B1 (en) | Light emitting device having vertically stacked light emitting diodes | |
US8188489B2 (en) | Light emitting diode for AC operation | |
KR101303168B1 (en) | Conneted body with semiconductor light emitting regions | |
US9006973B2 (en) | Light emitting device | |
JP5655302B2 (en) | Lighting device | |
KR100716645B1 (en) | Light emitting device having vertically stacked light emitting diodes | |
US20130002139A1 (en) | Semiconductor light emitting device package | |
KR20130087788A (en) | Light emitting device with excellent heat radiating efficiency using heat sink | |
KR101823929B1 (en) | Semiconductor Light Emitting Device | |
KR101609866B1 (en) | Light emitting diode for ac operation | |
KR20100038252A (en) | White light emitting diode package | |
JP2018530152A (en) | LED light source with electronic circuit | |
JP2012134306A (en) | Light-emitting device and luminaire using the same | |
KR20160090590A (en) | Light source module and lighting device | |
JP2016096322A (en) | Light emission device | |
KR20110087796A (en) | Semiconductor light emitting device | |
KR20140089199A (en) | Light emitting diode package | |
KR20160089142A (en) | Light source module and lighting device | |
KR20150142121A (en) | Semiconductor light emitting device | |
KR20140095887A (en) | Light emitting diode package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |