KR101794231B1 - 보호 계전 제어 시스템 및 방법 - Google Patents

보호 계전 제어 시스템 및 방법 Download PDF

Info

Publication number
KR101794231B1
KR101794231B1 KR1020170078948A KR20170078948A KR101794231B1 KR 101794231 B1 KR101794231 B1 KR 101794231B1 KR 1020170078948 A KR1020170078948 A KR 1020170078948A KR 20170078948 A KR20170078948 A KR 20170078948A KR 101794231 B1 KR101794231 B1 KR 101794231B1
Authority
KR
South Korea
Prior art keywords
signal
gate
output
control
output signal
Prior art date
Application number
KR1020170078948A
Other languages
English (en)
Inventor
이용수
Original Assignee
삼영제어(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼영제어(주) filed Critical 삼영제어(주)
Priority to KR1020170078948A priority Critical patent/KR101794231B1/ko
Application granted granted Critical
Publication of KR101794231B1 publication Critical patent/KR101794231B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/008—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for protective arrangements according to this subclass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/327—Testing of circuit interrupters, switches or circuit-breakers
    • G01R31/3277—Testing of circuit interrupters, switches or circuit-breakers of low voltage devices, e.g. domestic or industrial devices, such as motor protections, relays, rotation switches
    • G01R31/3278—Testing of circuit interrupters, switches or circuit-breakers of low voltage devices, e.g. domestic or industrial devices, such as motor protections, relays, rotation switches of relays, solenoids or reed switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0007—Details of emergency protective circuit arrangements concerning the detecting means
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/02—Details
    • H02H3/04—Details with warning or supervision in addition to disconnection, e.g. for indicating that protective apparatus has functioned
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

본 발명은 보호 계전 제어 시스템에 관한 것으로, 구체적으로 보호 계전기에 고장이 발생한 경우 보호 계전기에 연결된 트립 제어기를 이용하여 차단기를 제어할 수 있는 보호 계전 제어 시스템 및 방법에 관한 것이다.
이를 위해, 본 발명의 일 실시 예에 따른 보호 계전 제어 시스템은 전력계통의 고장 시 보호 릴레이를 클로즈시키는 제1 내지 제3 보호 계전기, 상기 제1 내지 제3 보호 계전기 각각과 연결되며, 상기 제1 내지 제3 보호 계전기 각각에 고장이 발생하면 트립 릴레이를 클로즈시키는 제1 내지 제3 트립 제어기를 포함하는 전력 감시 장치; 및 상기 제1 내지 제3 보호 계전기의 상태를 판단하여 제어 신호를 생성하고, 상기 제1 내지 제3 트립 제어기의 상태를 판단하여 고장 신호를 생성하며, 상기 제어 신호 및 상기 고장 신호를 이용하여 차단기를 제어하기 위한 트립 신호를 생성하는 제어 장치를 포함한다.

Description

보호 계전 제어 시스템 및 방법{CONTROLLING SYSTEM AND METHOD FOR PROTECTIVE RELAY}
본 발명은 보호 계전 제어 시스템에 관한 것으로, 구체적으로 보호 계전기에 고장이 발생한 경우 보호 계전기에 연결된 트립 제어기를 이용하여 차단기를 제어할 수 있는 보호 계전 제어 시스템 및 방법에 관한 것이다.
일반적으로 보호 계전기는 모선, 변압기, 송전선로 등의 전력계통의 전기적, 기계적인 고장이 경제적인 손실이나 귀중한 인명 피해 등의 불행한 사고로 파급되지 않도록 전력계통의 동작 상태를 실시간 분석 및 감시한다. 보호 계전기는 고장을 검출하는 즉시 차단기로 개방 신호를 출력하여 고장계통으로 흐르는 고장 전류를 차단시키는 전력계통의 건전성을 유지하기 위한 핵심 장치이다.
보호 계전기 중 디지털 보호 계전기는 중요 부하에 단독으로 설치되어 전력회로 상의 사고전류 발생을 감지하고, 이러한 사고 전류 발생시 차단기를 동작하도록 제어하여 부하 및 전력계통을 보호한다.
그러나 이와 같은 단독 보호 계전기는 계전기 자체의 고장이나 오작동이 발생한다면 사고 전류를 신뢰성 있게 검출하지 못해 설비 소손 및 인원의 부상까지 야기할 수 있다.
이에 반도체 설비와 같이 전력공급의 신뢰성이 요구되는 높은 중요도의 설비나 전력계통 상의 중요 부위에는 해당 배전반에 복수의 보호 계전기를 이용하여 다중 보호 방식을 구성해 사용할 필요가 있다.
이러한 다중 보호 방식으로서 대표적인 구성이 3대의 보호 계전기를 이용한 3중화 보호 시스템은 일명 2 아웃 오브 3(2 out of 3) 방식 시스템으로 불리며, 3대의 보호 계전기 중 2대의 보호 계전기가 차단 동작하였을 경우에 최종적으로 차단기를 제어한다.
다중 보호 방식은 사고 전류의 신뢰성 있는 차단 뿐만 아니라 보호 계전기의 오동작으로 인한 불필요한 정전 및 사고를 방지할 수 있다.
그러나, 종래의 다중 보호 방식은 3대의 보호 계전기 중 2대 이상의 보호 계전기에 이상이 발생한 경우 차단기를 제대로 제어할 수 없으므로 신뢰성을 확보할 수 없다.
또한, 종래의 경우에는 대부분 무인 변전소에서 운전되고 있어, 임의로 단락시키는데 소요 시간 시간이 많이 필요하며, 그 시간 동안 해당 선로는 무보호가 되어 고장 발생 시 광역 정전을 초래하거나, 해당 선로를 임의로 휴전시켜야 하는 문제점이 발생한다.
이 배경기술 부분에 기재된 사항은 발명의 배경에 대한 이해를 증진하기 위하여 작성된 것으로서, 이 기술이 속하는 분야에서 통상의 지식을 가진 자에게 이미 알려진 종래기술이 아닌 사항을 포함할 수 있다.
본 발명의 실시 예는 보호 계전기에 고장이 발생한 경우 보호 계전기에 연결된 트립 제어기를 이용하여 차단기를 제어할 수 있는 보호 계전 제어 시스템 및 방법을 제공한다.
그리고 본 발명의 실시 예는 보호 계전기의 고장 시 복수의 보호 계전기 각각에 연결된 트립 제어기를 통해 차단기를 차단할 수 있는 보호 계전 제어 시스템 및 방법을 제공한다.
본 발명의 일 실시 예에서는 전력계통의 고장 시 보호 릴레이를 클로즈시키는 제1 내지 제3 보호 계전기, 상기 제1 내지 제3 보호 계전기 각각과 연결되며, 상기 제1 내지 제3 보호 계전기 각각에 고장이 발생하면 트립 릴레이를 클로즈시키는 제1 내지 제3 트립 제어기를 포함하는 전력 감시 장치; 및 상기 제1 내지 제3 보호 계전기의 상태를 판단하여 제어 신호를 생성하고, 상기 제1 내지 제3 트립 제어기의 상태를 판단하여 고장 신호를 생성하며, 상기 제어 신호 및 상기 고장 신호를 이용하여 차단기를 제어하기 위한 트립 신호를 생성하는 제어 장치를 포함하는 보호 계전 제어 시스템을 제공할 수 있다.
또한, 상기 제어 장치는 상기 제1 내지 제3 보호 계전기 각각의 제1 내지 제3 보호 릴레이의 개폐 여부를 확인하여 제1 내지 제3 제어 신호를 생성하고, 상기 제1 내지 제3 트립 제어기 각각의 제1 내지 제3 트립 릴레이의 개폐 여부를 확인하여 제1 내지 제3 고장 신호를 생성하는 상태 확인부; 상기 제1 내지 제3 제어 신호 및 제1 내지 제3 상기 고장 신호에 따라 상기 트립 신호를 생성하는 제어부를 포함할 수 있다.
또한, 상기 제어부는 상기 제1 내지 제3 제어 신호 및 상기 제1 내지 제3 고장 신호를 이용하여 논리 연산하는 논리 게이트를 포함할 수 있다.
또한, 상기 제어부는 상기 제1 내지 제3 제어 신호 중 두 개의 제어 신호를 입력받아 논리 연산을 수행하여 논리곱 출력 신호를 출력하는 AND 게이트; 상기 제1 내지 제3 고장 신호 중 두 개의 고장 신호를 입력받아 논리 연산을 수행하여 배타적 논리합 출력 신호를 출력하는 XOR 게이트; 상기 제1 내지 제3 고장 신호를 입력받아 논리 연산을 수행하여 부정곱 출력 신호를 출력하는 NAND 게이트; 및 상기 논리곱 출력 신호, 상기 배타적 논리합 출력 신호 및 상기 부정곱 출력 신호를 이용하여 생성된 최종 출력 신호를 기반으로 트립 신호를 생성하는 신호 생성부를 포함할 수 있다.
또한, 상기 제어부는 상기 제1 제어 신호와 제2 제어 신호를 입력받아 논리 연산을 수행하여 제1 논리곱 출력 신호를 출력하는 제1 AND 게이트; 상기 제2 제어 신호와 제3 제어 신호를 입력받아 논리 연산을 수행하여 제2 논리곱 출력 신호를 출력하는 제2 AND 게이트; 상기 제1 제어 신호와 제3 제어 신호를 입력받아 논리 연산을 수행하여 제3 논리곱 출력 신호를 출력하는 제3 AND 게이트; 상기 제1 내지 제3 논리곱 출력 신호를 입력받아 논리 연산을 수행하여 논리합 연산 신호를 출력하는 제1 OR 게이트; 및 상기 논리합 연산 신호 및 상기 부정곱 출력 신호를 입력받아 논리 연산을 수행하여 제4 논리곱 출력 신호를 출력하는 제4 AND 게이트를 포함할 수 있다.
또한, 상기 제어부는 상기 제1 고장 신호 및 상기 제2 고장 신호를 입력받아 논리 연산을 수행하여 제1 배타적 논리합 출력 신호를 출력하는 제1 XOR 게이트; 상기 제2 제어 신호 및 상기 제1 배타적 논리합 출력 신호를 입력받아 논리 연산을 수행하여 제1 논리곱 연산 신호를 출력하는 제5 AND 게이트; 상기 제1 제어 신호 및 제1 배타적 논리합 출력 신호를 입력받아 논리 연산을 수행하여 제2 논리곱 연산 신호를 출력하는 제6 AND 게이트; 및 상기 제1 논리곱 연산 신호 및 상기 제2 논리곱 연산 신호를 입력받아 논리 연산을 수행하여 제1 논리합 출력 신호를 출력하는 제2 OR 게이트를 포함할 수 있다.
또한, 상기 제어부는 상기 제2 고장 신호 및 상기 제3 고장 신호를 입력받아 논리 연산을 수행하여 제2 배타적 논리합 출력 신호를 출력하는 제2 XOR 게이트; 상기 제3 제어 신호 및 상기 제2 배타적 논리합 출력 신호를 입력받아 논리 연산을 수행하여 제3 논리곱 연산 신호를 출력하는 제7 AND 게이트; 상기 제2 제어 신호 및 제2 배타적 논리합 출력 신호를 입력받아 논리 연산을 수행하여 제4 논리곱 연산 신호를 출력하는 제8 AND 게이트; 및 상기 제3 논리곱 연산 신호 및 제4 논리곱 연산 신호를 입력받아 논리 연산을 수행하여 제2 논리합 출력 신호를 출력하는 제3 OR 게이트를 포함할 수 있다.
또한, 상기 제어부는 상기 제1 고장 신호 및 상기 제3 고장 신호를 입력받아 논리 연산을 수행하여 제3 배타적 논리합 출력 신호를 출력하는 제3 XOR 게이트; 상기 제1 제어 신호 및 상기 제3 배타적 논리합 출력 신호를 입력받아 논리 연산을 수행하여 제5 논리곱 연산 신호를 출력하는 제9 AND 게이트; 상기 제3 제어 신호 및 제3 배타적 논리합 출력 신호를 입력받아 논리 연산을 수행하여 제6 논리곱 연산 신호를 출력하는 제10 AND 게이트; 및 상기 제5 논리곱 연산 신호 및 제6 논리곱 연산 신호를 입력받아 논리 연산을 수행하여 제3 논리합 출력 신호를 출력하는 제4 OR 게이트를 포함할 수 있다.
또한, 상기 제어부는 상기 제4 논리곱 출력 신호, 상기 제1 내지 제3 논리합 출력 신호를 입력받아 논리 연산을 수행하여 최종 출력 신호를 출력하는 제5 OR 게이트를 포함할 수 있다.
또한, 상기 신호 생성부는 상기 제어부로부터 최종 출력 신호를 입력받고, 상기 최종 출력 신호가 1이면 트립 신호를 생성할 수 있다.
또한, 상기 제어 장치는 상기 제1 내지 제3 보호 계전기에서 고장이 발생하면 접점 릴레이를 오픈시키는 접점 출력부를 더 포함할 수 있다.
또한, 상기 제어 장치는 상기 제1 내지 제3 보호 계전기 중 적어도 하나의 보호 계전기에서 고장이 발생하면 고장 정보를 출력하는 경보 출력부를 더 포함할 수 있다.
또한, 상기 제1 내지 제3 트립 제어기 각각은 상기 제1 내지 제3 보호 계전기 각각과 병렬로 연결될 수 있다.
그리고 본 발명의 다른 실시 예에서는 전력계통의 고장 시 제1 내지 제3 보호 계전기 각각에 포함된 보호 릴레이의 개폐 여부를 확인하여 제1 내지 제3 제어 신호를 생성하는 단계; 상기 제1 내지 제3 보호 계전기 각각과 연결된 제1 내지 제3 트립 제어기 각각에 제1 내지 제3 트립 릴레이의 개폐 여부를 확인하여 제1 내지 제3 고장 신호를 생성하는 단계; 상기 제1 내지 제3 제어 신호, 제1 내지 제3 고장 신호를 이용하여 논리 게이트를 통해 논리 연산하여 최종 출력 신호를 생성하는 단계; 상기 최종 출력 신호에 따라 트립 신호를 생성하는 단계; 및 상기 트립 신호를 기반으로 차단기를 제어하는 단계를 포함하는 보호 계전 제어 방법을 제공할 수 있다.
본 발명의 실시 예는 보호 계전기에 고장이 발생한 경우 보호 계전기에 연결된 트립 제어기를 이용하여 차단기를 제어할 수 있으므로 차단기의 오동작을 방지할 수 있다.
또한, 보호 계전기의 고장 시 복수의 보호 계전기 각각에 연결된 트립 제어기를 통해 차단기를 차단할 수 있으므로 고장이 발생한 보호 계전기를 확인할 수 있다.
그 외에 본 발명의 실시 예로 인해 얻을 수 있거나 예측되는 효과에 대해서는 본 발명의 실시 예에 대한 상세한 설명에서 직접적 또는 암시적으로 개시하도록 한다. 즉 본 발명의 실시 예에 따라 예측되는 다양한 효과에 대해서는 후술될 상세한 설명 내에서 개시될 것이다.
도 1은 본 발명의 일 실시 예에 따른 보호 계전 제어 시스템을 간략하게 나타낸 구성도이다.
도 2는 본 발명의 일 실시 예에 따른 보호 계전 제어 시스템의 제어 장치를 나타낸 구성도이다.
도 3은 본 발명의 일 실시 예에 따른 보호 계전 제어 장치의 전력 감시 장치를 나타낸 회로도이다.
도 4는 본 발명의 일 실시 예에 따른 보호 계전 제어 장치의 제어부를 나타낸 회로도이다.
도 5는 본 발명의 일 실시 예에 다른 보호 계전 제어 방법을 나타낸 순서도이다.
이하 첨부된 도면과 설명을 참조하여 본 발명에 따른 보호 계전 제어 시스템 및 방법의 실시 예에 대한 동작 원리를 상세히 설명한다. 다만, 하기에 도시되는 도면과 후술되는 상세한 설명은 본 발명의 특징을 효과적으로 설명하기 위한 여러 가지 실시 예들 중에서 바람직한 하나의 실시 예에 관한 것이다. 따라서, 본 발명이 하기의 도면과 설명에만 한정되어서는 아니 될 것이다.
또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서, 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 발명에서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
또한, 이하 실시 예는 본 발명의 핵심적인 기술적 특징을 효율적으로 설명하기 위해 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 명백하게 이해할 수 있도록 용어를 적절하게 변형, 또는 통합, 또는 분리하여 사용할 것이나, 이에 의해 본 발명이 한정되는 것은 결코 아니다.
이하, 본 발명의 일 실시 예를 첨부된 도면을 참조하여 구체적으로 설명하면 다음과 같다.
도 1은 본 발명의 일 실시 예에 따른 보호 계전 제어 시스템을 간략하게 나타낸 구성도이다.
도 1을 참조하면, 보호 계전 제어 시스템은 전력 감시 장치(100), 제어 장치(200), 트립 코일(280) 및 차단기(290)를 포함한다.
전력 감시 장치(100)는 전력계통의 고장을 감시한다. 이를 위해, 전력 감시 장치(100)는 제1 보호 계전기(110) 내지 제3 보호 계전기(120), 제1 트립 제어기(140) 내지 제3 트립 제어기(160)를 포함한다.
제1 보호 계전기(110) 내지 제3 보호 계전기(120)는 전력계통에 단락, 과부하, 지락 등의 고장이 발생했을 때 차단기(290)를 동작하도록 제어하여 부하 및 전력계통을 보호한다.
제1 보호 계전기(110) 내지 제3 보호 계전기(120)는 도 2에 도시된 바와 같이 2 아웃 오브 3(2 out of 3) 방식으로 연결된다.
즉, 제1 보호 계전기(110)는 제2 보호 계전기(120)와 직렬로 연결된다. 제1 보호 계전기(110)는 제3 보호 계전기(120)와 직렬로 연결된다.
제1 보호 계전기(110)는 전력계통에 고장이 발생하면 차단기(290)를 제어하기 위해 제1 보호 릴레이(115)를 클로즈시킨다.
제2 보호 계전기(120)는 제1 보호 계전기(110)와 직렬로 연결되며, 제3 보호 계전기(120)와 직렬로 연결된다.
제2 보호 계전기(120)는 전력계통의 고장을 감시한 후 전력계통에 고장이 발생하면 제2 보호 릴레이(125)를 클로즈시킨다.
제3 보호 계전기(120)는 제1 보호 계전기(110)와 직렬로 연결된다. 제3 보호 계전기(120)는 제2 보호 계전기(120)와 직렬로 연결된다. 제3 보호 계전기(120)는 전력계통에서 고장이 발생하면 제3 보호 릴레이(135)를 클로즈시킨다.
제1 트립 제어기(140) 내지 제3 트립 제어기(160)는 제1 보호 계전기(110) 내지 제3 보호 계전기(120)의 고장을 감시하기 위해 제1 보호 계전기(110) 내지 제3 보호 계전기(120)와 연결된다. 제1 트립 제어기(140) 내지 제3 트립 제어기(160)는 제1 보호 계전기(110) 내지 제3 보호 계전기(120)로부터 제어 신호를 수신하여 제1 보호 계전기(110) 내지 제3 보호 계전기(120)의 고장을 판단한다.
즉, 제1 트립 제어기(140)는 도 2에 도시된 바와 같이 제1 보호 계전기(110)와 병렬로 연결된다.
제1 트립 제어기(140)는 제1 보호 계전기(110)의 고장을 판단한다. 이때, 제1 트립 제어기(140)는 제1 보호 계전기(110)로부터 수신한 제1 이상 신호를 기반으로 제1 보호 계전기(110)의 고장을 판단할 수 있다.
제1 트립 제어기(140)는 제1 보호 계전기(110)에 고장이 발생하면 제1 차단 릴레이를 클로즈시킨다.
제2 트립 제어기(150)는 도 2에 도시된 바와 같이 제2 보호 계전기(120)와 병렬로 연결된다. 제2 트립 제어기(150)는 제2 보호 계전기(120)로부터 제2 이상 신호를 수신하고, 제2 이상 신호를 통해 제2 보호 계전기(120)의 고장을 판단한다. 제2 트립 제어기(150)는 제2 보호 계전기(120)에 고장이 발생하면 제2 차단 릴레이를 클로즈시킨다.
제3 트립 제어기(160)는 도 2에 도시된 바와 같이 제3 보호 계전기(120)와 병렬로 연결된다. 제3 트립 제어기(160)는 제3 트립 계전기로부터 제3 이상 신호를 수신하고, 수신한 제3 이상 신호를 통해 제3 보호 계전기(120)의 고장을 판단한다. 제3 트립 제어기(160)는 제3 보호 계전기(120)에 고장이 발생하면 제3 차단 릴레이를 클로즈시킨다.
여기서, 제1 이상 신호 내지 제3 이상 신호는 제1 보호 계전기(110) 내지 제3 보호 계전기(120) 각각이 고장이 발생하였다는 것을 제1 트립 제어기(140) 내지 제3 트립 제어기(160)에 알리기 위해 생성된 신호일 수 있다.
제어 장치(200)는 전력 감시 장치(100)와 연결되며, 전력 감시 장치(100)를 제어한다. 제어 장치(200)는 제1 보호 계전기(110) 내지 제3 보호 계전기(120) 각각에 포함된 제1 보호 릴레이(115) 내지 제3 보호 릴레이(135)의 상태를 확인하고, 상태에 따라 제1 제어 신호 내지 제3 제어 신호를 생성한다.
제어 장치(200)는 제1 트립 제어기(140) 내지 제3 트립 제어기(160)의 상태를 확인하고, 상태에 따라 제1 고장 신호 내지 제3 고장 신호를 생성한다.
제어 장치(200)는 제1 제어 신호 내지 제3 제어 신호, 제1 고장 신호 내지 제3 고장 신호를 이용하여 차단기(290)를 제어하기 위한 트립 신호를 생성한다.
제어 장치(200)는 트립 코일(280)과 연결된다. 제어 장치(200)는 트립 신호를 차단기(290)를 제어하기 위해 트립 코일(280)로 전송한다.
이러한 제어 장치(200)는 도 3 및 도 4를 참조하여 더욱 구체적으로 설명하기로 한다.
트립 코일(280)은 제어 장치(200) 및 차단기(290)와 직렬로 연결된다. 트립 코일(280)은 제어 장치(200)로부터 트립 신호를 수신하고, 트립 신호를 통해 차단기(290)를 구동시킨다.
차단기(290)는 트립 코일(280)과 연결되며, 트립 코일(280)에 의해 구동된다. 차단기(290)는 송전선로를 차단하여 고장이 발생한 전력계통으로부터 분리한다. 이에 차단기(290)는 고정 전류를 차단시킬 수 있으므로 전력계통의 건정성을 유지시킬 수 있다.
도 3은 본 발명의 일 실시 예에 따른 보호 계전 제어 시스템의 제어 장치를 나타낸 구성도이다.
도 3을 참조하면, 제어 장치(200)는 상태 확인부(210), 제어부(220), 접점 출력부(230), 경보 출력부(240), 표시부(250) 및 저장부(260)를 포함한다.
상태 확인부(210)는 제1 보호 계전기(110) 내지 제3 보호 계전기(120), 제1 트립 제어기(140) 내지 제3 트립 제어기(160)의 상태를 확인한다.
다시 말하면, 상태 확인부(210)는 제1 보호 계전기(110) 내지 제3 보호 계전기(120) 각각에 포함된 제1 보호 릴레이(115) 내지 제3 보호 릴레이(135)의 개폐 여부를 확인하고, 확인한 상태를 기반으로 제1 제어 신호 내지 제3 제어 신호를 생성한다. 예를 들면, 제1 제어 신호 내지 제3 제어 신호는 제1 보호 릴레이(115) 내지 제3 보호 릴레이(135)가 클로즈 상태이면 1이고, 오픈 상태이면 0일 수 있다.
상태 확인부(210)는 제1 트립 제어기(140) 내지 제3 트립 제어기(160) 각각에 포함된 제1 트립 릴레이(145) 내지 제3 트립 릴레이(165)의 개폐 여부를 확인하여 제1 고장 신호 내지 제3 고장 신호를 생성한다. 예를 들면, 제1 고장 신호 내지 제3 고장 신호는 제1 트립 제어기(140) 내기 제3 트립 제어기(160)가 클로즈 상태이면 1이고, 오픈 상태이면 0일 수 있다.
제어부(220)는 제어 장치(200)의 구성 요소인 상태 확인부(210), 접점 출력부(230), 경보 출력부(240), 표시부(250) 및 저장부(260)를 제어한다. 제어부(220)는 상태 확인부(210)로부터 제1 제어 신호 내지 제3 제어 신호를 제공받고, 제1 고장 신호 내지 제3 고장 신호를 제공받는다. 제어부(220)는 제1 제어 신호 내지 제3 제어 신호, 제1 고장 신호 내지 제3 고장 신호에 따라 트립 신호를 생성한다.
이러한 제어부(220)는 도 4를 참조하여 더욱 구체적으로 설명하기로 한다.
접점 출력부(230)는 도 2에 도시된 접점 릴레이를 제어한다. 즉, 접점 출력부(230)는 제1 보호 계전기(110) 내지 제3 보호 계전기(120) 모두에서 고장이 발생하면 접점 릴레이를 오픈시킨다. 이에 트립 신호는 오픈된 접점 릴레이에 의해 차단기(290)로 전송되지 않는다.
이렇게 접점 릴레이를 오픈시키는 이유는 제1 보호 계전기(110) 내지 제3 보호 계전기(120) 모두에서 고장이 발생하였으므로 트립 신호를 차단기(290)로 전송되지 않아 차단기(290)의 오동작을 방지할 수 있다.
경보 출력부(240)는 제1 보호 계전기(110) 내지 제3 보호 계전기(120) 중 적어도 하나의 보호 계전기에서 고장이 발생하면 고장 정보를 출력한다. 이때, 고장 정보는 고장이 발생한 보호 계전기를 식별하는 식별 정보를 포함할 수 있다. 고장 정보는 작업자에게 보호 계전기에 고장이 발생하였다는 것을 알리기 위한 정보를 나타내며, 미리 설정될 수 있다. 고장 정보는 음성, 그래픽, 문자 등으로 이루어질 수 있다. 경보 출력부(240)는 스피커, 발광 다이오드(Light Emitting Diode: LED) 등을 포함할 수 있다.
표시부(250)는 제어 장치(200)의 동작 중에 발생되는 동작 정보 및 결과 정보를 표시한다. 즉, 표시부(250)는 상태 확인부(210)에서 생성한 제1 제어 신호 내지 제3 제어 신호, 제1 고장 신호 내지 제3 고장 신호를 표시할 수 있으며, 제어부(220)에서 생성한 트립 신호를 표시할 수 있다. 표시부(250)는 경보 출력부(240)의 요청에 따라 고장 정보를 출력할 수 있다.
표시부(250)는 동작 정보 및 결과 정보를 표시할 수 있으면, 그 종류는 무관한다. 예를 들어, 표시부(250)는 액정 표시 장치(Liquid Crystal Display: LCD), 유기 발광 장치(Organic Light Emitting Display: OLED), 전기 영동 표시 장치(Electro Phoretic Display: EPD), 발광 다이오드(Light Emitting Diode: LED) 표시 장치 중 하나일 수도 있다.
저장부(260)는 제어 장치(200)의 구성 요소에서 필요한 정보 및 제어 장치(200)의 구성 요소에서 생성한 정보를 저장한다. 즉, 저장부(260)는 상태 확인부(210)에서 생성한 제1 제어 신호 내지 제3 제어 신호, 제1 고장 신호 내지 제3 고장 신호를 저장할 수 있다. 저장부(260)는 제어부(220)에서 생성한 고장 정보를 제어할 수 있으며, 제어부(220)에서 생성한 트립 신호를 저장할 수 있다.
저장부(260)는 제어 장치(200)의 전반적인 동작을 제어하기 위한 다양한 프로그램을 저장한다.
저장부(260)는 제어 장치(200)의 구성 요소인 상태 확인부(210), 제어부(220), 접점 출력부(230), 경보 출력부(240) 및 표시부(250)의 요청에 따리 필요한 정보를 제공할 수 있다.
저장부(260)는 통합 메모리로 이루어지거나, 복수의 메모리들로 세분되어 이루어질 수도 있다. 예를 들어, 저장부(260)는 롬(Read Only Memory: ROM), 램(Random Access Memory: RAM) 및 플래시 메모리(Flash memory) 등으로 이루어질 수 있다.
도 4는 본 발명의 일 실시 예에 따른 보호 계전 제어 장치의 제어부를 나타낸 회로도이다.
도 4를 참조하면, 제어부(220)는 제1 제어 신호 내지 제3 제어 신호, 제1 고장 신호 내지 제3 고장 신호를 이용하여 논리 연산하는 논리 게이트를 포함한다. 이러한 논리 게이트는 제1 AND 게이트(411) 내지 제10 AND 게이트(455), 제1 OR 게이트(417) 내지 제5 OR 게이트(460), NAND 게이트(419), 제1 XOR 게이트(433) 내지 제3 XOR 게이트(437)를 포함한다.
제1 AND 게이트(411)는 상태 확인부(210)로부터 제1 보호 계전기(110)의 제1 제어 신호와 제2 보호 계전기(120)의 제2 제어 신호를 입력받는다. 제1 AND 게이트(411)는 입력받은 제1 제어 신호와 제2 제어 신호를 논리 연산하여 제1 논리곱 출력 신호를 제1 OR 게이트(417)로 출력한다.
제2 AND 게이트(413)는 상태 확인부(210)로부터 제2 보호 계전기(120)의 제2 제어 신호와 제3 보호 계전기(120)의 제3 제어 신호를 입력받는다. 제2 AND 게이트(413)는 제2 제어 신호와 제3 제어 신호를 논리 연산하여 제2 논리곱 출력 신호를 제1 OR 게이트(417)로 출력한다.
제3 AND 게이트(415)는 상태 확인부(210)로부터 제3 보호 계전기(120)의 제3 제어 신호와 제1 보호 계전기(110)의 제1 제어 신호를 입력받는다. 제3 AND 게이트(415)는 제3 제어 신호와 제1 제어 신호를 논리 연산하여 제3 논리곱 출력 신호를 제1 OR 게이트(417)로 출력한다.
제1 OR 게이트(417)는 제1 AND 게이트(411)로부터 제1 논리곱 출력 신호를 입력받고, 제2 AND 게이트(413)로부터 제2 논리곱 출력 신호를 입력받으며, 제3 AND 게이트(415)로부터 제3 논리곱 출력 신호를 입력받는다.
제1 OR 게이트(417)는 제1 논리곱 출력 신호 내지 제3 논리곱 출력 신호를 논리 연산하여 논리합 연산 신호를 제4 AND 게이트(421)에 출력한다.
NAND 게이트(419)는 상태 확인부(210)로부터 제1 고장 신호 내지 제3 고장 신호를 입력받는다. NAND 게이트(419)는 제1 고장 신호 내지 제3 고장 신호를 논리 연산하여 부정곱 출력 신호를 생성하고, 생성한 부정곱 출력 신호를 제4 AND 게이트(421)로 출력한다.
제4 AND 게이트(421)는 제1 OR 게이트(417)로부터 논리합 연산 신호를 입력받고, NAND 게이트(419)로부터 부정곱 출력 신호를 입력받는다. 제4 AND 게이트(421)는 논리합 연산 신호 및 부정곱 출력 신호를 논리 연산하여 제4 논리곱 출력 신호를 생성한다. 제4 AND 게이트(421)는 제5 OR 게이트(460)에 제4 논리곱 출력 신호를 출력한다.
제1 XOR 게이트(433)는 상태 확인부(210)로부터 제1 트립 제어기(140)의 제1 고장 신호 및 제2 트립 제어기(150)의 제2 고장 신호를 입력받는다. 제1 XOR 게이트(433)는 제1 고장 신호 및 제2 고장 신호를 논리 연산하여 제1 배타적 논리합 출력 신호를 생성한다. 제1 XOR 게이트(433)는 제1 배타적 논리합 출력 신호를 제5 AND 게이트(441) 및 제6 AND 게이트(443)로 출력한다.
제5 AND 게이트(441)는 상태 확인부(210)로부터 제2 제어 신호를 입력받으며, 제1 XOR 게이트(433)로부터 제1 배타적 논리합 출력 신호를 입력받는다. 제5 AND 게이트(441)는 제2 제어 신호 및 제1 배타적 논리합 출력 신호를 논리 연산하여 제1 논리곱 연산 신호를 제2 OR 게이트(445)로 출력한다.
제6 AND 게이트(443)는 상태 확인부(210)로부터 제1 제어 신호를 입력받고, 제1 XOR 게이트(433)로부터 제1 배타적 논리합 출력 신호를 입력받아 논리 연산을 수행하여 제2 논리곱 연산 신호를 생성한다. 제6 AND 게이트(443)는 제2 논리곱 연산 신호를 제2 OR 게이트(445)로 출력한다.
제2 OR 게이트(445)는 제5 AND 게이트(441)로부터 제1 논리곱 연산 신호를 입력받고, 제6 AND 게이트(443)로부터 제2 논리곱 연산 신호를 입력받는다. 제2 OR 게이트(445)는 제1 논리곱 연산 신호 및 제2 논리곱 연산 신호를 논리 연산하여 제1 논리합 출력 신호를 생성하고, 생성한 제1 논리합 출력 신호를 제5 OR 게이트(460)로 출력한다.
제2 XOR 게이트(435)는 상태 확인부(210)로부터 제2 고장 신호 및 제3 고장 신호를 입력받고, 입력받은 제2 고장 신호 및 제3 고장 신호를 논리 연산하여 제2 배타적 논리합 출력 신호를 생성한다. 제2 XOR 게이트(435)는 제2 배타적 논리합 출력 신호를 제7 AND 게이트(447) 및 제8 AND 게이트(449)로 출력한다.
제7 AND 게이트(447)는 상태 확인부(210)로부터 제3 제어 신호 및 제2 XOR 게이트(435)로부터 제2 배타적 논리합 출력 신호를 입력받고, 제3 제어 신호 및 제2 배타적 논리합 출력 신호를 논리 연산하여 제3 논리곱 연산 신호를 생성한다. 제7 AND 게이트(447)는 제3 논리곱 연산 신호를 제3 OR 게이트(451)로 출력한다.
제8 AND 게이트(449)는 상태 확인부(210)로부터 제2 제어 신호 및 제2 XOR 게이트(435)로부터 제2 배타적 논리합 출력 신호를 입력받는다. 제8 AND 게이트(449)는 제2 제어 신호 및 제2 배타적 논리합 출력 신호를 논리 연산하여 제4 논리곱 연산 신호를 생성하고, 생성한 제4 논리곱 연산 신호를 제3 OR 게이트(451)로 출력한다.
제3 OR 게이트(451)는 제7 AND 게이트(447)로부터 제3 논리곱 연산 신호를 입력받고, 제8 AND 게이트(449)로부터 제4 논리곱 연산 신호를 입력받는다. 제3 OR 게이트(451)는 제3 논리곱 연산 신호 및 제4 논리곱 연산 신호를 논리 연산하여 제2 논리합 출력 신호를 생성한다. 제3 OR 게이트(451)는 제2 논리합 출력 신호를 제5 OR 게이트(460)로 출력한다.
제3 XOR 게이트(437)는 상태 확인부(210)로부터 제1 고장 신호 및 제3 고장 신호를 입력받아 논리 연산을 수행하여 제3 배타적 논리합 출력 신호를 생성한다. 제3 XOR 게이트(437)는 제3 배타적 논리합 출력 신호를 제9 AND 게이트(453) 및 제10 AND 게이트(455)로 출력한다.
제9 AND 게이트(453)는 상태 확인부(210)로부터 제1 제어 신호를 입력받고, 제3 XOR 게이트(437)로부터 제3 배타적 논리합 출력 신호를 입력받는다. 제9 AND 게이트(453)는 제1 제어 신호 및 제3 배타적 논리합 출력 신호를 논리 연산하여 제5 논리곱 연산 신호를 생성한다. 제9 AND 게이트(453)는 제5 논리곱 연산 신호를 제4 OR 게이트(457)로 출력한다.
제10 AND 게이트(455)는 상태 확인부(210)로부터 제3 제어 신호 및 제3 XOR 게이트(437)로부터 제3 배타적 논리합 출력 신호를 입력받는다. 제10 AND 게이트(455)는 제3 제어 신호 및 제3 배타적 논리합 출력 신호를 논리 연산하여 제6 논리곱 연산 신호를 제4 OR 게이트(457)로 출력한다.
제4 OR 게이트(457)는 제9 AND 게이트(453)로부터 제5 논리곱 연산 신호를 입력받고, 제10 AND 게이트(455)로부터 제6 논리곱 연산 신호를 입력받는다. 제4 OR 게이트(457)는 제5 논리곱 연산 신호 및 제6 논리곱 연산 신호를 논리 연산하여 제3 논리합 출력 신호를 생성한다. 제4 OR 게이트(457)는 제3 논리합 출력 신호를 제5 OR 게이트(460)로 출력한다.
제5 OR 게이트(460)는 제4 AND 게이트(421)로부터 제4 논리곱 출력 신호, 제2 OR 게이트(445)로부터 제1 논리합 출력 신호, 제3 OR 게이트(451)로부터 제2 논리합 출력 신호 및 제4 OR 게이트(457)로부터 제3 논리합 출력 신호를 입력받는다. 제5 OR 게이트(460)는 제4 논리곱 출력 신호, 제1 논리합 출력 신호, 제2 논리합 출력 신호 및 제3 논리합 출력 신호를 논리 연산하여 최종 출력 신호를 생성한다. 제5 OR 게이트(460)는 최종 출력 신호를 신호 생성부(470)로 출력한다.
신호 생성부(470)는 제5 OR 게이트(460)로부터 최종 출력 신호를 입력받는다. 신호 생성부(470)는 최종 출력 신호를 기반으로 트립 신호를 생성한다. 신호 생성부(470)는 트립 신호를 트립 코일(280)로 전송한다.
이하에서는 도 5를 참조하여 보호 계전 제어 방법에 대해 설명하기로 한다.
도 5는 본 발명의 일 실시 예에 다른 보호 계전 제어 방법을 나타낸 순서도이다.
도 5를 참조하면, 제어 장치(200)는 제1 보호 계전기(110) 내지 제3 보호 계전기(120)의 상태를 확인하여 제1 제어 신호 내지 제3 제어 신호를 생성한다(S510). 다시 말하면, 제어 장치(200)는 제1 보호 계전기(110)에 포함된 제1 보호 릴레이(115)의 개폐 여부를 확인하여 제1 제어 신호를 생성하고, 제2 보호 계전기(120)에 포함된 제2 보호 릴레이(125)의 개폐 여부를 확인하여 제2 제어 신호를 생성하고, 제3 보호 계전기(120)에 포함된 제3 보호 릴레이(135)의 개폐 여부를 확인하여 제3 제어 신호를 생성한다.
제어 장치(200)는 제1 트립 제어기(140) 내지 제3 트립 제어기(160)의 상태를 확인하여 제1 고장 신호 내지 제3 고장 신호를 생성한다(S515). 구체적으로, 제어 장치(200)는 제1 트립 제어기(140)에 포함된 제1 트립 릴레이(145)의 개폐 여부를 확인하여 제1 고장 신호를 생성한다. 제어 장치(200)는 제2 트립 제어기(150)에 포함된 제2 트립 릴레이(155)의 개폐 여부를 확인하여 제2 고장 신호를 생성하고, 제3 트립 제어기(160)에 포함된 제3 트립 릴레이(165)의 개폐 여부를 확인하여 제3 고장 신호를 생성한다.
제어 장치(200)는 제1 제어 신호 내지 제3 제어 신호를 이용하여 논리곱 출력 신호를 생성한다(S520).
다시 말하면, 제어 장치(200)는 제1 제어 신호 및 제2 제어 신호를 이용하여 제1 AND 게이트(411)를 통해 제1 논리곱 출력 신호를 생성하고, 제2 제어 신호 및 제3 제어 신호를 이용하여 제2 AND 게이트(413)를 통해 제2 논리곱 출력 신호를 생성한다. 제어 장치(200)는 제1 제어 신호 및 제3 제어 신호를 이용하여 제3 AND 게이트(415)를 통해 제3 논리곱 출력 신호를 생성한다.
그리고 제어 장치(200)는 제1 논리곱 출력 신호 내지 제3 논리곱 출력 신호를 이용하여 제1 OR 게이트(417)를 통해 논리합 연산 신호를 생성한다.
제어 장치(200)는 제1 고장 신호 내지 제3 고장 신호를 이용하여 부정곱 논리합 출력 신호를 생성한다(S525). 즉, 제어 장치(200)는 제1 고장 신호 내지 제3 고장 신호를 이용하여 NAND 게이트(419)를 통해 부정곱 논리합 출력 신호를 생성한다.
제어 장치(200)는 제1 고장 신호 내지 제3 고장 신호를 이용하여 배타적 논리합 출력 신호를 생성한다(S530). 다시 말하면, 제어 장치(200)는 제1 고장 신호 및 제2 고장 신호를 이용하여 제1 XOR 게이트(433)를 통해 제1 배타적 논리합 출력 신호를 생성하고, 제2 고장 신호 및 제3 고장 신호를 이용하여 제2 XOR 게이트(435)를 통해 제2 배타적 논리합 출력 신호를 생성한다. 제어 장치(200)는 제1 고장 신호 및 제3 고장 신호를 이용하여 제3 XOR 게이트(437)를 통해 제3 배타적 논리합 출력 신호를 생성한다.
제어 장치(200)는 제1 제어 신호 내지 제3 제어 신호, 제1 배타적 논리합 출력 신호 내지 제3 배타적 논리합 출력 신호를 이용하여 논리곱 연산 신호를 생성한다(S535).
구체적으로, 제어 장치(200)는 제2 제어 신호 및 제1 배타적 논리합 출력 신호를 이용하여 제5 AND 게이트(441)를 통해 제1 논리곱 연산 신호를 생성하고, 제1 제어 신호 및 제1 배타적 논리합 출력 신호를 이용하여 제6 AND 게이트(443)를 통해 제2 논리곱 연산 신호를 생성한다.
제어 장치(200)는 제3 제어 신호 및 제2 배타적 논리합 출력 신호를 이용하여 제7 AND 게이트(447)를 통해 제3 논리곱 연산 신호를 생성하고, 제2 제어 신호 및 제2 배타적 논리합 출력 신호를 이용하여 제8 AND 게이트(449)를 통해 제4 논리곱 연산 신호를 생성한다.
제어 장치(200)는 제1 제어 신호 및 제3 배타적 논리합 출력 신호를 이용하여 제9 AND 게이트(453)를 통해 제5 논리곱 연산 신호를 생성하고, 제3 제어 신호 및 제3 배타적 논리합 출력 신호를 이용하여 제10 AND 게이트(455)를 통해 제6 논리곱 연산 신호를 생성한다.
제어 장치(200)는 최종 출력 신호를 생성한다(S540). 구체적으로, 제어 장치(200)는 부정곱 논리합 출력 신호 및 논리합 연산 신호를 이용하여 제4 AND 게이트(421)를 통해 제4 논리곱 출력 신호를 생성한다.
제어 장치(200)는 제1 논리곱 연산 신호 및 제2 논리곱 연산 신호를 이용하여 제2 OR 게이트(445)를 통해 제1 논리합 출력 신호를 생성한다.
제어 장치(200)는 제3 논리곱 연산 신호 및 제4 논리곱 연산 신호를 이용하여 제3 OR 게이트(451)를 통해 제2 논리합 출력 신호를 생성한다.
제어 장치(200)는 제5 논리곱 연산 신호 및 제6 논리곱 연산 신호를 이용하여 제4 OR 게이트(457)를 통해 제3 논리합 출력 신호를 생성한다.
제어 장치(200)는 제4 논리곱 출력 신호, 제1 논리합 출력 신호 내지 제3 논리합 출력 신호를 이용하여 제5 OR 게이트(460)를 통해 최종 출력 신호를 생성한다.
제어 장치(200)는 최종 출력 신호가 1인지를 판단한다(S545).
제어 장치(200)는 최종 출력 신호가 0이면 보호 계전 제어 방법을 종료한다.
제어 장치(200)는 최종 출력 신호가 1이면 차단기(290)를 제어하기 위한 트립 신호를 생성한다(S550).
제어 장치(200)는 트립 신호를 이용하여 차단기(290)를 제어한다(S555). 이때, 차단기(290)는 제어 장치(200)의 제어에 따라 송전선로를 차단하여 고장이 발생한 전력계통으로부터 분리한다.
상기에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 전력 감시 장치
110, 120, 130: 보호 계전기
115, 125, 135: 보호 릴레이
140, 150, 160: 트립 제어기
145, 155, 165: 트립 릴레이
200: 제어 장치
210: 상태 확인부
220: 제어부
230: 경보 출력부
280: 트립 코일
290: 차단기
411, 413, 415, 421, 441, 443, 447, 449, 453, 455: AND 게이트
417, 445, 451, 457, 460: OR 게이트
419: NAND 게이트
433, 435, 437: XOR 게이트

Claims (20)

  1. 전력계통의 고장 시 보호 릴레이를 클로즈시키는 제1 내지 제3 보호 계전기, 상기 제1 내지 제3 보호 계전기 각각과 연결되며, 상기 제1 내지 제3 보호 계전기 각각에 고장이 발생하면 트립 릴레이를 클로즈시키는 제1 내지 제3 트립 제어기를 포함하는 전력 감시 장치; 및
    상기 제1 내지 제3 보호 계전기의 상태를 판단하여 제어 신호를 생성하고, 상기 제1 내지 제3 트립 제어기의 상태를 판단하여 고장 신호를 생성하며, 상기 제어 신호 및 상기 고장 신호를 이용하여 차단기를 제어하기 위한 트립 신호를 생성하는 제어 장치를 포함하되,
    상기 제1 내지 제3 트립 제어기 각각은 상기 제1 내지 제3 보호 계전기 각각과 병렬로 연결되는 것을 특징으로 하는 보호 계전 제어 시스템.
  2. 제1항에 있어서,
    상기 제어 장치는
    상기 제1 내지 제3 보호 계전기 각각의 제1 내지 제3 보호 릴레이의 개폐 여부를 확인하여 제1 내지 제3 제어 신호를 생성하고, 상기 제1 내지 제3 트립 제어기 각각의 제1 내지 제3 트립 릴레이의 개폐 여부를 확인하여 제1 내지 제3 고장 신호를 생성하는 상태 확인부; 및
    상기 제1 내지 제3 제어 신호 및 제1 내지 제3 상기 고장 신호에 따라 상기 트립 신호를 생성하는 제어부;
    를 포함하는 것을 특징으로 하는 보호 계전 제어 시스템.
  3. 제2항에 있어서,
    상기 제어부는
    상기 제1 내지 제3 제어 신호 및 상기 제1 내지 제3 고장 신호를 이용하여 논리 연산하는 논리 게이트를 포함하는 것을 특징으로 하는 보호 계전 제어 시스템.
  4. 제2항에 있어서,
    상기 제어부는
    상기 제1 내지 제3 제어 신호 중 두 개의 제어 신호를 입력받아 논리 연산을 수행하여 논리곱 출력 신호를 출력하는 AND 게이트;
    상기 제1 내지 제3 고장 신호 중 두 개의 고장 신호를 입력받아 논리 연산을 수행하여 배타적 논리합 출력 신호를 출력하는 XOR 게이트;
    상기 제1 내지 제3 고장 신호를 입력받아 논리 연산을 수행하여 부정곱 출력 신호를 출력하는 NAND 게이트; 및
    상기 논리곱 출력 신호, 상기 배타적 논리합 출력 신호 및 상기 부정곱 출력 신호를 이용하여 생성된 최종 출력 신호를 기반으로 트립 신호를 생성하는 신호 생성부;
    를 포함하는 것을 특징으로 하는 보호 계전 제어 시스템.
  5. 제4항에 있어서,
    상기 제어부는
    상기 제1 제어 신호와 제2 제어 신호를 입력받아 논리 연산을 수행하여 제1 논리곱 출력 신호를 출력하는 제1 AND 게이트;
    상기 제2 제어 신호와 제3 제어 신호를 입력받아 논리 연산을 수행하여 제2 논리곱 출력 신호를 출력하는 제2 AND 게이트;
    상기 제1 제어 신호와 제3 제어 신호를 입력받아 논리 연산을 수행하여 제3 논리곱 출력 신호를 출력하는 제3 AND 게이트;
    상기 제1 내지 제3 논리곱 출력 신호를 입력받아 논리 연산을 수행하여 논리합 연산 신호를 출력하는 제1 OR 게이트; 및
    상기 논리합 연산 신호 및 상기 부정곱 출력 신호를 입력받아 논리 연산을 수행하여 제4 논리곱 출력 신호를 출력하는 제4 AND 게이트;
    를 포함하는 것을 특징으로 하는 보호 계전 제어 시스템.
  6. 제5항에 있어서,
    상기 제어부는
    상기 제1 고장 신호 및 상기 제2 고장 신호를 입력받아 논리 연산을 수행하여 제1 배타적 논리합 출력 신호를 출력하는 제1 XOR 게이트;
    상기 제2 제어 신호 및 상기 제1 배타적 논리합 출력 신호를 입력받아 논리 연산을 수행하여 제1 논리곱 연산 신호를 출력하는 제5 AND 게이트;
    상기 제1 제어 신호 및 제1 배타적 논리합 출력 신호를 입력받아 논리 연산을 수행하여 제2 논리곱 연산 신호를 출력하는 제6 AND 게이트; 및
    상기 제1 논리곱 연산 신호 및 상기 제2 논리곱 연산 신호를 입력받아 논리 연산을 수행하여 제1 논리합 출력 신호를 출력하는 제2 OR 게이트;
    를 포함하는 것을 특징으로 하는 보호 계전 제어 시스템.
  7. 제6항에 있어서,
    상기 제어부는
    상기 제2 고장 신호 및 상기 제3 고장 신호를 입력받아 논리 연산을 수행하여 제2 배타적 논리합 출력 신호를 출력하는 제2 XOR 게이트;
    상기 제3 제어 신호 및 상기 제2 배타적 논리합 출력 신호를 입력받아 논리 연산을 수행하여 제3 논리곱 연산 신호를 출력하는 제7 AND 게이트;
    상기 제2 제어 신호 및 제2 배타적 논리합 출력 신호를 입력받아 논리 연산을 수행하여 제4 논리곱 연산 신호를 출력하는 제8 AND 게이트; 및
    상기 제3 논리곱 연산 신호 및 제4 논리곱 연산 신호를 입력받아 논리 연산을 수행하여 제2 논리합 출력 신호를 출력하는 제3 OR 게이트;
    를 포함하는 것을 특징으로 하는 보호 계전 제어 시스템.
  8. 제7항에 있어서,
    상기 제어부는
    상기 제1 고장 신호 및 상기 제3 고장 신호를 입력받아 논리 연산을 수행하여 제3 배타적 논리합 출력 신호를 출력하는 제3 XOR 게이트;
    상기 제1 제어 신호 및 상기 제3 배타적 논리합 출력 신호를 입력받아 논리 연산을 수행하여 제5 논리곱 연산 신호를 출력하는 제9 AND 게이트;
    상기 제3 제어 신호 및 제3 배타적 논리합 출력 신호를 입력받아 논리 연산을 수행하여 제6 논리곱 연산 신호를 출력하는 제10 AND 게이트; 및
    상기 제5 논리곱 연산 신호 및 제6 논리곱 연산 신호를 입력받아 논리 연산을 수행하여 제3 논리합 출력 신호를 출력하는 제4 OR 게이트;
    를 포함하는 것을 특징으로 하는 보호 계전 제어 시스템.
  9. 제8항에 있어서,
    상기 제어부는
    상기 제4 논리곱 출력 신호, 상기 제1 내지 제3 논리합 출력 신호를 입력받아 논리 연산을 수행하여 최종 출력 신호를 출력하는 제5 OR 게이트를 포함하는 것을 특징으로 하는 보호 계전 제어 시스템.
  10. 제4항에 있어서,
    상기 신호 생성부는
    상기 제어부로부터 최종 출력 신호를 입력받고, 상기 최종 출력 신호가 1이면 트립 신호를 생성하는 것을 특징으로 하는 보호 계전 제어 시스템.
  11. 제1항에 있어서,
    상기 제어 장치는
    상기 제1 내지 제3 보호 계전기에서 고장이 발생하면 접점 릴레이를 오픈시키는 접점 출력부를 더 포함하는 것을 특징으로 하는 보호 계전 제어 시스템.
  12. 제1항에 있어서,
    상기 제어 장치는
    상기 제1 내지 제3 보호 계전기 중 적어도 하나의 보호 계전기에서 고장이 발생하면 고장 정보를 출력하는 경보 출력부를 더 포함하는 것을 특징으로 하는 보호 계전 제어 시스템.
  13. 삭제
  14. 전력계통의 고장 시 제1 내지 제3 보호 계전기 각각에 포함된 보호 릴레이의 개폐 여부를 확인하여 제1 내지 제3 제어 신호를 생성하는 단계;
    상기 제1 내지 제3 보호 계전기 각각과 연결된 제1 내지 제3 트립 제어기 각각에 제1 내지 제3 트립 릴레이의 개폐 여부를 확인하여 제1 내지 제3 고장 신호를 생성하는 단계;
    상기 제1 내지 제3 제어 신호, 제1 내지 제3 고장 신호를 이용하여 논리 게이트를 통해 논리 연산하여 최종 출력 신호를 생성하는 단계;
    상기 최종 출력 신호에 따라 트립 신호를 생성하는 단계; 및
    상기 트립 신호를 기반으로 차단기를 제어하는 단계를 포함하되,
    상기 트립 신호를 생성하는 단계는 상기 최종 출력 신호가 1이면 상기 트립 신호를 생성하는 것을 특징으로 하는 보호 계전 제어 방법.
  15. 제14항에 있어서,
    상기 최종 출력 신호를 생성하는 단계는
    상기 제1 내지 제3 제어 신호를 이용하여 AND 게이트를 통해 논리곱 출력 신호를 생성하는 단계;
    상기 제1 내지 제3 고장 신호를 이용하여 NAND 게이트를 통해 부정곱 출력 신호를 생성하는 단계;
    상기 제1 내지 제3 고장 신호를 이용하여 XOR 게이트를 통해 배타적 논리합 출력 신호를 생성하는 단계;
    상기 제1 내지 제3 제어 신호 및 배타적 논리합 출력 신호를 이용하여 AND 게이트를 통해 논리곱 연산 신호를 생성하는 단계; 및
    상기 논리곱 출력 신호, 상기 배타적 논리합 출력 신호, 상기 부정곱 출력 신호 및 상기 논리곱 연산 신호를 이용하여 최종 출력 신호를 생성하는 단계;
    를 포함하는 것을 특징으로 하는 보호 계전 제어 방법.
  16. 제15항에 있어서,
    상기 논리곱 출력 신호를 생성하는 단계는
    상기 제1 제어 신호 및 상기 제2 제어 신호를 이용하여 AND 게이트를 통해 제1 논리곱 출력 신호를 생성하는 단계;
    상기 제2 제어 신호 및 제3 제어 신호를 이용하여 AND 게이트를 통해 제2 논리곱 출력 신호를 생성하는 단계;
    상기 제1 제어 신호 및 제3 제어 신호를 이용하여 AND 게이트를 통해 제3 논리곱 출력 신호를 생성하는 단계; 및
    상기 제1 내지 제3 논리곱 출력 신호를 이용하여 OR 게이트를 통해 논리합 연산 신호를 생성하는 단계;
    를 포함하는 것을 특징으로 하는 보호 계전 제어 방법.
  17. 제15항에 있어서,
    상기 배타적 논리합 출력 신호를 생성하는 단계는
    상기 제1 고장 신호 및 제2 고장 신호를 이용하여 XOR 게이트를 통해 제1 배타적 논리합 출력 신호를 생성하는 단계;
    상기 제2 고장 신호 및 제3 고장 신호를 이용하여 XOR 게이트를 통해 제2 배타적 논리합 출력 신호를 생성하는 단계; 및
    상기 제1 고장 신호 및 제3 고장 신호를 이용하여 XOR 게이트를 통해 제3 배타적 논리합 출력 신호를 생성하는 단계;
    를 포함하는 것을 특징으로 하는 보호 계전 제어 방법.
  18. 제17항에 있어서,
    상기 논리곱 연산 신호를 생성하는 단계는
    상기 제2 제어 신호 및 제1 배타적 논리합 출력 신호를 이용하여 AND 게이트를 통해 제1 논리곱 연산 신호를 생성하는 단계;
    상기 제1 제어 신호 및 제1 배타적 논리합 출력 신호를 이용하여 AND 게이트를 통해 제2 논리곱 연산 신호를 생성하는 단계;
    상기 제3 제어 신호 및 제2 배타적 논리합 출력 신호를 이용하여 AND 게이트를 통해 제3 논리곱 연산 신호를 생성하는 단계;
    상기 제2 제어 신호 및 제2 배타적 논리합 출력 신호를 이용하여 AND 게이트를 통해 제4 논리곱 연산 신호를 생성하는 단계;
    상기 제1 제어 신호 및 제3 배타적 논리합 출력 신호를 이용하여 AND 게이트를 통해 제5 논리곱 연산 신호를 생성하는 단계; 및
    상기 제3 제어 신호 및 제3 배타적 논리합 출력 신호를 이용하여 AND 게이트를 통해 제6 논리곱 연산 신호를 생성하는 단계;
    를 포함하는 것을 특징으로 하는 보호 계전 제어 방법.
  19. 제18항에 있어서,
    상기 최종 출력 신호를 생성하는 단계는
    상기 부정곱 출력 신호 및 논리합 연산 신호를 이용하여 AND 게이트를 통해 제4 논리곱 출력 신호를 생성하는 단계;
    상기 제1 논리곱 연산 신호 및 제2 논리곱 연산 신호를 이용하여 OR 게이트를 통해 제1 논리합 출력 신호를 생성하는 단계;
    상기 제3 논리곱 연산 신호 및 제4 논리곱 연산 신호를 이용하여 OR 게이트를 통해 제2 논리합 출력 신호를 생성하는 단계;
    상기 제5 논리곱 연산 신호 및 제6 논리곱 연산 신호를 이용하여 OR 게이트를 통해 제3 논리합 출력 신호를 생성하는 단계; 및
    상기 제4 논리곱 출력 신호, 제1 내지 제3 논리합 출력 신호를 이용하여 OR 게이트를 통해 최종 출력 신호를 생성하는 단계;
    를 포함하는 것을 특징으로 하는 보호 계전 제어 방법.

  20. 삭제
KR1020170078948A 2017-06-22 2017-06-22 보호 계전 제어 시스템 및 방법 KR101794231B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170078948A KR101794231B1 (ko) 2017-06-22 2017-06-22 보호 계전 제어 시스템 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170078948A KR101794231B1 (ko) 2017-06-22 2017-06-22 보호 계전 제어 시스템 및 방법

Publications (1)

Publication Number Publication Date
KR101794231B1 true KR101794231B1 (ko) 2017-11-20

Family

ID=60808949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170078948A KR101794231B1 (ko) 2017-06-22 2017-06-22 보호 계전 제어 시스템 및 방법

Country Status (1)

Country Link
KR (1) KR101794231B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190064845A (ko) * 2017-12-01 2019-06-11 엘에스산전 주식회사 보호계전기
KR102268237B1 (ko) * 2020-08-28 2021-06-23 강문식 인공지능 기반의 자동정정 계산 및 전력제어 방법 및 시스템
KR20220167541A (ko) * 2021-06-14 2022-12-21 한국수력원자력 주식회사 발전기차단기 차단실패 보호 계전기 및 이를 이용한 차단실패 보호 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5426412B2 (ja) 2010-01-22 2014-02-26 三菱電機株式会社 保護継電器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5426412B2 (ja) 2010-01-22 2014-02-26 三菱電機株式会社 保護継電器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190064845A (ko) * 2017-12-01 2019-06-11 엘에스산전 주식회사 보호계전기
KR102337590B1 (ko) 2017-12-01 2021-12-08 엘에스일렉트릭(주) 보호계전기
KR102268237B1 (ko) * 2020-08-28 2021-06-23 강문식 인공지능 기반의 자동정정 계산 및 전력제어 방법 및 시스템
KR20220167541A (ko) * 2021-06-14 2022-12-21 한국수력원자력 주식회사 발전기차단기 차단실패 보호 계전기 및 이를 이용한 차단실패 보호 방법
KR102647481B1 (ko) 2021-06-14 2024-03-13 한국수력원자력 주식회사 발전기차단기 차단실패 보호 계전기 및 이를 이용한 차단실패 보호 방법

Similar Documents

Publication Publication Date Title
JP4653238B2 (ja) Ｄｃ牽引力供給システム用のデルタｉ地絡保護リレーシステム及びその制御方法
KR101794231B1 (ko) 보호 계전 제어 시스템 및 방법
CN109884521A (zh) 一种断路器分合闸控制回路断线监测报警电路
KR100903149B1 (ko) 차단기 트립회로 감시장치
KR102145266B1 (ko) 전력계통 모니터링 시스템 및 그 방법
CN113049901A (zh) 电控和保护设备
KR101036544B1 (ko) 전력계통의 차단기 감시 장치
CN107234969B (zh) 电动汽车及其高压保护装置
US20150016882A1 (en) Integrated Security Barrier Control System
CN104392757B (zh) 核电站用dcs系统
CN109870647A (zh) 一种断路器分闸电气回路故障的监测系统
KR102043441B1 (ko) IoT 기반 이동통신용 스마트 분전반 제어 장치
CN203535152U (zh) 一种失灵保护外部启动接点隐性缺陷检测装置
KR102212765B1 (ko) 음성인식 양방향 인공지능 배전반, 전동기제어반, 분전반 및 태양광 발전용 접속함
CN112349441B (zh) 一种核电厂电缆火灾误动作安全处理方法
KR101023533B1 (ko) 고속철도 에이티시의 실시간 원격복구 시스템 및 그 제어방법
KR20170138172A (ko) 학습기능을 이용한 전기 안전관리장치 및 그 방법
CN109167342A (zh) 防雷保护监控装置
KR20140143872A (ko) 변전소 가스절연개폐기의 가스압력 감시 장치 및 방법
KR100959896B1 (ko) 접지선 보안 장치
KR101422420B1 (ko) 누전차단기의 자동복귀장치를 포함하는 리셋형 전원 스위치
US11150282B2 (en) Meter arranged to open a switching member when the upstream voltage falls below a threshold voltage
CN207994624U (zh) 一种数字喷墨打印机喷头电源控制设备
KR20170124817A (ko) 디지털 보호 계전기 삼중화 시스템
CN103324181A (zh) 屏柜柜门监控预警系统

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant