KR101788317B1 - Thin Film Transistor and Method of fabricating Plate Display Device having the same - Google Patents
Thin Film Transistor and Method of fabricating Plate Display Device having the same Download PDFInfo
- Publication number
- KR101788317B1 KR101788317B1 KR1020100106321A KR20100106321A KR101788317B1 KR 101788317 B1 KR101788317 B1 KR 101788317B1 KR 1020100106321 A KR1020100106321 A KR 1020100106321A KR 20100106321 A KR20100106321 A KR 20100106321A KR 101788317 B1 KR101788317 B1 KR 101788317B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- protective film
- layer
- thin film
- forming
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 96
- 239000010408 film Substances 0.000 claims abstract description 91
- 230000001681 protective effect Effects 0.000 claims abstract description 65
- 239000010410 layer Substances 0.000 claims abstract description 55
- 238000000034 method Methods 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 238000002161 passivation Methods 0.000 claims abstract description 10
- 238000000206 photolithography Methods 0.000 claims abstract description 10
- 239000011241 protective layer Substances 0.000 claims abstract description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 8
- 239000004020 conductor Substances 0.000 claims abstract description 4
- 230000002209 hydrophobic effect Effects 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 239000011368 organic material Substances 0.000 claims description 6
- 238000004381 surface treatment Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 2
- 238000005452 bending Methods 0.000 abstract description 6
- 238000010030 laminating Methods 0.000 abstract description 4
- 208000033999 Device damage Diseases 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 15
- 239000004372 Polyvinyl alcohol Substances 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 235000019422 polyvinyl alcohol Nutrition 0.000 description 2
- 229920002451 polyvinyl alcohol Polymers 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229940068984 polyvinyl alcohol Drugs 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막 트랜지스터 및 이를 구비한 평판표시장치 제조방법을 개시한다. 개시된 본 발명의 평판표시장치 제조방법은, 기판 상에 게이트 전극 및 게이트 배선 등을 형성하는 단계; 상기 게이트 전극이 형성된 기판 상에 게이트 절연막, 비정질 실리콘막 및 도핑된 비정질 실리콘막을 형성한 다음, 포토리소그라피 공정과 식각 공정을 진행하여 채널층 및 오믹콘택층을 형성하는 단계; 상기 채널층이 형성된 기판 상에 금속막을 형성한 다음, 포토리소그라피 공정 및 식각 공정을 진행하여 소스ㆍ드레인 전극 및 게이트 절연막을 패터닝하는 단계; 상기 소스ㆍ드레인 전극이 형성된 기판 상에 제 1 보호막을 형성한 다음, 식각하여 상기 게이트 전극, 채널층 및 소스ㆍ드레인 전극을 감싸는 보호막패턴을 형성하는 단계; 상기 보호막패턴을 마스크로 하여 화소 영역의 기판을 식각하는 단계; 및 상기 보호막패턴이 형성된 기판 상에 제 2 보호막을 형성하고, 이후 투명성 도전물질을 기판 상에 형성한 다음, 식각 공정을 진행하여 화소 전극을 형성하는 단계를 포함한다.
본 발명은 어레이 기판 상에 형성되는 TFT에 계면 성질이 서로 다른 보호막을 순차적으로 적층함으로써, 기판의 밴딩 스트레스(bending stress)에 의한 소자 손상을 최소화한 효과가 있다.The present invention discloses a thin film transistor and a method of manufacturing a flat panel display device having the thin film transistor. According to another aspect of the present invention, there is provided a method of manufacturing a flat panel display, including: forming a gate electrode and a gate wiring on a substrate; Forming a gate insulating layer, an amorphous silicon layer, and a doped amorphous silicon layer on the substrate on which the gate electrode is formed, and then performing a photolithography process and an etching process to form a channel layer and an ohmic contact layer; Forming a metal film on the substrate having the channel layer formed thereon, and then performing a photolithography process and an etching process to pattern the source / drain electrodes and the gate insulating film; Forming a first passivation layer on the substrate on which the source / drain electrodes are formed, and etching the passivation layer to form a passivation pattern covering the gate electrode, the channel layer, and the source / drain electrodes; Etching the substrate of the pixel region using the protective film pattern as a mask; And forming a second protective layer on the substrate on which the protective film pattern is formed, forming a transparent conductive material on the substrate, and then performing an etching process to form the pixel electrode.
The present invention has the effect of minimizing device damage due to bending stress of a substrate by sequentially laminating a protective film having different interfacial properties on a TFT formed on an array substrate.
Description
본원 발명은 박막 트랜지스터 및 평판표시장치 제조방법에 관한 것이다.The present invention relates to a thin film transistor and a method of manufacturing a flat panel display.
일반적으로 현대사회가 정보 사회화로 변해 감에 따라 정보표시장치의 하나인 액정표시장치 모듈의 중요성이 점차로 증가하여 가고 있다. 지금까지 가장 널리 사용되고 있는 CRT(cathode ray tube)는 성능이나 가격적인 측면에서 많은 장점을 갖고 있지만, 소형화 또는 휴대성 측면에서 많은 단점을 갖고 있다.Generally, as the modern society changes into information society, the importance of liquid crystal display module, which is one of information display devices, is gradually increasing. The most widely used cathode ray tube (CRT) has many advantages in terms of performance and cost, but it has many disadvantages in terms of miniaturization and portability.
반면에 액정표시장치와 같은 평판표시장치는 가격 측면에서 다소 비싸지만 소형화, 경량화, 박형화, 저 전력, 소비화 등의 장점이 있어 CRT의 단점을 극복할 수 있는 대체수단으로 주목되고 있다.On the other hand, flat panel display devices such as liquid crystal display devices are more expensive in terms of cost, but they are attracting attention as an alternative means to overcome the disadvantages of CRT because of advantages such as miniaturization, light weight, thinness, low power consumption and consumption.
액정 표시 장치는 주로 칼라 필터 어레이가 형성된 칼라 필터 기판과 박막 트랜지스터 어레이가 형성된 박막 트랜지스터 기판이 액정을 사이에 두고 합착되어 형성된다.A liquid crystal display device is formed by a color filter substrate on which a color filter array is formed and a thin film transistor substrate on which a thin film transistor array is formed.
박막 트랜지스터 어레이 기판은 기판 상에 게이트라인과 데이터라인의 교차로 정의된 셀영역마다 형성된 박막트랜지스터와 화소전극을 구비한다. 박막 트랜지스터(thin film transistor: 이하는 TFT라 지칭함)는 게이트라인으로부터의 게이트신호에 응답하여 데이터라인으로부터의 데이터 신호를 화소전극으로 공급한다. 투명도전층으로 형성된 화소전극은 TFT로부터의 데이터신호를 공급하여 액정이 구동되게 한다. 액정은 화소전극의 데이터신호와 공통전극의 공통전압에 의해 형성된 전계에 따라 회전하여 광투과율을 조절함으로써 계조가 구현된다.The thin film transistor array substrate has thin film transistors and pixel electrodes formed on the substrate for each cell region defined by the intersection of the gate line and the data line. A thin film transistor (hereinafter referred to as a TFT) supplies a data signal from a data line to a pixel electrode in response to a gate signal from a gate line. The pixel electrode formed of the transparent conductive layer supplies the data signal from the TFT to drive the liquid crystal. The liquid crystal is rotated according to the electric field formed by the data signal of the pixel electrode and the common voltage of the common electrode to control the light transmittance, thereby achieving the gradation.
상기 액정표시장치의 박막 트랜지스터 어레이 기판의 제조 공정을 개략적으로 살펴보면 다음과 같다.The manufacturing process of the thin film transistor array substrate of the liquid crystal display device will be briefly described below.
먼저, 투명성 절연기판 상에 Al, Cr 계열의 금속막을 증착한 다음, 포토레지스트 공정과 식각 공정을 진행하여 게이트 전극과 게이트 배선을 형성한다. 이후 게이트 절연막, TFT의 채널층, 소스/드레인 전극 및 데이터배선을 형성한다. 그런 다음, 상기 절연기판 상에 보호막을 형성하고, 각각의 셀영역마다 투명성 도전물질로 형성된 화소 전극을 형성하여 박막 트랜지스터 어레이 기판을 완성한다.First, a metal film of Al and Cr series is deposited on a transparent insulating substrate, and then a photoresist process and an etching process are performed to form a gate electrode and a gate wiring. Then, a gate insulating film, a channel layer of the TFT, a source / drain electrode, and a data wiring are formed. Then, a protective film is formed on the insulating substrate, and a pixel electrode formed of a transparent conductive material is formed in each cell region to complete a thin film transistor array substrate.
최근에는 플렉시블(flexible) 디스플레이 장치의 실현으로 종래 유리기판 대신 금속기판(metal foil) 또는 플라스틱 기판 상에 TFT 소자 및 디스플레이 소자들을 형성한다.Recently, in order to realize a flexible display device, a TFT element and a display element are formed on a metal foil or a plastic substrate instead of a conventional glass substrate.
하지만, 상기와 같은 플렉시블 디스플레이 장치를 안정적으로 구현하기 위해서는 기판의 유연성에 대응되도록 TFT 소자를 포함하는 디스플레이 소자들도 밴딩 스트레스(bending stress) 등에 취약하지 않아야 한다.However, in order to stably realize the above-described flexible display device, the display devices including the TFT device should not be vulnerable to bending stress to correspond to the flexibility of the substrate.
예를 들어, 플렉시블 특성이 우수한 기판을 밴딩(bending)할 때, TFT 소자를 보호하는 보호막이 손상되면 외부 습기가 TFT에 침투하여 소자의 신뢰성이 떨어뜨리는 문제가 발생된다.
For example, when bending a substrate having excellent flexible characteristics, if a protective film for protecting the TFT element is damaged, external moisture penetrates into the TFT, resulting in a problem that reliability of the device is deteriorated.
본 발명은 어레이 기판 상에 형성되는 TFT에 계면 성질이 서로 다른 보호막을 순차적으로 적층함으로써, 기판의 밴딩 스트레스(bending stress)에 의한 소자 손상을 최소화한 박막 트랜지스터 및 이를 구비한 평판표시장치 제조 방법을 제공함에 있다.The present invention relates to a thin film transistor in which device damage caused by bending stress of a substrate is minimized by sequentially laminating a protective film having different interfacial properties on a TFT formed on an array substrate, and a method of manufacturing a flat panel display device having the same .
또한, 본 발명은 디스플레이 장치의 기판 일부 영역에서 두께를 줄이기 위해 식각함으로써, 기판의 유연성 향상시킨 박막 트랜지스터 및 이를 구비한 평판표시장치 제조방법을 제공함에 다른 목적이 있다.
It is another object of the present invention to provide a thin film transistor having improved flexibility of a substrate by etching to reduce thickness in a part of a substrate of a display device, and a method of manufacturing a flat panel display device having the thin film transistor.
상기와 같은 과제를 해결하기 위한 본 발명의 박막 트랜지스터는, 기판; 상기 기판 상에 형성된 게이트 전극; 상기 게이트 전극 상에 형성된 게이트 절연막; 상기 게이트 절연막 상에 형성된 채널층, 오믹콘택층 및 소스ㆍ드레인 전극; 상기 게이트 전극, 게이트 절연막, 채널층 및 소스ㆍ드레인 전극을 감싸는 보호막패턴; 및 상기 보호막패턴을 감싸도록 형성된 보호막을 포함한다.According to an aspect of the present invention, there is provided a thin film transistor comprising: a substrate; A gate electrode formed on the substrate; A gate insulating film formed on the gate electrode; A channel layer, an ohmic contact layer, and a source / drain electrode formed on the gate insulating layer; A protective film pattern surrounding the gate electrode, the gate insulating film, the channel layer, and the source / drain electrodes; And a protective film formed to surround the protective film pattern.
또한, 본 발명의 평판표시장치 제조방법은, 기판 상에 게이트 전극 및 게이트 배선 등을 형성하는 단계; 상기 게이트 전극이 형성된 기판 상에 게이트 절연막, 비정질 실리콘막 및 도핑된 비정질 실리콘막을 형성한 다음, 포토리소그라피 공정과 식각 공정을 진행하여 채널층 및 오믹콘택층을 형성하는 단계; 상기 채널층이 형성된 기판 상에 금속막을 형성한 다음, 포토리소그라피 공정 및 식각 공정을 진행하여 소스ㆍ드레인 전극을 형성하고 게이트 절연막을 패터닝하는 단계; 상기 소스ㆍ드레인 전극이 형성된 기판 상에 제 1 보호막을 형성한 다음, 식각하여 상기 게이트 전극, 채널층 및 소스ㆍ드레인 전극을 감싸는 보호막패턴을 형성하는 단계; 상기 보호막패턴을 마스크로 하여 화소 영역의 기판을 식각하는 단계; 및 상기 보호막패턴이 형성된 기판 상에 제 2 보호막을 형성하고, 이후 투명성 도전물질을 기판 상에 형성한 다음, 식각 공정을 진행하여 화소 전극을 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a flat panel display, including: forming a gate electrode and a gate wiring on a substrate; Forming a gate insulating layer, an amorphous silicon layer, and a doped amorphous silicon layer on the substrate on which the gate electrode is formed, and then performing a photolithography process and an etching process to form a channel layer and an ohmic contact layer; Forming a metal film on the substrate on which the channel layer is formed, conducting a photolithography process and an etching process to form source / drain electrodes and patterning the gate insulating film; Forming a first passivation layer on the substrate on which the source / drain electrodes are formed, and etching the passivation layer to form a passivation pattern covering the gate electrode, the channel layer, and the source / drain electrodes; Etching the substrate of the pixel region using the protective film pattern as a mask; And forming a second protective layer on the substrate on which the protective film pattern is formed, forming a transparent conductive material on the substrate, and then performing an etching process to form the pixel electrode.
본 발명은 어레이 기판 상에 형성되는 TFT에 계면 성질이 서로 다른 보호막을 순차적으로 적층함으로써, 기판의 밴딩 스트레스(bending stress)에 의한 소자 손상을 최소화한 효과가 있다.The present invention has the effect of minimizing device damage due to bending stress of a substrate by sequentially laminating a protective film having different interfacial properties on a TFT formed on an array substrate.
또한, 본 발명은 디스플레이 장치의 기판 일부 영역에서 두께를 줄이기 위해 식각함으로써, 기판의 유연성 향상시킨 효과가 있다.
Further, the present invention has an effect of improving the flexibility of a substrate by etching to reduce the thickness in a part of the substrate of the display device.
도 1a 내지 도 1e는 본 발명에 따른 평판표시장치용 박막 트랜지스터 제조방법을 도시한 도면이다.
도 2a는 종래 기술에 따른 박막 트랜지스터의 특성을 도시한 도면이다.
도 2b는 본 발명에 따른 박막 트랜지스터의 특성을 도시한 도면이다.
도 3은 본 발명에 따른 평판표시장치의 화소 영역을 도시한 도면이다.
도 4는 상기 도 3의 Ⅰ-Ⅰ'선을 절단한 단면도이다.1A to 1E are views showing a method of manufacturing a thin film transistor for a flat panel display according to the present invention.
2A is a diagram illustrating characteristics of a conventional thin film transistor.
FIG. 2B is a view showing the characteristics of the thin film transistor according to the present invention.
3 is a view showing a pixel region of the flat panel display according to the present invention.
4 is a cross-sectional view taken along line I-I 'of FIG. 3;
이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the size and thickness of the device may be exaggerated for convenience. Like reference numerals designate like elements throughout the specification.
아래 설명하는 박막 트랜지스터 제조방법은 액정표시장치, 유기전계발광표시장치 등과 같은 평판 표시 장치에 적용할 수 있다. 따라서, 도 1a 내지 도 1e는 이들 평판표시장치의 어레이 기판 상에 형성되는 박막 트랜지스터를 중심으로 설명한 것이다.The thin film transistor manufacturing method described below can be applied to flat panel display devices such as liquid crystal display devices, organic electroluminescent display devices, and the like. Therefore, Figs. 1A to 1E are described focusing on a thin film transistor formed on an array substrate of these flat panel display devices.
도 1a 내지 도 1e는 본 발명에 따른 평판표시장치용 박막 트랜지스터 제조방법을 도시한 도면이다.1A to 1E are views showing a method of manufacturing a thin film transistor for a flat panel display according to the present invention.
도 1a 내지 도 1e를 참조하면, 기판(10) 상에 금속막을 스퍼터링 방식에 따라 형성하고, 포토리소그라피 공정과 식각 공정을 진행하여 기판(10) 상에 제 1 게이트 전극(11)과 제 2 게이트 전극(21)을 각각 형성한다.1A to 1E, a metal film is formed on a
상기 기판(10)은 투명성 절연기판을 사용할 수 있고, 플렉시블 디스플레이 장치에 사용할 경우에는 금속막(metal foil) 또는 플라스틱 기판을 사용할 수 있다.The
상기와 같이, 기판(10) 상에 제 1 게이트 전극(11)과 제 2 게이트 전극(21)이 형성되면, 기판(10)의 전 영역에 게이트 절연막, 비정질 실리콘막 및 도핑된 비정질 실리콘막을 순차적으로 형성한다.As described above, when the
그런 다음, 포토리소그라피 공정에 따라 노광 및 현상 공정을 진행한 다음, 식각 공정을 진행하여 상기 제 1 게이트 전극(11)과 제 2 게이트 전극(21) 상부에 제 1 채널층(14)과 제 2 채널층(24)을 각각 형성한다. 또한, 상기 제 1 채널층(14)과 제 2 채널층(24) 상에는 각각 제 1 오믹콘택층(15)과 제 2 오믹콘택층(25)을 형성한다.Thereafter, an exposure and development process is performed according to a photolithography process, and then an etching process is performed to form a
상기와 같이 제 1 게이트 전극(11)과 제 2 게이트 전극(21) 상에 채널층들이 형성되면, 계속해서 기판(10) 상에 금속막을 형성한 다음, 포토리소그라피 공정과 식각 공정을 진행하여 제 1 소스/드레인 전극(17a, 17b)과 제 2 소스/드레인 전극(27a, 27b)을 각각 형성한다.After the channel layers are formed on the
이때, 본 발명에서는 식각 공정시 소스/드레인 금속막을 식각하기 위한 습식각 공정과 게이트 절연막을 식각하기 위한 건식각 공정을 순차적으로 진행하여, 상기 제 1 게이트 전극(11)과 제 2 게이트 전극(21) 상에 각각 제 1 게이트 절연막(12)과 제 2 게이트 절연막(22)을 패터닝한다. 즉, TFT 영역 이외의 기판(10) 상에는 게이트 절연막이 존재하지 않는다.
At this time, in the present invention, the wet etching process for etching the source / drain metal film and the dry etching process for etching the gate insulating film are sequentially performed in the etching process, and the
상기와 같이, 기판(10) 상에 제 1, 2 박막 트랜지스터가 형성되면, 도 1b 및 도 1c에 도시한 바와 같이, 기판(10)의 전 영역 상에 제 1 보호막(30)을 형성한 다음, 포토리소그라피 공정과 식각 공정을 진행하여 상기 제 1, 2 박막 트랜지스터를 각각 덮도록 제 1 보호막패턴(31a)과 제 2 보호막패턴(31b)을 각각 형성한다. 적어도 박막 트랜지스터의 채널층과 소스/드레인 전극들이 덮이도록 보호막패턴들이 형성될 수 있다.As described above, when the first and second thin film transistors are formed on the
상기 제 1 보호막(30)은 제 1 채널층(14) 및 제 2 채널층(24)과 반대되는 계면 성질을 갖는 물질을 사용한다. 일반적으로 박막 트랜지스터의 채널층은 소수성(Hydrophobic) 계면 특성을 갖는 물질을 사용하기 때문에 본 발명의 제 1 보호막(30)은 친수성 계면 특성을 갖는 유기물질(PVA: Poly-vinyl-Alcohol)을 사용한다.The
상기 제 1 보호막(30)은 친수성 계면 특성을 갖기 때문에 종래 소수성 유기물질 보다 유연성이 뛰어나 기판(10)이 휘어질 때, 상기 박막 트랜지스터를 보호하는 역할을 한다.Since the first
따라서, 본 발명에서는 1차적으로 제 1, 2 박막 트랜지스터가 친수성 계면 특성을 갖는 제 1 보호막패턴(31a)과 제 2 보호막패턴(31b)에 의해 덮여 진다.Therefore, in the present invention, the first and second thin film transistors are first covered by the first
그런 다음, 도 1d 및 도 1e에 도시한 바와 같이, 기판(10)에 형성된 제 1 보호막패턴(31a)과 제 2 보호막패턴(31b)을 마스크로 하여 상기 기판(10)을 식각한다. 상기 제 1, 2 박막 트랜지스터 사이의 기판(10) 상에는 소정의 홈(G)이 형성된다. 이러한 공정을 진행하는 이유는 기판(10)의 두께를 얇게 하여 플렉시블 특성을 향상시키기 위함이다. 상기 홈(G)이 형성된 기판(10)의 두께는 다른 영역에서의 기판(10) 두께의 1/2 이상에서 결정될 수 있다.Then, the
상기와 같이, 기판(10) 식각 공정이 완료되면 계속해서 표면 처리 공정을 진행한다. 상기 표면 처리 공정은 이후 기판(10) 상에 형성될 제 2 보호막(40)과 상기 제 1, 2 보호막패턴(31a, 31b) 및 기판(10)과의 접착력을 향상시키기 위해 진행한다. 왜냐하면, 소수성 계면 특성을 갖는 상기 제 2 보호막(40)과, 기판(10) 및 친수성 계면 특성을 갖는 제 1,2 보호막 패턴(31a, 31b)의 접착력(adhesion)을 강화할 필요가 있기 때문이다.As described above, when the etching process of the
상기와 같이, 표면 처리 공정이 완료되면 기판(10)의 전 영역에 제 2 보호막(40)을 형성한다. 제 2 보호막(40)은 외부 습기를 차단하기 위해 소수성 계면 특성을 갖는 유기물질을 사용한다. 하지만, 경우에 따라서는 무기물질을 사용할 수 있다.As described above, when the surface treatment process is completed, the second
이와 같이, 본 발명에서는 TFT들이 형성된 기판의 두께를 얇게 하여 유연성(fleibility)을 향상시키면서, 각각의 TFT 상에 두개의 보호막을 적층 형성하여 기판이 물리적으로 휘더라도 소자를 보호할 수 있도록 하였다. 특히, 기판의 반복적인 휨 동작에 의해 보호막이 손상되어 외부 습기가 소자 내측으로 침투되는 것을 방지하였다.
As described above, in the present invention, the thickness of the substrate on which the TFTs are formed is thinned to improve the flexibility, and two protective films are stacked on each TFT so that the device can be protected even if the substrate is physically warped. Particularly, the protective film is damaged by repetitive bending of the substrate, thereby preventing external moisture from penetrating the inside of the device.
도 2a는 종래 기술에 따른 박막 트랜지스터의 특성을 도시한 도면이고, 도 2b는 본 발명에 따른 박막 트랜지스터의 특성을 도시한 도면이다.FIG. 2A illustrates characteristics of a conventional thin film transistor, and FIG. 2B illustrates characteristics of a thin film transistor according to the present invention.
도 2a는 종래 기술에 따라 박막 트랜지스터 상에 단일 보호막이 형성된 경우의 소자 특성이고, 도 2b는 본 발명에 따라 박막 트랜지스터 상에 보호막을 적층한 경우의 소자 특성이다.FIG. 2A shows device characteristics when a single protective film is formed on a thin film transistor according to the related art, and FIG. 2B shows device characteristics when a protective film is laminated on the thin film transistor according to the present invention.
도 2a에 도시된 바와 같이, TFT의 드레인/소스 간의 전류(IDS)가 Vds에 따라 최대 1E-5 이하로 흐르거나 도 2b와 대비하여 해당 전압에서 더 낮은 전류들이 흐르는 것을 볼 수 있다. 또한, 전류/전압 특성 곡선이 OV를 기준으로 이상적인 커브를 그리지 않고 완만한 커브를 그리고 있다.As shown in FIG. 2A, it can be seen that the current (I DS ) between the drain and the source of the TFT flows to a maximum of 1E-5 or less according to V ds , or a lower current flows at the corresponding voltage in comparison with FIG. In addition, the current / voltage characteristic curve has a gentle curve without drawing an ideal curve based on OV.
반면, 도 2b의 TFT는 드레인/소스 간의 전류(IDS)가 Vds에 따라 최대 1E-5 이상으로 흐르거나 동일한 전압 대비 더 많은 전류가 흐르는 것을 볼 수 있다. 또한, 전류/전압 특성 곡선이 OV를 기준으로 도 2a보다 이상적인 커브를 그리는 것을 볼 수 있다.On the other hand, in the TFT of FIG. 2B, it can be seen that the current I DS between the drain and the source flows at a maximum of 1E-5 or more according to V ds , or more current flows at the same voltage. In addition, it can be seen that the current / voltage characteristic curve draws an ideal curve from FIG. 2A based on OV.
즉, 본 발명과 같이 TFT를 1차적으로 보호막패턴으로 감싼 다음, 2차적으로 보호막을 적층할 경우, TFT의 전류 특성과 TFT의 온/오프 응답 특성이 개선되는 것을 볼 수 있다.
That is, it can be seen that the current characteristics of the TFT and the ON / OFF response characteristics of the TFT are improved when the TFT is firstly wrapped with the protective film pattern and then the protective film is secondarily stacked as in the present invention.
아래에서 설명하는 평판표시장치는 상기 도 1a 내지 도 1e에서 설명한 TFT 제조 공정을 동일하게 적용한 것이다. 따라서, 설명하지 않은 부분은 상기 도 1a 내지 도 1e의 공정 내용을 그대로 적용한다.
The flat panel display device described below applies the same TFT manufacturing process described in FIGS. 1A to 1E. Therefore, in the parts not described, the process contents of FIGS. 1A to 1E are directly applied.
도 3은 본 발명에 따른 평판표시장치의 화소영역을 도시한 도면이다.3 is a view showing a pixel region of the flat panel display according to the present invention.
도 3을 참조하면, 본 발명에 따른 액정표시장치는 기판(100) 상에 게이트 배선(101)과 데이터 배선(103a, 103b)이 교차 배열되어 화소 영역(sub-pixel)들(P1, P2)이 정의된다.3, a liquid crystal display according to an embodiment of the present invention includes
상기 게이트 배선(101)과 데이터 배선(103a,103b)이 교차되는 영역 상에는 스위칭 소자인 TFT가 배치되어 있고, 상기 화소 영역에는 상기 데이터 배선(103a, 103b)과 평행한 방향으로 ITO(Indium-Tin-Oxide) 금속으로된 화소 전극(109a, 109b)들이 배치되어 있다.A TFT serving as a switching element is disposed on a region where the
또한, 본 발명의 TFT 영역에는 TFT 만을 감싸도록 보호막패턴(PL1,PL2)들이 각각 형성되어 있다. 상기 보호막패턴(PL1)은 아래 도 4의 120과 동일한 패턴이다. 상기 보호막패턴(PL1, PL2)이 형성된 상태에서 도 4에 도시된 바와 같이, 상기 보호막패턴(PL1,PL2)을 덮도록 기판(100) 전 영역 상에 보호막(130)이 형성된다.In the TFT region of the present invention, protective film patterns PL1 and PL2 are formed to cover only the TFTs. The protective film pattern PL1 has the same pattern as that of 120 shown in FIG. The
본 발명에서는 데이터 배선(103a, 103b)을 따라 좌우측에 배치되어 있는 화소 영역에 교대로 TFT가 배치되어 있어, 한쌍의 화소 영역들(P1,P2) 사이에는 데이터 배선이 존재하지 않는 구조로 형성되어 있다. 따라서, 종래보다 데이터 배선들의 개수를 1/2로 줄이면서 데이터 배선(103a, 103b)을 중심으로 좌우측 화소 영역에 교대로 데이터 신호를 공급할 수 있다.In the present invention, the TFTs are alternately arranged in the pixel regions arranged on the right and left sides along the
또한, 상기 게이트 배선(101)과 인접한 영역에는 공통배선(106)이 배치되어 있고, 상기 공통배선(106)으로부터 각각의 화소 영역의 경계와 나란하게 분기된 제 1, 2, 3 공통전극(107a, 107b, 107c)이 배치되어 있다.The
상기 제 1, 2, 3 공통전극(107a, 107b, 107c) 상에는 좌우 인접한 화소전극(109a, 109b)들이 소정 부분 오버랩되도록 배치된다. 즉, 종래 액정표시장치와 달리 본 발명에서는 하나의 공통전극 상에 인접한 화소전극들이 공통으로 오버랩되어 있어 공통전극의 폭을 줄일 수 있다. 이로 인하여 본 발명의 화소 영역의 개구율은 증가한다.Left and right
또한, 본 발명의 화소 구조와 같이 두개의 화소 영역(P1,P2) 중심에 배치되는 제 2 공통전극(107b) 상에는 데이터 배선이 존재하지 않고, 인접한 화소전극(109a, 109b)들 만이 오버랩되기 때문에 제 1 및 제 3 공통전극(107a, 107c)의 폭보다 훨씬 좁게 형성할 수 있다. 이로 인하여 한쌍의 화소 영역(P1,P2)의 개구 영역은 더욱 넓어진다.In addition, since the data lines do not exist on the second
또한, 본 발명에서는 각각의 화소 영역에 형성된 TFT에 1차적으로 유기물질의 보호막패턴으로 덮고, 2차적으로 보호막으로 덮는 이중 보호막 구조로 되어 있기 때문에 기판의 휨 동작에서도 TFT 소자들을 보호할 수 있다.
In addition, in the present invention, the TFTs formed in the respective pixel regions are covered with the protective film pattern of the organic material primarily, and the protective films are secondarily covered with the protective film, so that the TFT elements can be protected even in the warping operation of the substrate.
도 4는 상기 도 3의 Ⅰ-Ⅰ'선을 절단한 단면도이다.4 is a cross-sectional view taken along line I-I 'of FIG. 3;
도 4에 도시된 바와 같이, 기판(100) 상에 게이트 전극(101a), 게이트 절연막(102), 채널층(114), 오믹콘택층(115) 및 소스/드레인 전극(117a, 117b)으로 구성된 박막 트랜지스터가 형성되어 있다.A
또한, 상기 박막 트랜지스터는 보호막패턴(120)에 의해 덮여 있고, 기판(100)의 전 영역에는 보호막(130)이 형성되어 있다. 따라서, 본 발명의 액정표시장치의 박막 트랜지스터는 보호막패턴(120)에 의해 1차적으로 덮여 있고, 상기 보호막(130)에 의해 2차적으로 덮여 있는 구조로 형성된다.In addition, the thin film transistor is covered with a
또한, 본 발명의 액정표시장치는 기판(100)의 플렉시블 특성을 향상시키기 위하여 박막 트랜지스터와 인접한 영역과 화소 영역의 기판(100)을 식각하였다. 따라서 박막 트랜지스터 이외의 화소 영역은 기판(100)의 두께보다 얇은 두께를 갖는 홈(G)이 형성되어 있다. 홈(G) 영역의 기판 두께는 다른 영역의 기판 두께의 1/2보다 큰 범위에서 정해 질 수 있다.In addition, in order to improve the flexible characteristics of the
또한, 화소 영역에 형성되는 화소 전극(109a)은 드레인 전극(117b) 영역에 형성된 비아홀을 통하여 드레인 전극(117b)과 전기적으로 연결되어 있다.The
따라서, 본 발명의 액정표시장치는 TFT 어레이 기판 상에 형성되는 모든 TFT에 보호막패턴(120)을 형성한 다음, 추가로 보호막(130)이 TFT 어레이 기판 전 영역을 덮도록 하여 TFT 소자를 보호할 수 있도록 하였다.Therefore, in the liquid crystal display device of the present invention, after the
또한, 본 발명의 액정표시장치는 화소 영역의 기판 두께를 다른 영역보다 얇게 형성함으로써, 전체적으로 액정표시장치의 플렉시블 특성을 향상시켰다.Further, in the liquid crystal display device of the present invention, the substrate thickness of the pixel region is made thinner than other regions, thereby improving the flexible characteristics of the liquid crystal display device as a whole.
아울러, 본 발명의 TFT 영역을 덮는 보호막패턴을 TFT의 채널층과 다른 계면 특성을 갖는 친수성 유기물질을 사용함으로써, 기판이 휠 때 TFT 영역에서의 유연성을 확보할 수 있도록 하였다.In addition, by using the hydrophilic organic material having the interface characteristic different from the channel layer of the TFT in the protective film pattern covering the TFT region of the present invention, flexibility in the TFT region can be ensured when the substrate is wiped.
또한, 보호막패턴이 형성된 TFT 어레이 기판의 전 영역에 2차적으로 보호막을 적층 형성함으로써, 외부 습기가 액정표시장치의 소자에 침투하여 열화를 일으키는 것을 방지할 수 있도록 하였다.
In addition, by laminating a protective film on the entire area of the TFT array substrate on which the protective film pattern is formed, it is possible to prevent external moisture from penetrating the elements of the liquid crystal display device and causing deterioration.
10, 100: 기판 11: 제 1 게이트 전극
21: 제 2 게이트 전극 14: 제 1 채널층
24: 제 2 채널층 17a,17b: 제 1 소스/드레인 전극
27a,27b: 제 2 소스/드레인 전극 31a: 제 1 보호막패턴
31b: 제 2 보호막패턴10, 100: substrate 11: first gate electrode
21: second gate electrode 14: first channel layer
24:
27a, 27b: second source /
31b: second protective film pattern
Claims (14)
상기 게이트 전극이 형성된 기판 상에 게이트 절연막, 비정질 실리콘막 및 도핑된 비정질 실리콘막을 형성한 다음, 포토리소그라피 공정과 식각 공정을 진행하여 채널층 및 오믹콘택층을 형성하는 단계;
상기 채널층이 형성된 기판 상에 금속막을 형성한 다음, 포토리소그라피 공정 및 식각 공정을 진행하여 소스ㆍ드레인 전극을 형성하고 게이트 절연막을 패터닝하는 단계;
상기 소스ㆍ드레인 전극이 형성된 기판 상에 제 1 보호막을 형성한 다음, 식각하여 상기 게이트 전극, 채널층 및 소스ㆍ드레인 전극을 감싸는 보호막패턴을 형성하는 단계;
상기 보호막패턴을 마스크로 하여 화소 영역의 기판을 식각하여 상기 화소 영역의 기판 두께가 상기 보호막패턴과 중첩하는 영역의 기판 두께보다 얇도록 하는 단계; 및
상기 보호막패턴이 형성된 기판 상에 제 2 보호막을 형성하고, 이후 투명성 도전물질을 기판 상에 형성한 다음, 식각 공정을 진행하여 화소 전극을 형성하는 단계를 포함하고,
상기 보호막패턴은 친수성 계면 특성을 갖는 물질로 형성되고, 상기 채널층 및 제2 보호막은 소수성 계면 특성을 갖는 물질로 형성되는, 평판표시장치 제조방법.
Forming a gate electrode and a gate wiring on the substrate;
Forming a gate insulating layer, an amorphous silicon layer, and a doped amorphous silicon layer on the substrate on which the gate electrode is formed, and then performing a photolithography process and an etching process to form a channel layer and an ohmic contact layer;
Forming a metal film on the substrate on which the channel layer is formed, conducting a photolithography process and an etching process to form source / drain electrodes and patterning the gate insulating film;
Forming a first passivation layer on the substrate on which the source / drain electrodes are formed, and etching the passivation layer to form a passivation pattern covering the gate electrode, the channel layer, and the source / drain electrodes;
Etching the substrate of the pixel region using the protective film pattern as a mask so that the substrate thickness of the pixel region is thinner than the substrate thickness of the region overlapping the protective film pattern; And
Forming a second protective film on the substrate having the protective film pattern formed thereon, forming a transparent conductive material on the substrate, and then performing an etching process to form a pixel electrode,
Wherein the protective film pattern is formed of a material having a hydrophilic interface characteristic, and the channel layer and the second protective film are formed of a material having a hydrophobic interface characteristic.
5. The flat panel display of claim 4, wherein the step of etching the substrate with the protective film pattern as a mask further comprises a surface treatment step of improving the adhesion with the second protective film after etching the substrate with the protective film pattern as a mask, Gt;
The flat panel display device manufacturing method according to claim 4, wherein the protective film pattern is an organic material having hydrophilic interface characteristics.
5. The method of claim 4, wherein the patterned gate insulating layer is present only in the thin film transistor region where the gate electrode and the source and drain electrodes are formed, and is removed in all other regions of the substrate.
상기 기판 상에 형성된 게이트 전극과, 상기 게이트 전극 상에 형성된 게이트 절연막과, 상기 게이트 절연막 상에 형성된 채널층, 오믹콘택층 및 소스ㆍ드레인 전극과, 상기 게이트 전극, 게이트 절연막, 채널층 및 소스ㆍ드레인 전극을 감싸는 보호막패턴을 포함하며, 서로 이격된 복수의 박막 트랜지스터;
상기 복수의 박막 트랜지스터가 형성된 기판 상에 형성되어, 복수의 박막 트랜지스터 각각의 보호막패턴을 감싸도록 형성된 보호막; 및
상기 보호막 상에 형성되며, 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 포함하고,
상기 보호막패턴은 친수성 계면 특성을 갖는 물질로 형성되고, 상기 채널층 및 보호막은 소수성 계면 특성을 갖는 물질로 형성되며,
상기 복수의 박막 트랜지스터 사이의 기판 두께가 박막 트랜지스터 영역의 기판 두께보다 얇은, 평판표시장치.
Board;
A gate electrode formed on the substrate, a gate insulating film formed on the gate electrode, a channel layer formed on the gate insulating film, an ohmic contact layer and source / drain electrodes, and a gate electrode, a gate insulating film, A plurality of thin film transistors each including a protective film pattern surrounding the drain electrode;
A protective film formed on the substrate on which the plurality of thin film transistors are formed, the protective film being formed to surround the protective film pattern of each of the plurality of thin film transistors; And
And a pixel electrode formed on the protective film and electrically connected to the drain electrode,
Wherein the protective layer pattern is formed of a material having a hydrophilic interface property, the channel layer and the protective layer are formed of a material having a hydrophobic interface characteristic,
Wherein the substrate thickness between the plurality of thin film transistors is thinner than the substrate thickness of the thin film transistor region.
The flat panel display according to claim 10, wherein the protective film pattern has a hydrophilic interface property.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100106321A KR101788317B1 (en) | 2010-10-28 | 2010-10-28 | Thin Film Transistor and Method of fabricating Plate Display Device having the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100106321A KR101788317B1 (en) | 2010-10-28 | 2010-10-28 | Thin Film Transistor and Method of fabricating Plate Display Device having the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120044813A KR20120044813A (en) | 2012-05-08 |
| KR101788317B1 true KR101788317B1 (en) | 2017-11-15 |
Family
ID=46264513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100106321A KR101788317B1 (en) | 2010-10-28 | 2010-10-28 | Thin Film Transistor and Method of fabricating Plate Display Device having the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101788317B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023042924A1 (en) * | 2021-09-14 | 2023-03-23 | 엘지전자 주식회사 | Display apparatus using semiconductor light-emitting device, and manufacturing method therefor |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101972077B1 (en) * | 2012-09-28 | 2019-08-19 | 삼성디스플레이 주식회사 | Organic light emitting diode display |
| KR102343656B1 (en) | 2015-01-15 | 2021-12-27 | 삼성디스플레이 주식회사 | Organic light emitting diode display |
| CN108922911A (en) * | 2018-07-31 | 2018-11-30 | 武汉天马微电子有限公司 | A kind of display panel and display device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100528326B1 (en) * | 2002-12-31 | 2005-11-15 | 삼성전자주식회사 | Thin film semiconductor device with protective cap over flexible substrate and electronic device using the same and manufacturing method thereof |
| JP2007123377A (en) * | 2005-10-26 | 2007-05-17 | Matsushita Electric Ind Co Ltd | Organic semiconductor device module |
-
2010
- 2010-10-28 KR KR1020100106321A patent/KR101788317B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100528326B1 (en) * | 2002-12-31 | 2005-11-15 | 삼성전자주식회사 | Thin film semiconductor device with protective cap over flexible substrate and electronic device using the same and manufacturing method thereof |
| JP2007123377A (en) * | 2005-10-26 | 2007-05-17 | Matsushita Electric Ind Co Ltd | Organic semiconductor device module |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023042924A1 (en) * | 2021-09-14 | 2023-03-23 | 엘지전자 주식회사 | Display apparatus using semiconductor light-emitting device, and manufacturing method therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120044813A (en) | 2012-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11462714B2 (en) | Organic light emitting diode display device | |
| US11809657B2 (en) | Display device | |
| US11114510B2 (en) | Organic light-emitting display device having touch sensor | |
| US7507616B2 (en) | Method of manufacturing a flexible thin film transistor array panel including plastic substrate | |
| JP5120828B2 (en) | Thin film transistor substrate and manufacturing method thereof, and liquid crystal display panel having the same and manufacturing method | |
| JP5253686B2 (en) | Active matrix substrate, display device, and method of manufacturing active matrix substrate | |
| KR101623188B1 (en) | Liquid crystal display device and Method of fabricating the same | |
| KR102651358B1 (en) | Methods of manufacturing a mirror substrate and display devices including the same | |
| US7223997B2 (en) | Thin film transistor array panel | |
| US20240008303A1 (en) | Display device | |
| WO2012011258A1 (en) | Substrate and process for production thereof, and display device | |
| KR101484966B1 (en) | Array substrate and method of fabricating the same | |
| US7781268B2 (en) | Array substrate and display panel | |
| KR101788317B1 (en) | Thin Film Transistor and Method of fabricating Plate Display Device having the same | |
| KR100973806B1 (en) | Method for manufacturing a thin film transistor array panel | |
| KR100940569B1 (en) | Thin film transistor array panel | |
| US7335524B2 (en) | Method of manufacturing a thin film transistor array panel | |
| US20150255616A1 (en) | Semiconductor device and display device | |
| US8519393B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| KR101978789B1 (en) | Array substrate for display device and method of fabricating the same | |
| KR101886861B1 (en) | Array substrate for gate in panel type display device and method of fabricating the same | |
| KR20080057877A (en) | Array substrate and method for fabricating the same | |
| KR20080080772A (en) | Array substrate for liquid crystal display device and method for fabricating the same | |
| KR101266396B1 (en) | Color filter substrate, display panel having the same and method or making the same | |
| US20050037528A1 (en) | Thin film transistor liquid crystal display and fabrication method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) |