KR101787889B1 - 반도체 회로의 시분할 테스트 방법 및 시스템 - Google Patents

반도체 회로의 시분할 테스트 방법 및 시스템 Download PDF

Info

Publication number
KR101787889B1
KR101787889B1 KR1020160050754A KR20160050754A KR101787889B1 KR 101787889 B1 KR101787889 B1 KR 101787889B1 KR 1020160050754 A KR1020160050754 A KR 1020160050754A KR 20160050754 A KR20160050754 A KR 20160050754A KR 101787889 B1 KR101787889 B1 KR 101787889B1
Authority
KR
South Korea
Prior art keywords
test
sib
time
tool groups
open state
Prior art date
Application number
KR1020160050754A
Other languages
English (en)
Inventor
김영성
박성주
무하마드아딜안사리
김두영
정지훈
Original Assignee
한양대학교 에리카산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 에리카산학협력단 filed Critical 한양대학교 에리카산학협력단
Priority to KR1020160050754A priority Critical patent/KR101787889B1/ko
Application granted granted Critical
Publication of KR101787889B1 publication Critical patent/KR101787889B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318552—Clock circuits details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318594—Timing aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

일실시예에 따르면, 반도체 회로의 시분할 테스트 시스템은 TAP(test access port) 컨트롤러로부터 수신되는 신호에 기초하여 닫힌 상태 또는 열린 상태 중 어느 하나의 상태로 설정되는 시분할 SIB(segment insertion bit); 및 상기 시분할 SIB가 상기 열린 상태로 설정되는 경우, 순차적으로 구동되어 테스트 대상 반도체에 대한 테스트를 수행하는 복수의 도구 그룹들을 포함하고, 상기 열린 상태로 설정된 시분할 SIB는 시분할 방식(time division multiplex; TDM)을 이용하여, 상기 TAP 컨트롤러로부터 수신되는 테스트 채널 클록을 상기 복수의 도구 그룹들로 분배하고, 상기 TAP 컨트롤러로부터 수신되는 테스트 데이터를 상기 복수의 도구 그룹들로 전달한다.

Description

반도체 회로의 시분할 테스트 방법 및 시스템{TIME DIVISION MULTIPLEXED TEST METHOD AND SYSTEM OF SEMICONDUCTOR CIRCUIT}
아래의 실시예들은 반도체 회로의 시분할 테스트 시스템 및 그 방법에 관한 것으로, 보다 상세하게는 시분할 방식(time division multiplex; TDM)을 SIB(segment insertion bit)에 적용하여 테스트 대상 반도체에 대한 테스트를 수행하는 기술에 대한 것이다.
테스트 컨트롤 네트워크 표준 규격 중 하나인 IJTAG은 IEEE 표준 1149.1 네트워크(JTAG) 기반의 반도체 테스트 시스템이 가지고 있는 문제점을 해결하였다. 구체적으로, IJTAG은 JTAG의 TAP(test access port) 신호를 이용하여 가변구조형(reconfigurable)의 JTAG이 가능하도록 SIB를 사용한다. 이로 인해, IJTAG은 동적으로 주사경로(scan path)를 설정할 수 있으며, 이는 테스트 시간을 큰 폭으로 단축한다.
예를 들어, IJTAG 네트워크의 계층적 구조를 나타낸 도 1을 참조하면, TAP 컨트롤러(110)로부터 인가되는 테스트 데이터는 스캔인(111)을 시작으로 출발하여 스캔아웃(112)으로 들어오게 되며, 각각의 SIB들(120, 130, 140)은 TAP 컨트롤러(110)의 신호에 의해 닫힌 상태 또는 열린 상태로 설정된다.
IJTAG 네트워크에 포함되는 SIB를 구체적으로 나타낸 도 2를 참조하면, SIB(210)는 닫힌 상태 또는 열린 상태 중 어느 하나로 설정된다. 만약, TAP 컨트롤러의 신호가 쉬프트 신호라면 선택신호(211)가 제1 논리값(0)을 갖게 되며 닫힌 상태가 되어, 스캔인(212)와 스캔아웃(213) 사이의 연결통로가 설정된다. 반면에, TAP 컨트롤러의 신호가 업데이트 신호라면 선택신호(211)가 제2 논리값(1)을 갖게 되며 열린 상태가 되어, toSI(214)와 fromSO(215) 사이의 연결통로가 설정된다.
이와 같은 IJTAG 네트워크는 필요로 하는 도구(instrument)들만을 사용 가능하도록 한다. 따라서 주사경로를 설정할 수 있는 IJTAG은 테스트 경로의 길이를 줄임으로써, 테스트 비용을 절감 할 수 있다.
하지만 테스트 장비의 클록 속도는 증가하는 반면, 테스트 데이터를 인가하는 속도는 여전히 10 내지 50MHz에 머물러 있다. 또한 웨이퍼 단계의 테스트 클록 속도와 패키지 단계의 테스트 클록 속도의 차이도 점점 증가되고 있다. 이러한 속도 차이는 테스트 비용을 저하시키는 문제가 있다.
이에, 아래의 실시예들은 IJTAG의 SIB에 시분할 방식을 적용함으로써, 테스트 비용을 절감시키는 기술을 제안한다. 특히, 아래의 실시예들은 높은 속도의 테스트 채널 클록을 그대로 사용하며 시분할 방식을 적용하는 기술을 제안한다.
일실시예들은 SIB에 시분할 방식을 적용함으로써, 테스트 채널 클록이 분배되는 타이밍에 따라 주사경로를 동적으로 설정하며 테스트 대상 반도체에 대한 테스트를 수행하는 방법 및 시스템을 제공한다.
구체적으로, 일실시예들은 시분할 SIB의 상태를 닫힌 상태 또는 열린 상태 중 어느 하나로 설정함으로써, 테스트 대상 반도체에 대한 테스트를 수행하는 도구 그룹에 테스트 채널 클록 및 테스트 데이터를 인가하거나, 테스트 대상 반도체에 대한 테스트를 수행한 결과값을 확인하는 동작을 수행하는 방법 및 시스템을 제공한다.
특히, 일실시예들은 높은 속도의 테스트 채널 클록을 낮은 속도의 스캔 쉬프트 클록들로 분할함으로써, 낮은 속도의 스캔 쉬프트 클록들에 따라 도구 그룹을 구동시키는 방법 및 시스템을 제공한다.
이 때, 일실시예들은 시분할 SIB에 포함되는 카운터 논리회로의 동작에 따라, 도구 그룹을 선택적으로 구동시키는 방법 및 시스템을 제공한다.
일실시예에 따르면, 반도체 회로의 시분할 테스트 시스템은 TAP(test access port) 컨트롤러로부터 수신되는 신호에 기초하여 닫힌 상태 또는 열린 상태 중 어느 하나의 상태로 설정되는 시분할 SIB(segment insertion bit); 및 상기 시분할 SIB가 상기 열린 상태로 설정되는 경우, 순차적으로 구동되어 테스트 대상 반도체에 대한 테스트를 수행하는 복수의 도구 그룹들을 포함하고, 상기 열린 상태로 설정된 시분할 SIB는 시분할 방식(time division multiplex; TDM)을 이용하여, 상기 TAP 컨트롤러로부터 수신되는 테스트 채널 클록을 상기 복수의 도구 그룹들로 분배하고, 상기 TAP 컨트롤러로부터 수신되는 테스트 데이터를 상기 복수의 도구 그룹들로 전달한다.
상기 열린 상태로 설정된 시분할 SIB는 상기 시분할 방식을 이용하여 상기 테스트 채널 클록을 복수의 스캔 쉬프트 클록들로 분할하고, 상기 복수의 스캔 쉬프트 클록들을 상기 복수의 도구 그룹들로 각각 분배할 수 있다.
상기 열린 상태로 설정된 시분할 SIB는 상기 복수의 스캔 쉬프트 클록들이 상기 복수의 도구 그룹들로 각각 분배되는 타이밍에 따라, 상기 테스트 데이터를 상기 복수의 도구 그룹들 각각으로 전달할 수 있다.
상기 복수의 도구 그룹들은 상기 복수의 스캔 쉬프트 클록들이 각각 분배되는 타이밍에 따라 순차적으로 구동되어 상기 테스트 데이터를 기초로 상기 테스트 대상 반도체에 대한 테스트를 수행하고, 상기 테스트를 수행한 결과값들을 상기 시분할 SIB로 리턴할 수 있다.
상기 복수의 도구 그룹들의 개수는 상기 테스트 채널 클록이 상기 복수의 스캔 쉬프트 클록들로 분할되는 개수에 기초하여 적응적으로 조절될 수 있다.
상기 열린 상태로 설정된 시분할 SIB는 상기 복수의 도구 그룹들로부터 상기 테스트를 수행한 결과값들을 순차적으로 리턴받고, 상기 테스트를 수행한 결과값들을 출력 포트를 통하여 순차적으로 출력할 수 있다.
상기 시분할 SIB는 상기 TAP 컨트롤러로부터 수신되는 신호에 기초하여 상기 닫힌 상태 또는 상기 열린 상태 중 어느 하나의 상태로 설정되는 SIB; 및 상기 SIB의 상태에 따라 활성화 또는 비활성화되는 카운터 논리회로를 포함하고, 상기 활성화된 카운터 논리회로는 상기 시분할 방식을 이용하여 상기 테스트 채널 클록을 상기 복수의 도구 그룹들로 분배하고, 상기 테스트 데이터를 상기 복수의 도구 그룹들로 전달할 수 있다.
상기 시분할 SIB는 상기 TAP 컨트롤러로부터 수신되는 신호가 쉬프트 신호인 경우, 상기 닫힌 상태로 설정되고, 상기 TAP 컨트롤러로부터 수신되는 신호가 업데이트 신호인 경우, 상기 열린 상태로 설정될 수 있다.
상기 닫힌 상태로 설정된 시분할 SIB는 상기 TAP 컨트롤러로부터 수신되는 테스트 채널 클록 및 테스트 데이터를 출력 포트를 통하여 출력할 수 있다.
일실시예에 따르면, 반도체 회로의 시분할 테스트 방법은 TAP(test access port) 컨트롤러로부터 수신되는 신호에 기초하여 시분할 SIB(segment insertion bit)를 닫힌 상태 또는 열린 상태 중 어느 하나의 상태로 설정하는 단계; 및 상기 시분할 SIB가 상기 열린 상태로 설정되는 경우, 복수의 도구 그룹들을 순차적으로 구동시켜 테스트 대상 반도체에 대한 테스트를 수행하는 단계를 포함하고, 상기 시분할 SIB를 닫힌 상태 또는 열린 상태 중 어느 하나의 상태로 설정하는 단계는 상기 시분할 SIB가 상기 열린 상태로 설정되는 경우, 시분할 방식(time division multiplex; TDM)을 이용하여, 상기 TAP 컨트롤러로부터 수신되는 테스트 채널 클록을 상기 복수의 도구 그룹들로 분배하는 단계; 상기 TAP 컨트롤러로부터 수신되는 테스트 데이터를 상기 복수의 도구 그룹들로 전달하는 단계를 포함한다.
상기 시분할 SIB가 상기 열린 상태로 설정되는 경우, 시분할 방식을 이용하여, 상기 TAP 컨트롤러로부터 수신되는 테스트 채널 클록을 상기 복수의 도구 그룹들로 분배하는 단계는 상기 시분할 방식을 이용하여 상기 테스트 채널 클록을 복수의 스캔 쉬프트 클록들로 분할하는 단계; 및 상기 복수의 스캔 쉬프트 클록들을 상기 복수의 도구 그룹들로 각각 분배하는 단계를 포함할 수 있다.
상기 TAP 컨트롤러로부터 수신되는 테스트 데이터를 상기 복수의 도구 그룹들로 전달하는 단계는 상기 복수의 스캔 쉬프트 클록들이 상기 복수의 도구 그룹들로 각각 분배되는 타이밍에 따라, 상기 테스트 데이터를 상기 복수의 도구 그룹들 각각으로 전달하는 단계일 수 있다.
상기 시분할 SIB가 상기 열린 상태로 설정되는 경우, 복수의 도구 그룹들을 순차적으로 구동시켜 테스트 대상 반도체에 대한 테스트를 수행하는 단계는 상기 복수의 스캔 쉬프트 클록들이 각각 분배되는 타이밍에 따라 상기 복수의 도구 그룹들을 순차적으로 구동시켜 상기 테스트 데이터를 기초로 상기 테스트 대상 반도체에 대한 테스트를 수행하는 단계; 및 상기 테스트를 수행한 결과값을 상기 시분할 SIB로 리턴하는 단계를 포함할 수 있다.
상기 시분할 SIB가 상기 열린 상태로 설정되는 경우, 복수의 도구 그룹들을 순차적으로 구동시켜 테스트 대상 반도체에 대한 테스트를 수행하는 단계는 상기 시분할 SIB에서, 상기 테스트를 수행한 결과값들을 출력 포트를 통하여 순차적으로 출력하는 단계를 더 포함할 수 있다.
일실시예에 따르면, 반도체 회로의 시분할 테스트 시스템은 테스트 대상 반도체에 대한 복수의 레벨 테스트들을 수행하는 복수의 레벨 테스트 장치들-상기 복수의 레벨 테스트 장치들 각각은 독립적으로 구동됨-를 포함하고, 상기 복수의 레벨 테스트 장치들 각각은 TAP(test access port) 컨트롤러로부터 수신되는 신호에 기초하여 닫힌 상태 또는 열린 상태 중 어느 하나의 상태로 설정되는 시분할 SIB(segment insertion bit); 및 상기 시분할 SIB가 상기 열린 상태로 설정되는 경우, 순차적으로 구동되어 상기 테스트 대상 반도체에 대해 상기 복수의 레벨 테스트 장치들 각각에 대응하는 레벨 테스트를 수행하는 복수의 도구 그룹들을 포함하며, 상기 열린 상태로 설정된 시분할 SIB는 시분할 방식(time division multiplex; TDM)을 이용하여, 상기 TAP 컨트롤러로부터 수신되는 테스트 채널 클록을 상기 복수의 도구 그룹들로 분배하고, 상기 TAP 컨트롤러로부터 수신되는 테스트 데이터를 상기 복수의 도구 그룹들로 전달한다.
일실시예들은 SIB에 시분할 방식을 적용함으로써, 테스트 채널 클록이 분배되는 타이밍에 따라 주사경로를 동적으로 설정하며 테스트 대상 반도체에 대한 테스트를 수행하는 방법 및 시스템을 제공할 수 있다.
구체적으로, 일실시예들은 시분할 SIB의 상태를 닫힌 상태 또는 열린 상태 중 어느 하나로 설정함으로써, 테스트 대상 반도체에 대한 테스트를 수행하는 도구 그룹에 테스트 채널 클록 및 테스트 데이터를 인가하거나, 테스트 대상 반도체에 대한 테스트를 수행한 결과값을 확인하는 동작을 수행하는 방법 및 시스템을 제공할 수 있다.
특히, 일실시예들은 높은 속도의 테스트 채널 클록을 낮은 속도의 스캔 쉬프트 클록들로 분할함으로써, 낮은 속도의 스캔 쉬프트 클록들에 따라 도구 그룹을 구동시키는 방법 및 시스템을 제공한다.
이 때, 일실시예들은 시분할 SIB에 포함되는 카운터 논리회로의 동작에 따라, 도구 그룹을 선택적으로 구동시키는 방법 및 시스템을 제공할 수 있다.
따라서, 일실시예들은 테스트 비용을 절감시키며 첨두 전력을 낮추는 방법 및 시스템을 제공할 수 있다.
도 1은 IJTAG 네트워크의 계층적 구조를 나타낸 도면 차트이다.
도 2는 IJTAG 네트워크에 포함되는 SIB를 구체적으로 나타낸 도면이다.
도 3은 일실시예에 따른 테스트 채널 클록에 시분할 방식을 적용하는 과정을 설명하기 위한 도면이다.
도 4는 일실시예에 따른 시분할 SIB를 나타낸 도면이다.
도 5는 일실시예에 따른 반도체 회로의 시분할 반도체 테스트 시스템을 나타낸 도면이다.
도 6은 일실시예에 따른 반도체 회로의 시분할 반도체 테스트 방법을 나타낸 플로우 차트이다.
도 7은 다른 일실시예에 따른 반도체 회로의 시분할 반도체 테스트 시스템을 나타낸 도면이다.
이하, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 시청자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 3은 일실시예에 따른 테스트 채널 클록에 시분할 방식을 적용하는 과정을 설명하기 위한 도면이다.
도 3을 참조하면, 일실시예에 따른 반도체 회로의 시분할 테스트 시스템은 TAP 컨트롤러로부터 수신되는 테스트 채널 클록(310)을 복수의 스캔 쉬프트 클록들(320)로 분할한다.
여기서, 테스트 채널 클록(310)은 매우 빠른 속도를 갖는 반면, 복수의 스캔 쉬프트 클록들(320)은 테스트 채널 클록(310)에 비해 느린 속도를 갖는다. 예를 들어, 테스트 채널 클록(310)은 약 200MHz의 속도를 가질 수 있고, 복수의 스캔 쉬프트 클록들(320)은 약 10 내지 50MHz의 속도를 가질 수 있다.
구체적으로, 시분할 테스트 시스템은 테스트 채널 클록(310)의 속도를 복수의 스캔 쉬프트 클록들(320)의 속도로 나눈 만큼의 타임 슬롯을 생성한 뒤, 각각의 타임 슬롯에 테스트 채널 클록(310)의 한 순환 주기를 순차적으로 분할한다. 예를 들어, 테스트 채널 클록(310)이 200MHz의 속도를 갖고, 복수의 스캔 쉬프트 클록들(320)이 50MHz의 속도를 갖는 경우, 시분할 테스트 시스템은 4개의 타임 슬롯들을 생성한 뒤, 4개의 타임 슬롯들에 순차적으로 테스트 채널 클록(310)의 한 순환 주기를 분할할 수 있다.
이와 같이, 시분할 테스트 시스템은 빠른 속도를 갖는 테스트 채널 클록(310)을 느린 속도를 갖는 복수의 스캔 쉬프트 클록들(320)로 분할함으로써, 이를 이용하여 후술되는 도구 그룹을 구동시키는 과정을 수행할 수 있다. 이에 대한 상세한 설명은 도 4 내지 5를 참조하여 기재하기로 한다.
도 4는 일실시예에 따른 시분할 SIB를 나타낸 도면이다.
도 4를 참조하면, 일실시예에 따른 시분할 SIB는 IJTAG의 SIB(410) 및 카운터 논리회로(420)를 포함함으로써, 시분할 방식을 적용하여 도구 그룹으로 하여금 테스트 대상 반도체에 대한 테스트를 수행하도록 할 수 있다.
여기서, SIB(410)는 입력값인 스캔인 신호(411), 출력값인 스캔아웃 신호(412) 및 스캔아웃 신호(412)의 선택을 위한 셀렉트 신호(413)를 입력 받거나 출력하고, 카운터 논리회로(420)는 셀렉트 신호(413) 및 카운터 논리회로 결과값(421)을 입력 받거나 출력할 수 있다. 이하, 스캔인 신호(411)는 TAP 컨트롤러로부터 수신되는 테스트 채널 클록 및 테스트 데이터를 포함할 수 있다.
SIB(410)는 TAP 컨트롤러로부터 수신되는 신호에 기초하여 닫힌 상태 또는 열린 상태로 설정된다. 예를 들어, SIB(410)는 TAP 컨트롤러로부터 수신되는 신호가 쉬프트 신호인 경우, 닫힌 상태로 설정되고, TAP 컨트롤러로부터 수신되는 신호가 업데이트 신호인 경우, 열린 상태로 설정될 수 있다. 그러나 이에 제한되거나 한정되지 않고, SIB(410)는 IJTAG 표준에 정의된 TAP 컨트롤러의 다양한 제어 신호에 기초하여 닫힌 상태 또는 열린 상태 중 어느 하나의 상태로 설정될 수 있다.
SIB(410)가 닫힌 상태로 설정된 경우, 닫힌 상태로 설정된 SIB(410)는 셀렉트 신호(412)를 제1 논리값(0)으로 결정하고, 입력값인 스캔인 신호(411)를 출력값인 스캔아웃 신호(412)로 바로 출력할 수 있다. 또한, 닫힌 상태로 설정된 SIB(410)는 제1 논리값인 셀렉트 신호(412)를 기반으로 논리곱 연산의 결과로 카운터 논리회로(420)를 비활성화시킬 수 있다.
반면에, SIB(410)가 열린 상태로 설정된 경우, 열린 상태로 설정된 SIB(410)는 셀렉트 신호(412)를 제2 논리값(1)으로 결정하고, 입력값인 스캔인 신호(411)를 시분할 SIB와 연결된 복수의 도구 그룹들로 전달할 수 있다. 이 때, 카운터 논리회로(420)는 열린 상태로 설정된 SIB(410)의 제2 논리값인 셀렉트 신호(412) 및 입력 클록(테스트 채널 클록)에 의해 활성화됨으로써, 카운터 논리회로 결과값(421)을 출력할 수 있다.
여기서, 활성화된 카운터 논리회로(420)는 카운터 논리회로 결과값(421)을 디멀티플렉서의 셀렉트 신호 및 복수의 도구 그룹들로부터 리턴되는 테스트 대상 반도체에 대한 테스트가 수행된 결과값들을 입력으로 하는 멀티플렉서의 셀렉트 신호로 이용할 수 있다.
이 때, 활성화된 카운터 논리회로(420)는 디멀티플렉서를 기반으로, 도 3을 참조하여 기재한 테스트 채널 클록에 시분할 방식을 적용하는 과정을 수행함으로써, 테스트 채널 클록을 복수의 스캔 쉬프트 클록들로 분할한 뒤, 복수의 도구 그룹들로 각각 분배할 수 있다.
예를 들어, 카운터 논리회로 결과값(421)이 복수의 도구 그룹들 중 첫 번째 도구 그룹에 해당하는 값인 경우, 활성화된 카운터 논리회로(420)는 디멀티플렉서를 통하여 첫 번째 도구 그룹에 대응하는 스캔 쉬프트 클록을 첫 번째 도구 그룹으로 전달하고, 멀티플렉서를 통하여 리턴되는 첫 번째 도구 그룹에 의해 테스트가 수행된 결과값을 SIB(410)의 출력값인 스캔아웃 신호(412)로 출력되도록 할 수 있다.
이와 같이, 일실시예에 따른 시분할 SIB는 SIB(410)의 상태에 대응하여, 닫힌 상태 또는 열린 상태 중 어느 하나의 상태로 설정됨으로써, 닫힌 상태일 때의 주사 경로 및 열린 상태일 때의 주사 경로를 서로 다르게 변경할 수 있다.
즉, 시분할 SIB는 상술한 SIB(410) 및 카운터 논리회로(420)의 동작을 기반으로, TAP 컨트롤러로부터 수신되는 테스트 채널 클록 및 테스트 데이터를 출력 포트를 통하여 바로 출력하는(스캔아웃 신호(412)로 출력하는) 닫힌 상태로 설정되거나, 시분할 방식을 이용하여, 테스트 채널 클록을 복수의 도구 그룹들로 분배하고, 테스트 데이터를 복수의 도구 그룹들로 전달하는 열린 상태로 설정될 수 있다. 상술한 시분할 SIB를 기반으로 동작하는 시분할 테스트 시스템에 대한 상세한 설명은 도 5를 참조하여 기재하기로 한다.
도 5는 일실시예에 따른 반도체 회로의 시분할 반도체 테스트 시스템을 나타낸 도면이다.
도 5를 참조하면, 반도체 회로의 시분할 반도체 테스트 시스템은 시분할 SIB(510) 및 복수의 도구 그룹들(520)을 포함한다.
시분할 SIB(510)는 TAP 컨트롤러로부터 수신되는 신호에 기초하여 닫힌 상태 또는 열린 상태 중 어느 하나의 상태로 설정된다. 예를 들어, 시분할 SIB(510)는 TAP 컨트롤러로부터 수신되는 신호가 쉬프트 신호인 경우, 닫힌 상태로 설정되고, TAP 컨트롤러로부터 수신되는 신호가 업데이트 신호인 경우, 열린 상태로 설정될 수 있다.
복수의 도구 그룹들(520)은 시분할 SIB(510)가 열린 상태로 설정되는 경우, 순차적으로 구동되어 테스트 대상 반도체에 대한 테스트를 수행한다.
특히, 열린 상태로 설정된 시분할 SIB(510)는 도 4에 도시된 구조를 기반으로, 시분할 방식을 이용하여 테스트 채널 클록을 복수의 도구 그룹들(520)로 분배하고, 테스트 데이터를 복수의 도구 그룹들(520)로 전달한다.
구체적으로, 열린 상태로 설정된 시분할 SIB(510)는 도 3에 도시된 과정과 같이, 시분할 방식을 이용하여 테스트 채널 클록을 복수의 스캔 쉬프트 클록들로 분할한 뒤, 복수의 스캔 쉬프트 클록들을 복수의 도구 그룹들(520)로 각각 분배할 수 있다.
이 때, 열린 상태로 설정된 시분할 SIB(510)는 복수의 스캔 쉬프트 클록들이 복수의 도구 그룹들(520)로 각각 분배되는 타이밍에 따라, 테스트 데이터를 복수의 도구 그룹들(520) 각각으로 전달할 수 있다.
따라서, 복수의 도구 그룹들(520)은 복수의 스캔 쉬프트 클록들이 각각 분배되는 타이밍에 따라 순차적으로 구동되어 테스트 데이터를 기초로 테스트 대상 반도체에 대한 테스트를 수행하고, 테스트를 수행한 결과값들을 시분할 SIB(510)로 리턴할 수 있다. 이에, 시분할 SIB(510)로 리턴된 테스트를 수행한 결과값들은 시분할 SIB(510)의 출력 포트를 통하여 순차적으로 출력될 수 있다.
예를 들어, 열린 상태로 설정된 시분할 SIB(510)이 첫 번째 도구 그룹에 대응하는 스캔 쉬프트 클록을 첫 번째 도구 그룹으로 분배하고, 테스트 데이터 역시 첫 번째 도구 그룹으로 전달하면, 복수의 도구 그룹들(520) 중 첫 번째 도구 그룹만이 구동되어, 테스트 데이터를 기초로 테스트 대상 반도체에 대한 테스트를 수행한 뒤, 그 결과값을 시분할 SIB(510)로 리턴할 수 있다. 이에 응답하여, 시분할 SIB(510)는 리턴된 첫 번째 도구 그룹에 의한 결과값을 출력 포트를 통하여 출력할 수 있다. 이와 같은 동작이 복수의 스캔 쉬프트 클록들에 의해 순차적으로 수행됨으로써, 테스트 대상 반도체에 대한 테스트가 모두 완료될 수 있다.
여기서, 복수의 도구 그룹들의 개수는 테스트 채널 클록이 복수의 스캔 쉬프트 클록들로 분할되는 개수(타임 슬롯의 개수)에 기초하여 적응적으로 조절될 수 있다. 예를 들어, 복수의 도구 그룹들의 최대 개수는 테스트 채널 클록이 복수의 스캔 쉬프트 클록들로 분할되는 개수로 결정될 수 있다.
반면에, 닫힌 상태로 설정된 시분할 SIB(510)는 TAP 컨트롤러로부터 수신되는 테스트 채널 클록 및 테스트 데이터를 출력 포트를 통하여 바로 출력할 수 있다.
상술한 바와 같이, 일실시예에 따른 시분할 반도체 테스트 시스템은 시분할 SIB(510) 및 복수의 도구 그룹들(520) 사이의 주사경로를 테스트 채널 클록이 시분할 방식으로 분할되는 타이밍에 따라 적응적으로 변경함으로써, 시분할 방식에 기반한 반도체 테스트를 수행할 수 있다.
따라서, 일실시예에 따른 시분할 반도체 테스트 시스템은 높은 속도의 테스트 채널 클록에 시분할 방식을 적용하여 테스트 비용을 절감시키고 첨두 전력을 낮출 수 있다.
또한, 시분할 반도체 테스트 시스템은 복수의 레벨 테스트들 각각의 단계별로 그룹화하여 테스트를 수행할 수도 있다. 이에 대한 상세한 설명은 도 7을 참조하여 기재하기로 한다.
도 6은 일실시예에 따른 반도체 회로의 시분할 반도체 테스트 방법을 나타낸 플로우 차트이다.
도 6을 참조하면, 일실시예에 따른 반도체 회로의 시분할 반도체 테스트 방법은 도 3 내지 5를 참조하여 기재된 시분할 반도체 테스트 시스템에 의해 수행된다.
시분할 반도체 테스트 시스템은 TAP 컨트롤러로부터 수신되는 신호에 기초하여 시분할 SIB를 닫힌 상태 또는 열린 상태 중 어느 하나의 상태로 설정한다(610). 예를 들어, 시분할 반도체 테스트 시스템은 TAP 컨트롤러로부터 수신되는 신호가 쉬프트 신호인 경우, 시분할 SIB를 닫힌 상태로 설정하고, TAP 컨트롤러로부터 수신되는 신호가 업데이트 신호인 경우, 열린 상태로 설정할 수 있다.
그 후, 시분할 반도체 테스트 시스템은 시분할 SIB가 열린 상태로 설정되는 경우, 복수의 도구 그룹들을 순차적으로 구동시켜 테스트 대상 반도체에 대한 테스트를 수행한다(620).
특히, 610 단계에서 시분할 SIB가 열린 상태로 설정되는 경우, 시분할 반도체 테스트 시스템은 시분할 방식을 이용하여, TAP 컨트롤러로부터 수신되는 테스트 채널 클록을 복수의 도구 그룹들로 분배하고, TAP 컨트롤러로부터 수신되는 테스트 데이터를 복수의 도구 그룹들로 전달할 수 있다.
구체적으로, 시분할 반도체 테스트 시스템은 시분할 방식을 이용하여 테스트 채널 클록을 복수의 스캔 쉬프트 클록들로 분할한 뒤, 복수의 스캔 쉬프트 클록들을 복수의 도구 그룹들로 각각 분배할 수 있다. 이 때, 시분할 반도체 테스트 시스템은 복수의 스캔 쉬프트 클록들이 복수의 도구 그룹들로 각각 분배되는 타이밍에 따라, 테스트 데이터를 복수의 도구 그룹들 각각으로 전달할 수 있다.
따라서, 620 단계에서 시분할 반도체 테스트 시스템은 복수의 스캔 쉬프트 클록들이 각각 분배되는 타이밍에 따라 복수의 도구 그룹들을 순차적으로 구동시켜 테스트 데이터를 기초로 테스트 대상 반도체에 대한 테스트를 수행한 뒤, 테스트를 수행한 결과값을 시분할 SIB로 리턴할 수 있다.
이에, 시분할 SIB로 리턴되는 테스트를 수행한 결과값들은 시분할 SIB의 출력 포트를 통하여 순차적으로 출력될 수 있다.
여기서, 복수의 도구 그룹들의 개수는 테스트 채널 클록이 복수의 스캔 쉬프트 클록들로 분할되는 개수(타임 슬롯의 개수)에 기초하여 적응적으로 조절될 수 있다.
도면에는 도시되지 않았지만, 시분할 SIB가 닫힌 상태로 설정되는 경우, 시분할 반도체 테스트 시스템은 TAP 컨트롤러로부터 수신되는 테스트 채널 클록 및 테스트 데이터를 시분할 SIB의 출력 포트를 통하여 바로 출력할 수 있다.
도 7은 다른 일실시예에 따른 반도체 회로의 시분할 반도체 테스트 시스템을 나타낸 도면이다.
도 7을 참조하면, 다른 일실시예에 따른 반도체 회로의 시분할 반도체 테스트 시스템은 테스트 대상 반도체에 대한 복수의 레벨 테스트들을 수행하는 복수의 레벨 테스트 장치들(710, 720)을 포함한다. 여기서, 복수의 레벨 테스트 장치들(710, 720) 각각은 서로 독립적으로 구동된다. 이하, 복수의 레벨 테스트 장치들(710, 720)이 웨이퍼 레벨 테스트 및 패키지 레벨 테스트를 수행하는 경우로 도시되었으나, 이에 제한되거나 한정되지 않고, 다양한 레벨 테스트들을 수행할 수도 있다.
이 때, 복수의 레벨 테스트 장치들(710, 720) 각각은 도 5를 참조하여 기재된 시분할 SIB(711, 721) 및 복수의 도구 그룹들(712, 722)을 포함함으로써, 도 5에 기재된 동작을 각각 수행할 수 있다.
예를 들어, 복수의 레벨 테스트 장치들(710, 720) 중 웨이퍼 레벨 테스트 장치(710)에 포함되는 시분할 SIB(711)가 열린 상태로 설정되면, 복수의 레벨 테스트 장치들(710, 720) 중 패키지 레벨 테스트 장치(720)에 포함되는 시분할 SIB(721)가 닫힌 상태로 설정될 수 있다. 이에, 웨이퍼 레벨 테스트 장치(710)에 포함되는 시분할 SIB(711)로부터 출력되는 셀렉트 신호 및 패키지 레벨 테스트 장치(720)에 포함되는 시분할 SIB(621)로부터 출력되는 셀렉트 신호의 논리 연산을 통하여 제1_1 멀티플렉서(713)의 셀렉트 신호는 제1 논리값(0)을 갖고, 제1_2 멀티플렉서(714)의 셀렉트 신호는 제2 논리값(1)을 갖게 된다. 이와 같은 상태의 복수의 레벨 테스트 장치들(710, 720)을 통하여 도 5를 참조하여 기재된 방식에 따라 웨이퍼 레벨 테스트가 수행될 수 있다.
다른 예를 들면, 복수의 레벨 테스트 장치들(710, 720) 중 패키지 레벨 테스트 장치(720)에 포함되는 시분할 SIB(721)가 열린 상태로 설정되면, 복수의 레벨 테스트 장치들(710, 720) 중 웨이퍼 레벨 테스트 장치(710)에 포함되는 시분할 SIB(711)가 닫힌 상태로 설정될 수 있다. 이에, 웨이퍼 레벨 테스트 장치(710)에 포함되는 시분할 SIB(711)로부터 출력되는 셀렉트 신호 및 패키지 레벨 테스트 장치(720)에 포함되는 시분할 SIB(621)로부터 출력되는 셀렉트 신호의 논리 연산을 통하여 제2_1 멀티플렉서(723)의 셀렉트 신호는 제2 논리값(1)을 갖고, 제2_2 멀티플렉서(724)의 셀렉트 신호 역시 제2 논리값(1)을 갖게 된다. 이와 같은 상태의 복수의 레벨 테스트 장치들(710, 720)을 통하여 도 5를 참조하여 기재된 방식에 따라 패키지 레벨 테스트가 수행될 수 있다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (15)

  1. TAP(test access port) 컨트롤러로부터 수신되는 신호에 기초하여 닫힌 상태 또는 열린 상태 중 어느 하나의 상태로 설정되는 시분할 SIB(segment insertion bit); 및
    상기 시분할 SIB가 상기 열린 상태로 설정되는 경우, 순차적으로 구동되어 테스트 대상 반도체에 대한 테스트를 수행하는 복수의 도구 그룹들
    을 포함하고,
    상기 열린 상태로 설정된 시분할 SIB는
    시분할 방식(time division multiplex; TDM)을 이용하여, 상기 TAP 컨트롤러로부터 수신되는 테스트 채널 클록을 상기 복수의 도구 그룹들로 분배하고, 상기 TAP 컨트롤러로부터 수신되는 테스트 데이터를 상기 복수의 도구 그룹들로 전달하는, 반도체 회로의 시분할 테스트 시스템.
  2. 제1항에 있어서,
    상기 열린 상태로 설정된 시분할 SIB는
    상기 시분할 방식을 이용하여 상기 테스트 채널 클록을 복수의 스캔 쉬프트 클록들로 분할하고, 상기 복수의 스캔 쉬프트 클록들을 상기 복수의 도구 그룹들로 각각 분배하는, 반도체 회로의 시분할 테스트 시스템.
  3. 제2항에 있어서,
    상기 열린 상태로 설정된 시분할 SIB는
    상기 복수의 스캔 쉬프트 클록들이 상기 복수의 도구 그룹들로 각각 분배되는 타이밍에 따라, 상기 테스트 데이터를 상기 복수의 도구 그룹들 각각으로 전달하는, 반도체 회로의 시분할 테스트 시스템.
  4. 제2항에 있어서,
    상기 복수의 도구 그룹들은
    상기 복수의 스캔 쉬프트 클록들이 각각 분배되는 타이밍에 따라 순차적으로 구동되어 상기 테스트 데이터를 기초로 상기 테스트 대상 반도체에 대한 테스트를 수행하고, 상기 테스트를 수행한 결과값들을 상기 시분할 SIB로 리턴하는, 반도체 회로의 시분할 테스트 시스템.
  5. 제2항에 있어서,
    상기 복수의 도구 그룹들의 개수는
    상기 테스트 채널 클록이 상기 복수의 스캔 쉬프트 클록들로 분할되는 개수에 기초하여 적응적으로 조절되는, 반도체 회로의 시분할 테스트 시스템.
  6. 제1항에 있어서,
    상기 열린 상태로 설정된 시분할 SIB는
    상기 복수의 도구 그룹들로부터 상기 테스트를 수행한 결과값들을 순차적으로 리턴받고, 상기 테스트를 수행한 결과값들을 출력 포트를 통하여 순차적으로 출력하는, 반도체 회로의 시분할 테스트 시스템.
  7. 제1항에 있어서,
    상기 시분할 SIB는
    상기 TAP 컨트롤러로부터 수신되는 신호에 기초하여 상기 닫힌 상태 또는 상기 열린 상태 중 어느 하나의 상태로 설정되는 SIB; 및
    상기 SIB의 상태에 따라 활성화 또는 비활성화되는 카운터 논리회로
    를 포함하고,
    상기 활성화된 카운터 논리회로는
    상기 시분할 방식을 이용하여 상기 테스트 채널 클록을 상기 복수의 도구 그룹들로 분배하고, 상기 테스트 데이터를 상기 복수의 도구 그룹들로 전달하는, 반도체 회로의 시분할 테스트 시스템.
  8. 제1항에 있어서,
    상기 시분할 SIB는
    상기 TAP 컨트롤러로부터 수신되는 신호가 쉬프트 신호인 경우, 상기 닫힌 상태로 설정되고, 상기 TAP 컨트롤러로부터 수신되는 신호가 업데이트 신호인 경우, 상기 열린 상태로 설정되는, 반도체 회로의 시분할 테스트 시스템.
  9. 제1항에 있어서,
    상기 닫힌 상태로 설정된 시분할 SIB는
    상기 TAP 컨트롤러로부터 수신되는 테스트 채널 클록 및 테스트 데이터를 출력 포트를 통하여 출력하는, 반도체 회로의 시분할 테스트 시스템.
  10. TAP(test access port) 컨트롤러로부터 수신되는 신호에 기초하여 시분할 SIB(segment insertion bit)를 닫힌 상태 또는 열린 상태 중 어느 하나의 상태로 설정하는 단계; 및
    상기 시분할 SIB가 상기 열린 상태로 설정되는 경우, 복수의 도구 그룹들을 순차적으로 구동시켜 테스트 대상 반도체에 대한 테스트를 수행하는 단계
    를 포함하고,
    상기 시분할 SIB를 닫힌 상태 또는 열린 상태 중 어느 하나의 상태로 설정하는 단계는
    상기 시분할 SIB가 상기 열린 상태로 설정되는 경우, 시분할 방식(time division multiplex; TDM)을 이용하여, 상기 TAP 컨트롤러로부터 수신되는 테스트 채널 클록을 상기 복수의 도구 그룹들로 분배하는 단계;
    상기 TAP 컨트롤러로부터 수신되는 테스트 데이터를 상기 복수의 도구 그룹들로 전달하는 단계
    를 포함하는 반도체 회로의 시분할 테스트 방법.
  11. 제10항에 있어서,
    상기 시분할 SIB가 상기 열린 상태로 설정되는 경우, 시분할 방식을 이용하여, 상기 TAP 컨트롤러로부터 수신되는 테스트 채널 클록을 상기 복수의 도구 그룹들로 분배하는 단계는
    상기 시분할 방식을 이용하여 상기 테스트 채널 클록을 복수의 스캔 쉬프트 클록들로 분할하는 단계; 및
    상기 복수의 스캔 쉬프트 클록들을 상기 복수의 도구 그룹들로 각각 분배하는 단계
    를 포함하는 반도체 회로의 시분할 테스트 방법.
  12. 제11항에 있어서,
    상기 TAP 컨트롤러로부터 수신되는 테스트 데이터를 상기 복수의 도구 그룹들로 전달하는 단계는
    상기 복수의 스캔 쉬프트 클록들이 상기 복수의 도구 그룹들로 각각 분배되는 타이밍에 따라, 상기 테스트 데이터를 상기 복수의 도구 그룹들 각각으로 전달하는 단계인, 반도체 회로의 시분할 테스트 방법.
  13. 제11항에 있어서,
    상기 시분할 SIB가 상기 열린 상태로 설정되는 경우, 복수의 도구 그룹들을 순차적으로 구동시켜 테스트 대상 반도체에 대한 테스트를 수행하는 단계는
    상기 복수의 스캔 쉬프트 클록들이 각각 분배되는 타이밍에 따라 상기 복수의 도구 그룹들을 순차적으로 구동시켜 상기 테스트 데이터를 기초로 상기 테스트 대상 반도체에 대한 테스트를 수행하는 단계; 및
    상기 테스트를 수행한 결과값을 상기 시분할 SIB로 리턴하는 단계
    를 포함하는 반도체 회로의 시분할 테스트 방법.
  14. 제10항에 있어서,
    상기 시분할 SIB가 상기 열린 상태로 설정되는 경우, 복수의 도구 그룹들을 순차적으로 구동시켜 테스트 대상 반도체에 대한 테스트를 수행하는 단계는
    상기 시분할 SIB에서, 상기 테스트를 수행한 결과값들을 출력 포트를 통하여 순차적으로 출력하는 단계
    를 더 포함하는 반도체 회로의 시분할 테스트 방법.
  15. 테스트 대상 반도체에 대한 복수의 레벨 테스트들을 수행하는 복수의 레벨 테스트 장치들-상기 복수의 레벨 테스트 장치들 각각은 독립적으로 구동됨-
    를 포함하고,
    상기 복수의 레벨 테스트 장치들 각각은
    TAP(test access port) 컨트롤러로부터 수신되는 신호에 기초하여 닫힌 상태 또는 열린 상태 중 어느 하나의 상태로 설정되는 시분할 SIB(segment insertion bit); 및
    상기 시분할 SIB가 상기 열린 상태로 설정되는 경우, 순차적으로 구동되어 상기 테스트 대상 반도체에 대해 상기 복수의 레벨 테스트 장치들 각각에 대응하는 레벨 테스트를 수행하는 복수의 도구 그룹들
    을 포함하며,
    상기 열린 상태로 설정된 시분할 SIB는
    시분할 방식(time division multiplex; TDM)을 이용하여, 상기 TAP 컨트롤러로부터 수신되는 테스트 채널 클록을 상기 복수의 도구 그룹들로 분배하고, 상기 TAP 컨트롤러로부터 수신되는 테스트 데이터를 상기 복수의 도구 그룹들로 전달하는, 반도체 회로의 시분할 테스트 시스템.
KR1020160050754A 2016-04-26 2016-04-26 반도체 회로의 시분할 테스트 방법 및 시스템 KR101787889B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160050754A KR101787889B1 (ko) 2016-04-26 2016-04-26 반도체 회로의 시분할 테스트 방법 및 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160050754A KR101787889B1 (ko) 2016-04-26 2016-04-26 반도체 회로의 시분할 테스트 방법 및 시스템

Publications (1)

Publication Number Publication Date
KR101787889B1 true KR101787889B1 (ko) 2017-10-19

Family

ID=60298417

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160050754A KR101787889B1 (ko) 2016-04-26 2016-04-26 반도체 회로의 시분할 테스트 방법 및 시스템

Country Status (1)

Country Link
KR (1) KR101787889B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005013037A2 (en) 2003-08-01 2005-02-10 Syntest Technologies, Inc. Method and apparatus for shifting at-speed scan patterns in a scan-based integrated circuit
US20050216802A1 (en) 2003-12-17 2005-09-29 Stmicroelectronics Limited TAP time division multiplexing with scan test
JP2009109192A (ja) 2007-10-26 2009-05-21 Hitachi Ltd 半導体集積回路装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005013037A2 (en) 2003-08-01 2005-02-10 Syntest Technologies, Inc. Method and apparatus for shifting at-speed scan patterns in a scan-based integrated circuit
US20050216802A1 (en) 2003-12-17 2005-09-29 Stmicroelectronics Limited TAP time division multiplexing with scan test
JP2009109192A (ja) 2007-10-26 2009-05-21 Hitachi Ltd 半導体集積回路装置

Similar Documents

Publication Publication Date Title
US5418452A (en) Apparatus for testing integrated circuits using time division multiplexing
US7620858B2 (en) Fabric-based high speed serial crossbar switch for ATE
DE102020115568A1 (de) Techniken zum Bestimmen von Zeitstempelungenauigkeiten in einem Sender/Empfänger
EP1298830B1 (en) Identifying and synchronizing permuted channels in a parallel bit error rate tester
US7860472B2 (en) Receiver circuit and receiver circuit testing method
JP4690854B2 (ja) ソース同期サンプリング方法
CN101877633B (zh) 信号同步的方法和系统、及信号接收装置和信号发送装置
KR19990066930A (ko) 병렬 처리 집적회로 테스터
EP0886214B1 (en) Multi-channel architecture with channel independent clock signals
CN110954808A (zh) 具有模拟测试总线的有限引脚测试接口
US6055644A (en) Multi-channel architecture with channel independent clock signals
US7137053B2 (en) Bandwidth matching for scan architectures in an integrated circuit
KR20150130605A (ko) 반도체 메모리 장치
KR101787889B1 (ko) 반도체 회로의 시분할 테스트 방법 및 시스템
TWI658742B (zh) 用於同時測試多個能經由多重無線存取技術進行通訊的封包資料信號收發器之系統及方法
US7876118B2 (en) Test equipment
US9465072B2 (en) Method and system for digital circuit scan testing
CN101165502B (zh) 测试仪同测方法
US20090271174A1 (en) Emulation system and driving method thereof
WO2019217056A1 (en) Bus synchronization system
KR101856847B1 (ko) 적층 반도체 회로의 시분할 테스트 방법 및 장치
US20020132379A1 (en) Method and system for semiconductor die testing
US6271677B1 (en) Semiconductor integrated circuit and method for testing the semiconductor integrated circuit
EP1482395B1 (en) Transfer clocks for a multi-channel architecture
CN108155979A (zh) 一种检测设备

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant