KR101779709B1 - 합성시험회로 및 이의 전류주입방법 - Google Patents

합성시험회로 및 이의 전류주입방법 Download PDF

Info

Publication number
KR101779709B1
KR101779709B1 KR1020160046333A KR20160046333A KR101779709B1 KR 101779709 B1 KR101779709 B1 KR 101779709B1 KR 1020160046333 A KR1020160046333 A KR 1020160046333A KR 20160046333 A KR20160046333 A KR 20160046333A KR 101779709 B1 KR101779709 B1 KR 101779709B1
Authority
KR
South Korea
Prior art keywords
valve
test
auxiliary valve
current
auxiliary
Prior art date
Application number
KR1020160046333A
Other languages
English (en)
Inventor
원진
Original Assignee
엘에스산전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스산전 주식회사 filed Critical 엘에스산전 주식회사
Priority to KR1020160046333A priority Critical patent/KR101779709B1/ko
Application granted granted Critical
Publication of KR101779709B1 publication Critical patent/KR101779709B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/263—Circuits therefor for testing thyristors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • G01R19/16547—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies voltage or current in AC supplies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/16585—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 for individual pulses, ripple or noise and other applications where timing or duration is of importance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/175—Indicating the instants of passage of current or voltage through a given value, e.g. passage through zero

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명의 일 실시예에 의한 합성시험장치는, 시험 대상 사이리스터 밸브인 시험 밸브와 상기 시험 밸브에 교류 전류를 인가하는 제1보조 밸브를 포함하는 밸브 시험부; 와 상기 시험 밸브에 실제 동작 상항과 동일한 전류 스트레스를 공급하는 대 전류원; 과 상기 시험 밸브에 상기 실제 동작 상황과 동일한 전압 스트레스를 공급하는 고 전압원; 과 제2보조 밸브를 포함하여 상기 제2보조 밸브가 점호되는 경우 상기 제2보조 밸브를 통하여 흐르는 공진 전류에 의하여 상기 시험 밸브에 교류 전압을 인가하는 공진 회로부; 및 제1시점에 상기 시험 밸브와 상기 제1보조 밸브를 점호한 후, 상기 시험 밸브에서 상기 제1보조 밸브로 흐르는 상기 교류 전류가 0 전류가 되는 시점으로부터 소정 시간 전에 상기 제2보조 밸브를 점호하되, 상기 소정 시간은, 점호각과 해당 점호각에서의 전류감소시간의 관계에 기초하여 결정되는 제어부를 포함한다.

Description

합성시험회로 및 이의 전류주입방법{SYNTHETIC TEST CIRCUIT AND METHOD OF INJECTING A CURRENT THEREOF}
본 발명은 합성시험회로 및 이의 전류주입방법에 관한 것으로서, 보다 구체적으로 어떠한 전류 상태하에서도 정확한 시점에 상기 합성시험회로에 전류를 주입할 수 있는 합성시험회로 및 이의 전류주입방법에 관한 것이다.
최근 전력 시스템에서, 초고압직류 송전 시스템과 정적무효전력보상 시스템은 점점 중요한 역할을 수행하고 있다.
초고압직류(High Voltage Direct Current: HVDC) 송전 시스템은 발전소에서 생산되는 교류전력을 직류로 변환시켜 송전한 후, 수전점에서 교류로 재변환시켜 전력을 공급하는 시스템이다. 또한, 정적무효전력보상(Static Var Compensation: SVC) 시스템은 무효전력보상과 관련된 기술 분야에서 유연한 전력 공급 및 저비용을 담보하는 최적의 선택이다.
HVDC 시스템의 컨버터와 인버터 및 SVC 시스템에는 사이리스터 밸브가 구비된다. 이 경우, 사이리스터 밸브에는 고전압 및 대전류가 인가되므로, 전류 스트레스 및 전압 스트레스가 과도하게 발생할 수 있다. 이에 따라, 사이리스터 밸브에 실제 HVDC 시스템 또는 SVC 시스템에서 인가되는 레벨의 전압과 전류를 인위적으로 인가하여, 독립된 사이리스터 밸브의 성능을 미리 시험하는 것이 필요하다. 이와 같이 사이리스터 밸브의 성능을 시험하기 위한 회로를 합성시험회로라 한다.
합성시험회로에 의한 시험은 사이리스터 밸브의 성능을 위하여 매우 중요하다. 이는, 합성시험회로가 실제 사이리스터 밸브의 동작에서와 동일한 스트레스 조건을 생성해야 하는 것을 의미한다. 이 경우, 실제 사이리스터 밸브의 턴-오프 시점에서의 순간 전류 변화량, 즉 di/dt 스트레스는 핵심적인 대표 상태(key representative condition) 파라미터이다. 이러한 di/dt 스트레스는 사이리스터 밸브가 턴-오프 하기 전 500us 정도로 생성되어야 한다.
현재 합성시험회로에서는 사이리스터 밸브가 턴-오프 되기 전, 전류가 시간에 따라 선형적으로 줄어든다는 가정하에 di/dt 스트레스를 계산하고 있다. 여기서, di/dt 스트레스는 t 시점에서의 순간 전류 변화량을 의미한다. 그러나 실제 동작환경에서, 합성시험회로는 유도성(inductive)이므로, 전류 감소 시간은 선형적이지 않다. 따라서, 다양한 인자에 따라 전류 감소 시간은 달라지게 되고, 이에 의해 합성시험회로가 정확하게 동작하지 않게 된다.
본 발명은 어떠한 전류 상태하에서도 정확한 시점에 상기 합성시험회로에 전류를 주입할 수 있도록, 순간 전류 변화량(di/dt)에 기초하여 전류 주입 시점을 제어할 수 있는 합성시험회로 및 이의 전류주입방법에 관한 것이다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재에 의해 제안되는 실시예들이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 의한 합성시험장치는, 시험 대상 사이리스터 밸브인 시험 밸브와 상기 시험 밸브에 교류 전류를 인가하는 제1보조 밸브를 포함하는 밸브 시험부; 와 상기 시험 밸브에 실제 동작 상항과 동일한 전류 스트레스를 공급하는 대 전류원; 과 상기 시험 밸브에 상기 실제 동작 상황과 동일한 전압 스트레스를 공급하는 고 전압원; 과 제2보조 밸브를 포함하여 상기 제2보조 밸브가 점호되는 경우 상기 제2보조 밸브를 통하여 흐르는 공진 전류에 의하여 상기 시험 밸브에 교류 전압을 인가하는 공진 회로부; 및 제1시점에 상기 시험 밸브와 상기 제1보조 밸브를 점호한 후, 상기 시험 밸브에서 상기 제1보조 밸브로 흐르는 상기 교류 전류가 0 전류가 되는 시점으로부터 소정 시간 전에 상기 제2보조 밸브를 점호하되, 상기 소정 시간은, 점호각과 해당 점호각에서의 전류감소시간의 관계에 기초하여 결정되는 제어부를 포함한다.
본 발명에 따른 실시 예들에 의하면, 순간 전류 변화량(di/dt)에 기초하여 전류 주입 시점을 제어함으로써 어떠한 전류 상태하에서도 정확한 시점에 상기 합성시험회로에 전류를 주입하여 합성시험회로를 정확하게 동작시킬 수 있다.
나아가, 본 발명에서 제안하는 합성시험회로 및 이의 전류주입 방법에 의하면, IEC 표준에서 요구하는 시험 동작 스트레스에 부합하는 사이리스터 밸브의 동작 시험을 수행할 수 있다.
도 1은 본 발명의 일 실시 예에 의한 사이리스터 밸브의 합성시험장치의 구성을 도시한 블록도이다.
도 2는 본 발명의 일 실시 예에 의한 사이리스터 밸브의 합성시험장치의 회로도를 도시한 도면이다.
도 3a와 도 3b는 본 발명의 일 실시 예에 의한 사이리스터 밸브의 합성시험회로에 흐르는 전류의 파형을 도시한 도면이다.
도 4는 도 3a 내지 도 3b에 대응하여 합성시험회로에 전류가 흐르는 구간을 도시한 도면이다.
도 5a와 도 5b는 본 발명의 일 실시 예에 의한 사이리스터 밸브의 합성시험회로에 흐르는 전류의 파형을 도시한 도면이다.
도 6은 본 발명의 일 실시 예에 의한 사이리스터 밸브의 합성시험장치에서의 전류 주입시점 결정 과정을 도시한 도면이다.
도 7은 본 발명의 일 실시 예에 의한 합성시험회로에 포함되는 시험 밸브와 보조 밸브가 서로 다른 점호각에서 서로 다른 전도 시간을 갖는 예를 도시한다.
도 8은 본 발명의 일 실시 예에 의한 합성시험회로에의 전류 주입방법을 결정하기 위한 점호각과 해당 점호각에서의 전도 시간의 관계를 나타낸 그래프이다.
이하에서는 본 발명의 구체적인 실시예를 도면을 참조하여 상세히 설명한다. 그러나 본 발명의 기술적 사상이 이하에서 기술되는 실시예들에 의하여 제한되는 것은 아니며, 또 다른 구성요소의 추가, 변경 및 삭제 등에 의해서 퇴보적인 다른 발명이나 본 발명의 기술적 사상의 범위 내에 포함되는 다른 실시예들을 용이하게 제안할 수 있다.
본 발명에서 사용되는 용어는 가능한 한 현재 해당 기술과 관련하여 널리 사용되는 일반적인 용어를 선택하였으나, 특별한 경우에는 출원인이 임의로 선정한 용어도 있으며 이 경우 해당되는 발명의 설명 부분에서 그 의미를 상세히 기재하였다. 그러므로, 단순한 용어의 명칭이 아닌 용어가 가지는 의미로서 본 발명을 파악하여야 함을 미리 밝혀둔다. 이하에서 기술하는 설명에 있어서, 단어 '포함하는'은 열거된 것과 다른 구성요소들 또는 단계들의 존재를 배제하지 않는다.
도 1은 본 발명의 일 실시 예에 의한 사이리스터 밸브의 합성시험장치의 구성을 도시한 블록도이다.
실제 초고압직류(High Voltage Direct Current: 이하, HVDC 라고 함) 송전 시스템에 적용되는 사이리스터 밸브는 온(ON)/오프(OFF) 동작에 따라 정격 전류/정격 전압이 인가되므로, 사이리스터 밸브가 온(ON)되는 경우의 전류 스트레스와 오프(OFF)되는 경우의 전압 스트레스를 시험하여 사이리스터의 성능을 검증하여야 한다.
이를 위해, 본 발명의 일 실시 예에 의한 사이리스터 밸브의 합성시험장치(100)는, 사이리스터 밸브에 시간차를 두고 전류 및 전압을 인가하여 사이리스터 밸브가 온(ON)되는 경우의 전류 스트레스와 오프(OFF)되는 경우의 전압 스트레스를 함께 시험할 수 있다.
여기서, 상기 사이리스터 밸브는 사이리스터 제어 리액터(Thyristor Controlled Reactor: TCR)에 사용되는 것일 수 있다.
도 1에 도시된 바와 같이, 본 발명의 일 실시 예에 의한 사이리스터 밸브의 합성시험장치(100)는 밸브 시험부(140), 대전류원(141), 공진 회로부(150), 고전압원(152) 및 제어부(160)를 포함하여 구성될 수 있다. 여기서, 밸브 시험부(140)는 대전류원(141)을 포함하고, 공진 회로부(150)는 고전압원(152)을 포함할 수 있다.
밸브 시험부(140)는 시험 밸브가 온 되는 경우 전류를 공급한다.
대전류원(141)은 저전압, 대전류를 갖는 공급원(소스원)이다.
공진 회로부(150)는 시험 밸브가 오프되는 경우 역방향 전압과 순방향 전압을 공급한다. 이를 위해, 공진 회로부(150)는 밸브 시험부(140)와 연결되며, 그에 따라 선택된 상기 밸브 시험부(140) 내에 포함된 시험 밸브에 역방향 직류 전류, 순방향 직류 전류, 역방향 직류 전압 및 순방향 직류 전압을 인가한다.
고전압원(152)은 일정한 기준 전압값 이상의 직류 전압을 생성하여 공진 회로부(150)에 포함되는 공진 회로에 공급할 수 있다.
제어부(160)는 외부로부터 입력되는 제어신호에 따라, 밸브 시험부(140)와, 공진 회로부(150)에 포함되는 보조 밸브들과, 선택된 시험 대상인 밸브 시험부(140)내에 포함된 시험 밸브의 턴-온 및 턴-오프를 제어한다.
도 2는 본 발명의 일 실시 예에 의한 사이리스터 밸브의 합성시험장치의 회로도를 도시한 도면이다.
본 발명의 일 실시 예에 의한 사이리스터 밸브의 합성시험장치(100)는, 사이리스터 밸브를 시험하기 위한 합성시험회로로 구현될 수 있다. 이러한 합성시험회로(Synthetic Test Circuit)는 전류 스트레스를 제공하는 대전류원(141)과 전압 스트레스를 제공하는 고전압원(152)을 사용할 수 있다.
밸브 시험부(140)는 시험 밸브(Vt-, Vt+)와 보조 밸브(Va1-, Va1+) 및 대전류원(141)을 포함한다.
시험 밸브(Vt-, Vt+)는 합성시험회로의 시험 대상이다. 구체적으로, 시험 밸브(Vt-, Vt+)는 사이리스터 제어 리액터에 사용되는 사이리스터 밸브일 수 있다.
보조 밸브(Va1-, Va1+)는 정방향 전류와 역방향 전류가 시험 밸브(Vt-, Vt+)에 인가될 수 있게 하는 사이리스터 밸브이다.
대전류원(141)은 시험 밸브(Vt-, Vt+)에 전류 스트레스를 제공할 수 있다.
한편, 밸브 시험부(140)는 충전 보조 밸브(V1)를 더 포함할 수 있다.
충전 보조 밸브(V1)는 전류의 흐름을 제어하는 사이리스터 밸브일 수 있다.
공진 회로부(150)는 공진 회로에 포함된 복수의 보조 밸브들(V2, V3, V4, V5)을 이용하여 합성시험회로의 시험대상인 시험 밸브(Vt-, Vt+)에 역방향 직류 전류, 정방향 직류 전류, 역방향 직류 전압 및 정방향 직류 전압을 인가한다.
이를 위해, 공진회로부(150)는 공진 회로와 고전압원(152)을 포함할 수 있다.
공진 회로는 복수 개의 보조 밸브들(V2, V3, V4, V5)과 제 2 캐패시터(Cs) 및 제3 캐패시터(Ct)를 포함할 수 있다. 또한, 공진 회로는 인덕터(L1, L2)를 더 포함할 수 있다.
고전압원(152)은 시험 밸브(Vt-, Vt+)에 전압 스트레스를 제공할 수 있다. 구체적으로, 고전압원(152)은 제 1 캐패시터(C2) 및 3상 교류 전압으로부터 일정한 기준 전압값 이상의 직류 전압을 생성하여 상기 공진 회로에 공급할 수 있다.
구체적으로, 도 2에 도시된 합성시험회로는 시험 밸브(Vt-, Vt+)를 시험하기 위하여 다음과 같이 동작된다.
먼저, 시험 밸브 Vt-와 보조 밸브 Va1-가 동시에 턴-온 되고, 이에 의해 역방향 교류 전류는 시험 밸브 Vt-에서 보조 밸브 Va1-로 흐르게 된다.
역방향 교류 전류가 0 전류가 되기 500us전, 보조 밸브 V4를 턴-온 한다. 이 순간 전류는 두 방향으로 흘러가기 시작한다. 즉, 시험 밸브 Vt-에서 보조 밸브 Va1-로 흐르는 역방향 교류 전류와, 보조 밸브 V4 의 턴-온으로 인해 L1에서 Cs로 흐르는 공진 전류가 흐르기 시작한다.
시험 밸브 Vt-에서 보조 밸브 Va1-로 흐르는 역방향 교류 전류가 0 전류가 되는 시점에서 자연적으로 보조 밸브 Va1-는 턴-오프 된다. 이에 의해, 역방향 교류 전류는 차단되고, 공진 전류만이 시험 밸브 Vt-에서 L1과 보조 밸브 V4 와 Cs를 통해 흐르게 된다.
이 순간 Cs는 방전을 시작하고 캐패시터 극성은 반대로 변하게 된다. 공진 전류가 0 전류가 되는 시점에서 시험 밸브 Vt-는 턴-오프되고, 이 시점에 보조 밸브 V3를 턴-온 한다. 이에 의하여, 시험 밸브 양단에는 Cs에 의한 정방향 전압이 그대로 인가된다.
전압 인가가 끝나면, 다시 시험 밸브 Vt+와 보조 밸브 Va1+ 가 동시에 턴-온 되고, 정방향 교류 전류는 시험 밸브 Vt+에서 보조 밸브 Va1+로 흐르게 된다.
정방향 교류 전류가 0 전류가 되기 500us전, 보조 밸브 V3를 턴-온 한다. 이 순간 전류는 두 방향으로 흘러가기 시작한다. 즉, 시험 밸브 Vt+에서 보조 밸브 Va1+로 흐르는 정방향 교류 전류와, 보조 밸브 V3의 턴-온으로 인해 Cs에서 L1으로 흐르는 공진 전류가 흐르기 시작한다.
시험 밸브 Vt+에서 보조 밸브 Va1+로 흐르는 정방향 교류 전류가 0 전류가 되는 시점에서 자연적으로 보조 밸브 Va1+는 턴-오프가 된다. 이에 의해, 정방향 교류 전류는 차단되고, 공진 전류만이 시험 밸브 Vt+에서 Cs와 보조 밸브 V3 와 인덕터 L1을 통해 흐르게 된다.
이 순간 Cs는 방전을 시작하고 캐패시터 극성은 반대로 변하게 된다. 공진 전류가 0 전류가 되는 시점에서 시험 밸브 Vt+는 턴-오프되고, 이 시점에 보조 밸브 V4를 턴-온 한다. 이에 의하여, 시험 밸브 양단에는 Cs에 의한 정방향 전압이 그대로 인가된다. 앞선 방전으로 인해 Cs의 충전이 필요하므로, 공진 전류의 시점을 고려하여 보조 밸브 V2를 턴-온 한다. 보조 밸브 V2의 턴-온으로 인해 제 1 캐패시터(C2)의 방전 전류가 L2를 통해 흐르게 되고, Cs는 충전된다. Cs에 대한 충전이 이뤄지면, 보조 밸브 V2를 턴-오프한다. 보조 밸브 V2의 턴-오프는 L2와 C2에 발생되는 공진전류를 통해 이뤄진다.
한편, 도 2에서는 시험 밸브 Vt-와 보조 밸브 Va1-를 먼저 턴-온 시킨 후, 나중에 시험 밸브 Vt+와 보조 밸브 Va1+를 턴-온 시킨다. 그러나, 실시 예에 따라 반대의 순서로 시험 밸브 Vt+와 보조 밸브 Va1+를 먼저 턴-온 시킨 후, 나중에 시험 밸브 Vt-와 보조 밸브 Va1-를 턴-온 시켜도 무방하다.
이처럼, 전압과 전류를 인가하여 시험 밸브의 성능을 검증하게 된다.
이 경우, 역방향 교류 전류 또는 정방향 교류 전류가 0 전류가 되기 500us전 보조 밸브를 턴-온 하여 공진 전류를 인가한다. 즉, 공진 전류를 인가하기 위하여 보조 밸브를 턴-온 하는 시점은 역방향 교류 전류 또는 정방향 교류 전류가 0 전류가 되는 시점으로부터 약 500us 전으로, 이는 국제 표준(IEC STD 61954)에 그 내용이 규정되어 있다.
도 3a와 도 3b는 본 발명의 일 실시 예에 의한 사이리스터 밸브의 합성시험회로에 흐르는 전류의 파형을 도시한 도면이다.
여기서, 도 3a와 도 3b는 각각 전류값이 다르다. 도 3a의 경우 전류 실효값(Root Mean Square: RMS)은 800A(암페어)이고, 도 3b의 경우 전류 실효값(RMS)은 1500A이다.
도 3a와 도 3b 각각은 두 개의 전류 파형을 도시하고 있다. 구체적으로, 도 3a와 도 3b 각각의 상단에 도시된 그래프는 시간에 따라 시험 밸브(Vt-, Vt+)에 흐르는 전류값(Id)을 도시하고, 도 3a와 도 3b 각각의 하단에 도시된 그래프는 시간에 따라 보조 밸브들(V2, V3, V4, V5)에 흐르는 전류값(Iaux)을 도시한다. 각각의 그래프에서, x 축은 시간(t)을 나타낸다.
실제 사이리스터 밸브의 동작과 동일한 스트레스 조건을 생성하기 위하여, 합성시험회로를 구성하는 시험 밸브와 보조 밸브에는 다음과 같은 순서로 전류가 주입된다.
t1 시점에 시험 밸브 Vt+와 보조 밸브 Va1+에 동시에 전류를 주입시켜 동시에 점호시킨다. 이에 의해, 합성시험회로에 대 전류가 발생한다.
t2 시점에 보조 밸브 V3를 점호시켜, 주입 전류가 보조 밸브 Va1+와 보조 밸브 V3를 통하여 흐르게 한다. 여기서, t2 시점은 보조 밸브 Va1+가 턴-오프 되는 시점으로부터 약 500us전이다.
t3 시점에 보조 밸브 Va1+는 턴-오프 된다. 즉, 시험 밸브 Vt+에서 보조 밸브 Va1+로 흐르는 정방향 교류 전류가 0 전류가 되는 시점에서 자연적으로 보조 밸브 Va1+는 턴-오프가 된다.
t4 시점에 시험 밸브 Vt+와 보조 밸브 V3 는 턴-오프 된다.
도 4는 도 3a 내지 도 3b에 대응하여 합성시험회로에 전류가 흐르는 구간을 도시한 도면이다.
도면 (a)는 t1 시점(T1)에서 합성시험회로에 전류가 흐르는 구간을 도시한다. 이를 참조하면, 시험 밸브 Vt+에서 보조 밸브 Va1+로 정방향 교류 전류가 흐르게 된다.
도면 (b)는 t2 시점(T2)에서 합성시험회로에 전류가 흐르는 구간을 도시한다. t2 시점에 보조 밸브 V3를 턴-온 시킴으로써, 합성시험회로에는 두 방향으로 전류가 흐르기 시작한다. 구체적으로, 시험 밸브 Vt+에서 보조 밸브 Va1+로 흐르는 정방향 교류 전류와, 보조 밸브 V3의 턴-온으로 인해 Cs에서 V3를 통해 L1으로 흐르는 공진 전류가 흐르게 된다.
도면 (c)는 t3 시점(T3)에서 합성시험회로에 전류가 흐르는 구간을 도시한다. 이 경우, t3 시점은 시험 밸브 Vt+에서 보조 밸브 Va1+로 흐르는 정방향 교류 전류가 0 전류가 되는 시점이다. t3 시점에서 자연적으로 보조 밸브 Va1+는 턴-오프 된다. 이에 의해, 정방향 교류 전류는 차단되고, 공진 전류만이 시험 밸브 Vt+에서 Cs와 보조 밸브 V3 와 L1을 통해 흐르게 된다.
도면 (d)는 t4 시점(T4)에서 합성시험회로에 전류가 흐르는 구간을 도시한다. 이 경우, 시험 밸브 Vt+와 보조 밸브 V3 는 턴-오프되어, 합성시험회로에 전류가 흐르는 구간은 없다.
여기서, 가장 중요한 것은 보조 밸브 V3에의 전류 주입시점인 t2를 어떻게 정의하는지 이다. 앞서 설명한 바와 같이, 전류 주입 또는 전류 오프 시점 t3 와 t4는 고정된다.
또한, t2 시점, t3 시점 및 t4 시점에 주입되는 전류량은 정해져 있다. 따라서, t2 는 t2 시점에서의 순간 전류 변화량인 di/dt 스트레스의 발생 시점을 결정하는 인자가 된다. 한편, 앞서 설명한 것처럼, t2 시점에서 t3 시점까지의 시간은 500us이다.
t2 시점은 보조 밸브 Va1+가 턴-오프 되는 시점으로부터 약 500us전이다. 즉, 시험 밸브 Vt+에서 보조 밸브 Va1+로 흐르는 정방향 교류 전류가 0 전류가 되는 시점에서 보조 밸브 Va1+는 턴-오프 된다. 따라서, 전류 감소 시간에 기초하여 교류 전류가 0 전류가 되는 시점을 예측하여야 한다.
이를 예측하기 위하여, 기존에는 고정된 전류 점호 방법이 사용되었다. 이에 대한 상세한 방법은 다음과 같다. 전류가 250A에서 0A까지 감소하는 시간을 Δt 라고 가정한다. 이는 고정된 값이다. 따라서, 만일 합성시험회로의 시험에서 전류가 250A에 도달하면, 보조 밸브 V3 에 점호 신호가 보내지고 전류 주입이 시작된다. 즉, Δt에 기초하여 전류가 0이 되는 시점을 예측하고, 이로부터 Δt 전에 보조 밸브 V3 를 턴-온 시킨다.
여기서, 상기 Δt 시간은 선형적으로 감소한다는 가정하에 계산된다. 그러나, 실제 동작에서 합성시험회로는 유도성(inductive)이므로, 전류 감소 시간 Δt는 선형적이지 않다(not linear). 따라서, 도 3a와 도 3b에서 t2 시점에서 t3 시점까지의 시간은 동일하지만, t2 에서의 전류값은 각각 다르다.
도 5a와 도 5b는 본 발명의 일 실시 예에 의한 사이리스터 밸브의 합성시험회로에 흐르는 전류의 파형을 도시한 도면이다.
도 5a의 경우 전류 실효값(RMS)은 800A(암페어) 이고, 도 5b의 경우 전류 실효값(RMS)은 1500A인 경우를 도시한다.
상기 도 5a와 도 5b를 참조하면, 각각의 도면에서 전류 감소 시간은 서로 상이하다.
기존에는 전류가 250A에서 0A까지 감소하는 시간을 Δt라고 가정하고, 전류의 감소가 선형적이라는 가정하에 Δt를 계산하였다. 그러나, 실제 동작에서 전류는 유도성(inductive)이므로, 전류감소시간 Δt는 선형적이지 않다(not linear). 따라서, 전류값에 따라 Δt는 달라질 수 있다.
도 5a에서 Δt는 너무 짧다. 따라서, t2 시점에서의 전류 주입이 너무 빨리 발생하여, t4 시점에 시험 밸브 Vt+와 보조 밸브 V3 및 보조 밸브 Va1+는 턴-오프 된다. 즉, 시험 밸브 Vt+와 보조 밸브 V3 및 보조 밸브 Va1+는 동시에 턴 오프 된다. 이에 의하여 di/dt 스트레스는 이상적이지 않다(not ideal).
반면, 도 5b에서, Δt는 너무 길다. 따라서, t2 시점에서의 전류 주입이 너무 늦게 발생하여, t2 시점에 보조 밸브 Va1+이 턴-오프 된 후 t3 시점에 보조 밸브 V3이 점호된다. 즉, 보조 밸브 Va1+이 턴-오프 된 이후, 보조 밸브 V3이 점호된다. 이러한 상태에서 합성시험회로의 동작은 실패한다.
도 6은 본 발명의 일 실시 예에 의한 사이리스터 밸브의 합성시험장치에서의 전류 주입시점 결정 과정을 도시한 도면이다.
합성시험장치(100)는 가장 먼저 현재 전류 실효값(rms)에 대한 t1 내지 t3까지의 보조 밸브 Va1+ 의 전도 시간을 계산한다(S601).
보조 밸브 Va1+의 전도 시간(conduct time)은 보조 밸브 Va1+이 턴-온 되어 턴-오프 될 때까지의 시간으로 정의될 수 있다. 보조 밸브 Va1+은 t1 시점에서 턴-온 되어 t3 시점에서 턴-오프 되므로, t1 내지 t3까지의 보조 밸브 Va1+ 의 전도 시간을 계산한다.
한편, 사이리스터 밸브의 게이트에 점호 신호가 인가되는 경우, 해당 사이리스터 밸브는 턴-온 될 수 있다. 여기서, 사이리스터 밸브의 게이트에 점호 신호를 인가하는 타이밍을 점호각이라 정의한다. 점호 신호의 파형은 사인파이므로, 점호각은 각도로 표현할 수 있다. 따라서, S601 단계에서 계산된 t1 내지 t3까지의 보조 밸브 Va1+ 의 전도 시간으로부터, 보조 밸브 Va1+의 최소 점호각과 최대 점호각에 이르는 범위를 구할 수 있다.
합성시험장치(100)는 보조 밸브 Va1+의 최소 점호각과 최대 점호각에 이르는 범위를 구한다(S602).
여기서, 보조 밸브 Va1+의 최소 점호각과 최대 점호각은 PSCAD에 의하여 구할 수 있다. 즉, t1 내지 t3까지의 보조 밸브 Va1+의 전도 시간으로부터, PSCAD에 의하여 보조 밸브 Va1+의 최소 점호각과 최대 점호각을 구한 후, 최소 점호각(최소값) 부터 최대 점호각(최대값)에 이르는 범위를 구할 수 있다.
여기서, PSCAD는 전력 계통을 분석하기 위한 시뮬레이션 프로그램이다. PSCAD는 전기적 시스템의 시뮬레이션과 전기적인 과도상태를 해석하기에 가장 적합한 프로그램이다. PSCAD는 그래픽 사용자 인터페이스(Graphic User Interface: GUI)이기 때문에, 사용자가 완전히 통합된 그래픽 환경에서 수학적으로 회로를 구성하고, 시뮬레이션을 구동시켜 결과를 분석하고, 나아가 데이터를 다루는 것이 가능하다.
합성시험장치(100)는 소정식에 기초하여 Va1+의 점호각을 결정한다(S603).
Va1+의 점호각 x는 다음과 같은 식에 기초하여 구해질 수 있다.
[수학식1]
T(x) = a*x^2 + b*x + c
여기서, x는 점호각이고, a와 b 및 c는 상수이다. 상기 a와 b 및 c는 실험에 의하여 결정되는 상수값이다.
상기 수학식 1로 표현되는 2차 곡선에 부합되는 점호각 x는 Matlab의 곡선에의 부합 기능(fitting curve function)을 실행하여 구할 수 있다. 여기서, Matlab은 시뮬레이션을 위한 시뮬레이션 개발 환경이다.
이 경우, 상기 수학식 1로 표현되는 곡선을 디지털 신호 프로세서(Digital Signal Processor: DSP)에 의한 코딩을 사용하여 계산함으로써, DSP 계산에 의한 시간과 보조 밸브 V3의 점호 시간이 보다 정확해질 수 있다.
도 7은 본 발명의 일 실시 예에 의한 합성시험회로에 포함되는 시험 밸브와 보조 밸브가 서로 다른 점호각에서 서로 다른 전도 시간을 갖는 예를 도시한다.
도 2에 도시된 합성시험회로의 보조 밸브 Va1+과 시험 밸브 Vt+를 PSCAD에 의하여 얻어진 실제 동작 환경에서의 최소값에서 최대값까지의 범위를 가지는 서로 다른 점호각(α)으로 점호시키면, 도 7에 도시된 곡선 파형을 얻을 수 있다.
여기서, α는 고전류원에 의한 회로의 점호각(firing angle)이고, T(x)는 대응하는 보조 밸브 Va1+의 전도 시간에 해당한다.
Matlab에서, 데이터α1-T1, α2-T2, ..... αn-Tn의 쌍을 각각 입력하고, [수학식 1] 에 부합되는 Matlab fitting curve 기능을 사용한다.
도 8은 본 발명의 일 실시 예에 의한 합성시험회로에의 전류 주입방법을 결정하기 위한 점호각과 해당 점호각에서의 전도 시간의 관계를 나타낸 그래프이다.
상기 수학식 1로부터 도 8에 도시된 것과 같은 곡선이 얻어진다.
PSCAD 시뮬레이션을 사용하여 α∝T의 관계를 얻을 수 있다.
실제 DSP 코딩에서, 서로 다른 점호각 α에서의 정확한 전도 시간 T(x)을 쉽게 알 수 있다. 보조 밸브 V3의 점호 지연 시간 ΔT는 다음과 같은 식에 의하여 구해진다.
[수학식 2]
ΔT = T(x) - 500us
따라서, t1 이후, ΔT를 지연시킨 후, 보조 밸브 V3를 점호시켜 전류를 주입하기 시작한다.
실제 DSP 코딩에 의하여 룩업 테이블에서 조회하는 방법으로 t2의 점호 시간을 알 수 있다.
앞서 설명한 방법은 사이리스터 밸브의 합성시험회로와 유사한 시험회로에서의 전류 주입 방법에도 적용될 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위 내에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 합성시험장치 140: 밸브 시험부
141: 대전류원 150: 공진 회로부
152: 고전압원 160: 제어부

Claims (7)

  1. 합성시험장치에 있어서,
    시험 대상 사이리스터 밸브인 시험 밸브와 상기 시험 밸브에 교류 전류를 인가하는 제1보조 밸브를 포함하는 밸브 시험부;
    상기 시험 밸브에 실제 동작 상황과 동일한 전류 스트레스를 공급하는 대 전류원;
    상기 시험 밸브에 상기 실제 동작 상황과 동일한 전압 스트레스를 공급하는 고 전압원;
    제2보조 밸브를 포함하여 상기 제2보조 밸브가 점호되는 경우 상기 제2보조 밸브를 통하여 흐르는 공진 전류에 의하여 상기 시험 밸브에 교류 전압을 인가하는 공진 회로부; 및
    제1시점에 상기 시험 밸브와 상기 제1보조 밸브를 점호한 후, 상기 제1 시점으로부터 경과된 제2 시점에 상기 제2보조 밸브를 점호하는 제어부를 포함하되,
    상기 제2 시점은 상기 제1 보조 밸브의 전도시간으로부터 특정 시간을 감산한 값이고,
    상기 제1 보조 밸브의 상기 전도시간은 상기 제1 보조 밸브의 턴온부터 턴오프까지의 시간 구간이고,
    상기 시험 밸브에서 상기 제1 보조 밸브로 흐르는 상기 교류 전류가 0 전류가 될 때 상기 제1 보조 밸브는 턴오프되며,
    상기 제1 보조 밸브의 상기 전도시간은 상기 제1 보조 밸브의 점호각으로부터 산출되고,
    상기 제2 시점은 상기 제1 보조 밸브의 점호각으로부터 전류감소시간을 구하는 2차 방정식에 의해 구해지고,
    Matlab에 의하여 하기 수학식을 이용하여 상기 2차 방정식을 구하는 합성시험장치.
    [수학식]
    T(x) = a*x^2 + b*x + c,
    여기서, x는 상기 제1 보조 밸브의 점호각이고, a와 b 및 c는 실험에 의하여 구해진 상수이며, T(x)는 상기 제1 보조 밸브의 상기 전도시간임.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 특정 시간은 500us인 합성시험장치.
  5. 제1항에 있어서,
    상기 시험 밸브는, 정방향 사이리스터와 역방향 사이리스터를 포함하고, 상기 정방향 사이리스터와 상기 역방향 사이리스터가 역병렬 형태로 접속된 합성시험장치.
  6. 제1항에 있어서,
    상기 제어부는,
    PSCAD에 의하여, 서로 다른 점호각에서 상기 시험 밸브와 상기 제1보조 밸브를 점호하는 경우 상기 시험 밸브와 상기 제1보조 밸브가 실제 동작하여 구해지는 상기 전도시간의 최소값과 최대값의 범위를 계산하는 합성시험장치.
  7. 삭제
KR1020160046333A 2016-04-15 2016-04-15 합성시험회로 및 이의 전류주입방법 KR101779709B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160046333A KR101779709B1 (ko) 2016-04-15 2016-04-15 합성시험회로 및 이의 전류주입방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160046333A KR101779709B1 (ko) 2016-04-15 2016-04-15 합성시험회로 및 이의 전류주입방법

Publications (1)

Publication Number Publication Date
KR101779709B1 true KR101779709B1 (ko) 2017-09-18

Family

ID=60034444

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160046333A KR101779709B1 (ko) 2016-04-15 2016-04-15 합성시험회로 및 이의 전류주입방법

Country Status (1)

Country Link
KR (1) KR101779709B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116736100A (zh) * 2023-06-15 2023-09-12 国网智能电网研究院有限公司 一种可控换相换流阀单阀大电流关断试验装置及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002067003A1 (en) * 2001-02-21 2002-08-29 Abb Ab Test circuit for hvdc thyristor valves
KR101096137B1 (ko) 2011-01-20 2011-12-19 한국전력공사 Ｈｖｄｃ 시스템의 점호 신호 발생 장치 및 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002067003A1 (en) * 2001-02-21 2002-08-29 Abb Ab Test circuit for hvdc thyristor valves
KR101096137B1 (ko) 2011-01-20 2011-12-19 한국전력공사 Ｈｖｄｃ 시스템의 점호 신호 발생 장치 및 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
김경태, 한병문, 정재헌, 노의철, 정용호, 백승택. HVDC 컨버터의 Thyristor Valve 시험을 위한 새로운 합성시험회로. 전력전자학회논문지 17(3). 2012년 6월. 191-197쪽*

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116736100A (zh) * 2023-06-15 2023-09-12 国网智能电网研究院有限公司 一种可控换相换流阀单阀大电流关断试验装置及方法
CN116736100B (zh) * 2023-06-15 2024-04-02 国网智能电网研究院有限公司 一种可控换相换流阀单阀大电流关断试验装置及方法

Similar Documents

Publication Publication Date Title
Nanakos et al. A weighted-efficiency-oriented design methodology of flyback inverter for AC photovoltaic modules
Günter et al. Load control for the DC electrical power distribution system of the more electric aircraft
Crăciun et al. Hardware-in-the-loop simulation applied to protection devices testing
Marciniak Model of the arc earth-fault for medium voltage networks
KR101779709B1 (ko) 합성시험회로 및 이의 전류주입방법
Liu et al. Control and implementation of converter based ac transmission line emulation
Asghari et al. Detailed real-time transient modelof the “Sen” transformer
Khayrutdinov et al. Comparing DINA code simulations with TCV experimental plasma equilibrium responses
Ebner et al. Controlled switching of transformers-effects of closing time scatter and residual flux uncertainty
Reis et al. A controlled switching methodology for transformer inrush current elimination: Theory and experimental validation
Tufan et al. Efficient method of harmonic analysis of three-phase circuits with nonlinear controlled switching elements
Romero et al. Sliding mode control of a tokamak transformer
Wang et al. Microsecond overshoot characteristics of PSM high-voltage power supply
Ademola et al. Comparative study of the reactive power consumption of a dominion energy Virginia autotransformer due to geomagnetically-induced current
KR101189803B1 (ko) Ｈｖｄｃ제어 장치
Baimel et al. Full theoretical analysis with simulation-based verification of thyristors-bridge-type SFCL operation modes
Wang Real-time and non-real-time EMT simulation of an alternate arm converter
McRee et al. Utilization of power hardware-in-the-loop to study power conversion topologies and control in distributed generation power systems
Vidal et al. Harmonic resonance stability of aeronautical ground lighting systems
Bayindir et al. Understanding the modelling and analysis of a shunt active power filter using MATLAB/Simulink
EP4383120A1 (en) Method and apparatus for simulating an electrical circuit, digital real-time simulator, computer program and computer-readable medium
Kennedy et al. Fault approximation tool for grid-connected inverter-interfaced distributed generators
Rautela et al. Development of microcontroller based controller for twelve-pulse AC-DC thyristorised converter for nuclear research application
Daryabak Modeling line-commutated converter HVDC transmission systems using dynamic phasors
JP3015320B2 (ja) 電気炉の電力制御方法およびその装置

Legal Events

Date Code Title Description
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant