KR101189803B1 - Ｈｖｄｃ제어 장치 - Google Patents

Ｈｖｄｃ제어 장치 Download PDF

Info

Publication number
KR101189803B1
KR101189803B1 KR1020110109911A KR20110109911A KR101189803B1 KR 101189803 B1 KR101189803 B1 KR 101189803B1 KR 1020110109911 A KR1020110109911 A KR 1020110109911A KR 20110109911 A KR20110109911 A KR 20110109911A KR 101189803 B1 KR101189803 B1 KR 101189803B1
Authority
KR
South Korea
Prior art keywords
error
value
loop
minimum
maximum
Prior art date
Application number
KR1020110109911A
Other languages
English (en)
Inventor
최진산
서우석
문봉수
이덕재
최광현
Original Assignee
한국전력공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전력공사 filed Critical 한국전력공사
Priority to KR1020110109911A priority Critical patent/KR101189803B1/ko
Application granted granted Critical
Publication of KR101189803B1 publication Critical patent/KR101189803B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/36—Arrangements for transfer of electric power between ac networks via a high-tension dc link
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/60—Arrangements for transfer of electric power between AC networks or generators via a high voltage DC link [HVCD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

HVDC 제어 장치가 개시된다. HVDC 제어 장치는 정류기의 전류 에러값을 산출하는 제1 루프 에러 산출부, 정류기의 제1 전압 에러값을 산출하는 제2 루프 에러 산출부, 정류기의 최소 소호각 에러값을 산출하는 제3 루프 에러 산출부, 정류기의 최대 점호각 에러값을 산출하는 제4 루프 에러 산출부, 정류기의 최대 교류전압 에러값을 산출하는 제5 루프 에러 산출부, 정류기의 제2 전압 에러값을 산출하는 제6 루프 에러 산출부, 정류기의 최소 점호각 에러값을 산출하는 제7 루프 에러 산출부, 제1 전압 에러값, 최소 소호각 에러값, 최대 점호각 에러값 및 최대 교류전압 에러값 중 최소값을 선택하는 제1 최소 선택기, 전류 에러값, 제2 전압 에러값 및 최소 점호각 에러값 중 최소값을 선택하는 제2 최소 선택기 및 제1 최소 선택기 및 제2 최소 선택기가 선택한 에러값 중 최대를 선택하는 최대 선택기를 포함한다.

Description

ＨＶＤＣ제어 장치{Apparatus for HVDC control}
본 발명은 HVDC(High Voltage Direct Current) 제어 장치에 관한 것이다.
전력계통현상이 발생하는 시간영역은 ㎲에서 ㎳단위까지 광범위하며, 이처럼 각기 다른 시간영역을 동시에 해석할 수 있는 기술이 아직 확립되지 않아서 시간영역별로 각각의 해석용 프로그램을 이용하는 것이 일반적이다.
HVDC 시스템을 해석하기 위해서는 계통관점과 HVDC 기기 관점에서 별도로 해석해야 하는데, 발전기와 송전계통이 포함된 전력계통을 해석하기 위해서는 PSS/E 프로그램을 사용해야 하고, HVDC 시스템과 계통간의 현상을 해석하기 위해서는 EMTDC와 같은 좀 더 정밀한 해석 프로그램을 이용해야 한다.
PSS/E는 미국의 Power Technology Inc.에서 제작한 전력계통 시뮬레이션 프로그램으로 전 세계적으로 가장 많이 사용되는 툴이다. 전력계통 조류계산 및 동적 시뮬레이션을 제공하며 그 외에도 고장계산, 최적 전력조류, 선형해석 등 전력계통 운용 및 해석에 필요한 기초적인 기능들을 제공한다.
EMTDC는 캐나다의 Manitoba HVDC Research Center에서 개발한 전력시스템 시뮬레이션 프로그램으로 복잡한 전력계통의 연구를 위해 개발된 전자기 과도 상태 해석용 소프트웨어이다. 이 프로그램은 초기에는 HVDC와 관련한 DC시스템 해석용으로 개발되었으나 점차 발전하여 DC 및 AC 시스템, 사고해석, 전력전자, 제어시스템, 회전기, 송전라인 등에 이르기까지 다양한 분야를 시뮬레이션 할 수 있으며 주파수 영역에서의 분석도 가능하다.
HVDC 제어계통의 과도응답특성을 해석하는 방법으로 PSS/E에 내장된 기본모델 활용이 가능하나, 제어기의 복잡한 특성을 반영하기 어려워 계산결과의 신뢰성이 저하되며, 반면에 EMTDC는 모델구축 및 시뮬레이션에 많은 시간이 소요되며 전체 계통에 대한 해석이 불가능하여 HVDC 및 인근계통만 해석 가능하다는 단점이 있다.
이를 보완하기 위하여 PSS/E 프로그램에서는 사용자가 필요로 하는 별도의 알고리즘을 작성하여 PSS/E 메인 프로그램과 연동할 수 있는 사용자 정의모델(UDM: User Defined Model)을 활용할 수 있는 플랫폼을 제공한다. PSS/E 내부에 기본적으로 내장된 표준모델로는 정밀한 HVDC 계통 해석이 불가능하기 때문에, 사용자가 원하는 별도의 알고리즘을 구현하여 정밀한 해석이 가능한 사용자 정의 모델을 제공한다. 이를 활용하면 PSS/E 프로그램으로 수행할 수 있는 최대한의 정밀한 동적인 계통해석이 가능하지만 국내 HVDC 계통에 적용 가능한 UDM 모델 개발은 전무한 실정이다. 이에 HVDC 계통의 동적특성 해석을 위한 HVDC 전력계통 안정도 평가UDM 알고리즘 개발이 필요하다.
발명의 배경기술로는 HVDC의 전력 송전을 원활하게 하기 위한 제어기술에 관한 특허문헌이 있으며, 직류송전에서 발생되는 무효전력을 제어하기 위한 것에 대하여 개시하고 있다.
KR 0334924 B1 2002. 05 .4
본 발명은 전력계통 안정도 평가를 위하여 PSS/E 프로그램을 활용한 사용자 정의 모델 알고리즘이 적용된 HVDC 제어장치를 제안하는 것이다.
본 발명의 일 측면에 따르면, HVDC(High Voltage Direct Current) 정류기(Rectifier)의 제어를 위한 HVDC 제어 장치가 개시된다.
본 발명의 실시예에 따른 HVDC 제어 장치는 상기 정류기의 전류 에러값을 산출하는 제1 루프 에러 산출부, 상기 정류기의 제1 전압 에러값을 산출하는 제2 루프 에러 산출부, 상기 정류기의 최소 소호각 에러값을 산출하는 제3 루프 에러 산출부, 상기 정류기의 최대 점호각 에러값을 산출하는 제4 루프 에러 산출부, 상기 정류기의 최대 교류전압 에러값을 산출하는 제5 루프 에러 산출부, 상기 정류기의 제2 전압 에러값을 산출하는 제6 루프 에러 산출부, 상기 정류기의 최소 점호각 에러값을 산출하는 제7 루프 에러 산출부, 상기 제1 전압 에러값, 상기 최소 소호각 에러값, 상기 최대 점호각 에러값 및 상기 최대 교류전압 에러값 중 최소값을 선택하는 제1 최소 선택기, 상기 전류 에러값, 상기 제2 전압 에러값 및 상기 최소 점호각 에러값 중 최소값을 선택하는 제2 최소 선택기 및 상기 제1 최소 선택기 및 상기 제2 최소 선택기가 선택한 에러값 중 최대를 선택하는 최대 선택기를 포함한다.
여기서, 상기 최대 선택기가 선택한 에러값을 이용하여 점호각 지령치를 산출하는 비례적분 제어기를 더 포함한다.
여기서, 상기 제1 내지 제7 루프 에러 산출부는 해당하는 제어 대상에 대한 지령치 및 측정치의 차이로 에러값을 산출한다.
본 발명의 다른 측면에 따르면, HVDC 인버터(Inverter)의 제어를 위한 HVDC 제어 장치가 개시된다.
본 발명의 실시예에 따른 HVDC 제어 장치는 상기 인버터의 전류 에러값을 산출하는 제1 루프 에러 산출부, 상기 인버터의 제1 전압 에러값을 산출하는 제2 루프 에러 산출부, 상기 인버터의 최소 소호각 에러값을 산출하는 제3 루프 에러 산출부, 상기 인버터의 최대 점호각 에러값을 산출하는 제4 루프 에러 산출부, 상기 인버터의 최대 교류전압 에러값을 산출하는 제5 루프 에러 산출부, 상기 인버터의 제2 전압 에러값을 산출하는 제6 루프 에러 산출부, 상기 인버터의 최소 점호각 에러값을 산출하는 제7 루프 에러 산출부, 상기 전류 에러값, 상기 최소 소호각 에러값, 상기 최대 점호각 에러값 및 최대 교류전압 에러값 중 최대값을 선택하는 제1 최대 선택기, 상기 제1 전압 에러값, 상기 제2 전압 에러값 및 상기 최소 점호각 에러값 중 최대값을 선택하는 제2 최대 선택기 및 상기 제1 최대 선택기 및 상기 제2 최대 선택기가 선택한 에러값 중 최소를 선택하는 최소 선택기를 포함한다.
여기서, 상기 최소 선택기가 선택한 에러값을 이용하여 소호각 지령치를 산출하는 비례적분 제어기를 더 포함한다.
여기서, 상기 제1 내지 제7 루프 에러 산출부는 해당하는 제어 대상에 대한 지령치 및 측정치의 차이로 에러값을 산출한다.
본 발명은 사용자 정의 모델을 통해 계통을 정밀하게 해석하고, 경제성과 기술성을 함께 고려한 최적의 운영전략을 수립하여 HVDC 전력계통의 신뢰도를 높일 수 있으며, 발전 비용을 절감시킬 수 있다.
도 1 내지 도 8은 HVDC 정류기(Rectifier)의 제어를 위한 HVDC 제어 장치를 개략적으로 예시한 구성도.
도 9 내지 도 16은 HVDC 인버터(Inverter)의 제어를 위한 HVDC 제어 장치를 개략적으로 예시한 구성도.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 이를 상세한 설명을 통해 상세히 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 본 명세서의 설명 과정에서 이용되는 숫자(예를 들어, 제1, 제2 등)는 하나의 구성요소를 다른 구성요소와 구분하기 위한 식별기호에 불과하다.
또한, 본 명세서에서, 일 구성요소가 다른 구성요소와 "연결된다" 거나 "접속된다" 등으로 언급된 때에는, 상기 일 구성요소가 상기 다른 구성요소와 직접 연결되거나 또는 직접 접속될 수도 있지만, 특별히 반대되는 기재가 존재하지 않는 이상, 중간에 또 다른 구성요소를 매개하여 연결되거나 또는 접속될 수도 있다고 이해되어야 할 것이다.
이하, 본 발명의 실시예를 첨부한 도면들을 참조하여 상세히 설명하기로 한다. 본 발명을 설명함에 있어 전체적인 이해를 용이하게 하기 위하여 도면 번호에 상관없이 동일한 수단에 대해서는 동일한 참조 번호를 사용하기로 한다.
도 1 내지 도 8은 HVDC 정류기(Rectifier)의 제어를 위한 HVDC 제어 장치를 개략적으로 예시한 구성도이다.
PSS/E 프로그램은 HVDC 계통해석에서 양단의 전력, 전압, 전류 등을 포함하는 정상 상태에서의 조류계산만이 가능하다. 정밀한 시간영역 대의 동적상태 해석을 위해서는 PSS/E 사용자 정의 모델이 생성되어야 하며, 이를 위하여 HVDC 제어 장치의 알고리즘 개발이 필수적이다.
HVDC 제어는 기본적으로 컨버터 변압기의 탭 체이저 조절을 통한 교류전압 제어와 싸이리스터 밸브에 펄스를 인가하는 시점을 조절하는 점호각 제어로 이루어진다. 탭 체인저 응답(수 s)은 점호각 제어(수 ms)에 대하여 상대적으로 느리므로, 과도상태 특성 분석에서는 싸이리스터 밸브에 펄스인가 시점을 조절하여 전압과 전류를 조정하는 점호각 제어가 기본적으로 적용된다.
도 1을 참조하면, HVDC 제어 장치는 제1 루프 에러 산출부(10), 제2 루프 에러 산출부(20), 제3 루프 에러 산출부(30), 제4 루프 에러 산출부(40), 제5 루프 에러 산출부(50), 제6 루프 에러 산출부(60), 제7 루프 에러 산출부(70), 제1 최소 선택기(80), 제2 최소 선택기(90), 최대 선택기(100) 및 비례적분(PI) 제어기(110)를 포함한다.
점호각 제어를 사용자 정의 모델로 구현하기 위하여 HVDC 제어 장치의 7개 루프 제어(Loop Control)(10 내지 70)가 구현되며, 각 루프 에러(Loop Error)가 산출된다. 이들 루프 에러 중에서 하나의 루프가 선택되기 위하여, 각 산출부는 해당 루프가 제어하고자 하는 대상의 지령치와 측정치를 비교하여 오차를 계산하고, 이 오차값에 게인을 곱하고, 최대선택기 또는 최소선택기를 통해 최종적으로 점호각 지령치가 산출된다.
도 2를 참조하면, 제1 루프 에러 산출부(10)는 비교기(11)를 통해 전류 지령치(Iorder)와 전류 측정치(Idc)의 차이로 전류 에러를 산출하고, 게인(G1)(12)을 곱한다. 여기서, 전류 지령치는 전압 측정치(Vdc)를 이용하여VDCOL(Voltage-dependent current-order limit) 제어기(13)를 통해 산출된다. VDCOL 제어기(13)는 전압이 낮아지면 전류 지령치를 낮추는 기능을 한다. 최소 선택기(14)를 통해, VDCOL 제어기(13)를 통해 산출된 전류 지령치와 기준 전류(Idc_SET) 중 최소가 전류 지령치로 선택된다.
도 3을 참조하면, 제2 루프 에러 산출부(20)는 비교기(21)를 통해 전압 지령치(Vorder)와 전압 측정치(Vdc)의 차이로 전압 에러를 산출하고, 게인(G1)(22)을 곱한다.
도 4를 참조하면, 제3 루프 에러 산출부(30)는 비교기(31)를 통해 최소 소호각 지령치(GAMAMIN_order)와 소호각 측정치(GAMA_rect)의 차이로 최소 소호각 에러를 산출하고, 게인(G2, G1)(32, 33)을 곱한다.
도 5를 참조하면, 제4 루프 에러 산출부(40)는 비교기(41)를 통해 최대 점호각 지령치(ALFAMAX_order)와 점호각 측정치(ALFA_rect)의 차이로 최대 점호각 에러를 산출하고, 게인(G2, G1)(42, 43)을 곱한다.
도 6을 참조하면, 제5 루프 에러 산출부(50)는 비교기(51)를 통해 최대 교류모선 전압의 최대 교류전압 지령치(VACMAX_order)와 교류전압 측정치(VAC)의 차이로 최대 교류전압 에러를 산출하고, 게인(G1)(52)을 곱한다.
도 7을 참조하면, 제6 루프 에러 산출부(60)는 비교기(61)를 통해 전압 지령치(Vorder)와 전압 측정치(Vdc)의 차이로 전압 에러를 산출하고, 게인(G1)(62)을 곱한다.
도 8을 참조하면, 제7 루프 에러 산출부(70)는 비교기(71)를 통해 최소 점호각 지령치(ALFAMIN_order)와 점호각 측정치(ALFA_rect)의 차이로 최소 점호각 에러를 산출하고, 게인(G2, G1)(72, 73)을 곱한다.
다시 도 1을 참조하면, 제1 최소 선택기(80)는 제2 루프 에러 산출부(20), 제3 루프 에러 산출부(30), 제4 루프 에러 산출부(40) 및 제5 루프 에러 산출부(50)로부터 전달된 4개의 에러값 중 최소값을 선택한다. 그리고, 제2 최소 선택기(90)는 제1 루프 에러 산출부(10), 제6 루프 에러 산출부(60) 및 제7 루프 에러 산출부(70)로부터 전달된 3개의 에러값 중 최소값을 선택한다.
최대 선택기(100)는 제1 최소 선택기(80) 및 제2 최소 선택기(90)로부터 전달된 2개의 에러값 중 최대를 선택함으로써, 7개의 루프 중 선택된 하나의 루프의 에러값이 산출된다.
비례적분 제어기(110)는 에러값을 전달받아 최종적으로 점호각 지령치를 산출한다.
도 9 내지 도 16은 HVDC 인버터(Inverter)의 제어를 위한 HVDC 제어 장치를 개략적으로 예시한 구성도이다.
도 9를 참조하면, HVDC 제어 장치는 제1 루프 에러 산출부(210), 제2 루프 에러 산출부(220), 제3 루프 에러 산출부(230), 제4 루프 에러 산출부(240), 제5 루프 에러 산출부(250), 제6 루프 에러 산출부(260), 제7 루프 에러 산출부(270), 제1 최대 선택기(280), 제2 최대 선택기(290), 최소 선택기(300) 및 비례적분(PI) 제어기(310)를 포함한다.
도 10를 참조하면, 제1 루프 에러 산출부(210)는 비교기(211)를 통해 전류 지령치(Iorder)와 전류 측정치(Idc)의 차이로 전류 에러를 산출하고, 게인(G1)(12)을 곱한다. 여기서, 전류 지령치는 전압 측정치(Vdc)를 이용하여VDCOL(Voltage-dependent current-order limit) 제어기(213)를 통해 산출된다. VDCOL 제어기(13)는 전압이 낮아지면 전류 지령치를 낮추는 기능을 한다. 최소 선택기(214)를 통해, VDCOL 제어기(213)를 통해 산출된 전류 지령치와 기준 전류(Idc_SET) 중 최소가 전류 지령치로 선택된다.
도 11을 참조하면, 제2 루프 에러 산출부(220)는 비교기(223)를 통해 전압 지령치(Vorder)와 전압 측정치(Vdc)의 차이로 전압 에러를 산출한다. 이때, 전압 측정치는 루프 선택을 용이하게 하기 위한 게인(G2)(221) 및 안정화 전압요소(222)가 곱해진 후 전압 에러에 합해진다. 이와 같이 산출된 전압 에러는 게인(G1)(225)이 곱해진다.
도 12를 참조하면, 제3 루프 에러 산출부(230)는 비교기(231)를 통해 최소 소호각 지령치(GAMAMIN_order)와 소호각 측정치(GAMA_inv)의 차이로 최소 소호각 에러를 산출하고, 게인(G2, G1)(232, 233)을 곱한다.
도 13을 참조하면, 제4 루프 에러 산출부(240)는 비교기(241)를 통해 최대 점호각 지령치(ALFAMAX_order)와 점호각 측정치(ALFA_inv)의 차이로 최대 점호각 에러를 산출하고, 게인(G2, G1)(242, 243)을 곱한다.
도 14를 참조하면, 제5 루프 에러 산출부(250)는 비교기(251)를 통해 최대 교류모선 전압의 최대 교류전압 지령치(VACMAX_order)와 교류전압 측정치(VAC)의 차이로 최대 교류전압 에러를 산출하고, 게인(G1)(252)을 곱한다.
도 15를 참조하면, 제6 루프 에러 산출부(260)는 비교기(264)를 통해 전압 지령치(Vorder)와 전압 측정치(Vdc)의 차이로 전압 에러를 산출한다. 이때, 전류 측정치(Idc)는 루프 선택을 용이하게 하기 위한 게인(G2)(261) 및 안정화 전압요소(262)가 곱해진 후 전압 에러에 합해진다. 이와 같이 산출된 전압 에러는 게인(G1)(265)이 곱해진다.
도 16을 참조하면, 제7 루프 에러 산출부(270)는 비교기(271)를 통해 최소 점호각 지령치(ALFAMIN_order)와 점호각 측정치(ALFA_inv)의 차이로 최소 점호각 에러를 산출하고, 게인(G2, G1)(272, 273)을 곱한다.
다시 도 9을 참조하면, 제1 최대 선택기(280)는 제1 루프 에러 산출부(210), 제3 루프 에러 산출부(230), 제4 루프 에러 산출부(240) 및 제5 루프 에러 산출부(250)로부터 전달된 4개의 에러값 중 최대값을 선택한다. 그리고, 제2 최대 선택기(290)는 제2 루프 에러 산출부(220), 제6 루프 에러 산출부(260) 및 제7 루프 에러 산출부(270)로부터 전달된 3개의 에러값 중 최대값을 선택한다.
최소 선택기(300)는 제1 최대 선택기(280) 및 제2 최대 선택기(290)로부터 전달된 2개의 에러값 중 최소를 선택함으로써, 7개의 루프 중 선택된 하나의 루프의 에러값이 산출된다.
비례적분 제어기(110)는 에러값을 전달받아 최종적으로 소호각 지령치를 산출한다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (6)

  1. HVDC(High Voltage Direct Current) 정류기(Rectifier)의 제어를 위한 HVDC 제어 장치에 있어서,
    상기 정류기의 전류 에러값을 산출하는 제1 루프 에러 산출부;
    상기 정류기의 제1 전압 에러값을 산출하는 제2 루프 에러 산출부;
    상기 정류기의 최소 소호각 에러값을 산출하는 제3 루프 에러 산출부;
    상기 정류기의 최대 점호각 에러값을 산출하는 제4 루프 에러 산출부;
    상기 정류기의 최대 교류전압 에러값을 산출하는 제5 루프 에러 산출부;
    상기 정류기의 제2 전압 에러값을 산출하는 제6 루프 에러 산출부;
    상기 정류기의 최소 점호각 에러값을 산출하는 제7 루프 에러 산출부;
    상기 제1 전압 에러값, 상기 최소 소호각 에러값, 상기 최대 점호각 에러값 및 상기 최대 교류전압 에러값 중 최소값을 선택하는 제1 최소 선택기;
    상기 전류 에러값, 상기 제2 전압 에러값 및 상기 최소 점호각 에러값 중 최소값을 선택하는 제2 최소 선택기; 및
    상기 제1 최소 선택기 및 상기 제2 최소 선택기가 선택한 에러값 중 최대를 선택하는 최대 선택기를 포함하는 HVDC 제어 장치.
  2. 제1항에 있어서,
    상기 최대 선택기가 선택한 에러값을 이용하여 점호각 지령치를 산출하는 비례적분 제어기를 더 포함하는 HVDC 제어 장치.
  3. 제1항에 있어서,
    상기 제1 내지 제7 루프 에러 산출부는 해당하는 제어 대상에 대한 지령치 및 측정치의 차이로 에러값을 산출하는 것을 특징으로 하는 HVDC 제어 장치.
  4. HVDC 인버터(Inverter)의 제어를 위한 HVDC 제어 장치에 있어서,
    상기 인버터의 전류 에러값을 산출하는 제1 루프 에러 산출부;
    상기 인버터의 제1 전압 에러값을 산출하는 제2 루프 에러 산출부;
    상기 인버터의 최소 소호각 에러값을 산출하는 제3 루프 에러 산출부;
    상기 인버터의 최대 점호각 에러값을 산출하는 제4 루프 에러 산출부;
    상기 인버터의 최대 교류전압 에러값을 산출하는 제5 루프 에러 산출부;
    상기 인버터의 제2 전압 에러값을 산출하는 제6 루프 에러 산출부;
    상기 인버터의 최소 점호각 에러값을 산출하는 제7 루프 에러 산출부;
    상기 전류 에러값, 상기 최소 소호각 에러값, 상기 최대 점호각 에러값 및 최대 교류전압 에러값 중 최대값을 선택하는 제1 최대 선택기;
    상기 제1 전압 에러값, 상기 제2 전압 에러값 및 상기 최소 점호각 에러값 중 최대값을 선택하는 제2 최대 선택기; 및
    상기 제1 최대 선택기 및 상기 제2 최대 선택기가 선택한 에러값 중 최소를 선택하는 최소 선택기를 포함하는 HVDC 제어 장치.
  5. 제4항에 있어서,
    상기 최소 선택기가 선택한 에러값을 이용하여 소호각 지령치를 산출하는 비례적분 제어기를 더 포함하는 HVDC 제어 장치.
  6. 제4항에 있어서,
    상기 제1 내지 제7 루프 에러 산출부는 해당하는 제어 대상에 대한 지령치 및 측정치의 차이로 에러값을 산출하는 것을 특징으로 하는 HVDC 제어 장치.
KR1020110109911A 2011-10-26 2011-10-26 Ｈｖｄｃ제어 장치 KR101189803B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110109911A KR101189803B1 (ko) 2011-10-26 2011-10-26 Ｈｖｄｃ제어 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110109911A KR101189803B1 (ko) 2011-10-26 2011-10-26 Ｈｖｄｃ제어 장치

Publications (1)

Publication Number Publication Date
KR101189803B1 true KR101189803B1 (ko) 2012-10-10

Family

ID=47287764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110109911A KR101189803B1 (ko) 2011-10-26 2011-10-26 Ｈｖｄｃ제어 장치

Country Status (1)

Country Link
KR (1) KR101189803B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103257576A (zh) * 2013-03-29 2013-08-21 国家电网公司 一种熄弧角启动控制仿真装置
US9954458B2 (en) 2016-01-26 2018-04-24 Lsis Co., Ltd. Control device in HVDC system and operating method of thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103257576A (zh) * 2013-03-29 2013-08-21 国家电网公司 一种熄弧角启动控制仿真装置
CN103257576B (zh) * 2013-03-29 2015-11-18 国家电网公司 一种熄弧角启动控制仿真装置
US9954458B2 (en) 2016-01-26 2018-04-24 Lsis Co., Ltd. Control device in HVDC system and operating method of thereof

Similar Documents

Publication Publication Date Title
George et al. A DSP based optimal algorithm for shunt active filter under nonsinusoidal supply and unbalanced load conditions
CN106501667B (zh) 一种含分布式电源配电网单相断线故障选线方法
CN104199997B (zh) 一种mmc多子模块自定义集成元件的设计方法
Koralewicz et al. Advanced grid simulator for multi-megawatt power converter testing and certification
WO2015198632A1 (ja) 蓄電システム及び特性パラメータの推定方法
CN104459526A (zh) B型剩余电流保护断路器测试装置
KR101189803B1 (ko) Ｈｖｄｃ제어 장치
CN103294846A (zh) 特高压直流输电工程控制保护系统电磁暂态仿真建模方法
Albanese et al. Design, implementation and test of the XSC extreme shape controller in JET
CN102708295B (zh) 一种电工钢片偏磁特性的分析方法
CN105678640B (zh) 一种考虑变压器饱和影响的交流电网直流电流分布的预测方法
CN104865446A (zh) 光伏并网逆变器交流输出线路阻抗在线检测方法
Nzale et al. Two variable time-step algorithms for simulation of transients
Asghari et al. Detailed real-time transient modelof the “Sen” transformer
Triplett et al. Implementing CVR through voltage regulator LDC settings
CN104734172A (zh) 一种提高hvdc系统抑制换相失败能力的自适应pi控制方法
JP4483622B2 (ja) 三相四線式負荷模擬装置
US20160047851A1 (en) Computer-aided ascertainment of the impedance of an electrical energy network
Robert et al. Hardware-In-the-Loop Simulation of a High Frequency Interleaved Converter based on a Low-Cost FPGA Platform
CN104679656A (zh) 一种自适应调整缺陷检测率的组合测试方法
CN112557813B (zh) 多回直流同时故障下电网电压稳定性判断方法
Ademola et al. Comparative study of the reactive power consumption of a dominion energy Virginia autotransformer due to geomagnetically-induced current
Sørensen et al. Standards for measurements and testing of wind turbine power quality
CN108964122B (zh) 一种风电机组电气模型频率响应特性的验证方法和装置
Koochaki Teaching calculation of transformer equivalent circuit parameters using MATLAB/Simulink for undergraduate electric machinery courses

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161005

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 6