KR101775669B1 - Method for forming fine pattern for semiconductor device - Google Patents

Method for forming fine pattern for semiconductor device Download PDF

Info

Publication number
KR101775669B1
KR101775669B1 KR1020100124716A KR20100124716A KR101775669B1 KR 101775669 B1 KR101775669 B1 KR 101775669B1 KR 1020100124716 A KR1020100124716 A KR 1020100124716A KR 20100124716 A KR20100124716 A KR 20100124716A KR 101775669 B1 KR101775669 B1 KR 101775669B1
Authority
KR
South Korea
Prior art keywords
pattern
film
sacrificial
hard mask
forming
Prior art date
Application number
KR1020100124716A
Other languages
Korean (ko)
Other versions
KR20120063651A (en
Inventor
강상길
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100124716A priority Critical patent/KR101775669B1/en
Publication of KR20120063651A publication Critical patent/KR20120063651A/en
Application granted granted Critical
Publication of KR101775669B1 publication Critical patent/KR101775669B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns

Abstract

본 발명은 반도체 장치의 미세패턴 형성방법에 관한 것으로, 전술한 바와 같은 목적을 달성하기 위하여 본 발명은 반도체 장치의 미세패턴 형성방법에 있어서, 제1방향으로 연장하는 제1스페이서패턴을 식각베리어로 희생막을 식각하여 제1희생막 패턴을 형성하는 단계; 상기 제1스페이서패턴을 제거하는 단계; 상기 제1희생막패턴 사이를 매립하는 갭필물질을 형성하는 단계; 상기 제1희생막패턴 및 상기 갭필물질 상에 상기 제1방향과 교차하는 제2방향으로 연장하는 제2스페이서패턴을 형성하는 단계; 상기 제2스페이서패턴을 식각베리어로 상기 제1희생막패턴을 식각하여 제2희생막패턴을 형성하는 단계; 상기 제2스페이서패턴을 제거하는 단계; 및 상기 제2희생막패턴 및 상기 갭필물질 사이에 절연물질을 매립하고, 상기 제2희생막패턴을 제거하여 하드마스크 패턴을 형성하는 단계를 포함하는 것을 특징으로 하며, 본 발명에 따른 반도체 장치의 미세패턴 형성방법에 의하면, 종래의 노광장비의 한계 해상도를 넘어서는 미세 패턴을 형성하면서, 균일한 미세 패턴 간격을 갖도록하는 하드마스크막 패턴을 형성할 수 있다. 또한, 하드마스크막 패턴의 선폭을 용이하게 조절할 수 있다. The present invention relates to a method of forming a fine pattern of a semiconductor device, and in particular, to a method of forming a fine pattern of a semiconductor device, in which a first spacer pattern extending in a first direction is formed into an etching barrier Etching the sacrificial layer to form a first sacrificial layer pattern; Removing the first spacer pattern; Forming a gap fill material filling between the first sacrificial film patterns; Forming a first sacrificial film pattern and a second spacer pattern on the gap fill material, the second spacer pattern extending in a second direction intersecting the first direction; Etching the first sacrificial layer pattern with the second spacer pattern to form a second sacrificial layer pattern; Removing the second spacer pattern; And embedding an insulating material between the second sacrificial film pattern and the gap fill material, and removing the second sacrificial film pattern to form a hard mask pattern. In the semiconductor device according to the present invention, According to the fine pattern formation method, it is possible to form a hard mask film pattern having a uniform fine pattern interval while forming a fine pattern exceeding the limit resolution of the conventional exposure equipment. In addition, the line width of the hard mask film pattern can be easily controlled.

Description

반도체 장치의 미세패턴 형성방법 {METHOD FOR FORMING FINE PATTERN FOR SEMICONDUCTOR DEVICE}[0001] METHOD FOR FORMING FINE PATTERN FOR SEMICONDUCTOR DEVICE [0002]

본 발명은 반도체 장치의 제조기술에 관한 것으로, 더욱 상세하게는 반도체 장치의 미세패턴 형성방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a manufacturing technique of a semiconductor device, and more particularly, to a method of forming a fine pattern of a semiconductor device.

반도체 장치의 집적도가 높아짐에 따라 디자인 룰이 급격히 감소하면서 셀 내부에 형성되는 반도체 장치의 크기가 점차 작아지고 있다. 이에 따라, 미세한 감광막 패턴을 형성하기 위하여 포토리소그래피(Photo-Lithography) 노광 장비의 높은 해상력이 요구되고 있어 셀을 이루는 반도체 장치의 제조시 많은 어려움이 발생하고 있다.As the degree of integration of a semiconductor device increases, design rules are rapidly reduced, and the size of a semiconductor device formed in a cell gradually decreases. Accordingly, a high resolution of a photolithography exposure apparatus is required to form a fine photoresist pattern, and thus a great deal of difficulty arises in manufacturing a semiconductor device constituting a cell.

이에 노광 장비의 한계 해상도를 넘어서는 미세 패턴에 대한 포토리소그라피의 광학적 한계를 극복하기 위하여, 감광막 패턴을 형성한 다음 이 감광막 패턴을 감광막의 유리 전이 온도 이상으로 가열하여 리플로우(Reflow)시켜 미세 감광막 패턴을 형성하는 공정과, RELACS(Resist Enhancement Lithography Assisted by Chemical Shrink) 물질을 이용한 공정 등이 사용되었다. In order to overcome the optical limit of the photolithography for the fine pattern exceeding the critical resolution of the exposure apparatus, a photoresist pattern is formed and then the photoresist pattern is heated to a temperature higher than the glass transition temperature of the photoresist film and reflowed to form a fine photoresist pattern And a process using RELACS (Resist Enhancement Lithography Assisted by Chemical Shrink) material.

그러나, 감광막 리플로우나 RELACS 공정의 경우 해상도 한계 및 감광막 체적 감소로 인해 30nm 수준의 미세 패턴을 형성하는 것은 거의 불가능하다.However, in the case of the photoresist film reflow or RELACS process, it is almost impossible to form a fine pattern of 30 nm level due to the resolution limit and the decrease in the photoresist film volume.

한편, SPT(Spacer Pattern Technology)와 같이 식각 공정을 포함하는 종합적인 패터닝 공정이나 이중 패터닝 공정과 같이 2회의 감광막 패턴을 형성하는 공정이 개발되고 있으나, 미세 패턴의 프로파일 특성이 열화되는 문제점이 발생하고 있다. On the other hand, a process of forming two photoresist pattern patterns such as a comprehensive patterning process including an etching process or a double patterning process such as SPT (Spacer Pattern Technology) has been developed, but the profile characteristic of the fine pattern is deteriorated have.

이하, 도면을 통하여 종래기술의 문제점을 알아본다. Hereinafter, problems of the prior art will be described with reference to the drawings.

도 1a 내지 도 1d는 종래의 반도체 장치의 미세패턴 형성방법을 설명하기 위한 도면으로서, 특히 SPT 공정에 의한 미세 패턴 형성방법을 설명하기 위한 도면이다. FIGS. 1A to 1D are diagrams for explaining a conventional method of forming a fine pattern of a semiconductor device, particularly for explaining a method of forming a fine pattern by an SPT process.

도 1a에 도시한 바와 같이, 미세패턴이 형성될 피식각층(11) 상에 제1하드마스크막(12,13)를 형성한다. 여기서, 제1하드마스크막(12,13)은 비정질탄소막(12) 및 실리콘산화질화막(13)의 적층구조이다. 1A, the first hard mask films 12 and 13 are formed on the etching layer 11 on which a fine pattern is to be formed. Here, the first hard mask films 12 and 13 have a laminated structure of the amorphous carbon film 12 and the silicon oxynitride film 13.

이어서, 제1하드마스크막(12,13) 상에 제2하드마스크막(18)을 적층한다. 제2하드마스크막(18)은 폴리실리콘막이 이용된다. Then, the second hard mask film 18 is laminated on the first hard mask films 12, 13. As the second hard mask film 18, a polysilicon film is used.

이어서, 포토-리소그래피 공정으로, 반사방지막(15)을 형성한 후, 감광막물질을 도포한 후, 노광 및 현상 공정을 통하여 감광막 패턴(16)을 형성한다. Subsequently, a photoresist film 15 is formed by a photo-lithography process, a photoresist film material is applied, and a photoresist pattern 16 is formed through an exposure and development process.

도 1b에 도시한 바와 같이, 감광막패턴(16) 사이에 잔존하는 반사방지막(15)를 제거한 후, 스페이서용 물질(17)을 감광막패턴(16) 전면의 단차를 따라 형성한다. The spacer material 17 is formed along the step on the entire surface of the photoresist pattern 16 after removing the antireflection film 15 remaining between the photoresist pattern 16 as shown in FIG.

도 1c에 도시한 바와 같이, 스페이서용 물질(17)을 전면식각하여 감광막패턴(16) 및 제2하드마스크막(18)을 노출시킨다. 이어서, 감광막패턴(16) 사이에 잔존하는 감광막패턴(16)을 스트립 공정으로 제거하여 스페이서 패턴(17A)를 형성한다.As shown in FIG. 1C, the spacer material 17 is front-etched to expose the photoresist pattern 16 and the second hard mask film 18. Subsequently, the photoresist pattern 16 remaining between the photoresist pattern 16 is stripped to form the spacer pattern 17A.

도 1d에 도시한 바와 같이, 스페이서 패턴(17A)을 식각베리어로 제2하드마스크막(18)을 식각하여 제2하드마스크막 패턴(18A)를 형성한다. As shown in Fig. 1D, the second hard mask film 18 is etched by the spacer pattern 17A with the etching barrier to form the second hard mask film pattern 18A.

근래에는 상술한 SPT 공정을 두 번 진행하여, 미세 패턴, 예를 들면 콘택 홀 형성을 위한 하드마스크막 패터닝 방법 등이 연구되고 있으나, 2차 SPT 공정이 1차 SPT 공정에 영향을 주는 등 패턴 간의 폭 조절이 어려운 문제점이 발생하고 있다. 또한, 전술한 SPT 공정은 제2하드마스크막 패턴(18A)을 식각공정을 이용하여 형성하므로, 식각공정이 갖는 한계상 제2하드마스크막 패턴(18A)의 프로파일을 버티컬 하게 형성할 수 없는 한계가 있다.
Recently, a hard mask film patterning method for forming a fine pattern, for example, a contact hole, has been studied by conducting the SPT process twice as described above. However, the second SPT process affects the first SPT process, It is difficult to control the width. Since the SPT process described above forms the second hard mask film pattern 18A by using the etching process, the limit of the second hard mask film pattern 18A of the etching process can not be formed vertically .

본 발명은 전술한 바와 같은 문제점을 해결하기 위하여 제안된 것으로, 우수한 프로파일 특성을 갖는 하드마스크막을 형성함으로써, 균일한 특성을 가지며, 미세패턴 사이의 간격 조절이 용이한 반도체 장치의 미세패턴 형성방법을 제공하는 것을 목적으로 한다.
SUMMARY OF THE INVENTION The present invention has been made in order to solve the above-mentioned problems, and it is an object of the present invention to provide a method of forming a fine pattern of a semiconductor device having uniform characteristics and easy adjustment of the interval between fine patterns, The purpose is to provide.

전술한 바와 같은 목적을 달성하기 위하여 본 발명은 반도체 장치의 미세패턴 형성방법에 있어서, 제1방향으로 연장하는 제1스페이서패턴을 식각베리어로 희생막을 식각하여 제1희생막 패턴을 형성하는 단계; 상기 제1스페이서패턴을 제거하는 단계; 상기 제1희생막패턴 사이를 매립하는 갭필물질을 형성하는 단계; 상기 제1희생막패턴 및 상기 갭필물질 상에 상기 제1방향과 교차하는 제2방향으로 연장하는 제2스페이서패턴을 형성하는 단계; 상기 제2스페이서패턴을 식각베리어로 상기 제1희생막패턴을 식각하여 제2희생막패턴을 형성하는 단계; 상기 제2스페이서패턴을 제거하는 단계; 및 상기 제2희생막패턴 및 상기 갭필물질 사이에 절연물질을 매립하고, 상기 제2희생막패턴을 제거하여 하드마스크 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
According to an aspect of the present invention, there is provided a method of forming a fine pattern of a semiconductor device, comprising: forming a first sacrificial layer pattern by etching a sacrificial layer with a first spacer pattern extending in a first direction; Removing the first spacer pattern; Forming a gap fill material filling between the first sacrificial film patterns; Forming a first sacrificial film pattern and a second spacer pattern on the gap fill material, the second spacer pattern extending in a second direction intersecting the first direction; Etching the first sacrificial layer pattern with the second spacer pattern to form a second sacrificial layer pattern; Removing the second spacer pattern; And embedding an insulating material between the second sacrificial film pattern and the gap fill material, and removing the second sacrificial film pattern to form a hard mask pattern.

본 발명에 따른 반도체 장치의 미세패턴 형성방법에 의하면, 종래의 노광장비의 한계 해상도를 넘어서는 미세 패턴을 형성하면서, 균일한 미세 패턴 간격을 갖도록하는 하드마스크막 패턴을 형성할 수 있다. 또한, 하드마스크막 패턴의 선폭을 용이하게 조절할 수 있다.
According to the method of forming a fine pattern of a semiconductor device according to the present invention, it is possible to form a hard mask film pattern having a uniform fine pattern interval while forming a fine pattern exceeding the limit resolution of the conventional exposure equipment. In addition, the line width of the hard mask film pattern can be easily controlled.

도 1a 내지 도 1d는 종래의 반도체 장치의 미세패턴 형성방법을 설명하기 위한 도면
도 2a 내지 도 2o는 본 발명의 일 실시 예에 따른 반도체 장치의 미세패턴 형성방법을 설명하기 위한 도면
1A to 1D are diagrams for explaining a conventional method of forming a fine pattern of a semiconductor device
2A to 2O are views for explaining a method of forming a fine pattern of a semiconductor device according to an embodiment of the present invention

이하에서는, 본 발명의 가장 바람직한 실시 예가 설명된다. 도면에 있어서, 두께와 간격은 설명의 편의를 위하여 표현된 것이며, 실제 물리적 두께에 비해 과장되어 도시될 수 있다. 본 명세서에서 '단계 후' 또는 '단계에 이어서'라는 표현은 일 단계를 수행한 후에 다른 단계가 직접 수행되는 의미는 물론, 일 단계를 수행한 후에 제3의 단계가 더 수행될 수 있다는 의미도 포함된다.
Hereinafter, the most preferred embodiment of the present invention will be described. In the drawings, the thickness and the spacing are expressed for convenience of explanation, and can be exaggerated relative to the actual physical thickness. In this specification, the expression 'after step' or 'following step' means that, not only the meaning of performing another step directly after performing one step but also the third step can be further performed after performing one step .

도 2a 내지 도 2o는 본 발명의 일 실시 예에 따른 반도체 장치의 미세패턴 형성방법을 설명하기 위한 도면으로서, 각 도면의 II도는 평면도이며, I도는 II도를 X-X'로 자른 단면도이다. FIGS. 2A to 2O are views for explaining a method of forming a fine pattern of a semiconductor device according to an embodiment of the present invention, wherein II and I and II in each drawing are cross-sectional views taken along the line X-X '.

도 2a를 참조하면, 미세패턴이 형성될 피식각층(21)이 형성된 기판(미도시) 상에 제1하드마스크막을 형성한다. 제1하드마스크막은 비정질탄소막(22) 및 실리콘산화질화막(23)의 적층구조가 예시된다. 피식각층(21)은 상기 제1하드마스크막을 패터닝한 후, 패터닝된 제1하드마스크막을 이용하여 미세패턴이 형성될 영역이다.Referring to FIG. 2A, a first hard mask film is formed on a substrate (not shown) having a pattern layer 21 on which a fine pattern is to be formed. The first hard mask film is exemplified by a laminated structure of the amorphous carbon film 22 and the silicon oxynitride film 23. The etching layer 21 is a region where a fine pattern is to be formed using the patterned first hard mask film after patterning the first hard mask film.

이어서, 제1하드마스크막(22,23) 상에 희생막(24)을 형성한다. 희생막(24)은 후속 공정에서 제2하드마스크막패턴을 형성하기 위한 지지물로서, 희생막(24)은 패터닝된 후 후속공정에서 제거된다. 이러한 희생막(24) 물질로 폴리실리콘막이 예시된다. Then, a sacrificial film 24 is formed on the first hard mask films 22 and 23. The sacrificial film 24 is a support for forming the second hard mask film pattern in the subsequent process, and the sacrificial film 24 is patterned and removed in the subsequent process. A polysilicon film is exemplified by this sacrificial film (24) material.

이어서, 희생막(24) 상에 제1반사방지막(25)을 형성하고, 제1반사방지막(25) 상에 감광막 물질을 도포한다. 이어서, 감광막 물질을 노광 및 현상 공정으로 패터닝하여 감광막패턴(26)을 형성한다. 여기서, 감광막패턴(26)은 제1방향으로 연장하는 라인형으로 형성할 수 있다. (도 2a의 II도 참조)Next, a first antireflection film 25 is formed on the sacrifice film 24, and a photoresist film material is applied on the first antireflection film 25. Next, the photosensitive film material is patterned by an exposure and development process to form a photosensitive film pattern 26. [ Here, the photoresist pattern 26 may be formed in a line shape extending in the first direction. (See also II in Fig. 2A)

도 2b를 참조하면, 감광막패턴(26) 사이에 노출된 제1반사방지막(25)를 제거하여, 제1반사방지막패턴(25A)를 형성한다. 이어서, 감광막패턴(26) 및 제1반사방지막패턴(25A) 전면의 단차를 따라 스페이서용 물질막(27)을 증착한다. 스페이서용 물질막(27)은 산화막 또는 바람직하게는 극저온산화막(Ultro Low Temp Oxide, ULTO)으로 형성할 수 있다. 극저온산화막은 단차피복성(Step Coverage)이 우수하므로 감광막패턴(26)의 단차를 그대로 반영할 수 있는 장점이 있다.Referring to FIG. 2B, the first antireflection film 25 exposed between the photoresist pattern 26 is removed to form the first antireflection film pattern 25A. Subsequently, the spacer material film 27 is deposited along the entire step of the photoresist pattern 26 and the first antireflection film pattern 25A. The material film 27 for a spacer may be formed of an oxide film or preferably an ultro low-temperature oxide (ULTO) film. Since the cryogenic oxide film is excellent in step coverage, the cryogenic oxide film can reflect the step of the photoresist pattern 26 as it is.

도 2c를 참조하면, 김광막패턴(26) 및 제1반사방지막패턴(25A)의 양측벽에 제1스페이서(27A)를 형성한다. 제1스페이서(27A)의 형성방법을 보다 구체적으로 설명하면, 스페이서용 물질막(27)을 전면 식각하여 감광막패턴(26)의 상면을 노출시킨다. 상기 전면 식각으로 감광막패턴(26)의 상면을 완전히 노출시키는 것이 바람직하며, 이 경우, 감광막패턴(26)의 상면이 노출되면서, 하부의 폴리실리콘막(24)도 함께 노출된다. 여기서, 스페이서용 물질(27)이 극저온산화막인 경우, 식각가스는 CHF3, CH2F2 및 O2가 포함된 식각가스가 바람직하다. Referring to FIG. 2C, first spacers 27A are formed on both side walls of the photoresist pattern 26 and the first antireflection film pattern 25A. More specifically, the method for forming the first spacer 27A will be described in detail. The spacer material film 27 is etched frontally to expose the upper surface of the photoresist pattern 26. In this case, the upper surface of the photoresist pattern 26 is exposed, and the lower polysilicon film 24 is exposed together with the upper surface of the photoresist pattern 26. Here, when the spacer material 27 is a cryogenic oxide film, the etching gas is preferably an etch gas containing CHF3, CH2F2 and O2.

도 2d를 참조하면, 스트립 공정으로 제1스페이서(27A) 사이에 잔존하는 감광막패턴(26) 및 제1반사방지막패턴(25A)을 제거하여 제1스페이서 패턴(27B)을 형성한다. Referring to FIG. 2D, the first spacer pattern 27B is formed by removing the remaining photoresist pattern 26 and the first antireflection film pattern 25A between the first spacers 27A by a stripping process.

도 2e를 참조하면, 제1스페이서패턴(27B)을 식각베리어로 희생막(24)을 식각하여 제1희생막패턴(24A)를 형성한다. 이때, 본 발명의 바람직한 실시 예로, 제1희생막패턴(24A)으로 폴리실리콘막을 형성하고, 제1희생막패턴(24A) 하부에 형성되는 하드마스크막(23)을 실리콘산화질화막으로 형성한 경우를 예시할 수 있다. 이 경우, 폴리실리콘막과 실리콘산화질화막은 식각선택비 차이가 크므로, 제1희생막패턴(24A)을 버티컬(vertical)한 프로파일을 갖도록 용이하게 형성할 수 있는 장점이 있다. 이때, 식각가스는 Hbr, Cl2 및 O2를 포함하는 것이 바람직하다. Referring to FIG. 2E, the first sacrificial layer pattern 24A is formed by etching the sacrificial layer 24 with the first spacer pattern 27B with the etching barrier. At this time, in a preferred embodiment of the present invention, when the polysilicon film is formed by the first sacrificial pattern 24A and the hard mask film 23 formed under the first sacrificial pattern 24A is formed of a silicon oxynitride film Can be exemplified. In this case, since the polysilicon film and the silicon oxynitride film have a large etch selectivity difference, there is an advantage that the first sacrificial film pattern 24A can be easily formed so as to have a vertical profile. At this time, the etching gas preferably includes Hbr, Cl2, and O2.

도 2f를 참조하면, 제1희생막패턴(24A) 상부에 형성된 제1스페이서패턴(27B)을 제거한다. 제1스페이서패턴(27B)의 제거방법은 클리닝 공정일 수 있다. 이때, 본 발명의 바람직한 실시 예로, 제1희생막패턴(24A)이 폴리실리콘막이고, 제1스페이서패턴(27B)이 극저온산화막인 경우, 클리닝공정은 BOE 용액을 이용할 수 있다. 상기 BOE용액을 이용한 클리닝 공정은 제1스페이서패턴(27B) 하부에 형성된 제1제1희생막패턴(24A)의 손상을 최소화할 수 있는 장점이 있다. Referring to FIG. 2F, the first spacer pattern 27B formed on the first sacrificial pattern 24A is removed. The method of removing the first spacer pattern 27B may be a cleaning process. At this time, in a preferred embodiment of the present invention, when the first sacrificial pattern 24A is a polysilicon film and the first spacer pattern 27B is a cryogenic oxide film, the cleaning process may use a BOE solution. The cleaning process using the BOE solution has an advantage that damage to the first sacrificial film pattern 24A formed under the first spacer pattern 27B can be minimized.

도 2g를 참조하면, 제1희생막패턴(24A) 사이에 갭필물질(29)을 매립한다. 갭필물질(29)은 제1희생막패턴(24A)과 식각선택비 있는 물질이 바람직하며, 제1희생막패턴(24A)가 폴리실리콘막일 경우, 갭필물질(29)은 산화막 또는 질화막이 예시된다. 필요한 경우, 갭필물질(29)을 매립 후, 평탄화공정(CMP 또는 에치백공정)이 더 수행할 수 있다.Referring to FIG. 2G, a gap fill material 29 is buried between the first sacrificial film patterns 24A. If the first sacrificial film pattern 24A is a polysilicon film, the gap fill material 29 is an oxide film or a nitride film is exemplified . If necessary, after filling the gap fill material 29, a planarization process (CMP or etch-back process) can be further performed.

도 2h를 참조하면, 제1희생막패턴(24A) 및 갭필물질(29) 상에 제2반사방지막(35)을 형성한 후, 제2반사방지막(35) 상에 제2감광막물질(36)을 도포한다. 2H, a second antireflection film 35 is formed on the first sacrificial film pattern 24A and the gap fill material 29, and then a second photoresist film material 36 is formed on the second antireflection film 35. Next, .

도 2i를 참조하면, 노광 및 현상 공정을 수행하여 제2방향으로 연장되는 라인형의 제2감광막패턴(36A)를 형성한다. 여기서, 제2방향은 제1방향과 교차하는 방향이 바람직하다. (도 2i의 II도 참조)Referring to FIG. 2I, a second photoresist pattern 36A having a line shape extending in a second direction is formed by performing an exposure and a development process. Here, the second direction is preferably a direction intersecting with the first direction. (See also Fig. 2I)

도 2j를 참조하면, 제2감광막패턴(36A) 사이로 노출된 제2반사방지막(35)을 제거하여, 제2반사방지막패턴(35A)를 형성한다. 이어서, 제2감광막패턴(36A) 및 제2반사방지막패턴(35A)의 전면의 단차를 따라 제2스페이서용 물질막(37)을 형성한다. 제2스페이서용 물질막(37)은 산화막 또는 극저온산화막일 수 있다. Referring to FIG. 2J, the second antireflection film 35 exposed through the second photoresist pattern 36A is removed to form a second antireflection film pattern 35A. Subsequently, the second spacer material film 37 is formed along the stepped surface of the second photoresist pattern 36A and the second antireflection film pattern 35A. The material film 37 for the second spacer may be an oxide film or a cryogenic oxide film.

도 2k를 참조하면, 제2스페이서용 물질막(37)을 스페이서 식각 공정을 통하여, 제2감광막패턴(36A) 및 제2반사방지막패턴(35A)의 측벽에만 잔존하는 제2스페이서(37A)를 형성한다. 이때, 제2반사방지막패턴(35A)의 구체적인 형성방법은 상술한 제1반사방지막패턴(25A)와 동일하다. Referring to FIG. 2K, the second spacer material film 37 is etched through a spacer etching process to form a second spacer 37A remaining only on the sidewalls of the second photoresist pattern 36A and the second antireflection film pattern 35A . At this time, the concrete formation method of the second antireflection film pattern 35A is the same as that of the first antireflection film pattern 25A described above.

도 2l을 참조하면, 스트립 공정을 수행하여 제2스페이서패턴(37A) 사이에 잔존하는 제2감광막패턴(36A) 및 제2반사방지막패턴(35A)을 제거한다. 이 제2스페이서패턴(37A)은 제2방향으로 연장하는 라인형으로서, 제2스페이서패턴(37A) 하부에 형성된 제1방향으로 연장하는 라인형의 제1희생막패턴(24A) 및 제1희생막패턴(24A) 사이에 형성된 갭필물질(29)의 식각베리어로 사용된다. Referring to FIG. 21, a strip process is performed to remove the second photoresist pattern 36A and the second antireflection film pattern 35A remaining between the second spacer patterns 37A. The second spacer pattern 37A is a line type extending in the second direction and has a first sacrificial film pattern 24A in a line shape extending in a first direction formed under the second spacer pattern 37A and a second sacrificial film pattern Is used as an etching barrier of the gap fill material 29 formed between the film patterns 24A.

이때, 식각베리어로서 제2스페이서패턴(37A)은 제2방향으로 폭 "W1"을 갖는 라인형이며, 제1방향으로 폭 "W2"를 갖는 라인형의 제1희생막패턴(24A)와 구별된다. 보다 구체적으로, 제2스페이서패턴(37A)의 두께 "W1"은 제2감광막패턴(36A) 및 제2반사방지막(35A)의 측벽에 형성되는 제2스페이서용 물질막(37)의 두께에 의해서 결정되며, 제1희생막패턴(24A)에 영향을 받지 않는다. 마찬가지로, 제1희생막패턴(24A)의 두께 "W2"는 제2스페이서패턴(37A)에 영향을 받지 않는다. 즉, 본 발명에 일 실시 예에 따르면, 제1방향 및 제2방향으로 형성되는 라인 형의 패턴의 두께를 상호 영향을 받지 않고 독립적으로 조절이 가능한 장점이 있다. At this time, the second spacer pattern 37A as the etching barrier is a line type having a width "W1" in the second direction, and is distinguished from the line-shaped first sacrificial pattern 24A having the width "W2 & do. More specifically, the thickness "W1" of the second spacer pattern 37A is determined by the thickness of the second spacer material film 37 formed on the side wall of the second photoresist pattern 36A and the second antireflection film 35A And is not affected by the first sacrificial film pattern 24A. Similarly, the thickness "W2" of the first sacrificial film pattern 24A is not affected by the second spacer pattern 37A. That is, according to one embodiment of the present invention, there is an advantage that the thicknesses of the line-shaped patterns formed in the first direction and the second direction can be adjusted independently without being influenced by each other.

도 2m을 참조하면, 제2스페이서패턴(37A)를 식각베리어로, 제1희생막패턴(24A) 및 갭필물질(29)를 식각하여 제2희생막패턴(24B)을 형성한다. 이때, 본 발명의 바람직한 실시 예에 따라, 제1희생막패턴(24A)이 폴리실리콘막, 갭필물질(29)이 산화막, 제1하드마스크막(23)이 실리콘산화질화막인 경우, 식각공정은 HBr을 주요성분으로 Cl2/O2가 첨가된 식각가스를 이용하여 산화막 및 실리콘산화질화막의 손상 없이 폴리실리콘막만을 선택적으로 제거할 수 있다.Referring to FIG. 2M, a second sacrificial film pattern 24B is formed by etching the first sacrificial film pattern 24A and the gap fill material 29 with the second spacer pattern 37A as an etching barrier. According to a preferred embodiment of the present invention, when the first sacrificial pattern 24A is a polysilicon film, the gap fill material 29 is an oxide film, and the first hard mask film 23 is a silicon oxynitride film, Using HBr as a main component, Cl2 / O2 added etch gas can selectively remove only the polysilicon film without damaging the oxide film and the silicon oxynitride film.

이어서, 제2희생막패턴(24B) 상의 제2스페이서패턴(37A)를 클리닝 공정을 이용하여 제거한다. 이때, 본 발명의 바람직한 실시 예에 따라, 제2스페이서패턴(37A)이 극저온산화막, 갭필물질(39)이 산화막인 경우, 제2스페이서패턴(37A)의 클리닝 공정시 갭필물질(39)도 함께 제거될 수 있다. Then, the second spacer pattern 37A on the second sacrificial film pattern 24B is removed using a cleaning process. According to a preferred embodiment of the present invention, when the second spacer pattern 37A is a cryogenic oxide film and the gap fill material 39 is an oxide film, the gap fill material 39 is also removed during the cleaning process of the second spacer pattern 37A Can be removed.

이로써, 사각모양의 상면을 갖는 기둥 형상의 제2희생막패턴(24B)이 노출된다. Thus, the columnar second sacrificial film pattern 24B having a square top surface is exposed.

도 2n을 참조하면, 제2희생막패턴(24B) 사이의 공간에 제2하드마스크(38)을 매립한다. 제2하드마스크막(38)은 제2희생막패턴(24B)과 식각선택비 있는 물질이 바람직하며, 제2하드마스크막(38)은 산화막 또는 질화막이 예시될 수 있다. Referring to FIG. 2N, a second hard mask 38 is buried in a space between the second sacrificial film patterns 24B. The second hard mask layer 38 is preferably a material having the second sacrificial layer pattern 24B and etching selectivity, and the second hard mask layer 38 may be an oxide layer or a nitride layer.

제2하드마스크막(38)을 매립 후 필요한 경우, 평탄화공정(CMP 또는 에치백공정)이 더 수행될 수 있다. After the second hard mask film 38 is buried, a planarization process (CMP or etch-back process) can be further performed if necessary.

도 2o를 참조하면, 제2희생막패턴(24B)를 클리닝 공정으로 선택적으로 제거하여, 제2하드마스크막(38)을 잔존한다. 이때, 본 발명의 바람직한 실시 예로, 제2하드마스크(38)이 산화막이고, 제2희생막패턴(24B)이 폴리실리콘막인 경우, 질산을 주요 성분으로 HF가 첨가된 클리닝 용액을 사용할 수 있다. 상기 클리닝 용액은 산화막 대비 폴리실리콘막의 식각 선택비가 매우 높기 때문(약 100:1)에 제2하드마스크막(38)의 손상 없이 제2희생막패턴(24B)만 선택적으로 제거할 수 있는 장점이 있다. Referring to FIG. 20, the second sacrificial film pattern 24B is selectively removed by a cleaning process, so that the second hard mask film 38 remains. At this time, in a preferred embodiment of the present invention, when the second hard mask 38 is an oxide film and the second sacrificial film pattern 24B is a polysilicon film, a cleaning solution to which HF is added as a main component of nitric acid can be used . The cleaning solution has an advantage in that only the second sacrificial film pattern 24B can be selectively removed without damaging the second hard mask film 38 because the etching selectivity of the polysilicon film to the oxide film is very high (about 100: 1) have.

이때, 제2하드마스크막(38)은 사각모양의 상면을 가지는 홀 패턴(제2희생막패턴이 제거된 자리)을 제공하는데, 홀 패턴의 단면은 버티컬한 프로파일을 갖는다. 이는 일반적인 식각공정으로는 형성하기 어려운 프로파일로서, 상술한 클리닝 공정의 장점이다. At this time, the second hard mask layer 38 provides a hole pattern having a square top surface (a position where the second sacrificial pattern is removed), wherein the cross section of the hole pattern has a vertical profile. This is a profile that is difficult to form by a general etching process, and is an advantage of the cleaning process described above.

이로써, 우수한 프로파일을 갖는 제2하드마스크막(38)을 형성할 수 있으며, 본 도면에서는 미도시 하였으나, 제2하드마스크막(38)을 식각베리어로 제1하드마스크막(22,23)을 식각하여, 제1하드마스크막패턴(미도시)을 형성할 수 있다. 이때, 제2하드마스크막(38)이 버티컬한 프로파일을 가지므로, 제2하드마스크막(38)의 프로파일이 제1하드마스크막패턴(미도시)에 전사되어 버티컬한 프로파일을 갖는 미세패턴을 형성할 수 있다. 특히, 제1하드마스크막패턴(미도시)은 메모리 장치의 스토리지 노드 콘택 마스크로 사용될 수 있으며, 상기 스토리지 노드 콘택 마스크로, 우수한 프로파일을 갖는 스토리지 노드 콘택 홀 형성이 가능하다.
As a result, the second hard mask layer 38 having a good profile can be formed. Although not shown in the figure, the second hard mask layer 38 may be formed of the first hard mask layer 22, And a first hard mask film pattern (not shown) can be formed by etching. At this time, since the second hard mask film 38 has a vertical profile, the profile of the second hard mask film 38 is transferred to the first hard mask film pattern (not shown) to form a fine pattern having a vertical profile . In particular, the first hard mask film pattern (not shown) can be used as the storage node contact mask of the memory device, and with the storage node contact mask, it is possible to form a storage node contact hole with a good profile.

본 발명의 기술 사상은 상기 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
It is to be noted that the technical idea of the present invention has been specifically described in accordance with the above embodiments, but it should be noted that the above embodiments are for explanation purposes only and not for the purpose of limitation. In addition, it will be understood by those of ordinary skill in the art that various embodiments are possible within the scope of the technical idea of the present invention.

21 : 기판 22, 23 : 제1하드마스크막
24 : 희생막 25 : 제1반사방지막
26 : 제1감광막 27 : 제1스페이서용 물질막
29 : 갭필물질 35 : 제2반사방지막
36 : 제2감광막 37 : 제2스페이서용 물질막
38 : 제2하드마스크막
21: substrate 22, 23: first hard mask film
24: sacrificial film 25: first antireflection film
26: first photosensitive film 27: material film for first spacer
29: Gap fill material 35: Second anti-reflection film
36: second photosensitive film 37: material film for second spacer
38: second hard mask film

Claims (11)

피식각층 상에 제1하드마스크층을 형성하는 단계;
상기 제1하드마스크층 상에 희생막을 형성하는 단계;
제1방향으로 연장하는 제1SPT(Space Partten Technology) 프로세스를 통해 상기 희생막을 제1희생막 패턴으로 형성하는 단계;
상기 제1희생막 패턴 사이를 매립하는 갭필물질을 형성하는 단계;
상기 제1희생막패턴 및 상기 갭필물질 상에 상기 제1방향과 교차하는 제2방향으로 연장하는 제2SPT(Space Partten Technology) 프로세스를 통해 상기 제1희생막패턴을 아일랜드 필라 형상의 제2희생막 패턴으로 형성하는 단계;
상기 제2희생막 패턴 사이를 매립하는 제2하드마스크 물질을 형성하는 단계;
상기 제2희생막 패턴을 제거하여, 홀 패턴을 갖는 제2하드마스크 패턴을 형성하는 단계; 및
상기 홀패턴에 의해 노출된 상기 제1하드마스크층을 식각하여 제1하드마스크 패턴을 형성하는 단계를 포함하는
반도체 장치의 미세패턴 형성방법.
Forming a first hard mask layer on the etching layer;
Forming a sacrificial layer on the first hardmask layer;
Forming the sacrificial layer into a first sacrificial film pattern through a first SPT (Space Partten Technology) process extending in a first direction;
Forming a gap fill material filling between the first sacrificial film patterns;
The first sacrificial film pattern and the second sacrificial film pattern are formed on the second sacrificial film pattern by a second SPT process that extends on the gap fill material in a second direction intersecting the first direction, Pattern;
Forming a second hard mask material between the second sacrificial film patterns;
Removing the second sacrificial film pattern to form a second hard mask pattern having a hole pattern; And
And etching the first hardmask layer exposed by the hole pattern to form a first hardmask pattern
A method for forming a fine pattern of a semiconductor device.
제1항에 있어서,
상기 희생막은 폴리실리콘막을 포함하고, 상기 제2하드마스크 물질은 산화막 또는 질화막을 포함하는 반도체 장치의 미세패턴 형성방법.
The method according to claim 1,
Wherein the sacrificial film comprises a polysilicon film and the second hard mask material comprises an oxide film or a nitride film.
삭제delete 삭제delete 제2항에 있어서,
상기 제1하드마스크층은 비정질탄소막 및 실리콘산화질화막이 적층된 구조인 반도체 장치의 미세패턴 형성방법.
3. The method of claim 2,
Wherein the first hard mask layer is a structure in which an amorphous carbon film and a silicon oxynitride film are stacked.
삭제delete 제1항에 있어서,
상기 제1하드마스크 패턴을 식각베리어로 상기 피식각층을 식각하는 단계를 더 포함하는 반도체 장치의 미세패턴 형성방법.
The method according to claim 1,
And etching the etching layer with the first hard mask pattern using an etching barrier.
제1항에 있어서,
제2항에 있어서, 상기 제2희생막 패턴의 제거는 질산을 포함하는 클리닝 용액을 이용하여 클리닝 공정으로 수행하는 반도체 장치의 미세패턴 형성방법.
The method according to claim 1,
The method of claim 2, wherein the removal of the second sacrificial film pattern is performed by a cleaning process using a cleaning solution containing nitric acid.
제1항에 있어서,
상기 제2희생막 패턴의 제거는 클리닝 공정으로 수행하는 반도체 장치의 미세패턴 형성방법.
The method according to claim 1,
Wherein the removal of the second sacrificial film pattern is performed in a cleaning step.
제1항에 있어서,
상기 제1희생막 패턴 사이를 매립하는 갭필물질을 형성하는 단계후, 평탄화 공정을 수행하는 단계를 더 포함하는 반도체 장치의 미세패턴 형성방법.
The method according to claim 1,
Further comprising the step of performing a planarization process after the step of forming a gap fill material filling between the first sacrificial film patterns.
제1항에 있어서,
상기 제2희생막 패턴 사이를 매립하는 제2하드마스크 물질을 형성하는 단계후, 평탄화 공정을 수행하는 단계를 더 포함하는 반도체 장치의 미세패턴 형성방법.
The method according to claim 1,
And forming a second hard mask material between the second sacrificial pattern and a second hard mask material to fill the gap between the second sacrificial pattern.
KR1020100124716A 2010-12-08 2010-12-08 Method for forming fine pattern for semiconductor device KR101775669B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100124716A KR101775669B1 (en) 2010-12-08 2010-12-08 Method for forming fine pattern for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100124716A KR101775669B1 (en) 2010-12-08 2010-12-08 Method for forming fine pattern for semiconductor device

Publications (2)

Publication Number Publication Date
KR20120063651A KR20120063651A (en) 2012-06-18
KR101775669B1 true KR101775669B1 (en) 2017-09-06

Family

ID=46684019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100124716A KR101775669B1 (en) 2010-12-08 2010-12-08 Method for forming fine pattern for semiconductor device

Country Status (1)

Country Link
KR (1) KR101775669B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8278223B2 (en) 2010-01-15 2012-10-02 Hynix Semiconductor Inc. Method for forming hole pattern

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8278223B2 (en) 2010-01-15 2012-10-02 Hynix Semiconductor Inc. Method for forming hole pattern

Also Published As

Publication number Publication date
KR20120063651A (en) 2012-06-18

Similar Documents

Publication Publication Date Title
KR101004691B1 (en) Method for forming micropattern in semiconductor device
KR100955265B1 (en) Method for forming micropattern in semiconductor device
US20160372334A1 (en) SiARC REMOVAL WITH PLASMA ETCH AND FLUORINATED WET CHEMICAL SOLUTION COMBINATION
KR101671464B1 (en) Method for manufacturing a semiconductor device
US8541296B2 (en) Method of manufacturing dummy gates in gate last process
KR100965775B1 (en) Method for forming micropattern in semiconductor device
TWI409881B (en) Semiconductor device manufacturing method
KR101166799B1 (en) Method for fabricating hole pattern
CN111524795B (en) Self-aligned double patterning method and semiconductor structure formed by same
KR20150042055A (en) method for manufacturing semiconductor devices
US7413960B2 (en) Method of forming floating gate electrode in flash memory device
KR20100098843A (en) Methods of forming a pattern
KR100535030B1 (en) Fabricating method for semiconductor device
WO2013029210A1 (en) Method for manufacturing dummy gate in gate-last process
US20110254142A1 (en) Stacked structure
KR100724630B1 (en) Method for manufacturing semiconductor device
US20080160759A1 (en) Method for fabricating landing plug contact in semiconductor device
KR100994714B1 (en) Method for fabricating semicondoctor device
KR101775669B1 (en) Method for forming fine pattern for semiconductor device
KR100843941B1 (en) Method for manufacturing of semiconductor device
KR100420413B1 (en) Manufacturing method for semiconductor device
US9875909B1 (en) Method for planarizing material layer
JP2008124399A (en) Manufacturing method of semiconductor device
KR20090027431A (en) Method for forming micropattern in semiconductor device
KR100831671B1 (en) Method for forming isolation of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right