KR101773458B1 - n-on-p 구조의 고효율 GaAs 박막형 태양전지 제조 방법 - Google Patents

n-on-p 구조의 고효율 GaAs 박막형 태양전지 제조 방법 Download PDF

Info

Publication number
KR101773458B1
KR101773458B1 KR1020160097684A KR20160097684A KR101773458B1 KR 101773458 B1 KR101773458 B1 KR 101773458B1 KR 1020160097684 A KR1020160097684 A KR 1020160097684A KR 20160097684 A KR20160097684 A KR 20160097684A KR 101773458 B1 KR101773458 B1 KR 101773458B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
compound semiconductor
sacrificial
etch stop
Prior art date
Application number
KR1020160097684A
Other languages
English (en)
Inventor
이재진
허준석
문성현
Original Assignee
아주대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아주대학교산학협력단 filed Critical 아주대학교산학협력단
Application granted granted Critical
Publication of KR101773458B1 publication Critical patent/KR101773458B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명의 기술적 사상에 의한 일 양태에 따른 태양전지의 제조 방법은, 제1 기판 상에 희생층을 형성하는 단계, 희생층의 하면 및 상면 중 적어도 일면 상에 변형률을 내재하는 식각 정지층을 형성하는 단계, 식각 정지층 상에 활성층을 형성하는 단계, 활성층 상에 제1 전극층을 형성하는 단계, 제1 전극층과 제2 기판을 결합시키는 단계, 희생층을 제거하여 활성층으로부터 제1 기판을 분리시키는 단계, 및 제1 기판 및 희생층이 제거된 활성층 면에 제2 전극층을 형성하는 단계를 포함한다.

Description

n-on-p 구조의 고효율 GaAs 박막형 태양전지 제조 방법{Method of fabricating highly efficient GaAs thin film type solar cell with n-on-p structure}
본 발명의 기술적 사상은 태양전지 제조 방법에 관한 것이다. 보다 상세하게는, 본 발명의 기술적 사상은 개선된 ELO(epitaxial lift-off) 공정을 이용하여 n-on-p 구조의 고효율 GaAs 박막형 태양전지를 제조하는 방법에 관한 것이다.
화석연료의 고갈, 환경오염 문제로 인해 신재생에너지 개발의 필요성이 대두되고 있다. 특히 태양에너지를 전기에너지로 직접 변환시켜 주는 장치인 태양전지는 에너지공급원의 대체에너지 소자로서 각광을 받고 있으며 최근 많은 연구가 이루어지고 있다.
다양한 태양전지 중에서도 박막형 태양전지는 제조비용절감, 무게감소, 안정성의 향상 등의 이점으로 인해 태양전지의 시장에 새로운 기회를 창출하고 있으며, 구부릴 수 있다는 특징으로 인해 다양한 모양과 크기의 사용처에 적용이 가능하여 혁신적인 에너지소자로서 발전 가능성을 인정받고 있다.
다양한 종류의 박막형 태양전지 중에서 GaAs를 기반으로 제작된 박막형 태양전지는 GaAs의 높은 전자이동도, 직접천이형 등의 우수한 특성 외에도 각 원소의 조성에 따른 밴드갭의 조절을 통해 다중접합의 적용이 가능하다는 장점으로 인해 가장 높은 변환효율을 기록하고 있으며, 신뢰성이 우수하여 다양한 산업의 전원에 대한 활용방안으로서 기대가치가 높다.
GaAs 박막형 태양전지의 제조방법은 대표적으로 epitaxial lift-off (ELO)가 있으며, ELO는 이종 캐리어와의 웨이퍼 본딩, 희생층의 선택적 식각공정을 통해 metal-organic chemical vapor deposition (MOCVD)으로 성장한 고품질의 epi를 이종 캐리어에 이식하는 기술이다.
하지만, ELO의 경우 직접 성장기판 상에 태양전지 소자를 제조하는 공정에 비해 희생층의 제거, 성장된 epi의 이종 캐리어로의 이식 등 특유의 추가 공정으로 인해 전체 공정시간이 증가되어 생산성 측면 등에서 제한적인 문제가 있어, 이의 개선을 위한 연구가 필요하다.
한편, GaAs 태양전지는 고농도 도핑된 Emitter영역과 저농도 도핑된 Base영역으로 구성되어 n(emitter)-on-p(base)와 p(emitter)-on-n(base)의 두 가지 유형의 구조를 가진다. 일반적으로 전자의 p-type base영역에서 소수반송자(전자)의 확산거리가 후자의 n-type base영역에서 소수반송자(정공)의 확산거리보다 더 길어 n-on-p구조가 p-on-n구조보다 더 높은 성능을 보인다.
그러나 기존의 GaAs 박막형 태양전지는 HF에 견디며 낮은 저항을 갖는 p-type 전극의 결여로 인해 ELO 공정을 통해 고효율의 n-on-p구조의 디바이스를 제작하는데 한계점을 가지고 있었다. 이종 캐리어에 전사된 이후 박막형 태양전지가 n-on-p구조를 가지기 위해 epi층은 역순으로 성장되며, 이때 사용되는 p-type전극은 ELO 공정시에 사용되는 식각용액에 견디며 낮은 저항 값을 갖는 금속으로 구성되어야 하므로 새로운 조합의 p-type전극이 적용된 ELO방법에 대한 연구가 필요하다.
본 발명의 기술적 사상에 따른 태양전지 제조방법이 이루고자 하는 기술적 과제는, 공정 시간을 단축시켜 생산성을 증가시키면서 고품질의 n(emitter)-on-p(base) 구조를 갖는 태양 전지 제조 방법을 제공하는 데 있다.
본 발명의 기술적 사상에 의한 일 양태에 따른 태양 전지의 제조 방법은, 제1 기판 상에 희생층을 형성하는 단계; 상기 희생층의 하면 및 상면 중 적어도 일면 상에 변형률(strain)을 내재하는 식각 정지층을 형성하는 단계; 상기 활성층 상에 제1 전극층을 형성하는 단계; 상기 제1 전극층과 제2 기판을 결합시키는 단계; 상기 희생층을 제거하여 상기 활성층으로부터 상기 제1 기판을 분리시키는 단계; 및 상기 제1 기판 및 상기 희생층이 제거된 상기 활성층 면에 제2 전극층을 형성하는 단계;를 포함한다.
예시적인 실시예에 따르면, 상기 식각 정지층은 상기 희생층의 상면 상에 형성될 수 있고, 상기 식각 정지층은, 상기 희생층으로부터 에피택셜 성장하여 형성될 수 있다.
예시적인 실시예에 따르면, 상기 식각 정지층은 상기 희생층의 하면 상에 형성될 수 있고, 상기 식각 정지층은, 상기 제1 기판으로부터 에피택셜 성장하여 형성될 수 있다.
예시적인 실시예에 따르면, 상기 식각 정지층의 격자 상수는, 상기 희생층의 격자 상수보다 클 수 있고, 상기 변형률은, 압축 변형률일 수 있고, 상기 제1 기판의 분리 단계 동안, 상기 식각 정지층의 상기 압축 변형률이 감소할 수 있다.
예시적인 실시예에 따르면, 상기 제1 기판의 분리 단계 동안, 상기 식각 정지층은 상기 희생층 및 상기 제2 기판에 인장 스트레스를 가할 수 있고, 상기 희생층 및 상기 제2 기판은 인장 변형률을 내재하게 될 수 있다.
예시적인 실시예에 따르면, 상기 활성층을 형성하는 단계는, 제1 화합물 반도체층을 형성하는 단계; 및 상기 제1 화합물 반도체층 상에 상기 제1 화합물 반도체층의 격자 상수와 다른 격자 상수를 갖는 제2 화합물 반도체층을 형성하는 단계;를 포함할 수 있고, 상기 제2 화합물 반도체층의 격자 상수는, 상기 제1 화합물 반도체층의 격자 상수보다 클 수 있고, 상기 제2 화합물 반도체층은, 압축 변형률을 내재할 수 있다.
예시적인 실시예에 따르면, 상기 제1 전극층은, 상기 희생층에 대해 낮은 식각 선택비를 가질 수 있고, Zn, Ti, Pt, Pd, Au, Ag, 및 AuBe 중 적어도 둘 이상의 조합으로 구성되는 다중층일 수 있다.
예시적인 실시예에 따르면, 상기 제1 전극층은, 상기 활성층 상으로부터 AuBe 층, Pt 층, 및 Au 층이 차례로 적층된 다중층일 수 있다.
예시적인 실시예에 따르면, 상기 제2 기판은 유연 기판일 수 있고, 상기 제2 기판의 결합 단계 전에, 상기 유연 기판의 일면에 예비 전극층을 형성하는 단계를 더 포함할 수 있고, 상기 제2 기판의 결합 단계에서, 상기 제1 전극층과 상기 예비 전극층이 결합할 수 있다.
예시적인 실시예에 따르면, 상기 제2 기판의 결합 단계 전에, 상기 제2 기판의 일면에 스트레스 인가층을 형성하는 단계를 더 포함할 수 있고, 상기 제2 기판의 결합 단계는, 상기 제1 전극층과 상기 제2 기판 사이에 상기 스트레스 인가층이 개재되도록 결합할 수 있다.
예시적인 실시예에 따르면, 상기 스트레스 인가층은, Cr 또는 Ir로 이루어지는 제1 층과 Au으로 이루어지는 제2 층이 적층된 다중층일 수 있다.
본 발명의 기술적 사상에 의한 다른 양태에 따른 태양 전지의 제조 방법은, 제1 기판 상에 희생층을 형성하는 단계; 상기 희생층 상에 변형률을 내재하는 활성층을 형성하는 단계; 상기 활성층 상에 제1 전극층을 형성하는 단계; 상기 제1 전극층과 제2 기판을 결합시키는 단계; 상기 희생층을 제거하여 상기 활성층으로부터 상기 제1 기판을 분리시키는 단계; 및 상기 제1 기판 및 상기 희생층이 제거된 상기 활성층 면에 제2 전극층을 형성하는 단계;를 포함한다.
예시적인 실시예에 따르면, 상기 활성층을 형성하는 단계는, 제1 화합물 반도체층을 형성하는 단계; 및 상기 제1 화합물 반도체층 상에 상기 제1 화합물 반도체층의 격자 상수와 다른 격자 상수를 갖는 제2 화합물 반도체층을 형성하는 단계;를 포함할 수 있고, 상기 제2 화합물 반도체층은, 상기 변형률을 내재할 수 있다.
예시적인 실시예에 따르면, 상기 제2 화합물 반도체층의 격자 상수는, 상기 제1 화합물 반도체층의 격자 상수보다 클 수 있고, 상기 변형률은, 압축 변형률일 수 있고, 상기 제1 기판의 분리 단계 동안, 상기 제2 화합물 반도체층의 상기 압축 변형률이 감소할 수 있다.
예시적인 실시예에 따르면, 상기 제1 기판의 분리 단계 동안, 상기 제2 화합물 반도체층은 상기 희생층 및 상기 제2 기판에 인장 스트레스를 가할 수 있고, 상기 희생층 및 상기 제2 기판은 인장 변형률을 내재하게 될 수 있다.
예시적인 실시예에 따르면, 상기 제1 화합물 반도체층은, 고농도의 n-타입 화합물 반도체층일 수 있고, 상기 제2 화합물 반도체층은, 저농도의 p-타입 화합물 반도체층일 수 있다.
예시적인 실시예에 따르면, 상기 제1 전극층은, 상기 희생층에 대해 낮은 식각 선택비를 가질 수 있고, Zn, Ti, Pt, Pd, Au, Ag, 및 AuBe 중 적어도 둘 이상의 조합으로 구성되는 다중층일 수 있다.
예시적인 실시예에 따르면, 상기 제1 전극층은, 상기 활성층 상으로부터 AuBe 층, Pt 층, 및 Au 층이 차례로 적층된 다중층일 수 있다.
본 발명의 기술적 사상에 의한 또 다른 양태에 따른 태양 전지의 제조 방법은, 제1 기판 상에 희생층을 형성하는 단계; 상기 희생층 상에 활성층을 형성하는 단계; 상기 활성층 상에 Zn, Ti, Pt, Pd, Au, Ag, 및 AuBe 중 적어도 둘 이상의 조합으로 구성되는 제1 전극층을 형성하는 단계; 상기 제1 전극층과 제2 기판을 결합시키는 단계; 상기 희생층을 제거하여 상기 활성층으로부터 상기 제1 기판을 분리시키는 단계; 및 상기 제1 기판 및 상기 희생층이 제거된 상기 활성층 면에 제2 전극층을 형성하는 단계;를 포함한다.
예시적인 실시예에 따르면, 상기 제1 전극층은, 상기 활성층 상으로부터 AuBe 층, Pt 층, 및 Au 층이 차례로 적층된 다중층일 수 있다.
본 발명의 기술적 사상에 의한 실시예들에 따른 태양 전지 제조 방법에 의하면, 서로 다른 격자 상수를 가지는 에미터층 및 베이스층을 에피택셜 성장 방법을 통해 형성함으로써 고품질의 활성층을 성장시킬 수 있다.
또한, 희생층과 식각 정지층의 격자 부정합으로 인해 식각 정지층에 인가되는 변형률 및/또는 에미터층과 베이스층의 격자 부정합으로 인해 상기 베이스층에 인가되는 변형률을 이용하여, 희생층의 식각 시간을 단축하고 디바이스의 생산성을 향상시킬 수 있다.
또한, 전극층을 희생층의 식각액에 영향을 받지 않으며 낮은 접촉 저항을 갖는 금속 조합으로 형성함으로써, ELO 공정을 통해 유연 기판에 이식된 n(emitter)-on-p(base) 구조의 고효율 태양 전지를 구현할 수 있다.
본 명세서에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 기술적 사상에 의한 일 실시예에 따른 GaAs 박막형 태양전지의 제조 방법을 설명하기 위한 플로 차트이다.
도 2는 도 1의 활성층의 형성 단계를 구체화한 플로 차트이다.
도 3a 내지 도 3i는 본 발명의 기술적 사상에 의한 일 실시예에 따른 GaAs 박막형 태양전지의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
본 발명의 기술적 사상은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 이를 상세한 설명을 통해 상세히 설명하고자 한다. 그러나, 이는 본 발명의 기술적 사상을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 기술적 사상의 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 발명의 기술적 사상을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 기술적 사상의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 본 명세서의 설명 과정에서 이용되는 숫자(예를 들어, 제1, 제2 등)는 하나의 구성요소를 다른 구성요소와 구분하기 위한 식별기호에 불과하다.
또한, 본 명세서에서, 일 구성요소가 다른 구성요소와 "연결된다" 거나 "접속된다" 등으로 언급된 때에는, 상기 일 구성요소가 상기 다른 구성요소와 직접 연결되거나 또는 직접 접속될 수도 있지만, 특별히 반대되는 기재가 존재하지 않는 이상, 중간에 또 다른 구성요소를 매개하여 연결되거나 또는 접속될 수도 있다고 이해되어야 할 것이다.
이하, 본 발명의 기술적 사상에 의한 실시예들을 차례로 상세히 설명한다.
도 1은 본 발명의 기술적 사상에 의한 일 실시예에 따른 GaAs 박막형 태양전지의 제조 방법을 설명하기 위한 도면이다. 도 2는 도 1의 활성층의 형성 단계를 구체화한 플로 차트이다. 도 3a 내지 도 3i는 본 발명의 기술적 사상에 의한 일 실시예에 따른 GaAs 박막형 태양전지의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 동일한 참조 부호는 동일한 부재를 의미하며, 중복되는 설명은 생략하도록 한다.
도 1 및 도 3a를 참조하면, 제1 기판(10) 상에 희생층(12)을 형성할 수 있다(S101). 이 경우, 상기 제1 기판(10) 상에 먼저 제1 식각 정지층(11-1)을 형성하고, 상기 제1 식각 정지층(11-1) 상에 상기 희생층(12)을 형성할 수 있다.
상기 제1 기판(10)은 후술하는 활성층을 형성하기 위한 성장 기판이면서, 활성층을 구조적으로 지지하는 지지 기판일 수 있다. 상기 제1 기판(10)은 도 3h에서 후술하는 제1 기판(10) 분리 공정(S108), 즉 ELO (Epitaxial Lift-Off) 공정에 의해 활성층으로부터 분리될 수 있다. 분리된 상기 제1 기판(10)은 다른 태양 전지를 제조하기 위해 재사용될 수 있다. 상기 제1 기판(10)은 GaAs으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
상기 제1 식각 정지층(11-1)은 상기 제1 기판(10)으로부터 에피택셜 성장하여 형성될 수 있다. 이 때, 상기 제1 식각 정지층(11-1)은 상기 제1 기판(10) 또는 상기 희생층(12)에 의해 제한된 변형률(strain)을 내재할 수 있다. 상기 제1 식각 정지층(11-1)에 대한 상세한 설명은 도 3b을 참조하여 제2 식각 정지층(11-2)과 함께 후술하도록 한다.
도면에서는 상기 제1 식각 정지층(11-1)이 상기 제1 기판(10) 및 상기 희생층(12) 사이에 개재된 것으로 도시되었으나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다. 상기 제1 식각 정지층(11-1)은 생략될 수 있다.
상기 희생층(120)은, 도 3h를 참조하여 후술하는 제1 기판(10) 분리 공정(S108)에서, 상기 희생층(120)의 선택적 식각을 통해 상기 제1 기판(10)을 분리시킬 수 있다. 상기 희생층(120)은 AlXGa1 - XAs (0<x≤1) 또는 InXGa1 -XP (0<x≤1)으로 이루어질 수 있으며, MOCVD(Metal-Organic Chemical Vapor Deposition) 또는 MBE(Molecular Beam Epitaxy) 등의 에피택셜 성장 방법을 통해 형성될 수 있다.
도시되지는 않았으나, 상기 희생층(120)의 상하부에 버퍼층이 더 형성될 수 있다.
도 1 및 도 3b를 참조하면, 희생층(12) 상에 변형률을 내재하는 제2 식각 정지층(11-2)을 형성할 수 있다(S102). 상기 제1 및 제2 식각 정지층(11-1, 11-2)은 도 3h를 참조하여 후술하는 제1 기판(11)의 분리 공정(S108)시 사용되는 식각액으로부터 활성층(14)과 제1 기판(10)을 보호할 수 있다. 이에 따라, 상기 제1 및 제2 식각 정지층(11-1, 11-2)은 상기 희생층(12)과 식각 선택비가 큰 물질로 이루어질 수 있다. 상기 제2 식각 정지층(11-2)은 상기 희생층(12)으로부터 에피택셜 성장하여 형성될 수 있다. 이 때, 상기 제1 및 제2 식각 정지층(11-1, 11-2)의 두께(T1)는 상기 희생층(12)의 두께(T2) 및 상기 제1 기판(10)의 두께(T3)보다 작게 형성될 수 있다.
상기 제1 식각 정지층(11-1)과 상기 제2 식각 정지층(11-2) 중 적어도 하나는 소정의 격자 부정합(lattice mismatch) 범위 내에서 상기 희생층(12)의 격자 상수와 서로 다른 격자 상수를 가지는 물질로 각각 이루어질 수 있다. 예를 들어, 상기 제1 및 제2 식각 정지층(11-1, 11-2) 중 적어도 하나는 상기 희생층(12)의 격자 상수와 약 1 내지 약 2% 이내의 격자 부정합 범위를 격자 상수를 갖도록 물질 조성이 선택될 수 있다. 이 경우, 상기 제1 및 제2 식각 정지층(11-1, 11-2)보다 상대적으로 두꺼운 상기 희생층(12) 및 상기 제1 기판(10)은 상기 제1 및 제2 식각 정지층(11-1, 11-2)에 대해 격자 부정합으로 인한 스트레스를 가할 수 있고, 이에 따라 상기 제1 및 제2 식각 정지층(11-1, 11-2)은 변형률을 내재할 수 있다.
구체적으로, 상기 제1 및 제2 식각 정지층(11-1, 11-2)의 격자 상수가 상기 희생층(12)의 격자 상수보다 클 경우, 상기 희생층(12)은 상기 제1 및 제2 식각 정지층(11-1, 11-2)에 소정의 압축 스트레스를 가할 수 있으며, 상기 제1 및 제2 식각 정지층(11-1, 11-2)은 제한된 압축 변형률(compressive strain, CS1)을 내재할 수 있다. 도면에서는 상기 희생층(12)의 격자 상수보다 상기 제1 및 제2 식각 정지층(11-1, 11-2)의 격자 상수가 큰 것으로 도시되었으나, 이에 한정되는 것은 아니다. 일부 실시예들에서, 상기 희생층(12)의 격자 상수보다 상기 제1 및 제2 식각 정지층(11-1, 11-2)의 격자 상수가 작을 수 있다. 이 경우, 상기 희생층(12)은 상기 제1 및 제2 식각 정지층(11-1, 11-2)에 소정의 인장 스트레스를 가할 수 있으며, 상기 제1 및 제2 식각 정지층(11-1, 11-2)은 제한된 인장 변형률(tensile strain)을 내재할 수 있다.
상기 제1 및 제2 식각 정지층(11-1, 11-2)에 내재된 제한된 압축 변형률(CS1)은, 도 3h를 참조하여 후술하는 제1 기판(10)의 분리 공정(S108)에서 희생층(12)의 식각 속도를 높이는 데 이용될 수 있다.
구체적으로, 후술하는 제1 기판(10)의 분리 공정(S108)에서, 상기 제1 기판(10)이 상기 활성층(14)으로부터 분리되면, 상기 희생층(12)이 상기 제1 및 제2 식각 정지층(11-1, 11-2)에 가하는 압축 스트레스가 감소할 수 있다. 이에 따라, 상기 제1 및 제2 식각 정지층(11-1, 11-2)은 압축 변형률(CS1)을 갖는 격자 구조로부터 본래 가지고 있는 격자 상수로 돌아가려는 힘(F1)이 작용하여, 상기 제1 및 제2 식각 정지층(11-1, 11-2)의 압축 변형률(CS1)이 감소할 수 있다.
또한, 상기 힘(F1)은 도 3g를 참조하여 후술하는 제2 기판(21) 및 희생층(12)에 인장 스트레스로서 작용할 수 있다. 상기 인장 스트레스는, 상기 제2 기판(21) 및 상기 희생층(12)에 인장 변형률(TS)을 내재시켜 상기 희생층(12)으로의 식각액의 유입과 부산물의 순환을 유도할 수 있다. 이에 따라, 상기 희생층(12)의 식각 시간이 단축되고, 제1 기판(10)이 상기 활성 영역으로부터 단시간 내에 분리될 수 있다.
한편, 상기 제1 식각 정지층(11-2)을 형성한 후(S102), 상기 제2 식각 정지층(11-2) 상에 윈도우층(13)을 형성할 수 있다(S103). 상기 윈도우층(13)은 AlXGa1 -XAs (0<x≤1) 또는 InXGa1 -XP (0<x≤1)로 이루어질 수 있으며, MOCVD 또는 MBE 등의 에피택시 성장 방법을 통해 형성될 수 있다.
상기 윈도우층(13)은 도 3c를 참조하여 후술하는 활성층(14)상에 형성되어 광을 수광할 수 있다. 상기 윈도우층(13)을 통해 수광된 광은 상기 활성층(14)에 전달될 수 있다.
도 1, 도 2, 및 도 3c를 참조하면, 희생층(12) 상에 변형률을 내재하는 활성층(14)을 형성할 수 있다(S104). 상기 활성층(14)은 광을 흡수하여 전기적 신호로 변환할 수 있다,
본 발명의 박막형 태양 전지 구조는 벌크형 태양 전지와 달리 역순으로 성장할 수 있다. 즉, 상기 윈도우층(13)상에 에미터층(emitter layer, 14a)을 형성하고(S104-1), 상기 에미터층(14a) 상에 베이스층(base layer, 14b)을 차례로 형성하여(S104-2), 상기 활성층(14)이 형성될 수 있다.
이 경우, 상기 에미터층(14a)은 고농도로 n 도핑된 제1 화합물 반도체층이고, 상기 베이스층(14b)은 저농도로 p 도핑된 제2 화합물 반도체층일 수 있다. 도 3h을 참조하여 후술하는 바와 같이, 상기 활성층(14)은 제2 기판(21)에 전사된 뒤 n(emitter)-on-p(base) 구조의 박막형 태양 전지를 구성할 수 있다.
상기 에미터층(14a) 및 상기 베이스층(14b)은 소정의 격자 부정합 범위 내에서 서로 다른 격자 상수를 가지는 물질로 각각 이루어질 수 있다. 일부 실시예들에서, 상기 에미터층(14a)은 n 도핑된 GaAs 이고, 상기 베이스층(14b)은 p도핑된 InXGa1-XAs 일 수 있다. 이 때, InXGa1 - XAs 의 격자 상수는 In의 함량이 커짐에 따라 GaAs 의 격자 상수보다 점점 커질 수 있다. 상기 베이스층(14b)을 이루는 InXGa1 - XAs는, 상기 InXGa1 - XAs의 격자 상수와 상기 GaAs의 격자 상수가 약 1 내지 약 2% 이내의 격자 부정합 범위를 갖도록 물질 조성이 선택될 수 있다.
상기 에미터층(14a) 및 상기 베이스층(14b)은 에피택셜 성장하여 형성될 수 있다. 에피택셜 성장 방법에 따르면, 하부층과 동일한 격자 상수를 가진 고품질의 층이 하부층 상에 형성될 수 있다. 한편, 형성하고자 하는 층의 격자 상수가 하부층의 격자 상수와 다른 경우에도 에피택셜 성장이 가능할 수 있다. 하부층의 격자 상수와 그 상에 형성되는 상부층의 격자 상수 사이에 약 1% 내지 약 2% 이내의 격자 부정합이 있는 경우, 두꺼운 하부층은 상부층에 소정의 압축 스트레스 혹은 소정의 인장 스트레스를 가할 수 있다. 각 경우에 있어서, 상부층은 제한된 압축 변형률 혹은 제한된 인장 변형률을 내재하면서 고품질의 에피택셜층으로 성장할 수 있다.
이에 따라, 상기 에미터층(14a)은 상기 희생층(13)으로부터 에피택셜 성장한 GaAs 에피택셜층일 수 있다. 또한, InXGa1 - XAs 으로 이루어지는 상기 베이스층(14b)은 상기 에미터층(14a)의 GaAs와 약 1% 내지 약 2 % 이내의 격자 부정합을 가지면서 에피택셜 성장한 에피택셜층일 수 있다. GaAs로 이루어지는 상기 에미터층(14a)은 약 1% 내지 약 2 %의 격자 상수 차이에 의해 상기 베이스층(14b)에 소정의 압축 스트레스를 가할 수 있다. 이에 따라, 상기 베이스층(14b)은 제한된 압축 변형률(CS2)을 내재하면서 고품질의 에피택셜층으로 성장이 가능하다.
또한, 상기 베이스층(14b)에 내재된 제한된 압축 변형률(CS2)은, 도 3h를 참조하여 후술하는 제1 기판(10)의 분리 공정(S108)에서 희생층(12)의 식각 속도를 높이는 데 이용될 수 있다.
구체적으로, GaAs로 이루어지는 상기 제1 기판(10), 상기 희생층(12), 상기 윈도우층(13), 및 GaAs로 이루어지는 상기 에미터층(14a)은 상기 베이스층(14b)의 하부에서 GaAs 복합층으로 작용할 수 있다. 상기 제1 기판(10)의 두께(T5)는 상기 베이스층(14b)의 두께(T5)보다 크므로, 상기 베이스층(14b)은 상기 GaAs 복합층에 의해 압축 스트레스를 받아 압축 변형률(CS2)을 내재할 수 있다.
한편, 후술하는 제1 기판(10)의 분리 공정(S108)에서, 상기 GaAs 복합층 중 가장 두꺼운 상기 제1 기판(10)이 상기 활성층(14)으로부터 분리되면, 상기 GaAs 복합층이 상기 베이스층(14b)에 가하는 압축 스트레스가 감소할 수 있다. 즉, 상기 에미터층(14a)의 두께(T4)는 상기 베이스층(14b)의 두께(T5)보다 작으므로, 상기 베이스층(14b)에 충분한 압축 스트레스를 인가하지 못할 수 있다. 이에 따라, 상기 베이스층(14b)은 압축 변형률(CS2)을 갖는 격자 구조로부터 본래 가지고 있는 격자 상수로 돌아가려는 힘(F)이 작용하여, 상기 베이스층(14b)의 압축 변형률(CS2)이 감소할 수 있다.
또한, 상기 힘(F)은 도 3g를 참조하여 후술하는 제2 기판(21) 및 희생층(12)에 인장 스트레스로서 작용할 수 있다. 상기 인장 스트레스는, 상기 제2 기판(21) 및 상기 희생층(12)에 인장 변형률(TS)을 내재시켜 상기 희생층(12)으로의 식각액의 유입과 부산물의 순환을 유도할 수 있다. 이에 따라, 상기 희생층(12)의 식각 시간이 단축되고, 제1 기판(10)이 상기 활성 영역으로부터 단시간 내에 분리될 수 있다.
상기 에미터층(14a) 및 상기 베이스층(14b)은 MOCVD 또는 MBE 등의 에피택셜 성장 방법을 통해 형성될 수 있다.
이와 같이, 본 발명의 기술적 사상에 의하면, 서로 다른 격자 상수를 가지는 에미터층(14a) 및 베이스층(14b)을 모두 에피택셜 성장 방법을 통해 성장시켜 고품질의 활성층(14)을 성장시킬 수 있다.
또한, 격자 부정합으로 인해 상기 제1 및 제2 식각 정지층(11-1, 11-2) 및/또는 상기 베이스층(14b)에 인가되는 압축 변형률(CS1, CS2)을 이용하여, 상기 희생층(12)의 식각 시간을 단축하고, 디바이스의 생산성을 향상시킬 수 있다.
도 3c에서는 활성층(14)이 단일 접합만을 포함하는 것으로 도시되었으나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다. 상기 활성층(14)은 다중 접합을 포함할 수 있다. 이 경우, 밴드 갭(band gap)이 큰 물질로 이루어지는 접합 구조가 먼저 형성되어, 최종 구조물에서 최상부에 위치할 수 있다.
도 1 및 도 3d를 참조하면, 활성층(14) 상에 후면 전계층(Back Surface Field; BSF)을 형성할 수 있다(S105). 상기 후면 전계층(BSF)은 상기 활성층(14)으로부터 생성되는 캐리어의 재결합을 방지하기 위한 층일 수 있다.
도 1 및 도 3e를 참조하면, 후면 전계층(15) 상에 희생층(12)에 대해 높은 식각 선택비를 가지는 제1 예비 전극층(16p)을 형성할 수 있다(S106).
상기 제1 예비 전극층(16p)의 물질은 상기 희생층(12)을 이루는 물질에 따라 달라질 수 있다. 즉, 상기 제1 예비 전극층(16p)은 상기 희생층(12)을 식각하기 위해 사용되는 식각액에 대해 높은 저항을 가지는 금속으로 이루어질 수 있다.
상기 희생층(12)이 AlXGa1 - XAs (0≤x≤1)으로 이루어지는 경우, 상기 제1 예비 전극층(16p)은 AlXGa1 - XAs의 식각액(e.g. HF 식각액 또는 HF계 식각액)에 대해 높은 식각 저항을 가지는 금속, 예를 들어 Zn, Pt, Pd, Au, Ag, 또는 AuBe 등으로 구성될 수 있다.
구체적으로, 상기 제1 예비 전극층(16p)은 상기 후면 전계층(BSF)으로부터 AuBe 층(16a), Pt 층(16b) 및 Au 층(16pc)이 차례로 적층된 다중층 구조일 수 있다. AuBe 층(16a)/Pt 층(16b)/Au 층(16pc) 전극층은 HF 식각액 또는 HF계 식각액에 대해 강한 식각 저항을 가지는 동시에, 약 4 × 104 Ω·cm2의 낮은 저항을 가질 수 있다.
또한, 상기 Au 층(16pc)은 도 3h를 참조하여 후술하는 제2 기판(21)의 결합 공정(S108)에서, 확산에 의해 제2 기판(21) 또는 제2 기판(21)에 형성된 제2 예비 전극층(22p)과 용이하게 결합할 수 있다. 이와 동시에, 상기 Pt층(16b)은 Au 층(16pc)이 상기 AuBe 층(16a)으로 확산되지 않도록 배리어로써 기능할 수 있다. AuBe 층(16a)에 Au 원자들이 확산될 경우, AuBe 층(16a)의 녹는점이 매우 낮아지고, 이로 인해 AuBe 층(16a)의 경계면이 거칠어지거나 홀(hole)이 발생하여 전극층으로써 기능이 열화될 수 있다. 그러나, AuBe 층(16a) 상에 형성된 Pt층(16b)에 의해 Au 층(16pc)의 내측 확산(in-diffusion)이 방지될 수 있다. 상기 AuBe 층(16a)은 상기 후면 전계층(15) 또는 상기 활성층(14)과 안정적인 오믹 컨택을 제공할 수 있다.
또한, 본 발명의 기술적 사상에 따라 AuBe 층(16a)/Pt 층(16b)/Au 층(16pc)으로 구성되는 전극층에 기초해 ELO 공정을 거쳐 유연 기판에 이식된 박막형 태양 전지는, 전력 변환 효율(power conversion efficiency; PCE)이 22.08%로 측정되어, 유연 기판이 적용될 수 없는 태양 전지와 비교해도 우수한 성능을 가진다 또한, 전극층의 낮은 접촉 저항에 기인하여 필 팩터(fill factor; FF)는 83.35%로 측정된다.
일반적으로, 낮은 접촉 저항을 가지면서 강한 식각 저항을 가지는 전극 구조가 부재한 바, ELO 공정이 불가하여 제2 기판에 이식된 n(emitter)-on-p(base) 구조가 구현되기 어려울 수 있다. 그러나, 본 발명의 기술적 사상에 의하면, 희생층의 식각액에 영향을 받지 않으며 낮은 접촉 저항을 갖는 금속 조합 전극층을 이용해, 제2 기판에 이식된 n(emitter)-on-p(base) 구조를 가지는 고효율의 박막형 태양 전지를 실현할 수 있다.
한편, 상기 제1 전극층(16p)의 구조가 상기 AuBe 층 (16a) / Pt 층 (16b) / Au 층 (16pc) 구조에 한정되는 것은 아니다. 일부 실시예들에서. 상기 희생층(12)이 AlXGa1 - XAs (0≤x≤1)으로 이루어지는 경우, 상기 제1 전극층(16p)은 Zn, Pt, Pd, Au, Ag, 및 AuBe 중 적어도 하나로 이루어지는 단일층 또는 다중층 구조일 수 있다.
또한, 상기 희생층(12)이 InXGa1 - XP (0≤x≤1)으로 이루어지는 경우, 상기 제1 전극층(16p)은 InxGa1-Xp의 식각액(e.g. HCl 식각액 또는 HCL계 식각액)에 대해 높은 식각 저항을 가지는 금속일 수 있으며, 예를 들어 Ti, Pt, Pd, Zn, Au, 또는 AuBe 등으로 구성될 수 있다. 일부 실시예들에서, 상기 희생층(12)이 InXGa1 - XP (0≤x≤1)으로 이루어지는 경우, 상기 제1 전극층(16p)은 Ti, Pt, Pd, Zn, Au, 및 AuBe 중 적어도 하나로 이루어지는 단일층 또는 다중층일 수 있다.
상기 제1 예비 전극층(16p)은, 도 3f 및 도 3g를 참조하여 후술하는 제2 기판(21)의 결합 공정(S107)에서 제2 기판(21)에 부착된 제2 예비 전극층(22p)과 결합하여 제1 전극층(16)을 형성할 수 있다. 도 3f 및 도 3g의 제2 기판(21)의 결합 공정(S107)은 금속 결합을 예시하고 있으나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다.
도 3f 및 도 3g의 제2 기판(21)의 결합 공정(S107)은 상기 제2 기판(21)과 상기 활성 영역 사이에 왁스(Wax)를 도포하여 결합시키거나, 상기 제2 기판(21)을 이온 플레이팅(ion plating)에 의해 활성 영역 상에 직접 형성하는 공정일 수 있다. 이 경우, 도 3f와는 달리 상기 제2 기판(21) 상에 제2 예비 전극층(22p)이 형성되지 않을 수 있으며, 상기 제1 예비 전극층(16p)은 그 부재 명칭에 구속되지 않고 완전한 전극층으로 기능할 수 있다. 상세한 내용은 도 3f 및 도 3g을 참조하여 후술하도록 한다.
도 1, 도 3f, 및 도 3g를 참조하면, 제1 예비 전극층(16p)은 제2 예비 전극층(22p)이 연결된 제2 기판(21)과 결합(bonding)될 수 있다(S107).
상기 제2 기판(21)은 희생층의 제거 공정(S108) 전에 얇은 활성영역을 지지하는 역할을 할 수 있다. 상기 제2 기판(21)은 플라스틱 등으로 이루어진 유연(flexible) 기판일 수 있으나, 이에 한정되는 것은 아니다. 상기 제2 기판(21)은, 금속, 유리, 반도체 등으로 이루어진 기판일 수도 있다.
도 3f 및 도 3g에서는 상기 제2 기판(21)을 활성 영역에 결합시키는 방법으로 냉간 용접(cold-welding) 또는 공융 결합(eutectic bonding) 등의 금속 결합 방법을 예시하였으나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다. 일부 실시예들에서, 상기 활성 영역과 상기 제2 기판(21)은 분리 공정(S108)에 사용되는 식각액에 대해 안정한 왁스(wax)를 사용하여 서로 결합될 수 있다. 또한, 상기 제2 기판(21)은 상기 활성 영역 상에 이온 플레이팅(electroplating)을 통해 형성된 금속 기판일 수 있다. 왁스를 통한 제2 기판(21) 결합 방법 및 이온 플레이팅에 의한 제2 기판(21) 결합 방법의 경우, 도 3e의 제1 예비 전극층(16p)이 완성된 전극층으로 기능할 수 있으며, 도 3f 및 도 3g의 제2 기판(21)에 결합된 제2 예비 전극층(22p)은 생략될 수 있다.
일부 실시예들에서, 활성 영역과 상기 제2 기판(21)의 결합 공정(S107) 전에, 상기 제2 기판(21)의 일면에 스트레스(stress)를 인가하는 스트레스 인가층(23)을 형성하는 단계를 더 포함할 수 있다. 이후, 상기 제2 기판(21)의 결합 공정(S107)에서, 상기 제1 예비 전극층(16p)과 상기 제2 기판(21) 사이에 상기 스트레스 인가층(23)이 개재되도록 결합될 수 있다. 상기 스트레스 인가층(23)은 Cr 또는 Ir로 이루어지는 제1 층과 Au로 이루어지는 제2 층이 적층된 구조일 수 있으나, 이에 한정되는 것은 아니다. 한편, 도 3f 및 도 3g에서는 스트레스 인가층(23)을 도시하였으나, 후술하는 도 3h 및 도 3i에서는 설명의 편의를 위해 스트레스 인가층(23)을 생략하였음을 알려둔다.
상기 제1 전극층(16)에 대한 특성 평가는 Scanning Electron Microscope (SEM), Auger Electron Spectroscopy (AES), Transmission Line Measurement (TLM), X-Ray Diffraction (XRD) 등으로 이루어질 수 있다.
도 1 및 도 3h를 참조하면, 활성 영역과 제2 기판(21) 사이의 결합이 완료되면, 도 3g의 희생층(12)을 선택적으로 제거하여 활성층(14)으로부터 제1 기판(10)을 분리할 수 있다(S108).
상기 제1 기판(10)은 상기 희생층(12)에 대한 선택적 식각 공정에 의해 제거될 수 있다. 전술한 바와 같이, 상기 제1 전극층(16)은 상기 희생층(12)에 대해 높은 식각 선택비를 가지므로, 상기 희생층(12)의 선택적 식각 공정에 이용되는 식각액에 대해 저항을 가져 식각이 억제되거나, 손상되지 않을 수 있다.
구체적으로, 상기 희생층(12)이 AlXGa1 - XAs (0≤x≤1)으로 이루어지는 경우, 상기 희생층(12)은 HF를 포함하는 식각액에 의해 선택적으로 식각될 수 있다. 이 때, 상기 제1 전극층(16)은 상기 희생층(12)에 대해 높은 식각 저항을 가지는 금속, 예를 들어 Zn, Pt, Pd, Au, Ag, AuBe 등으로 이루어지므로, 상기 식각 공정에 의해 손상되지 않을 수 있다.
또한, 상기 희생층(12)이 InXGa1 - XP (0≤x≤1)으로 이루어지는 경우, 상기 희생층(12)은 HCL를 포함하는 식각액에 의해 선택적으로 식각될 수 있다. 이 때, 상기 제1 전극층(16)은 상기 희생층(12)에 대해 높은 식각 저항을 가지는 금속, 예를 들어 Ti, Pt, Pd, Zn, Au, AuBe 등으로 이루어지므로, 상기 식각 공정에 의해 손상되지 않을 수 있다.
전술한 바와 같이, 상기 제1 및 제2 식각 정지층(11-1, 11-2) 및/또는 베이스층(14b)에 내재된 제한된 압축 변형률(CS1, CS2)은, 희생층(12)의 식각 속도를 높여 상기 제1 기판(10)의 분리 시간을 단축시킬 수 있다.
상기 제1 기판(10), 상기 GaAs 복합층 중 가장 두꺼운 상기 제1 기판(10)이 상기 활성층(14)으로부터 분리되기 시작하면, 상기 희생층(12)이 상기 제1 및 제2 식각 정지층(11-1, 11-2)에 가하는 압축 스트레스와, 상기 GaAs 복합층이 상기 베이스층(14b)에 가하는 압축 스트레스가 각각 감소할 수 있다. 즉, 상기 희생층(12)은 상기 제1 및 제2 식각 정지층(11-1, 11-2)에 충분한 압축 스트레스를 인가하지 못할 수 있다. 마찬가지로, 상기 에미터층(14a)은 상기 베이스층(14b)에 충분한 압축 스트레스를 인가하지 못할 수 있다. 이에 따라, 상기 제1 및 제2 식각 정지층(11-1, 11-2) 및/또는 상기 베이스층(14b)은, 도 3g와 같은 압축 변형률(CS1, CS2)을 갖는 격자 구조로부터 본래 가지고 있는 격자 상수로 돌아가려는 힘(F1, F2)이 작용할 수 있다.
상기 힘(F1, F2)은 제2 기판(21) 및 희생층(12)에 인장 스트레스로서 작용할 수 있다. 상기 인장 스트레스는, 상기 제2 기판(21) 및 상기 희생층(12)에 인장 변형률(TS)을 내재시켜 상기 희생층(12)으로의 식각액의 유입과 부산물의 순환을 유도할 수 있다. 이에 따라, 상기 희생층(12)의 식각 시간이 단축되고, 제1 기판(10)이 상기 활성 영역으로부터 단시간 내에 분리될 수 있다.
도면에서는 상기 제1 및 제2 식각 정지층(11-1, 11-2) 및 상기 베이스층(14b)이 각각 압축 변형률(CS1, CS2)을 가지는 것으로 도시되었으나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다. 상기 제1 식각 정지층(11-1), 제2 식각 정지층(11-2), 및 상기 베이스층(14b) 중 어느 하나만이 압축 변형률을 내재하고, 상기 제2 기판(21) 및 상기 희생층(12)에 인장 스트레스를 작용할 수 있다.
일부 실시예들에서, 상기 제1 및 제2 식각 정지층(11-1, 11-2) 중 적어도 하나의 식각 정지층만이 압축 변형률을 내재하고, 일부 식각 정지층과 베이스층(14b)은 변형률을 내재하지 않을 수 있다. 이 경우, 변형률을 내지하지 않은 식각 정지층은 생략될 수 있다. 다른 실시예들에서, 상기 베이스층(14b)만이 압축 변형률을 내재하고, 상기 제1 및 제2 식각 정지층(11-1, 11-2)은 변형률을 내재하지 않을 수 있다. 이 경우, 상기 제1 및 제2 식각 정지층(11-1, 11-2) 중 어느 하나 또는 모두 생략될 수 있다.
상기 제1 기판(10)의 분리 공정(S108) 결과, 활성 영역은 제2 기판(21) 상에 배치될 수 있다. 한편, 상기 제1 기판(10)의 분리 공정(S108)에 의해 분리된 상기 제1 기판(10)은 다른 태양 전지를 제조하는 데 재사용될 수 있다. 분리된 제1 기판(21)은 재사용을 위해 화학적 에칭 공정 또는 화학적 기계적 연마 공정(chemical-mechanical polishing) 등의 후처리가 수행될 수 있다.
상기 제1 기판(10)의 분리 공정(S108) 후, 윈도우층(13)에 접한 제2 식각 정지층(11-2)을 제거하는 공정을 수행할 수 있다(S109).
도 1 및 도 3i를 참조하면, 제1 기판(10), 희생층(12), 및 제2 식각 정지층(11-2)이 제거된 활성층(14) 상에 제2 전극층(17)을 형성할 수 있다(S109). 구체적으로, 상기 활성층(14) 상에 형성된 윈도우층(13) 상에 상기 제2 전극층(17)이 형성될 수 있다. 태양광은 상기 윈도우층(13)를 통해 상기 제2 전극층(17) 방향으로 입사하여 활성층(14)으로 수집될 수 있다.
완성된 박막형 태양 전지는, 제1 기판(10)이 제거되어 박막화 및 경량화가 가능하고, 사용처에 따라 상기 제2 기판(21)에 유연한 플라스틱 캐리어를 적용하여 무게가 가볍고, 저렴하며, 유연한 특징을 가질 수 있다.
박막형 태양 전지의 특성은 Solar simulator, Scanning Electron Microscope (SEM), Incidnent Photon to Current Efficiency (IPCE), X-Ray Diffraction (XRD) Transmission Electron Microscopy (TEM), Atomic Force Microscopy (AFM), Cathodoluminescence (CL) 등의 시스템으로 평가될 수 있다.
이상, 본 발명의 기술적 사상을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명의 기술적 사상은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형 및 변경이 가능하다.
10: 제1 기판
11-1, 11-2: 제1 및 제2 식각 정지층
12: 희생층
13: 윈도우층
14: 활성층
15: 후면 전계층
16: 제1 전극층
17: 제2 전극층
21: 제2 기판
CS1, CS2: 압축 변형률
TS: 인장 변형률

Claims (20)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 제1 기판 상에 희생층을 형성하는 단계;
    상기 희생층 상에 변형률을 내재하는 활성층을 형성하는 단계;
    상기 활성층 상에 제1 전극층을 형성하는 단계;
    상기 제1 전극층과 제2 기판을 결합시키는 단계;
    상기 희생층을 제거하여 상기 활성층으로부터 상기 제1 기판을 분리시키는 단계; 및
    상기 제1 기판 및 상기 희생층이 제거된 상기 활성층 면에 제2 전극층을 형성하는 단계;를 포함하고, 상기 활성층을 형성하는 단계는,
    제1 화합물 반도체층을 형성하는 단계; 및
    상기 제1 화합물 반도체층 상에 상기 제1 화합물 반도체층의 격자 상수와 다른 격자 상수를 갖는 제2 화합물 반도체층을 형성하는 단계;를 포함하고,
    상기 제2 화합물 반도체층은, 상기 변형률을 내재하는, 태양 전지의 제조 방법.
  13. 삭제
  14. 제12 항에 있어서,
    상기 제2 화합물 반도체층의 격자 상수는, 상기 제1 화합물 반도체층의 격자 상수보다 크고,
    상기 변형률은, 압축 변형률이고,
    상기 제1 기판의 분리 단계 동안, 상기 제2 화합물 반도체층의 상기 압축 변형률이 감소하는 것을 특징으로 하는 태양 전지의 제조 방법.
  15. 제14 항에 있어서,
    상기 제1 기판의 분리 단계 동안,
    상기 제2 화합물 반도체층은 상기 희생층 및 상기 제2 기판에 인장 스트레스를 가하고, 상기 희생층 및 상기 제2 기판은 인장 변형률을 내재하게 되는 것을 특징으로 하는 태양 전지의 제조 방법.
  16. 제12 항에 있어서,
    상기 제1 화합물 반도체층은, 고농도의 n-타입 화합물 반도체층이고,
    상기 제2 화합물 반도체층은, 저농도의 p-타입 화합물 반도체층인 태양 전지의 제조 방법.
  17. 제12 항에 있어서,
    상기 제1 전극층은,
    상기 희생층에 대해 낮은 식각 선택비를 갖고, Zn, Ti, Pt, Pd, Au, Ag, 및 AuBe 중 적어도 둘 이상의 조합으로 구성되는 다중층인 것을 특징으로 하는 태양 전지의 제조 방법.
  18. 제17 항에 있어서,
    상기 제1 전극층은,
    상기 활성층 상으로부터 AuBe 층, Pt 층, 및 Au 층이 차례로 적층된 다중층인 것을 특징으로 하는 태양 전지의 제조 방법.
  19. 삭제
  20. 삭제
KR1020160097684A 2016-04-19 2016-07-31 n-on-p 구조의 고효율 GaAs 박막형 태양전지 제조 방법 KR101773458B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20160047424 2016-04-19
KR1020160047424 2016-04-19

Publications (1)

Publication Number Publication Date
KR101773458B1 true KR101773458B1 (ko) 2017-09-01

Family

ID=59923850

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160097684A KR101773458B1 (ko) 2016-04-19 2016-07-31 n-on-p 구조의 고효율 GaAs 박막형 태양전지 제조 방법

Country Status (1)

Country Link
KR (1) KR101773458B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015156871A2 (en) * 2014-01-15 2015-10-15 Forrest Stephen R Forrest Non-destructive wafer recycling for epitaxial lift-off thin-film device using a superlattice epitaxial layer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015156871A2 (en) * 2014-01-15 2015-10-15 Forrest Stephen R Forrest Non-destructive wafer recycling for epitaxial lift-off thin-film device using a superlattice epitaxial layer

Similar Documents

Publication Publication Date Title
US8236600B2 (en) Joining method for preparing an inverted metamorphic multijunction solar cell
US7785989B2 (en) Growth substrates for inverted metamorphic multijunction solar cells
US8987042B2 (en) Ohmic N-contact formed at low temperature in inverted metamorphic multijunction solar cells
US8187907B1 (en) Solder structures for fabrication of inverted metamorphic multijunction solar cells
US8039291B2 (en) Demounting of inverted metamorphic multijunction solar cells
US9018521B1 (en) Inverted metamorphic multijunction solar cell with DBR layer adjacent to the top subcell
US7960201B2 (en) String interconnection and fabrication of inverted metamorphic multijunction solar cells
US20090272438A1 (en) Strain Balanced Multiple Quantum Well Subcell In Inverted Metamorphic Multijunction Solar Cell
US10686090B2 (en) Wafer bonded solar cells and fabrication methods
US20150340530A1 (en) Back metal layers in inverted metamorphic multijunction solar cells
US20100147366A1 (en) Inverted Metamorphic Multijunction Solar Cells with Distributed Bragg Reflector
US20090288703A1 (en) Wide Band Gap Window Layers In Inverted Metamorphic Multijunction Solar Cells
US20100093127A1 (en) Inverted Metamorphic Multijunction Solar Cell Mounted on Metallized Flexible Film
US20100122764A1 (en) Surrogate Substrates for Inverted Metamorphic Multijunction Solar Cells
US10014429B2 (en) Semiconductor structures including bonding layers, multi-junction photovoltaic cells and related methods
KR102200757B1 (ko) 향상된 효율을 위해 구성된 낮은 밴드갭 활성층을 가지는 광활성 장치 및 관련 방법
TW201001736A (en) A high-speed avalanche photodiode
US11424381B2 (en) Inverted metamorphic multijunction solar cells having a permanent supporting substrate
US11063168B1 (en) Inverted multijunction solar cells with distributed bragg reflector
US10388814B2 (en) III-V solar cell structure with multi-layer back surface field
US20130139877A1 (en) Inverted metamorphic multijunction solar cell with gradation in doping in the window layer
JP5669228B2 (ja) 多接合太陽電池およびその製造方法
KR101773458B1 (ko) n-on-p 구조의 고효율 GaAs 박막형 태양전지 제조 방법
US9853180B2 (en) Inverted metamorphic multijunction solar cell with surface passivation

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant