KR101768066B1 - 그래프 상태를 이용한 양자 오류 정정 부호의 생성 방법 및 장치 - Google Patents

그래프 상태를 이용한 양자 오류 정정 부호의 생성 방법 및 장치 Download PDF

Info

Publication number
KR101768066B1
KR101768066B1 KR1020160073350A KR20160073350A KR101768066B1 KR 101768066 B1 KR101768066 B1 KR 101768066B1 KR 1020160073350 A KR1020160073350 A KR 1020160073350A KR 20160073350 A KR20160073350 A KR 20160073350A KR 101768066 B1 KR101768066 B1 KR 101768066B1
Authority
KR
South Korea
Prior art keywords
operator
logical
generating
stability
qubits
Prior art date
Application number
KR1020160073350A
Other languages
English (en)
Inventor
허준
손일권
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020160073350A priority Critical patent/KR101768066B1/ko
Priority to US16/309,281 priority patent/US10911067B2/en
Priority to PCT/KR2016/006809 priority patent/WO2017217577A1/ko
Application granted granted Critical
Publication of KR101768066B1 publication Critical patent/KR101768066B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1108—Hard decision decoding, e.g. bit flipping, modified or weighted bit flipping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N5/00—Computing arrangements using knowledge-based models
    • G06N5/01—Dynamic search techniques; Heuristics; Dynamic trees; Branch-and-bound
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1191—Codes on graphs other than LDPC codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
    • H03M13/3933—Decoding in probability domain
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/70—Photonic quantum communication
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/90—Details of database functions independent of the retrieved data types
    • G06F16/901—Indexing; Data structures therefor; Storage structures
    • G06F16/9024—Graphs; Linked lists
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0816—Key establishment, i.e. cryptographic processes or cryptographic protocols whereby a shared secret becomes available to two or more parties, for subsequent use
    • H04L9/0852—Quantum cryptography

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Algebra (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computational Linguistics (AREA)
  • Quality & Reliability (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Abstract

그래프 상태를 이용한 양자 오류 정정 부호의 생성 방법을 제공한다. 본 발명의 일 실시예에 따른 그래프 상태를 이용한 양자 오류 정정 부호의 생성 방법 은 적어도 하나의 얽힌 큐비트(entangled qubit: ebit)를 포함하는 복수의 큐비트에 대하여, 각 큐비트 간의 인접 관계를 나타내는 그래프 상태(graph state)를 생성하는 단계; 상기 그래프 상태에 대응되며, 상기 복수의 큐비트의 오류를 검출하기 위한 복수의 안정연산자로 구성되는 제1 안정연산자 생성자(stabilizer generator)를 생성하는 단계; 및 상기 제1 안정연산자 생성자 및 상기 적어도 하나의 얽힌 큐비트에 기초하여, 코드워드의 위상플립연산에 이용되는 적어도 하나의 논리 Z 연산자, 코드워드의 비트플립연산에 이용되는 적어도 하나의 논리 X 연산자 및 상기 제1 안정연산자 생성자의 부분집합인 제2 안정연산자 생성자를 생성하는 단계를 포함한다.

Description

그래프 상태를 이용한 양자 오류 정정 부호의 생성 방법 및 장치{METHOD AND APPARATUS FOR GENERATING QUANTUM ERROR CORRECTING CODE USING GRAPH STATES}
본 발명은 그래프 상태를 이용한 양자 오류 정정 부호의 생성 방법 및 장치에 관한 것으로, 보다 구체적으로는, 그래프 상태에 얽힌 양자가 포함됨으로써 차원이 확장된 오류 정정 부호를 생성하는 방법 및 장치에 관한 것이다.
양자 정보 통신(quantum information communication technology)은 20세기 말에 등장한 새로운 기술로 양자물리학의 원리에 입각하여 정보를 저장, 전송 및 처리하는 과정에 관한 기술로, 양자물리학과 정보통신기술이 융합되어 형성되었다.
양자 오류 정정 부호(quantum error correction code)는 고전 이진 정보(binary information)와는 달리 외부 환경의 간섭에 매우 취약하며 스스로 붕괴하는 특징을 가진 양자 정보(quantum information)를 보호하기 위해 도입되어, 사용되고 있다.
송신단 및 수신단에서 공유되는 얽힌 양자(entangled quantum)를 이용할 경우, 오류 정정 부호의 차원을 확장할 수 있거나 최소 거리(minimum distance)를 증가시킬 수 있다는 장점은 기존의 연구를 통해서 이미 알려져 있지만, 그 방법이 매우 복잡하다.
따라서, 그래프 상태(graph state)에 얽힌 양자를 추가하고, 안정연산자 생성자(stabilizer generator)를 선택하여 사용함으로써, 부호의 차원을 용이하게 확장할 수 있는 양자 오류 정정 부호의 생성 방법 및 장치를 제안하고자 한다.
관련 선행기술로는, 대한민국 등록특허공보 제10-1446843호(발명의 명칭: 양자 오류 정정 부호 설계 장치 및 방법, 공개일: 2014년 6월 11일)가 있다.
본 발명은 그래프 상태에 얽힌 양자를 추가하여 양자 오류 정정 부호를 생성함으로써, 양자 오류 정정 부호의 차원을 용이하게 확장하는 방법을 제공하고자 한다.
상기 목적을 달성하기 위해, 본 발명에서 제공하는 그래프 상태를 이용한 양자 오류 정정 부호의 생성 방법은 적어도 하나의 얽힌 큐비트(entangled qubit: ebit)를 포함하는 복수의 큐비트에 대하여, 각 큐비트 간의 인접 관계를 나타내는 그래프 상태(graph state)를 생성하는 단계; 상기 그래프 상태에 대응되며, 상기 복수의 큐비트의 오류를 검출하기 위한 복수의 안정연산자로 구성되는 제1 안정연산자 생성자(stabilizer generator)를 생성하는 단계; 및 상기 제1 안정연산자 생성자 및 상기 적어도 하나의 얽힌 큐비트에 기초하여, 코드워드의 위상플립연산에 이용되는 적어도 하나의 논리 Z 연산자, 코드워드의 비트플립연산에 이용되는 적어도 하나의 논리 X 연산자 및 상기 제1 안정연산자 생성자의 부분집합인 제2 안정연산자 생성자를 생성하는 단계를 포함한다.
바람직하게는, 상기 제2 안정연산자 생성자를 생성하는 단계는 상기 적어도 하나의 얽힌 큐비트에 기초하여, 상기 제1 안정연산자 생성자를 구성하는 상기 복수의 안정연산자 중 적어도 하나를 상기 적어도 하나의 논리 Z 연산자로 결정하고, 나머지로 상기 제2 안정연산자 생성자를 생성하는 단계; 및 상기 적어도 하나의 논리 Z 연산자 및 상기 제2 안정연산자 생성자를 이용하여 상기 적어도 하나의 논리 X 연산자를 생성하는 단계를 포함할 수 있다.
바람직하게는, 상기 나머지로 제2 안정연산자 생성자를 생성하는 단계는 상기 제1 안정연산자 생성자를 구성하는 상기 복수의 안정연산자 중에서, 상기 적어도 하나의 얽힌 큐비트에 대응되는 위치에 비트플립연산에 이용되는 X 연산자를 포함하는 적어도 하나를 상기 적어도 하나의 논리 Z 연산자로 결정하는 단계; 및 상기 적어도 하나의 논리 Z 연산자를 제외한 나머지로 구성되는 상기 제2 안정연산자 생성자를 생성하는 단계를 포함할 수 있다.
바람직하게는, 상기 적어도 하나의 논리 X 연산자를 생성하는 단계는 상기 적어도 하나의 논리 Z 연산자에 포함된 상기 X 연산자를 큐비트의 위상플립연산에 이용되는 Z 연산자로 대체한 적어도 하나의 후보연산자를 생성하는 단계; 및 상기 제2 안정연산자 생성자 중 상기 적어도 하나의 후보연산자와 동일한 위치에 상기 Z 연산자를 포함하는 안정연산자 및 상기 적어도 하나의 후보연산자를 이용하여 상기 적어도 하나의 논리 X 연산자를 생성하는 단계를 포함할 수 있다.
바람직하게는, 상기 적어도 하나의 논리 X 연산자는 수학식 1에 의해 산출될 수 있다.
[수학식 1]
Figure 112016056605610-pat00001
여기서,
Figure 112016056605610-pat00002
는 상기 적어도 하나의 논리 X 연산자이고, X는 상기 X 연산자이고, Z는 상기 Z 연산자이고, I는 항등 연산자이고, i는 상기 얽힌 큐비트의 인덱스이고, ri는 상기 그래프 상태에 대응되는 인접행렬(adjacency matrix)에서 상기 얽힌 큐비트에 대응되는 i번째 행이고, k와 c는 상기 얽힌 큐비트의 개수이고, n이 상기 복수의 큐비트 중 논리적 큐비트의 개수일 때 j는 i+(n-c)로 정의되는 값이다.
바람직하게는, 상기 제1 안정연산자 생성자를 생성하는 단계는 상기 그래프 상태에 기초하여, 상기 복수의 큐비트 상호 간의 인접 여부를 나타내는 인접행렬을 생성하는 단계; 파울리 연산자로 구성되며, 상기 인접행렬의 각 행에 대응되는 복수의 안정연산자를 산출하는 단계; 및 상기 산출된 복수의 안정연산자를 포함하는 상기 제1 안정연산자 생성자를 생성하는 단계를 포함할 수 있다.
바람직하게는, 상기 제1 안정연산자 생성자는 수학식 2에 의해 산출될 수 있다.
[수학식 2]
Figure 112016056605610-pat00003
여기서, S는 상기 제1 안정연산자 생성자이고, X는 큐비트의 비트플립연산에 이용되는 연산자이고, Z는 큐비트의 위상플립연산에 이용되는 연산자이고, I는 큐비트의 항등 연산자이고, n은 상기 복수의 큐비트 중 논리적 큐비트의 개수이고, c는 상기 얽힌 큐비트의 개수이고, j는 i-(n-c)로 정의되는 값이고, ri는 상기 인접행렬의 i번째 행이다.
바람직하게는, 상기 적어도 하나의 논리 X 연산자, 상기 적어도 하나의 논리 Z 연산자 및 상기 제2 안정연산자 생성자를 이용하여, 상기 적어도 하나의 얽힌 큐비트를 포함하는 복수의 큐비트에 대응되는 양자 오류 정정 부호를 생성하는 단계를 더 포함할 수 있다.
또한, 상기 목적을 달성하기 위해, 본 발명에서 제공하는 그래프 상태를 이용한 양자 오류 정정 부호의 생성 장치는 적어도 하나의 얽힌 큐비트를 포함하는 복수의 큐비트에 대하여, 각 큐비트 간의 인접 관계를 나타내는 그래프 상태를 생성하는 그래프부; 상기 그래프 상태에 대응되며, 상기 복수의 큐비트의 오류를 검출하기 위한 복수의 안정연산자로 구성되는 제1 안정연산자 생성자를 생성하는 제1 생성자부; 및 상기 제1 안정연산자 생성자 및 상기 적어도 하나의 얽힌 큐비트에 기초하여, 코드워드의 위상플립연산에 이용되는 적어도 하나의 논리 Z 연산자, 코드워드의 비트플립연산에 이용되는 적어도 하나의 논리 X 연산자 및 상기 제1 안정연산자 생성자의 부분집합인 제2 안정연산자 생성자를 생성하는 제2 생성자부를 포함한다.
바람직하게는, 상기 제2 생성자부는 상기 적어도 하나의 얽힌 큐비트에 기초하여, 상기 제1 안정연산자 생성자를 구성하는 상기 복수의 안정연산자 중 적어도 하나를 상기 적어도 하나의 논리 Z 연산자로 결정하고, 나머지로 상기 제2 안정연산자 생성자를 생성하고, 상기 적어도 하나의 논리 Z 연산자 및 상기 제2 안정연산자 생성자를 이용하여 상기 적어도 하나의 논리 X 연산자를 생성할 수 있다.
바람직하게는, 상기 제2 생성자부는 상기 제1 안정연산자 생성자를 구성하는 상기 복수의 안정연산자 중에서, 상기 적어도 하나의 얽힌 큐비트에 대응되는 위치에 비트플립연산에 이용되는 X 연산자를 포함하는 적어도 하나를 상기 적어도 하나의 논리 Z 연산자로 결정하고, 상기 적어도 하나의 논리 Z 연산자를 제외한 나머지로 구성되는 상기 제2 안정연산자 생성자를 생성할 수 있다.
바람직하게는, 상기 제2 생성자부는 상기 적어도 하나의 논리 Z 연산자에 포함된 상기 X 연산자를 큐비트의 위상플립연산에 이용되는 Z 연산자로 대체한 적어도 하나의 후보연산자를 생성하고, 상기 제2 안정연산자 생성자 중 상기 적어도 하나의 후보연산자와 동일한 위치에 상기 Z 연산자를 포함하는 안정연산자 및 상기 적어도 하나의 후보연산자를 이용하여 상기 적어도 하나의 논리 X 연산자를 생성할 수 있다.
바람직하게는, 상기 제1 생성자부는 상기 그래프 상태에 기초하여, 상기 복수의 큐비트 상호 간의 인접 여부를 나타내는 인접행렬을 생성하고, 파울리 연산자로 구성되며, 상기 인접행렬의 각 행에 대응되는 복수의 안정연산자를 산출하고, 상기 산출된 복수의 안정연산자를 포함하는 상기 제1 안정연산자 생성자를 생성할 수 있다.
바람직하게는, 상기 제1 안정연산자 생성자는 수학식 3에 의해 산출될 수 있다.
[수학식 3]
Figure 112016056605610-pat00004
여기서, S는 상기 제1 안정연산자 생성자이고, X는 큐비트의 비트플립연산에 이용되는 연산자이고, Z는 큐비트의 위상플립연산에 이용되는 연산자이고, I는 큐비트의 항등 연산자이고, n은 상기 복수의 큐비트 중 논리적 큐비트의 개수이고, c는 상기 얽힌 큐비트의 개수이고, j는 i-(n-c)로 정의되는 값이고, ri는 상기 인접행렬의 i번째 행이다.
바람직하게는, 상기 적어도 하나의 논리 X 연산자, 상기 적어도 하나의 논리 Z 연산자 및 상기 제2 안정연산자 생성자를 이용하여, 상기 적어도 하나의 얽힌 큐비트를 포함하는 복수의 큐비트에 대응되는 양자 오류 정정 부호를 생성하는 ECC생성부를 더 포함할 수 있다.
본 발명은 얽힌 양자가 적용된 그래프 상태에 대응되는 양자 오류 정정 부호를 생성함으로써, 그 얽힌 양자의 추가만으로 용이하게 양자 오류 정정 부호의 차원을 확장할 수 있는 효과가 있다.
또한, 본 발명은 양자 바운드(bound)를 만족하는 양자 오류 정정 부호를 생성할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 그래프 상태를 이용한 양자 오류 정정 부호의 생성 방법을 도시하기 위한 흐름도이다.
도 2는 본 발명의 일 실시예에 따른 제1 안정연산자 생성자의 생성 방법을 도시하기 위한 흐름도이다.
도 3은 본 발명의 일 실시예에 따른 그래프 상태를 이용한 양자 오류 정정 부호의 생성 장치를 도시하기 위한 도면이다.
도 4는 본 발명의 일 실시에에 따른 그래프 상태를 설명하기 위하여 도시하기 위한 도면이다.
도 5는 본 발명의 일 실시에에 따른 인접행렬을 설명하기 위하여 도시하기 위한 도면이다.
도 6은 본 발명의 다른 실시에에 따른 그래프 상태를 설명하기 위하여 도시하기 위한 도면이다.
도 7은 본 발명의 다른 실시에에 따른 인접행렬을 설명하기 위하여 도시하기 위한 도면이다.
도 8은 본 발명의 일 실시에에 따른 n=12 및 k=6일 때의 양자 바운드(quantum bound)를 설명하기 위하여 도시하기 위한 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2, A, B 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 그래프 상태를 이용한 양자 오류 정정 부호의 생성 방법을 도시하기 위한 흐름도이다.
단계 S110에서는, 양자 오류 정정 부호 생성 장치가 적어도 하나의 얽힌 큐비트(entangled qubit: ebit)를 포함하는 복수의 큐비트에 대하여, 각 큐비트 간의 인접 관계를 나타내는 그래프 상태(graph state)를 생성한다.
큐비트는 양자 정보의 단위로, 기존의 디지털 정보의 단위인 비트(bit)를 대신하여 사용된다. 또한, 큐비트는 서로 구별되는 두 양자상태의 선형 중첩으로 나타낼 수 있다. 즉, 큐비트는 0 또는 1의 값을 가질 수 있을 뿐만 아니라, 0과 1의 값을 동시에 가질 수도 있는 것이다.
얽힌 큐비트는 다른 양자와 얽힌 양자(entangled quantum)에 대응되는 큐비트를 의미하며, 얽혀있는 2개의 큐비트의 값은 어느 하나의 큐비트의 값에 의해 다른 하나의 큐비트의 값이 결정될 수 있다.
그래프 상태는 복수의 큐비트의 상태를 그래프에 의해 나타내는 방법이다. 즉, 각 큐비트는 그래프에서 꼭지점에 해당하고, 모든 상호작용하는 큐비트의 쌍 간에는 선이 연결될 수 있다. 도 4 및 도 6을 참조하면, 각각 큐비트 6개 및 7개에 대한 그래프 상태가 나타나 있다. 또한, 도 4 및 도 6은 각각 1개(6번 큐비트) 및 2개의 얽힌 큐비트(6번 및 7번 큐비트)를 포함하고 있다.
이때, 도 4를 참조하면, 총 물리적인 큐비트의 개수는 6개이고, 논리적인 큐비트의 개수는 5개이며, 얽힌 큐비트의 개수는 1개이다. 또한, 도 6를 참조하면, 총 물리적인 큐비트의 개수는 7개이고, 논리적인 큐비트의 개수는 5개이며, 얽힌 큐비트의 개수는 2개이다.
단계 S120에서는, 양자 오류 정정 부호 생성 장치가 그 그래프 상태에 대응되며, 그 복수의 큐비트의 오류를 검출하기 위한 복수의 안정연산자로 구성되는 제1 안정연산자 생성자(stabilizer generator)를 생성한다.
복수의 안정연산자(stabilizer)는 복수의 파울리 연산자(2x2의 행렬)로 구성될 수 있다. 이때, 파울리 연산자는 수학식 1에서와 같이, 항등 연산자인 I 연산자, 비트 플립 연산자인 X 연산자, 비트 및 위상 플립 연산자인 Y 연산자 및 위상 플립 연산자인 Z 연산자 중 하나일 수 있다.
[수학식 1]
Figure 112016056605610-pat00005
일반적으로, 복수의 큐비트에 대응되는 그래프 상태의 안정연산자는 아래의 수학식 2에 의해 산출될 수 있다.
[수학식 2]
Figure 112016056605610-pat00006
여기서, Si는 i번째 안정연산자이고, X는 X 연산자이고, Z는 Z 연산자이고, ri는 그래프 상태에 대응되는 인접행렬(adjacency matrix)의 i번째 행의 값이고, n은 논리 큐비트의 개수이다.
이때, 안정연산자는 편의를 위해 간략하게 표현되었으며, 연산자의 아래 첨자는 그 연산자의 위치를 의미할 수 있다. 즉,
Figure 112016056605610-pat00007
는 i번째 큐비트에 대응되는 위치에 X 연산자가 존재하고, 그 이외의 위치에는 인접행렬의 대응되는 행 및 열의 값을 이용하여 1일 경우 Z가, 0일 경우 I가 존재하는 것으로 나타낼 수 있다. 예를 들어, i=2이고, ri={10100}일 때, 안정연산자는 ZXZII일 수 있다.
그러나, 얽힌 큐비트를 포함하고 있는 그래프 상태의 안정연산자는 아래의 수학식 3에 의해 산출될 수 있다.
[수학식 3]
Figure 112016056605610-pat00008
여기서, Si는 i번째 안정연산자이고, X는 X 연산자이고, Z는 Z 연산자이고, I는 항등 연산자이고, ri는 그래프 상태에 대응되는 인접행렬(adjacency matrix)의 i번째 행의 값이고, n은 논리적 큐비트의 개수이고, c는 얽힌 큐비트의 개수이고, j는 i-(n-c)로 정의되는 값이다.
즉, 도 4를 참조하면, n은 5이고, c는 1이므로, 1번 내지 4번 큐비트에 대응되는 안정연산자는
Figure 112016056605610-pat00009
이고, 5번 큐비트에 대응되는 안정연산자는
Figure 112016056605610-pat00010
이고, 6번 큐비트에 대응되는 안정연산자는
Figure 112016056605610-pat00011
일 수 있다. 이때, 6번 큐비트에 대응되는 안정연산자는 얽힌 큐비트인 6번 큐비트에 대응되는 위치에서의 오류를 검출할 수 있어, 수신단에 할당된 안정연산자가 될 수 있다.
보다 구체적으로는, 도 4를 참조하면, 도 4에는 총 6개의 큐비트가 나타나 있지만, 6번 큐비트는 5번 큐비트와 얽힌 큐비트로 존재한다. 즉, 논리적 큐비트의 개수인 n은 5이고, 얽힌 큐비트의 개수인 c는 6번 큐비트 하나이므로 1이다. 또한, 도 5를 참조하면, 도 5는 도 4에 나타난 각 큐비트에 대하여 이웃하는 큐비트와의 관계를 나타낸 인접행렬이다. 즉, 도 4의 1번 큐비트는 2번 및 5번 큐비트와 인접하였으므로, 1번 큐비트와 다른 큐비트 간의 관계를 나타내는 인접행렬의 1행은 {0, 1, 0, 0, 1, 0}으로 나타낼 수 있다. 마찬가지 방법으로, 2번 내지 5번 큐비트에 대한 인접행렬의 2행 내지 5행을 나타낼 수 있다.
따라서, 도 4의 그래프 상태에 대하여, 도 5의 인접행렬 및 수학식 3을 이용하는 경우, 그래프 상태의 안정연산자는 S1 = XZIIZ|I, S2 = ZXZII|I, S3 = IZXZI|I, S4 = IIZXZ|I, S5 = ZIIZX|Z, S6 = IIIIZ|X 로 산출될 수 있다. 이때, | 기호는 얽힌 큐비트인 6번 큐비트의 위치에 대응되는 연산자와 얽히지 않은 일반 큐비트의 위치에 대응되는 연산자를 구분하기 위하여 사용될 수 있다.
그리고, 양자 오류 정정 부호 생성 장치가 그 생성된 안정연산자를 포함하는 제1 안정연산자 생성자를 생성할 수 있다. 이때, 제1 안정연산자 생성자는 최소한의 안정연산자를 포함하고 있는 안정연산자의 집합으로, 수학식 4와 같이 나타낼 수 있다.
[수학식 4]
Figure 112016056605610-pat00012
한편, 양자 오류 정정 부호 생성 장치가 그래프 상태의 안정연산자 생성자를 산출하는 이유는 그래프 상태의 안정연산자 생성자가 최대 아벨리안 서브그룹(Maximal Abelian subgroup)을 구성하기 때문이다. 최대 아벨리안 서브그룹은 그룹 내의 원소들이 모두 서로 교환법칙이 성립(commute)하는 관계이며, 그룹 외의 원소와는 교환법칙이 성립하지 않는 그룹일 수 있다.
단계 S130에서는, 양자 오류 정정 부호 생성 장치가 생성된 제1 안정연산자 생성자 및 적어도 하나의 얽힌 큐비트에 기초하여, 코드워드의 위상플립연산에 이용되는 적어도 하나의 논리 Z 연산자, 코드워드의 비트플립연산에 이용되는 적어도 하나의 논리 X 연산자 및 제1 안정연산자 생성자의 부분집합인 제2 안정연산자 생성자를 생성한다.
예컨대, 양자 오류 정정 부호 생성 장치가 제1 안정연산자 생성자에 포함된 안정연산자 중에서 적어도 하나의 얽힌 큐비트에 대응되는 안정연산자를 이용하여, 적어도 하나의 논리 Z 연산자, 적어도 하나의 논리 X 연산자 및 제2 안정연산자 생성자를 생성할 수 있다.
다른 실시예에서는, 양자 오류 정정 부호 생성 장치가 적어도 하나의 얽힌 큐비트를 이용하여, 제1 안정연산자 생성자로부터 적어도 하나의 논리 Z 연산자 및 제2 안정연산자 생성자를 생성하고, 그 생성된 적어도 하나의 논리 Z 연산자 및 제2 안정연산자 생성자를 이용하여 적어도 하나의 논리 X 연산자를 생성할 수 있다.
즉, 적어도 하나의 논리 Z 연산자는 그 적어도 하나의 얽힌 큐비트에 대응되는 안정연산자일 수 있으며, 제2 안정연산자 생성자는 제1 안정연산자 생성자에서 그 적어도 하나의 얽힌 큐비트에 대응되는 안정연산자를 제외한 나머지를 포함할 수 있다. 또한, 적어도 하나의 논리 X 연산자는 적어도 하나의 논리 Z 연산자 및 제1 안정연산자 생성자로부터 생성될 수 있다.
한편, 적어도 하나의 논리 Z 연산자, 적어도 하나의 논리 X 연산자 및 제2 안정연산자 생성자를 생성하는 구체적인 방법에 대하여는 아래에서 자세하게 후술한다.
또 다른 실시예에서는, 양자 오류 정정 부호 생성 장치가 제1 안정연산자 생성자에 포함된 복수의 안정연산자 생성자 중에서 적어도 하나의 얽힌 큐비트에 대응되는 위치에 X 연산자를 포함하는 적어도 하나를 적어도 하나의 논리 Z 연산자로 결정하고, 그 나머지로부터 제2 안정연산자 생성자를 생성할 수 있다.
즉, 양자 오류 정정 부호 생성 장치가, 양자 오류 정정 부호의 안정연산자 생성자와 적어도 하나의 논리 Z 연산자는 최대 아벨리안 서브그룹을 형성한다는 점을 이용하여, 제1 안정연산자 생성자에 포함되는 안정연산자 중 일부를 적어도 하나의 논리 Z 연산자로 결정하고, 그 나머지로 제2 안정연산자 생성자를 생성할 수 있다.
보다 구체적으로는, 양자 오류 정정 부호 생성 장치가 제1 안정연산자 생성자에 포함된 복수의 안정연산자 중에서 적어도 하나의 얽힌 큐비트에 대응되는 위치에 X 연산자를 포함하는 적어도 하나의 안정연산자를 적어도 하나의 논리 Z 연산자로 결정할 수 있다. 그리고, 그 나머지 안정연산자로 제2 안정연산자 생성자를 생성할 수 있다.
이때, 양자 오류 정정 부호 생성 장치가 이와 같이 논리 Z 연산자를 결정하는 것은 얽힌 큐비트의 특징을 이용하기 위한 것일 수 있다. 즉, 수학식 2에 대한 설명을 참조하면, 안정연산자는 각 큐비트에 대응되는 위치에 X 연산자를 포함할 수 있다. 그런데, 얽힌 큐비트가 아닌 큐비트에 대응되는 위치에 X 연산자를 포함하는 안정연산자는, 그 안정연산자가 논리 Z 연산자로 결정되어 변경되었을 때, 그 큐비트에 대응되는 위치에서 발생하는 Z 오류가 검출되지 않을 수 있다. 그러나, 얽힌 큐비트에 대응되는 위치에 X 연산자를 포함하는 경우에, 양자 통신의 수신단에서는 채널을 통과하면서 그 얽힌 큐비트에 대응되는 위치에서 Z 오류가 원천적으로 발생하지 않기 때문에, Z 오류가 검출되지 않는 문제는 발생하지 않는다. 이때, 그 얽힌 큐비트에 대응되는 위치에서 Z 오류가 발생하지 않는 것은, 얽힌 큐비트의 값은 그 큐비트와 얽혀있는 다른 큐비트의 값에 의해 이미 결정되어 있기 때문일 수 있다.
예컨대, 양자 오류 정정 부호 생성 장치가 제1 안정연산자 생성자 S1 = {XZIIZ|I, ZXZII|I, IZXZI|I, IIZXZ|I, ZIIZX|Z, IIIIZ|X}에 대하여, 얽힌 큐비트인 6번 큐비트에 대응되는 위치에 X 연산자를 포함하는 IIIIZ|X를 논리 Z 연산자로 결정하고, 그 나머지로부터 제2 안정연산자 생성자 S2 = {XZIIZ|I, ZXZII|I, IZXZI|I, IIZXZ|I, ZIIZX|Z}를 생성할 수 있다. 이때, 만약에, 6번의 얽힌 큐비트가 아닌 3번 큐비트에 대응되는 위치에 X 연산자를 포함하는 안정연산자인 IZXZI|I를 논리 Z 연산자로 결정할 경우, 그 3번 큐비트에 대응되는 위치에 Z 오류가 발생할 경우, 그 오류는 검출되지 않을 수 있다.
또 다른 실시예에서는, 양자 오류 정정 부호 생성 장치가 적어도 하나의 논리 Z 연산지 및 제2 안정연산자 생성자로부터 논리 X 연산자를 생성할 수 있다.
즉, 양자 오류 정정 부호 생성 장치가 결정된 적어도 하나의 논리 Z 연산자에 포함된 X 연산자를 Z 연산자로 대체한 적어도 하나의 후보연산자를 생성하고, 제2 안정연산자 생성자 중에서 그 적어도 하나의 후보연산자와 동일한 위치에 Z 연산자를 포함하는 안정연산자 및 생성된 적어도 하나의 후보연산자를 이용하여 적어도 하나의 논리 X 연산자를 생성할 수 있다.
예컨대, 양자 오류 정정 부호 생성 장치가 논리 Z 연산자로 결정된 IIIIZ|X에 대하여 X 연산자를 Z 연산자로 대체한 IIIII|Z로 후보연산자를 생성할 수 있다. 이때, 후보연산자의 5번째 큐비트에 대응되는 위치에서 Z 연산자는 I 연산자로 대체될 수 있다. 그리고, 제2 안정연산자 생성자 중에서 후보연산자인 IIIII|Z와 그 후보연산자와 동일하게 6번 큐비트에 대응되는 위치에 Z 연산자를 포함하는 안정연산자인 ZIIZX|Z를 서로 곱하여 논리 X 연산자인 ZIIZX|I를 생성할 수 있다. 이는, Z 연산자와 Z 연산자를 곱할 경우 I 연산자가 되므로, Z 연산자가 상쇄되는 성질을 이용하기 위한 것일 수 있다.
또 다른 실시예에서는, 적어도 하나의 논리 X 연산자는 수학식 5에 의해 산출될 수 있다.
[수학식 5]
Figure 112016056605610-pat00013
여기서,
Figure 112016056605610-pat00014
는 적어도 하나의 논리 X 연산자이고, Si는 안정연산자이고, X는 X 연산자이고, Z는 Z 연산자이고, I는 항등 연산자이고, i는 얽힌 큐비트의 인덱스이고, ri는 그래프 상태에 대응되는 인접행렬(adjacency matrix)에서 얽힌 큐비트에 대응되는 i번째 행이고, k와 c는 얽힌 큐비트의 개수이고, n이 복수의 큐비트 중 논리적 큐비트의 개수일 때 j는 i+(n-c)로 정의되는 값이다.
이때, 수학식 5에서 Si는 제2 안정연산자 생성자에 포함된 안정연산자 중에서 후보연산자와 동일한 위치에 Z 연산자를 포함하는 안정연산자이고, I|Zi는 후보연산자일 수 있다. 그리고, 양자 오류 정정 부호 생성 장치가 그 안정연산자와 후보연산자를 곱셈 연산하여 최종적으로 논리 X 연산자를 생성할 수 있다.
즉, 양자 오류 정정 부호 생성 장치가, 수신단 측은 부호를 직접 인코딩할 수 없기 때문에, 후보연산자 및 그 후보연산자와 동일한 위치에 Z 연산자를 포함하는 안정연산자 간에 곱셈 연산을 수행하여 논리 X 연산자에 포함된 Z 연산자를 상쇄할 수 있다.
또 다른 실시예에서는, 양자 오류 정정 부호 생성 장치가 적어도 하나의 논리 X 연산자, 적어도 하나의 논리 Z 연산자 및 제2 안정연산자 생성자를 이용하여, 적어도 하나의 얽힌 큐비트를 포함하는 복수의 큐비트에 대응되는 양자 오류 정정 부호를 생성할 수 있다.
예컨대, 양자 오류 정정 부호 생성 장치가, 적어도 하나의 논리 X 연산자, 적어도 하나의 논리 Z 연산자 및 제2 안정연산자 생성자를 이용하여, 그 복수의 큐비트에 대응되는 코드워드가 양자 통신 과정에서 채널을 통과하면서 발생하는 오류를 검출하여 복원할 수 있다.
즉, 양자 오류 정정 부호 생성 장치가 n개의 논리적 큐비트에 대하여 c개의 얽힌 큐비트가 존재할 때, [[n,c,d;c]] 부호를 생성하여, 양자 오류를 검출하고 정정할 수 있다.
이와 같이, 본 발명의 일 실시예에 따른 그래프 상태를 이용한 양자 오류 정정 부호의 생성 방법은 얽힌 양자가 적용된 그래프 상태에 대해, 얽힌 큐비트에 대응되는 안정연산자를 논리 Z 연산자로 결정하고, 그에 따라 안정연산자 생성자 및 논리 X 연산자를 생성함으로써, 그 얽힌 큐비트 위치에서의 Z 오류가 검출되지 않는 문제없이, 용이하게 양자 오류 정정 부호를 생성하고 그 부호의 차원을 확장시킬 수 있는 효과가 있다.
도 2는 본 발명의 일 실시예에 따른 제1 안정연산자 생성자의 생성 방법을 도시하기 위한 흐름도이다.
단계 S210에서는, 양자 오류 정정 부호 생성 장치가 그래프 상태에 기초하여, 복수의 큐비트 상호 간의 인접 여부를 나타내는 인접행렬을 생성한다.
이때, 인접행렬은 큐비트의 물리적인 개수와 동일한 개수의 행 및 열을 가질 수 있으며, 인접행렬 내부에서 인접 여부는 인접할 경우 1로, 인접하지 않은 경우 0으로 표현될 수 있다. 즉, 큐비트의 물리적인 개수가 6인 경우, 인접행렬은 6x6의 행렬일 수 있다. 한편, 각 큐비트는 각 큐비트 자신과는 인접하지 않은 것으로 간주될 수 있다. 즉, 1번 큐비트와 1번 큐비트 간의 인접여부는 0일 수 있다.
예컨대, 도 4를 참조하면, 1번 큐비트는 2번 및 5번 큐비트와 인접하므로 인접행렬의 1행은 {0, 1, 0, 0, 1, 0}의 값으로 나타낼 수 있다. 또한, 2번 큐비트는 1번 및 3번 큐비트와 인접하므로 인접행렬의 2행은 {1, 0, 1, 0, 0, 0}의 값으로 나타낼 수 있다. 동일한 방법으로 인접행렬을 생성한 결과는 도 5와 같다.
단계 S220에서는, 양자 오류 정정 부호 생성 장치가 파울리 연산자로 구성되며, 인접행렬의 각 행에 대응되는 복수의 안정연산자를 산출한다.
예컨대, 양자 오류 정정 부호 생성 장치가 도 4의 각 큐비트별로 대응되는 인덱스(i) 및 수학식 3을 이용하여 복수의 안정연산자를 산출할 수 있다.
단계 S230에서는, 양자 오류 정정 부호 생성 장치가 그 산출된 복수의 안정연산자를 포함하는 제1 안정연산자 생성자를 생성한다.
예컨대, 양자 오류 정정 부호 생성 장치가 산출된 복수의 안정연산자를 포함하도록 하여 제1 안정연산자 생성자를 생성할 수 있다. 즉, 제1 안정연산자 생성자는 복수의 안정연산자 각각을 원소로 하는 집합으로 볼 수 있다.
다른 실시예어서는, 제1 안정연산자 생성자는 수학식 3에 의해 산출될 수 있다.
즉, 양자 오류 정정 부호 생성 장치가 얽힌 큐비트를 포함하고 있는 그래프 상태의 안정연산자를 위에서 설명한 수학식 3을 이용하여 산출할 수 있다.
본 발명의 일 실시예에 따른 도 6의 2개의 얽힌 큐비트를 포함하는 그래프 상태에 대하여 양자 오류 정정 부호를 생성하는 방법은 다음과 같다.
이때, 논리적 큐비트는 5개이고, 얽힌 큐비트는 2개이므로, 양자 오류 정정 부호 생성 장치는 [[5,1,3;1]] 부호를 생성할 수 있다.
도 7 및 수학식 3을 이용하여, 양자 오류 정정 부호 생성 장치가 도 6의 그래프 상태에 대응되는 제1 안정연산자 생성자를 생성하면, S1 = {XZIIZ|II, ZXZII|II, IZXZI|II, IIZXZ|ZI, ZIIZX|IZ, IIIZI|XI, IIIIZ|IX}와 같다. 그리고, 이 제1 안정연산자 생성자 중에서, 얽힌 큐비트인 6번 및 7번 큐비트에 대응되는 안정연산자인 IIIZI|XI 및 IIIIZ|IX를 논리 Z1 연산자 및 논리 Z2 연산자로 결정한다.
또한, 논리 Z1 연산자 및 논리 Z2 연산자를 제외한 나머지를 이용하여 제2 안정연산자 생성자인 S2 = {XZIIZ|II, ZXZII|II, IZXZI|II, IIZXZ|ZI, ZIIZX|IZ}를 생성한다.
또한, 논리 Z1 연산자인 IIIZI|XI에 대응되는 후보연산자인 IIIII|ZI와 동일한 위치에 Z 연산자를 포함하는 안정연산자인 IIZXZ|ZI를 곱하여, 논리 X1 연산자인 IIZXZ|II를 생성한다. 마찬가지 방법으로, 논리 Z2 연산자인 IIIIZ|IX에 대응되는 후보연산자인 IIIII|IZ와 동일한 위치에 Z 연산자를 포함하는 안정연산자인 ZIIZX|IZ를 곱하여, 논리 X2 연산자인 ZIIZX|II를 생성한다.
이와 같이, 그래프 상태에 얽힘 양자를 추가하여 얽힌 큐비트의 개수를 증가시킴에 따라서, 양자 오류 정정 부호 생성 장치가 그 증가된 개수만큼 부호의 차원을 확장할 수 있다.
또한, 본 발명의 일 실시예에 따른 그래프 상태를 이용한 양자 오류 정정 부호의 생성 방법은 양자 바운드를 만족하는 부호를 용이하게 생성할 수 있다.
예컨대, 8 링 그래프(8 ring graph)에 얽힌 양자를 4개 추가하는 경우, 가장 만족시키기 어려운 바운드 중 하나인 선형 프로그래밍 바운드(linear programming bound)를 만족하는 [[8,4,4;4]]부호를 생성할 수 있다. 또한, 도 8을 참조하면, n=12 및 k=8일 때, 가장 큰 최소 거리(minimum distance)를 가지는 것으로 알려진 도 8의 그래프에 6개의 얽힌 양자를 추가하여 [[12,6,5;6]]부호를 생성할 수 있다.
도 3은 본 발명의 일 실시예에 따른 그래프 상태를 이용한 양자 오류 정정 부호의 생성 장치를 도시하기 위한 도면이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 그래프 상태를 이용한 양자 오류 정정 부호의 생성 장치(300)는 그래프부(310), 제1 생성자부(320) 및 제2 생성자부(330)를 포함한다. 또한, 선택적으로 ECC생성부(미도시)를 더 포함할 수 있다. 한편, 그래프 상태를 이용한 양자 오류 정정 부호의 생성 장치(300)는 컴퓨터, 스마트폰 및 태블릿 등에 탑재될 수 있다.
그래프부(310)는 적어도 하나의 얽힌 큐비트를 포함하는 복수의 큐비트에 대하여, 각 큐비트 간의 인접 관계를 나타내는 그래프 상태를 생성한다.
제1 생성자부(320)는 그 그래프 상태에 대응되며, 그 복수의 큐비트의 오류를 검출하기 위한 복수의 안정연산자로 구성되는 제1 안정연산자 생성자를 생성한다.
다른 실시예에서는, 제1 생성자부(320)는 그래프 상태에 기초하여, 복수의 큐비트 상호 간의 인접 여부를 나타내는 인접행렬을 생성하고, 파울리 연산자로 구성되며, 그 인접행렬의 각 행에 대응되는 복수의 안정연산자를 산출하고, 그 산출된 복수의 안정연산자를 포함하는 제1 안정연산자 생성자를 생성할 수 있다.
또 다른 실시예에서는, 제1 안정연산자 생성자는 수학식 3에 의해 산출될 수 있다.
제2 생성자부(330)는 그 제1 안정연산자 생성자 및 적어도 하나의 얽힌 큐비트에 기초하여, 코드워드의 위상플립연산에 이용되는 적어도 하나의 논리 Z 연산자, 코드워드의 비트플립연산에 이용되는 적어도 하나의 논리 X 연산자 및 제1 안정연산자 생성자의 부분집합인 제2 안정연산자 생성자를 생성한다.
다른 실시예에서는, 제2 생성자부(330)는 그 적어도 하나의 얽힌 큐비트에 기초하여, 제1 안정연산자 생성자를 구성하는 복수의 안정연산자 중 적어도 하나를 적어도 하나의 논리 Z 연산자로 결정하고, 나머지로 제2 안정연산자 생성자를 생성하고, 적어도 하나의 논리 Z 연산자 및 제2 안정연산자 생성자를 이용하여 적어도 하나의 논리 X 연산자를 생성할 수 있다.
또 다른 실시예에서는, 제2 생성자부(330)는 제1 안정연산자 생성자를 구성하는 복수의 안정연산자 중에서, 그 적어도 하나의 얽힌 큐비트에 대응되는 위치에 비트플립연산에 이용되는 X 연산자를 포함하는 적어도 하나를 적어도 하나의 논리 Z 연산자로 결정하고, 그 적어도 하나의 논리 Z 연산자를 제외한 나머지로 구성되는 제2 안정연산자 생성자를 생성할 수 있다.
또 다른 실시예에서는, 제2 생성자부(330)는 그 적어도 하나의 논리 Z 연산자에 포함된 X 연산자를 큐비트의 위상플립연산에 이용되는 Z 연산자로 대체한 적어도 하나의 후보연산자를 생성하고, 제2 안정연산자 생성자 중 그 적어도 하나의 후보연산자와 동일한 위치에 Z 연산자를 포함하는 안정연산자 및 그 적어도 하나의 후보연산자를 이용하여 적어도 하나의 논리 X 연산자를 생성할 수 있다.
마지막으로 ECC생성부(미도시)는 적어도 하나의 논리 X 연산자, 적어도 하나의 논리 Z 연산자 및 제2 안정연산자 생성자를 이용하여, 적어도 하나의 얽힌 큐비트를 포함하는 복수의 큐비트에 대응되는 양자 오류 정정 부호를 생성한다.
한편, 상술한 본 발명의 실시예들은 컴퓨터에서 실행될 수 있는 프로그램으로 작성가능하고, 컴퓨터로 읽을 수 있는 기록매체를 이용하여 상기 프로그램을 동작시키는 범용 디지털 컴퓨터에서 구현될 수 있다.
상기 컴퓨터로 읽을 수 있는 기록매체는 마그네틱 저장매체(예를 들면, 롬, 플로피 디스크, 하드디스크 등), 광학적 판독 매체(예를 들면, 시디롬, 디브이디 등) 를 포함한다.
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.

Claims (15)

  1. 적어도 하나의 얽힌 큐비트(entangled qubit: ebit)를 포함하는 복수의 큐비트에 대하여, 각 큐비트 간의 인접 관계를 나타내는 그래프 상태(graph state)를 생성하는 단계;
    상기 그래프 상태에 대응되며, 상기 복수의 큐비트의 오류를 검출하기 위한 복수의 안정연산자로 구성되는 제1 안정연산자 생성자(stabilizer generator)를 생성하는 단계; 및
    상기 제1 안정연산자 생성자 및 상기 적어도 하나의 얽힌 큐비트에 기초하여, 코드워드의 위상플립연산에 이용되는 적어도 하나의 논리 Z 연산자, 코드워드의 비트플립연산에 이용되는 적어도 하나의 논리 X 연산자 및 상기 제1 안정연산자 생성자의 부분집합인 제2 안정연산자 생성자를 생성하는 단계
    를 포함하는 것을 특징으로 하는 그래프 상태를 이용한 양자 오류 정정 부호의 생성 방법.
  2. 적어도 하나의 얽힌 큐비트를 포함하는 복수의 큐비트에 대하여, 각 큐비트 간의 인접 관계를 나타내는 그래프 상태를 생성하는 단계;
    상기 그래프 상태에 대응되며, 상기 복수의 큐비트의 오류를 검출하기 위한 복수의 안정연산자로 구성되는 제1 안정연산자 생성자를 생성하는 단계;
    상기 적어도 하나의 얽힌 큐비트에 기초하여, 상기 제1 안정연산자 생성자를 구성하는 상기 복수의 안정연산자 중 적어도 하나를 적어도 하나의 논리 Z 연산자로 결정하고, 나머지로 제2 안정연산자 생성자를 생성하는 단계; 및
    상기 적어도 하나의 논리 Z 연산자 및 상기 제2 안정연산자 생성자를 이용하여 적어도 하나의 논리 X 연산자를 생성하는 단계
    를 포함하는 것을 특징으로 하는 그래프 상태를 이용한 양자 오류 정정 부호의 생성 방법.
  3. 제2항에 있어서,
    상기 나머지로 제2 안정연산자 생성자를 생성하는 단계는
    상기 제1 안정연산자 생성자를 구성하는 상기 복수의 안정연산자 중에서,
    상기 적어도 하나의 얽힌 큐비트에 대응되는 위치에 큐비트의 비트플립연산에 이용되는 X 연산자를 포함하는 적어도 하나를 상기 적어도 하나의 논리 Z 연산자로 결정하는 단계; 및
    상기 적어도 하나의 논리 Z 연산자를 제외한 나머지로 구성되는 상기 제2 안정연산자 생성자를 생성하는 단계
    를 포함하는 것을 특징으로 하는 그래프 상태를 이용한 양자 오류 정정 부호의 생성 방법.
  4. 제3항에 있어서,
    상기 적어도 하나의 논리 X 연산자를 생성하는 단계는
    상기 적어도 하나의 논리 Z 연산자에 포함된 상기 X 연산자를 큐비트의 위상플립연산에 이용되는 Z 연산자로 대체한 적어도 하나의 후보연산자를 생성하는 단계; 및
    상기 제2 안정연산자 생성자 중 상기 적어도 하나의 후보연산자와 동일한 위치에 상기 Z 연산자를 포함하는 안정연산자 및 상기 적어도 하나의 후보연산자를 이용하여 상기 적어도 하나의 논리 X 연산자를 생성하는 단계
    를 포함하는 것을 특징으로 하는 그래프 상태를 이용한 양자 오류 정정 부호의 생성 방법.
  5. 제4항에 있어서,
    상기 적어도 하나의 논리 X 연산자는 수학식 1에 의해 산출되는 것을 특징으로 하는 그래프 상태를 이용한 양자 오류 정정 부호의 생성 방법.
    [수학식 1]
    Figure 112017060149013-pat00015

    여기서,
    Figure 112017060149013-pat00016
    는 상기 적어도 하나의 논리 X 연산자이고, X는 상기 X 연산자이고, Z는 상기 Z 연산자이고, I는 항등 연산자이고, i는 상기 얽힌 큐비트의 인덱스이고, ri는 상기 복수의 큐비트 상호 간의 인접 여부를 나타내는 인접행렬(adjacency matrix)에서 상기 얽힌 큐비트에 대응되는 i번째 행이고, k와 c는 상기 얽힌 큐비트의 개수이고, n이 상기 복수의 큐비트 중 논리적 큐비트의 개수일 때 j는 i+(n-c)로 정의되는 값이다.
  6. 제1항에 있어서,
    상기 제1 안정연산자 생성자를 생성하는 단계는
    상기 그래프 상태에 기초하여, 상기 복수의 큐비트 상호 간의 인접 여부를 나타내는 인접행렬을 생성하는 단계;
    파울리 연산자로 구성되며, 상기 인접행렬의 각 행에 대응되는 복수의 안정연산자를 산출하는 단계; 및
    상기 산출된 복수의 안정연산자를 포함하는 상기 제1 안정연산자 생성자를 생성하는 단계
    를 포함하는 것을 특징으로 하는 그래프 상태를 이용한 양자 오류 정정 부호의 생성 방법.
  7. 제6항에 있어서,
    상기 제1 안정연산자 생성자는 수학식 2에 의해 산출되는 것을 특징으로 하는 그래프 상태를 이용한 양자 오류 정정 부호의 생성 방법.
    [수학식 2]
    Figure 112016056605610-pat00017

    여기서, S는 상기 제1 안정연산자 생성자이고, X는 큐비트의 비트플립연산에 이용되는 연산자이고, Z는 큐비트의 위상플립연산에 이용되는 연산자이고, I는 큐비트의 항등 연산자이고, n은 상기 복수의 큐비트 중 논리적 큐비트의 개수이고, c는 상기 얽힌 큐비트의 개수이고, j는 i-(n-c)로 정의되는 값이고, ri는 상기 인접행렬의 i번째 행이다.
  8. 제1항에 있어서,
    상기 적어도 하나의 논리 X 연산자, 적어도 하나의 상기 논리 Z 연산자 및 상기 제2 안정연산자 생성자를 이용하여, 상기 적어도 하나의 얽힌 큐비트를 포함하는 복수의 큐비트에 대응되는 양자 오류 정정 부호를 생성하는 단계
    를 더 포함하는 것을 특징으로 하는 그래프 상태를 이용한 양자 오류 정정 부호의 생성 방법.
  9. 적어도 하나의 얽힌 큐비트를 포함하는 복수의 큐비트에 대하여, 각 큐비트 간의 인접 관계를 나타내는 그래프 상태를 생성하는 그래프부;
    상기 그래프 상태에 대응되며, 상기 복수의 큐비트의 오류를 검출하기 위한 복수의 안정연산자로 구성되는 제1 안정연산자 생성자를 생성하는 제1 생성자부; 및
    상기 제1 안정연산자 생성자 및 상기 적어도 하나의 얽힌 큐비트에 기초하여, 코드워드의 위상플립연산에 이용되는 적어도 하나의 논리 Z 연산자, 코드워드의 비트플립연산에 이용되는 적어도 하나의 논리 X 연산자 및 상기 제1 안정연산자 생성자의 부분집합인 제2 안정연산자 생성자를 생성하는 제2 생성자부
    를 포함하는 것을 특징으로 하는 그래프 상태를 이용한 양자 오류 정정 부호의 생성 장치.
  10. 제9항에 있어서,
    상기 제2 생성자부는
    상기 적어도 하나의 얽힌 큐비트에 기초하여, 상기 제1 안정연산자 생성자를 구성하는 상기 복수의 안정연산자 중 적어도 하나를 상기 적어도 하나의 논리 Z 연산자로 결정하고, 나머지로 상기 제2 안정연산자 생성자를 생성하고,
    상기 적어도 하나의 논리 Z 연산자 및 상기 제2 안정연산자 생성자를 이용하여 상기 적어도 하나의 논리 X 연산자를 생성하는 것을 특징으로 하는 그래프 상태를 이용한 양자 오류 정정 부호의 생성 장치.
  11. 제10항에 있어서,
    상기 제2 생성자부는
    상기 제1 안정연산자 생성자를 구성하는 상기 복수의 안정연산자 중에서,
    상기 적어도 하나의 얽힌 큐비트에 대응되는 위치에 큐비트의 비트플립연산에 이용되는 X 연산자를 포함하는 적어도 하나를 상기 적어도 하나의 논리 Z 연산자로 결정하고,
    상기 적어도 하나의 논리 Z 연산자를 제외한 나머지로 구성되는 상기 제2 안정연산자 생성자를 생성하는 것을 특징으로 하는 그래프 상태를 이용한 양자 오류 정정 부호의 생성 장치.
  12. 제11항에 있어서,
    상기 제2 생성자부는
    상기 적어도 하나의 논리 Z 연산자에 포함된 상기 X 연산자를 큐비트의 위상플립연산에 이용되는 Z 연산자로 대체한 적어도 하나의 후보연산자를 생성하고,
    상기 제2 안정연산자 생성자 중 상기 적어도 하나의 후보연산자와 동일한 위치에 상기 Z 연산자를 포함하는 안정연산자 및 상기 적어도 하나의 후보연산자를 이용하여 상기 적어도 하나의 논리 X 연산자를 생성하는 것을 특징으로 하는 그래프 상태를 이용한 양자 오류 정정 부호의 생성 장치.
  13. 제9항에 있어서,
    상기 제1 생성자부는
    상기 그래프 상태에 기초하여, 상기 복수의 큐비트 상호 간의 인접 여부를 나타내는 인접행렬을 생성하고,
    파울리 연산자로 구성되며, 상기 인접행렬의 각 행에 대응되는 복수의 안정연산자를 산출하고,
    상기 산출된 복수의 안정연산자를 포함하는 상기 제1 안정연산자 생성자를 생성하는 것을 특징으로 하는 그래프 상태를 이용한 양자 오류 정정 부호의 생성 장치.
  14. 제13항에 있어서,
    상기 제1 안정연산자 생성자는 수학식 3에 의해 산출되는 것을 특징으로 하는 그래프 상태를 이용한 양자 오류 정정 부호의 생성 장치.
    [수학식 3]
    Figure 112016056605610-pat00018

    여기서, S는 상기 제1 안정연산자 생성자이고, X는 큐비트의 비트플립연산에 이용되는 연산자이고, Z는 큐비트의 위상플립연산에 이용되는 연산자이고, I는 큐비트의 항등 연산자이고, n은 상기 복수의 큐비트 중 논리적 큐비트의 개수이고, c는 상기 얽힌 큐비트의 개수이고, j는 i-(n-c)로 정의되는 값이고, ri는 상기 인접행렬의 i번째 행이다.
  15. 제9항에 있어서,
    상기 적어도 하나의 논리 X 연산자, 상기 적어도 하나의 논리 Z 연산자 및 상기 제2 안정연산자 생성자를 이용하여, 상기 적어도 하나의 얽힌 큐비트를 포함하는 복수의 큐비트에 대응되는 양자 오류 정정 부호를 생성하는 ECC생성부
    를 더 포함하는 것을 특징으로 하는 그래프 상태를 이용한 양자 오류 정정 부호의 생성 장치.

KR1020160073350A 2016-06-13 2016-06-13 그래프 상태를 이용한 양자 오류 정정 부호의 생성 방법 및 장치 KR101768066B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160073350A KR101768066B1 (ko) 2016-06-13 2016-06-13 그래프 상태를 이용한 양자 오류 정정 부호의 생성 방법 및 장치
US16/309,281 US10911067B2 (en) 2016-06-13 2016-06-24 Method and apparatus for generating quantum error correction code using graph state
PCT/KR2016/006809 WO2017217577A1 (ko) 2016-06-13 2016-06-24 그래프 상태를 이용한 양자 오류 정정 부호의 생성 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160073350A KR101768066B1 (ko) 2016-06-13 2016-06-13 그래프 상태를 이용한 양자 오류 정정 부호의 생성 방법 및 장치

Publications (1)

Publication Number Publication Date
KR101768066B1 true KR101768066B1 (ko) 2017-08-14

Family

ID=60142329

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160073350A KR101768066B1 (ko) 2016-06-13 2016-06-13 그래프 상태를 이용한 양자 오류 정정 부호의 생성 방법 및 장치

Country Status (3)

Country Link
US (1) US10911067B2 (ko)
KR (1) KR101768066B1 (ko)
WO (1) WO2017217577A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102361858B1 (ko) * 2020-11-17 2022-02-14 고려대학교 산학협력단 편향된 오류 기반 양자 오류 정정 부호 최적화 방법 및 장치
KR20240033467A (ko) 2022-09-05 2024-03-12 주식회사 엘지유플러스 양자 어닐링에 기반하여 문제에 대한 솔루션을 계산하는 방법 및 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7125825B2 (ja) * 2019-01-24 2022-08-25 インターナショナル・ビジネス・マシーンズ・コーポレーション エンタングルした測定を用いたパウリ文字列のグループ化
US11700020B2 (en) * 2019-10-24 2023-07-11 Microsoft Technology Licensing, Llc Fault tolerant quantum error correction with linear codes

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4786727B2 (ja) * 2009-03-27 2011-10-05 株式会社東芝 量子計算方法、量子計算機およびプログラム
US9286154B2 (en) * 2013-06-07 2016-03-15 Alcatel Lucent Error correction for entangled quantum states
US9858531B1 (en) * 2013-08-02 2018-01-02 University Of Maryland Fault tolerant scalable modular quantum computer architecture with an enhanced control of multi-mode couplings between trapped ion qubits
WO2015179753A1 (en) * 2014-05-23 2015-11-26 The Regents Of The University Of Michigan Methods for general stabilizer-based quantum computing simulation
JP6490613B2 (ja) * 2016-03-14 2019-03-27 株式会社東芝 通信装置、量子鍵配送システム、量子鍵配送方法およびプログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102361858B1 (ko) * 2020-11-17 2022-02-14 고려대학교 산학협력단 편향된 오류 기반 양자 오류 정정 부호 최적화 방법 및 장치
KR20240033467A (ko) 2022-09-05 2024-03-12 주식회사 엘지유플러스 양자 어닐링에 기반하여 문제에 대한 솔루션을 계산하는 방법 및 장치

Also Published As

Publication number Publication date
US20190199373A1 (en) 2019-06-27
WO2017217577A1 (ko) 2017-12-21
US10911067B2 (en) 2021-02-02

Similar Documents

Publication Publication Date Title
KR101768066B1 (ko) 그래프 상태를 이용한 양자 오류 정정 부호의 생성 방법 및 장치
CN101944067B (zh) 存储数据的方法和存储器系统
KR102338211B1 (ko) 서로 다른 두 개의 양자 오류 정정 부호로 인코딩된 논리적 벨 양자 상태를 구현하는 양자 회로 및 방법
KR101517361B1 (ko) 수신기 측의 불완전한 얽힌 큐비트의 오류를 정정하는 방법
JP2016504002A (ja) 劣化した量子冗長符号化状態のシンドローム
JP6960877B2 (ja) メモリシステム
CN104900271A (zh) 用于通过数据反演来提高数据存储的设备和方法
CN104393878A (zh) 用于纠正在编码比特序列中的至少单比特错误的设备和方法
CN101409564A (zh) 一种基于稳定子码的量子低密度奇偶校验码的构造方法
CN109768802B (zh) 基于rmqc码的容错逻辑h门的实现方法
Immler et al. New insights to key derivation for tamper-evident physical unclonable functions
US7721177B2 (en) Device and method for determining a position of a bit error in a bit sequence
Huang et al. XI-Code: a family of practical lowest density MDS array codes of distance 4
Smolin et al. Simple family of nonadditive quantum codes
Wang et al. Reliable and secure memories based on algebraic manipulation correction codes
CN110807526A (zh) 一种用于量子态转化的量子逻辑门获取方法及装置
Efanov Ternary parity codes: Features
CN103151078B (zh) 一种存储器检错纠错码生成方法
US10970166B2 (en) Memory system and method of controlling non-volatile memory
US8347169B1 (en) System and method for encoding using common partial parity products
US9645883B2 (en) Circuit arrangement and method for realizing check bit compacting for cross parity codes
CN103746711B (zh) 基于译码端状态转移图的量子Viterbi译码算法
US9350390B2 (en) Encoder, decoder and semiconductor device including the same
US10193573B2 (en) Method and data processing device for determining an error vector in a data word
Zhang et al. Completely reducible super-simple designs with block size four and related super-simple packings

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant