KR101764296B1 - Receiving Amplifier Circuit For Improving Linearity - Google Patents
Receiving Amplifier Circuit For Improving Linearity Download PDFInfo
- Publication number
- KR101764296B1 KR101764296B1 KR1020160058194A KR20160058194A KR101764296B1 KR 101764296 B1 KR101764296 B1 KR 101764296B1 KR 1020160058194 A KR1020160058194 A KR 1020160058194A KR 20160058194 A KR20160058194 A KR 20160058194A KR 101764296 B1 KR101764296 B1 KR 101764296B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- amplifier circuit
- signal
- transistor
- intensity
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
- H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
Abstract
Description
본 발명은 선형성 개선을 위한 수신증폭기회로에 관한 것으로서, 보다 상세하게는 가변캐패시터에 의한 소스단의 로딩 변환을 이용한 수신증폭기회로의 선형성을 개선하기 위한 것이다.BACKGROUND OF THE
무선 FM 라디오 방송신호는 지역에 따라서 전계의 세기가 약한 곳과 강한 곳이 존재하고 있다. 또한 북미 지역에서는 많은 방송 채널을 포함하고 있으며, 다양한 방송 채널에는 강전계의 방송신호와 약전계의 방송신호가 혼재되어 있다. Wireless FM radio broadcasting signals have strong and weak fields depending on the region. In addition, North America includes many broadcast channels, and various broadcast channels have mixed broadcast signals of weak signals and weak signals.
또한, 무선 FM 방송 주파수 대역의 신호 세기가 강한 지역에서는 약한 전계의 신호가 주파수 대역에서 혼합된 신호가 들어온다. 이러한 혼합된 신호에 따른 신호 왜곡현상을 방지하기 위하여 IP3의 성능 개선을 요구한다.Also, in a region where the signal intensity of the wireless FM broadcast frequency band is strong, a signal in which a weak electric field signal is mixed in a frequency band comes in. In order to prevent signal distortion due to such a mixed signal, performance improvement of IP3 is required.
도 1은 일반적인 안테나 수신기의 블록 다이어그램을 나타낸 도면이다. 도면에 도시된 바와 같이, 안테나 수신기는 안테나로부터 수신된 미약한 신호를 증폭하는 수신증폭기회로(1)와 강전계의 특성을 강화하기 위하여 자동이득조정(AGC)회로(2)를 포함하고 있다. 그러나 무선 샤크 안테나의 경우 수신증폭기회로(1)인 저잡음 증폭기의 경우에 입력 임피던스 값은 높고, P1dB 값이 현저히 낮기 때문에 자동이득조정회로의 기능으로는 신호의 세기가 큰 신호는 수신할 수가 없는 실정이다. 1 is a block diagram of a general antenna receiver. As shown in the figure, the antenna receiver includes a
도 2는 도 1의 FM 라디오 방송신호를 증폭하는 수신증폭기회로에 대한 상세도이다. 도시된 바와 같이 종래기술에 따른 수신증폭기회로(1)는 FM 라디오 방송신호를 트랜지스터(10)를 통하여 증폭하여 방송 청취가 잘 될 수 있도록 하는 것이다. 그러나 다양한 주파수 대역의 방송 신호가 혼재되어 있고 그 중에서 일부의 신호는 전계강도의 세기가 크고 일부는 전게강도의 세기가 약하다.2 is a detailed view of a receiving amplifier circuit for amplifying the FM radio broadcasting signal of FIG. As shown in the drawing, the
현실적으로 발생되고 있는 라디오 주파수 신호의 전계 상황에서는 전게강도의 세기가 큰 신호가 수신 증폭기 회로의 비선형 특성에 의하여 IM3성분(제3고조파 성분)이 인밴드 대역에서 발생되어 진다. 이와 같이 인밴드 대역 내에 발생된 IM3성분은 혼신을 발생하게 되는 원인이 된다.In the electric field of a radio frequency signal that is actually generated, a signal having a large intensity of the power is generated in the in-band of the IM3 component (third harmonic component) by the nonlinear characteristic of the receiving amplifier circuit. As described above, the IM3 component generated in the in-band bands causes a crosstalk.
따라서, 이와 같이 도 1 및 도 2의 종래기술에 따른 안테나 수신기에서 수신증폭기회로의 문제점인 혼신을 방지하기 위하여 선형성(P1dB, IP3)을 개선한 수신증폭기회로가 도 3a에 도시되어 있다. 여기서, P1dB는 증폭기에서 최대출력전력(선형)을 나타내는 지표로서, 즉 입력전력을 증가시켜도 더 이상 출력전력이 올라가지 않고 포화전력에 도달되기 이전에 실제로 이용 가능한 최대전력점을 나타내기 위한 용도로 사용되며 입력전력을 1dB씩 증가시킴에 따라 출력전력인 이득이 1dB 감소되는 지점의 출력전력을 의미한다. IMD는 두 주파수가 하나의 비선형 시스템을 통과하면서, 출력에서 두 주파수의 고조파성분들의 합과 차에 대한 성분들이 검출되어 방해요소가 되는 문제점을 발생시키며. 이와 같은 IMD의 방해요소 정도를 나타내는 대표적인 지표가 IP3이다. 따라서, IP3는 IMD 성분의 출력값에 대한 선형성을 나타내는 지수로 사용된다. Therefore, a receiving amplifier circuit improved in linearity (P1dB, IP3) is shown in Fig. 3A in order to prevent interference which is a problem of the receiving amplifier circuit in the antenna receiver according to the prior art of Figs. 1 and 2. Here, P1dB is an index indicating the maximum output power (linear) in the amplifier, that is, it is used to indicate the maximum available power point before reaching the saturation power without further increasing the output power even if the input power is increased And the output power at the point where the output power is reduced by 1 dB as the input power is increased by 1 dB. The IMD is problematic in that the two frequencies pass through one nonlinear system and the components of the sum and difference of the harmonic components of the two frequencies at the output are detected and become an obstacle. IP3 is a representative indicator of the degree of interference of IMD. Therefore, IP3 is used as an index indicating the linearity with respect to the output value of the IMD component.
도 3a에 도시된 바와 같이, 수신증폭기회로(1)의 소자 중에서 선형성을 좌우하는 소자인 트랜지스터(BJT, FET)(10)의 에미터나 소스단에 인덕터회로(20)(인덕터와 저항이 병렬 연결됨)가 추가되어 수신증폭기회로(1)의 전체적인 이득은 감소시키면서 반면에 선형성(P1dB, IP3)을 증가시키기 위한 회로이다. 이에 대한 회로 동작의 시뮬레이션 결과를 도 3b 및 도 3c에 나타내었다. 3A, an inductor circuit 20 (an inductor and a resistor are connected in parallel) to the emitter or the source terminal of a transistor (BJT, FET) 10, which is an element that affects the linearity among the elements of the
도 3b는 도 3a에 따른 수신증폭기회로의 입력 IP3특성을 나타낸 것으로서, 보다 상세하세는 도 3a의 수신증폭기회로 중 트랜지스터(10)에 연결된 인덕터회로(20)에서 인덕터의 다양한 인덕턴스 값에 대하여 RF 신호의 크기 변화에 따른 IP3 값이 변화되는 나타낸 것으로 이에 대하여 살펴보면, 도 3a에서 트랜지스터(10)의 에미터나 소스단에 연결된 인덕터회로(20)에서 인덕터의 다양한 인덕턴스 값에 대하여 신호의 전계 강도에 따라 입력 IP3 특성이 증가되며, 어느 한 전계 강도의 세기에 대하여 인덕터회로(20)에서 인덕터의 다양한 인덕턴스 값에 따른 IP3의 값이 점점 증가됨을 알 수 있으며 결과적으로 수신증폭기회로의 선형성이 개선됨을 알 수 있다.3B shows the input IP3 characteristics of the receiving amplifier circuit according to FIG. 3A. More specifically, in the
도 3c는 도 3a에 따른 수신증폭기회로의 이득 값을 나타내는 것으로서, 보다 상세하게는 인덕터회로(20)에서 인덕터의 다양한 인덕턴스 값에 대하여 주파수에 따른 이득의 변화를 나타낸 것으로 이에 대하여 살펴보면, 도 3a에서 트랜지스터(10)의 에미터나 소스단에 연결된 인덕터회로(20)에서 인덕터의 다양한 인덕턴스 값에 대하여 주파수에 따라 이득이 점점 감소하는 것을 알 수 있으며, 어느 한 주파수 값에 대하여 인덕터회로(20)에서 인덕터의 다양한 인덕턴스 값에 따라 이득이 점점 감소됨을 알 수 있으며 결과적으로 수신증폭기회로의 선형성이 개선됨을 알 수 있다.FIG. 3C shows gain values of the receiving amplifier circuit according to FIG. 3A. More specifically, FIG. 3A shows gain changes according to frequencies with respect to various inductance values of the inductor in the
즉, 도 3a에 따른 수신증폭기회로의 소자 중에서 트랜지스터(10)의 에미터나 소스단에 추가되는 인덕터회로(20)에서 인덕터의 다양한 인덕턴스 값에 따라 이득은 감소되지만 IP3값은 점점 증가되어 수신증폭기회로의 선형성이 개선됨을 알 수 있다.That is, in the
도 4a는 종래 기술에 따른 자동이득조정(AGC)회로가 포함된 FM 수신증폭기회로이다. 도시된 바와 같이 상기 도 3a의 수신증폭기회로(1)에 부가하여 신호검출회로(30)와 OP앰프회로(40) 및 감쇄기(50)로 이루어진 자동이득조정회로(2)가 더 포함되어 있다. 4A is an FM receiver amplifier circuit including an automatic gain control (AGC) circuit according to the prior art. As shown in the drawing, in addition to the
상기 도 4a의 동작원리를 살펴보면, 전계 강도의 세기가 큰 신호가 입력하면 수신증폭기회로(1)에 의하여 신호가 증폭되고 자동이득조정회로(2)의 신호검출회로(30)에서 전계 강도의 세기가 검출된다. 상기 신호검출회로(30)에서 검출된 주파수 대역의 신호에 대한 전계강도의 세기는 미리 설정된 값에 의하여 OP앰프회로(40)를 통하여 감쇄기(50)를 동작시켜서 입력되어지는 신호의 세기를 감쇄하게 된다. 4A, when a signal having a strong electric field intensity is inputted, the signal is amplified by the
도 4b는 도 4a에 있어서 점점 증가되는 입력신호에 대한 수신증폭기회로의 이득 변화를 나타낸 도면이다. 도시된 바와 같이, 입력되어지는 신호의 세기가 점점 증가하게 되면 감쇄기(50)에 의하여 감쇄되는 감쇄량이 증가함으로써 수신증폭기회로(1)에 입력되는 신호의 세기를 감쇄시켜 수신증폭기회로(1)의 비선형 동작을 억제함으로써 결과적으로는 입력신호가 증가될수록 감쇄기(50)가 동작되는 구간에서는 수신증폭기회로(1)에서 출력되는 신호의 이득이 점차 감소되어 짐을 알 수 있다.FIG. 4B is a graph showing a gain change of a receiving amplifier circuit with respect to an input signal which is gradually increased in FIG. 4A. As shown in FIG. 2, as the intensity of the inputted signal increases gradually, the attenuation amount attenuated by the
상기와 같은 도 4a에 도시된 수신증폭기회로(1)는 입력되는 신호의 세기가 미세한 경우와 큰 경우가 혼재되어 있는 실제 전계 상황에서는 신호의 세기가 큰 신호를 기준으로 자동이득조정회로(2)의 감쇄기(50)가 동작하여 신호의 세기가 미세한 신호 역시도 감쇄되기 때문에 이와 같은 이유로 인하여 신호의 크기가 미세한 방송신호는 청취가 어려워진다는 문제점이 있다. The
즉, 상기와 같은 종래기술에 따른 도 4a에 도시된 바와 같이 수신증폭기회로의 선형성을 개선하기 위하여 종래기술에 따른 도 3a의 수신증폭기회로(1)의 소자 중에서 트랜지스터(10)의 에미터나 소스단에 단순히 인덕터회로(20)를 부가하는 기술을 적용하는 경우에, 트랜지스터(10)의 에미터나 소스단에 연결되는 인덕터회로(20)에서 인덕터의 인덕턴스값이 높은 경우라 하더라도 신호의 세기가 미세한 경우에는 자동이득조정회로(2)의 감쇄기(50)가 동작하여 수신증폭기회로(1)의 증폭율(이득)이 감소하는 문제점이 발생되며, 인덕터회로(20)에서 인덕터의 인덕턴스값이 낮은 경우라 하더라도 신호의 세기가 큰 경우에는 여전히 선형성이 저하되는 문제점이 발생되고 있는 실정이다.That is, in order to improve the linearity of the receiving amplifier circuit as shown in FIG. 4A according to the related art as described above, the emitter or the source terminal of the
따라서, 상기와 같은 도 1 내지 도 3의 종래기술과 같이 안테나 수신기에 입력되는 신호의 전계강도 세기가 미세하거나 큰 경우가 혼재되어 있는 복잡한 실제상황에서도 선형성을 나타내는 P1dB 특성 및 IP 특성을 동시에 개선할 수 있는 수신증폭기회로가 절실히 요구되고 있는 실정이다.Therefore, the P1dB characteristic and the IP characteristic, which exhibit linearity, can be simultaneously improved even in a complex real situation where the field strength intensity of a signal input to the antenna receiver is small or large, as in the conventional art of Figs. A receiving amplifier circuit capable of receiving a large amount of data is required.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 수신증폭기회로의 소자 중에서 트랜지스터의 에미터나 소스단에 가변인덕터회로를 부가하여 무선 FM 방송신호의 전계 세기에 따라 캐패시턴스 값이 변화하면서 신호의 퇴화를 불러 일으켜 무선 FM 방송신호의 이득은 손해 보는 대신에 즉 이득은 감소하지만 안정도인 P1dB 특성 및 선형성인 IP3 특성을 개선할 수 있는 선형성 개선을 위한 수신증폭기회로를 제공하는데 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a variable inductor circuit at an emitter or a source terminal of a transistor among elements of a receiving amplifier circuit and to provide a capacitance value The present invention provides a receiving amplifier circuit for linearity improvement that can improve the stability of the P1dB characteristic and the linearity of the IP3 characteristic instead of damaging the gain of the wireless FM broadcast signal, .
상기 목적을 달성하기 위한 본 발명에 따른 선형성 개선을 위한 수신증폭기회로는, FM 라디오 방송신호를 수신하여 증폭하기 위하여 자동이득조정회로를 포함하는 수신증폭기회로에 있어서, 상기 수신증폭기회로의 소자 중에서 트랜지스터의 에미터나 소스단에 가변인덕터회로를 포함한다.According to another aspect of the present invention, there is provided a receiving amplifier circuit for improving linearity, the receiving amplifier circuit including an automatic gain adjusting circuit for receiving and amplifying an FM radio broadcasting signal, And a variable inductor circuit at the emitter or source end thereof.
또한, 본 발명의 다른 실시예에 따른 선형성 개선을 위한 수신증폭기회로의 상기 가변인덕터회로는, 인덕터와 저항을 병렬로 연결한 회로에 인덕터와 가변캐패시터를 직렬로 연결된 회로가 병렬로 연결된다.Further, in the variable inductor circuit of the receiving amplifier circuit for improving linearity according to another embodiment of the present invention, a circuit in which an inductor and a resistor are connected in parallel and a circuit in which an inductor and a variable capacitor are connected in series are connected in parallel.
상기 자동이득조정회로는 상기 수신증폭기회로 의하여 신호가 증폭된 신호의 전계 강도의 세기가 검출하기 위한 신호검출회로와, 상기 신호검출회로에서 검출된 주파수 대역의 신호가 미리 설정된 값에 의하여 OP앰프회로를 통하여 감쇄기를 동작시켜서 입력되어지는 신호의 세기를 감쇄하게 된다.Wherein the automatic gain adjustment circuit comprises: a signal detection circuit for detecting an intensity of an electric field strength of a signal amplified by the receiving amplifier circuit; and a signal detection circuit for detecting a signal of a frequency band detected by the signal detection circuit, The attenuator is operated to attenuate the intensity of the input signal.
본 발명에 따르면, 무선 FM 방송신호의 전계강도 세기에 따라 캐패시턴스 값이 변화하면서 증폭기 회로를 통과하는 신호의 퇴화를 불러 일으켜 이득을 낮추고 P1dB의 특성을 개선하여 회로의 안정성을 향상하고 이로 인해 IP3 특성이 개선되어 지며, IP3 특성이 개선되어짐으로 인하여 선형성이 증가하고 신호의 세기가 큰 지역에서 혼선이 들어오는 것을 방지할 수 있는 효과가 있다.According to the present invention, the capacitance value changes according to the intensity of the electric field strength of a wireless FM broadcast signal, causing a degradation of the signal passing through the amplifier circuit, thereby lowering the gain and improving the characteristics of P1dB to improve the stability of the circuit. And the IP3 characteristic is improved, thereby improving the linearity and preventing the cross-talk from occurring in an area having a large signal intensity.
본 발명에 따르면, 안테나 수신기에 입력되는 신호의 전계강도 세기가 미세하거나 큰 경우가 혼재되어 있는 복잡한 실제상황에서도 선형성을 나타내는 P1dB 특성 및 IP3의 특성을 동시에 개선할 수 있기 때문에 신호의 세기가 큰 방송신호 뿐만 아니라 신호의 크기가 미세한 방송신호 역시도 청취가 가능한 효과가 있다.According to the present invention, since the P1dB characteristic and the IP3 characteristic, which exhibit linearity, can be simultaneously improved even in a complex real situation where the field intensity intensity of a signal input to the antenna receiver is mixed or mixed, Not only a signal but also a broadcast signal having a minute signal size can be heard.
첨부의 하기 도면들은, 발명의 상세한 설명과 함께 본 발명의 기술적 사상을 이해시키기 위한 것이므로, 본 발명은 하기 도면에 도시된 사항에 한정 해석되어서는 아니 된다.
도 1은 일반적인 안테나 수신기의 블록 다이어그램을 나타낸 도면이다.
도 2는 도 1의 FM 라디오 방송신호를 증폭하는 수신증폭기회로에 대한 상세도이다.
도 3a는 종래기술에 따른 도 2의 선형성(P1dB, IP3)을 개선한 수신증폭기회로이다.
도 3b는 도 3a에 도시된 수신증폭기회로의 입력 IP3특성을 나타낸 도면이다.
도 3c는 도 3a에 도시된 수신증폭기회로의 이득 값을 나타낸 도면이다.
도 4a는 도 1의 자동이득조정회로가 포함된 FM 라디오 방송신호를 증폭하는 수신증폭기회로이다.
도 4b는 도 4a에 도시된 자동이득조정회로가 포함된 FM 라디오 방송신호를 증폭하는 수신증폭기회로의 이득 변화를 나타낸 도면이다.
도 5a는 본 발명에 따른 가변인덕터회로를 트랜지스터의 에미단에 연결한 수신증폭기회로의 구성도이다.
도 5b는 스미스차트상에서 인덕터 값의 변화에 따른 임피던스 특성도를 나타낸 도면이다.
도 5c는 스미스차트상에서 인덕터와 가변캐페시터를 직렬로 연결한 가변인덕터회로의 가변캐패시터 값을 변화시켰을 경우의 임피던스 특성도를 나타낸 도면이다.
도 5d는 도 5a에 도시된 본 발명에 따른 수신증폭기회로의 트랜지스터에 연결된 가변인덕터회로에 따른 선형성 지수인 이득 변화를 나타낸 도면이다.
도 5e는 도 5a에 도시된 수신증폭기회로의 트랜지스터에 연결된 가변인덕터회로의 가변캐패시터 값의 변화에 따른 선형성 중 이득 특성에 대한 시뮬레이션 결과를 나타낸 도면이다.
도 5f는 도 5a에 도시된 수신증폭기회로의 트랜지스터에 연결된 가변인덕터회로의 가변캐패시터 값의 변화에 따른 선형성 중 IP3의 특성에 대한 시뮬레이션 결과를 나타낸 도면이다.BRIEF DESCRIPTION OF THE DRAWINGS The accompanying drawings, which are included to provide a further understanding of the invention and are incorporated in and constitute a part of this application, illustrate embodiments of the invention and, together with the description, serve to explain the principles of the invention.
1 is a block diagram of a general antenna receiver.
2 is a detailed view of a receiving amplifier circuit for amplifying the FM radio broadcasting signal of FIG.
FIG. 3A is a receive amplifier circuit that improves the linearities P1dB and IP3 of FIG. 2 according to the prior art.
3B is a diagram illustrating input IP3 characteristics of the receiving amplifier circuit shown in FIG. 3A.
3C is a diagram showing gain values of the receiving amplifier circuit shown in FIG. 3A.
4A is a receiving amplifier circuit for amplifying an FM radio broadcasting signal including the automatic gain adjusting circuit of FIG.
4B is a diagram illustrating a gain change of a receiving amplifier circuit for amplifying an FM radio broadcasting signal including the automatic gain adjusting circuit shown in FIG. 4A.
5A is a configuration diagram of a receiving amplifier circuit in which a variable inductor circuit according to the present invention is connected to an emitter terminal of a transistor.
5B is a diagram showing impedance characteristics according to a change in inductor value on a Smith chart.
5C is a diagram showing impedance characteristics when a variable capacitor value of a variable inductor circuit in which an inductor and a variable capacitor are connected in series on a Smith chart is changed.
FIG. 5D is a diagram illustrating a gain change, which is a linearity index according to a variable inductor circuit connected to a transistor of a receiving amplifier circuit according to the present invention shown in FIG. 5A.
5E is a graph showing simulation results of gain characteristics during linearity according to changes in variable capacitor values of the variable inductor circuit connected to the transistors of the receiving amplifier circuit shown in FIG. 5A.
FIG. 5F is a graph showing a simulation result of characteristics of IP3 among the linearity according to the change of the variable capacitor value of the variable inductor circuit connected to the transistor of the receiving amplifier circuit shown in FIG. 5A.
이하, 첨부된 도면을 참조하여 본 발명의 구성을 상세히 설명하기로 한다. Hereinafter, the configuration of the present invention will be described in detail with reference to the accompanying drawings.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어는 사전적인 의미로 한정 해석되어서는 아니 되며, 발명자는 자신의 발명을 최선의 방법으로 설명하기 위해 용어의 개념을 적절히 정의할 수 있다는 원칙에 입각하여, 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야 한다.Prior to this, the terms used in the specification and claims should not be construed in a dictionary sense, and the inventor may, on the principle that the concept of a term can be properly defined in order to explain its invention in the best way And should be construed in light of the meanings and concepts consistent with the technical idea of the present invention.
따라서, 본 명세서에 기재된 실시예 및 도면에 도시된 구성은 본 발명의 바람직한 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 표현하는 것은 아니므로, 본 출원 시점에 있어 이들을 대체할 수 있는 다양한 균등물과 변형예들이 존재할 수 있음을 이해하여야 한다.Therefore, the embodiments shown in the present specification and the drawings are only exemplary embodiments of the present invention, and not all of the technical ideas of the present invention are presented. Therefore, various equivalents It should be understood that water and variations may exist.
도 5a는 본 발명에 따른 가변인덕터회로를 트랜지스터의 에미단에 연결한 수신증폭기회로의 구성도이고, 도 5b는 스미스차트상에서 인덕터 값의 변화에 따른 임피던스 특성도를 나타낸 도면이며, 도 5c는 스미스차트상에서 인덕터와 가변캐페시터를 직렬로 연결한 가변인덕터회로의 가변 캐패시턴스 값을 변화시켰을 경우의 임피던스 특성도를 나타낸 도면이다. 5A is a diagram illustrating a receiving amplifier circuit in which a variable inductor circuit according to the present invention is connected to an emitter terminal of a transistor. FIG. 5B is a diagram showing an impedance characteristic according to a change in inductor value on a Smith chart, FIG. 5 is a graph showing impedance characteristics when a variable capacitance value of a variable inductor circuit in which an inductor and a variable capacitor are connected in series on a chart is changed.
도면에 도시된 바와 같이, 도 5a는 종래의 기술로 소개된 도 4a의 자동이득조정회로를 갖는 FM 수신증폭기회로 중에서 본 발명의 기술적 특징에 의하여, 본 발명에 따른 선형성 개선을 위한 수신증폭기회로는, FM 라디오 방송신호를 수신하여 증폭하기 위하여 자동이득조정회로(2)를 포함하는 수신증폭기회로(1)에 있어서, 상기 수신증폭기회로(1)의 소자 중에서 트랜지스터(100)의 에미터나 소스단에 가변인덕터회로(200)를 연결한다.As shown in the figure, FIG. 5A shows a conventional FM receiving amplifier circuit having the automatic gain adjustment circuit of FIG. 4A, which is introduced in the prior art. According to technical features of the present invention, a receiving amplifier circuit for linearity improvement according to the present invention (1) comprising an automatic gain control circuit (2) for receiving and amplifying an FM radio broadcast signal, characterized in that the receiver amplifier circuit (1) comprises an amplifier circuit The
상기 가변인덕터회로(200)는, 상기 트랜지스터(100)의 에미터나 소스단에 저항(201)과 인덕터(202)를 병렬로 연결한 회로에 부가하여 인덕터(203)와 가변캐패시터(204)를 직렬로 연결한 회로를 병렬로 연결한다.The
상기 자동아득조정회로(2)는, 상기 수신증폭기회로(1)의 트랜지스터(100)의 출력단에 연결되어 트랜지스터(100)를 통과하여 증폭된 신호의 전계강도에 대한 세기를 검출하는 신호검출회로(300)와, 상기 수신증폭기회로(1)에 입력되는 신호의 세기가 미약한 경우인 -11dBm ~ -3dBm인 경우에 미리 설정된 값에 따라 동작되어 트랜지스터(100)의 에미터나 소스단에 연결되는 가변인덕터회로(200)의 가변캐패시터(204)에 대한 캐패시턴스값을 증가시켜 수신증폭기회로 자체의 선형성을 증가시키거나, 또는 상기 수신증폭기회로(1)에 입력되는 신호의 세기가 일정한 범위를 초과하여 증가하는 경우 즉 입력되는 신호의 세기가 0dBm ~ 10dBm인 경우에는 미리 설정된 값에 따라 동작되어 트랜지스터(100)의 입력단에 병렬로 연결되어 상기 수신증폭기회로(1)의 트랜지스터(100)에 입력되는 신호의 세기를 감쇄시키는 감쇄기(500)를 구동하는 OP앰프회로(400)로 이루어진다.The automatic
즉, 상기 수신증폭기회로(1)에 입력되는 신호의 세기가 큰 경우와 미세한 약한 경우가 혼재되어 있는 실제 전계상황에서 신호의 세기가 미세한 약한 신호의 감쇄율이 도 3a의 종래 기술에 비하여 보다 적어지기 때문에 신호의 세기가 미세한 경우인 약한 방송신호에 대한 신호청취율이 증가할 수 있음을 알 수 있다. That is, the attenuation ratio of the weak signal, in which the intensity of the signal is fine, in the actual electric field in which the intensity of the signal inputted to the receiving
본 발명에 따른 선형성을 개선하기 위하여 자동이득조정회로(2)를 갖는 FM 수신증폭기회로(1)는, 수신증폭기회로(1) 중에서 트랜지스터(100)의 에미터나 소스단과 연결되는 가변인덕터회로(200)의 소자 중에서 상기 가변캐패시터(204)의 변화에 의하여 자동적으로 신호의 퇴화(degeneration)를 발생시킴으로써 이득이 감소하는 대신에 안정도 지수인 P1dB와 선형성 지수인 IP3의 성능이 향상되어 수신증폭기회로(1)의 선형성을 획기적으로 개선시킬 수 있기 때문에, 즉, 안테나 수신기에 입력되는 신호의 전계강도 세기가 미세하거나 큰 경우가 혼재되어 있는 복잡한 실제상황에서도 선형성을 나타내는 P1dB 특성 및 IP3의 특성을 동시에 개선할 수 있기 때문에 신호의 세기가 큰 방송신호 뿐만 아니라 신호의 크기가 미세한 방송신호 역시도 청취가 가능한 효과가 있다.An FM receiving
보다 상세하게는. 도 5b 및 도 5c에 도시된 바와 같이, 어느 한 주파수 대역인 98MHz에서의 상기 가변인덕터회로(200)에 있어서 인덕터(고정값)(203)와 직렬로 연결되는 가변캐패시터(204)에 대한 임피던스 값은, 도 5b의 스미스차트상에서 인덕터의 값(X)의 변화에 따른 임피던스 특성값과 도 5C와 같이 가변캐패시터의 캐패시턴스 값이 32pF ~ 120pF으로 변화될 경우에 스미스차트상에서 나타나는 임피던스 특성값이 동일함을 알 수 있기 때문에, 따라서 이와 같은 원리를 적용하여 본 발명에 따른 가변인덕터회로(200)를 이루고 있는 가변캐패시터(204)와 인덕터(고정값)(203)를 직렬로 연결한 회로와 종래기술과 같이 단순히 고정된 값을 갖는 저항(201)과 인덕터(202)를 병렬로 연결한 회로에 병렬로 연결하여 변화되는 상기 가변캐패시터(204)의 캐패시턴스 값에 의하여 수신증폭기회로(1)의 선형특성이 개선되는 효과가 있다. More specifically, As shown in FIGS. 5B and 5C, the impedance value of the
도 5a에 도시된 선형성 개선을 위하여 자동이득조정회로(2)를 포함하는 FM 수신증폭기회로(1)의 동작원리는, 도 1에 도시된 안테나 수신기에 의하여 수신되는 방송신호를 청취하는 경우에, 도 1에 도시된 안테나를 통하여 입력되는 신호의 전계강도가 증가하게 되면 본 발명에 따른 도 5a의 수신증폭기회로(1)의 트랜지스터(100)에 의하여 입력되는 신호가 증폭되고, 상기 트랜지스터(100)의 출력단에 연결된 신호검출회로(300)에 의하여 트랜지스터(100)를 통과하여 증폭된 신호의 전계강도에 대한 세기가 검출된다. The operating principle of the FM receiving
상기 신호검출회로(300)에 의하여 검출된 신호의 세기가 미약한 경우로써. 전계강도의 세기가 -11dBm ~ -3dBm인 경우에는, 기 설정된 값에 따라 OP앰프회로(400)가 동작되어 OP앰프회로(400)로부터 출력되는 회로의 출력값이 종래 기술인 도 3a와는 다르게 감쇄기(500)가 동작하기 이전에 수신증폭기회로(1)의 트랜지스터(100) 에미터나 소스단에 연결되는 가변인덕터회로(200)의 가변캐패시터(204)의 캐패시턴스값을 증가시킴으로써 수신증폭기회로(1) 자체의 선형성을 증가시킨다. When the intensity of the signal detected by the
반면에, 상기 신호검출회로(300)에 의하여 검출된 신호의 세기가 강한(큰) 경우로써. 입력되는 신호의 세기가 일정한 범위를 초과하여 증가하는 경우 즉 입력되는 신호의 세기가 0dBm ~ 10dBm인 경우에는 기 설정된 값에 따라 OP앰프회로(400)가 동작되어 OP앰프회로(400)로부터 출력되는 회로의 출력값이 OP앰프회로(400)에 연결되며 상기 수신증폭기회로(1)의 트랜지스터(100)의 입력단에 병렬로 연결되는 감쇄기(500)를 구동하여 상기 수신증폭기회로(1)의 트랜지스터(100)로 입략되어지는 신호의 세기를 감쇄시킨다.On the other hand, when the intensity of the signal detected by the
즉, 본 발명에 따른 도 5a에 도시된 선형성 개선을 위한 이득조정회로(2)를 포함하는 FM 수신증폭기회로(1)는, 입력되는 FM 방송신호에 대한 전계강도의 세기가 일정한 범위 내에서는 선형성을 개선하고, 입력되는 신호의 세기가 일정한 범위를 초과하여 증가하는 경우에는 상기 자동이득조정회로(2)를 미리 설정된 값에 의하여 동작되는 OP앰프회로(400)를 통하여 트랜지스터(100)의 입력단에 병렬로 연결되는 감쇄기를 동작시켜서 입력되는 신호의 세기를 감쇄시킨다. That is, the FM receiving
도 5d는 도 5a에 도시된 증폭기 회로의 동작에 따른 선형성을 설명하기 위한 이득 특성도를 나타낸 도면이다.5D is a diagram illustrating a gain characteristic diagram for explaining the linearity according to the operation of the amplifier circuit shown in FIG. 5A.
도면에 도시된 바와 같이, 본 발명에 따르면, 도 3a에 따른 도 3b에 도시된 종래의 기술에 비교해 볼 때, 본 발명은 도 5d와 같이 감쇄기가 동작하기 전에 입력되는 신호의 세기가 -11dBm ~ -3dBm인 경우에 미리 설정된 값에 따른 OP앰프회로가 동작하여 트랜지스터의 에미터나 소스단에 연결되는 가변인덕터회로의 캐패시턴스 값을 증가시켜 증폭기 회로 자체의 선형성을 증가시키고, 감쇄기가 동작하는 구간은 입력되는 신호의 세기가 0dBm ~ 10dBm인 경우인 높은 신호세기 구간부터 동작하므로 즉, 입력되는 신호의 세기가 큰 경우와 미세한 경우가 혼재되어 있는 실제 전계상황에서 신호의 세기가 미세한 약한 신호의 감쇄율이 도 3a의 종래 기술에 비하여 보다 적어지기 때문에 신호의 세기가 미세한 경우인 약한 방송신호에 대한 신호청취율이 증가할 수 있음을 알 수 있다.As shown in the figure, according to the present invention, compared with the conventional technique shown in FIG. 3B according to FIG. 3A, the present invention is characterized in that the intensity of a signal input before the attenuator operates as shown in FIG. 5D is -11 dBm- -3 dBm, the OP amplifier circuit according to the preset value operates to increase the capacitance value of the variable inductor circuit connected to the emitter or the source terminal of the transistor to increase the linearity of the amplifier circuit itself, The intensity of the input signal is high and the attenuation ratio of the weak signal having a small signal intensity in the actual electric field in which the intensity of the input signal is very large is mixed with the intensity of the input signal is in the range of 0 dBm to 10 dBm 3a, the signal reception rate for a weak broadcast signal, which is a case where the signal intensity is minute, can be increased Able to know.
또한 전체적으로 신호의 세기가 미세한 방송신호만 있는 지역에서도 수신증폭기회로(1) 중에서 트랜지스터(100)의 에미터나 소스단에 연결되는 가변 인덕터회로(200)의 가변캐페시터(204)에 대한 캐패시턴스 값을 변화시킴으로써 상기 가변인덕터회로(200)의 전체적인 인덕턴스 값을 종래기술인 도 3a에 비하여 낮은 값으로 설정함으로써 이득이 증가하기 때문에 미세한 방송신호에 대한 청취율을 향상시킬 수 있는 효과가 있다. The capacitance value of the
도 5e는 도 5a에 도시된 수신증폭기회로(1) 중에서 트랜지스터(100)의 에미단에 연결된 가변인덕터회로(200)의 가변캐패시터(204)의 캐패시턴스값의 변화에 따른 선형성 중 수신증폭기회로(1)의 이득 특성에 대한 시뮬레이션 결과를 나타낸 도면이고, 도 5f는 도 5a에 도시된 수신증폭기회로(1) 중에서 트랜지스터(100)의 에미단에 연결된 가변인덕터회로(200)의 가변캐패시터(204)의 캐패시턴스값의 변화에 따른 선형성 중 수신증폭기회로(1)의 IP3 특성에 대한 시뮬레이션 결과를 나타낸 도면이다.5E is a diagram showing the relationship between the linearity of the capacitance value of the
도 5e에 도시된 바와 같이 어느 한 고정된 주파수인 98MHz에서 수신증폭기회로(1) 트랜지스터(100)의 에미터 또는 소스단에 연결된 가변인덕터회로(200)의 가변캐패시터(204) 값의 변동에 따른 수신증폭기회로(1)의 이득 특성을 나타낸 그래프로서, 트랜지스터(100)에 연결된 가변인덕터회로(200)의 가변캐패시터(204)의 캐패시턴스값이 증가함에 따라 이득이 점점 감소함을 알 수 있다. 또한 도 5f에 도시된 바와 같이 어느 한 출력값에 대하여 수신증폭기회로(1) 트랜지스터(100)의 에미터 또는 소스단에 연결된 가변인덕터회로(200)의 가변캐패시터(204)의 캐패시턴스값의 변동에 따른 수신증폭기회로(1)의 IP3 특성을 나타낸 그래프로서, 트랜지스터(100)의 에미터 또는 소스단에 연결된 가변인덕터회로(200)의 가변캐패시터(204)의 캐패시턴스값이 증가함에 따라 수신증폭기회로(1)의 IP3 값이 점점 증가함을 알 수 있다.As shown in FIG. 5E, at a fixed frequency of 98 MHz, depending on the variation of the value of the
따라서, 본 발명에 따른 도 5d내지 5f에 도시된 바와 같은 시뮬레이션 결과로 부터 트랜지스터(100)의 에미터 또는 소스단에 연결된 가변인덕터회로(200)의 가변캐패시터(204)의 캐패시턴스값의 증가되는 변화에 따라 어느 한 주파수에서 출력값에 대하여 이득은 감소하면서 IP3 값은 증가되어 선형성이 개선됨을 알 수 있다.5D to 5F according to the present invention, an increase in the capacitance value of the
이상, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명의 기술적 사상은 이러한 것에 한정되지 않으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해, 본 발명의 기술적 사상과 하기되는 특허청구범위의 균등범위 내에서 다양한 수정 및 변형 실시가 가능할 것이다.While the present invention has been described with reference to the exemplary embodiments and the drawings, it is to be understood that the technical scope of the present invention is not limited to these embodiments and that various changes and modifications will be apparent to those skilled in the art. Various modifications and variations may be made without departing from the scope of the appended claims.
1 : 수신증폭기회로 2 : 자동이득조정회로
10, 100 : 트랜지스터 20 : 인덕터회로
30, 300 : 신호검출회로 40, 400 : OP앰프회로
50, 500 : 감쇄기 200 : 가변인덕터회로
201 : 저항 202, 203 : 인덕터
204 : 가변캐패시터1: Receive amplifier circuit 2: Automatic gain adjustment circuit
10, 100: transistor 20: inductor circuit
30, 300:
50, 500: attenuator 200: variable inductor circuit
201:
204: variable capacitor
Claims (5)
상기 수신증폭기회로의 소자 중에서 트랜지스터의 에미터나 소스단에 가변인덕터회로가 구비되며,
상기 가변인덕터회로는, 상기 트랜지스터의 에미터나 소스단에 병렬로 각각 연결되는 저항 및 인덕터 및 가변캐패시터와 인덕터가 직렬로 구비되는 회로가 상기 트랜지스터의 에미터나 소스단에 병렬로 연결되며,
상기 트랜지스터의 에미터 또는 소스단에 연결된 가변인덕터회로의 가변캐패시터에 대한 캐패시턴스값의 증가되는 변화에 따라 어느 한 주파수에서 출력값에 대하여 이득은 감소하면서 IP3값은 증가되어 선형성이 개선되는 것을 특징으로 하는 선형성 개선을 위한 수신증폭기회로.1. A receive amplifier circuit for linearity improvement comprising an automatic gain adjustment circuit for receiving and amplifying an FM radio broadcast signal,
Among the elements of the receiving amplifier circuit, a variable inductor circuit is provided at an emitter or a source terminal of a transistor,
Wherein the variable inductor circuit includes a resistor and an inductor connected in parallel to an emitter or a source terminal of the transistor and a circuit in which a variable capacitor and an inductor are serially connected in parallel to an emitter or a source terminal of the transistor,
The gain is reduced with respect to the output value at a certain frequency according to an increase in the capacitance value of the variable capacitor of the variable inductor circuit connected to the emitter or the source terminal of the transistor and the IP3 value is increased to improve the linearity Receiver amplifier circuit for linearity improvement.
상기 트랜지스터의 입력단에 병렬로 연결되어 상기 수신증폭기회로의 트랜지스터에 입력되는 신호의 세기를 감쇄시키는 감쇄기와, 상기 수신증폭기회로의 트랜지스터의 출력단에 연결되어 트랜지스터를 통과하여 증폭된 신호의 전계강도에 대한 세기를 검출하는 신호검출회로 및 상기 신호검출회로 에서 출력되는 신호의 세기가 미약한 경우인 상기 트랜지스터에 입력되는 신호의 세기가 -11dBm ~ -3dBm인 경우에 상기 트랜지스터의 에미터나 소스단에 연결되는 가변인덕터회로를 구동시키거나, 또는 상기 신호검출회로에서 출력되는 신호의 세기가 일정한 범위를 초과하여 증가하는 경우인 상기 트랜지스터에 입력되는 신호의 세기가 0dBm ~ 10dBm인 경우에 상기 트랜지스터의 입력단에 병렬로 연결되는 감쇄기를 구동하는 OP앰프회로로 이루어지는 것을 특징으로 하는 선형성 개선을 위한 수신증폭기회로.2. The automatic gain adjustment circuit according to claim 1,
An attenuator connected in parallel to an input terminal of the transistor for attenuating the intensity of a signal input to the transistor of the receiving amplifier circuit; and an attenuator connected to an output terminal of the receiving amplifier circuit, A signal detection circuit for detecting the intensity of the input signal and a signal input to the transistor when the intensity of the signal output from the signal detection circuit is weak is -11 dBm to -3 dBm, Wherein when the intensity of a signal input to the transistor is 0 dBm to 10 dBm when the intensity of a signal output from the signal detection circuit is increased beyond a predetermined range by driving the variable inductor circuit, And an OP amplifier circuit for driving an attenuator connected to the Receiving amplifier circuit for improving linearity of the gong.
상기 트랜지스터에 입력되는 신호의 세기가 -11dBm ~ -3dBm인 경우에 미리 설정된 값에 따른 OP앰프회로가 동작하여 감쇄기가 동작하기 전에 트랜지스터의 에미터 또는 소스단에 연결되는 가변인덕터회로의 가변캐패시터에 대한 캐패시턴스 값을 증가시켜 수신증폭기회로 자체의 선형성을 증가시키고, 상기 트랜지스터에 입력되는 신호의 세기가 0dBm ~ 10dBm인 경우에는 OP앰프회로가 감쇄기를 구동시켜서 상기 트랜지스터에 입력되는 신호의 세기를 감쇄시키는 것을 특징으로 하는 선형성 개선을 위한 수신증폭기회로.The method according to claim 1,
When the intensity of a signal input to the transistor is in the range of -11 dBm to -3 dBm, an OP amplifier circuit according to a predetermined value operates, and the variable capacitor of the variable inductor circuit connected to the emitter or the source terminal of the transistor before the attenuator operates Increases the linearity of the receiving amplifier circuit itself by increasing the capacitance value, and when the intensity of the signal input to the transistor is 0 dBm to 10 dBm, the OP amplifier circuit drives the attenuator to attenuate the intensity of the signal input to the transistor Wherein the receiving amplifier circuit comprises:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160058194A KR101764296B1 (en) | 2016-05-12 | 2016-05-12 | Receiving Amplifier Circuit For Improving Linearity |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160058194A KR101764296B1 (en) | 2016-05-12 | 2016-05-12 | Receiving Amplifier Circuit For Improving Linearity |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101764296B1 true KR101764296B1 (en) | 2017-08-03 |
Family
ID=59655353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160058194A KR101764296B1 (en) | 2016-05-12 | 2016-05-12 | Receiving Amplifier Circuit For Improving Linearity |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101764296B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006033664A (en) * | 2004-07-21 | 2006-02-02 | Renesas Technology Corp | Amplifier employing variable impedance element and radio communications apparatus |
| KR100978663B1 (en) * | 2008-09-24 | 2010-08-30 | 삼성전기주식회사 | Pre-agc circuit, and television tuner |
-
2016
- 2016-05-12 KR KR1020160058194A patent/KR101764296B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006033664A (en) * | 2004-07-21 | 2006-02-02 | Renesas Technology Corp | Amplifier employing variable impedance element and radio communications apparatus |
| KR100978663B1 (en) * | 2008-09-24 | 2010-08-30 | 삼성전기주식회사 | Pre-agc circuit, and television tuner |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8217723B2 (en) | Low noise amplifier circuit | |
| US20090124227A1 (en) | Automatic gain control circuit | |
| US8698560B2 (en) | Variable-gain low noise amplifier | |
| CA2442332A1 (en) | Variable gain low-noise amplifier for a wireless terminal | |
| CN102647155A (en) | Variable gain amplifier | |
| US9184718B2 (en) | Gain control circuit, communication device, electronic appliance, and gain control method | |
| KR19990053981A (en) | Gain Control Circuit of Low Noise Amplifier | |
| KR101941435B1 (en) | Receiving Amplifier Circuit For Improving Linearity | |
| US9673769B2 (en) | Variable gain circuit and tuner system provided with same | |
| KR101764296B1 (en) | Receiving Amplifier Circuit For Improving Linearity | |
| CN205232164U (en) | Broadband high -gain flatness power amplifier | |
| JP2011199648A (en) | Variable-gain attenuator | |
| CN109067413B (en) | Ultrashort wave channel receiver with high dynamic range | |
| US10348251B2 (en) | Power supply circuit | |
| KR100238727B1 (en) | Apparatus for removinf intermodulation in radio communication system and method thereof | |
| KR101768358B1 (en) | High-Efficiency High-Integrated Receiver | |
| KR101089930B1 (en) | Input circuit of receiving system | |
| JP2001111369A (en) | Gain control amplifier circuit and mixer circuit, and receiver and transmitter using these circuits | |
| CN202353599U (en) | Adjacent-channel interference restraining circuit for microwave transceivers | |
| US10164578B2 (en) | Frequency selective low noise amplifier circuit | |
| US7386293B2 (en) | Receiving circuit | |
| KR20010084821A (en) | receiving device of base station in mobile communication system | |
| CN116582144A (en) | Power self-adaptive link distribution front-end receiving assembly | |
| JPH05259770A (en) | Radio receiver | |
| US9755586B2 (en) | Radiofrequency power limiter, and associated radiofrequency emitter and/or receiver chain and low-noise amplifying stage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |