KR101752408B1 - nitride semiconductor device and method for forming cleavage plane of the same - Google Patents

nitride semiconductor device and method for forming cleavage plane of the same Download PDF

Info

Publication number
KR101752408B1
KR101752408B1 KR1020100016615A KR20100016615A KR101752408B1 KR 101752408 B1 KR101752408 B1 KR 101752408B1 KR 1020100016615 A KR1020100016615 A KR 1020100016615A KR 20100016615 A KR20100016615 A KR 20100016615A KR 101752408 B1 KR101752408 B1 KR 101752408B1
Authority
KR
South Korea
Prior art keywords
ridge
cleavage plane
inducing structure
cleavage
forming
Prior art date
Application number
KR1020100016615A
Other languages
Korean (ko)
Other versions
KR20110097009A (en
Inventor
방규현
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020100016615A priority Critical patent/KR101752408B1/en
Publication of KR20110097009A publication Critical patent/KR20110097009A/en
Application granted granted Critical
Publication of KR101752408B1 publication Critical patent/KR101752408B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18344Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] characterized by the mesa, e.g. dimensions or shape of the mesa
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

벽개면 유도 구조물을 갖는 질화물 반도체 소자 및 그의 벽개면 형성 방법에 관한 것으로, 기판과, 기판 위에 형성되는 제 1 반도체층과, 제 1 반도체층 위에 형성되는 활성층과, 활성층 위에 형성되고 소정영역에 리지(ridge)가 형성되며 리지의 일측 영역에 벽개면 유도 구조물이 형성되는 제 2 반도체층과, 리지 위에 형성되는 전극을 포함하여 구성될 수 있다.A nitride semiconductor device having a cleavage plane induction structure and a method of forming a cleavage plane thereof, the nitride semiconductor device including a substrate, a first semiconductor layer formed on the substrate, an active layer formed on the first semiconductor layer, a ridge A second semiconductor layer on which a cleavage plane inducing structure is formed on one side of the ridge, and an electrode formed on the ridge.

Description

질화물 반도체 소자 및 그의 벽개면 형성 방법{nitride semiconductor device and method for forming cleavage plane of the same}[0001] The present invention relates to a nitride semiconductor device and a method of forming a cleavage plane thereof,

본 발명은 질화물 반도체 소자에 관한 것으로, 특히 벽개면 유도 구조물을 갖는 질화물 반도체 소자 및 그의 벽개면 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a nitride semiconductor device, and more particularly, to a nitride semiconductor device having a cleavage plane induction structure and a method of forming a cleavage plane thereof.

일반적으로, 반도체 레이저 소자의 레이저광은 광통신, 다중통신, 우주통신과 같은 곳에서 현재 실용화되어가고 있다.Generally, laser light of a semiconductor laser device is being put to practical use in places such as optical communication, multiple communication, and space communication.

이러한 반도체 레이저 소자는 광 통신 등과 같은 통신분야나 컴팩 디스크 플레이어(CDP; Compact Disk Player)나 디지털 다기능 디스크 플레이어(DVDP; Digital Versatile Disk Player) 등과 같은 장치에서 데이터의 전송이나 기록 및 판독을 위한 수단으로써 널리 사용되고 있다.Such a semiconductor laser device is used as a means for transferring, recording, and reading data in a communication field such as optical communication or an apparatus such as a compact disk player (CDP) or a digital versatile disk player (DVDP) Widely used.

그 중에서도 질화물(Nitrides) 반도체 레이저 소자는 천이 방식이 레이저 발진 확률이 높은 직접 천이형이고, 청색 레이저 발진이 가능하다는 특성 때문에 특히 주목되고 있다.Among them, a nitride semiconductor laser device is of particular interest because of its direct transition type in which the transition method has a high probability of laser oscillation and is capable of blue laser oscillation.

반도체 레이저 소자는 기본적으로 n형 질화물 반도체층과 p형 질화물 반도체층 사이에, 다층 양자 우물 구조(MQW : Multi-Quamtum-Well)의 InGaN으로 이루어지는 활성층을 가지는 구조를 가지고 있으며, 파장의 증감은 InGaN 활성층의 In조성비를 증감하는 것으로 결정된다.The semiconductor laser device basically has a structure having an active layer made of InGaN of a multi-layered quantum well (MQW) structure between an n-type nitride semiconductor layer and a p-type nitride semiconductor layer, It is determined to increase or decrease the In composition ratio of the active layer.

이러한, 반도체 레이저 소자는 사파이어 혹은 GaN 기판 면상에, n형 질화물 반도체층, 활성층, p형 질화물 반도체층이 순서로 형성되고, p형 질화물 반도체층 일부에 리지 스프라이프(ridge stripe)가 형성되는 구조를 가지고 있다.Such a semiconductor laser device has a structure in which an n-type nitride semiconductor layer, an active layer and a p-type nitride semiconductor layer are sequentially formed on a sapphire or GaN substrate surface and a ridge stripe is formed in a part of the p- Lt; / RTI >

레이저 소자 각각의 막에 사용되어지는 재료의 조건은 캐리어(전자와 정공)를 활성층에 가두어 반전분포 상태를 얻기 위하여, 반도체층 재료의 에너지 간격(Eg)은 활성층의 에너지 간격보다 크게 해야 하고, 또한 빛을 활성층에 가두기 위하여, 반도체층의 재료의 굴절률은 활성층 재료의 굴절률보다 작게 할 수 있다.The conditions of the material used for each of the laser devices are such that the energy gap Eg of the semiconductor layer material must be larger than the energy gap of the active layer in order to confine carriers (electrons and holes) in the active layer to obtain an inversion distribution state, In order to confine light in the active layer, the refractive index of the material of the semiconductor layer can be made smaller than the refractive index of the active layer material.

현재 가장 널리 쓰이고 있는 N형 반도체 층은 Si 불순물이 주입된 GaN 또는 AlxGa1-xN 으로 이루어져 있으며, 활성층 구조는 양자 우물 (Quantum well, QW)층과 양자 배리어(Quantum barrier,QB)층을 수차례 반복적으로 겹쳐 형성된 다중 양자 우물(Multi-quantum well,MQW)층이다.The most widely used N-type semiconductor layer is composed of GaN or AlxGa1-xN doped with Si impurities. The active layer structure includes a quantum well (QW) layer and a quantum barrier (QB) Layer is a multi-quantum well (MQW) layer.

양자 우물층의 재료성분은 주로 InxGa1-xN (0<x≤1)이며, 양자 배리어층 성분은 양자 우물층보다 In 조성이 낮은 InyGa1-yN(0≤y<1, x>y)으로 이루어졌다.The material composition of the quantum well layer is mainly composed of InxGa1-xN (0 < x < 1) and the quantum barrier layer constituent is composed of InyGa1-yN (0? Y <1, x> y) having a lower In composition than the quantum well layer .

P형 반도체 층은 Mg 불순물이 주입된 GaN 또는 AlxGa1-xN 으로 이루어져 있으며, 각각의 반도체층은 GaN 그리고 AlxGa1-xN을 반복적으로 성장 시키는 초격자구조, 혹은 GaN 또는 AlxGa1-xN 의 벌크(Bulk) 형태의 단일막으로 구성되어 있다.The P-type semiconductor layer is made of GaN or AlxGa1-xN doped with Mg impurities. Each semiconductor layer is composed of a superlattice structure for repeatedly growing GaN and AlxGa1-xN, or a bulk structure of GaN or AlxGa1-xN As shown in Fig.

최근 광 스토리지의 장치의 대용량화 및 고집적 기록/재생에 대한 수요와 관심이 높아지면서 이에 대한 많은 연구가 이루어지고 있다. Recently, as the demand and interest for large-capacity and highly integrated recording / reproducing of optical storage devices have increased, much research has been conducted.

광 스토리지의 기록밀도를 늘이기 위하여 GaN계 반도체를 기반으로 하는 405nm이하의 단파장을 가지는 광픽업용 반도체 레이저 소자에 대한 기술과, 기록과 재생을 위하여 펄스 구동시 300mW급 이상의 고출력 레이저 소자의 개발을 위한 연구들이 진행 중이다.In order to increase the recording density of optical storage, there is a technology for a semiconductor laser device for optical pickup having a short wavelength of 405 nm or shorter based on a GaN semiconductor and a technique for development of a high power laser device of 300 mW or higher in pulse driving for recording and reproduction Studies are underway.

일반적으로 이러한 고출력의 레이저 소자는 전방 벽개면(Facet) 부분을 통해 레이저가 방출되는 과정에서 레이저의 일부 에너지가 전방 벽개면에 흡수되면서 열화가 자주 발생한다.Generally, in such a high output laser device, some energy of the laser is absorbed to the forward cleavage surface during the emission of the laser through facet portion of the front, and deterioration occurs frequently.

그리고, 이러한 이유로 인해 전방 벽개면은 COD(Catastropic Optical Damage)를 겪게 되며, 결국은 전방 벽개면의 손상 및 파손으로 이어져 레이저 소자의 신뢰성 및 수명을 단축시키는 결과를 초래하게 된다.For this reason, the front cleavage surface undergoes a catastrophic optical damage (COD), which eventually leads to damage and breakage of the front cleavage surface, resulting in shortening the reliability and lifetime of the laser device.

본 발명의 목적은 벽개변 유도 구조물을 이용하여 윈도우 영역의 크기를 일정하게 유지하며 칩바의 형태로 질화물 반도체 소자를 안정적으로 쉽게 분리할 수 있는 질화물 반도체 소자 및 그의 벽개면 형성 방법을 제공하는데 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a nitride semiconductor device capable of stably and easily separating a nitride semiconductor device in the form of a chip bar while maintaining the size of a window region constant using a wall modification inducing structure and a method of forming a cleavage surface thereof.

본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않는 또 다른 기술적 과제들은 아래의 기재들로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.It is to be understood that both the foregoing general description and the following detailed description are exemplary and explanatory and are not intended to limit the invention to the precise forms disclosed. .

본 발명에 따른 질화물 반도체 소자는, 기판과, 기판 위에 형성되는 제 1 반도체층과, 제 1 반도체층 위에 형성되는 활성층과, 활성층 위에 형성되고 소정영역에 리지(ridge)가 형성되며 리지의 일측 영역에 벽개면 유도 구조물이 형성되는 제 2 반도체층과, 리지 위에 형성되는 전극을 포함하여 구성될 수 있다.A nitride semiconductor device according to the present invention comprises a substrate, a first semiconductor layer formed on the substrate, an active layer formed on the first semiconductor layer, a ridge formed on the active layer, A second semiconductor layer on which a cleavage plane inducing structure is formed, and an electrode formed on the ridge.

그리고, 벽개면 유도 구조물은 리지의 높이와 동일한 높이를 가질 수 있으며, 벽개면 유도 구조물은 제 2 반도체층 상부면 중 벽개면에 인접한 영역 위에 위치할 수 있다.The cleavage plane inducing structure may have a height equal to the height of the ridge, and the cleavage plane inducing structure may be located on a region of the upper surface of the second semiconductor layer adjacent to the cleavage plane.

그리고, 벽개면 유도 구조물은 상부면적이 벽개면 방향으로 갈수록 좁아질 수 있으며, 벽개면과 동일한 표면 상에 위치하는 제 1 측면과, 제 1 측면과 서로 마주보며 평행한 제 2 측면과, 제 1, 제 2 측면에 대해 수직하고 제 1, 제 2 측면과 연결되는 제 3 측면과, 제 3 측면과 서로 마주보며 제 2 측면에서 제 1 측면 방향으로 갈수록 제 3 측면과의 간격이 점점 좁아지도록 제 1, 제 2 측면과 연결되는 제 4 측면을 포함할 수도 있다.The cleavage plane inducing structure may have a first side located on the same surface as the cleavage plane, a second side parallel to and opposite to the first side, and a second side opposite to the first side, A third side surface that is perpendicular to the side surface and is connected to the first side and the second side surface; and a third side surface facing the third side surface and being spaced apart from the second side surface toward the first side surface, And a fourth side connected to the two side surfaces.

여기서, 벽개면 유도 구조물은 리지와 동일한 물질로 이루어지고, 벽개면 유도 구조물의 상부에는 절연막 또는 금속막이 형성될 수도 있다.Here, the cleavage plane inducing structure is made of the same material as the ridge, and an insulating film or a metal film may be formed on the cleavage plane inducing structure.

그리고, 벽개면 유도 구조물은 적어도 하나의 리지당 하나씩 배치될 수 있으며, 리지의 상부면은 리지 표면 일부가 노출되도록 윈도우(window)가 형성되고 벽개면 유도 구조물은 윈도우와 동일한 선상에 위치할 수 있다.The cleavage surface inducing structures may be disposed one at a time, and a top surface of the ridge may be formed to expose a part of the ridge surface, and the cleavage surface inducing structure may be positioned on the same line as the window.

본 발명에 따른 질화물 반도체 소자 및 그의 벽개면 형성 방법은 기판 위에 제 1 반도체층, 활성층, 제 2 반도체층을 포함하는 에피층을 형성하는 단계와, 에피층의 리지영역과 벽개면 유도 구조물 영역에 금속 전극을 형성하는 단계와, 금속 전극을 마스크로 에피층을 소정 깊이로 식각하여 리지와 벽개면 유도 구조물을 형성하는 단계와, 리지 및 벽개면 유도 구조물을 포함한 에피층 전면에 절연막을 형성하는 단계와, 절연막을 식각하여 리지 및 벽개면 유도 구조물 위에 형성된 금속 전극을 노출시키는 단계와, 금속 전극을 식각하여 리지의 일부가 노출되는 윈도우(window)를 형성하고 벽개면 유도 구조물을 노출시키는 단계와, 벽개면 유도 구조물을 따라, 절단 공정을 수행하여 벽개면을 형성하는 단계를 포함하여 이루어질 수 있다.The nitride semiconductor device and the method of forming a cleavage surface thereof according to the present invention include the steps of forming an epitaxial layer including a first semiconductor layer, an active layer, and a second semiconductor layer on a substrate; forming an epitaxial layer on the ridge region and the cleavage- Forming a ridge and a cleavage surface inducing structure by etching the epitaxial layer to a predetermined depth using the metal electrode as a mask; forming an insulating film on the entire surface of the epi layer including the ridge and cleavage surface inducing structure; Etching the metal electrode to expose a metal electrode formed on the ridge and cleavage surface induction structure; etching the metal electrode to form a window to expose a portion of the ridge and exposing the cleavage surface inducing structure; And forming a cleavage surface by performing a cutting process.

여기서, 벽개면 유도 구조물의 상부면은 정삼각형, 이등변삼각형, 직각삼각형, 둔각삼각형 중 어느 하나이거나, 또는 이들로부터 선택된 2개의 삼각형이 서로 마주보는 형상일 수 있다.Here, the top surface of the cleavage plane inducing structure may be any one of an equilateral triangle, an isosceles triangle, a right triangle, an obtuse triangle, or a shape in which two triangles selected therefrom face each other.

본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시 예들의 상세한 설명을 통해 명백해질 것이다.Other objects, features and advantages of the present invention will become apparent from the detailed description of embodiments with reference to the accompanying drawings.

본 발명에 따른 질화물 반도체 소자 및 그의 벽개면 형성 방법은 다음과 같은 효과가 있다.The nitride semiconductor device according to the present invention and the method for forming the cleavage plane thereof have the following effects.

본 발명은 레이저 다이오드의 칩바 제작 공정 시, 윈도우 영역을 일정한 크기로 분리하여 낼 수 있는 방법으로서, 광특성 및 신뢰성 특성의 산포를 효과적으로 줄여 레이저 다이오드를 수율의 저하 없이, 대량으로 생산 할 수 있는 장점이 있다.Disclosed is a method for separating a window region into a predetermined size in a process of manufacturing a laser diode chip bar. The method can effectively reduce scattering of optical characteristics and reliability characteristics, and can produce a laser diode in a large quantity without deteriorating the yield. .

또한, 윈도우 구조를 가지는 고출력 레이저 다이오드의 벽개면 형성시 일정한 윈도우 영역을 가지는 벽개면 형성을 쉽게 할 수 있다.Further, when the cleavage plane of the high power laser diode having the window structure is formed, the cleavage plane having a constant window area can be easily formed.

그리고, 리지 형성 공정에서, 동시에 벽개면 유도 구조물이 형성됨으로 인하여 추가적인 공정이 필요하지 않아 간단하게 일정한 크기의 윈도우를 형성할 수 있다.Further, in the ridge forming process, since the cleavage surface inducing structure is formed at the same time, no additional process is required, and a window of a predetermined size can be simply formed.

이러한 특성으로 인하여 레이저 다이오드의 칩바 제작 공정시 윈도우 영역이 정상적으로 형성되지 않아 발생할 수 있는 신뢰성 특성의 산포의 증가나, 수율 저하를 효과적으로 막을 수 있어 대량생산에 용이하게 된다.These characteristics make it possible to effectively prevent the increase in the scattering of the reliability characteristics and the reduction in the yield, which may occur due to the failure to form the window region normally during the chip bar manufacturing process of the laser diode, thereby facilitating mass production.

도 1a 내지 도 1k는 윈도우 구조를 형성하는 리지형 레이저 다이오드의 제조 공정 순서를 보여주는 단면도 및 평면도
도 2a 내지 도 2c는 반도체 레이저 소자의 칩바 분할 공정을 보여주는 평면도
도 3a 내지 도 3c는 크랙에 의한 벽개면의 탈선을 보여주는 도면
도 4a 내지 도 4c는 벽개면 탈선시 비정상적인 윈도우 영역의 형성을 보여주는 도면
도 5a 내지 도 5k는 본 발명에 따른 윈도우 구조를 형성하는 리지형 레이저 다이오드의 제조 공정 순서를 보여주는 단면도 및 평면도
도 6a 내지 도 6c는 본 발명에 따른 반도체 레이저 소자의 칩바 분할 공정을 보여주는 평면도
도 7은 본 발명에 따른 반도체 레이저 소자의 리지 단면 확대도
도 8a 내지 도 8c는 본 발명에 따른 벽개면의 형성과정을 보여주는 도면
Figs. 1A to 1K are a cross-sectional view and a plan view showing a manufacturing process sequence of a ridge type laser diode forming a window structure
2A to 2C are plan views showing a process of dividing a semiconductor wafer into a chip bar
Figs. 3A to 3C are diagrams showing a deviation of a cleavage plane by cracks
Figs. 4A to 4C are diagrams showing the formation of an abnormal window region in cleavage plane derailment
FIGS. 5A to 5K are cross-sectional views and plan views showing a manufacturing process sequence of a ridge type laser diode forming a window structure according to the present invention.
6A to 6C are plan views showing a process of dividing a semiconductor chip of a semiconductor laser device according to the present invention;
Fig. 7 is an enlarged sectional view of the semiconductor laser device according to the present invention
8A to 8C are views showing a process of forming a cleavage surface according to the present invention

이하, 첨부도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

일반적으로, 반도체 레이저 소자의 경우, 전방 벽개면의 열화를 방지하기 위해서는, 반도체 레이저 소자의 전방 벽개면에 인접한 영역에 불순물 도핑을 통해 밴드갭을 증가시켜 전류 흐름을 최소화시키는 방법이 사용하였다.Generally, in the case of a semiconductor laser device, a method of minimizing the current flow by increasing the bandgap by doping the region adjacent to the front cleavage plane of the semiconductor laser device is used in order to prevent deterioration of the front cleavage plane.

그러나, 이러한 전방 벽개면 열화 방지방법은 기술적으로 어렵기 때문에, 반도체 레이저 소자의 전체적인 제조 과정을 복잡하게 만드는 경향이 있으며, 이러한 열화 방지방법을 이용하여 제조된 반도체 레이저 소자의 전방 벽개면 열화 방지효과는 충분하다고 할 수 없었다.However, since the method of preventing the front cleavage surface deterioration is technically difficult, there is a tendency to complicate the entire manufacturing process of the semiconductor laser device, and the effect of preventing the front cleavage surface deterioration of the semiconductor laser device manufactured using the deterioration preventing method is sufficient I could not say.

또한, 위와 같은 효과를 나타내기 위해서, 반도체 레이저 소자의 전방 벽개면에 인접한 영역의 p형 오믹 전극층을 에칭하여 전방 벽개면 상부에 전극이 없는 윈도우(window) 구조를 형성하여 전류흐름을 차단하는 방법도 있다.In order to exhibit the above effect, there is also a method of etching the p-type ohmic electrode layer adjacent to the front cleaved surface of the semiconductor laser device to form a window structure having no electrode on the front cleavage surface to block the current flow .

도 1a 내지 도 1k는 윈도우 구조를 형성하는 리지형 레이저 다이오드의 제조 공정 순서를 보여주는 단면도 및 평면도이다.1A to 1K are a cross-sectional view and a plan view showing a manufacturing process sequence of a ridge type laser diode forming a window structure.

먼저, 도 1a에 도시된 바와 같이, 에피 성장 방법에 의해서 레이저 다이오드 구조를 형성한 단결정 웨이퍼(10)을 준비한다.First, as shown in FIG. 1A, a single crystal wafer 10 having a laser diode structure is prepared by an epitaxial growth method.

이어, 도 1b에 도시된 바와 같이, 제 1 마스크층(20)를 웨이퍼(10) 위에 형성하고, 웨이퍼(10)의 리지 영역을 노출시킨다.1B, a first mask layer 20 is formed on the wafer 10 to expose the ridge region of the wafer 10.

그리고, 도 1c에 도시된 바와 같이, 노출된 리지 영역을 포함한 전면에 p형 오믹 전극 형성을 위한 금속 전극층을 형성하고, 리프트 오프 공정으로 리지 영역에 금속 전극(30)을 형성한다.1C, a metal electrode layer for forming a p-type ohmic electrode is formed on the entire surface including the exposed ridge region, and a metal electrode 30 is formed in the ridge region by a lift-off process.

이어, 도 1d에 도시된 바와 같이, 금속 전극(30)을 마스크로 웨이퍼를 소정 깊이로 건식식각하여 리지(ridge)를 형성한다.Next, as shown in FIG. 1D, the wafer is dry-etched to a predetermined depth using the metal electrode 30 as a mask to form a ridge.

다음, 도 1e에 도시된 바와 같이, 리지를 포함한 전면에 절연막(40)을 CVD법 혹은 PVD법으로 형성한다.Next, as shown in FIG. 1E, an insulating film 40 is formed on the entire surface including the ridge by a CVD method or a PVD method.

그리고, 도 1f에 도시된 바와 같이, 절연막(40) 위에 포토레지스트층(50)을 형성하여 하드 베이킹(hard baking)한 후, 도 1g에 도시된 바와 같이, 포토레지스트층(50)을 건식식각하여 리지 영역의 절연막(40)을 노출시킨다.1F, a photoresist layer 50 is formed on the insulating layer 40 and hard baked. Thereafter, as shown in FIG. 1G, the photoresist layer 50 is dry-etched, Thereby exposing the insulating film 40 of the ridge region.

이어, 도 1h에 도시된 바와 같이, 노출된 절연막(40)을 에치-백(etch-back)하여 리지 영역의 금속 전극(30)을 노출시킨 다음, 도 1i에 도시된 바와 같이, 리지 영역에 윈도우(window)를 형성하기 위하여, 리지의 윈도우 영역이 노출되도록 제 2 마스크층(60)을 형성한다.1H, the exposed insulating film 40 is etched-back to expose the metal electrode 30 in the ridge region, and then, as shown in FIG. 1I, In order to form a window, a second mask layer 60 is formed to expose the window region of the ridge.

그리고, 도 1j에 도시된 바와 같이, 노출된 윈도우 영역의 금속 전극을 습식식각으로 제거하여, 웨이퍼(10)의 리지를 노출시킨 다음, 도 1k에 도시된 바와 같이, 남아잇는 제 2 마스크층(60)을 제거하면, 리지 상부의 전극은 부분적으로 제거된 윈도우 영역을 형성할 수 있다.Then, as shown in FIG. 1J, the metal electrode of the exposed window region is removed by wet etching to expose the ridge of the wafer 10, and then, as shown in FIG. 1K, the remaining second mask layer 60 are removed, the electrode on the ridge can form a partially removed window region.

이와 같이, 리지 상부의 윈도우 구조를 형성하고, 이후 일반적인 레이저 다이오드의 공정을 거침으로써, 반도체 레이저 소자를 제작할 수 있다.In this manner, a semiconductor laser device can be manufactured by forming a window structure on the ridge top and then passing through a general laser diode process.

도 2a 내지 도 2c는 반도체 레이저 소자의 칩바 분할 공정을 보여주는 평면도이다.2A to 2C are plan views showing a process of dividing a semiconductor chip into semiconductor chips.

도 2a에 도시된 바와 같이, 리지가 단결정 웨이퍼의 일 방향으로 일정 간격을 가지고 나란히 형성되고, 각 리지의 상부에는 p형 전극 패드가 형성되어 있으며, 윈도우 영역은 p형 전극 패드들 사이에 형성되고 있다.As shown in FIG. 2A, the ridges are formed side by side at regular intervals in one direction of the single crystal wafer, a p-type electrode pad is formed on each ridge, and a window region is formed between the p-type electrode pads have.

그리고, 도 2b에 도시된 바와 같이, 단결정 웨이퍼의 한쪽을 스크라이빙(scribing) 방법을 통해 스크래치(scratch)를 형성한다.Then, as shown in FIG. 2B, one of the single crystal wafers is scratched by a scribing method.

이 때, 형성되는 스크래치는 서로 인접한 p형 전극 패드들 사이의 중앙을 통과하도록 해야 한다.At this time, the formed scratch must pass through the center between the adjacent p-type electrode pads.

그 이유는 p형 전극 패드들 사이에 형성된 윈도우 영역을 절반으로 나누어, 2개의 칩바의 윈도우 영역이 되기 때문이다.The reason for this is that the window region formed between the p-type electrode pads is divided into half, resulting in a window region of two chip bars.

이후, 도 2c에 도시된 바와 같이, 브레이킹(breaking) 방법을 통해 웨이퍼를 절단하면, 벽개면이 형성되고, 다수의 칩바들이 형성된다.Thereafter, as shown in FIG. 2C, when the wafer is cut through the breaking method, a cleavage plane is formed, and a plurality of chip bars are formed.

이와 같이, 분리된 칩바는 리지 상부에 p형 오믹 전극이 형성되지 않은 윈도우 영역이 존재하고, 이 영역은 앞/뒤에 위치하는 칩바와 함께 분할되어진다.As described above, in the separated chip bar, there is a window region in which a p-type ohmic electrode is not formed in the upper portion of the ridge, and this region is divided together with the chip bars positioned in the front and back.

이처럼, 윈도우 구조를 채용한 레이저 다이오드의 경우, 전방 벽개면의 상부는 p형 컨택 에피층이 노출되어 있고, p형 오믹 전극은 일정한 거리를 떨어져서 리지 상부에만 형성되어 있다.As described above, in the case of the laser diode employing the window structure, the p-type contact epi layer is exposed at the upper part of the front cleavage surface, and the p-type ohmic electrode is formed only at the upper part of the ridge with a certain distance.

이러한 방법으로 형성된 반도체 레이저 소자의 경우, 윈도우 영역을 앞/뒤 칩바가 서로 반씩 공유하여 벽개면이 형성되어야 일정한 특성을 가지는 반도체 레이저 다이오드를 제작할 수 있다.In the case of a semiconductor laser device formed by such a method, a semiconductor laser diode having constant characteristics is required to form a cleaved surface by sharing the front and rear chip bars halfway with each other in the window region.

그러나, 이러한 구조의 레이저 다이오드는 윈도우 영역의 분할이 앞/뒤 칩바에 의해 절반씩 분할되기가 매우 어렵다.However, in the laser diode having such a structure, it is very difficult for the division of the window region to be divided in half by the front and rear chip bars.

스크라이빙법에 의해 정확히 정가운데의 영역에 스크래치를 내어 칩바를 분할하더라도, 벽개면 형성시 벽개 진행 방향의 탈선이 발생하기 때문이다.This is because, even if the chip bar is divided by scratching the area of the center by the scribing method, the delamination in the direction of the cleavage progression occurs when the cleavage plane is formed.

이러한 탈선의 원인은 여러 가지가 있는데, 그 중 대표적인 탈선의 현상이 사선 크랙(crack)이다.There are various causes of such deviation. Among them, a typical deviation is a slanting crack.

도 3a 내지 도 3c는 크랙에 의한 벽개면의 탈선을 보여주는 도면이다.Figs. 3A to 3C are views showing delamination of a cleavage plane by a crack. Fig.

도 3a는 사선 크랙에 의해 레이저 다이오드의 칩바 제작 공정이 제대로 수행되지 않는 경우를 보여주는 도면이다.3A is a view showing a case where a chip bar manufacturing process of a laser diode is not properly performed due to a skewed crack.

일반적으로 완성된 웨이퍼는 여러 종류의 크랙이 발생하는데, 도 3a와 같이, 사선 크랙이 나타날 수 있다.Generally, various kinds of cracks are generated in the finished wafer, and as shown in Fig. 3A, a skewed crack may appear.

이렇게 웨이퍼의 각 부분에 발생된 사선 크랙은 벽개면 형성 과정시 탈선을 유도하는 원인으로 작용한다.In this way, the slanting cracks generated in each part of the wafer cause the derailment in the cleavage plane forming process.

벽개면 형성시, 스크래치 부분에서부터 벽개가 진행되어 스크래치 반대편으로 계속적으로 진행되지만, 중간에 사선크랙을 만나면 벽개면의 진행방향이 탈선을 하게 된다.When the cleavage surface is formed, the cleavage proceeds from the scratch portion to the opposite side of the scratch. However, when the cleavage crack is encountered in the middle, the cleavage direction of the cleavage surface is deviated.

이때, 발생되는 탈선의 크기는 제어가 불가능하며, 제조된 칩바 역시 단차를 포함하고 있어 윈도우 영역이 발생하지 않는 칩바가 생길 수 있다.At this time, the size of the generated deviations is not controllable, and the manufactured chip bar also includes a step, so that a chip bar in which a window area does not occur may occur.

도 3b는 사선 크랙에 의한 단차가 발생된 칩바를 보여주는 사진으로서, 도 3b와 같이, 사선 크랙이 있는 부위에서 벽개면이 방향이 꺽이면서 탈선이 되어 오른쪽 부분의 레이저 다이오드에는 윈도우 영역이 존재하지 않게 된다.FIG. 3B is a photograph showing a chip bar in which a step due to an oblique crack is generated. As shown in FIG. 3B, a cleavage plane is deviated in a direction where the cleavage plane is bent in a region where there is a slanting crack, .

또한, 도 3c는 스크래치의 시작점에서부터 발생된 탈선의 모식도를 나타내었다.FIG. 3C shows a schematic diagram of a deviation generated from the start point of the scratch.

스카라이빙법에 의해서 웨이퍼의 한쪽 면 스크래치를 형성하고, 정확히 그 형성된 스크래치 끝단에서 원하는 방향인 직선으로 향하지 않고 결정방향을 따라 탈선했다가 직선으로 진행하여 벽개면이 형성되는 경우가 존재한다.There is a case where a single side surface scratch of the wafer is formed by the scarification method and the cleaved surface is formed by deviating along the crystal direction without going straight to the desired direction at the end of the formed scratch and proceeding in a straight line.

벽개면의 가상선 (ii)는 정상적인 형태이나 (i)나 (iii)는 비정상적으로 발생한 형태이다.The hypothetical line (ii) of the cleavage plane is a normal form, but (i) or (iii) occurs abnormally.

크랙의 존재 유무와 상관없이, 스크래치 끝단에서 발생되는 탈선의 경우에도 그 크기의 제어가 불가능하며, 한쪽으로 치우쳐져 벽개면이 형성될 수 있다.Regardless of the presence or absence of a crack, it is impossible to control the size of a deviation occurring at the end of the scratch, and the cleavage plane can be formed by being biased to one side.

상기의 원인으로 탈선이 발생되는 경우, 윈도우 영역의 크기가 전/후 칩바가 다르게 형성이 될 수 있다.In the case where a deviation occurs due to the above-mentioned reason, the size of the window region may be differently formed before and after the chip bar.

도 4a 내지 도 4c는 벽개면 탈선시 비정상적인 윈도우 영역의 형성을 보여주는 도면으로서, 도 4a는 윈도우 영역을 확대한 사진이고, 예상 벽개면 형성 라인을 보여주고 있다.FIGS. 4A to 4C are diagrams showing the formation of an abnormal window region in the cleavage plane cleavage. FIG. 4A is an enlarged view of the window region and shows the predicted cleavage plane formation line.

도 4a와 같이, (i)와 (ii)는 가상적인 벽개면 형성 라인을 나타내는데, (i)의 경우, 윈도우 영역의 중앙을 향해 벽개가 이루어진 것이고, (ii)의 경우 상기 원인에 의해 비정상적으로 벽개가 이루어지는 벽개면 형성 예상 라인이다.As shown in FIG. 4A, (i) and (ii) show a virtual cleavage plane forming line, in the case of (i), a cleavage is made toward the center of the window region. In case (ii) Is a predicted line of cleavage formation.

(i)의 경우, 도 4b와 같이, 전/후 칩바의 리지영역 상부에 윈도우 영역이 일정한 크기로 분할되어 있다.(i), as shown in FIG. 4B, the window region is divided into a predetermined size above the ridge region of the front / rear chip bar.

하지만, (ii)의 방향으로 진행된 벽개면은 도 4c와 같은 형태로 윈도우가 형성이 되어 전/후 칩바의 윈도우 영역의 크기가 달라지고, 심한 경우 한쪽 면은 윈도우 영역이 발생되지 않는 경우가 생긴다.However, the cleavage plane proceeding in the direction of (ii) has a window formed in a shape as shown in FIG. 4C, so that the size of the window region of the front / rear chip bar is varied, and in some cases, the window region is not generated on one side.

이러한 문제점들로 인하여, 비정상적으로 윈도우 영역이 분할되어 윈도우 영역이 없거나 윈도우 영역의 크기가 크고 혹은 작은 영역이 발생할 수 있다.Due to these problems, the window region may be abnormally divided to cause the window region to be absent or the window region to have a large or small size.

이러한 현상은 고출력 레이저 다이오드의 신뢰성 특성의 산포를 증가시키고, 윈도우 영역의 크기가 길게 형성되는 경우, 칩의 광특성이 불균일해지는 현상을 야기시켜 수율을 저해하는 요인으로 작용되어 개선이 필요한 실정이다.This phenomenon increases scattering of the reliability characteristics of the high power laser diode and causes a phenomenon in which the optical characteristics of the chip become uneven when the size of the window region is formed to be long, which is a factor that hinders the yield and needs improvement.

벽개면을 한쪽에 치우지지 않고 균일하게 형성시키기 위해서, 리지 주변에 반도체 공정을 통해 홈을 내어 벽개면을 유도하는 방법과 스크라이빙시 일정한 간격으로 웨이퍼 벽개면 방향으로 홈을 내어 벽개방향을 유도하는 방법이 있으나, 이는 일반적인 공정 이외에 추가적인 공정이 필요로 하는 단점이 있다.In order to form the cleavage plane uniformly without cleaving the cleavage plane, there is a method of inducing the cleavage plane by grooving around the ridge through a semiconductor process, and a method of inducing cleavage direction by making a groove in the cleavage direction of the wafer at regular intervals during scribing , Which has the disadvantage that additional processing is required in addition to the general process.

본 발명은 윈도우 구조를 채용한 리지형 레이저 다이오드의 윈도우 영역의 크기를 일정하게 유지하며, 칩바의 형태로 분리하고 일정한 특성을 가지는 레이저 다이오드를 제조할 수 있다.The present invention can manufacture a laser diode having a constant window area size of a ridge type laser diode employing a window structure, and separating the ridge type laser diode into a chip bar shape and having constant characteristics.

또한, 본 발명은 리지 주변에 홈을 내기 위한 추가적인 반도체 공정 없이, 기존 공정 방법을 그대로 사용하며, 벽개면의 방향을 유도할 수 있는 구조물을 형성하여, 칩바 제작 공정시, 전/후 칩바가 일정한 윈도우 영역을 분할하여 유지할 수 있는 리지형 레이저 다이오드의 제작 방법이다.In addition, the present invention provides a method of manufacturing a semiconductor device, which uses a conventional process method as it is without any additional semiconductor process for forming a groove around the ridge and forms a structure capable of guiding the direction of the cleaved surface, Type laser diode in which a region can be divided and held.

그리고, 본 발명은 리지 식각시, 리지 좌측 혹은 우측에 벽개면 유도 구조물을 형성하여, 추가적인 공정없이 벽개면 형성시, 벽개 진행 방향을 일정하게 유도하여 윈도우 구조를 가지고 있는 리지형 레이저 다이오드의 윈도우 영역의 크기를 일정하게 유지하는 방법이다.According to the present invention, when a ridge is etched, a cleavage surface inducing structure is formed on the left or right side of the ridge, and the cleavage progression direction is constantly guided when the cleavage surface is formed without further processing, Is kept constant.

도 5a 내지 도 5k는 본 발명에 따른 윈도우 구조를 형성하는 리지형 레이저 다이오드의 제조 공정 순서를 보여주는 단면도 및 평면도이다.5A to 5K are cross-sectional views and plan views showing a manufacturing process sequence of a ridge type laser diode forming a window structure according to the present invention.

먼저, 도 5a에 도시된 바와 같이, 에피 성장 방법에 의해서 레이저 다이오드 구조를 형성한 단결정 웨이퍼(100)을 준비한다.First, as shown in FIG. 5A, a single crystal wafer 100 having a laser diode structure formed by an epitaxial growth method is prepared.

이어, 도 5b에 도시된 바와 같이, 제 1 마스크층(200)를 웨이퍼(100) 위에 형성하고, 웨이퍼(100)의 리지 영역과 벽개면 유도 구조물 영역을 노출시킨다.Next, as shown in FIG. 5B, a first mask layer 200 is formed on the wafer 100 to expose the ridge region of the wafer 100 and the cleavage plane inducing structure region.

그리고, 도 5c에 도시된 바와 같이, 노출된 리지 영역 및 벽개면 유도 구조물을 포함한 전면에 p형 오믹 전극 형성을 위한 금속 전극층을 형성하고, 리프트 오프 공정으로 리지 영역 및 벽개면 유도 구조물 영역 위에 금속 전극(300)을 형성한다.5C, a metal electrode layer for forming a p-type ohmic electrode is formed on the entire surface including the exposed ridge region and the cleavage plane inducing structure, and a metal electrode (not shown) is formed on the ridge region and cleavage plane inducing structure region by a lift- 300 are formed.

이어, 도 5d에 도시된 바와 같이, 금속 전극(300)을 마스크로 웨이퍼를 소정 깊이로 건식식각하여 리지(ridge)와 벽개면 유도 구조물을 형성한다.Next, as shown in FIG. 5D, the wafer is dry-etched to a predetermined depth using the metal electrode 300 as a mask to form a ridge and a cleavage surface inducing structure.

다음, 도 5e에 도시된 바와 같이, 리지 및 벽개면 유도 구조물을 포함한 전면에 절연막(400)을 CVD법 혹은 PVD법으로 형성한다.Next, as shown in FIG. 5E, an insulating film 400 is formed on the entire surface including the ridge and the cleavage plane inducing structure by a CVD method or a PVD method.

그리고, 도 5f에 도시된 바와 같이, 절연막(400) 위에 포토레지스트층(500)을 형성하여 하드 베이킹(hard baking)한 후, 도 5g에 도시된 바와 같이, 포토레지스트층(500)을 건식식각하여 리지 영역 및 벽개면 유도 구조물 영역의 절연막(400)을 노출시킨다.5F, a photoresist layer 500 is formed on the insulating layer 400 and then hard baked. Thereafter, as shown in FIG. 5G, the photoresist layer 500 is dry-etched, Thereby exposing the insulating film 400 in the ridge region and the cleavage plane inducing structure region.

이어, 도 5h에 도시된 바와 같이, 노출된 절연막(400)을 에치-백(etch-back)하여 리지 영역 및 벽개면 유도 구조물의 금속 전극(300)을 노출시킨 다음, 도 5i에 도시된 바와 같이, 리지 영역에 윈도우(window)를 형성하고 벽개면 유도 구조물을 노출시키기 위하여, 리지의 윈도우 영역과 벽개면 유도 구조물 영역이 노출되도록 제 2 마스크층(600)을 형성한다.5H, the exposed insulating layer 400 is etched back to expose the metal electrode 300 of the ridge region and the cleavage plane inducing structure. Then, as shown in FIG. 5I, A second mask layer 600 is formed to expose a window region of the ridge and a cleavage surface inducing structure region to form a window in the ridge region and expose the cleavage surface inducing structure.

그리고, 도 5j에 도시된 바와 같이, 노출된 윈도우 영역과 벽개면 유도 구조물 영역의 금속 전극을 습식식각으로 제거하여, 웨이퍼(100)의 리지와 벽개면 유도 구조물를 노출시킨 다음, 도 5k에 도시된 바와 같이, 남아 있는 제 2 마스크층(600)을 제거하면, 리지 상부에 윈도우와 그 주변에 위치한 벽개면 유도 구조물을 형성할 수 있다.As shown in FIG. 5J, the exposed window regions and the metal electrodes of the cleavage plane inducing structure region are removed by wet etching to expose the ridge of the wafer 100 and the cleavage plane inducing structure. Then, as shown in FIG. 5K , And the remaining second mask layer 600 is removed, a cleavage surface inducing structure located at and around the window can be formed on the ridge.

여기서, 본 발명의 벽개면 유도 구조물은 리지의 높이와 동일한 높이를 갖는데, 그 이유는 벽개면 유도 구조물과 리지 형성을 위한 식각 깊이가 동일하기 때문이다.Here, the cleavage plane inducing structure of the present invention has the same height as the height of the ridge because the cleavage plane inducing structure and etching depth for ridge formation are the same.

하지만, 경우에 따라서는 벽개면 유도 구조물과 리지의 높이가 서로 다를 수도 있다.However, in some cases, the height of the ridge may be different from that of the cleavage plane induction structure.

그리고, 벽개면 유도 구조물은 웨이퍼 상부면 중 벽개면에 인접한 영역 위에 위치하는데, 리지의 일측에 소정간격 떨어져 형성되고, 윈도우와 동일 선상에 위치하는 것이 바람직하다.The cleavage plane inducing structure is located on a region of the upper surface of the wafer adjacent to the cleavage plane, and is formed at a predetermined distance on one side of the ridge, and is preferably located on the same line as the window.

또한, 벽개면 유도 구조물은 상부면적이 벽개면 방향으로 갈수록 좁아지는 형상을 갖는다.Also, the cleavage plane inducing structure has a shape in which the upper surface area becomes narrower toward the cleavage plane direction.

즉, 벽개면 유도 구조물은, 벽개면과 동일한 표면 상에 위치하는 제 1 측면과, 제 1 측면과 서로 마주보며 평행한 제 2 측면과, 제 1, 제 2 측면에 대해 수직하고 제 1, 제 2 측면과 연결되는 제 3 측면과, 제 3 측면과 서로 마주보며 제 2 측면에서 제 1 측면 방향으로 갈수록 제 3 측면과의 간격이 점점 좁아지도록 제 1, 제 2 측면과 연결되는 제 4 측면을 가질 수 있다.That is, the cleavage plane inducing structure includes a first side located on the same surface as the cleavage plane, a second side parallel to and opposed to the first side, and a second side perpendicular to the first and second sides, And a fourth side connected to the first side and the second side so that the gap between the third side and the third side becomes gradually narrower from the second side toward the first side, have.

그리고, 벽개면 유도 구조물은 리지와 동일한 물질로 이루어질 수 있으며, 경우에 따라서는 다른 물질을 사용할 수도 있지만, 공정이 복잡해지는 단점이 있다.Further, the cleavage plane inducing structure can be made of the same material as the ridge, and in some cases, other materials can be used, but the process is complicated.

또한, 벽개면 유도 구조물의 상부에는 절연막 또는 금속막이 형성될 수 있는데, 공정시에 벽개면 유도 구조물 위에 형성되었던 절연막 또는 금속막이 완전히 제거되지 않았기 때문이다.Also, an insulating film or a metal film may be formed on the cleavage plane inducing structure, because the insulating film or the metal film formed on the cleavage plane inducing structure in the process is not completely removed.

하지만, 본 발명에서는 벽개면 유도 구조물 위에 형성되었던 절연막 또는 금속막을 완전히 제거할 필요는 없다.However, in the present invention, it is not necessary to completely remove the insulating film or the metal film formed on the cleavage plane inducing structure.

이어, 벽개면 유도 구조물은 하나의 리지당 하나 또는 다수의 리지당 하나씩 배치될 수 있다.The cleavage surface inducing structures may then be arranged one per ridge or one per multiple ridge.

그리고, 벽개면 유도 구조물의 상부면은 정삼각형, 이등변삼각형, 직각삼각형, 둔각삼각형 중 어느 하나이거나, 또는 이들로부터 선택된 2개의 삼각형이 서로 마주보는 형상을 가질 수 있다.And, the top surface of the cleavage plane inducing structure may be any one of an equilateral triangle, an isosceles triangle, a right triangle, and an obtuse triangle, or two triangles selected therefrom may face each other.

도 6a 내지 도 6c는 본 발명에 따른 반도체 레이저 소자의 칩바 분할 공정을 보여주는 평면도이고, 도 7은 본 발명에 따른 반도체 레이저 소자의 리지 단면 확대도이다.FIGS. 6A to 6C are plan views showing a process of dividing a semiconductor chip into semiconductor chips according to the present invention, and FIG. 7 is an enlarged sectional view of a semiconductor laser device according to the present invention.

도 6a 내지 도 6c는 웨이퍼의 한쪽면에 스크라이빙법을 통해 스크래치를 형성한 후 브레이킹법에 의해서 칩바로 분리하는 과정을 나타낸다.6A to 6C show a process of forming a scratch on one side of a wafer through a scribing method and then separating the chip directly by a breaking method.

도 6a는 완성된 웨이퍼에 일정 간격으로 벽개면 유도 구조물이 형성된 모습을 보여주고 있으며, 이 때, 형성된 벽개면 유도 구조물은 각각의 리지 좌측 혹은 우측에 존재하여 벽개면 형성시 발생할 수 있는 탈선을 다시 윈도영역의 중앙으로 유도하여 윈도우 영역의 전/후 칩바에 의해 일정하게 분할되도록 한다.6A shows a cleavage surface inducing structure formed on a completed wafer at regular intervals. At this time, the cleavage surface inducing structures formed on the left or right sides of each ridge, So that it is uniformly divided by the chip bar before and / or after the window area.

이러한 벽개면 유도 구조물은 각 리지당 1개씩 형성할 수 도 있으며, 2개 혹은 3개 이상의 리지당 1개가 형성될 수도 있다.These cleavage guide structures may be formed one per ridge, and one per two or three ridges.

도 6b와 도 6c는 본 발명의 벽개면 유도 구조물에 의해 탈선 없이 칩바 분할 공정이 진행된 모습을 보여주고 있다.6B and 6C show a process of dividing the chip bar without derailment by the cleavage surface guide structure of the present invention.

이와 같이, 본 발명으로 형성된 리지형 레이저 다이오드는 도 7에 도시된 바와 같이, 광출력부인 리지 하단은 기존과 동일하게 형성되어 있으며, 리지 주변부에는 벽개면 유도 구조물이 형성되어 있다.As shown in FIG. 7, the ridge type laser diode formed in accordance with the present invention has a ridge lower end, which is a light output portion, formed in the same manner as the conventional one, and a cleavage surface inducing structure is formed in the periphery of the ridge.

이 벽개면 유도 구조물은 전기적으로 차단되어 레이저 다이오드의 광출력 특성에는 영향을 미치지 않고, 단지 벽개면의 가이딩 역할을 하는 구조물로서 사용이 되어 진다.This cleavage plane induction structure is electrically disconnected and does not affect the optical output characteristics of the laser diode, but is used as a guiding structure for the cleavage plane.

그리고, 리지식각 과정에서 동일하게 형성된 리지 구조물은 식각된 리지의 높이와 동일한 높이로 식각이 되어있으며, 단지 형태가 벽개면의 진행방향에 대하여 점점 좁아지는 V자형이 기본이 되며 그 외의 모양은 자유롭게 변형이 가능하다.The ridge structure formed in the ridge etching process is etched at the same height as the height of the etched ridge. The V-shape, in which the shape gradually narrows with respect to the progress direction of the cleavage plane, This is possible.

도 8a 내지 도 8c는 본 발명에 따른 벽개면의 형성과정을 보여주는 도면이다.8A to 8C are views showing a process of forming a cleavage surface according to the present invention.

도 8a과 같이, 비정상적인 방향으로 벽개면이 형성되어 오는 경우, 도 8b와 같이, 벽개면 유도 구조물을 만나 구조물의 내측으로 방향이 꺽이게 되고, 이후 도 8c와 같이, 정상적으로 벽개면이 형성되어 진행되는 것이다.As shown in FIG. 8A, when a cleavage plane is formed in an abnormal direction, the cleavage plane inducing structure meets the cleavage plane inducing structure as shown in FIG. 8B, and the direction of the cleavage plane is bent toward the inside of the structure.

이를 통해 일정한 윈도우 영역을 가지는 고출력 레이저 다이오드의 제작이 가능하게 되며, 이를 통해 광출력 특성의 산포를 줄일 수 있으며, 또한 신뢰성 특성의 산포를 줄여 수율을 향상시키는 결과를 가져올 수 있다.This makes it possible to fabricate a high power laser diode having a constant window area, thereby reducing scattering of optical output characteristics and reducing scattering of reliability characteristics, thereby improving yield.

이상에서와 같이 본 발명은 레이저 다이오드의 칩바 제작 공정시, 윈도우 영역을 일정한 크기로 분리하여 낼 수 있는 방법으로, 광특성 및 신뢰성 특성의 산포를 효과적으로 줄여 레이저 다이오드를 수율의 저하없이 대량으로 생산 할 수 있는 장점이 있다.As described above, according to the present invention, a window region can be separated into a certain size in a process of manufacturing a chip bar of a laser diode. By effectively reducing scattering of optical characteristics and reliability characteristics, a laser diode can be mass- There are advantages to be able to.

또한, 윈도우 구조를 가지는 고출력 레이저 다이오드의 벽개면 형성시, 일정한 윈도우 영역을 가지는 벽개면 형성을 쉽게 할 수 있다.Further, when the cleavage plane of the high power laser diode having a window structure is formed, cleavage planes having a constant window area can be easily formed.

그리고, 리지형성 공정에서 동시에 벽개면 유도 구조물이 형성됨으로 인하여 추가적인 공정이 필요하지 않아 간단하게 일정한 크기의 윈도우를 형성할 수 있다.In addition, since the cleavage surface inducing structure is formed at the same time in the ridge forming process, a window having a constant size can be formed simply because no additional process is required.

따라서, 이러한 특성으로 인하여 본 발명은 레이저 다이오드의 칩바 제작 공정시 윈도우 영역이 정상적으로 형성되지 않아 발생할 수 있는 신뢰성 특성의 산포의 증가나, 수율 저하를 효과적으로 막을 수 있어 대량생산에 용이하게 된다.Therefore, due to these characteristics, the present invention can effectively prevent the increase in scattering of the reliability characteristics and the yield reduction that may occur due to the window region being not normally formed in the process of manufacturing the chip bar of the laser diode, thereby facilitating mass production.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the embodiments but should be determined according to the claims.

Claims (13)

기판;
상기 기판 위에 형성되는 제 1 반도체층;
상기 제 1 반도체층 위에 형성되는 활성층;
상기 활성층 위에 형성되고, 소정영역에 리지(ridge)가 형성되며, 상기 리지의 일측 영역에 벽개면 유도 구조물이 형성되는 제 2 반도체층; 그리고,
상기 리지 위에 형성되는 전극을 포함하여 구성되고,
상기 리지의 상부면은 리지 표면 일부가 노출되도록 윈도우(window)가 형성되고, 상기 벽개면 유도 구조물은 윈도우와 동일한 선상에 위치하는 것을 특징으로 하는 질화물 반도체 소자.
Board;
A first semiconductor layer formed on the substrate;
An active layer formed on the first semiconductor layer;
A second semiconductor layer formed on the active layer, wherein a ridge is formed in a predetermined region, and a cleavage plane inducing structure is formed in one side region of the ridge; And,
And an electrode formed on the ridge,
Wherein a top surface of the ridge is formed with a window to expose a part of the ridge surface, and the cleavage surface inducing structure is positioned on the same line as the window.
제 1 항에 있어서, 상기 벽개면 유도 구조물은 상기 리지의 높이와 동일한 높이를 갖는 것을 특징으로 하는 질화물 반도체 소자.The nitride semiconductor device according to claim 1, wherein the cleavage plane inducing structure has a height equal to a height of the ridge. 제 1 항에 있어서, 상기 벽개면 유도 구조물은 상기 제 2 반도체층 상부면 중 벽개면에 인접한 영역 위에 위치하는 것을 특징으로 하는 질화물 반도체 소자.The nitride semiconductor device according to claim 1, wherein the cleavage plane inducing structure is located on a region adjacent to the cleaved surface of the upper surface of the second semiconductor layer. 제 1 항에 있어서, 상기 벽개면 유도 구조물은 상부면적이 벽개면 방향으로 갈수록 좁아지는 것을 특징으로 하는 질화물 반도체 소자.The nitride semiconductor device according to claim 1, wherein the cleavage plane inducing structure is narrowed in the direction of the cleavage plane. 제 4 항에 있어서, 상기 벽개면 유도 구조물은,
상기 벽개면과 동일한 표면 상에 위치하는 제 1 측면;
상기 제 1 측면과 서로 마주보며 평행한 제 2 측면;
상기 제 1, 제 2 측면에 대해 수직하고, 상기 제 1, 제 2 측면과 연결되는 제 3 측면;
상기 제 3 측면과 서로 마주보며, 상기 제 2 측면에서 제 1 측면 방향으로 갈수록 상기 제 3 측면과의 간격이 점점 좁아지도록 상기 제 1, 제 2 측면과 연결되는 제 4 측면을 포함하는 것을 특징으로 하는 질화물 반도체 소자.
The apparatus of claim 4, wherein the cleavage plane inducing structure comprises:
A first side positioned on the same surface as the cleavage surface;
A second side opposite and parallel to the first side;
A third side perpendicular to the first and second sides and connected to the first and second sides;
And a fourth side facing the third side and connected to the first side and the second side so that a distance between the second side and the third side decreases gradually from the second side toward the first side. .
제 1 항에 있어서, 상기 벽개면 유도 구조물은 상기 리지와 동일한 물질로 이루어지는 것을 특징으로 하는 질화물 반도체 소자.The nitride semiconductor device according to claim 1, wherein the cleavage plane inducing structure is made of the same material as the ridge. 제 1 항에 있어서, 상기 벽개면 유도 구조물의 상부에는 절연막 또는 금속막이 형성되는 것을 것을 특징으로 하는 질화물 반도체 소자.The nitride semiconductor device according to claim 1, wherein an insulating film or a metal film is formed on the cleavage plane inducing structure. 제 1 항에 있어서, 상기 벽개면 유도 구조물은 적어도 하나의 리지당 하나씩 배치되는 것을 특징으로 하는 질화물 반도체 소자.The nitride semiconductor device according to claim 1, wherein the cleavage plane inducing structures are arranged one by one for at least one ridge. 삭제delete 기판 위에 제 1 반도체층, 활성층, 제 2 반도체층을 포함하는 에피층을 형성하는 단계;
상기 에피층의 리지영역과 벽개면 유도 구조물 영역에 금속 전극을 형성하는 단계;
상기 금속 전극을 마스크로 상기 에피층을 소정 깊이로 식각하여 리지와 벽개면 유도 구조물을 형성하는 단계;
상기 리지 및 벽개면 유도 구조물을 포함한 상기 에피층 전면에 절연막을 형성하는 단계;
상기 절연막을 식각하여 상기 리지 및 벽개면 유도 구조물 위에 형성된 금속 전극을 노출시키는 단계;
상기 금속 전극을 식각하여 상기 리지의 일부가 노출되는 윈도우(window)를 형성하고, 상기 벽개면 유도 구조물을 노출시키는 단계; 그리고,
상기 벽개면 유도 구조물을 따라, 절단 공정을 수행하여 벽개면을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 질화물 반도체 소자의 벽개면 형성 방법.
Forming an epi layer including a first semiconductor layer, an active layer, and a second semiconductor layer on a substrate;
Forming a metal electrode in the ridge region of the epi layer and the cleavage plane inducing structure region;
Forming a ridge and a cleavage plane inducing structure by etching the epi layer to a predetermined depth using the metal electrode as a mask;
Forming an insulating film on the entire surface of the epi layer including the ridge and cleavage plane inducing structure;
Exposing the metal electrode formed on the ridge and the cleavage plane inducing structure by etching the insulating film;
Etching the metal electrode to form a window that exposes a portion of the ridge, and exposing the cleavage surface inducing structure; And,
And forming a cleavage plane by performing a cutting process along the cleavage plane inducing structure.
제 10 항에 있어서, 상기 금속 전극을 마스크로 상기 에피층을 소정 깊이로 식각하여 리지와 벽개면 유도 구조물을 형성하는 단계에서,
상기 벽개면 유도 구조물과 상기 리지 형성을 위한 식각 깊이는 동일한 것을 특징으로 하는 질화물 반도체 소자의 벽개면 형성 방법.
The method according to claim 10, wherein in the step of forming the ridge and the cleavage plane inducing structure by etching the epi layer to a predetermined depth using the metal electrode as a mask,
Wherein the cleavage plane inducing structure and the etch depth for forming the ridge are the same.
제 10 항에 있어서, 상기 벽개면 유도 구조물은 상기 리지의 일측에 소정간격 떨어져 형성되고, 상기 윈도우와 동일 선상에 위치하는 것을 특징으로 하는 질화물 반도체 소자의 벽개면 형성 방법.11. The method according to claim 10, wherein the cleavage plane inducing structure is formed at a predetermined distance from one side of the ridge and is located on the same line as the window. 제 10 항에 있어서, 상기 벽개면 유도 구조물의 상부면은 정삼각형, 이등변삼각형, 직각삼각형, 둔각삼각형 중 어느 하나이거나, 또는 이들로부터 선택된 2개의 삼각형이 서로 마주보는 형상인 것을 특징으로 하는 질화물 반도체 소자의 벽개면 형성 방법.11. The nitride semiconductor device according to claim 10, wherein the top surface of the cleavage plane inducing structure is one of an equilateral triangle, an isosceles triangle, a right triangle, and an obtuse triangle, or two triangles selected therefrom face each other Method of forming a cleavage surface.
KR1020100016615A 2010-02-24 2010-02-24 nitride semiconductor device and method for forming cleavage plane of the same KR101752408B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100016615A KR101752408B1 (en) 2010-02-24 2010-02-24 nitride semiconductor device and method for forming cleavage plane of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100016615A KR101752408B1 (en) 2010-02-24 2010-02-24 nitride semiconductor device and method for forming cleavage plane of the same

Publications (2)

Publication Number Publication Date
KR20110097009A KR20110097009A (en) 2011-08-31
KR101752408B1 true KR101752408B1 (en) 2017-06-29

Family

ID=44932095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100016615A KR101752408B1 (en) 2010-02-24 2010-02-24 nitride semiconductor device and method for forming cleavage plane of the same

Country Status (1)

Country Link
KR (1) KR101752408B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318441A (en) 2001-07-24 2003-11-07 Nichia Chem Ind Ltd Semiconductor light emitting element
JP2008060478A (en) * 2006-09-01 2008-03-13 Matsushita Electric Ind Co Ltd Semiconductor laser device, and its manufacturing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318441A (en) 2001-07-24 2003-11-07 Nichia Chem Ind Ltd Semiconductor light emitting element
JP2008060478A (en) * 2006-09-01 2008-03-13 Matsushita Electric Ind Co Ltd Semiconductor laser device, and its manufacturing method

Also Published As

Publication number Publication date
KR20110097009A (en) 2011-08-31

Similar Documents

Publication Publication Date Title
US7157297B2 (en) Method for fabrication of semiconductor device
US20130161640A1 (en) Nitride semiconductor device
JP2002016312A (en) Nitride semiconductor element and its manufacturing method
JP2010267871A (en) Semiconductor laser, and method of manufacturing the same
JP2010199139A (en) Method of manufacturing semiconductor laser element
JP2005236109A (en) Nitride semiconductor light emitting element and its manufacturing method
US7183585B2 (en) Semiconductor device and a method for the manufacture thereof
JP2009004645A (en) Nitride-based semiconductor laser device and manufacturing method therefor
JPWO2008047751A1 (en) Nitride-based semiconductor laser device and manufacturing method thereof
JP4294077B2 (en) Manufacturing method of nitride semiconductor light emitting device
KR101752408B1 (en) nitride semiconductor device and method for forming cleavage plane of the same
JP2005322786A (en) Nitride semiconductor element and its manufacturing method
JP2005191547A (en) Semiconductor laser element and its manufacturing method
JP5079613B2 (en) Nitride-based semiconductor laser device and manufacturing method thereof
JP2007150376A (en) Nitride semiconductor light-emitting device, epi wafer and its manufacturing method, and epi wafer
JP5556922B2 (en) Manufacturing method of semiconductor laser
JP2008311547A (en) Semiconductor laser element, and manufacturing method
JP5277762B2 (en) Nitride semiconductor laser device manufacturing method and nitride semiconductor laser device
JP4502867B2 (en) Semiconductor laser device and manufacturing method of semiconductor laser device
JP4606809B2 (en) Semiconductor laser
JP2009059773A (en) Manufacturing method for semiconductor laser device
JP2007165760A (en) Semiconductor laser element
JP2001044568A (en) Light emitting element and manufacture thereof
KR20050001605A (en) Semiconductor Laser device and Producing Method Thereof
JP2000286446A (en) Nitride semiconductor device and manufacture of the same, and gan substrate and manufacture of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant