KR101749249B1 - 배터리 보호회로 패키지 - Google Patents

배터리 보호회로 패키지 Download PDF

Info

Publication number
KR101749249B1
KR101749249B1 KR1020150156660A KR20150156660A KR101749249B1 KR 101749249 B1 KR101749249 B1 KR 101749249B1 KR 1020150156660 A KR1020150156660 A KR 1020150156660A KR 20150156660 A KR20150156660 A KR 20150156660A KR 101749249 B1 KR101749249 B1 KR 101749249B1
Authority
KR
South Korea
Prior art keywords
field effect
effect transistor
pair
transistor elements
integrated circuit
Prior art date
Application number
KR1020150156660A
Other languages
English (en)
Other versions
KR20170054011A (ko
Inventor
나혁휘
황호석
김영석
안상훈
이현석
Original Assignee
주식회사 아이티엠반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아이티엠반도체 filed Critical 주식회사 아이티엠반도체
Priority to KR1020150156660A priority Critical patent/KR101749249B1/ko
Publication of KR20170054011A publication Critical patent/KR20170054011A/ko
Application granted granted Critical
Publication of KR101749249B1 publication Critical patent/KR101749249B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H01M2/34—
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/18—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for batteries; for accumulators
    • H02J2007/0037—
    • H02J2007/0039—
    • H02J2007/004—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Abstract

본 발명은 집적화 및 소형화에 유리한 배터리 보호회로 패키지에 관한 것으로서, 서로 이격된 복수의 리드들로 이루어진 리드프레임; 웨이퍼 레벨로 제공되되, 상기 리드프레임 상에 표면 실장(SMT)된, 한 쌍의 전계효과 트랜지스터 소자; 웨이퍼 레벨로 제공되되, 상기 한 쌍의 전계효과 트랜지스터 소자 상에 다이 부착(die attach)된, 프로텍션 집적회로 소자; 상기 프로텍션 집적회로 소자, 상기 한 쌍의 전계효과 트랜지스터 소자 및 상기 복수의 리드들로 이루어진 군에서 선택된 적어도 어느 두 개를 전기적으로 연결하는 전기적 연결부재; 및 상기 프로텍션 집적회로 소자, 상기 한 쌍의 전계효과 트랜지스터 소자 및 상기 전기적 연결부재를 밀봉하되 상기 리드들의 단부가 노출되도록 형성된 봉지재;를 포함하되, 상기 리드프레임 상에 표면 실장되는 상기 한 쌍의 전계효과 트랜지스터 소자의 면과 상기 프로텍션 집적회로 소자가 다이 부착되는 상기 한 쌍의 전계효과 트랜지스터 소자의 면은 상기 한 쌍의 전계효과 트랜지스터 소자의 상면 및 하면 중에서 선택된 동일한 면인 것을 특징으로 하는 칩 스케일 패키지를 제공한다.

Description

배터리 보호회로 패키지{Package of battery protection circuits}
본 발명은 배터리 보호회로 패키지에 관한 것으로, 보다 구체적으로는, 크기를 최소화할 수 있는 배터리 보호회로 패키지에 관한 것이다.
일반적으로 휴대폰, PDA 등의 휴대단말기 등에 배터리가 사용되고 있다. 리튬이온 배터리는 휴대단말기 등에 가장 널리 사용되는 배터리이나, 과충전, 과전류 시에 발열이 지속되어 온도가 상승하게 되면 성능열화는 물론 폭발의 위험성을 가진다. 따라서, 통상의 배터리에는 과충전, 과방전 및 과전류를 감지하고 차단하는 보호회로모듈이 실장되어 있거나, 배터리 외부에서 과충전, 과방전, 발열을 감지하고 배터리의 동작을 차단하는 배터리 보호회로 패키지를 설치하여 사용할 수 있다. 그러나, 배터리 보호회로 패키지를 구성하는 기판, 프로텍션 집적회로(protection integrated circuit)와 전계효과 트랜지스터(field effect transistor, FET), 저항 및 커패시터 등이 차지하는 공간이 너무 커서 배터리팩의 소형화에 한계가 있다는 문제점이 있다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 기판, 프로텍션 집적회로(protection integrated circuit)와 전계효과 트랜지스터(field effect transistor, FET), 저항 및 커패시터 등이 차지하는 공간을 최소화할 수 있도록 구성된 배터리 보호회로 패키지를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 의한 배터리 보호회로 패키지가 제공된다. 상기 배터리 보호회로 패키지는 서로 이격된 복수의 리드들로 이루어진 리드프레임; 웨이퍼 레벨로 제공되되, 상기 리드프레임 상에 표면 실장(SMT)된, 한 쌍의 전계효과 트랜지스터 소자; 웨이퍼 레벨로 제공되되, 상기 한 쌍의 전계효과 트랜지스터 소자 상에 다이 부착(die attach)된, 프로텍션 집적회로 소자; 상기 프로텍션 집적회로 소자, 상기 한 쌍의 전계효과 트랜지스터 소자 및 상기 복수의 리드들로 이루어진 군에서 선택된 적어도 어느 두 개를 전기적으로 연결하는 전기적 연결부재; 및 상기 프로텍션 집적회로 소자, 상기 한 쌍의 전계효과 트랜지스터 소자 및 상기 전기적 연결부재를 밀봉하되 상기 리드들의 단부가 노출되도록 형성된 봉지재;를 포함하되, 상기 리드프레임 상에 표면 실장되는 상기 한 쌍의 전계효과 트랜지스터 소자의 면과 상기 프로텍션 집적회로 소자가 다이 부착되는 상기 한 쌍의 전계효과 트랜지스터 소자의 면은 상기 한 쌍의 전계효과 트랜지스터 소자의 상면 및 하면 중에서 선택된 동일한 면이다.
상기 배터리 보호회로 패키지에서는, 상기 동일한 면 상에서, 상기 서로 이격된 복수의 리드들은 테두리 영역에 배치되며 상기 프로텍션 집적회로 소자는 중앙 영역에 배치될 수 있다.
상기 배터리 보호회로 패키지에서, 상기 전기적 연결부재는 본딩 와이어를 포함하되, 상기 동일한 면 상에 배치될 수 있다.
상기 배터리 보호회로 패키지에서, 상기 한 쌍의 전계효과 트랜지스터 소자는 드레인 공통 구조를 가질 수 있다.
상기 배터리 보호회로 패키지는 칩 스케일 패키지일 수 있다.
본 발명의 다른 관점에 의한 배터리 보호회로 패키지가 제공된다. 상기 배터리 보호회로 패키지는 서로 이격된 복수의 리드들로 이루어진 리드프레임; 웨이퍼 레벨로 제공되되, 상기 리드프레임 상에 표면 실장(SMT)된, 제 1 의 한 쌍의 전계효과 트랜지스터 소자 및 제 2 의 한 쌍의 전계효과 트랜지스터 소자; 웨이퍼 레벨로 제공되되, 상기 제 1 의 한 쌍의 전계효과 트랜지스터 소자 상에 다이 부착(die attach)된 제 1 의 프로텍션 집적회로 소자 및 상기 제 2 의 한 쌍의 전계효과 트랜지스터 소자 상에 다이 부착(die attach)된 제 2 의 프로텍션 집적회로 소자; 상기 프로텍션 집적회로 소자, 상기 한 쌍의 전계효과 트랜지스터 소자 및 상기 복수의 리드들로 이루어진 군에서 선택된 적어도 어느 두 개를 전기적으로 연결하는 전기적 연결부재; 및 상기 프로텍션 집적회로 소자, 상기 한 쌍의 전계효과 트랜지스터 소자, 상기 전기적 연결부재를 밀봉하되 상기 리드들의 단부가 노출되도록 형성된 봉지재;를 포함하되, 상기 리드프레임 상에 표면 실장되는 상기 제 1 의 한 쌍의 전계효과 트랜지스터 소자의 면과 상기 제 1 의 프로텍션 집적회로 소자가 다이 부착되는 상기 제 1 의 한 쌍의 전계효과 트랜지스터 소자의 면은 상기 제 1 의 한 쌍의 전계효과 트랜지스터 소자의 상면 및 하면 중에서 선택된 동일한 제 1 면이며, 상기 리드프레임 상에 표면 실장되는 상기 제 2 의 한 쌍의 전계효과 트랜지스터 소자의 면과 상기 제 2 의 프로텍션 집적회로 소자가 다이 부착되는 상기 제 2 의 한 쌍의 전계효과 트랜지스터 소자의 면은 상기 제 2 의 한 쌍의 전계효과 트랜지스터 소자의 상면 및 하면 중에서 선택된 동일한 제 2 면이다.
상기 배터리 보호회로 패키지에서, 상기 제 1 면에서의 법선 방향과 상기 제 2 면에서의 법선 벡터 방향은 동일한 방향일 수 있다.
상기 배터리 보호회로 패키지는, 상기 리드프레임 상에 표면 실장(SMT)되며, 상기 제 1 프로텍션 집적회로 소자 및/또는 상기 제 2 프로텍션 집적회로 소자와 접속되는 적어도 하나 이상의 수동소자를 더 포함할 수 있다.
상기 배터리 보호회로 패키지에서, 상기 제 1 의 한 쌍의 전계효과 트랜지스터 소자 및 상기 제 1 의 프로텍션 집적회로 소자를 포함하는 제 1 모듈 및 상기 제 2 의 한 쌍의 전계효과 트랜지스터 소자 및 상기 제 2 의 프로텍션 집적회로 소자를 포함하는 제 2 모듈 중에서 어느 하나의 모듈은 피티씨 써미스터를 대체하도록 과전류 보호용으로 동작할 수 있다.
상기 배터리 보호회로 패키지에서, 상기 제 1 의 프로텍션 집적회로 소자는 배터리 베어셀의 과충전 및/또는 과방전을 제어하도록 상기 제 1 의 한 쌍의 전계효과 트랜지스터 소자를 제어하고, 상기 제 2 의 프로텍션 집적회로 소자는 상기 배터리 베어셀로 흐르는 과전류를 차단하도록 상기 제 2 의 한 쌍의 전계효과 트랜지스터 소자를 제어할 수 있다.
상기한 바와 같이 이루어진 본 발명의 일부 실시예들에 따르면, 집적화 및 소형화에 유리한 배터리 보호회로 패키지를 제공할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1 내지 도 5b는 본 발명의 일 실시예에 따른 배터리 보호회로 패키지를 제조하는 단계들을 순차적으로 도시한 도면들이다 .
도 6은 본 발명의 일 실시예에 따른 배터리 보호회로 패키지의 회로 구성을 포함하는 회로도이다.
도 7 내지 도 12b는 본 발명의 다른 실시예에 따른 배터리 보호회로 패키지를 제조하는 단계들을 순차적으로 도시한 도면들이다.
도 13은 본 발명의 다른 실시예에 따른 배터리 보호회로 패키지의 회로 구성을 포함하는 회로도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 여러 실시예들을 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.
명세서 전체에 걸쳐서, 막, 영역 또는 기판과 같은 하나의 구성요소가 다른 구성요소 "상에", "연결되어", "적층되어" 또는 "커플링되어" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 다른 구성요소 "상에", "연결되어", "적층되어" 또는 "커플링되어" 접합하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에", "직접 연결되어", 또는 "직접 커플링되어" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다. 동일한 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제 1, 제 2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제 1 부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제 2 부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
또한, "상의" 또는 "위의" 및 "하의" 또는 "아래의"와 같은 상대적인 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 예를 들어, 도면들에서 소자가 뒤집어 진다면(turned over), 다른 요소들의 상부의 면 상에 존재하는 것으로 묘사되는 요소들은 상기 다른 요소들의 하부의 면 상에 방향을 가지게 된다. 그러므로, 예로써 든 "상의"라는 용어는, 도면의 특정한 방향에 의존하여 "하의" 및 "상의" 방향 모두를 포함할 수 있다. 소자가 다른 방향으로 향한다면(다른 방향에 대하여 90도 회전), 본 명세서에 사용되는 상대적인 설명들은 이에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.
도 1 내지 도 5b는 본 발명의 일 실시예에 따른 배터리 보호회로 패키지를 제조하는 단계들을 순차적으로 도시한 도면들이고, 도 6은 본 발명의 일 실시예에 따른 배터리 보호회로 패키지의 회로 구성을 포함하는 회로도이다.
도 1을 참조하면, 배터리 보호회로 패키지를 구성하는 기판을 준비한다. 본 실시예에서, 기판은 서로 이격된 복수의 리드들로 이루어진 리드프레임(50)으로 이루어진다. 리드프레임(50)은 금속 프레임에 리드 단자들이 패터닝된 구성으로서, 절연코어 상에 금속 배선층이 형성된 인쇄회로기판과는 그 구조나 두께 등에서 구분될 수 있다.
도 2a 및 도 2b를 참조하면, 리드프레임(50) 상에 한 쌍의 전계효과 트랜지스터 소자(110)를 표면 실장(SMT)한다. 한 쌍의 전계효과 트랜지스터 소자(110)는 웨이퍼 레벨로 제공될 수 있다.
도 6을 함께 참조하면, 한 쌍의 전계효과 트랜지스터 소자(110)는 드레인 공통 구조를 가지는 제 1 전계효과 트랜지스터(FET1)와 제 2 전계효과 트랜지스터(FET2)로 구성된다. 즉, 한 쌍의 전계효과 트랜지스터 소자(110)는 공통 드레인 구조의 제 1 전계효과 트랜지스터(FET1) 및 제 2 전계효과 트랜지스터(FET2), 즉 2개의 전계효과 트랜지스터가 연결되어 있으며, 외부연결단자는 제 1 전계효과 트랜지스터의 제 1 게이트단자(G1) 및 제 1 소오스 단자(S1)와 제 2 전계효과 트랜지스터의 제 2 게이트 단자(G2) 및 제 2 소오스 단자(S2)를 한 쌍의 전계효과 트랜지스터 소자(110)의 상면 및 하면 중 어느 하나의 면에 구비하는 구조를 가진다. 또한, 공통드레인 단자(D)가 한 쌍의 전계효과 트랜지스터 소자(110)의 상면 및 하면 중 나머지 어느 하나의 면에 구비되는 구조를 가질 수 있다.
한편, 한 쌍의 전계효과 트랜지스터 소자(110)를 제공하는 단계는 웨이퍼 레벨(wafer level)에서 수행됨으로써 별도의 패키징 공정을 추가로 도입할 필요가 없으며 나아가 배터리 보호회로 패키지의 소형화에 유리할 수 있다. 예를 들어, 웨이퍼 레벨에서 한 쌍의 전계효과 트랜지스터 소자(110)를 표면 실장함으로써 칩 스케일 패키지(CSP)를 구현할 수도 있다.
도 3을 참조하면, 한 쌍의 전계효과 트랜지스터 소자(110) 상에 프로텍션 집적회로 소자(120)를 다이 부착(die attach) 공정으로 배치할 수 있다. 구체적으로, 도 2a에 도시된 것처럼, 리드프레임(50) 상에 한 쌍의 전계효과 트랜지스터 소자(110)를 표면 실장한 후에, 도 2b에 도시된 것처럼 전체 구조의 상하방향을 뒤집은 상태에서, 한 쌍의 전계효과 트랜지스터 소자(110) 상에 프로텍션 집적회로 소자(120)를 다이 어태치 공정으로 배치한다.
이 경우, 리드프레임(50) 상에 표면 실장되는 한 쌍의 전계효과 트랜지스터 소자(110)의 면과 프로텍션 집적회로 소자(120)가 다이 부착되는 한 쌍의 전계효과 트랜지스터 소자(110)의 면은 한 쌍의 전계효과 트랜지스터 소자(110)의 상면 및 하면 중에서 선택된 동일한 면일 수 있다. 상기 동일한 면 상에서, 리드프레임(50)을 구성하는 서로 이격된 복수의 리드들은 상기 동일한 면의 테두리 영역에 배치되며 프로텍션 집적회로 소자(120)는 상기 동일한 면의 중앙 영역에 배치된다.
리드프레임(50)을 구성하는 복수의 리드들은 절곡된 형태를 가지므로 단차를 형성하여 오목부를 가지는데, 프로텍션 집적회로 소자(120)는 리드프레임(50)의 상기 오목부 내에 배치되므로 배터리 보호회로 패키지의 전체 높이를 감소시킬 수 있다. 만약, 이와 달리, 리드프레임(50) 상에 한 쌍의 전계효과 트랜지스터 소자(110)를 표면 실장한 후에, 전체 구조의 상하방향을 뒤집지 않은 상태에서 한 쌍의 전계효과 트랜지스터 소자(110) 상에 프로텍션 집적회로 소자(120)를 다이 어태치 공정으로 배치하는 경우에는, 배터리 보호회로 패키지의 전체 높이가 증가되는 불리한 결과를 초래할 수 있다.
도 6을 함께 참조하면, 프로텍션 집적회로 소자(120)는 저항(R1)을 통하여 배터리의 (+)단자와 연결되고 제 1 노드(n1)를 통해 충전전압 또는 방전전압이 인가되는 전압인가와 배터리 전압을 감지하는 단자(VDD단자), 프로텍션 집적회로 소자(120) 내부의 동작전압에 대한 기준이 되는 기준단자(VSS단자), 충방전 및 과전류 상태를 감지하기 위한 감지단자(V-단자), 과방전 상태에서 제 1 전계효과 트랜지스터(FET1)를 오프시키기 위한 방전차단신호 출력단자(DO단자), 과충전 상태에서 제 2 전계효과 트랜지스터(FET2)를 오프시키기 위한 충전차단신호 출력단자(C0단자)를 갖는다.
이때, 프로텍션 집적회로 소자(120)의 내부는 기준전압 설정부, 기준전압과 충방전 전압을 비교하기 위한 비교부, 과전류 검출부, 충방전 검출부를 구비하고 있다. 여기서 충전 및 방전상태의 판단 기준은 유저가 요구하는 스펙(SPEC)으로 변경이 가능하며 그 정해진 기준에 따라 프로텍션 집적회로 소자(120)의 각 단자별 전압차를 인지하여 충ㆍ방전상태를 판정한다.
프로텍션 집적회로 소자(120)는 방전시에 과방전상태에 이르게 되면, DO단자는 로우(LOW)로 되어 제 1 전계효과 트랜지스터(FET1)를 오프시키고, 과충전 상태에 이르게 되면 CO단자가 로우로 되어 제 2 전계효과 트랜지스터(FET2)를 오프시키고, 과전류가 흐르는 경우에는 충전시에는 제 2 전계효과 트랜지스터(FET2), 방전시에는 제 1 전계효과 트랜지스터(FET1)를 오프시키도록 구성되어 있다.
통상적으로 한 쌍의 전계효과 트랜지스터 소자(110)의 사이즈가 프로텍션 집적회로 소자(120) 보다는 크기 때문에, 한 쌍의 전계효과 트랜지스터 소자(110)의 상부에 프로텍션 집적회로 소자(120)를 적층하는 배치구조를 채택한다.
도 4를 참조하면, 리드프레임(50)을 구성하는 복수의 리드들, 한 쌍의 전계효과 트랜지스터 소자(110) 및 프로텍션 집적회로 소자(120)로 이루어진 군에서 선택된 적어도 어느 두 개를 전기적으로 연결하는 전기적 연결부재(140)를 형성한다.
전기적 연결부재(140)는, 예를 들어, 본딩 와이어를 포함할 수 있으며, 리드프레임(50) 상에 표면 실장되는 한 쌍의 전계효과 트랜지스터 소자(110)의 면과 동일한 면인 프로텍션 집적회로 소자(120)가 다이 부착되는 한 쌍의 전계효과 트랜지스터 소자(110)의 면 상에서 본딩 와이어 공정이 수행될 수 있다.
예를 들어, 프로텍션 집적회로 소자(120)가 한 쌍의 전계효과 트랜지스터 소자(110)의 상부면에 적층 배치된 이후에 프로텍션 집적회로 소자(120)의 CO단자는 제 2 게이트 단자(G2)와 와이어 또는 배선을 통해 전기적으로 연결될 수 있으며, 프로텍션 집적회로 소자(120)의 VSS단자는 리드프레임(50)을 구성하는 어느 하나의 리드와 와이어 또는 배선을 통해 전기적으로 연결될 수 있다.
도 5a 및 도 5b를 참조하면, 프로텍션 집적회로 소자(120), 한 쌍의 전계효과 트랜지스터 소자(110) 및 전기적 연결부재(140)를 밀봉하되 리드프레임(50)을 구성하는 복수의 리드들의 단부가 노출되도록 몰딩 공정을 통하여 봉지재(150)를 형성할 수 있다. 봉지재(150)를 형성하여 구현된 배터리 보호회로 패키지(200a)의 크기는 한 쌍의 전계효과 트랜지스터 소자(110)의 크기를 기준으로 소정의 범위 이내를 가지므로 배터리 보호회로 패키지(200a)는 칩 스케일 패키지로 이해될 수 있다. 예를 들어, 발명자가 구현한 배터리 보호회로 패키지(200a)의 폭(L1)은 대략 1.7mm이며, 길이(L2)는 대략 3.8mm이며, 높이(L3)는 대략 0.65mm인바, 폭이 2mm인 인쇄회로기판 상에 배터리 보호회로 패키지(200a)를 실장할 경우 좌우로 0.15mm의 갭을 확보할 수 있다.
상술한 배터리 보호회로 패키지(200a)에 따르면, 소오스 와이어를 적용하지 않는 신규한 칩 스케일 패키지 타입의 한 쌍의 전계효과 트랜지스터를 적용함으로써 초 저저항을 구현할 수 있으며, 패키지 크기의 최소화를 구현할 수 있으며, 패키지 트림(trim) 타입 적용으로 제조원가를 감소시킬 수 있는 유리한 효과를 기대할 수 있다.
도 7 내지 도 12b는 본 발명의 다른 실시예에 따른 배터리 보호회로 패키지를 제조하는 단계들을 순차적으로 도시한 도면들이고, 도 13은 본 발명의 다른 실시예에 따른 배터리 보호회로 패키지의 회로 구성을 포함하는 회로도이다.
도 7을 참조하면, 배터리 보호회로 패키지를 구성하는 기판을 준비한다. 본 실시예에서, 기판은 서로 이격된 복수의 리드들로 이루어진 리드프레임(50)으로 이루어진다. 리드프레임(50)은 금속 프레임에 리드 단자들이 패터닝된 구성으로서, 절연코어 상에 금속 배선층이 형성된 인쇄회로기판과는 그 구조나 두께 등에서 구분될 수 있다.
도 8을 참조하면, 리드프레임(50) 상에 적어도 하나 이상의 수동소자(130)를 표면 실장(SMT)한다. 수동소자(130)는 도 13에 도시된 저항(R11, R12, R21, R22), 커패시터(C11, C21) 등을 포함할 수 있다. 다만, 본 발명의 변형된 실시예에 따른 배터리 보호회로 패키지(200b)는 수동소자(130)를 포함하지 않을 수도 있으며, 이 경우, 수동소자(130)는 배터리 보호회로 패키지(200b)가 실장되는 기판 상에 별도로 실장될 수 있거나, 또는, 배터리 보호회로 패키지(200b)에 전기적으로 연결되는 다른 패키지 상에 내장될 수도 있다.
도 9a 및 도 9b를 참조하면, 리드프레임(50) 상에 제 1 의 한 쌍의 전계효과 트랜지스터 소자(110a) 및 제 2 의 한 쌍의 전계효과 트랜지스터 소자(110b)를 표면 실장(SMT)한다. 제 1 의 한 쌍의 전계효과 트랜지스터 소자(110a) 및 제 2 의 한 쌍의 전계효과 트랜지스터 소자(110b)는 웨이퍼 레벨로 제공될 수 있다.
도 13을 함께 참조하면, 제 1 의 한 쌍의 전계효과 트랜지스터 소자(110a) 는 드레인 공통 구조를 가지며, 제 1 전계효과 트랜지스터(114) 및 제 2 전계효과 트랜지스터(116)를 포함할 수 있다. 예를 들어, 제 1 전계효과 트랜지스터(114)와 제 2 전계효과 트랜지스터(116)는 서로 동일한 타입, 예컨대 N타입 모스펫(NMOSFET)일 수 있고, 제 2 단자(104)와 제 4 단자(108) 사이의 노드(n5)에서 서로 드레인(drain)을 공유하도록 직렬 연결될 수 있다. 즉, 제 1 의 한 쌍의 전계효과 트랜지스터 소자(110a)는 공통 드레인 구조의 제 1 전계효과 트랜지스터(114) 및 제 2 전계효과 트랜지스터(116), 즉 2개의 전계효과 트랜지스터가 연결되어 있으며, 외부연결단자는 제 1 전계효과 트랜지스터(114)의 제 1 게이트단자(G1) 및 제 1 소오스 단자(S1)와 제 2 전계효과 트랜지스터(116)의 제 2 게이트 단자(G2) 및 제 2 소오스 단자(S2)를 제 1 의 한 쌍의 전계효과 트랜지스터 소자(110a)의 상면 및 하면 중 어느 하나의 면에 구비하는 구조를 가진다. 또한, 공통드레인 단자(D)가 제 1 의 한 쌍의 전계효과 트랜지스터 소자(110a)의 상면 및 하면 중 나머지 어느 하나의 면에 구비되는 구조를 가질 수 있다.
이와 동일한 방식으로, 제 2 의 한 쌍의 전계효과 트랜지스터 소자(110b)는 드레인 공통 구조를 가지며, 제 3 전계효과 트랜지스터(124) 및 제 4 전계효과 트랜지스터(126)를 포함할 수 있다. 예를 들어, 제 3 전계효과 트랜지스터(124)와 제 4 전계효과 트랜지스터(126)는 서로 동일한 타입, 예컨대 N타입 모스펫(NMOSFET)일 수 있고, 제 2 단자(104)와 제 4 단자(108) 사이의 노드(n6)에서 서로 드레인(drain)을 공유하도록 직렬 연결될 수 있다.
제 1 의 한 쌍의 전계효과 트랜지스터 소자(110a) 및 제 2 의 한 쌍의 전계효과 트랜지스터 소자(110b)를 제공하는 단계는 웨이퍼 레벨(wafer level)에서 수행됨으로써 별도의 패키징 공정을 추가로 도입할 필요가 없으며 나아가 배터리 보호회로 패키지의 소형화에 유리할 수 있다.
도 10을 참조하면, 제 1 의 한 쌍의 전계효과 트랜지스터 소자(110a) 상에 제 1 의 프로텍션 집적회로 소자(120a)를 다이 부착(die attach) 공정으로 배치할 수 있으며, 제 2 의 한 쌍의 전계효과 트랜지스터 소자(110b) 상에 제 2 의 프로텍션 집적회로 소자(120b)를 다이 부착 공정으로 배치할 수 있다. 구체적으로, 도 9a에 도시된 것처럼, 리드프레임(50) 상에 한 쌍의 전계효과 트랜지스터 소자(110)를 표면 실장한 후에, 도 9b에 도시된 것처럼 전체 구조의 상하방향을 뒤집은 상태에서 각각의 한 쌍의 전계효과 트랜지스터 소자 상에 프로텍션 집적회로 소자를 다이 어태치 공정으로 각각 배치한다.
이 경우, 리드프레임(50) 상에 표면 실장되는 제 1 의 한 쌍의 전계효과 트랜지스터 소자(110a)의 면과 제 1 의 프로텍션 집적회로 소자(120a)가 다이 부착되는 제 1 의 한 쌍의 전계효과 트랜지스터 소자(110a)의 면은 제 1 의 한 쌍의 전계효과 트랜지스터 소자(110a)의 상면 및 하면 중에서 선택된 동일한 제 1 면이다. 또한, 리드프레임(50) 상에 표면 실장되는 제 2 의 한 쌍의 전계효과 트랜지스터 소자(110b)의 면과 제 2 의 프로텍션 집적회로 소자(120b)가 다이 부착되는 제 2 의 한 쌍의 전계효과 트랜지스터 소자(110b)의 면은 제 2 의 한 쌍의 전계효과 트랜지스터 소자(110b)의 상면 및 하면 중에서 선택된 동일한 제 2 면이다.
나아가, 상기 제 1 면과 상기 제 2 면이 바라보는 방향은 동일할 수 있다. 예를 들어, 상기 제 1 면에서의 법선 벡터 방향과 상기 제 2 면에서의 법선 벡터 방향은 동일한 방향일 수 있다. 여기에서, 소정의 면에서의 법선 벡터 방향은 상기 소정의 면으로부터 상기 면이 수직으로 바라보는 방향을 의미한다.
리드프레임(50)을 구성하는 복수의 리드들은 절곡된 형태를 가지므로 단차를 형성하여 오목부를 가지는데, 제 1 의 프로텍션 집적회로 소자(120a) 및 제 2 의 프로텍션 집적회로 소자(120b)는 리드프레임(50)의 상기 오목부 내에 배치되므로 배터리 보호회로 패키지의 전체 높이를 감소시킬 수 있다. 만약, 이와 달리, 리드프레임(50) 상에 한 쌍의 전계효과 트랜지스터 소자를 각각 표면 실장한 후에, 전체 구조의 상하방향을 뒤집지 않은 상태에서 한 쌍의 전계효과 트랜지스터 소자 상에 프로텍션 집적회로 소자를 다이 어태치 공정으로 배치하는 경우에는, 배터리 보호회로 패키지의 전체 높이가 증가되는 불리한 결과를 초래할 수 있다.
도 11을 참조하면, 리드프레임(50)을 구성하는 복수의 리드들, 제 1 의 한 쌍의 전계효과 트랜지스터 소자(110a), 제 1 의 프로텍션 집적회로 소자(120a)로 이루어진 군에서 선택된 적어도 어느 두 개를 전기적으로 연결하는 전기적 연결부재(140)를 형성한다. 또한, 리드프레임(50)을 구성하는 복수의 리드들, 제 2 의 한 쌍의 전계효과 트랜지스터 소자(110b), 제 2 의 프로텍션 집적회로 소자(120b)로 이루어진 군에서 선택된 적어도 어느 두 개를 전기적으로 연결하는 전기적 연결부재(140)를 형성한다.
전기적 연결부재(140)는, 예를 들어, 본딩 와이어를 포함할 수 있는 바, 리드프레임(50) 상에 표면 실장되는 한 쌍의 전계효과 트랜지스터 소자의 면과 동일한 면인 프로텍션 집적회로 소자가 다이 부착되는 한 쌍의 전계효과 트랜지스터 소자의 면 상에서 본딩 와이어 공정이 수행될 수 있다.
도 13을 참조하면, 본 발명의 다른 실시예에 따른 배터리 보호회로 패키지를 포함하는 회로 구성에서는 배터리 베어셀의 전극단자와 전기적으로 연결되는 제 1 단자(102)와 제 2 단자(104)와, 충전기 또는 전자기기에 전기적으로 연결되는 제 3 단자(106)와 제 4 단자(108)를 포함할 수 있다. 예를 들어, 제 1 단자(102)는 배터리 팩 내부의 배터리 베어셀의 양극과 연결되는 내부 양극 단자(B+)이고, 제 2 단자(104)는 배터리 베어셀의 음극과 연결되는 내부 음극 단자(B-)이고, 제 3 단자(106)는 배터리 팩 외부의 충전기 또는 전자기기의 양극에 연결되는 외부 양극 단자(P+)이고, 제 4 단자(108)는 충전기 또는 전자기기의 음극에 연결되는 외부 음극 단자(P-)일 수 있다.
나아가, 본 회로 구성에서는 별도의 추가적인 외부연결단자를 더 포함할 수 있다. 예를 들어, 제 1 보호회로 모듈(100a)과 제 2 보호회로 모듈(100b) 사이의 노드(n3, n8)에 연결된 테스트 단자(TP)를 외부연결단자로 구성할 수 있다. 테스트 단자(TP)는 패키지 상태에서 배터리의 과방전, 과충전 및/또는 과전류를 감지하여 배터리 베어셀의 충방전 또는 동작을 효과적으로 차단하도록 동작하는지 여부를 테스트하기 위한 외부연결단자일 수 있다.
제 1 보호회로 모듈(100a)은 제 1 단자(102) 또는 제 2 단자(104) 중 적어도 하나와 제 3 단자(106) 및 제 4 단자(108) 중 적어도 하나 사이에 접속되는 제 1 의 한 쌍의 전계효과 트랜지스터 소자(110a)와, 제 1 의 한 쌍의 전계효과 트랜지스터 소자(110a)를 제어하기 위한 제 1 의 프로텍션 집적회로 소자(120a)를 포함할 수 있다. 예를 들어, 제 1 의 한 쌍의 전계효과 트랜지스터 소자(110a)는 제 2 단자(104)와 제 4 단자(108) 사이에 접속되고, 제 1 의 프로텍션 집적회로 소자(120a)는 이러한 제 1 의 한 쌍의 전계효과 트랜지스터 소자(110a)를 제어하도록 제 1 의 한 쌍의 전계효과 트랜지스터 소자(110a)의 게이트 단자에 전기적으로 연결될 수 있다.
제 2 보호회로 모듈(100b)은 제 1 단자(102) 또는 제 2 단자(104) 중 적어도 하나와 제 3 단자(106) 및 제 4 단자(108) 중 적어도 하나 사이에 접속되는 제 2 의 한 쌍의 전계효과 트랜지스터 소자(110b)와, 제 2 의 한 쌍의 전계효과 트랜지스터 소자(110b)를 제어하기 위한 제 2 의 프로텍션 집적회로 소자(120b)를 포함할 수 있다. 예를 들어, 제 2 의 한 쌍의 전계효과 트랜지스터 소자(110b)는 제 2 단자(104)와 제 4 단자(108) 사이에 접속되고, 제 2 의 프로텍션 집적회로 소자(120b)는 이러한 제 2 의 한 쌍의 전계효과 트랜지스터 소자(110b)를 제어하도록 제 2 의 한 쌍의 전계효과 트랜지스터 소자(110b)의 게이트 단자에 전기적으로 연결될 수 있다. 나아가, 제 1 의 한 쌍의 전계효과 트랜지스터 소자(110a)와 제 2 의 한 쌍의 전계효과 트랜지스터 소자(110b)는 서로 직렬로 연결될 수 있다.
제 1 보호회로 모듈(100a) 및/또는 제 2 보호회로 모듈(100b)은 배터리의 과방전, 과충전 및/또는 과전류를 감지하여 배터리 베어셀의 충방전 또는 동작을 차단할 수 있다. 제 1 보호회로 모듈(100a)과 제 2 보호회로 모듈(100b)은 서로 보완적으로 사용될 수 있다. 예를 들어, 제 1 보호회로 모듈(100a)과 제 2 보호회로 모듈(100b)은 직렬로 구성되어 동일하게 배터리의 과방전, 과충전 및/또는 과전류를 감지하여 배터리 베어셀의 충방전 또는 동작을 차단하도록 동작할 수 있다. 이에 따라, 제 1 보호회로 모듈(100a)과 제 2 보호회로 모듈(100b) 중 어느 하나에 문제가 발생하더라도 다른 하나를 이용하여 이중으로 배터리를 보호할 수 있다.
다른 예로, 제 1 보호회로 모듈(100a)과 제 2 보호회로 모듈(100b)은 서로 기능적으로 구분되어 사용될 수도 있다. 이 경우, 제 1 보호회로 모듈(100a)과 제 2 보호회로 모듈(100b) 중 적어도 하나의 모듈은 종래의 과전류 보호용 장치, 예컨대 피티씨(PTC) 써미스터를 대체하도록 동작할 수 있다. 예를 들어, 제 1 보호회로 모듈(100a)과 제 2 보호회로 모듈(100b) 중 하나는 배터리의 과방전과 과충전을 제어하고, 다른 하나는 과전류를 감지하도록 제어할 수 있다.
구체적으로, 제 1 보호회로 모듈(100a)에서 제 1 의 프로텍션 집적회로 소자(120a)는 배터리 베어셀의 과충전 및/또는 과방전을 제어하도록 제 1 의 한 쌍의 전계효과 트랜지스터 소자(110a)를 제어하고, 제 2 보호회로 모듈(100b)에서 제 2 의 프로텍션 집적회로 소자(120b)는 배터리 베어셀로 흐르는 과전류를 차단하도록 제 2 의 한 쌍의 전계효과 트랜지스터 소자(110b)를 제어할 수 있다. 다른 예로, 제 2 보호회로 모듈(100b)에서 제 2 의 프로텍션 집적회로 소자(120b)는 배터리 베어셀의 과충전 및/또는 과방전을 제어하도록 제 2 의 한 쌍의 전계효과 트랜지스터 소자(110b)를 제어하고, 제 1 보호회로 모듈(100a)에서 제 1 의 프로텍션 집적회로 소자(120a)는 배터리 베어셀로 흐르는 과전류를 차단하도록 제 1 의 한 쌍의 전계효과 트랜지스터 소자(110a)를 제어할 수 있다.
이하에서는 제 1 보호회로 모듈(100a)의 구성 및 동작을 보다 구체적으로 설명한다.
제 1 의 한 쌍의 전계효과 트랜지스터 소자(110a)는 서로 직렬 연결된 제 1 전계효과 트랜지스터(114) 및 제 2 전계효과 트랜지스터(116)를 포함할 수 있다. 예를 들어, 제 1 전계효과 트랜지스터(114)와 제 2 전계효과 트랜지스터(116)는 서로 동일한 타입, 예컨대 N타입 모스펫(NMOSFET)일 수 있고, 제 2 단자(104)와 제 4 단자(108) 사이의 노드(n5)에서 서로 드레인(drain)을 공유하도록 직렬 연결될 수 있다. 이에 따라, 제 1 전계효과 트랜지스터(114)와 제 2 전계효과 트랜지스터(116)의 드레인과 소스 사이에는 적어도 하나의 역방향의 다이오드가 구성되어, 제 2 단자(104)와 제 4 단자(108)의 전류 흐름을 제어할 수 있게 된다.
제 1 의 프로텍션 집적회로 소자(120a)는 제 1 의 한 쌍의 전계효과 트랜지스터 소자(110a), 예컨대 제 1 전계효과 트랜지스터(114) 및 제 2 전계효과 트랜지스터(116)를 제어하는 제어로직을 내부에 포함할 수 있다. 예를 들어, 제어로직은 기준전압 설정부, 기준전압과 충방전 전압을 비교하기 위한 비교부, 과전류 검출부, 충방전 검출부를 포함할 수 있다. 충전 및 방전상태의 판단 기준은 유저가 요구하는 스펙(SPEC)으로 변경이 가능하며 그 정해진 기준에 따라 제 1 의 프로텍션 집적회로 소자(120a)의 각 단자별 전압차를 인지하여 충ㆍ방전상태를 판정한다. 예를 들어, 제 1 의 프로텍션 집적회로 소자(120a)는 제어로직을 출력하기 위해서, 기준단자(VSS), 전원단자(VDD), 감지단자(V-), 방전차단신호출력단자(DO) 및 충전차단신호출력단자(CO)를 포함할 수 있다.
제 1 의 프로텍션 집적회로 소자(120a)는 적어도 하나의 수동소자를 개재하여 노드(n1, n3, n7)에 연결될 수 있다. 예컨대, 전원단자(VDD)는 저항(R11)을 개재하여 제 1 단자(102)와 제 3 단자(106) 사이의 노드(n1)에 접속되고, 기준단자(VSS)는 제 2 단자(104)와 제 4 단자(108) 사이의 노드(n3)에 접속될 수 있다. 노드(n1)와 노드(n3) 사이의 기준단자(VSS)와 전원단자(VDD) 사이에는 두 노드(n1, n3) 사이의 단락을 방지하기 위해서 커패시터(C11)가 개재될 수 있다. 감지단자(V-)는 저항(R12)을 개재하여 노드(n7)에 접속될 수 있다.
이러한 구성에 따르면, 제 1 의 프로텍션 집적회로 소자(120a)는 기준단자(VSS)의 전압을 기준으로, 전원단자(VDD)를 통해서 충전전압 또는 방전전압을 인가할 수 있고, 감지단자(V-)를 통해서 충방전 및 과전류 상태를 감지할 수 있다.
방전차단신호출력단자(DO)는 배터리의 방전시 제 1 의 한 쌍의 전계효과 트랜지스터 소자(110a)의 온-오프(on-off)를 제어하기 위해서, 제 1 전계효과 트랜지스터(114)의 게이트에 접속될 수 있다. 충전차단신호출력단자(CO)는 배터리의 충전시 제 1 의 한 쌍의 전계효과 트랜지스터 소자(110a)의 온-오프(on-off)를 제어하기 위해서, 제 2 전계효과 트랜지스터(116)의 게이트에 접속될 수 있다.
배터리의 충전 시 충전전류는 제 3 단자(106)로부터 제 1 단자(102) 방향으로, 그리고 제 2 단자(104)로부터 제 4 단자(108) 방향으로 흐르게 된다. 배터리의 방전 시 방전전류는 제 1 단자(102)로부터 제 3 단자(106) 방향 그리고, 제 4 단자(108)로부터 제 2 단자(104) 방향으로 흐르게 된다.
제 1 의 프로텍션 집적회로 소자(120a)는 배터리 방전 시에 과전류 또는 과방전 상태를 감지하면, 방전차단신호출력단자(DO)를 통해 로우(LOW) 신호를 출력하여 제 1 전계효과 트랜지스터(114)를 오프시키고, 배터리 충전 시에 과전류 또는 과충전 상태를 감지하면 충전차단신호출력단자(CO)를 통해서 로우(LOW) 신호를 출력하여 제 2 전계효과 트랜지스터(116)를 오프시키도록 동작할 수 있다. 이에 따라, 서로 직렬 연결된 제 1 전계효과 트랜지스터(114)와 제 2 전계효과 트랜지스터(116) 중 적어도 하나가 오프 됨에 따라서, 제 2 단자(104)에서 제 4 단자(108) 사이의 회로가 차단되어 배터리의 과충전, 과방전 및/또는 과전류가 차단될 수 있다.
저항(R11)과 커패시터(C11)는 제 1 의 프로텍션 집적회로 소자(120a)의 공급전원의 변동을 안정시키는 역할을 한다. 저항(R11)의 저항값을 크게 하면 전압 검출 시 제 1 의 프로텍션 집적회로 소자(120a) 내부에 침투되는 전류에 의해서 검출전압이 높아지기 때문에 저항(R11)의 저항값은 소정의 값, 예컨대 1KΩ 이하의 값으로 설정될 수 있다. 또한, 안정된 동작을 위해서 커패시터(C11)의 용량값은 적절하게 조절될 수 있고, 예컨대 0.01μF 이상의 적당한 값을 가질 수 있다.
저항(R11), 저항(R12)은 제 1 의 프로텍션 집적회로 소자(120a)의 절대 최대정격을 초과하는 고전압 충전기 또는 충전기가 거꾸로 연결되는 경우 전류 제한 저항이 된다. 저항(R11), 저항(R12)은 전원소비의 원인이 될 수 있으므로 통상적으로 저항(R11)에서의 저항값과 저항(R12)에서의 저항값의 합은 1KΩ 보다 크게 설정될 수 있다. 저항(R12)의 저항값이 너무 크다면 과충전 차단 후에 복귀가 일어나지 않을 수 있으므로, 저항(R12)의 저항값은 10KΩ 또는 그 이하의 값으로 설정될 수 있다.
커패시터(C11)는 배터리 보호회로 제품의 특성에 크게 영향을 끼치지는 않지만, 유저의 요청이나 안정성을 위해 추가되고 있다. 커패시터(C11)는 전압변동이나 외부 노이즈에 대한 내성을 향상시켜 시스템을 안정화시키는 효과를 위한 것이다.
선택적으로, 도면에 도시되지 않았으나, ESD(Electrostatic Discharge), 서지(surge) 보호를 위하여, 저항 및 배리스터가 서로 병렬 연결되는 구조가 부가될 수 있다. 배리스터 소자는 과전압 발생시 저항이 낮아지는 소자로, 과전압이 발생되는 경우 저항이 낮아져 과전압으로 인한 회로손상 등을 최소화할 수 있다. 전술한 제 1 보호회로 모듈(100a)에서 수동소자의 수나 배치는 부가 기능에 따라서 적절하게 변형될 수 있다.
이하에서는 제 2 보호회로 모듈(100b)의 구성 및 동작을 보다 구체적으로 설명한다. 예를 들어, 제 1 보호회로 모듈(100a)과 제 2 보호회로 모듈(100b)은 동일 또는 유사한 회로배치의 소자들로 구성될 수 있고, 이 경우 중복되는 설명은 생략한다.
제 2 의 한 쌍의 전계효과 트랜지스터 소자(110b)는 서로 직렬 연결된 제 3 전계효과 트랜지스터(124) 및 제 4 전계효과 트랜지스터(126)를 포함할 수 있다. 예를 들어, 제 3 전계효과 트랜지스터(124)와 제 4 전계효과 트랜지스터(126)는 서로 동일한 타입, 예컨대 N타입 모스펫(NMOSFET)일 수 있고, 제 2 단자(104)와 제 4 단자(108) 사이의 노드(n6)에서 서로 드레인(drain)을 공유하도록 직렬 연결될 수 있다. 이에 따라, 제 3 전계효과 트랜지스터(124)와 제 4 전계효과 트랜지스터(126)의 드레인과 소스 사이에는 적어도 하나의 역방향의 다이오드가 구성되어, 제 2 단자(104)와 제 4 단자(108)의 전류 흐름을 제어할 수 있게 된다.
제 2 의 프로텍션 집적회로 소자(120b)는 제 2 의 한 쌍의 전계효과 트랜지스터 소자(110b), 예컨대 제 3 전계효과 트랜지스터(124) 및 제 4 전계효과 트랜지스터(126)를 제어하는 제어로직을 내부에 포함할 수 있다. 예를 들어, 제어로직은 기준전압 설정부, 기준전압과 충방전 전압을 비교하기 위한 비교부, 과전류 검출부, 충방전 검출부를 포함할 수 있다. 예를 들어, 제 2 의 프로텍션 집적회로 소자(120b)는 제어로직을 출력하기 위해서, 기준단자(VSS), 전원단자(VDD), 감지단자(V-), 방전차단신호출력단자(DO) 및 충전차단신호출력단자(CO)를 포함할 수 있다.
제 2 의 프로텍션 집적회로 소자(120b)는 적어도 하나의 수동소자를 개재하여 노드(n2, n4, n8)에 연결될 수 있다. 예컨대, 전원단자(VDD)는 저항(R21)을 개재하여 제 1 단자(102)와 제 3 단자(106) 사이의 노드(n2)에 접속되고, 기준단자(VSS)는 제 2 단자(104)와 제 4 단자(108) 사이의 노드(n4)에 접속될 수 있다. 노드(n2)와 노드(n4) 사이의 기준단자(VSS)와 전원단자(VDD) 사이에는 두 노드(n2, n4) 사이의 단락을 방지하기 위해서 커패시터(C21)가 개재될 수 있다. 감지단자(V-)는 저항(R22)을 개재하여 노드(n8)에 접속될 수 있다.
이러한 구성에 따르면, 제 2 의 프로텍션 집적회로 소자(120b)는 기준단자(VSS)의 전압을 기준으로, 전원단자(VDD)를 통해서 충전전압 또는 방전전압을 인가할 수 있고, 감지단자(V-)를 통해서 충방전 및 과전류 상태를 감지할 수 있다. 제 2 의 프로텍션 집적회로 소자(120b)는 그 기능의 유사성으로 인해서 제 1 의 프로텍션 집적회로 소자(120a)와 동일한 구조로 제조될 수 있으나, 서로 부가기능을 달리하는 경우 일부 차이가 나게 제조될 수도 있다.
방전차단신호출력단자(DO)는 배터리의 방전시 제 2 의 한 쌍의 전계효과 트랜지스터 소자(110b)의 온-오프(on-off)를 제어하기 위해서, 제 3 전계효과 트랜지스터(124)의 게이트에 접속될 수 있다. 충전차단신호출력단자(CO)는 배터리의 충전시 제 2 의 한 쌍의 전계효과 트랜지스터 소자(110b)의 온-오프(on-off)를 제어하기 위해서, 제 4 전계효과 트랜지스터(126)의 게이트에 접속될 수 있다.
제 2 의 프로텍션 집적회로 소자(120b)는 배터리 방전 시에 과전류 또는 과방전 상태를 감지하면, 방전차단신호출력단자(DO)를 통해 로우(LOW) 신호를 출력하여 제 3 전계효과 트랜지스터(124)를 오프시키고, 배터리 충전 시에 과전류 또는 과충전 상태를 감지하면 충전차단신호출력단자(CO)를 통해서 로우(LOW) 신호를 출력하여 제 4 전계효과 트랜지스터(126)를 오프시키도록 동작할 수 있다. 이에 따라, 서로 직렬 연결된 제 3 전계효과 트랜지스터(124)와 제 4 전계효과 트랜지스터(126) 중 적어도 하나가 오프됨에 따라서, 제 2 단자(104)에서 제 4 단자(108) 사이의 회로가 차단되어 배터리의 과충전, 과방전 및/또는 과전류가 차단될 수 있다.
저항(R21, R22)과 커패시터(C21)는 제 1 보호회로 모듈(100a)의 저항(R11, R12)과 커패시터(C11)를 참조할 수 있고, 따라서 중복된 설명은 생략된다. 다만, 제 2 보호회로 모듈(100b)에서 저항(R21, R22)과 커패시터(C21) 값은 제 1 보호회로 모듈(100a)의 저항(R11, R12)과 커패시터(C11) 값과 같을 수도 있고, 미세 조정을 위해서 다를 수도 있다.
선택적으로, 도면에 도시되지 않았으나, ESD(Electrostatic Discharge), 서지(surge) 보호를 위하여, 저항 및 배리스터가 서로 병렬 연결되는 구조가 부가될 수 있다. 전술한 제 2 보호회로 모듈(100b)에서 수동소자의 수나 배치는 부가 기능에 따라서 적절하게 변형될 수 있다.
전술한 본 발명의 듀얼 보호회로 구성에 따르면, 배터리 베어셀을 제 1 및 제 2 보호회로 모듈(110, 120)의 이중 보호 구조를 이용하여 보호하게 됨에 따라서, 종래의 과전류 또는 과열 보호 장치, 예컨대 PTC 써미스터 또는 바이메탈 접합구조 등을 생략할 수 있어서, 그 전체 부피를 줄일 수 있다. 제 1 및 제 2 보호회로 모듈(110, 120)은 반도체칩으로 구현 가능하기 때문에 실리콘 공정 기술을 이용하면 마이크로 내지 나노미터 단위로 미소하게 제작할 수 있기 때문이다.
예를 들어, 제 1 의 프로텍션 집적회로 소자(120a), 제 2 프로텍션 집적회로 소자(120b), 제 1 내지 제 4 전계효과 트랜지스터(114, 116, 124, 126)를 모두 반도체칩으로 제조할 수 있을 뿐만 아니라 수동 소자들, 예컨대 저항들(R11, R12, R21, R22), 커패시터들(C11, C21)도 칩 형태로 제조할 수 있다. 이러한 칩 구조는 표면실장기술(surface mounting technology, SMT) 이용하여 용이하게 기판 상에 실장될 수 있다.
본 발명의 일부 실시예에서, 제 1 보호회로 모듈(100a)과 제 2 보호회로 모듈(100b)은 서로 거의 동일한 기능을 수행하면서 이중적으로 배터리 베어셀을 보호할 수 있다. 이 경우, 제 1 보호회로 모듈(100a)과 제 2 보호회로 모듈(100b)은 거의 동일한 회로소자와 회로배치를 가질 수 있다.
본 발명의 다른 일부 실시예에서, 제 1 보호회로 모듈(100a)과 제 2 보호회로 모듈(100b)은 서로 동일 또는 유사한 기능을 수행하면서, 부가적으로 서로 다른 기능을 더 수행할 수도 있다. 이 경우, 제 1 보호회로 모듈(100a)과 제 2 보호회로 모듈(100b)은 대체로 유사한 회로소자와 회로배치를 갖되, 부가적인 차별점을 가질 수 있다.
전술한 본 발명의 실시예들에서, 제 1 보호회로 모듈(100a)과 제 2 보호회로 모듈(100b)이 듀얼로 부가됨에 따라서, 종래 보다 NMOSFET의 수가 2배로 늘어 내부 저항이 증가할 수 있다. 이에 따라, 제 1 내지 제 4 전계효과 트랜지스터들(114, 116, 124, 126)은 종래보다 2배 내지 3배 정도 크게 제조되어 종래 수준으로 내부 저항을 줄일 수도 있다. 다만, 이 경우에도 제 1 내지 제 4 전계효과 트랜지스터들(114, 116, 124, 126)의 크기 및 스펙은 동일할 수도 있고, 서로 다를 수도 있다.
도 12a 및 도 12b를 참조하면, 제 1 의 프로텍션 집적회로 소자(120a), 제 2 의 프로텍션 집적회로 소자(120b), 제 1 의 한 쌍의 전계효과 트랜지스터 소자(110a), 제 2 의 한 쌍의 전계효과 트랜지스터 소자(110b) 및 전기적 연결부재(140)를 밀봉하되 리드프레임(50)을 구성하는 복수의 리드들의 단부가 노출되도록 몰딩 공정을 통하여 봉지재(150)를 형성할 수 있다. 봉지재(150)를 형성하여 구현된 배터리 보호회로 패키지(200b)의 크기는 소형화 측면에서 바람직하다. 예를 들어, 발명자가 구현한 배터리 보호회로 패키지(200b)의 폭(L1)은 대략 2.65mm이며, 길이(L2)는 대략 7.8mm이며, 높이(L3)는 대략 0.65mm인바, 폭이 2mm인 인쇄회로기판 상에 배터리 보호회로 패키지(200b)를 실장할 경우 좌우로 0.15mm의 갭을 확보할 수 있다.
상술한 배터리 보호회로 패키지(200b)에 따르면, 소오스 와이어를 적용하지 않는 신규한 칩 스케일 패키지 타입의 한 쌍의 전계효과 트랜지스터를 적용함으로써 초 저저항을 구현할 수 있으며, 패키지 크기의 최소화를 구현할 수 있으며, 패키지 트림(trim) 타입 적용으로 제조원가를 감소시킬 수 있는 유리한 효과를 기대할 수 있다. 나아가, PTC 소자를 적용하지 않아 제조원가를 절감할 수 있는 부수적인 효과도 기대할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (10)

  1. 서로 이격된 복수의 리드들로 이루어진 리드프레임; 웨이퍼 레벨로 제공되되, 상기 리드프레임 상에 표면 실장(SMT)된, 한 쌍의 전계효과 트랜지스터 소자; 웨이퍼 레벨로 제공되되, 상기 한 쌍의 전계효과 트랜지스터 소자 상에 다이 부착(die attach)된, 프로텍션 집적회로 소자; 상기 프로텍션 집적회로 소자, 상기 한 쌍의 전계효과 트랜지스터 소자 및 상기 복수의 리드들로 이루어진 군에서 선택된 적어도 어느 두 개를 전기적으로 연결하는 전기적 연결부재; 및 상기 프로텍션 집적회로 소자, 상기 한 쌍의 전계효과 트랜지스터 소자 및 상기 전기적 연결부재를 밀봉하되 상기 리드들의 단부가 노출되도록 형성된 봉지재;를 포함하되,
    상기 리드프레임 상에 표면 실장되는 상기 한 쌍의 전계효과 트랜지스터 소자의 면과 상기 프로텍션 집적회로 소자가 다이 부착되는 상기 한 쌍의 전계효과 트랜지스터 소자의 면은 상기 한 쌍의 전계효과 트랜지스터 소자의 상면 및 하면 중에서 선택된 동일한 면이며,
    상기 리드프레임 상에 상기 한 쌍의 전계효과 트랜지스터 소자를 표면 실장한 후에, 상하 방향을 뒤집은 상태에서 상기 한 쌍의 전계효과 트랜지스터 소자 상에 상기 프로텍션 집적회로 소자를 다이 어태치 공정으로 배치함으로써,
    상기 한 쌍의 전계효과 트랜지스터 소자의 면 중에서 상기 프로텍션 집적회로 소자가 다이 부착되는 상기 동일한 면 상에서, 상기 리드프레임을 구성하는 서로 이격된 복수의 리드들이 상기 동일한 면의 테두리 영역에 배치되며, 상기 프로텍션 집적회로 소자는 상기 한 쌍의 전계효과 트랜지스터 소자의 상기 동일한 면의 중앙 영역에 배치되는 것을 특징으로 하는,
    배터리 보호회로 패키지.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 전기적 연결부재는 본딩 와이어를 포함하되, 상기 동일한 면 상에 배치되는, 배터리 보호회로 패키지.
  4. 제 1 항에 있어서,
    상기 한 쌍의 전계효과 트랜지스터 소자는 드레인 공통 구조를 가지는, 배터리 보호회로 패키지.
  5. 제 1 항, 제 3 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 패키지는 칩 스케일 패키지인 것을 특징으로 하는, 배터리 보호회로 패키지.
  6. 서로 이격된 복수의 리드들로 이루어진 리드프레임; 웨이퍼 레벨로 제공되되, 상기 리드프레임 상에 표면 실장(SMT)된, 제 1 의 한 쌍의 전계효과 트랜지스터 소자 및 제 2 의 한 쌍의 전계효과 트랜지스터 소자; 웨이퍼 레벨로 제공되되, 상기 제 1 의 한 쌍의 전계효과 트랜지스터 소자 상에 다이 부착(die attach)된 제 1 의 프로텍션 집적회로 소자 및 상기 제 2 의 한 쌍의 전계효과 트랜지스터 소자 상에 다이 부착(die attach)된 제 2 의 프로텍션 집적회로 소자; 상기 프로텍션 집적회로 소자, 상기 한 쌍의 전계효과 트랜지스터 소자 및 상기 복수의 리드들로 이루어진 군에서 선택된 적어도 어느 두 개를 전기적으로 연결하는 전기적 연결부재; 및 상기 프로텍션 집적회로 소자, 상기 한 쌍의 전계효과 트랜지스터 소자, 상기 전기적 연결부재를 밀봉하되 상기 리드들의 단부가 노출되도록 형성된 봉지재;를 포함하되,
    상기 리드프레임 상에 표면 실장되는 상기 제 1 의 한 쌍의 전계효과 트랜지스터 소자의 면과 상기 제 1 의 프로텍션 집적회로 소자가 다이 부착되는 상기 제 1 의 한 쌍의 전계효과 트랜지스터 소자의 면은 상기 제 1 의 한 쌍의 전계효과 트랜지스터 소자의 상면 및 하면 중에서 선택된 동일한 제 1 면이며,
    상기 리드프레임 상에 표면 실장되는 상기 제 2 의 한 쌍의 전계효과 트랜지스터 소자의 면과 상기 제 2 의 프로텍션 집적회로 소자가 다이 부착되는 상기 제 2 의 한 쌍의 전계효과 트랜지스터 소자의 면은 상기 제 2 의 한 쌍의 전계효과 트랜지스터 소자의 상면 및 하면 중에서 선택된 동일한 제 2 면인, 배터리 보호회로 패키지.
  7. 제 6 항에 있어서,
    상기 제 1 면에서의 법선 벡터 방향과 상기 제 2 면에서의 법선 벡터 방향은 동일한 방향인 것을 특징으로 하는, 배터리 보호회로 패키지.
  8. 제 6 항에 있어서,
    상기 리드프레임 상에 표면 실장(SMT)되며, 상기 제 1 프로텍션 집적회로 소자 및/또는 상기 제 2 프로텍션 집적회로 소자와 접속되는 적어도 하나 이상의 수동소자를 더 포함하는, 배터리 보호회로 패키지.
  9. 제 6 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 제 1 의 한 쌍의 전계효과 트랜지스터 소자 및 상기 제 1 의 프로텍션 집적회로 소자를 포함하는 제 1 모듈 및 상기 제 2 의 한 쌍의 전계효과 트랜지스터 소자 및 상기 제 2 의 프로텍션 집적회로 소자를 포함하는 제 2 모듈 중에서 어느 하나의 모듈은 피티씨 써미스터를 대체하도록 과전류 보호용으로 동작하는, 배터리 보호회로 패키지.
  10. 제 9 항에 있어서,
    상기 제 1 의 프로텍션 집적회로 소자는 배터리 베어셀의 과충전 및/또는 과방전을 제어하도록 상기 제 1 의 한 쌍의 전계효과 트랜지스터 소자를 제어하고,
    상기 제 2 의 프로텍션 집적회로 소자는 상기 배터리 베어셀로 흐르는 과전류를 차단하도록 상기 제 2 의 한 쌍의 전계효과 트랜지스터 소자를 제어하는, 배터리 보호회로 패키지.


KR1020150156660A 2015-11-09 2015-11-09 배터리 보호회로 패키지 KR101749249B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150156660A KR101749249B1 (ko) 2015-11-09 2015-11-09 배터리 보호회로 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150156660A KR101749249B1 (ko) 2015-11-09 2015-11-09 배터리 보호회로 패키지

Publications (2)

Publication Number Publication Date
KR20170054011A KR20170054011A (ko) 2017-05-17
KR101749249B1 true KR101749249B1 (ko) 2017-06-21

Family

ID=59048497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150156660A KR101749249B1 (ko) 2015-11-09 2015-11-09 배터리 보호회로 패키지

Country Status (1)

Country Link
KR (1) KR101749249B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002358941A (ja) 2001-05-30 2002-12-13 Mitsubishi Chemicals Corp 電池パック
JP5005246B2 (ja) * 2006-04-07 2012-08-22 パナソニック株式会社 電池パック及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002358941A (ja) 2001-05-30 2002-12-13 Mitsubishi Chemicals Corp 電池パック
JP5005246B2 (ja) * 2006-04-07 2012-08-22 パナソニック株式会社 電池パック及びその製造方法

Also Published As

Publication number Publication date
KR20170054011A (ko) 2017-05-17

Similar Documents

Publication Publication Date Title
US10756550B2 (en) Battery protection circuit module and battery pack comprising same
KR101279109B1 (ko) 배터리 보호회로의 패키지모듈
US10840564B2 (en) Battery protection circuit module and battery pack comprising same
KR101749248B1 (ko) 배터리 보호회로 패키지 및 이를 포함하는 배터리 팩
KR101434224B1 (ko) 배터리 보호회로 및 배터리 보호회로 모듈 패키지
KR20160025310A (ko) 배터리 보호회로 패키지
KR101274227B1 (ko) 배터리 보호회로의 패키징 배치구조
KR101749247B1 (ko) 배터리 보호회로, 배터리 보호회로 패키지 및 이를 포함하는 배터리 팩
KR101288059B1 (ko) 배터리 보호회로의 패키지 모듈
KR101731415B1 (ko) 배터리 보호회로 모듈, 및 이를 포함하는 배터리 팩
KR101594783B1 (ko) 와이어를 이용한 션트저항을 갖는 배터리 보호 ic 장치
KR20160039790A (ko) 배터리 보호회로 패키지
KR101746762B1 (ko) 배터리 보호회로 모듈, 및 이를 포함하는 배터리 팩
KR101771154B1 (ko) 배터리 보호회로 모듈, 및 이를 포함하는 배터리 팩
KR101749249B1 (ko) 배터리 보호회로 패키지
KR101479306B1 (ko) 배터리 보호회로 모듈 패키지 및 배터리 보호회로 모듈 패키지 어셈블리
KR101170117B1 (ko) 배터리 보호회로의 통합칩 구조
KR20180085480A (ko) 배터리 보호회로 패키지
KR101749246B1 (ko) 배터리 보호회로 모듈, 및 이를 포함하는 배터리 팩
KR101558271B1 (ko) 배터리 보호회로 모듈 패키지 및 그 제조방법
KR101764322B1 (ko) 배터리 보호회로 모듈, 및 이를 포함하는 배터리 팩
KR101582952B1 (ko) 배터리 보호회로 패키지 및 배터리 팩
KR101830282B1 (ko) 배터리 보호회로 모듈, 및 이를 포함하는 배터리 팩
KR101595501B1 (ko) 배터리 보호회로 모듈 패키지 및 배터리 팩
KR101474742B1 (ko) 배터리 보호회로 모듈 패키지와 이를 이용한 어셈블리 및 배터리 팩

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right