KR101741526B1 - Manufacturing method of circuit board for wireless antenna using via hole etching skill - Google Patents

Manufacturing method of circuit board for wireless antenna using via hole etching skill Download PDF

Info

Publication number
KR101741526B1
KR101741526B1 KR1020170008399A KR20170008399A KR101741526B1 KR 101741526 B1 KR101741526 B1 KR 101741526B1 KR 1020170008399 A KR1020170008399 A KR 1020170008399A KR 20170008399 A KR20170008399 A KR 20170008399A KR 101741526 B1 KR101741526 B1 KR 101741526B1
Authority
KR
South Korea
Prior art keywords
double
clad laminate
copper
via hole
layer
Prior art date
Application number
KR1020170008399A
Other languages
Korean (ko)
Inventor
송영희
전용선
신정민
Original Assignee
주식회사 써키트 플렉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 써키트 플렉스 filed Critical 주식회사 써키트 플렉스
Priority to KR1020170008399A priority Critical patent/KR101741526B1/en
Application granted granted Critical
Publication of KR101741526B1 publication Critical patent/KR101741526B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details

Abstract

The present invention relates to a method for manufacturing a circuit board for a wireless antenna using a via hole etching technique. The method for manufacturing a circuit board for a wireless antenna using a via hole etching technique according to an embodiment of the present invention includes the steps of: preparing a double-sided copper-clad laminate (10); forming a via hole (20); performing a masking process; exposing a part where the via hole (20) is formed; opening the upper and lower sides of the via hole (20) or any one side of the upper and lower sides of the via hole (20); forming an insulating layer (40) on a polymer layer (11); removing a dry film (30); and forming a copper plated layer (50). Therefore, the present invention can improve manufacturing quality and increase the reliability of an operation.

Description

비아홀 에칭기술을 이용한 무선 안테나용 회로기판의 제조방법{MANUFACTURING METHOD OF CIRCUIT BOARD FOR WIRELESS ANTENNA USING VIA HOLE ETCHING SKILL} BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a method of manufacturing a circuit board for a wireless antenna using a via-

본 발명은 비아홀 에칭기술을 이용한 무선 안테나용 회로기판의 제조방법에 관한 것으로서, 더욱 상세하게는 근거리 결제시스템용 NFC(Near Field Communication), 삼성페이용 MST(Magnetic Secure Transmission), 무선충전용 WPC(Wireless Power Consortium) 안테나 등의 무선 안테나용 회로기판을 제조함에 있어 메탈파우더 등의 전기전도성물질이 내재된 전도성 폴리머가 기재로 사용되고 있는데, 회로 형성을 위한 비아(via) 시 비아 부분 절연을 확보할 수 있도록 하고, 특히 비아홀의 내벽을 부분 에칭하는 홀 에칭기술을 이용하여 전도성 폴리머의 비아 측과 접촉되는 경계영역 내 전기전도성물질을 부식시켜 폴리머만을 남김으로써 비아(via) 부분에 대한 절연 필요성을 만족시키면서 내벽 동도금을 용이하게 실시할 수 있도록 하며 단락을 방지할 수 있도록 한 비아홀 에칭기술을 이용한 무선 안테나용 회로기판의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a circuit board for a wireless antenna using a via hole etching technique, and more particularly, to a method of manufacturing a circuit board for a wireless antenna using Near Field Communication (NFC) In order to manufacture a circuit board for a wireless antenna such as a wireless power consortium antenna, a conductive polymer having an electrically conductive material such as a metal powder is used as a substrate. Particularly by etching the electrically conductive material in the boundary region that is in contact with the via side of the conductive polymer using a hole etching technique that partially etches the inner wall of the via hole to leave only the polymer to satisfy the need for insulation for the via portion A via hole etching technique that enables easy plating of the inner wall and prevents short circuit To a method of manufacturing a circuit board for a wireless antenna.

일반적으로 회로기판(Circuit Board)은 각종 부품을 실장하기 위한 회로배선을 갖는 기판으로서, 스마트폰 등의 모바일기기를 비롯하여 각종 전기전자기기에 적용되고 있다.2. Description of the Related Art In general, a circuit board is a substrate having circuit wiring for mounting various components, and is applied to various electric and electronic devices including a mobile device such as a smart phone.

최근 모바일기기에 있어 스마트폰의 등장은 새로운 모바일 환경 및 문화를 창출하고 있으며, 이에 의한 새로운 모바일 환경에 대응하여 신용카드나 교통카드의 기능을 위한 결재서비스, 상점 등에서 물품정보나 방문객을 위한 여행정보의 전송서비스, 실시간 교통정보 제공서비스, 출입통제나 광고 서비스 등 그 서비스 영역이 더욱 광범위하게 형성되고 있다.Recently, the emergence of smart phones in mobile devices has created a new mobile environment and culture. In response to the new mobile environment, payment services for the functions of credit cards and transportation cards, travel information for visitors, Service delivery, real-time traffic information service, access control, and advertisement service.

이와 같이 스마트폰을 이용한 여러 가지 다양한 서비스들은 사용자 편의성을 제공하는 것들로서, 최근 무선인식기술 중의 하나인 NFC(Near Filed Communication)나 무선충전을 위한 안테나 등이 탑재되는 등 차세대 기술들이 접목되고 있다.Various types of services using smart phones provide user convenience. Recently, next generation technologies such as Near Field Communication (NFC) and an antenna for wireless charging have been introduced.

즉, 스마트폰에 근거리 결제시스템용 NFC(Near Field Communication), 삼성페이용 MST(Magnetic Secure Transmission), 무선충전용 WPC(Wireless Power Consortium) 안테나 등이 포함되고 있다.In other words, NFC (near field communication) for the near-field payment system, Magnetic Secure Transmission (MST) for Samsung face, and Wireless Power Consortium (WPC) antenna for wireless charging are included in the smartphone.

또한, 모바일기기의 슬림화 및 편의성 증진을 위해 이러한 다양한 안테나의 기능들을 하나의 부품으로 일체화하는 시도들이 이루어지고 있다.In addition, attempts have been made to integrate the functions of various antennas into one component in order to make the mobile device slimmer and improve convenience.

여기에서, 상기 스마트폰 등의 모바일기기에 적용되고 있는 안테나 부품들은 안테나의 동작 신뢰성을 높이기 위해 전자파를 차폐 및 흡수하기 위한 전도성 폴리머가 사용되는데, 전도성 폴리머는 메탈파우더 등의 전기전도성물질이 내재된 폴리머로서, 주로 시트 타입으로 적용되며, 무선 안테나용 회로기판의 기재로도 사용되고 있다.Here, the antenna components used in mobile devices such as the smart phone include a conductive polymer for shielding and absorbing electromagnetic waves in order to improve operational reliability of the antenna. The conductive polymer includes an electrically conductive material such as a metal powder As a polymer, it is mainly applied as a sheet type, and is also used as a substrate of a circuit board for a wireless antenna.

하지만, 상기 메탈파우더 등의 전기전도성물질이 내재된 전도성 폴리머를 이용하여 무선 안테나용 회로기판을 제조하는 경우, 회로기판 상에 비아홀(via hole)을 형성한 후 동도금을 통해 비아홀을 채워 비아(via)를 만들시 비아에 채워지는 동도금층이 전도성 폴리머 내 전기전도성물질과 접촉되므로 회로기판의 사용시 단락이 발생되는 문제점이 있었으며, 이로 인해 업계에서는 전도성 폴리머의 사용에 따라 비아 형성을 위한 동도금 수행에 어려움을 겪고 있을 뿐만 아니라 회로기판이 갖는 비아(via) 측 절연 대책이 강력히 요구되고 있는 실정에 있다.However, when a circuit board for a wireless antenna is manufactured using a conductive polymer having an electrically conductive material such as the metal powder, a via hole is formed on the circuit board, and then the via hole is filled with copper via copper plating, ), The copper plated layer filled in the vias is in contact with the electrically conductive material in the conductive polymer, causing a short circuit in the use of the circuit board. As a result, in the industry, it is difficult to perform copper plating for forming vias according to the use of the conductive polymer In addition, there is a strong demand for measures for insulation on the via side of a circuit board.

대한민국 특허공개 제10-2012-0033653호Korean Patent Publication No. 10-2012-0033653 대한민국 특허공개 제10-2013-0052884호Korean Patent Publication No. 10-2013-0052884

본 발명은 상술한 종래의 문제점 등을 해소 및 이를 감안하여 안출된 것으로서, 근거리 결제시스템용 NFC(Near Field Communication), 삼성페이용 MST(Magnetic Secure Transmission), 무선충전용 WPC(Wireless Power Consortium) 안테나 등의 무선 안테나용 회로기판을 제조함에 있어 메탈파우더 등의 전기전도성물질이 내재된 전도성 폴리머가 기재로 사용되고 있는데, 회로 형성을 위한 비아(via) 시 비아 부분 절연을 확보할 수 있도록 하고, 특히 비아홀의 내벽을 부분 에칭하는 홀 에칭기술을 이용하여 전도성 폴리머의 비아 측과 접촉되는 경계영역 내 전기전도성물질을 부식시켜 폴리머만을 남김으로써 비아(via) 부분에 대한 절연 필요성을 만족시키면서 내벽 동도금을 용이하게 실시할 수 있도록 하며 단락을 방지할 수 있도록 한 비아홀 에칭기술을 이용한 무선 안테나용 회로기판의 제조방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems of the related art, and it is an object of the present invention to provide a wireless communication system and a wireless communication system, A conductive polymer containing an electrically conductive material such as a metal powder is used as a base material in manufacturing a circuit board for a wireless antenna. In this case, it is possible to secure insulation of the via part in the via via for circuit formation, Etching the inner wall of the conductive polymer to etch the electrically conductive material in the boundary region in contact with the via side of the conductive polymer to leave only the polymer, thereby facilitating copper plating while satisfying the need for insulation for the via portion Circuit for a wireless antenna using a via-hole etching technique so that a short circuit can be prevented And a method for manufacturing a substrate.

본 발명은 제조 품질을 향상시킬 수 있도록 하며, 비아 측 절연성 확보 및 단락 방지를 통해 동작 신뢰성을 높일 수 있도록 한 비아홀 에칭기술을 이용한 무선 안테나용 회로기판의 제조방법을 제공하는데 그 목적이 있다.An object of the present invention is to provide a method of manufacturing a circuit board for a wireless antenna using a via-hole etching technique that can improve manufacturing quality and increase operational reliability through securing insulation on the side and preventing short-circuiting.

상기의 목적을 달성하기 위한 본 발명에 따른 비아홀 에칭기술을 이용한 무선 안테나용 회로기판의 제조방법은, 전도성 폴리머로 이루어진 폴리머층(11)을 사이에 두고 상,하부에 각각 동박층(12,13)이 적층된 양면동박적층판(10)을 기재로 하여 회로기판을 제조하는 방법에 있어서, (A) 전도성 폴리머로 이루어진 폴리머층(11)을 사이에 두고 상,하부에 각각 동박층(12,13)이 적층된 양면동박적층판(10)을 준비하는 단계; (B) 상기 양면동박적층판(10)에 드릴링 처리하여 비아홀(20)을 한 개 또는 둘 이상으로 관통 형성하는 단계; (C) 상기 비아홀(20)이 형성된 양면동박적층판(10)의 상,하면에 각각 드라이필름(30)을 배치하여 마스킹(masking) 처리하는 단계; (D) 상기 양면동박적층판(10)의 상,하부 양측 또는 상,하부 중 어느 일측을 노광 처리하되 비아홀(20)이 형성된 부위를 노광 처리하는 단계; (E) 상기 노광 처리된 양면동박적층판(10)을 현상하여 마스킹 처리된 드라이필름(30)의 일부를 제거함으로써 비아홀(20)의 상,하부 양측 또는 상,하부 중 어느 일측을 오픈(open)시키는 단계; (F) 상기 오픈시킨 비아홀(20)의 내벽을 에칭 처리하되 전도성 폴리머로 이루어진 폴리머층(11)에 있어 비아홀과 접촉되는 경계영역 내 전기전도성물질만을 부식시켜 제거하고 폴리머만을 남기는 부분 에칭을 통해 폴리머층(11)에 절연층(40)을 형성하는 단계; (G) 상기 양면동박적층판(10)의 상,하부에 각각 배치된 드라이필름(30)을 박리하여 제거하는 단계; (H) 상기 드라이필름(30)이 박리된 양면동박적층판(10)에 동도금을 행하여서 상기 비아홀(20)의 중심부를 제외한 내벽에 비아(60)를 형성함과 동시에 상,하부 동박층(12,13)에 적층되어 도전성을 갖도록 연결되는 동도금층(50)을 형성하는 단계;를 포함하는 것을 특징으로 한다.In order to achieve the above object, a method of manufacturing a circuit board for a wireless antenna using a via hole etching technique according to the present invention comprises the steps of: forming a copper layer 12 A method for producing a circuit board with a double-sided copper-clad laminate (10) laminated on a substrate, comprising the steps of: (A) forming a copper alloy layer (11) on the upper and lower sides of a polymer layer (11) Side laminated board (10); (B) drilling the double-sided copper-clad laminate (10) to form one or more via holes (20); (C) disposing a dry film (30) on upper and lower surfaces of the double-sided copper-clad laminate (10) on which the via holes (20) are formed and masking them; (D) exposing the upper and lower sides of the double-sided copper-clad laminate 10 to either side of the upper or lower side of the double-side copper-clad laminate 10 by exposure to the via hole 20; (E) The exposed double-sided copper-clad laminate 10 is developed to remove a portion of the masked dry film 30, thereby opening any one of the upper and lower sides, the upper and lower sides of the via hole 20, ; (F) The inner wall of the opened via hole 20 is etched, but only the electroconductive material in the boundary region in contact with the via hole in the polymer layer 11 made of the conductive polymer is corroded and removed, Forming an insulating layer (40) on the layer (11); (G) peeling off the dry film (30) disposed on the upper and lower sides of the double-sided copper-clad laminate (10); (H) The double-sided copper-clad laminate 10 on which the dry film 30 is peeled is copper-plated to form vias 60 on the inner walls except for the center of the via holes 20, and the upper and lower copper foil layers 12 (13), and forming a copper plating layer (50) connected to be conductive.

또한, 상기의 목적을 달성하기 위한 본 발명에 따른 홀 에칭기술을 이용한 회로기판의 제조방법은, 전도성 폴리머로 이루어진 폴리머층(11)을 사이에 두고 상,하부에 각각 동박층(12,13)이 적층된 양면동박적층판(10)을 기재로 하여 회로기판을 제조하는 방법에 있어서, (A) 전도성 폴리머로 이루어진 폴리머층(11)을 사이에 두고 상,하부에 각각 동박층(12,13)이 적층된 양면동박적층판(10)을 준비하는 단계; (B) 상기 양면동박적층판(10)에 드릴링 처리하여 비아홀(20)을 한 개 또는 둘 이상으로 관통 형성하는 단계; (C) 상기 비아홀(20)이 형성된 양면동박적층판(10)의 상,하면에 각각 드라이필름(30)을 배치하여 마스킹(masking) 처리하는 단계; (D) 상기 양면동박적층판(10)의 상,하부 양측 또는 상,하부 중 어느 일측을 노광 처리하되 비아홀(20)이 형성된 부위를 노광 처리하는 단계; (E) 상기 노광 처리된 양면동박적층판(10)을 현상하여 마스킹 처리된 드라이필름(30)의 일부를 제거함으로써 비아홀(20)의 상,하부 양측 또는 상,하부 중 어느 일측을 오픈(open)시키는 단계; (F) 상기 오픈시킨 비아홀(20)의 내벽을 에칭 처리하되 전도성 폴리머로 이루어진 폴리머층(11)에 있어 비아홀과 접촉되는 경계영역 내 전기전도성물질만을 부식시켜 제거하고 폴리머만을 남기는 부분 에칭을 통해 폴리머층(11)에 절연층(40)을 형성하는 단계; (G) 상기 양면동박적층판(10)의 상,하부에 각각 배치된 드라이필름(30)을 박리하여 제거하는 단계; (H) 상기 드라이필름(30)이 박리된 양면동박적층판(10)에 동도금을 행하여서 상기 비아홀(20)의 내부 전체를 채워 비아(60)를 형성함과 동시에 상,하부 동박층(12,13)에 적층되어 도전성을 갖도록 연결되는 동도금층(50)을 형성하는 단계;를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing a circuit board using a hole etching technique, comprising the steps of: forming a copper layer 12 on the upper and lower sides of a polymer layer 11 made of a conductive polymer; A method for producing a circuit board using the laminated double-sided copper-clad laminate (10) as a substrate, comprising the steps of (A) forming a copper layer (12, 13) on upper and lower sides of a polymer layer (11) Preparing a laminated double-sided copper-clad laminate (10); (B) drilling the double-sided copper-clad laminate (10) to form one or more via holes (20); (C) disposing a dry film (30) on upper and lower surfaces of the double-sided copper-clad laminate (10) on which the via holes (20) are formed and masking them; (D) exposing the upper and lower sides of the double-sided copper-clad laminate 10 to either side of the upper or lower side of the double-side copper-clad laminate 10 by exposure to the via hole 20; (E) The exposed double-sided copper-clad laminate 10 is developed to remove a portion of the masked dry film 30, thereby opening any one of the upper and lower sides, the upper and lower sides of the via hole 20, ; (F) The inner wall of the opened via hole 20 is etched, but only the electroconductive material in the boundary region in contact with the via hole in the polymer layer 11 made of the conductive polymer is corroded and removed, Forming an insulating layer (40) on the layer (11); (G) peeling off the dry film (30) disposed on the upper and lower sides of the double-sided copper-clad laminate (10); (H) The double-sided copper-clad laminate 10 on which the dry film 30 is peeled is subjected to copper plating to fill the entire interior of the via hole 20 to form vias 60, and the upper and lower copper foil layers 12, 13 to form a copper plating layer 50 connected to be electrically conductive.

여기에서, 상기 전도성 폴리머로 이루어진 폴리머층(11)에 절연층(40)을 형성한 이후에는 옥시데이션공정 또는 플라즈마공정을 수행하여서 절연층(40)의 외벽에 산화막을 형성시켜 줌으로써 비아(60)와의 절연효과를 증대시킬 수 있도록 구성하는 것을 특징으로 한다.After the insulating layer 40 is formed on the polymer layer 11 made of the conductive polymer, an oxide film is formed on the outer wall of the insulating layer 40 by performing an oxidation process or a plasma process, So as to increase the insulation effect of the semiconductor device.

여기에서, 상기 양면동박적층판(10)에 있어 전도성 폴리머로 이루어진 폴리머층(11)은, 폴리이미드(PI), 액정폴리머(LCP), 폴리카보네이트(PC), 폴리에틸렌테레프탈레이트(PET), 폴리에테르니트릴(PEN), 폴리아릴레이트(PAR), 에폭시 중에서 선택된 어느 1종이 사용되는 폴리머; 철(Fe)이나 철(Fe)을 포함하는 합금 중에서 선택된 어느 1종이 사용되는 전기전도성물질; 의 혼합 조성으로 이루어진 것을 특징으로 한다.Here, the polymer layer 11 made of the conductive polymer in the double-sided copper-clad laminate 10 may be formed of at least one selected from the group consisting of polyimide (PI), liquid crystal polymer (LCP), polycarbonate (PC), polyethylene terephthalate (PET) A polymer using any one selected from nitrile (PEN), polyarylate (PAR), and epoxy; An electrically conductive material using any one material selected from an alloy including iron (Fe) and iron (Fe); And a mixture thereof.

여기에서, 상기 양면동박적층판(10)은, 상,하부 동박층(12,13)을 폴리머층(11)의 상,하측에 각각 적층하여 구비함에 있어 주파수의 특성을 고려하여 무선 안테나의 효율을 높일 수 있도록 상부 동박층(12)의 두께 : 하부 동박층(13)의 두께 = 1 : 1/3~1의 대비로 조절하여 구성하는 것을 특징으로 한다.Here, the double-sided copper-clad laminate 10 includes the upper and lower copper layers 12 and 13 stacked on the upper and lower sides of the polymer layer 11, respectively. In consideration of the frequency characteristics, The thickness of the upper copper foil layer 12: the thickness of the lower copper foil layer 13 = 1: 1/3 to 1 so that the thickness of the lower copper foil layer 13 can be increased.

본 발명에 따르면, 메탈파우더 등의 전기전도성물질이 내재된 전도성 폴리머를 사용하여 NFC(Near Field Communication)나 MST(Magnetic Secure Transmission) 또는 무선충전용 WPC(Wireless Power Consortium) 등의 무선 안테나용 회로기판을 제조하는 경우, 비아 측 절연성을 확보함과 더불어 내벽 동도금을 용이하게 수행할 수 있는 유용한 효과를 달성할 수 있다.According to the present invention, a conductive polymer containing an electrically conductive material such as a metal powder is used to form a circuit board for a wireless antenna such as NFC (Near Field Communication), MST (Magnetic Secure Transmission) or Wireless Charging WPC (Wireless Power Consortium) It is possible to achieve a beneficial effect that the via-side insulating property can be ensured and the inner wall copper plating can be easily carried out.

특히, 비아홀의 내벽을 부분 에칭하는 홀 에칭기술을 이용함으로써 전도성 폴리머의 비아 측과 접촉되는 경계영역 내 전기전도성물질을 부식시킴에 의해 폴리머만을 남기게 하여 절연층을 형성케 하는 개선방식으로 무선 안테나용 회로기판을 제조하므로 종래 개선이 요구되는 비아(via) 부분에 대한 절연 필요성을 만족시키면서 내벽 동도금을 용이하게 실시할 수 있으며, 이를 통해 단락을 효과적으로 방지할 수 있는 무선 안테나용 회로기판을 제조할 수 있다.In particular, by using a hole etching technique for partially etching the inner wall of a via hole, an electrically conductive material in a boundary region contacting with a via side of the conductive polymer is corroded, thereby leaving only a polymer, Since the circuit board is manufactured, it is possible to easily perform the inner wall copper plating while satisfying the necessity of inspecting the via portion which is required to be improved in the past, and thereby it is possible to manufacture a circuit board for a wireless antenna, have.

본 발명은 무선 안테나용 회로기판에 대한 제조 품질을 향상시킬 수 있으며, 비아 측 절연성 확보 및 단락 방지를 통해 동작 신뢰성을 높일 수 있는 유용함을 달성할 수 있다.INDUSTRIAL APPLICABILITY The present invention can improve the manufacturing quality of a circuit board for a wireless antenna, and can achieve usefulness to increase operational reliability through securing via-side insulation and short-circuit prevention.

도 1 내지 도 9는 본 발명의 실시예에 따른 홀 에칭기술을 이용한 회로기판의 제조방법을 설명하기 위해 나타낸 순차적 공정 흐름도이다.
도 10은 본 발명의 실시예에 따른 홀 에칭기술을 이용한 회로기판의 제조방법에 의해 제조된 연성회로기판을 나타낸 단면 구조도이다.
도 11은 본 발명의 실시예에 따른 홀 에칭기술을 이용한 회로기판의 제조방법에 있어 (D)단계의 다른 실시예를 나타낸 예시도이다.
도 12는 본 발명의 실시예에 따른 홀 에칭기술을 이용한 회로기판의 제조방법에 있어 (E)단계의 다른 실시예를 나타낸 예시도이다.
도 13은 본 발명의 실시예에 따른 홀 에칭기술을 이용한 회로기판의 제조방법에 있어 (H)단계의 다른 실시예를 나타낸 예시도이다.
도 14는 본 발명의 실시예에 따른 홀 에칭기술을 이용한 회로기판의 제조방법에 있어 (I)단계의 다른 실시예를 나타낸 예시도이다.FIGS. 1 to 9 are sequential process flowcharts illustrating a method of manufacturing a circuit board using a hole etching technique according to an embodiment of the present invention.
10 is a cross-sectional view illustrating a flexible circuit board fabricated by a method of manufacturing a circuit board using a hole etching technique according to an embodiment of the present invention.
11 is an exemplary view showing another embodiment of the step (D) in the method of manufacturing a circuit board using the hole etching technique according to the embodiment of the present invention.
12 is an exemplary view showing another embodiment of the step (E) in the method of manufacturing a circuit board using the hole etching technique according to the embodiment of the present invention.
13 is an exemplary view showing another embodiment of step (H) in a method of manufacturing a circuit board using a hole etching technique according to an embodiment of the present invention.
14 is an exemplary view showing another embodiment of the step (I) in the method of manufacturing a circuit board using the hole etching technique according to the embodiment of the present invention.

본 발명에 대해 첨부한 도면을 참조하여 바람직한 실시예를 설명하면 다음과 같으며, 이와 같은 상세한 설명을 통해서 본 발명의 목적과 구성 및 그에 따른 특징들을 보다 잘 이해할 수 있게 될 것이다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. The present invention will become more apparent from the following detailed description when taken in conjunction with the accompanying drawings.

본 발명의 실시예에 따른 홀 에칭기술을 이용한 회로기판의 제조방법은, 먼저 도 1에 나타낸 바와 같이, (A)단계로서 회로기판을 제조하기 위한 기재가 되는 양면동박적층판(10)을 구비하여 준비한다.As shown in FIG. 1, a method of manufacturing a circuit board using a hole etching technique according to an embodiment of the present invention includes a double-sided copper-clad laminate 10 as a substrate for manufacturing a circuit board as a step (A) Prepare.

상기 양면동박적층판(10)은 전도성 폴리머로 이루어진 폴리머층(11)을 사이에 두고 상,하부에 각각 동박층(12,13)이 적층된 구조를 갖도록 구비함이 바람직하다.It is preferable that the double-sided copper-clad laminate 10 has a structure in which the copper foil layers 12 and 13 are laminated on the upper and lower sides of the polymer layer 11 made of a conductive polymer.

이때, 상기 양면동박적층판(10)은 전도성 폴리머로 이루어진 폴리머층(11)과 상,하부 동박층(12,13) 간의 절연을 위해 상,하부에 커버레이(14)가 합지되는데, 폴리머층(11)의 상하부에 각각 접착제를 도포한 후 커버레이(14)를 각각 합지한다.At this time, the double-sided copper-clad laminate 10 is coated with a coverlay 14 on upper and lower sides for insulation between the polymer layer 11 made of a conductive polymer and the upper and lower copper layers 12 and 13, 11, respectively, and then the cover rails 14 are joined together.

상기 양면동박적층판(10)의 폴리머층(11)은 절연물질인 폴리머와 전자파 차폐 및 흡수 기능을 통해 동작 신뢰성을 높이기 위한 메탈파우더 등의 전기전도성물질을 혼합한 조성으로 이루어진다.The polymer layer 11 of the double-sided copper-clad laminate 10 has a composition of a polymer as an insulating material and an electrically conductive material such as a metal powder for enhancing operational reliability through an electromagnetic wave shielding and absorbing function.

이때, 상기 양면동박적층판(10)의 폴리머층(11)을 구성하는 폴리머는 폴리이미드(PI), 액정폴리머(LCP), 폴리카보네이트(PC), 폴리에틸렌테레프탈레이트(PET), 폴리에테르니트릴(PEN), 폴리아릴레이트(PAR), 에폭시 중에서 선택된 어느 1종을 사용할 수 있다.The polymer constituting the polymer layer 11 of the double-sided copper-clad laminate 10 may be at least one selected from the group consisting of polyimide (PI), liquid crystal polymer (LCP), polycarbonate (PC), polyethylene terephthalate (PET), polyether nitrile ), Polyarylate (PAR), and epoxy may be used.

이때, 상기 양면동박적층판(10)의 폴리머층(11)을 구성하는 전기전도성물질은 철(Fe)이나 철(Fe)을 포함하는 합금 중에서 선택된 어느 1종을 사용할 수 있으며, 파우더의 형태로 적용된다 할 것이다.At this time, the electrically conductive material constituting the polymer layer 11 of the double-sided copper-clad laminate 10 may be any one selected from the group consisting of iron (Fe) and iron (Fe), and may be applied in the form of powder Will be.

부연하여, 상기 철(Fe)을 포함하는 합금은 Fe-Al계, Fe-Ni계, Fe-Co계, Fe-Si계, Fe-Al-Si계, Fe-Co-Ni계, Fe-B-Si계 등을 예로 들 수 있다.In addition, the alloy containing Fe may be Fe-Al, Fe-Ni, Fe-Co, Fe-Si, Fe-Al-Si, Fe- -Si system and the like.

여기에서, 상기 폴리머층(11)은 100중량% 기준하여 폴리머를 50~70중량%로 하고 전기전도성물질을 30~50중량%로 혼합하여 조성함이 바람직하다 할 수 있다.The polymer layer 11 may be formed by mixing 50 to 70% by weight of a polymer and 30 to 50% by weight of an electrically conductive material based on 100% by weight of the polymer.

여기에서, 상기 양면동박적층판(10)의 폴리머층(11)을 구성하는 전기전도성물질은 폴리머층(11)에 대해 전기절연저항을 높이면서 우수한 전자파 차폐 및 흡수기능을 발휘할 수 있도록 판상입자를 사용하는 것이 바람직하다 할 수 있다.Here, the electrically conductive material constituting the polymer layer 11 of the double-sided, copper-clad laminate 10 uses the plate-shaped particles so as to exhibit excellent electromagnetic wave shielding and absorption function while increasing the electrical insulation resistance to the polymer layer 11 It is preferable to make it.

여기에서, 상기 양면동박적층판(10)은 상,하부 동박층(12,13)을 폴리머층(11)의 상,하측에 각각 적층하여 구비함에 있어 주파수의 특성을 고려하여 무선 안테나의 효율을 높일 수 있도록 상부 동박층(12)의 두께 대비 하부 동박층(13)의 두께를 조절하여 구성할 수 있다 할 것인데, 상부 동박층(12)의 두께 : 하부 동박층(13)의 두께 = 1 : 1/3~1의 대비로 조절하여 구성할 수 있다.Here, the double-sided copper-clad laminate 10 includes the upper and lower copper layers 12 and 13 stacked on the upper and lower sides of the polymer layer 11, respectively. In consideration of the frequency characteristics, The thickness of the upper copper foil layer 12: the thickness of the lower copper foil layer 13 = 1: 1 (the thickness of the lower copper foil layer 13) / 3 ~ 1. ≪ / RTI >

상기와 같이, 상기 양면동박적층판(10)을 준비한 다음에는 도 2에 나타낸 바와 같이, (B)단계로서 상기 양면동박적층판(10)에 드릴링 처리하여 비아홀(20)을 한 개 또는 둘 이상으로 관통 형성한다.As described above, after the double-sided copper-clad laminate 10 is prepared, the double-sided copper-clad laminate 10 is subjected to a drilling treatment as a step (B) .

이때, 상기 비아홀(20)을 형성하기 위한 드릴링은 레이저를 이용한 레이저 가공이 바람직하다 할 수 있으나, NC/CNC를 이용한 기계적 가공도 수행할 수 있다.At this time, laser drilling using laser is preferable for drilling to form the via hole 20, but mechanical machining using NC / CNC can also be performed.

여기에서, 상기 비아홀(20)은 주로 원형 형태로 형성하고 있으나, 사각형이나 육각형 등의 형태로도 형성할 수 있는 등 변형이나 수정이 가능하다 할 것이다.Although the via hole 20 is mainly formed in a circular shape, the via hole 20 may be formed in a rectangular or hexagonal shape or the like.

여기에서, 상기 비아홀(20)은 미세 회로의 형성을 위한 필요에 따라 1개나 2개 또는 그 이상의 다수 개로 형성할 수 있다.Here, the via hole 20 may be formed of one, two, or more, as needed for forming a microcircuit.

도 3에 나타낸 바와 같이, (C)단계로서 상기 비아홀(20)이 관통 형성된 양면동박적층판(10)의 상,하면에 각각 드라이필름(30)을 배치하여 마스킹(masking) 처리한다.As shown in FIG. 3, in step (C), the dry film 30 is disposed on the upper and lower surfaces of the double-sided copper-clad laminate 10 having the via hole 20 penetrated therethrough and masked.

이때, 상기 드라이필름(30)은 양면동박적층판(10)의 상부 동박층(12) 상면과 하부 동박층(13) 하면에 각각 밀착 배치되며, 관통 형성시킨 비아홀(20)의 상하부를 마스킹하므로 홀의 관통된 상태가 폐쇄 처리된다.At this time, the dry film 30 is closely disposed on the upper surface of the upper copper foil layer 12 of the double-sided copper-clad laminate 10 and the lower surface of the lower copper foil layer 13 and masks the upper and lower portions of the through- The penetrating state is closed.

상기와 같이, 상기 양면동박적층판(10)의 상,하면에 각각 드라이필름(30)을 배치하여 마스킹(masking) 처리한 다음에는 도 4에 나타낸 바와 같이, (D)단계로서 상기 양면동박적층판(10)의 상,하부 양측을 노광 처리하되 비아홀(20)이 형성된 부위를 노광 처리한다.As described above, after the dry film 30 is disposed on the upper and lower surfaces of the double-sided copper-clad laminate 10, the double-sided copper-clad laminate 10 (FIG. 10 are subjected to an exposure treatment such that both sides of the upper and lower sides of the via hole 20 are exposed.

여기에서는 도 11에 나타낸 바와 같이, 양면동박적층판(10)의 상,하부 중 어느 일측을 노광 처리하되 비아홀(20)이 형성된 부위를 노광 처리하는 형태로 수행할 수도 있다.Here, as shown in Fig. 11, either the top or the bottom of the double-sided copper-clad laminate 10 may be subjected to exposure treatment, and a portion where the via hole 20 is formed may be subjected to exposure treatment.

이어, 도 5에 나타낸 바와 같이, (E)단계로서 상기 노광 처리된 양면동박적층판(10)을 현상하여 마스킹 처리된 드라이필름(30)의 비아홀(20) 측 일부를 제거함으로써 비아홀(20)의 상,하부를 오픈(open)시킨다.5, the exposed double-sided copper-clad laminate 10 is developed to remove part of the dry film 30 on the side of the via hole 20 by masking, Upper and lower open.

또한, 도 11에서와 같이 양면동박적층판(10)의 상,하부 중 어느 일측을 노광 처리한 경우에는 도 12에 나타낸 바와 같이 비아홀(20)의 상,하부 중 어느 일측을 오픈(open)시킬 수도 있다.11, when either one of the upper and lower sides of the double-sided copper-clad laminate 10 is subjected to the exposure treatment, either the top or the bottom of the via hole 20 may be opened have.

이때, 상기 비아홀(20) 측 부분을 제외하고 상기 양면동박적층판(10)의 상,하부에 배치된 드라이필름(30)의 나머지 부분은 그대로 남겨진 상태가 되며, 이후 (F)단계의 폴리머층(11)에 대한 부분 에칭을 수행시 상,하부 동박층(12,13)을 보호하는 수단으로 사용된다.At this time, the remaining portions of the dry film 30 disposed on the top and the bottom of the double-sided copper-clad laminate 10 are left as they are except for the via hole 20 side portion, and then the polymer layer (F) 11 are used as means for protecting the upper and lower copper foil layers 12, 13.

도 6에 나타낸 바와 같이, (F)단계로서 상기 드라이필름(30)의 일부를 노광 및 현상을 통해 제거하여 오픈시킨 비아홀(20)의 내벽을 에칭 처리하되 상기 전도성 폴리머로 이루어진 폴리머층(11)에 있어 비아홀(20)과 접촉되는 경계영역 내 전기전도성물질만을 부식시켜 제거하고 폴리머만을 남기는 부분 에칭을 통해 전도성 폴리머로 이루어진 폴리머층(11)에 절연층(40)을 형성한다.6, in step (F), a part of the dry film 30 is removed through exposure and development to etch the inner wall of the opened via hole 20, and the polymer layer 11 made of the conductive polymer is etched, The insulating layer 40 is formed on the polymer layer 11 made of a conductive polymer through partial etching in which only the electroconductive material in the boundary region in contact with the via hole 20 is corroded and removed and only the polymer is left.

이때, 상기 양면동박적층판(10)은 드라이필름(30)이 상,하부에 남겨진 상태에서 에칭액에 침지시키며, 비아홀(20)이 오픈 상태에 있으므로 에칭액은 비아홀(20)의 내벽과 접촉되고 이를 부식시키게 되는데, 폴리머층(11) 내 전기전도성물질을 부식시켜 제거할 때 비아홀(20)과 접촉되는 상,하부 동박층(12,13)의 경계영역 또한 부식된다.In this case, the double-sided copper-clad laminate 10 is immersed in the etchant in a state where the dry film 30 is left on the upper and lower sides. Since the via hole 20 is in an open state, the etchant contacts the inner wall of the via hole 20, The boundary regions of the upper and lower copper foil layers 12 and 13 which are in contact with the via hole 20 when the electroconductive material is removed by corrosion are also corroded.

부연하여, 상기 비아홀(20)의 내벽 주변의 폴리머층(11)이 에칭액의 침투에 의해 부식 처리되는데, 폴리머층(11)을 구성하는 조성 중 폴리머를 제외한 전기전도성물질만을 경계영역 부분으로 부식시키며, 이를 통해 상기 비아홀(20)과 접촉되는 폴리머층(11)의 경계영역에 폴리머 조성으로만 이루어지는 절연층(40)을 형성할 수 있다.In addition, the polymer layer 11 around the inner wall of the via hole 20 is corroded by the penetration of the etchant. In the composition of the polymer layer 11, only the electrically conductive material excluding the polymer is corroded into the boundary region portion So that the insulating layer 40 having a polymer composition can be formed in the boundary region of the polymer layer 11 in contact with the via hole 20.

또한, 상기 (F)단계에서는 상기 전도성 폴리머로 이루어진 폴리머층(11)에 절연층(40)을 형성한 후, 옥시데이션공정 또는 플라즈마공정을 추가적으로 수행하여서 절연층(40)의 외벽에 산화막을 형성시켜 줌으로써 절연성을 더욱 강화하는 공정을 진행할 수 있다 할 것이다.In the step (F), an insulating layer 40 is formed on the polymer layer 11 made of the conductive polymer, and then an oxidation process or a plasma process is further performed to form an oxide film on the outer wall of the insulating layer 40 So that the process of further enhancing the insulating property can be performed.

도 7에 나타낸 바와 같이, (G)단계로서 상기 양면동박적층판(10)의 상,하부에 각각 배치된 드라이필름(30)을 박리하여 제거한다.As shown in Fig. 7, in step (G), the dry film 30 disposed on the top and the bottom of the double-sided copper-clad laminate 10 is peeled and removed.

상기와 같이, 상기 드라이필름(30)을 양면동박적층판(10)으로부터 박리하여 제거한 다음에는 도 8에 나타낸 바와 같이, 상기 (H)단계로서 상기 드라이필름(30)이 박리된 양면동박적층판(10)에 동도금을 행하여서 동도금층(50)을 형성하되 상기 비아홀(20)의 중심부를 제외한 내벽에 비아(via)(60)를 형성함과 동시에 상,하부 동박층(12,13)에 적층되어 도전성을 갖도록 연결되는 동도금층(50)을 형성한다.As shown in FIG. 8, after the dry film 30 is peeled off from the double-sided copper-clad laminate 10, the double-sided copper-clad laminate 10 (10) Copper layers are formed on the upper and lower copper foil layers 12 and 13 by copper plating on the inner copper foil layers 12 and 13 to form the copper plating layer 50. The vias 60 are formed on the inner walls except for the central portion of the via holes 20 A copper plating layer 50 connected to be conductive is formed.

이때, 동도금은 화학동도금을 수행한 이후에 전해동도금을 수행함으로써 동도금층(50)을 형성함이 바람직하다.At this time, it is preferable that the copper plating layer 50 is formed by performing electrolytic copper plating after chemical plating.

이어, 도 9에 나타낸 바와 같이, (I)단계로서 상기 동도금층(50)을 형성시킨 이후에 동도금층(50)의 상,하부에 대해 노광 에칭하는 포토리소그래피공정을 수행하여서 회로패턴을 갖도록 패터닝 처리함으로써 상,하부 측에 실장부품과 전기적으로 접속시킬 상부 회로부(71)와 하부 회로부(72)를 형성한다.Next, as shown in FIG. 9, a photolithography process is performed in which the upper and lower portions of the copper plating layer 50 are exposed to light after the copper plating layer 50 is formed as a step (I) An upper circuit portion 71 and a lower circuit portion 72 to be electrically connected to the mounting components are formed on the upper and lower sides.

한편, 상기 (H)단계에서는 도 13에 나타낸 바와 같이, 상기 드라이필름(30)이 박리된 양면동박적층판(10)에 동도금을 행하여서 상기 비아홀(20)의 내부 전체를 채워 비아(via)(60)를 형성함과 동시에 상,하부 동박층(12,13)에 적층되어 도전성을 갖도록 연결되는 동도금층(50)을 형성할 수도 있다.13, copper plating is performed on the double-sided copper-clad laminate 10 from which the dry film 30 has been peeled off to fill the entire interior of the via hole 20 to form a via hole (not shown) 60 and a copper plating layer 50 which is laminated on the upper and lower copper foil layers 12, 13 and connected thereto so as to have conductivity.

이어, 도 14에 나타낸 바와 같이, (I)단계를 수행할 수 있는데, 상기 동도금층(50)을 형성시킨 이후에 동도금층(50)의 상,하부에 대해 노광 에칭하는 포토리소그래피공정을 수행하여서 회로패턴을 갖도록 패터닝 처리함으로써 상,하부 측에 실장부품과 전기적으로 접속시킬 상부 회로부(71)와 하부 회로부(72)를 형성할 수 있다.Next, as shown in FIG. 14, step (I) can be performed. After the copper plating layer 50 is formed, a photolithography process is performed to expose the top and the bottom of the copper plating layer 50 The upper circuit portion 71 and the lower circuit portion 72 to be electrically connected to the mounting components can be formed on the upper and lower sides by patterning processing so as to have a circuit pattern.

이에 따라, 본 발명에서는 상술한 (A)단계 내지 (I)단계까지의 공정을 순차적으로 수행함으로써 메탈파우더 등의 전기전도성물질이 내재된 전도성 폴리머를 사용하여 NFC(Near Field Communication)나 MST(Magnetic Secure Transmission) 또는 무선충전용 WPC(Wireless Power Consortium) 등의 무선 안테나용 회로기판을 제조하는 경우 비아 측 절연성을 확보함과 더불어 내벽 동도금을 용이하게 수행할 수 있으며, 전도성 폴리머의 사용에 따라 종래 개선이 요구되는 비아(via) 부분에 대한 절연 필요성을 만족시키면서 내벽 동도금을 용이하게 실시할 수 있으며, 이를 통해 단락을 효과적으로 방지할 수 있는 무선 안테나용 회로기판을 제조할 수 있다.Accordingly, in the present invention, the steps (A) to (I) described above are sequentially carried out, whereby the conductive polymer containing an electrically conductive material such as a metal powder is used to perform near field communication (NFC) In the case of manufacturing a circuit board for a wireless antenna such as a Secure Transmission (WPC) or a wireless power consortium (WPC) for wireless charging, it is possible to easily perform the copper plating on the inner wall and secure the via side insulation. It is possible to easily perform the inner wall copper plating while satisfying the necessity of insulation for the required via portion, thereby making it possible to manufacture a circuit board for a wireless antenna which can effectively prevent a short circuit.

한편, 도 10은 상술한 (A)단계 내지 (I)단계까지의 공정을 순차적으로 수행함에 의해 제조된 비아홀 에칭기술을 이용한 무선 안테나용 회로기판을 나타낸 샘플 제품으로서, 요부 확대 구성을 나타낸 단면 구조도이다.10 is a sample product showing a circuit board for a wireless antenna using a via hole etching technique manufactured by sequentially performing the steps (A) to (I) described above, and FIG. 10 is a cross- to be.

이상에서 설명한 실시예는 본 발명의 바람직한 실시예를 설명한 것에 불과하고, 이러한 실시예에 극히 한정되지 않는다 할 것이며, 본 발명의 기술적 사상과 청구범위 내에서 이 기술분야의 당업자에 의하여 다양한 수정과 변형 또는 치환이 이루어질 수 있다 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, Or substitution may be made.

10: 양면동박적층판 11: 폴리머층
12: 상부 동박층 13: 하부 동박층
14: 커버레이 20: 비아홀
30: 드라이필름 40: 절연층
50: 동도금층 60: 비아
71: 상부 회로부 72: 하부 회로부10: double-sided copper-clad laminate 11: polymer layer
12: upper copper foil layer 13: lower copper foil layer
14: Coverlay 20: Via hole
30: dry film 40: insulating layer
50 copper plating layer 60 vias
71: upper circuit part 72: lower circuit part

Claims (5)

전도성 폴리머로 이루어진 폴리머층(11)을 사이에 두고 상,하부에 각각 동박층(12,13)이 적층된 양면동박적층판(10)을 기재로 하여 회로기판을 제조하는 방법에 있어서,
(A) 전도성 폴리머로 이루어진 폴리머층(11)을 사이에 두고 상,하부에 각각 동박층(12,13)이 적층된 양면동박적층판(10)을 준비하는 단계;
(B) 상기 양면동박적층판(10)에 드릴링 처리하여 비아홀(20)을 한 개 또는 둘 이상으로 관통 형성하는 단계;
(C) 상기 비아홀(20)이 형성된 양면동박적층판(10)의 상,하면에 각각 드라이필름(30)을 배치하여 마스킹(masking) 처리하는 단계;
(D) 상기 양면동박적층판(10)의 상,하부 양측 또는 상,하부 중 어느 일측을 노광 처리하되 비아홀(20)이 형성된 부위를 노광 처리하는 단계;
(E) 상기 노광 처리된 양면동박적층판(10)을 현상하여 마스킹 처리된 드라이필름(30)의 일부를 제거함으로써 비아홀(20)의 상,하부 양측 또는 상,하부 중 어느 일측을 오픈(open)시키는 단계;
(F) 상기 오픈시킨 비아홀(20)의 내벽을 에칭 처리하되 전도성 폴리머로 이루어진 폴리머층(11)에 있어 비아홀과 접촉되는 경계영역 내 전기전도성물질만을 부식시켜 제거하고 폴리머만을 남기는 부분 에칭을 통해 폴리머층(11)에 절연층(40)을 형성하는 단계;
(G) 상기 양면동박적층판(10)의 상,하부에 각각 배치된 드라이필름(30)을 박리하여 제거하는 단계;
(H) 상기 드라이필름(30)이 박리된 양면동박적층판(10)에 동도금을 행하여서 상기 비아홀(20)의 중심부를 제외한 내벽에 비아(60)를 형성함과 동시에 상,하부 동박층(12,13)에 적층되어 도전성을 갖도록 연결되는 동도금층(50)을 형성하는 단계; 를 포함하는 것을 특징으로 하는 비아홀 에칭기술을 이용한 무선 안테나용 회로기판의 제조방법.
A method for producing a circuit board using a double-sided copper-clad laminate (10) having a copper layer (12, 13) laminated on upper and lower sides of a polymer layer (11)
(A) preparing a double-sided copper-clad laminate (10) in which copper foil layers (12, 13) are laminated on upper and lower sides of a polymer layer (11) made of a conductive polymer;
(B) drilling the double-sided copper-clad laminate (10) to form one or more via holes (20);
(C) disposing a dry film (30) on upper and lower surfaces of the double-sided copper-clad laminate (10) on which the via holes (20) are formed and masking them;
(D) exposing the upper and lower sides of the double-sided copper-clad laminate 10 to either side of the upper or lower side of the double-side copper-clad laminate 10 by exposure to the via hole 20;
(E) The exposed double-sided copper-clad laminate 10 is developed to remove a portion of the masked dry film 30, thereby opening any one of the upper and lower sides, the upper and lower sides of the via hole 20, ;
(F) The inner wall of the opened via hole 20 is etched, but only the electroconductive material in the boundary region in contact with the via hole in the polymer layer 11 made of the conductive polymer is corroded and removed, Forming an insulating layer (40) on the layer (11);
(G) peeling off the dry film (30) disposed on the upper and lower sides of the double-sided copper-clad laminate (10);
(H) The double-sided copper-clad laminate 10 on which the dry film 30 is peeled is copper-plated to form vias 60 on the inner walls except the center of the via holes 20, and the upper and lower copper foil layers 12 , 13) to form a copper plating layer (50) connected to be conductive; The method of manufacturing a circuit board for a wireless antenna using a via hole etching technique according to claim 1,
전도성 폴리머로 이루어진 폴리머층(11)을 사이에 두고 상,하부에 각각 동박층(12,13)이 적층된 양면동박적층판(10)을 기재로 하여 회로기판을 제조하는 방법에 있어서,
(A) 전도성 폴리머로 이루어진 폴리머층(11)을 사이에 두고 상,하부에 각각 동박층(12,13)이 적층된 양면동박적층판(10)을 준비하는 단계;
(B) 상기 양면동박적층판(10)에 드릴링 처리하여 비아홀(20)을 한 개 또는 둘 이상으로 관통 형성하는 단계;
(C) 상기 비아홀(20)이 형성된 양면동박적층판(10)의 상,하면에 각각 드라이필름(30)을 배치하여 마스킹(masking) 처리하는 단계;
(D) 상기 양면동박적층판(10)의 상,하부 양측 또는 상,하부 중 어느 일측을 노광 처리하되 비아홀(20)이 형성된 부위를 노광 처리하는 단계;
(E) 상기 노광 처리된 양면동박적층판(10)을 현상하여 마스킹 처리된 드라이필름(30)의 일부를 제거함으로써 비아홀(20)의 상,하부 양측 또는 상,하부 중 어느 일측을 오픈(open)시키는 단계;
(F) 상기 오픈시킨 비아홀(20)의 내벽을 에칭 처리하되 전도성 폴리머로 이루어진 폴리머층(11)에 있어 비아홀과 접촉되는 경계영역 내 전기전도성물질만을 부식시켜 제거하고 폴리머만을 남기는 부분 에칭을 통해 폴리머층(11)에 절연층(40)을 형성하는 단계;
(G) 상기 양면동박적층판(10)의 상,하부에 각각 배치된 드라이필름(30)을 박리하여 제거하는 단계;
(H) 상기 드라이필름(30)이 박리된 양면동박적층판(10)에 동도금을 행하여서 상기 비아홀(20)의 내부 전체를 채워 비아(60)를 형성함과 동시에 상,하부 동박층(12,13)에 적층되어 도전성을 갖도록 연결되는 동도금층(50)을 형성하는 단계; 를 포함하는 것을 특징으로 하는 비아홀 에칭기술을 이용한 무선 안테나용 회로기판의 제조방법.
A method for producing a circuit board using a double-sided copper-clad laminate (10) having a copper layer (12, 13) laminated on upper and lower sides of a polymer layer (11)
(A) preparing a double-sided copper-clad laminate (10) in which copper foil layers (12, 13) are laminated on upper and lower sides of a polymer layer (11) made of a conductive polymer;
(B) drilling the double-sided copper-clad laminate (10) to form one or more via holes (20);
(C) disposing a dry film (30) on upper and lower surfaces of the double-sided copper-clad laminate (10) on which the via holes (20) are formed and masking them;
(D) exposing the upper and lower sides of the double-sided copper-clad laminate 10 to either side of the upper or lower side of the double-side copper-clad laminate 10 by exposure to the via hole 20;
(E) The exposed double-sided copper-clad laminate 10 is developed to remove a portion of the masked dry film 30, thereby opening any one of the upper and lower sides, the upper and lower sides of the via hole 20, ;
(F) The inner wall of the opened via hole 20 is etched, but only the electroconductive material in the boundary region in contact with the via hole in the polymer layer 11 made of the conductive polymer is corroded and removed, Forming an insulating layer (40) on the layer (11);
(G) peeling off the dry film (30) disposed on the upper and lower sides of the double-sided copper-clad laminate (10);
(H) The double-sided copper-clad laminate 10 on which the dry film 30 is peeled is subjected to copper plating to fill the entire interior of the via hole 20 to form vias 60, and the upper and lower copper foil layers 12, 13) to form a copper-plated layer (50) connected to be conductive; The method of manufacturing a circuit board for a wireless antenna using a via hole etching technique according to claim 1,
제 1항 또는 제 2항에 있어서,
상기 전도성 폴리머로 이루어진 폴리머층(11)에 절연층(40)을 형성한 이후에는 옥시데이션공정 또는 플라즈마공정을 수행하여서 절연층(40)의 외벽에 산화막을 형성시켜 줌으로써 비아(60)와의 절연효과를 증대시킬 수 있도록 구성하는 것을 특징으로 하는 비아홀 에칭기술을 이용한 무선 안테나용 회로기판의 제조방법.
3. The method according to claim 1 or 2,
After the insulating layer 40 is formed on the polymer layer 11 made of the conductive polymer, an oxidation process or a plasma process is performed to form an oxide film on the outer wall of the insulating layer 40, Wherein the via hole is formed on a surface of the circuit board.
제 1항 또는 제 2항에 있어서,
상기 양면동박적층판(10)에 있어 전도성 폴리머로 이루어진 폴리머층(11)은,
폴리이미드(PI), 액정폴리머(LCP), 폴리카보네이트(PC), 폴리에틸렌테레프탈레이트(PET), 폴리에테르니트릴(PEN), 폴리아릴레이트(PAR), 에폭시 중에서 선택된 어느 1종이 사용되는 폴리머;
철(Fe)이나 철(Fe)을 포함하는 합금 중에서 선택된 어느 1종이 사용되는 전기전도성물질; 의 혼합 조성으로 이루어진 것을 특징으로 하는 비아홀 에칭기술을 이용한 무선 안테나용 회로기판의 제조방법.
3. The method according to claim 1 or 2,
In the double-sided copper-clad laminate 10, the polymer layer 11 made of a conductive polymer has,
A polymer using any one material selected from polyimide (PI), liquid crystal polymer (LCP), polycarbonate (PC), polyethylene terephthalate (PET), polyether nitrile (PEN), polyarylate (PAR) and epoxy;
An electrically conductive material using any one material selected from an alloy including iron (Fe) and iron (Fe); The method of manufacturing a circuit board for a wireless antenna using the via hole etching technique according to claim 1,
제 1항 또는 제 2항에 있어서,
상기 양면동박적층판(10)은,
상,하부 동박층(12,13)을 폴리머층(11)의 상,하측에 각각 적층하여 구비함에 있어 주파수의 특성을 고려하여 무선 안테나의 효율을 높일 수 있도록 상부 동박층(12)의 두께 : 하부 동박층(13)의 두께 = 1 : 1/3~1의 대비로 조절하여 구성하는 것을 특징으로 하는 비아홀 에칭기술을 이용한 무선 안테나용 회로기판의 제조방법.3. The method according to claim 1 or 2,
The double-sided copper-clad laminate (10)
The upper and lower copper foil layers 12 and 13 are laminated on the upper and lower sides of the polymer layer 11 so that the efficiency of the wireless antenna can be improved in consideration of the frequency characteristics. And the thickness of the lower copper foil layer (13) = 1: 1/3 to 1.
KR1020170008399A 2017-01-18 2017-01-18 Manufacturing method of circuit board for wireless antenna using via hole etching skill KR101741526B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170008399A KR101741526B1 (en) 2017-01-18 2017-01-18 Manufacturing method of circuit board for wireless antenna using via hole etching skill

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170008399A KR101741526B1 (en) 2017-01-18 2017-01-18 Manufacturing method of circuit board for wireless antenna using via hole etching skill

Publications (1)

Publication Number Publication Date
KR101741526B1 true KR101741526B1 (en) 2017-05-30

Family

ID=59053065

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170008399A KR101741526B1 (en) 2017-01-18 2017-01-18 Manufacturing method of circuit board for wireless antenna using via hole etching skill

Country Status (1)

Country Link
KR (1) KR101741526B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109862701A (en) * 2019-02-01 2019-06-07 奥士康精密电路（惠州）有限公司 A kind of short method scrapped in reduction pcb board

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100832641B1 (en) 2007-01-03 2008-05-27 삼성전기주식회사 Fabricating method of printed circuit board
KR101657032B1 (en) 2016-03-17 2016-09-12 정윤화 Ferrite laminate sheet

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100832641B1 (en) 2007-01-03 2008-05-27 삼성전기주식회사 Fabricating method of printed circuit board
KR101657032B1 (en) 2016-03-17 2016-09-12 정윤화 Ferrite laminate sheet

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109862701A (en) * 2019-02-01 2019-06-07 奥士康精密电路（惠州）有限公司 A kind of short method scrapped in reduction pcb board

Similar Documents

Publication Publication Date Title
US6603080B2 (en) Circuit board having ferrite powder containing layer
KR101275159B1 (en) Manufacturing method of fpcb antenna for mobile phone
JP4755209B2 (en) Electromagnetic band gap structure and printed circuit board
JP2009010268A (en) Planal coil and manufacturing method therefor
CN109961939B (en) Coil component
US8552815B2 (en) High-frequency line structure for impedance matching a microstrip line to a resin substrate and method of making
JP2009004791A (en) Electromagnetic bandgap structure and printed circuit board
TWI678136B (en) Circuit board and method for manufacturing the same
CN105210462A (en) Method for manufacturing component-embedded substrate, and component-embedded substrate
CN103906360A (en) Flexible circuit board and manufacturing method thereof
KR101741526B1 (en) Manufacturing method of circuit board for wireless antenna using via hole etching skill
US8273234B2 (en) Method for manufacturing PCB and PCB manufactured using the same
KR102122392B1 (en) Magnetic shielding sheet and wireless power transfer module including the same
KR101854626B1 (en) Method for manufacturing pcb and pcb manufactured using the same
KR100871346B1 (en) Electromagnetic bandgap structure and printed circuit board
JP2017216407A (en) Printed-wiring board and method for manufacturing the same
US6687984B1 (en) Method for manufacturing flexible multilayer circuit board
KR101823999B1 (en) Manufacturing method of circuit board for wireless antenna using via hole filling skill and wireless antenna module manufactured by this method, electric-electronic device having wireless antenna module
US20130169382A1 (en) Common mode filter and method for manufacturing the same
JP2005222999A (en) Method for manufacturing double-sided circuit wiring board
KR100850759B1 (en) Printed circuit board and method for manufacturing thereof
JP6949453B2 (en) Electromagnetic wave shield laminate and electromagnetic wave shield circuit board
US20130153275A1 (en) Printed circuit board and method for manufacturing the same
KR101927479B1 (en) Method for manufacturing pcb and pcb manufactured using the same
JPH0697694A (en) Electromagnetic shield film and shield structure body using this film

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant