KR101740922B1 - 누설된 송신단 신호를 제거하기 위한 디지털 장치 및 방법 - Google Patents

누설된 송신단 신호를 제거하기 위한 디지털 장치 및 방법 Download PDF

Info

Publication number
KR101740922B1
KR101740922B1 KR1020160022819A KR20160022819A KR101740922B1 KR 101740922 B1 KR101740922 B1 KR 101740922B1 KR 1020160022819 A KR1020160022819 A KR 1020160022819A KR 20160022819 A KR20160022819 A KR 20160022819A KR 101740922 B1 KR101740922 B1 KR 101740922B1
Authority
KR
South Korea
Prior art keywords
signal
digital
reference signal
amplitude
leaked
Prior art date
Application number
KR1020160022819A
Other languages
English (en)
Inventor
김종득
윤형근
신현배
강승오
부정일
Original Assignee
주식회사 에이스테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에이스테크놀로지 filed Critical 주식회사 에이스테크놀로지
Priority to KR1020160022819A priority Critical patent/KR101740922B1/ko
Application granted granted Critical
Publication of KR101740922B1 publication Critical patent/KR101740922B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/10—Compensating for variations in line balance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems

Abstract

누설된 송신단 신호를 제거하기 위한 디지털 장치 및 방법이 개시된다. 개시된 장치는 수신 신호 및 적어도 하나의 참조 신호를 디지털 신호로 각각 변환하는 디지털 하향 변환기; 상기 변환된 참조 신호를 정규화하는 참조 신호 디지털 정규화기; 상기 정규화된 참조 신호를 상기 변환된 수신 신호와 동기화하는 디지털 추출기; 상기 동기화된 참조 신호의 진폭 및 위상을 상기 변환된 수신 신호의 진폭 및 위상에 맞추어 누설된 송신단 신호를 추정하는 디지털 검출기; 및 상기 변환된 수신 신호에서 상기 추정된 누설된 송신단 신호를 제거하는 디지털 제거기를 포함한다. 개시된 장치에 따르면, 조절용 디지털 프로세서 및 제어부를 사용하지 않고, 모두 디지털 논리회로만으로 구성하여 구현될 수 있는 장점이 있다. 또한, 모두 디지털 논리회로만으로 구성하여 적응형 순환 루프 연산 없이 디지털 신호처리만으로 제거하므로 처리 시간을 최소화할 수 있는 장점이 있다.

Description

누설된 송신단 신호를 제거하기 위한 디지털 장치 및 방법{Digital Apparatus and Method for Cancelling Transmitter Leakage Signal}
본 발명은 디지털 장치 및 방법에 관한 것으로서, 더욱 상세하게는 누설된 송신단 신호를 제거하기 위한 디지털 장치 및 방법에 관한 것이다.
통신용 RF 수신기의 전체 성능을 결정하는 중요한 과정중의 하나는 시스템 레벨에서의 설계이며, 또한 여러 가지 통신 표준들과 RF 수신기의 최소 요구 성능을 연결해주는 과정이다. 헤테로다인 구조를 갖는 RF 시스템이나 호모다인 구조를 갖는 RF 시스템인 광 선로나 동축 선로등의 유선과 무선에 의한 이동 통신망에 포함된 기지국, RRH (Remote Radio Head), AAS(Active Antenna System), MIMO(Multiple Input Multiple Output) 및 중계기 등의 이동 통신장비에서 RF 수신기의 성능은 신호대 잡음비를 저하시키는 주요 잡음원에 의해서 좌우된다. RF 수신기에서의 잡음원은 내부 및 외부에 존재하는데, 열잡음인 고유 잡음원과 양자화 잡음, 혼변조 성분 그리고 수신 대역으로 누설된 송신단 신호 잡음 등이 존재할 수 있다.
외부에서 작용하는 주요 잡음원으로 누설된 송신단 신호가 존재하는데, 누설된 송신단 신호는 듀플렉서에서 발생하게 된다. 헤테로다인 또는 호모다인 구조를 갖는 RF 시스템에서 송신 주파수 대역만을 필터링하는 송신 필터부와 수신 주파수 대역만을 필터링하는 수신 필터부로 구성되어 있는 듀플렉서는 송신 주파수와 수신 주파수를 분리하는 수동소자이다. 최소 요구 성능에 완화된 듀플렉서 수동소자의 시스템 레벨 설계나 듀플렉서 수동소자의 열화 특성으로 인해 송신 주파수 대역의 신호가 수신 주파수 대역으로 유입될 수 있는데, 이러한 누설된 송신단 신호가 주요 외부 잡음원으로 존재하게 된다.
누설된 송신단 신호는 이동 통신 시스템의 상향 서비스 대역에 원치 않는 잡음을 부가하여 신호대 잡음비를 열화시키므로 이동 통신 시스템의 서비스 품질을 저하시킨다. 따라서 이동 통신 시스템의 서비스 품질을 높이기 위해서는 주요 잡음원인 누설된 송신단 신호를 제거하는 것이 필수적이다.
도 1은 종래의 누설된 송신단 신호 제거 장치의 개괄적 구성을 도시한 도면이다.
도 1을 참조하면, 종래의 누설된 송신단 신호 제거 장치는 누설된 송신단 신호 검출부(180) 및 누설된 송신단 신호 제거부(175)를 포함한다.
종래의 누설된 송신단 신호 제거 장치에서 누설된 송신단 신호 제거부(175)에서는 검출된 송신단 아날로그 신호의 크기(L(t))와 사전 파워앰프를 통해 커플링한 아날로그 신호인 참조 신호(SREF)를 입력 받아 누설된 송신단 신호(SCANCEL)를 추정하여 재생한다. 누설된 송신단 신호 제거부(175)에서 재생한 추정된 신호(SCANCEL)를 근거로 수신된 신호 및 누설된 송신단 신호를 포함하는 송신단 아날로그 신호(SRX + SLEAK)에서 누설된 송신단 신호를 아날로그적으로 제거한다.
도 2는 종래의 누설된 송신단 신호 제거 장치에서 누설된 송신단 신호 제거부(175)의 구조를 도시한 블록도이다.
도 2를 참조하면, 종래의 누설된 송신단 신호 제거부는 누설된 송신단 검출 아날로그 신호(L(t))를 처리하는 하향변환기(340), 프로세서(350), 상향변환기(360)와 사전 파워앰프를 통해 커플링한 참조 신호(SREF)를 처리하는 라인 지연기(310), 가변 이득 및 감쇠기(320), 직교 위상 재생기(325), 위상 및 진폭 변조기(330)로 구성되어 있으며 디지털 프로세서에 의해 이득 및 감쇠 파라미터를 연산하여 누설된 송신단 신호(SCANCEL)를 추정하여 재생한다.
종래의 누설된 송신단 신호 제거 장치의 누설된 송신단 신호 제거부(175)는 사전 파워앰프를 통해 커플링한 아날로그 참조 신호(SREF)에 대해 다수의 조절 파라미터를 추출하기 위한 별도의 디지털 프로세서가 필요하다는 문제점이 있었다. 또한, 제어를 마친후 아날로그-디지털 변환기(ADC)에 의해 변환된 누설된 송신단 신호를 디지털-아날로그 변환기(DAC)를 통해 다시 변환함으로 인해 신호 동기를 맞추기 위한 정밀도가 떨어지고 복잡도가 증가하게 되며, 변조기부를 구비하고 있기 때문에 비용이 상승되는 문제점이 있었다.
또한, 조절용 파라미터를 추출하기 위한 별도의 디지털 프로세서의 적응형 순환 루프 연산 구조로 인해 상당한 시간 지연이 발생하여 실시간 처리가 어려워지는 문제점이 있었다.
상기한 바와 같은 종래기술의 문제점을 해결하기 위해, 본 발명은 별도의 디지털 프로세서 및 조절부를 필요로 하지 않는 누설된 송신단 신호를 제거하기 위한 디지털 장치 및 방법을 제공한다.
또한, 본 발명은 모두 디지털 논리회로만으로 구성하여 누설된 송신단 신호 제거를 위한 처리 시간을 최소화할 수 있는 누설된 송신단 신호를 제거하기 위한 디지털 장치 및 방법을 제공한다.
상기한 목적을 달성하기 위해 본 발명의 바람직한 일 실시예에 따르면, 수신 신호 및 적어도 하나의 참조 신호를 디지털 신호로 각각 변환하는 디지털 하향 변환기; 상기 변환된 참조 신호를 정규화하는 참조 신호 디지털 정규화기; 상기 정규화된 참조 신호를 상기 변환된 수신 신호와 동기화하는 디지털 추출기; 상기 동기화된 참조 신호의 진폭 및 위상을 상기 변환된 수신 신호의 진폭 및 위상에 맞추어 누설된 송신단 신호를 추정하는 디지털 검출기; 및 상기 변환된 수신 신호에서 상기 추정된 누설된 송신단 신호를 제거하는 디지털 제거기를 포함하는 누설된 송신단 신호를 제거하기 위한 디지털 장치가 제공된다.
상기 누설된 송신단 신호를 제거하기 위한 디지털 장치는 다수의 디지털 지연기를 더 포함하며, 상기 디지털 지연기는 상기 변환된 수신 신호를 지연시키는 것을 특징으로 한다.
상기 참조 신호 디지털 정규화기는 상기 변환된 참조 신호의 시간 지연을 보상하고, 크기에 대한 정규화를 수행하며, 잡음을 제거하는 것을 특징으로 한다.
상기 디지털 추출기는 상기 정규화된 참조 신호의 시간 지연을 보상하고, 상기 정규화된 참조 신호와 상기 변환된 수신 신호의 시간차에 따른 진폭의 상호상관 값을 연산하여 상기 시간차에 따른 상호상관 값이 최대가 되는 값을 기준으로 상기 정규화된 참조 신호를 상기 변환된 수신 신호에 동기화하는 것을 특징으로 한다.
상기 디지털 검출기는 상기 동기화된 참조 신호와 상기 변환된 수신 신호의 진폭 및 위상에 따른 상호상관 값을 연산하여 상기 진폭 및 위상에 따른 상호상관 값이 최대가 되는 값을 기준으로 상기 동기화된 참조 신호의 진폭 및 위상을 변환하여 누설된 송신단 신호를 추정하는 것을 특징으로 한다.
상기 참조 신호는 송신 신호를 커플링한 신호인 것을 특징으로 한다.
상기 참조 신호는 디지털 사전 왜곡기(DPD)의 역계수를 이용하여 재생한 신호인 것을 특징으로 한다.
또한, 본 발명의 다른 실시예에 따르면, (a) 수신 신호 및 적어도 하나의 참조 신호를 입력받는 단계; (b) 상기 수신 신호 및 적어도 하나의 참조 신호를 디지털 신호로 각각 변환하는 단계; (c) 상기 변환된 참조 신호를 정규화하는 단계; (d) 상기 정규화된 참조 신호를 상기 변환된 수신 신호와 동기화하는 단계; (e) 상기 동기화된 참조 신호의 진폭 및 위상을 상기 변환된 수신 신호의 진폭 및 위상에 맞추어 누설된 송신단 신호를 추정하는 단계; 및 (f) 상기 변환된 수신 신호에서 상기 추정된 누설된 송신단 신호를 제거하는 단계를 포함하는 누설된 송신단 신호를 제거하기 위한 디지털 방법이 제공된다.
상기 (c) 단계는, 상기 변환된 참조 신호의 시간 지연을 보상하고, 크기에 대한 정규화를 수행하며, 잡음을 제거하는 것을 특징으로 한다.
상기 (d) 단계는, 상기 정규화된 참조 신호의 시간 지연을 보상하고, 상기 정규화된 참조 신호와 상기 변환된 수신 신호의 시간차에 따른 진폭의 상호상관 값을 연산하여 상기 시간차에 따른 상호상관 값이 최대가 되는 값을 기준으로 상기 정규화된 참조 신호를 상기 변환된 수신 신호에 동기화하는 것을 특징으로 한다.
상기 (e) 단계는, 상기 동기화된 참조 신호와 상기 변환된 수신 신호의 진폭 및 위상에 따른 상호상관 값을 연산하여 상기 진폭 및 위상에 따른 상호상관 값이 최대가 되는 값을 기준으로 상기 동기화된 참조 신호의 진폭 및 위상을 변환하여 누설된 송신단 신호를 추정하는 것을 특징으로 한다.
상기 (c) 단계와 (d) 단계 및 (e) 단계는, 상기 변환된 수신 신호를 지연시키는 것을 더 포함하는 것을 특징으로 한다.
상기 참조 신호는 송신 신호를 커플링한 신호인 것을 특징으로 한다.
상기 참조 신호는 디지털 사전 왜곡기(DPD)의 역계수를 이용하여 재생한 신호인 것을 특징으로 한다.
본 발명은 조절용 디지털 프로세서 및 제어부를 사용하지 않고, 모두 디지털 논리회로만으로 구성하여 구현될 수 있는 장점이 있다.
또한, 본 발명은 모두 디지털 논리회로만으로 구성하여 적응형 순환 루프 연산 없이 디지털 신호처리만으로 제거하므로 처리 시간을 최소화할 수 있는 장점이 있다.
도 1은 종래의 누설된 송신단 신호 제거 장치의 개괄적 구성을 도시한 도면이다.
도 2는 종래의 누설된 송신단 신호 제거 장치에서 누설된 송신단 신호 제거부(175)의 구조를 도시한 블록도이다.
도 3은 본 발명의 일 실시예에 따른 누설된 송신단 신호를 제거하기 위한 디지털 장치가 적용되는 RF 장치를 예시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 누설된 송신단 신호를 제거하기 위한 디지털 장치(210)의 개략적 구조를 도시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 참조 신호 디지털 정규화기(500)의 구조를 도시한 블록도이다.
도 6은 본 발명의 일 실시예에 따른 디지털 추출기(700)의 구조를 도시한 블록도이다.
도 7은 본 발명의 일 실시예에 따른 디지털 검출기(800)의 구조를 도시한 블록도이다.
도 8은 본 발명의 일 실시예에 따른 디지털 제거기(900)의 구조를 도시한 블록도이다.
도 9는 본 발명의 일 실시예에 따른 누설된 송신단 신호를 제거하기 위한 디지털 방법을 시간의 흐름에 따라 도시한 순서도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 자세히 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 이하에서, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다.
도 3은 본 발명의 일 실시예에 따른 누설된 송신단 신호를 제거하기 위한 디지털 장치가 적용되는 RF 장치를 예시한 도면이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 누설된 송신단 신호를 제거하기 위한 디지털 장치(210)가 적용되는 RF 장치는 송수신 포트(200), 듀플렉서(204), 송수신 경로 블록(206), 누설된 송신단 신호를 제거하기 위한 디지털 장치(210)를 포함할 수 있다.
본 발명의 누설된 송신단 신호를 제거하기 위한 디지털 장치(210)는 송신 누설 신호가 발생하는 다양한 RF 장치에 적용될 수 있다. 예를 들어, 기지국, RRH(Remote Radio Head), AAS(Active Antenna System) 및 중계기 등 송신과 수신이 동시에 이루어지는 다양한 RF 장치에 적용될 수 있다.
누설된 송신단 신호는 송신 대역 필터부와 수신 대역 필터부가 동시에 존재하는 다양한 듀플렉서 수동소자에서 발생할 수 있다. 최소 요구 성능에 완화된 듀플렉서 수동소자의 시스템 레벨 설계나 듀플렉서 수동소자의 열화 특성으로 인해 송신 주파수 대역의 신호가 수신 주파수 대역으로 유입될 수 있는데, 이러한 누설된 송신단 신호가 주요 외부 잡음원으로 존재하게 된다.
누설된 송신단 신호는 듀플렉서에서 발생하며, 본 명세서에서는 듀플렉서에 의해 수신대역으로 유입되는 송신단 신호를 간략히 누설된 송신단 신호로 정의하여 설명한다.
도 3을 참조하면, 송수신 포트(200)로는 RF 송수신 신호가 송신 및 수신된다. 이 때, 듀플렉서 수동소자(204)에 의해 야기되는 누설된 송신단 신호가 듀플렉서 수동소자(204)의 상향 서비스 대역으로 유입되는 현상이 발생되어, 수신 신호에는 실제로 수신한 신호와 누설된 송신단 신호가 포함되게 된다. 따라서 수신 신호에서 누설된 송신단 신호를 제거해야 실제로 수신한 신호를 얻을 수 있다.
본 발명의 일 실시예에 따른 누설된 송신단 신호를 제거하기 위한 디지털 장치(210)는 수신 신호 및 참조 신호를 이용하여 수신 신호에 포함된 누설된 송신단 신호를 디지털 논리회로만으로 제거할 수 있다.
여기서 참조 신호는 누설된 송신단 신호와 상응하는 신호로서 다양한 방법을 이용하여 만들어 낼 수 있을 것이다. 누설된 송신단 신호의 진폭 및 위상 등 다양한 정보를 담고 있는 어떠한 신호라도 참조 신호로 사용 가능하다. 일례로, 참조 신호는 송수신 경로 블록(206)내의 파워 앰프의 출력을 커플링한 신호를 사용할 수 있으며, 디지털 사전 왜곡기(DPD)의 역계수를 이용하여 재생한 신호를 사용할 수도 있을 것이다. 참조 신호는 누설된 송신단 신호를 제거하기 위한 디지털 장치(210)로 입력된다.
본 발명의 일 실시예에 따른 누설된 송신단 신호를 제거하기 위한 디지털 장치(210)는 FPGA를 이용하여 구현되며 어떠한 프로세서도 사용하지 않고 구현될 수 있는데, 이하에서 본 발명의 일 실시예에 따른 누설된 송신단 신호를 제거하기 위한 디지털 장치(210)의 상세한 구조를 설명한다.
도 4는 본 발명의 일 실시예에 따른 누설된 송신단 신호를 제거하기 위한 디지털 장치(210)의 개략적 구조를 도시한 도면이다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 누설된 송신단 신호를 제거하기 위한 디지털 장치(210)는 제1 디지털 하향 변환기(400), 제2 디지털 하향 변환기(410), 참조 신호 디지털 정규화기(500), 제1 디지털 지연기(600), 제2 디지털 지연기(610), 제3 디지털 지연기(620), 디지털 추출기(700), 디지털 검출기(800) 및 디지털 제거기(900)를 포함할 수 있다.
제1 디지털 하향 변환기(400)로는 참조 신호가 입력되며, 제2 디지털 하향 변환기(410)로는 수신 신호가 입력된다. 전술한 바와 같이, 참조 신호는 송신 신호로부터 커플링된 신호를 이용할 수 있으며, 디지털 사전 왜곡기(DPD)의 역계수를 이용하여 재생한 신호를 사용할 수도 있다.
도 3에는 두 개의 디지털 하향 변환기(400, 410)가 구비되는 구성이 도시되어 있으나, 디지털 하향 변환기의 수는 누설된 송신단 신호에 대한 참조 신호 또는 재생 신호의 수에 상응하여 변경될 수 있다. 일례로, 서로 다른 두 주파수 대역의 신호가 누설된 송신단 신호로 유입되게 될 경우 추가적인 디지털 하향 변환기가 구비될 수 있다.
제1 디지털 하향 변환기(400) 및 제2 디지털 하향 변환기(410)는 각각 입력된 신호를 기저 대역의 IQ 디지털 신호로 변환하는 기능을 한다. 제1 디지털 하향 변환기(400)는 참조 신호에 대한 디지털 기저 대역 IQ 신호를 출력하며, 제2 디지털 하향 변환기(410)는 수신 신호에 대한 디지털 기저 대역 IQ 신호를 출력한다.
제1 디지털 하향 변환기(400)에서 출력되는 참조 신호에 대한 디지털 기저 대역 IQ 신호는 참조 신호 디지털 정규화기(500)로 입력된다. 필요에 따라, 참조 신호는 제1 디지털 하향 변환기(400)를 거치지 않고 직접 참조 신호 디지털 정규화기(500)로 입력될 수도 있다.
참조 신호 디지털 정규화기(500)는 참조 신호에 대한 디지털 기저 대역 IQ 신호를 정규화하는 기능을 한다.
도 5는 본 발명의 일 실시예에 따른 참조 신호 디지털 정규화기(500)의 구조를 도시한 블록도이다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 누설된 송신단 신호 디지털 정규화기(500)는 디지털 사전 지연 보상기(510), 디지털 정규화기(520) 및 디지털 저대역 필터(530)를 포함할 수 있다. 참조 신호에 대한 디지털 기저 대역 IQ 신호는 디지털 사전 지연 보상기(510), 디지털 정규화기(520) 및 디지털 저대역 필터(530)를 차례대로 거치며 정규화된다.
디지털 사전 지연 보상기(510)는 참조 신호에 대한 디지털 기저 대역 IQ 신호의 시간 지연을 보상하는 기능을 하는데, 디지털 저대역 필터(530)에서의 필터링 동작에 의해 발생하는 그룹 지연에 대해 미리 지연 보상을 수행한다.
디지털 정규화기(520)는 참조 신호에 대한 디지털 기저 대역 IQ 신호를 정규화하는 기능을 한다. 디지털 정규화기(520)는 참조 신호에 대한 디지털 기저 대역 IQ 신호의 크기에 대한 정규화를 수행하게 된다.
디지털 저대역 필터(530)는 디지털 정규화기(520)에서 출력된 정규화된 신호의 고주파 성분의 잡음을 제거하는 기능을 한다. 고주파 잡음 성분의 제거를 통해 최종적으로 정규화된 참조 신호가 출력된다.
이와 같이, 참조 신호 디지털 정규화기(500)는 정규화된 디지털 참조 신호를 출력한다. 정규화된 디지털 참조 신호는 디지털 추출기(700)로 입력된다.
참조 신호에 대한 디지털 기저 대역 IQ 신호에 대한 정규화가 이루어지는 동안, 제2 디지털 하향 변환기(410)를 통해 출력되는 수신 신호에 대한 디지털 기저 대역 IQ 신호는 제1 디지털 지연기(600)를 통해 지연된다. 수신 신호에 대한 디지털 기저 대역 IQ 신호는 제1 디지털 지연기(600)를 통해 지연되어 정규화된 디지털 참조 신호와의 동기화에 용이하게 된다. 제1 디지털 지연기(600)에서 출력된 수신 신호는 디지털 추출기(700) 및 제2 디지털 지연기(610)로 입력된다.
참조 신호 디지털 정규화기(500)에서 출력되는 정규화된 디지털 참조 신호 및 제1 디지털 지연기(600)에서 출력된 수신 신호는 디지털 추출기(700)로 입력된다. 디지털 추출기(700)는 지연 시간을 보상하고 정규화된 디지털 참조 신호를 제1 디지털 지연기(600)에서 출력된 수신 신호에 포함된 누설된 송신단 신호에 동기화하는 기능을 한다.
도 6은 본 발명의 일 실시예에 따른 디지털 추출기(700)의 구조를 도시한 블록도이다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 디지털 추출기(700)는 제1 디지털 상호상관기(710), 디지털 지연 추출기(730) 및 디지털 지연 보상기(740)를 포함할 수 있다. 정규화된 디지털 참조 신호 및 제1 디지털 지연기(600)에서 출력된 수신 신호는 제1 디지털 상호상관기(710), 디지털 지연 추출기(730) 및 디지털 지연 보상기(740)를 차례대로 거치게 되고, 정규화된 디지털 참조 신호는 제1 디지털 지연기(600)에서 출력된 수신 신호에 포함된 누설된 송신단 신호에 동기화된다.
제1 디지털 상호상관기(710)는 정규화된 디지털 참조 신호와 제1 디지털 지연기(600)에서 출력된 수신 신호에 대한 상호상관을 연산하는데, 진폭의 상호상관을 연산하여 그 값이 가장 큰 샘플의 위치를 구한다. 제1 디지털 상호상관기(710)의 상호상관 연산은 시간의 동기화를 위한 것이므로, 정규화된 디지털 참조 신호와 제1 디지털 지연기(600)에서 출력된 수신 신호의 각 샘플을 시간차를 달리해가며 상호상관값을 연산한다.
디지털 지연 추출기(730)는 디지털 진폭의 상호상관값이 가장 큰 샘플의 시간차를 출력하게 하며, 디지털 지연 보상기(740)는 상호상관값이 가장 큰 샘플의 시간차에 기초하여 정규화된 디지털 참조 신호의 지연을 보상함으로 정규화된 디지털 참조 신호를 제1 디지털 지연기(600)에서 출력된 수신 신호에 동기화한다.
이와 같이, 디지털 추출기(700)를 통해 정규화된 디지털 참조 신호를 제1 디지털 지연기(600)에서 출력된 수신 신호에 포함된 누설된 송신단 신호에 동기화할 수 있으며, 동기화된 디지털 참조 신호가 디지털 추출기(700)를 통해 출력된다.
제2 디지털 지연기(610)는 디지털 추출기(700)에서 지연 보상 연산 및 동기를 맞추는 연산을 수행하는 동안 제1 디지털 지연기(600)에서 출력된 수신 신호를 지연시킨다. 제2 디지털 지연기(610)에서 출력된 수신 신호는 디지털 검출기(800) 및 제3 디지털 지연기(620)로 입력된다.
디지털 검출기(800)는 동기화된 디지털 참조 신호 및 제2 디지털 지연기(610)에서 출력된 수신 신호를 입력 받아 동기화된 디지털 참조 신호의 진폭 및 위상을 제2 디지털 지연기(610)에서 출력된 수신 신호에 포함된 누설된 송신단 신호에 일치시키는 기능을 한다.
도 7은 본 발명의 일 실시예에 따른 디지털 검출기(800)의 구조를 도시한 블록도이다.
도 7을 참조하면, 본 발명의 일 실시예에 따른 디지털 검출기(800)는 제2 디지털 상호상관기(810), 디지털 진폭-위상 추출기(820) 및 디지털 진폭-위상 보상기(830)를 포함할 수 있다. 동기화된 디지털 참조 신호 및 제2 디지털 지연기(610)에서 출력된 수신 신호는 제2 디지털 상호상관기(810), 디지털 진폭-위상 추출기(820) 및 디지털 진폭-위상 보상기(830)를 차례대로 거치게 되고, 동기화된 디지털 참조 신호의 진폭 및 위상은 제2 디지털 지연기(610)에서 출력된 수신 신호의 진폭 및 위상에 맞추어진다.
제2 디지털 상호 상관기(810)는 동기화된 디지털 참조 신호와 제2 디지털 지연기(610)에서 출력된 수신 신호간의 상호상관값을 연산한다. 제2 디지털 상호상관기(810)의 상호상관 연산은 진폭 및 위상을 맞추기 위한 것이므로, 동기화된 디지털 참조 신호와 제2 디지털 지연기(610)에서 출력된 수신 신호의 샘플을 진폭 및 위상을 달리해가며 상호상관 값을 연산한다. 제2 디지털 지연기(610)에서 출력된 수신 신호에는 누설된 송신단 신호가 포함되어 있으므로, 동기화된 디지털 참조 신호의 진폭 및 위상이 수신 신호에 포함된 누설된 송신단 신호의 진폭 및 위상과 일치하게 되면, 상호상관 값이 최대가 되게 된다.
디지털 진폭-위상 추출기(820)는 제2 디지털 상호 상관기(810)에서 연산한 상호상관값이 최대가 되는 진폭값과 위상값을 구하여 이를 출력한다. 디지털 진폭-위상 추출기(820)에 의해 출력되는 진폭값 및 위상값은 디지털 진폭-위상 보상기(830)로 입력되어, 디지털 진폭-위상 보상기(830)는 입력된 진폭값 및 위상값에 기초하여 동기화된 디지털 참조 신호의 진폭 및 위상을 변환하는 기능을 수행할 수 있다.
이와 같이, 송신단 신호 디지털 검출기(800)는 동기화된 디지털 참조 신호의 위상 및 진폭을 제2 디지털 지연기(610)에서 출력된 수신 신호에 포함된 누설된 송신단 신호와 일치시키며, 최종적으로 누설된 송신단 신호를 추정하여 출력하게 된다.
추정된 누설된 송신단 신호는 전술한 바와 같이 디지털 추출기(700) 및 디지털 검출기(800)를 거치며 수신 신호에 포함된 누설된 송신단 신호와 동기화, 진폭 및 위상의 일치가 이루어지게 된다. 이제 수신 신호에서 추정된 누설된 송신단 신호를 제거함으로써 실제로 수신한 신호를 얻어낼 수 있게 된다.
제3 디지털 지연기(620)는 디지털 검출기(800)에서 진폭 및 위상을 일치시키는 연산을 수행하는 동안 제2 디지털 지연기(610)에서 출력된 수신 신호를 지연시킨다.
제3 디지털 지연기(620)에서 출력된 수신 신호 및 디지털 검출기(800)에서 출력된 추정된 누설된 송신단 신호는 디지털 제거기(900)로 입력된다. 디지털 제거기(900)는 제3 디지털 지연기(620)에서 출력된 수신 신호에서 추정된 누설된 송신단 신호를 제거하는 기능을 한다.
도 8은 본 발명의 일 실시예에 따른 디지털 제거기(900)의 구조를 도시한 블록도이다.
도 8을 참조하면, 본 발명의 일 실시예에 따른 디지털 제거기(900)는 차감기(910)를 포함한다.
차감기(910)는 제3 디지털 지연기(620)에서 출력된 수신 신호 및 추정된 누설된 송신단 신호를 입력받고, 제3 디지털 지연기(620)에서 출력된 수신 신호에서 추정된 누설된 송신단 신호를 차감시킨다. 이와 같은 차감기의 차감 동작으로 인해 제3 디지털 지연기(620)에서 출력된 수신 신호에서 추정된 누설된 송신단 신호가 제거될 수 있다.
위와 같이, 본 발명의 일 실시예에 따른 누설된 송신단 신호를 제거하기 위한 디지털 장치는 수신 신호에서 누설된 송신단 신호를 제거함으로써 수신 신호의 신호대 잡음비를 향상시킬 수 있게 된다.
또한, 조절용 디지털 프로세서 및 제어부를 사용하지 않고 모두 디지털 논리회로만으로 구성하여 구현될 수 있으며, 적응형 순환 루프 연산 없이 디지털 신호처리만으로 제거하므로 처리 시간을 최소화할 수 있게 된다.
도 9는 본 발명의 일 실시예에 따른 누설된 송신단 신호를 제거하기 위한 디지털 방법을 시간의 흐름에 따라 도시한 순서도이다.
도 9를 참조하면, 본 발명의 일 실시예에 따른 누설된 송신단 신호를 제거하기 위한 디지털 방법은 (a)수신 신호 및 참조 신호를 입력받는 단계(S1100); (b)디지털 하향 변환 단계(S1200); (c)정규화 단계(S1300); (d)동기화 단계(S1400); (e)진폭 및 위상 일치 단계(S1500); (f)누설된 송신단 신호를 제거하는 단계(S1600)를 포함한다.
(a)수신 신호 및 참조 신호를 입력받는 단계(S1100)는 수신 신호 및 누설된 송신단 신호를 유발하는 신호에 대한 참조 신호를 입력 받는 단계이다. 수신 신호에는 누설된 송신단 신호가 포함되어 있다. 또한, 참조 신호는 하나 이상일 수 있으며, 누설된 송신단 신호와 상응하도록 다양한 방법으로 생성되어 입력될 수 있다.
(b)디지털 하향 변환 단계(S1200)는 입력받은 수신 신호 및 참조 신호에 대해 디지털 하향 변환을 각각 수행하는 단계이다. (b)단계를 통해 입력받은 신호들은 디지털 신호로 변환된다.
(c)정규화 단계(S1300)는 변환된 참조 신호에 대해 정규화가 이루어지는 단계이다. (c)단계는 잡음 제거 및 사전 시간 지연 보상을 포함한다. 또한 수신 신호는 (c)단계를 진행하는 동안 지연되어진다.
(d)동기화 단계(S1400)는 정규화된 참조 신호를 수신 신호의 시간대에 맞추어 동기화하는 단계이다. 동기화는 디지털 상호상관값을 연산하여 이루어질 수 있다. 또한 수신 신호는 (d)단계를 진행하는 동안 지연되어진다.
(e)진폭 및 위상 일치 단계(S1500)는 동기화된 참조 신호를 수신 신호의 진폭 및 위상에 일치시키는 단계이다. 진폭 및 위상의 일치는 디지털 상호상관값을 연산하여 이루어질 수 있다. (e)단계를 통해 누설된 송신단 신호가 추정되어 출력된다. 또한 수신 신호는 (e)단계를 진행하는 동안 지연되어진다.
(f)누설된 송신단 신호를 제거하는 단계(S1600)는 수신 신호에서 추정된 누설된 송신단 신호를 차감시킨다. (f)단계를 통해 최종적으로 수신 신호에서 누설된 송신단 신호를 제거할 수 있게 된다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다는 것을 이해할 것이다. 따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.
200: 송수신 포트
204: 듀플렉서
206: 송수신 경로 블록
210: 누설된 송신단 신호를 제거하기 위한 디지털 장치
400: 제1 디지털 하향 변환기
410: 제2 디지털 하향 변환기
500: 참조 신호 디지털 정규화기
510: 디지털 사전 지연 보상기
520: 디지털 정규화기
530: 디지털 저대역 필터
600: 제1 디지털 지연기
610: 제2 디지털 지연기
620: 제3 디지털 지연기
700: 디지털 추출기
710: 제1 디지털 상호상관기
730: 디지털 지연 추출기
740: 디지털 지연 보상기
800: 디지털 검출기
810: 제2 디지털 상호상관기
820: 디지털 진폭-위상 추출기
830: 디지털 진폭-위상 보상기
900: 디지털 제거기
910: 차감기

Claims (14)

  1. 수신 신호 및 적어도 하나의 참조 신호를 디지털 신호로 각각 변환하는 디지털 하향 변환기;
    상기 변환된 참조 신호를 정규화하는 참조 신호 디지털 정규화기;
    상기 정규화된 참조 신호를 상기 변환된 수신 신호와 동기화하는 디지털 추출기;
    상기 동기화된 참조 신호의 진폭 및 위상을 상기 변환된 수신 신호의 진폭 및 위상에 맞추어 누설된 송신단 신호를 추정하는 디지털 검출기;
    상기 변환된 수신 신호에서 상기 추정된 누설된 송신단 신호를 제거하는 디지털 제거기; 및
    상기 누설된 송신단 신호를 제거하기 위한 다수의 디지털 지연기를 포함하되,
    상기 디지털 지연기는 상기 변환된 수신 신호를 지연시키고,
    상기 참조 신호 디지털 정규화기는 상기 변환된 참조 신호의 시간 지연을 보상하고, 크기에 대한 정규화를 수행하며, 잡음을 제거하고,
    상기 디지털 추출기는 상기 정규화된 참조 신호의 시간 지연을 보상하고, 상기 정규화된 참조 신호와 상기 변환된 수신 신호의 시간차에 따른 진폭의 상호상관 값을 연산하여 상기 시간차에 따른 상호상관 값이 최대가 되는 값을 기준으로 상기 정규화된 참조 신호를 상기 변환된 수신 신호에 동기화하는 것을 특징으로 하는 누설된 송신단 신호를 제거하기 위한 디지털 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 디지털 검출기는 상기 동기화된 참조 신호와 상기 변환된 수신 신호의 진폭 및 위상에 따른 상호상관 값을 연산하여 상기 진폭 및 위상에 따른 상호상관 값이 최대가 되는 값을 기준으로 상기 동기화된 참조 신호의 진폭 및 위상을 변환하여 누설된 송신단 신호를 추정하는 것을 특징으로 하는 누설된 송신단 신호를 제거하기 위한 디지털 장치.
  6. 제5항에 있어서,
    상기 참조 신호는 송신 신호를 커플링한 신호인 것을 특징으로 하는 누설된 송신단 신호를 제거하기 위한 디지털 장치.
  7. 제5항에 있어서,
    상기 참조 신호는 디지털 사전 왜곡기(DPD)의 역계수를 이용하여 재생한 신호인 것을 특징으로 하는 누설된 송신단 신호를 제거하기 위한 디지털 장치.
  8. (a) 수신 신호 및 적어도 하나의 참조 신호를 입력받는 단계;
    (b) 상기 수신 신호 및 적어도 하나의 참조 신호를 디지털 신호로 각각 변환하는 단계;
    (c) 상기 변환된 참조 신호를 정규화하는 단계;
    (d) 상기 정규화된 참조 신호를 상기 변환된 수신 신호와 동기화하는 단계;
    (e) 상기 동기화된 참조 신호의 진폭 및 위상을 상기 변환된 수신 신호의 진폭 및 위상에 맞추어 누설된 송신단 신호를 추정하는 단계; 및
    (f) 상기 변환된 수신 신호에서 상기 추정된 누설된 송신단 신호를 제거하는 단계를 포함하되,
    상기 (c) 단계는,
    상기 변환된 참조 신호의 시간 지연을 보상하고, 크기에 대한 정규화를 수행하며, 잡음을 제거하고,
    상기 (d) 단계는,
    상기 정규화된 참조 신호의 시간 지연을 보상하고, 상기 정규화된 참조 신호와 상기 변환된 수신 신호의 시간차에 따른 진폭의 상호상관 값을 연산하여 상기 시간차에 따른 상호상관 값이 최대가 되는 값을 기준으로 상기 정규화된 참조 신호를 상기 변환된 수신 신호에 동기화하는 것을 특징으로 하는 누설된 송신단 신호를 제거하기 위한 디지털 방법.


  9. 삭제
  10. 삭제
  11. 제8항에 있어서,
    상기 (e) 단계는,
    상기 동기화된 참조 신호와 상기 변환된 수신 신호의 진폭 및 위상에 따른 상호상관 값을 연산하여 상기 진폭 및 위상에 따른 상호상관 값이 최대가 되는 값을 기준으로 상기 동기화된 참조 신호의 진폭 및 위상을 변환하여 누설된 송신단 신호를 추정하는 것을 특징으로 하는 누설된 송신단 신호를 제거하기 위한 디지털 방법.
  12. 제11항에 있어서,
    상기 (c) 단계와 (d) 단계 및 (e) 단계는,
    상기 변환된 수신 신호를 지연시키는 것을 더 포함하는 것을 특징으로 하는 누설된 송신단 신호를 제거하기 위한 디지털 방법.
  13. 제12항에 있어서,
    상기 참조 신호는 송신 신호를 커플링한 신호인 것을 특징으로 하는 누설된 송신단 신호를 제거하기 위한 디지털 방법.
  14. 제12항에 있어서,
    상기 참조 신호는 디지털 사전 왜곡기(DPD)의 역계수를 이용하여 재생한 신호인 것을 특징으로 하는 누설된 송신단 신호를 제거하기 위한 디지털 방법.
KR1020160022819A 2016-02-25 2016-02-25 누설된 송신단 신호를 제거하기 위한 디지털 장치 및 방법 KR101740922B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160022819A KR101740922B1 (ko) 2016-02-25 2016-02-25 누설된 송신단 신호를 제거하기 위한 디지털 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160022819A KR101740922B1 (ko) 2016-02-25 2016-02-25 누설된 송신단 신호를 제거하기 위한 디지털 장치 및 방법

Publications (1)

Publication Number Publication Date
KR101740922B1 true KR101740922B1 (ko) 2017-05-29

Family

ID=59053650

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160022819A KR101740922B1 (ko) 2016-02-25 2016-02-25 누설된 송신단 신호를 제거하기 위한 디지털 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101740922B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101003003B1 (ko) 2008-11-27 2010-12-21 장세주 통신시스템의 출력단
KR101179897B1 (ko) 2007-03-27 2012-09-06 퀄컴 인코포레이티드 무선 통신 장치 내의 송신 신호 누설의 제거
KR101569726B1 (ko) * 2014-06-19 2015-11-18 주식회사 에이스테크놀로지 혼 변조 신호 제거 장치 및 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101179897B1 (ko) 2007-03-27 2012-09-06 퀄컴 인코포레이티드 무선 통신 장치 내의 송신 신호 누설의 제거
KR101003003B1 (ko) 2008-11-27 2010-12-21 장세주 통신시스템의 출력단
KR101569726B1 (ko) * 2014-06-19 2015-11-18 주식회사 에이스테크놀로지 혼 변조 신호 제거 장치 및 방법

Similar Documents

Publication Publication Date Title
US10164756B2 (en) Self-interference cancellation antenna systems and methods
US10097233B2 (en) Full duplex radio
US9768826B2 (en) Self-interference cancellation method, transceiver, and communications device for transmit/receive shared antenna
US9362967B2 (en) Transmitter noise suppression in receiver
JP5575912B2 (ja) 混変調歪みのキャンセレーションのための通信ユニット、及び方法
US7043208B2 (en) Method and apparatus to reduce interference in a communication device
US8982995B1 (en) Communication device and method of multipath compensation for digital predistortion linearization
US20110065408A1 (en) Mismatched delay based interference cancellation device and method
US9660673B2 (en) Apparatus and method for canceling inter-modulation products
US20180139032A1 (en) Communication device and receiving method
US20220182087A1 (en) Network device and method therein for handling passive intermodulation signals in a wireless communications network
Austin et al. Digital predistortion of power amplifier non-linearities for full-duplex transceivers
US20210258037A1 (en) Systems and methods for digital interference cancellation
US7251463B2 (en) Methods and apparatus for controlling signals
KR101740922B1 (ko) 누설된 송신단 신호를 제거하기 위한 디지털 장치 및 방법
KR101569726B1 (ko) 혼 변조 신호 제거 장치 및 방법
KR101868848B1 (ko) 혼 변조 신호 제거 장치
WO2016062576A2 (en) Full duplex radio
JP2024042230A (ja) 無線通信システム
KR20090101716A (ko) 전대역 듀플렉서 및 그를 위한 무선 통신 시스템

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant