KR101739055B1 - Method of fabricating semiconductor chip - Google Patents

Method of fabricating semiconductor chip Download PDF

Info

Publication number
KR101739055B1
KR101739055B1 KR1020170020477A KR20170020477A KR101739055B1 KR 101739055 B1 KR101739055 B1 KR 101739055B1 KR 1020170020477 A KR1020170020477 A KR 1020170020477A KR 20170020477 A KR20170020477 A KR 20170020477A KR 101739055 B1 KR101739055 B1 KR 101739055B1
Authority
KR
South Korea
Prior art keywords
resin
wafer
semiconductor chip
jig
bottom jig
Prior art date
Application number
KR1020170020477A
Other languages
Korean (ko)
Inventor
윤양수
Original Assignee
윤양수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤양수 filed Critical 윤양수
Priority to KR1020170020477A priority Critical patent/KR101739055B1/en
Application granted granted Critical
Publication of KR101739055B1 publication Critical patent/KR101739055B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment

Abstract

본 발명은 제1 면에 복수개의 단위 반도체칩이 패턴화된 웨이퍼를 커팅하여 제조하는 반도체칩 제조방법으로, 상기 웨이퍼의 제1 면이 상부에 위치하도록 상기 웨이퍼를 바텀지그 내에 구비시키는 웨이퍼장착단계; 상기 제1 면의 적어도 일부에 레진을 토출시켜 구비시키는 레진토출단계; 상기 제1 면의 상부에서 상기 레진을 탑지그를 이용하여 가압하여 상기 웨이퍼의 제1 면에 도포시키는 도포단계; 상기 제1 면에 도포된 레진을 경화시키는 경화단계; 상기 레진이 노출되도록 상기 웨이퍼의 제1 면의 반대면인 제2 면을 연삭하는 연삭단계; 및 상기 단위 반도체칩을 분할하는 분할단계;를 포함한다.The present invention relates to a semiconductor chip manufacturing method for manufacturing a semiconductor chip by cutting a wafer on which a plurality of unit semiconductor chips are patterned, the wafer being mounted on the bottom jig such that the first side of the wafer is positioned on the top side ; A resin discharging step of discharging resin on at least a part of the first surface; Applying the resin on the first surface of the wafer by pressing the resin on top of the first surface using a topping paper; A curing step of curing the resin coated on the first side; A grinding step of grinding a second face opposite to the first face of the wafer so that the resin is exposed; And a dividing step of dividing the unit semiconductor chip.

Description

반도체칩의 제조방법 {Method of fabricating semiconductor chip}TECHNICAL FIELD [0001] The present invention relates to a method of fabricating a semiconductor chip,

본 발명은 반도체칩의 제조방법에 관한 것으로, 보다 상세하게는 박형 반도체 공정효율을 향상시키고, 공정 중에 발생하는 오염을 방지하여 고품질의 반도체칩을 제조할 수 있는 방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor chip, and more particularly, to a method of manufacturing a high-quality semiconductor chip by improving the efficiency of a thin semiconductor process and preventing contamination occurring during the process.

반도체는 기판인 웨이퍼 상에 하나 이상을 층을 증착시키면서 패턴화하여 다수의 반도체칩을 형성시키고 이들 반도체칩을 분할 (dicing)함으로써, 다수의 반도체칩 (die)로 형성하여 제조된다. 상기 반도체칩은 상기 웨이퍼의 표면에 절연막 또는 도전막을 형성시키고, 마스크 (mask), 노광 (photo) 등을 이용한 리소그래피 (lithography) 및 에칭 (etching)이 수행되어 제조된다.A semiconductor is manufactured by forming a plurality of semiconductor chips by patterning while layering at least one layer on a wafer, which is a substrate, and forming a plurality of semiconductor dies by dicing the semiconductor chips. The semiconductor chip is manufactured by forming an insulating film or a conductive film on the surface of the wafer and performing lithography and etching using a mask, photo, or the like.

통상, 웨이퍼의 두께는 수백㎛인데 반하여 상기 웨이퍼상에 구비되는 반도체칩의 두께는 대략 수㎛ 정도로 구비되는데, 이는 웨이퍼에 소정의 강도를 부여함으로써 웨이퍼를 핸들링하는 과정에서 발생하는 반도체칩의 파손을 방지하기 위함이다.In general, the thickness of the wafer is several hundreds of micrometers, while the thickness of the semiconductor chip provided on the wafer is about several micrometers. This gives a predetermined strength to the wafer, thereby preventing damage to the semiconductor chip, .

반면, 이와 같은 웨이퍼의 두께는 반도체칩을 제조하는 방법의 효율을 저하시키고, 반도체장비의 소형화에 제약이 되어 이를 방지하기 위하여 종래에는 웨이퍼의 배면을 그라운딩하여 (grounding) 개별 반도체칩을 분리하는 공정을 수행했다. 이와 같이 개별 반도체칩을 분리하는 공정으로는 대표적으로 통상의 다이싱 공정 (conventional dicing process)과, DBG 공정 (dicing before grinding process)이 널리 알려져 있으며, 이는 한국등록특허공보 제0433781호 등에 개시되어 있다. On the other hand, the thickness of such a wafer lowers the efficiency of a method of manufacturing a semiconductor chip and restricts downsizing of the semiconductor equipment. In order to prevent this, it is necessary to ground the backside of the wafer and separate the individual semiconductor chips . Conventionally, a conventional dicing process and a DBG process (dicing before grinding process) are widely known as processes for separating individual semiconductor chips, as disclosed in Korean Patent Registration No. 0433781 .

통상의 다이싱 공정은 백그라운드 테이프 (background tape)를 패턴화된 웨이퍼의 표면에 라미네이팅한 후 웨이퍼의 배면을 그라운딩하고, 이어서 테이프를 제거한 후에 웨이퍼를 다이싱 테이프 (dicing tape)에 마운팅시킨 후 다이싱하고 반도체칩을 분할 (pick-up)하는 방법이다. DBG 공정은 패턴화된 웨이퍼의 표면을 하프커팅한 후 그 위에 백그라운드 테이프를 라미네이팅시키고, 이어서 웨이퍼의 배변을 그라운딩 후 픽업 테이프 (pick-up tape)에 마운팅시킨 후 백그라운 테이프를 제거하여 반도체칩을 분할하는 방법이다.In a typical dicing process, a background tape is laminated to the surface of the patterned wafer, then the backside of the wafer is ground, then the tape is removed, the wafer is mounted on a dicing tape, And picking up the semiconductor chips. The DBG process involves half-cutting the surface of the patterned wafer, laminating a background tape thereon, then grounding the defecation of the wafer, mounting it on a pick-up tape, and removing the back- It is a way to divide.

전술한 통상의 다이싱 공정은 반도체칩을 분할하는 공정에서 웨이퍼의 배면에서 칩핑이 발생하는 문제가 있고, DBG 공정은 그라운딩하는 과정에서 반도체칩의 측벽사이의 홈에 실리콘 더스트 등이 삽입되는 등 오염의 문제가 발생하고, 웨이퍼의 배면을 그라운딩 하는 과정에서 반도체칩이 밀리는 등의 불량이 발생하여 문제가 된다.In the above-described conventional dicing process, there is a problem that chipping occurs in the back surface of the wafer in the process of dividing the semiconductor chip. In the DBG process, in the course of grounding, silicon dust or the like is inserted into the grooves between the side walls of the semiconductor chip, A problem arises such that the semiconductor chip is pushed in the course of grounding the backside of the wafer, which is a problem.

이와 같은 통상의 다이싱 공정 및 DBG 공정에 의해서는 보다 얇은 두께의 웨이퍼를 사용하는 것과, 보다 작은 크기 및 두께를 갖는 반도체칩을 제작하기 어려워 문제가 되어 왔으며, 이를 해결하기 위하여 다양한 연구가 진행되고 있다.The conventional dicing process and the DBG process have been problematic because it is difficult to use a wafer having a smaller thickness and to fabricate a semiconductor chip having a smaller size and a smaller thickness. have.

본 발명의 목적은 제조원가와 반도체칩의 불량을 저감시키는 반도체칩 제조방법을 제공하기 위한 것이다.An object of the present invention is to provide a semiconductor chip manufacturing method for reducing manufacturing costs and defects of a semiconductor chip.

또한, 본 발명의 다른 목적은 고품질 및 박형의 반도체칩을 높은 공정효율로 제조할 수 있는 반도체칩의 제조방법을 제공하기 위함이다.Another object of the present invention is to provide a method of manufacturing a semiconductor chip that can manufacture high-quality and thin semiconductor chips with high process efficiency.

또한, 본 발명의 또 다른 목적은 웨이퍼를 커팅하여 복수개의 단위 반도체칩을 제조하는 공정에서 공정효율과 반도체칩의 정밀도를 향상시킬 수 있는 신규한 반도체칩 제조방법을 제공하기 위함이다.It is still another object of the present invention to provide a novel semiconductor chip manufacturing method capable of improving process efficiency and precision of a semiconductor chip in a process of manufacturing a plurality of unit semiconductor chips by cutting the wafer.

본 발명의 일측면에 따르면, 본 발명의 실시예들은 제1 면에 복수개의 단위 반도체칩이 패턴화된 웨이퍼를 커팅하여 제조하는 반도체칩 제조방법으로, 상기 웨이퍼의 제1 면이 상부에 위치하도록 상기 웨이퍼를 바텀지그 내에 구비시키는 웨이퍼장착단계; 상기 제1 면의 적어도 일부에 레진을 토출시켜 구비시키는 레진토출단계; 상기 제1 면의 상부에서 상기 레진을 탑지그를 이용하여 가압하여 상기 웨이퍼의 제1 면에 도포시키는 도포단계; 상기 제1 면에 도포된 레진을 경화시키는 경화단계; 상기 레진이 노출되도록 상기 웨이퍼의 제1 면의 반대면인 제2 면을 연삭하는 연삭단계; 및 상기 단위 반도체칩을 분할하는 분할단계;를 포함한다.According to an aspect of the present invention, there is provided a semiconductor chip manufacturing method for manufacturing a semiconductor chip by cutting a patterned wafer having a plurality of unit semiconductor chips on a first surface thereof, A wafer mounting step of mounting the wafer in the bottom jig; A resin discharging step of discharging resin on at least a part of the first surface; Applying the resin on the first surface of the wafer by pressing the resin on top of the first surface using a topping paper; A curing step of curing the resin coated on the first side; A grinding step of grinding a second face opposite to the first face of the wafer so that the resin is exposed; And a dividing step of dividing the unit semiconductor chip.

상기 웨이퍼장착단계에서 상기 바텀지그는 상부면이 개구되는 박스형으로 구비되고, 상기 바텀지그의 내경은 상기 웨이퍼의 직경과 같거나 크게 구비되며, 상기 바텀지그의 내부 높이는 상기 웨이퍼의 두께보다 제1 높이만큼 더 크게 구비될 수 있다.Wherein the bottom jig is provided in a box shape in which an upper surface is opened, the inner diameter of the bottom jig is equal to or larger than the diameter of the wafer, and the inner height of the bottom jig is greater than a thickness of the wafer As shown in FIG.

상기 웨이퍼장착단계에서 상기 제1 높이는 50㎛ 내지 500㎛일 수 있다.In the wafer mounting step, the first height may be between 50 μm and 500 μm.

상기 웨이퍼장착단계에서 상기 바텀지그는 상부면이 개구되는 박스형으로 구비되고, 상기 바텀지그는 원통형의 제1 바디부와 상기 제1 바디부와 상보적으로 분리 및 결합이 가능하도록 구비되는 제2 바디부로 이루어질 수 있다.In the wafer mounting step, the bottom jig is provided in a box shape having an open top surface. The bottom jig includes a cylindrical first body part and a second body provided to be capable of separating and coupling with the first body part, It can be done in part.

상기 제1 및 제2 바디부는 각각 체결홀이 구비되고, 상기 체결홀은 별도의 체결부재에 의하여 체결되어 상기 제1 및 제2 바디부를 연결시킬 수 있다.Each of the first and second body portions may have a fastening hole, and the fastening hole may be fastened by a separate fastening member to connect the first and second body portions.

상기 레진토출단계에서 상기 레진은 페놀 수지, 요소 수지, 멜라민 수지, 에폭시 수지, 폴리에스터 수지, 폴리카보네이트 수지, 폴리이미드 수지, 폴리아미드 수지, 페녹시 수지, 아크릴 수지, 폴리에스테르 수지 중 어느 하나 이상으로 이루어질 수 있다.In the resin discharging step, the resin may be at least one of phenol resin, urea resin, melamine resin, epoxy resin, polyester resin, polycarbonate resin, polyimide resin, polyamide resin, phenoxy resin, acrylic resin, ≪ / RTI >

상기 레진토출단계에서 상기 레진은 1g 내지 20g의 범위의 양으로 구비될 수 있다.In the resin discharging step, the resin may be provided in an amount ranging from 1 g to 20 g.

상기 레진구비단계에서 상기 웨이퍼는 상기 제1 면의 중심부인 한 개의 메인중심부와, 상기 메인중심부를 중심으로 4등분한 각각의 면적에 대한 중심부인 네개의 서브중심부를 포함하고, 상기 레진은 상기 웨이퍼의 제1 면에 구비되는 레진의 총량 100%에 대해서 상기 메인중심부에 40% 내지 60%가 구비되고, 상기 서브중심부에 각각 10% 내지 15%가 구비될 수 있다.In the resin-containing step, the wafer includes one main center portion that is the center portion of the first face and four sub-center portions that are the center portions of the respective four regions centered on the main center portion, 40% to 60% of the total amount of the resin provided on the first surface of the substrate 100 may be provided in the main center portion, and 10% to 15% may be provided in the sub center portion.

상기 도포단계에서 상기 레진을 0.01kgf/cm2 내지 1kgf/cm2의 압력으로 가압할 수 있다.In the coating step it can press the resin at a pressure of 0.01kgf / cm 2 to about 1kgf / cm 2.

상기 도포단계에서 상기 레진은 탑지그에 의하여 가압되되 상기 탑지그는 상기 바텀지그의 개구된 상부면의 외경보다 같거나 큰 직경으로 구비될 수 있다.In the applying step, the resin is pressed by a top jig, and the top jig may be provided with a diameter equal to or greater than an outer diameter of an open top surface of the bottom jig.

상기 탑지그 및 바텀지그의 내부의 적어도 일부에는 불소코팅부를 포함할 수 있다.At least a part of the inside of the top jig and the bottom jig may include a fluorine coating portion.

상기 탑지그의 상부면에는 상기 레진으로 가해지는 압력을 측정하는 센서가 구비될 수 있다.A sensor for measuring the pressure applied by the resin may be provided on the top surface of the top sheet.

상기 센서는 상기 탑지그의 중심부를 기준으로 서로 동일한 간격으로 이격되어 구비되는 제1 내지 제4 센서를 포함하고, 상기 제1 내지 제4 센서에서 측정된 레진의 압력은 제어부로 전달되며, 상기 제어부는 상기 측정된 레진의 압력과 미리 입력된 기준값과 비교하여 상기 탑지그에서 상기 레진으로 가해지는 압력을 제어할 수 있다.The sensors include first to fourth sensors spaced apart from each other with a predetermined distance from each other with respect to a central portion of the top sheet, the pressure of the resin measured by the first to fourth sensors is transmitted to the controller, The pressure applied to the resin in the top jig can be controlled by comparing the pressure of the measured resin with a previously inputted reference value.

상기 경화단계에서 상기 탑지그를 통하여 상기 레진에 가해지는 경화가압력은 10kgf/cm2 내지 100kgf/cm2이고, 경화온도는 50℃ 내지 200℃일 수 있다.In the curing step, the curing pressure applied to the resin through the topsheet may be 10 kgf / cm 2 to 100 kgf / cm 2 , and the curing temperature may be 50 ° C to 200 ° C.

경화된 레진의 두께는 상기 제1 면을 기준으로 10㎛ 내지 200㎛일 수 있다.The thickness of the cured resin may be from 10 [mu] m to 200 [mu] m based on the first surface.

상기 레진토출단계 이전에 상기 바텀지그 내에 장착된 웨이퍼의 위치를 정렬하도록 프리얼라인단계를 더 포함할 수 있다.And aligning the position of the wafer mounted in the bottom jig prior to the resin ejecting step.

상기 경화단계 이후에 상기 웨이퍼의 노치부와 플랫부의 외측으로 오버플로우되어 경화된 레진을 제거하는 사이드커팅단계를 더 포함할 수 있다.And a side cutting step of removing the hardened resin by overflowing the notched portion and the flat portion of the wafer after the curing step.

본 발명의 다른 측면에 따르면, 본 발명은 제1 면에 복수개의 단위 반도체칩이 패턴화된 웨이퍼를 커팅하여 제조하는 반도체칩 제조방법으로, 상기 웨이퍼의 제1 면이 상부에 위치하도록 상기 웨이퍼를 바텀지그 내에 구비시키는 웨이퍼장착단계; 상기 바텀지그 내에 장착된 웨이퍼의 위치를 정렬하는 프리얼라인단계; 상기 제1 면의 적어도 일부에 레진을 토출시켜 구비시키는 레진토출단계; 상기 제1 면의 상부에서 상기 레진을 탑지그를 이용하여 가압하여 상기 웨이퍼의 제1 면에 도포시키는 도포단계; 상기 제1 면에 도포된 레진을 경화시키는 경화단계; 상기 웨이퍼의 노치부와 플랫부의 외측으로 오버플로우되어 경화된 레진을 제거하는 사이드커팅단계; 상기 레진이 노출되도록 상기 웨이퍼의 제1 면의 반대면인 제2 면을 연삭하는 연삭단계; 및 상기 단위 반도체칩을 분할하는 분할단계;를 포함하고, 상기 경화단계에서 상기 탑지그의 상부면에는 상기 레진으로 가해지는 압력을 측정하는 센서가 구비되고, 상기 센서는 상기 탑지그의 중심부를 기준으로 서로 동일한 간격으로 이격되어 구비되는 제1 내지 제4 센서를 포함하고, 상기 제1 내지 제4 센서에서 측정된 레진의 압력은 제어부로 전달되며, 상기 제어부는 상기 측정된 레진의 압력과 미리 입력된 기준값과 비교하여 상기 탑지그에서 상기 레진으로 가해지는 압력을 제어한다.According to another aspect of the present invention, there is provided a semiconductor chip manufacturing method for manufacturing a semiconductor chip by cutting a wafer having a plurality of unit semiconductor chips patterned on a first surface thereof, the method comprising: A wafer mounting step of mounting the wafer in a bottom jig; A prealigning step of aligning the position of the wafer mounted in the bottom jig; A resin discharging step of discharging resin on at least a part of the first surface; Applying the resin on the first surface of the wafer by pressing the resin on top of the first surface using a topping paper; A curing step of curing the resin coated on the first side; A side cutting step of removing the hardened resin by overflowing the notched portion and the flat portion of the wafer; A grinding step of grinding a second face opposite to the first face of the wafer so that the resin is exposed; And a dividing step of dividing the unit semiconductor chip. In the curing step, a sensor for measuring a pressure applied to the resin is provided on an upper surface of the overlay, Wherein the pressure of the resin measured by the first to fourth sensors is transmitted to the controller, and the controller controls the pressure of the resin to be measured and the previously input reference value To control the pressure applied to the resin in the top jig.

이상 살펴본 바와 같은 본 발명에 따르면, 제조원가와 반도체칩의 불량을 저감시키는 반도체칩 제조방법을 제공할 수 있다.As described above, according to the present invention, it is possible to provide a semiconductor chip manufacturing method for reducing manufacturing costs and semiconductor chip defects.

또한, 본 발명에 따르면 고품질 및 박형의 반도체칩을 높은 공정효율로 제조할 수 있는 반도체칩의 제조방법을 제공할 수 있다.Further, according to the present invention, it is possible to provide a semiconductor chip manufacturing method capable of manufacturing high-quality and thin semiconductor chips with high process efficiency.

또한, 본 발명에 따르면 웨이퍼를 커팅하여 복수개의 단위 반도체칩을 제조하는 공정에서 공정효율과 반도체칩의 정밀도를 향상시킬 수 있는 신규한 반도체칩 제조방법을 제공할 수 있다. Further, according to the present invention, it is possible to provide a novel semiconductor chip manufacturing method capable of improving process efficiency and accuracy of a semiconductor chip in a process of cutting a wafer to produce a plurality of unit semiconductor chips.

도 1은 본 발명의 일 실시예에 의한 반도체칩의 제조방법을 나타낸 흐름도이다.
도 2a는 제1 면이 패턴화된 웨이퍼의 사시도이다.
도 2b는 도 2a의 A-A에 따른 단면도이다.
도 3a는 본 발명의 일 실시예에 따른 탑지그 및 바텀지그의 사시도이다.
도 3b는 본 발명의 다른 실시예에 따른 바텀지그의 사시도 및 분해사시도이다.
도 4는 바텀지그 내에 웨이퍼가 장착된 모습을 개략적으로 나타낸 단면도이다.
도 5a는 웨이퍼 상에 레진이 구비되는 단계를 개략적으로 도시한 도면이다.
도 5b는 웨이퍼의 영역을 구분한 도면이다.
도 6 및 도 7은 사이드커팅단계를 개략적으로 도시한 도면이다.
도 8은 연삭단계를 개략적으로 도시한 도면이다.1 is a flowchart illustrating a method of manufacturing a semiconductor chip according to an embodiment of the present invention.
2A is a perspective view of a wafer with a first side patterned;
FIG. 2B is a cross-sectional view taken along line AA in FIG. 2A.
3A is a perspective view of a top jig and a bottom jig according to an embodiment of the present invention.
3B is a perspective view and an exploded perspective view of a bottom jig according to another embodiment of the present invention.
4 is a cross-sectional view schematically showing a wafer mounted in the bottom jig.
5A is a schematic view showing a step of providing a resin on a wafer.
Fig. 5B is a view showing the area of the wafer.
6 and 7 are views schematically showing a side cutting step.
8 is a view schematically showing the grinding step.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.The details of other embodiments are included in the detailed description and drawings.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 이하의 설명에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 매체를 사이에 두고 연결되어 있는 경우도 포함한다. 또한, 도면에서 본 발명과 관계없는 부분은 본 발명의 설명을 명확하게 하기 위하여 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention and the manner of achieving them will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described below, but may be embodied in various forms. In the following description, it is assumed that a part is connected to another part, But also includes a case in which other media are connected to each other in the middle. In the drawings, parts not relating to the present invention are omitted for clarity of description, and like parts are denoted by the same reference numerals throughout the specification.

이하, 첨부된 도면들을 참고하여 본 발명에 대해 설명하도록 한다.Hereinafter, the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 의한 반도체칩의 제조방법을 나타낸 흐름도이다. 1 is a flowchart illustrating a method of manufacturing a semiconductor chip according to an embodiment of the present invention.

본 발명의 일 실시예는 제1 면에 복수개의 단위 반도체칩이 패턴화된 웨이퍼를 커팅하여 제조하는 반도체칩 제조방법으로, 상기 웨이퍼의 제1 면이 상부에 위치하도록 상기 웨이퍼를 바텀지그 내에 구비시키는 웨이퍼장착단계 (S100); 상기 제1 면의 적어도 일부에 레진을 토출시켜 구비시키는 레진토출단계 (S200); 상기 제1 면의 상부에서 상기 레진을 탑지그를 이용하여 가압하여 상기 웨이퍼의 제1 면에 도포시키는 도포단계 (S300); 상기 제1 면에 도포된 레진을 경화시키는 경화단계 (S400); 상기 레진이 노출되도록 상기 웨이퍼의 제1 면의 반대면인 제2 면을 연삭하는 (grounding) 연삭단계 (S500); 및 상기 단위 반도체칩을 분할하는 분할단계 (S600);를 포함한다. One embodiment of the present invention is a semiconductor chip manufacturing method for manufacturing a semiconductor chip by cutting a wafer in which a plurality of unit semiconductor chips are patterned on a first surface, the wafer being provided in the bottom jig such that the first surface of the wafer is positioned at an upper portion (S100); A resin discharging step S200 of discharging resin on at least a part of the first surface; An applying step (S300) of applying the resin on the first surface of the wafer by pressing the resin on top of the first surface using a topping paper; A curing step (S400) of curing the resin coated on the first side; Grinding (S500) grounding a second side of the wafer opposite to the first side to expose the resin; And a dividing step (S600) of dividing the unit semiconductor chip.

웨이퍼를 이용하여 반도체칩을 제조하는 공정에서, 상기 웨이퍼의 제1 면에는 화학기상증착법 (Chemical Vapor Deposition, CVD), 물리기상증착법 (Physical Vapor Deposition, PVD), 원자층증착법 (Atomic Layer Deposition, ALD), 스핀코팅 (Spin Coating) 등과 같은 공정으로 박막을 석막하여 복수개의 막들이 증착되고, 복수개의 막들은 회로설계에 따라 리소그래피 (lithography) 공정 등에 의하여 패턴화된다. 상기 웨이퍼의 제1 면 상에는 소정 간격 서로 이격된 복수개의 반도체칩이 패턴화되고, 이는 연삭 (grounding)/분할 (dicing) 등과 같은 공정에 의하여 커팅되어 별도의 단위 반도체칩으로 분할된다. (CVD), physical vapor deposition (PVD), atomic layer deposition (ALD), and atomic layer deposition (ALD) are performed on the first surface of the wafer in the process of manufacturing a semiconductor chip using the wafer. ), Spin coating, etc., and a plurality of films are deposited by lithography or the like according to a circuit design. A plurality of semiconductor chips spaced apart from each other by a predetermined distance are patterned on the first surface of the wafer and cut by a process such as grounding / dicing to be divided into separate unit semiconductor chips.

본 발명의 일 실시예는 패턴화된 웨이퍼의 제1 면 상에 구비된 복수개의 반도체칩을 단위 반도체칩으로 분할하는 반도체칩 제조방법에 대한 것으로, 본 발명의 실시예에 따르면 박형의 반도체칩을 고품질로 제조할 수 있다. One embodiment of the present invention relates to a semiconductor chip manufacturing method for dividing a plurality of semiconductor chips provided on a first side of a patterned wafer into unit semiconductor chips. According to an embodiment of the present invention, And can be manufactured with high quality.

도 2a는 제1 면이 패턴화된 웨이퍼의 사시도이고, 도 2b는 도 2a의 A-A에 따른 단면도이다.Figure 2a is a perspective view of a wafer with a first side patterned, and Figure 2b is a cross-sectional view along line A-A of Figure 2a.

도 3a는 본 발명의 일 실시예에 따른 탑지그 및 바텀지그의 사시도이고, 도 3b는 본 발명의 다른 실시예에 따른 바텀지그의 사시도 및 분해사시도이다.FIG. 3A is a perspective view of a top jig and a bottom jig according to an embodiment of the present invention, and FIG. 3B is a perspective view and an exploded perspective view of a bottom jig according to another embodiment of the present invention.

도 4는 바텀지그 내에 웨이퍼가 장착된 모습을 개략적으로 나타낸 단면도이다.4 is a cross-sectional view schematically showing a wafer mounted in the bottom jig.

도 1과 함께, 도 2a 내지 도 4를 참조하면, 상기 웨이퍼장착단계 (S100)에서는 제1 면이 패턴화되어 복수개의 반도체칩 (11)이 구비된 웨이퍼 (10)를 바텀지그 (110) 내부 공간 (111)에 장착시킬 수 있다. 상기 웨이퍼 (10)는 패턴화된 제1 면 (10a)과 상기 제1 면 (10a)의 반대면으로 상기 웨이퍼 (10)의 배면인 제2 면 (10b)으로 이루어지고, 상기 제1 면 (10a)에는 복수개의 반도체칩 (11)이 구비될 수 있다. 상기 웨이퍼 (10)의 제1 면 (10a) 상에 이웃하는 반도체칩 (11) 사이에는 이격부 (12)가 구비되고, 상기 이격부 (12)를 통하여 패턴화되어 구비된 복수개의 반도체칩 (11)들은 개개의 별도의 단위 반도체칩 (11)으로 분할된다. 2A and FIG. 4, in the wafer mounting step S100, the first surface is patterned to form a wafer 10 having a plurality of semiconductor chips 11 in the bottom jig 110 And can be mounted in the space 111. The wafer 10 comprises a patterned first face 10a and a second face 10b which is the back face of the wafer 10 opposite to the first face 10a, 10a may be provided with a plurality of semiconductor chips 11. A plurality of semiconductor chips 11 provided on the first surface 10a of the wafer 10 are provided with spacing portions 12 between adjacent semiconductor chips 11, 11 are divided into individual separate unit semiconductor chips 11.

상기 웨이퍼 (10)는 후속하는 공정을 수행하기 위하여 지그 (100) 내부에 구비될 수 있다. 상기 지그 (100)는 상기 웨이퍼 (10)가 안착되는 바텀지그 (110)와 상기 바텀지그 (110)의 개방된 상부면을 덮도록 구비되는 탑지그 (120)로 이루어질 수 있다. 상기 탐지그 (120)는 상기 바텀지그 (110)의 단면에 대응하는 크기로 구비될 수 있는데, 바람직하게는 상기 탑지그 (120)의 외경 (c)은 상기 바텀지그 (110)의 외경 (b2)과 같거나 또는 더 크게 구비될 수 있다.The wafer 10 may be provided inside the jig 100 to perform a subsequent process. The jig 100 may include a bottom jig 110 on which the wafer 10 is placed and a top jig 120 provided to cover the open upper surface of the bottom jig 110. Preferably, the outer diameter c of the top jig 120 is greater than the outer diameter b2 of the bottom jig 110. That is, ) Or greater.

상기 웨이퍼 (10)는 제1 면 (11)이 상부측에 구비되도록 상기 바텀지그 (110)의 내부 공간 (111)에 장착될 수 있다. 상기 바텀지그 (110)는 상부면이 개구되는 박스형으로 구비되고, 상기 바텀지그 (110)의 내부 공간 (111)은 상기 웨이퍼 (10)가 용이하게 안착되도록 상기 바텀지그 (110)의 상부면과 상기 내부 공간 (111)의 단면적은 대략 동일하게 구비될 수 있다. 상기 웨이퍼 (10)는 상기 바텀지그 (110)의 상부면을 통해서 상기 상부면에 수직하도록 상기 바텀지그 (110)의 내부 공간 (1110) 내에 장착되므로 상기 웨이퍼 (10)의 높이 균형을 용이하게 제어할 수 있다.The wafer 10 may be mounted on the inner space 111 of the bottom jig 110 such that the first surface 11 is provided on the upper side. The bottom jig 110 is provided in a box shape having an open upper surface and the inner space 111 of the bottom jig 110 is connected to the upper surface of the bottom jig 110, Sectional area of the inner space 111 may be substantially the same. The wafer 10 is mounted in the inner space 1110 of the bottom jig 110 so as to be perpendicular to the upper surface of the bottom jig 110 so that the balance of the wafer 10 can be easily controlled can do.

상기 바텀지그 (110)의 내경 (b1)은 상기 웨이퍼 (10)의 직경 (a)과 같거나 크게 구비되며, 상기 바텀지그 (110)의 내부 높이 (d)는 상기 웨이퍼 (10)의 두께 (t)보다 제1 높이 (h)만큼 더 크게 구비될 수 있다.The inner diameter b1 of the bottom jig 110 is equal to or greater than the diameter a of the wafer 10 and the inner height d of the bottom jig 110 is equal to or greater than the thickness a of the wafer 10 t, which is greater than the first height h.

상기 웨이퍼장착단계 (S100)에서 제1 높이 (h)는 50㎛ 내지 500㎛일 수 있다. 상기 웨이퍼 (10)는 바텀지그 (110) 내에 장착된 후 이후 레진토출단계 (S200)에서 상기 탑지그 (120)를 통하여 상기 웨이퍼 (10)의 제1 면 (10a)에 구비된 레진을 가압할 수 있다. 이때, 상기 제1 높이 (h)는 상기 웨이퍼 (10) 상에 구비되는 레진이 구비될 수 있는 공간을 제어함으로써 상기 웨이퍼 (10)의 제1 면 (10a)에 레진이 균일하게 코팅될 수 있도록 보조적인 기능을 할 수 있다. In the wafer mounting step (S100), the first height (h) may be 50 탆 to 500 탆. The wafer 10 is mounted in the bottom jig 110 and then pressed through the top jig 120 in the resin discharging step S200 to press the resin provided on the first surface 10a of the wafer 10 . The first height h controls the space in which the resin provided on the wafer 10 is provided so that the resin can be uniformly coated on the first surface 10a of the wafer 10. [ You can do auxiliary functions.

예컨대, 탑지그 (120)를 통하여 상기 레진은 제1 높이 (h)만큼 웨이퍼 (10)의 상부에 더 도포되어 구비될 수 있는데, 상기 제1 높이 (h)가 50㎛ 미만인 경우 상기 레진이 상기 웨이퍼 (10)의 제1 면 (10a) 상에 구비되는 이격부 (12)에 충분히 충진되지 못하거나 혹은 반도체칩 (11)을 고정하는 고정력이 부족하여 반도체칩 (11)을 분할하는 과정에서 반도체칩 (11)의 칩핑 등의 문제가 발생하여 박형의 고품질의 반도체칩 (11)을 제조하기 어렵다. 또한, 상기 제1 높이 (h)는 500㎛이면 충분함에도 500㎛를 초과하는 경우, 불필요한 레진의 소비가 증가되어 원료비가 증가되며 경화시간이 증가되어 공정효율을 저하시킨다.For example, the resin may be applied over the top 10 of the wafer 10 by a first height h through a top jig 120, and when the first height h is less than 50 탆, In the process of dividing the semiconductor chip 11 due to the insufficient fixing force for fixing the semiconductor chip 11 or the semiconductor chip 11 is not sufficiently filled in the spacing portion 12 provided on the first surface 10a of the wafer 10, There arises a problem such as chipping of the chip 11, and it is difficult to manufacture a thin, high-quality semiconductor chip 11. In addition, if the first height (h) is 500 m, if it is more than 500 m, the consumption of unnecessary resin is increased, the raw material cost is increased, and the curing time is increased to lower the process efficiency.

별법으로, 상기 웨이퍼장착단계 (S100)에서 상기 바텀지그 (110')는 상부면이 개구되는 박스형으로 구비되고, 상기 바텀지그 (110')는 상부면 및 하부면이 모두 개구된 원통형의 제1 바디부 (112)와 상기 제1 바디부 (112)와 상보적으로 분리 및 결합이 가능하도록 구비되는 제2 바디부 (113)로 이루어질 수 있다. 상기 제1 및 제2 바디부 (112, 113)는 각각 체결홀 (112a, 113a)이 구비되고, 상기 체결홀 (112a, 113a)은 별도의 체결부재 (114)에 의하여 체결되어 상기 제1 및 제2 바디부 (112, 113)를 연결시킬 수 있다.Alternatively, in the wafer mounting step (S100), the bottom jig 110 'is provided in a box shape having an open top surface, and the bottom jig 110' has a cylindrical first A body part 112 and a second body part 113 which can be separated and combined with the first body part 112 in a complementary manner. The first and second body portions 112 and 113 are provided with fastening holes 112a and 113a and the fastening holes 112a and 113a are fastened by separate fastening members 114, The second body portions 112 and 113 can be connected.

본 실시예에 따른 바텀지그 (110')는 일체형이 아닌 메인 몸체인 제1 바디부 (112)와 바닥면을 포함하는 제2 바디부 (113)가 분리되는 형태로 구비될 수 있다. 상기 바텀지그 (110')는 내부 단면적인 대략 웨이퍼 (10)의 면적과 유사하게 구비되므로, 상기 웨이퍼 (10)를 상기 바텀지그 (110') 내에서 분리하기 쉽지 않을 수 있다. 반면, 본 실시예에 따른 바텀지그 (110')는 결합 및 분리가 가능하도록 구비됨으로써, 웨이퍼 (10) 상에 레진을 용이하게 구비시키고, 또한 레진이 구비된 웨이퍼 (10)는 상기 제2 바디부 (113)를 분리시킴으로써 용이하게 탈거시킬 수 있다.The bottom jig 110 'according to the present embodiment may have a first body part 112 as a main body and a second body part 113 including a bottom surface separately from each other. Since the bottom jig 110 'is similar in area to the area of the wafer 10, the wafer 10 may not be easily separated from the bottom jig 110'. In contrast, the bottom jig 110 'according to the present embodiment is provided so as to be able to be coupled and separated, thereby easily providing the resin on the wafer 10, and the wafer 10 provided with the resin, It can be easily removed by separating the portion 113.

상기 바텀지그 (110')는 제1 바디부 (112)와 제2 바디부 (113)가 서로 결합하는 부분이 상보적으로 형성되며, 상기 제1 및 제2 바디부 (112, 113)에는 각각 서로 대응하는 위치에 체결홀 (112a, 113a)이 구비될 수 있다. 상기 체결홀 (112a, 113a)은 상기 제1 및 제2 바디부 (112, 113)에서 소정 간격 이격되어 복수개가 구비될 수 있으며, 상기 체결홀 (112a, 113a)은 U자형태의 별도의 체결부재가 삽입되어 체결시킴으로써 제1 및 제2 바디부 (112, 113)를 연결시킬 수 있다.The bottom jig 110 'is complementarily formed with a portion where the first body part 112 and the second body part 113 are coupled to each other and the first and second body parts 112 and 113 And fastening holes 112a and 113a may be provided at positions corresponding to each other. The fastening holes 112a and 113a may be spaced a predetermined distance from the first and second body portions 112 and 113. The fastening holes 112a and 113a may be formed in a U- The first and second body parts 112 and 113 can be connected by inserting and fastening the member.

상기 웨이퍼 (10)는 상기 바텀지그 (110) 내에 안착되고, 이후 레진토출단계 (S200)에서 상기 웨이퍼 (10)의 제1 면 (10a)에는 레진이 토출될 수 있다. 상기 레진은 상기 웨이퍼 (10) 상에 균일하도록 도포되는 것이 바람직하고, 따라서 상기 바텀지그 (110) 내에 장착된 웨이퍼 (10)도 소정의 평탄도를 유지하도록 구비될 수 있다.The wafer 10 is placed in the bottom jig 110 and then resin can be discharged onto the first surface 10a of the wafer 10 in the resin discharging step S200. The resin is preferably applied uniformly on the wafer 10, so that the wafer 10 mounted in the bottom jig 110 may be provided to maintain a predetermined level of flatness.

상기 레진토출단계 (S200) 이전에 상기 바텀지그 (110) 내에 장착된 웨이퍼 (10)의 위치를 정렬하도록 프리얼라인단계를 더 포함할 수 있다.The pre-aligning step may be further performed to align the positions of the wafers 10 mounted in the bottom jig 110 before the resin discharging step S200.

상기 바텀지그 (110)의 내부에는 장착된 웨이퍼 (10)의 평탄한 정도를 확인할 수 있도록 하나 이상의 레벨센서 (미도시)가 구비되고, 상기 레벨센서의 의하여 측정된 웨이퍼 (10)의 평탄도는 제어부로 전달된다. 상기 제어부는 전달받은 웨이퍼 (10)의 평탄도와 미리 입력한 값과의 차이점을 비교하여 범위 내인 경우 유지하고 범위 외인 경우 상기 프리얼라인단계를 통하여 상기 웨이퍼 (10)의 얼라인을 다시 조절한 후 상기 레진토출단계 (S200)를 수행할 수 있다.In the bottom jig 110, at least one level sensor (not shown) is provided to check the flatness of the mounted wafer 10, and the flatness of the wafer 10, measured by the level sensor, Lt; / RTI > The control unit compares the flatness of the transferred wafer 10 with the previously input value and keeps the difference if it is within the range. If the difference is out of the range, the controller 10 adjusts the alignment of the wafer 10 through the pre- The resin discharging step S200 may be performed.

도 5a는 웨이퍼 상에 레진이 구비되는 단계를 개략적으로 도시한 도면이고, 도 5b는 웨이퍼의 영역을 구분한 도면이다.FIG. 5A is a view schematically showing a step of providing a resin on a wafer, and FIG. 5B is a view showing a region of a wafer.

도 1과 함께, 도 5a 및 도 5b를 참조하면, 상기 레진토출단계 (S200)에서 상기 레진 (R)은 탑지그 (120)에 구비된 분사노즐을 통하여 토출되며 대략 액체상태로 상기 웨이퍼 (10) 상에 구비될 수 있으며, 상기 레진 (R)은 페놀 수지, 요소 수지, 멜라민 수지, 에폭시 수지, 폴리에스터 수지, 폴리카보네이트 수지, 폴리이미드 수지, 폴리아미드 수지, 페녹시 수지, 아크릴 수지, 폴리에스테르 수지 중 어느 하나 이상으로 이루어질 수 있다. 5A and 5B, in the resin discharging step S200, the resin R is discharged through an injection nozzle provided in the top jig 120 and is discharged to the wafer 10 The resin (R) may be at least one selected from the group consisting of phenol resin, urea resin, melamine resin, epoxy resin, polyester resin, polycarbonate resin, polyimide resin, polyamide resin, phenoxy resin, And an ester resin.

상기 레진토출단계 (S200)에서 상기 레진 (R)은 1g 내지 20g의 범위의 양으로 구비될 수 있다. 상기 레진 (R)은 웨이퍼 (10) 상에 구비될 때 소정의 범위 내로 구비되는 것이 바람직한데, 상기 레진 (R)의 양이 1g 미만일 경우에는 상기 웨이퍼 (10)의 이격부 (12) 내에 일부 미충전 영역이 형성되거나 혹은 상기 웨이퍼 (10)의 제1 면 (10a) 상에 레진 (R)이 균일하게 도포되지 않는다. 반면, 레진 (R)의 양이 20g 초과인 경우, 웨이퍼 (10)의 제1 면 (10a) 상부에 레진이 불필요하게 두꺼운 두께로 도포되어 추후 레진 (R) 제거하는 과정에서 별도의 공정을 필요로 하고, 웨이퍼 (10)의 외측으로 오버플로우되는 레진 (R)이 다량 발생되어 문제된다. 예컨대, 상기 레진 (R)이 토출되는 양은 웨이퍼 (10)의 싸이즈와 상기 웨이퍼 (10) 상에 구비되는 레진 (R)의 두께에 의하여 다양한 범위로 제어될 수 있다.In the resin discharging step S200, the resin R may be provided in an amount ranging from 1 g to 20 g. When the amount of the resin R is less than 1 g, a portion of the resin R in the spacing portion 12 of the wafer 10 is partially An unfilled region is formed or the resin R is not uniformly applied on the first surface 10a of the wafer 10. [ On the other hand, when the amount of the resin (R) is more than 20 g, a resin is unnecessarily thickly applied on the first surface (10a) of the wafer (10) And a large amount of resin R is overflowed to the outside of the wafer 10, which is a problem. For example, the amount of the resin (R) to be discharged may be controlled in various ranges depending on the size of the wafer (10) and the thickness of the resin (R) provided on the wafer (10).

별법으로, 상기 웨이퍼 (10)는 상기 제1 면 (10a)의 중심부인 한 개의 메인중심부 (MC)와, 상기 메인중심부 (MC)를 중심으로 4등분한 각각의 면적에 대한 중심부인 네개의 서브중심부 (SC)를 포함하도록 영역을 구분할 수 있다. 상기 레진 (R)은 상기 웨이퍼 (10)의 제1 면 (10a)에 구비되는 레진 (R)의 총량 100%에 대해서 상기 메인중심부 (MC)에 40% 내지 60%가 구비되고, 상기 서브중심부 (SC)에 각각 10% 내지 15%가 구비될 수 있다.Alternatively, the wafer 10 may include one main center MC and a fourth central portion MC about the center of the first surface 10a, The region can be divided to include the center portion SC. The resin R is provided in the main center portion MC at a ratio of 40% to 60% with respect to a total amount 100% of the resin R provided on the first surface 10a of the wafer 10, And 10% to 15%, respectively.

상기 레진 (R)은 웨이퍼 (10) 상에서 균일하게 도포되고, 반도체칩 사이의 미세한 이격부에 미충진 영역이 없도록 충진되되 대략 균일한 밀도를 갖도록 충진되는 것이 바람직하다. 이때, 상기 레진 (R)을 웨이퍼 (10) 상에 소정의 함량 및 위치로 구비시킬 수 있는데, 상기 메인중심부 (MC)에 40% 미만으로 구비시키는 경우 상기 웨이퍼 (10)의 메인중심부 (MC)와 외곽 사이의 구간에서 이격부에서의 미충전영역이 발생하고, 상기 메인중심부 (MC)에 60% 초과로 구비시키는 경우 상기 웨이퍼 (10)의 메인중심부 (MC)에서 외곽으로 갈수록 두께가 감소하는 방향으로 경사지도록 레진이 구비되어 문제된다. 또한, 상기 레진 (R)을 메인중심부 (MC)에만 구비시키는 경우, 상기 웨이퍼 (10) 상에 구비되는 레진 (R)의 두께 균일도를 제어하기 위하여 별도의 부재를 필요로 하고 공정시간을 증가시킬 수 있다. 따라서, 상기 레진 (R)은 메인중심부 (MC)뿐 아니라 일부를 서브중심부 (SM)에 균등분할하여 구비시킴으로써 웨이퍼 (10) 상에 구비되어 도포된 레진 (R)의 충진정도 및 균일도를 향상시킬 수 있고, 구체적으로는 4개의 서브중심부 (SM)에는 구비되는 레진 (R)의 총량에 대해서 각각 10% 내지 15%로 구비된다. 보다 구체적으로는, 상기 웨이퍼 (10) 상에 구비되는 레진 (R)의 총량에 대해서 메인중심부 (MC)에는 50%가 구비되고, 상기 서브중심부 (SM)에는 각각 12.5%씩 구비된다.It is preferable that the resin R is uniformly applied on the wafer 10 and filled to have a substantially uniform density so as to have no unfilled region in the minute spacing between the semiconductor chips. At this time, the resin (R) may be provided on the wafer 10 at a predetermined content and position. When the main center portion MC is less than 40%, the main center portion MC of the wafer 10, And the thickness of the non-filled region in the main center portion MC is greater than 60%, the thickness decreases from the main central portion MC of the wafer 10 to the outer periphery thereof There is a problem. Further, when the resin R is provided only in the main central portion MC, a separate member is required to control the thickness uniformity of the resin R provided on the wafer 10, . Therefore, the resin R is divided equally into the sub-center SM as well as the main center MC to improve the filling degree and uniformity of the applied resin R on the wafer 10 Specifically, 10% to 15% of the total amount of the resin (R) provided in the four sub-centers (SM). More specifically, the main center portion MC is provided with 50% of the total amount of the resin R provided on the wafer 10, and the sub-center portion SM is provided with 12.5% each.

상기 도포단계 (S300)에서 상기 레진 (R)을 0.01kgf/cm2 내지 1kgf/cm2의 압력으로 가압할 수 있다. 상기 레진 (R)은 소정의 점도를 갖도록 멜팅 (melting) 상태로 구비될 수 있으며, 상기 웨이퍼 (10) 상에 구비된 레진 (R)을 탑지그 (120)를 통하여 가압시킴으로써 웨이퍼 (10) 상의 레진 (R)의 충진정도 및 균일도가 균일하도록 제어하고 공정시간을 단축시킬 수 있다. 상기 레진 (R)을 가압하는 압력이 0.01kgf/cm2 미만인 경우 웨이퍼 (10)의 이격부의 내부측 모서리부가 미충진되는 영역이 형성될 수 있고, 1kgf/cm2 초과인 경우 웨이퍼 (10) 상에 구비되는 레진 (R)의 전체적인 밀도가 상이하게 구비되고, 위치에 따라 레진 (R)의 물성이 차이가 있어 일률적인 공정제어가 어려워 문제된다. In the application step (S300) may be pressing the resin (R) at a pressure of 0.01kgf / cm 2 to about 1kgf / cm 2. The resin R may be provided in a melting state so as to have a predetermined viscosity so that the resin R provided on the wafer 10 is pressed through the top jig 120, The filling degree and the uniformity of the resin (R) can be controlled to be uniform and the processing time can be shortened. The resin (R), the pressure for pressing the 0.01kgf / cm 2, and the spaced parts of the inner side edge portion area in which non-filling of the wafer 10 can be formed is less than, 1kgf / cm 2 than if the wafer 10 onto (R) provided in the resin (R) are different from each other and the physical properties of the resin (R) are different depending on the positions, which makes it difficult to control the process uniformly.

상기 레진 (R)은 웨이퍼 (10)의 제1 면 (10a) 상에 이웃하는 반도체칩 (11) 사이의 이격부 (12)에 충진 및 보충되고, 후속하는 연삭단계 (S500) 및 분할단계 (S600)에 의하여 반도체칩 (11)이 단위 반도체칩으로 개별화되는 과정에서 각각의 반도체칩 (11)을 고정하여 지지하여 상기 반도체칩의 에지부에서 발생하는 칩핑 및 크랙을 방지할 수 있다. 또한, 상기 이격부 (12)에 충진되어 있어 웨이퍼 (10)를 연삭하는 과정에서 발생하는 실리콘 더스트 등이 상기 이격부 (12) 내에 유입되는 것을 방지하여 반도체칩 (11)의 오염 및 회로결함 등을 방지할 수 있다.The resin R is filled and replenished in the spacing 12 between the adjacent semiconductor chips 11 on the first side 10a of the wafer 10 and is subjected to a subsequent grinding step S500 and a dividing step The semiconductor chip 11 can be fixed and supported by the semiconductor chip 11 during the process of individualizing the semiconductor chip 11 into the unit semiconductor chip by S600 so that chipping and cracks occurring at the edge of the semiconductor chip can be prevented. It is also possible to prevent the silicon dust or the like generated in the process of grinding the wafer 10 from being filled into the spacing portion 12 into the spacing portion 12 to prevent contamination of the semiconductor chip 11, Can be prevented.

상기 도포단계 (S300)에서 상기 레진 (R)은 탑지그 (120)에 의하여 가압되되 상기 탑지그 (120)는 상기 바텀지그 (110)의 개구된 상부면의 외경 (b2)보다 같거나 큰 직경 (c)으로 구비될 수 있다. 또한, 상기 탑지그 (120) 및 바텀지그 (110)의 내부의 적어도 일부에는 불소코팅부를 포함할 수 있다. 상기 웨이퍼 (10)는 상기 탑지그 (120) 및 바텀지그 (110)의 상보적인 결합에 의하여 레진 (R)이 도포되고 상기 레진 (R)은 탑지그 (120) 및 바텀지그 (110)의 내부에 접촉하여 상기 탑지그 (120) 및 바텀지그 (110)를 오염시킬 수 있고, 이는 후속하는 별도의 웨이퍼 (10)에 대한 도포단계 (S300)에서 이물질로 작용하여 반도체칩의 불량의 원인이 될 수 있다. 반면, 본 실시예에 따른 탑지그 (120) 및 바텀지그 (110)의 내부의 적어도 일부, 바람직하게는 상기 탑지그 (120) 및 바텀지그 (110)의 내부 전체에는 불소코팅부를 구비함으로써 상기 탑지그 (120) 및 바텀지그 (110)의 레진 (R)에 의한 오염을 방지할 수 있다. In the applying step S300, the resin R is pressed by the top jig 120, and the top jig 120 has a diameter equal to or greater than the outer diameter b2 of the open top surface of the bottom jig 110, (c). At least a part of the inside of the top jig 120 and the bottom jig 110 may include a fluorine coating portion. The resin R is applied to the wafer 10 by the complementary coupling between the top jig 120 and the bottom jig 110 and the resin R is transferred to the inside of the top jig 120 and the bottom jig 110 It may contaminate the top jig 120 and the bottom jig 110 and may act as a foreign substance in the coating step S300 for the subsequent wafer 10 to cause a defect in the semiconductor chip . The top jig 120 and the bottom jig 110 may have a fluorine coating on at least a part of the interior of the top jig 120 and the bottom jig 110, The contamination of the jig 120 and the bottom jig 110 by the resin R can be prevented.

별법으로, 상기 탑지그 (120)의 상부면에는 상기 레진 (R)으로 가해지는 압력을 측정하는 센서 (121)가 구비될 수 있다. 상기 센서 (121)는 상기 탑지그 (120)의 중심부를 기준으로 서로 동일한 간격으로 이격되어 구비되는 제1 내지 제4 센서를 포함하고, 상기 제1 내지 제4 센서에서 측정된 레진의 압력은 제어부 (미도시)로 전달되며, 상기 제어부는 상기 측정된 레진 (R)의 압력과 미리 입력된 기준값과 비교하여 상기 탑지그 (120)에서 상기 레진 (R)으로 가해지는 압력을 제어할 수 있다.Alternatively, the upper surface of the top jig 120 may be provided with a sensor 121 for measuring a pressure applied to the resin R. The sensor 121 includes first to fourth sensors spaced apart from each other with a predetermined distance from the center of the top jig 120. The pressure of the resin measured by the first to fourth sensors And the controller may control the pressure applied to the resin R in the top jig 120 by comparing the measured pressure of the resin R with a previously inputted reference value.

본 발명의 다른 실시예에서, 상기 웨이퍼 상에 구비되는 레진 (R)은 상기 웨이퍼의 제1 면에 전체적으로 도포되는 과정에서 상기 탑지그 (120)에 의하여 상기 레진 (R)으로 가해지는 압력을 측정할 수 있다. 웨이퍼의 크기 (면적)이 증가할수록 상기 탑지그 (120)를 통해서 가해지는 압력은 웨이퍼의 위치에 따라 상이하게 가해질 수 있고, 이는 상기 웨이퍼 상에 도포되는 레진 (R)의 밀도에 영향을 미칠 수 있다. 반면, 본 실시예에 따른 탑지그 (120)에는 제1 내지 제4 센서를 구비함으로써 상기 탑지그 (120)를 통하여 웨이퍼에 도포되는 레진 (R)에 가해지는 압력이 대략 일정하도록 제어함으로써 넓은 면적의 웨이퍼를 제조하는 공정에서도 레진 (R)의 밀도가 전체적으로 균일하도록 제어할 수 있다.In another embodiment of the present invention, the resin (R) provided on the wafer measures the pressure applied to the resin (R) by the top jig (120) in the process of being entirely applied to the first side of the wafer can do. As the size (area) of the wafer increases, the pressure applied through the top jig 120 can be differently applied depending on the position of the wafer, which can affect the density of the resin R applied on the wafer have. On the other hand, in the top jig 120 according to the present embodiment, the first to fourth sensors are provided so that the pressure applied to the resin R applied to the wafer through the top jig 120 is controlled to be substantially constant, The density of the resin R can be controlled so as to be uniform as a whole.

예컨대, 상기 탑지그 (120)에 구비되는 제1 내지 제4 센서를 이용하여 넓은 면적에 대해서 가해지는 압력이 서로 차이가 나지 않도록 제어할 수 있으며, 상기 제어부를 통하여 상기 탑지그 (120)에서 가해지는 압력이 미리 입력된 압력범위 내에 포함되도록 제어함으로써 고정을 효율적으로 제어할 수 있다.For example, the first to fourth sensors provided in the top jig 120 may be used to control the pressure applied to a large area to be different from each other. The fixation can be efficiently controlled by controlling the losing pressure to be included in the pre-input pressure range.

별법으로, 상기 바텀지그 (110)에는 상기 바텀지그 (110) 내부는 상기 바텀지그 (110) 내에 구비되는 웨이퍼 (10)에 가해지는 압력을 측정하는 바텀센서를 더 포함할 수 있다. 상기 바텀센서는 하나 이상으로 구비될 수 있으며, 상기 제1 내지 제 4 센서와 함께 구비되거나, 혹은 단독으로 구비될 수 있다. 상기 바텀센서는 상기 탑지그 (120)에 의하여 웨이퍼 (10) 상에 가해지는 압력을 측정할 수 있으며, 이를 제어부로 전달하여 상기 웨이퍼 (10)에 균일한 압력이 작용하도록 제어할 수 있다.Alternatively, the bottom jig 110 may further include a bottom sensor for measuring a pressure applied to the wafer 10 provided in the bottom jig 110. The bottom sensor may be provided in at least one or more of the first to fourth sensors, or may be provided alone. The bottom sensor can measure a pressure applied to the wafer 10 by the top jig 120 and can transmit the uniform pressure to the wafer 10 by controlling the pressure.

웨이퍼 (10)의 제1 면 (10a)에 레진 (R)이 구비된 후 경화단계 (S400)를 통하여 레진 (R)은 경화되어 반도체칩의 이격부 사이 및 반도체칩의 상부면을 고정시킬 수 있다. 상기 경화단계 (S400)에서 탑지그 (120)를 통하여 상기 레진 (R)에 가해지는 경화가압력은 10kgf/cm2 내지 100kgf/cm2이고, 경화온도는 50℃ 내지 200℃일 수 있다. 상기 레진 (R)에 가해지는 경화가압력 및 경화온도가 전술한 범위 내에 포함되지 않는 경우에는 이격부 사이에 구비되는 레진 (R)의 일부가 경화되지 못하는 문제가 생길 수 있다.After the resin R is provided on the first surface 10a of the wafer 10, the resin R is cured through the curing step S400 to fix the spacing between the semiconductor chips and the upper surface of the semiconductor chip have. The curing pressure applied to the resin R through the top jig 120 in the curing step S400 may be 10 kgf / cm 2 to 100 kgf / cm 2 , and the curing temperature may be 50 ° C to 200 ° C. If the curing applied to the resin (R) does not include the pressure and the curing temperature within the above-mentioned range, a part of the resin (R) provided between the spacers may not be cured.

상기 경화단계 (S400)를 통하여 경화된 레진 (R)의 두께는 상기 제1 면 (10a)을 기준으로 10㎛ 내지 200㎛일 수 있다. 상기 웨이퍼 (10) 상에 구비되는 상기 경화된 레진 (R)의 두께가 10㎛ 미만인 경우 레진 (R)에 의하여 반도체칩의 상부면을 충분히 고정시키기 못해 후속하는 연삭단계 (S500)에서 반도체칩의 밀림현상이 발생하고, 200㎛이면 상기 반도체칩을 고정하는 데 충분하므로 200㎛를 초과하는 경우 불필요한 생산비를 증가시키고 상기 레진 (R)을 제거하는 데 소요되는 시간이 증가하여 공정효율을 저하시킨다. The thickness of the resin (R) cured through the curing step (S400) may be 10 μm to 200 μm based on the first surface (10a). When the thickness of the cured resin R provided on the wafer 10 is less than 10 mu m, the upper surface of the semiconductor chip can not be sufficiently fixed by the resin R, If the thickness is more than 200 μm, the unnecessary production cost is increased and the time required to remove the resin (R) is increased to lower the process efficiency.

도 6 및 도 7은 사이드커팅단계를 개략적으로 도시한 도면이다.6 and 7 are views schematically showing a side cutting step.

도 1과 함께 도 6 및 도 7을 참조하면, 경화단계 (S400) 이후에 상기 웨이퍼 (10)의 노치부와 플랫부의 외측으로 오버플로우되어 경화된 레진 (R)을 제거하는 사이드커팅단계를 더 포함할 수 있다. 상기 사이드커팅단계는 나이프 (30) 등과 같은 절단부재를 이용하여 수행되며, 상기 웨이퍼 (10)의 외곽을 따라 불필요하게 돌출된 레진 (R)을 절단하여 웨이퍼 (10)에서 분리시킬 수 있다. Referring to FIGS. 6 and 7 together with FIG. 1, a side cutting step of removing the hardened resin R by overflowing the notched portion and the flat portion of the wafer 10 after the curing step (S400) . The side cutting step is performed using a cutting member such as a knife 30 and the resin R unnecessarily protruded along the outer periphery of the wafer 10 can be cut and separated from the wafer 10. [

상기 경화단계 (S400) 이후에 수행되는 웨이퍼 (10)의 배면을 연삭하는 연삭단계 (S500) 이전에 수행되고, 상기 웨이퍼 (10) 상에 경화된 레진 (R) 중 불필요한 부분을 제거함으로써 연삭단계 (S500)에서 레진 (R)에 의한 웨이퍼 (10)의 연삭위치가 제안되는 것을 방지함으로써 연삭의 정밀도를 향상시키고 연삭효율을 향상시킬 수 있다.Is performed before the grinding step (S500) of grinding the backside of the wafer (10) performed after the hardening step (S400), and the unnecessary part of the hardened resin (R) is removed on the wafer (10) It is possible to prevent the proposal of the grinding position of the wafer 10 by the resin R in step S500, thereby improving the accuracy of grinding and improving the grinding efficiency.

별법으로, 상기 바텀지그 내에 구비되는 웨이퍼 (10)는 공차없이 바텀지그에 의하여 제공되는 공간에 형합적으로 구비될 수 있다. 상기 바텀지그와 웨이퍼 (10) 사이의 여유공간이 없어 레진 (R)의 오버플로우를 방지할 수 있으며, 이에 의하여 상기 사이드커팅단계를 생략하여 공정을 효율적으로 운영할 수 있다.Alternatively, the wafer 10 provided in the bottom jig may be integrally provided in the space provided by the bottom jig without any tolerance. There is no space between the bottom jig and the wafer 10 to prevent overflow of the resin R, thereby omitting the side cutting step, thereby efficiently operating the process.

도 8은 연삭단계를 개략적으로 도시한 도면이다.8 is a view schematically showing the grinding step.

도 1과 함께 도 8을 참조하면, 상기 연삭단계 (S500)는, 예컨대 백그라인딩 (back grinding)의 일종으로 연마기 (40)를 이용하여 상기 웨이퍼 (10)의 제2 면 (10b)를 연삭하여 상기 이격부 (12)에 구비된 경화된 레진 (R)이 노출시킬 수 있다. 이때, 상기 웨이퍼 (10)는 이격부 (12)에 충진된 레진 (R)이 영향을 받지 않도록 상기 웨이퍼 (10)의 이격부 (12)의 하단부까지 연삭된다. 상기 연삭단계 (S500)에서 사용되는 연마기 (40)는 평평한 면으로 상기 웨이퍼 (10)의 제2 면 (10b)을 균일하도록 연삭할 수 있으며, 연삭이 완료된 웨이퍼 (10)는 반도체칩 (11)과 이격부 (12)가 동일한 바닥면을 갖도록 연삭되므로 상기 웨이퍼 (10)의 제2 면 (10b)은 반도체칩 (11)과 이격부 (12)에 구비된 레진 (R)이 서로 교대로 구비될 수 있다.Referring to FIG. 8 together with FIG. 1, the grinding step (S500) is performed by grinding the second surface 10b of the wafer 10 using a grinder 40 as a kind of back grinding The cured resin R provided on the spacing portion 12 can be exposed. At this time, the wafer 10 is ground to the lower end of the spacing portion 12 of the wafer 10 so that the resin R filled in the spacing portion 12 is not affected. The grinding machine 40 used in the grinding step S500 may grind the second surface 10b of the wafer 10 to be even with a flat surface, The second surface 10b of the wafer 10 is formed such that the semiconductor chip 11 and the resin R provided in the spacing portion 12 are alternately arranged .

상기 분할단계 (S600)는 제2 면 (10b)이 연삭된 웨이퍼 (10)를 각각의 단위 반도체칩 (11)으로 분할할 수 있다. 상기 연삭단계 (S500)가 종료된 후, 상기 웨이퍼 (10)의 제2 면에 마운트 테이프를 부착시켜 웨이퍼를 고정시킨 후 상기 마운트 테이프를 양측으로 팽창시키는 등에 의하여 상기 반도체칩 (11)을 분할하거나, 혹은 핀 등을 이용하여 반도체칩을 밀어 올려 상기 반도체칩을 분할할 수 있다.In the dividing step S600, the wafer 10 on which the second surface 10b is ground can be divided into the unit semiconductor chips 11. After the grinding step S500 is completed, the semiconductor chip 11 is divided or divided by fixing the wafer by attaching a mount tape to the second surface of the wafer 10 and then expanding the mount tape to both sides Alternatively, the semiconductor chip can be divided by pushing up the semiconductor chip using a pin or the like.

본 발명의 다른 실시예에서 제1 면에 복수개의 단위 반도체칩이 패턴화된 웨이퍼를 커팅하여 제조하는 반도체칩 제조방법은, 상기 웨이퍼의 제1 면이 상부에 위치하도록 상기 웨이퍼를 바텀지그 내에 구비시키는 웨이퍼장착단계; 상기 바텀지그 내에 장착된 웨이퍼의 위치를 정렬하는 프리얼라인단계; 상기 제1 면의 적어도 일부에 레진을 토출시켜 구비시키는 레진토출단계; 상기 제1 면의 상부에서 상기 레진을 탑지그를 이용하여 가압하여 상기 웨이퍼의 제1 면에 도포시키는 도포단계; 상기 제1 면에 도포된 레진을 경화시키는 경화단계; 상기 웨이퍼의 노치부와 플랫부의 외측으로 오버플로우되어 경화된 레진을 제거하는 사이드커팅단계; 상기 레진이 노출되도록 상기 웨이퍼의 제1 면의 반대면인 제2 면을 연삭하는 연삭단계; 및 상기 단위 반도체칩을 분할하는 분할단계;를 포함하고, 상기 경화단계에서 상기 탑지그의 상부면에는 상기 레진으로 가해지는 압력을 측정하는 센서가 구비되고, 상기 센서는 상기 탑지그의 중심부를 기준으로 서로 동일한 간격으로 이격되어 구비되는 제1 내지 제4 센서를 포함하고, 상기 제1 내지 제4 센서에서 측정된 레진의 압력은 제어부로 전달되며, 상기 제어부는 상기 측정된 레진의 압력과 미리 입력된 기준값과 비교하여 상기 탑지그에서 상기 레진으로 가해지는 압력을 제어한다.According to another embodiment of the present invention, there is provided a method of manufacturing a semiconductor chip by cutting a wafer having a plurality of unit semiconductor chips patterned on a first surface thereof, the method comprising the steps of: A wafer mounting step; A prealigning step of aligning the position of the wafer mounted in the bottom jig; A resin discharging step of discharging resin on at least a part of the first surface; Applying the resin on the first surface of the wafer by pressing the resin on top of the first surface using a topping paper; A curing step of curing the resin coated on the first side; A side cutting step of removing the hardened resin by overflowing the notched portion and the flat portion of the wafer; A grinding step of grinding a second face opposite to the first face of the wafer so that the resin is exposed; And a dividing step of dividing the unit semiconductor chip. In the curing step, a sensor for measuring a pressure applied to the resin is provided on an upper surface of the overlay, Wherein the pressure of the resin measured by the first to fourth sensors is transmitted to the controller, and the controller controls the pressure of the resin to be measured and the previously input reference value To control the pressure applied to the resin in the top jig.

전술한 바와 같이 본 발명의 실시예들에 따른 반도체칩의 제조방법은 이웃하는 반도체칩 사이의 이격부에 레진을 충진시킴으로써 반도체칩을 분할하는 과정에서 반도체칩 사이에 실리콘 더스트 등의 유입 및 반도체칩의 밀림현상등을 빙지할 수 있다. 또한, 반도체칩의 칩핑을 방지할 수 있으므로, 통상의 방식에 의한 반도체칩보다 2배 이상의 강도를 갖는 박형화된 고품질의 반도체칩을 용이하게 제조할 수 있다.As described above, in the method of manufacturing a semiconductor chip according to the embodiments of the present invention, resin is filled in the spacing part between neighboring semiconductor chips, so that in the process of dividing the semiconductor chip, And the like. Further, since it is possible to prevent chipping of the semiconductor chip, it is possible to easily manufacture a thin, high-quality semiconductor chip having a strength two times or more higher than that of the semiconductor chip by a conventional method.

또한, 생산비의 측면에서도 통상의 다이싱 공정에 대해서는 절반수준의 생산비가 소요되고, DBG 공정과 비교한 경우에는 60% 내지 70% 수준의 비용만이 소비되므로 제조원가를 절감할 수 있다. In terms of the production cost, the conventional dicing process requires a production cost of half the level, and in comparison with the DBG process, only the cost of 60% to 70% is consumed, thereby reducing the manufacturing cost.

본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.It will be understood by those skilled in the art that the present invention may be embodied in other specific forms without departing from the spirit or essential characteristics thereof. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive. The scope of the present invention is defined by the appended claims rather than the foregoing detailed description, and all changes or modifications derived from the meaning and scope of the claims and the equivalents thereof are included in the scope of the present invention Should be interpreted.

10 : 웨이퍼 11 : 반도체칩
12 : 이격부 110 : 바텀지그
120 : 탑지그 R : 레진10: wafer 11: semiconductor chip
12: Separation part 110: Bottom jig
120: Top jig R: Resin

Claims (17)

제1 면에 복수개의 단위 반도체칩이 패턴화된 웨이퍼를 커팅하여 제조하는 반도체칩 제조방법으로,
상기 웨이퍼의 제1 면이 상부에 위치하도록 상기 웨이퍼를 바텀지그 내에 구비시키는 웨이퍼장착단계;
상기 제1 면의 적어도 일부에 레진을 토출시켜 구비시키는 레진토출단계;
상기 제1 면의 상부에서 상기 레진을 탑지그를 이용하여 가압하여 상기 웨이퍼의 제1 면에 도포시키는 도포단계;
상기 제1 면에 도포된 레진을 경화시키는 경화단계;
상기 레진이 노출되도록 상기 웨이퍼의 제1 면의 반대면인 제2 면을 연삭하는 연삭단계; 및
상기 단위 반도체칩을 분할하는 분할단계;를 포함하고,
상기 웨이퍼장착단계에서 상기 바텀지그는 상부면이 개구되는 박스형으로 구비되고, 상기 바텀지그는 원통형의 제1 바디부와 상기 제1 바디부와 상보적으로 분리 및 결합이 가능하도록 구비되는 제2 바디부로 이루어지는 반도체칩의 제조방법.A method of manufacturing a semiconductor chip by cutting a wafer having a plurality of unit semiconductor chips patterned on a first surface thereof,
A wafer mounting step of mounting the wafer in the bottom jig such that a first side of the wafer is positioned at an upper side;
A resin discharging step of discharging resin on at least a part of the first surface;
Applying the resin on the first surface of the wafer by pressing the resin on top of the first surface using a topping paper;
A curing step of curing the resin coated on the first side;
A grinding step of grinding a second face opposite to the first face of the wafer so that the resin is exposed; And
And a dividing step of dividing the unit semiconductor chip,
In the wafer mounting step, the bottom jig is provided in a box shape having an open top surface. The bottom jig includes a cylindrical first body part and a second body provided to be capable of separating and coupling with the first body part, Wherein the semiconductor chip is a semiconductor chip. 제1항에 있어서,
상기 웨이퍼장착단계에서 상기 바텀지그는 상부면이 개구되는 박스형으로 구비되고, 상기 바텀지그의 내경은 상기 웨이퍼의 직경과 같거나 크게 구비되며, 상기 바텀지그의 내부 높이는 상기 웨이퍼의 두께보다 제1 높이만큼 더 크게 구비되는 반도체칩의 제조방법.The method according to claim 1,
Wherein the bottom jig is provided in a box shape in which an upper surface is opened, the inner diameter of the bottom jig is equal to or larger than the diameter of the wafer, and the inner height of the bottom jig is greater than a thickness of the wafer Of the semiconductor chip. 제2항에 있어서,
상기 웨이퍼장착단계에서 상기 제1 높이는 50㎛ 내지 500㎛인 반도체칩의 제조방법.3. The method of claim 2,
Wherein the first height in the wafer mounting step is 50 mu m to 500 mu m. 삭제delete 제1항에 있어서,
상기 제1 및 제2 바디부는 각각 체결홀이 구비되고, 상기 체결홀은 별도의 체결부재에 의하여 체결되어 상기 제1 및 제2 바디부를 연결시키는 반도체칩의 제조방법.The method according to claim 1,
Wherein the first and second body portions are each provided with a fastening hole, and the fastening hole is fastened by a separate fastening member to connect the first and second body portions. 제1항에 있어서,
상기 레진토출단계에서 상기 레진은 1g 내지 20g의 범위의 양으로 구비되는 반도체칩의 제조방법.The method according to claim 1,
Wherein the resin is provided in an amount ranging from 1 g to 20 g in the resin discharging step. 제1항에 있어서,
상기 레진토출단계에서 상기 웨이퍼는 상기 제1 면의 중심부인 한 개의 메인중심부와, 상기 메인중심부를 중심으로 4등분한 각각의 면적에 대한 중심부인 네개의 서브중심부를 포함하고,
상기 레진은 상기 웨이퍼의 제1 면에 구비되는 레진의 총량 100%에 대해서 상기 메인중심부에 40% 내지 60%가 구비되고, 상기 서브중심부에 각각 10% 내지 15%가 구비되는 반도체칩의 제조방법.The method according to claim 1,
In the resin discharging step, the wafer includes one main center portion which is a center portion of the first surface and four sub-center portions which are central portions with respect to each of the four divided portions about the main center portion,
Wherein the resin comprises 40% to 60% of the main center portion with respect to 100% of the total amount of the resin provided on the first surface of the wafer, and 10% to 15% . 제1항에 있어서,
상기 도포단계에서 상기 레진을 0.01kgf/cm2 내지 1kgf/cm2의 압력으로 가압하는 반도체칩의 제조방법.The method according to claim 1,
The manufacturing method of a semiconductor chip for pressing the resin with a pressure of 0.01kgf / cm 2 to about 1kgf / cm 2 in the coating step. 제1항에 있어서,
상기 도포단계에서 상기 레진은 탑지그에 의하여 가압되되 상기 탑지그는 상기 바텀지그의 개구된 상부면의 외경보다 같거나 큰 직경으로 구비되는 반도체칩의 제조방법.The method according to claim 1,
Wherein the resin is pressed by a top jig in the applying step, and the top sheet is provided with a diameter equal to or larger than an outer diameter of an open top surface of the bottom jig. 제1항에 있어서,
상기 탑지그 및 바텀지그의 내부의 적어도 일부에는 불소코팅부를 포함하는 반도체칩의 제조방법.The method according to claim 1,
Wherein at least a portion of the inside of the top jig and the bottom jig includes a fluorine coating portion. 제1항에 있어서,
상기 탑지그의 상부면에는 상기 레진으로 가해지는 압력을 측정하는 센서가 구비되는 반도체칩의 제조방법.The method according to claim 1,
And a sensor for measuring a pressure applied by the resin is provided on an upper surface of the top sheet. 제11항에 있어서,
상기 센서는 상기 탑지그의 중심부를 기준으로 서로 동일한 간격으로 이격되어 구비되는 제1 내지 제4 센서를 포함하고,
상기 제1 내지 제4 센서에서 측정된 레진의 압력은 제어부로 전달되며,
상기 제어부는 상기 측정된 레진의 압력과 미리 입력된 기준값과 비교하여 상기 탑지그에서 상기 레진으로 가해지는 압력을 제어하는 반도체칩의 제조방법.12. The method of claim 11,
The sensor includes first to fourth sensors spaced apart from each other by a predetermined distance from a central portion of the top sheet,
The pressure of the resin measured by the first to fourth sensors is transmitted to the controller,
Wherein the control unit controls the pressure applied to the resin in the top jig by comparing the measured pressure of the resin and a previously inputted reference value. 제1항에 있어서,
상기 경화단계에서 상기 탑지그를 통하여 상기 레진에 가해지는 경화가압력은 10kgf/cm2 내지 100kgf/cm2이고, 경화온도는 50℃ 내지 200℃인 반도체칩의 제조방법.The method according to claim 1,
Wherein the curing pressure applied to the resin through the layup in the curing step is 10 kgf / cm 2 to 100 kgf / cm 2 , and the curing temperature is 50 ° C to 200 ° C. 제13항에 있어서,
경화된 레진의 두께는 상기 제1 면을 기준으로 10㎛ 내지 200㎛인 반도체칩의 제조방법.14. The method of claim 13,
Wherein the thickness of the cured resin is 10 to 200 占 퐉 based on the first surface. 제1항에 있어서,
상기 레진토출단계 이전에 상기 바텀지그 내에 장착된 웨이퍼의 위치를 정렬하도록 프리얼라인단계를 더 포함하는 반도체칩의 제조방법.The method according to claim 1,
Further comprising a pre-aligning step of aligning the position of the wafer mounted in the bottom jig before the resin ejecting step. 제1항에 있어서,
상기 경화단계 이후에 상기 웨이퍼의 노치부와 플랫부의 외측으로 오버플로우되어 경화된 레진을 제거하는 사이드커팅단계를 더 포함하는 반도체칩의 제조방법.The method according to claim 1,
And a side cutting step of removing the hardened resin by overflowing the notched portion and the flat portion of the wafer after the hardening step. 제1 면에 복수개의 단위 반도체칩이 패턴화된 웨이퍼를 커팅하여 제조하는 반도체칩 제조방법으로,
상기 웨이퍼의 제1 면이 상부에 위치하도록 상기 웨이퍼를 바텀지그 내에 구비시키는 웨이퍼장착단계;
상기 바텀지그 내에 장착된 웨이퍼의 위치를 정렬하는 프리얼라인단계;
상기 제1 면의 적어도 일부에 레진을 토출시켜 구비시키는 레진토출단계;
상기 제1 면의 상부에서 상기 레진을 탑지그를 이용하여 가압하여 상기 웨이퍼의 제1 면에 도포시키는 도포단계;
상기 제1 면에 도포된 레진을 경화시키는 경화단계;
상기 웨이퍼의 노치부와 플랫부의 외측으로 오버플로우되어 경화된 레진을 제거하는 사이드커팅단계;
상기 레진이 노출되도록 상기 웨이퍼의 제1 면의 반대면인 제2 면을 연삭하는 연삭단계; 및
상기 단위 반도체칩을 분할하는 분할단계;를 포함하고,
상기 경화단계에서 상기 탑지그의 상부면에는 상기 레진으로 가해지는 압력을 측정하는 센서가 구비되고,
상기 센서는 상기 탑지그의 중심부를 기준으로 서로 동일한 간격으로 이격되어 구비되는 제1 내지 제4 센서를 포함하고,
상기 제1 내지 제4 센서에서 측정된 레진의 압력은 제어부로 전달되며,
상기 제어부는 상기 측정된 레진의 압력과 미리 입력된 기준값과 비교하여 상기 탑지그에서 상기 레진으로 가해지는 압력을 제어하고,
상기 웨이퍼장착단계에서 상기 바텀지그는 상부면이 개구되는 박스형으로 구비되고, 상기 바텀지그는 원통형의 제1 바디부와 상기 제1 바디부와 상보적으로 분리 및 결합이 가능하도록 구비되는 제2 바디부로 이루어지는 반도체칩의 제조방법.







A method of manufacturing a semiconductor chip by cutting a wafer having a plurality of unit semiconductor chips patterned on a first surface thereof,
A wafer mounting step of mounting the wafer in the bottom jig such that a first side of the wafer is positioned at an upper side;
A prealigning step of aligning the position of the wafer mounted in the bottom jig;
A resin discharging step of discharging resin on at least a part of the first surface;
Applying the resin on the first surface of the wafer by pressing the resin on top of the first surface using a topping paper;
A curing step of curing the resin coated on the first side;
A side cutting step of removing the hardened resin by overflowing the notched portion and the flat portion of the wafer;
A grinding step of grinding a second face opposite to the first face of the wafer so that the resin is exposed; And
And a dividing step of dividing the unit semiconductor chip,
In the curing step, a sensor for measuring a pressure applied to the resin is provided on an upper surface of the bedding,
The sensor includes first to fourth sensors spaced apart from each other by a predetermined distance from a central portion of the top sheet,
The pressure of the resin measured by the first to fourth sensors is transmitted to the controller,
Wherein the controller controls a pressure applied to the resin in the top jig by comparing the pressure of the measured resin with a previously input reference value,
In the wafer mounting step, the bottom jig is provided in a box shape having an open top surface. The bottom jig includes a cylindrical first body part and a second body provided to be capable of separating and coupling with the first body part, Wherein the semiconductor chip is a semiconductor chip.







KR1020170020477A 2017-02-15 2017-02-15 Method of fabricating semiconductor chip KR101739055B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170020477A KR101739055B1 (en) 2017-02-15 2017-02-15 Method of fabricating semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170020477A KR101739055B1 (en) 2017-02-15 2017-02-15 Method of fabricating semiconductor chip

Publications (1)

Publication Number Publication Date
KR101739055B1 true KR101739055B1 (en) 2017-06-08

Family

ID=59220846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170020477A KR101739055B1 (en) 2017-02-15 2017-02-15 Method of fabricating semiconductor chip

Country Status (1)

Country Link
KR (1) KR101739055B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101758619B1 (en) 2017-05-08 2017-07-18 박종성 Method for controlling semiconductor fabrication equipment using control system for cloud enviroment
KR101758620B1 (en) 2017-05-08 2017-07-18 박종성 Method for controlling semiconductor fabrication equipment using control system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087852A (en) * 2002-08-27 2004-03-18 Matsushita Electric Works Ltd Semiconductor device and its manufacturing method
JP2004200577A (en) * 2002-12-20 2004-07-15 Fuji Photo Film Co Ltd Method for forming microstructure
JP2009224659A (en) 2008-03-18 2009-10-01 Disco Abrasive Syst Ltd Method of dividing work
JP2009260219A (en) * 2008-03-24 2009-11-05 Hitachi Chem Co Ltd Method of dicing semiconductor wafer, and method of manufacturing semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087852A (en) * 2002-08-27 2004-03-18 Matsushita Electric Works Ltd Semiconductor device and its manufacturing method
JP2004200577A (en) * 2002-12-20 2004-07-15 Fuji Photo Film Co Ltd Method for forming microstructure
JP2009224659A (en) 2008-03-18 2009-10-01 Disco Abrasive Syst Ltd Method of dividing work
JP2009260219A (en) * 2008-03-24 2009-11-05 Hitachi Chem Co Ltd Method of dicing semiconductor wafer, and method of manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101758619B1 (en) 2017-05-08 2017-07-18 박종성 Method for controlling semiconductor fabrication equipment using control system for cloud enviroment
KR101758620B1 (en) 2017-05-08 2017-07-18 박종성 Method for controlling semiconductor fabrication equipment using control system

Similar Documents

Publication Publication Date Title
US7192805B2 (en) Semiconductor device and method of manufacturing the same
US8104342B2 (en) Process condition measuring device
US20070010122A1 (en) Miniaturized lens assembly and method for making the same
KR101739055B1 (en) Method of fabricating semiconductor chip
EP2650705B1 (en) Lens plate for wafer-level camera and method of manufacturing same
US8877523B2 (en) Recovery method for poor yield at integrated circuit die panelization
US8247897B2 (en) Blank including a composite panel with semiconductor chips and plastic package molding compound and method and mold for producing the same
DE102008016324A1 (en) Semiconductor device package with a chip-receiving through hole and double-sided build-up layers on both surfaces sides for WLP and a method to do so
KR101617316B1 (en) A method for bonding / de-bonding of device wafer and carrier wafer and apparatus for bonding/de-bonding
US8643177B2 (en) Wafers including patterned back side layers thereon
US9272494B2 (en) Sticking apparatus and sticking method
CN111542910A (en) Stress compensation and release in bonded wafers
US10866345B2 (en) Laminated lens structure, camera module, and method for manufacturing laminated lens structure
US20220171281A1 (en) Method for via formation by micro-imprinting
US20180065281A1 (en) Method of manufacturing a cover member suitable for a fingerprint sensor
TWI440130B (en) Integrated circuit structure and forming methods thereof
US9021983B2 (en) Stage apparatus and process apparatus
US20190189860A1 (en) Electronic circuit package cover
KR101407565B1 (en) Manufacturing method of semiconductor device and semiconductor device
US11799053B2 (en) Method of manufacturing light-emitting device
US20080265462A1 (en) Panel/wafer molding apparatus and method of the same
US7038218B2 (en) Inspection by a transmission electron microscope of a sample
US10418249B2 (en) Method and apparatus for using universal cavity wafer in wafer level packaging
US10815121B2 (en) Composite wafers
US20240096855A1 (en) Wafer-level manufacture of optical packages

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant