KR101736722B1 - Printing semiconductor elements by shear-assisted elastomeric stamp transfer - Google Patents

Printing semiconductor elements by shear-assisted elastomeric stamp transfer Download PDF

Info

Publication number
KR101736722B1
KR101736722B1 KR1020117014025A KR20117014025A KR101736722B1 KR 101736722 B1 KR101736722 B1 KR 101736722B1 KR 1020117014025 A KR1020117014025 A KR 1020117014025A KR 20117014025 A KR20117014025 A KR 20117014025A KR 101736722 B1 KR101736722 B1 KR 101736722B1
Authority
KR
South Korea
Prior art keywords
stamp
printing
method
semiconductor device
susinmyeon
Prior art date
Application number
KR1020117014025A
Other languages
Korean (ko)
Other versions
KR20110118616A (en
Inventor
에띠앙 메날드
Original Assignee
셈프리어스 아이엔씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US11613608P priority Critical
Priority to US61/116,136 priority
Application filed by 셈프리어스 아이엔씨. filed Critical 셈프리어스 아이엔씨.
Priority to PCT/US2009/065078 priority patent/WO2010059781A1/en
Publication of KR20110118616A publication Critical patent/KR20110118616A/en
Application granted granted Critical
Publication of KR101736722B1 publication Critical patent/KR101736722B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67092Apparatus for mechanical treatment
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/753Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301Bonding head
    • H01L2224/75302Shape
    • H01L2224/75303Shape of the pressing surface
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/753Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301Bonding head
    • H01L2224/75302Shape
    • H01L2224/75303Shape of the pressing surface
    • H01L2224/75305Shape of the pressing surface comprising protrusions
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/753Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301Bonding head
    • H01L2224/75314Auxiliary members on the pressing surface
    • H01L2224/75315Elastomer inlay
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01011Sodium [Na]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01032Germanium [Ge]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01075Rhenium [Re]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10329Gallium arsenide [GaAs]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10336Aluminium gallium arsenide [AlGaAs]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10349Aluminium gallium indium phosphide [AlGaInP]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788Glasses, e.g. amorphous oxides, nitrides or fluorides

Abstract

수신 기판에 반도체 소자의 전사 프린팅을 위한 방법 및 장치를 제공한다. The receiving substrate to provide a method and an apparatus for transfer printing of a semiconductor device. 일 측면에서, 프린팅은 반도체 소자에서 잉크로 칠해진 탄성 중합체 스탬프와 수신 기판 사이에 등각 접촉으로 이루어지고, 스탬프 제거 동안, 전단 오프셋이 스탬프와 수신 기판 사이에 적용된다. In one aspect, the printing is applied between during made of a conformal contact between the receiving and the elastomer stamp painted with ink on the semiconductor device substrate, removing a stamp, the stamp offset front end and the receiving substrate. 전단-오프셋 프린팅 처리는 좋은 배치 정밀도와 함께 높은 프린팅 전사 이득을 획득한다. Shear-offset printing process to obtain a high gain transfer printing with good placement accuracy. 스탬프-백킹 압력 적용 및 수직 변위를 다양하게 하는 시간을 포함하는, 전사 프린팅 동안 처리 파라미터 선택은 수반하는 전사 프린팅 개선으로 충분히 일정한 박리(delamination) 비율을 생기게 한다. A stamp-backing pressure applied and, a transfer printing process parameters selected for including the time to vary the vertical displacement will cause a certain separation (delamination) ratio sufficient to improve transfer printing that involves.

Description

전단-보조 탄성 스탬프 전사에 의한 프린팅 반도체 소자{PRINTING SEMICONDUCTOR ELEMENTS BY SHEAR-ASSISTED ELASTOMERIC STAMP TRANSFER} Print - print the semiconductor device of the auxiliary elastic stamp transfer {PRINTING SEMICONDUCTOR ELEMENTS BY SHEAR-ASSISTED ELASTOMERIC STAMP TRANSFER}

본 출원은 2008년 11월 19일에 출원된 미국 가 출원 제 61/116,136호의 이점을 청구하며, 여기에 상반되지 않는 범위에 참조하여 명확히 구체화된다. This application is the US, filed on November 19, 2008, filed the claim for benefits arc 61 / 116,136, it is clearly embodied by reference to the extent not contrary to it.

본 발명은, 적어도 일부분, 미국 국립과학재단 보조금 IIP-0712017에 의해 수여된 미국 정부 지원으로 만들어졌다. The present invention was made at least in part, the US National Science Foundation grants awarded by the US government supported the IIP-0712017. 이 발명에서 미국 정부는 일정한 권리를 갖는다. In this invention, the United States Government has certain rights.

반도체 칩 또는 다이(die) 자동화 조립장비(automated assembly equipment)는 일반적으로 진공 그리퍼(vacuum gripper) 또는 픽 앤 플레이스(pick-and-place) 기구로서 종종 언급된 진공에서 동작되는 배치 헤드(placement head)의 사용에 의존한다. A semiconductor chip or die (die) automated assembly equipment (automated assembly equipment) is usually vacuum gripper (vacuum gripper) or pick-and-place (pick-and-place) head (placement head) placed, often operate in a reference vacuum as a mechanism the dependence of the use. 간단한 실시예에서, 이들 배치 헤드는 일반적으로 물리적인 접착을 이루기 위한 다이에 날인하는 드릴된 노즐면을 가지는 오픈 엔드 실린더(open ended cylinder)로 구성된다. In a simple embodiment, these heads are disposed generally consists of open-ended cylinder (open ended cylinder) having a drill nozzle face for printing in a die for making a physical bonding. 극박(ultra thin), 무른(fragile) 또는 아주 작은 반도체 칩 또는 다이는 종래의 진공 그리퍼에 의해 경제적으로 처리될 수 없다. Very thin (ultra thin), brittle (fragile) or a very small semiconductor chip or die can not be economically processed by conventional vacuum gripper. 그 결과, 자기조립(self-assembly) 또는 건조 전사 프린팅(dry transfer printing) 기술과 같은 대체 방안이 연구되고 있다. As a result, the alternative solutions, such as self-assembly (self-assembly) or dry transfer printing (dry transfer printing) technique have been studied.

전사 프린팅은, 유리, 플라스틱, 메탈 또는 다른 반도체를 포함하는 가상의 어느 기판 물질에 대량 병렬 조립(massively parallel assembly)을 가능하게 한다(예를 들면, 2005.6.2.자 제출된 US Pat. App. No. 11/145.574 METHODS AND DEVICES FOR FABRICATING AND ASSEMBLING PRINTABLE SEMICONDUCTOR ELEMENTS 참조). The transfer printing, glass, plastic, allows for massively parallel assembly (massively parallel assembly) to any substrate material including a metal or other virtual circuit (e.g., 2005.6.2 character submitted US Pat. App. No. 11 / 145.574 METHODS AND DEVICES FOR FABRICATING AND ASSEMBLING SEMICONDUCTOR ELEMENTS reference PRINTABLE). 이 반도체 전사 프린팅 기술은 소스 웨이퍼로부터 장치를 선택적으로 픽업(pick-up)하기 위하여 미세구조 탄성 스탬프(microstructured elastomeric stamp)의 사용에 의존하고, 그 다음 타겟 기판상에서 이들 장치를 프린트한다. A semiconductor transfer printing techniques rely on the use of the microstructure of an elastic stamp (microstructured elastomeric stamp) in order to selectively pick-up (pick-up) the equipment from the source wafer, and then prints out the devices on the target substrate.

픽 앤 플레이스 기구가 흡입력(suction force)에 의존하는 반면, 건조 전사 프린팅 기구는 반도체 장치의 픽업 및 릴리즈를 제어하기 위해 면 접착력(surface adhesion force)에 의존한다. Pick-and-dried transfer printing mechanism while the place mechanism is dependent on the suction force (suction force) is dependent on the adhesive force (adhesion force surface) side for controlling the pickup and release of a semiconductor device. 건조 전사 프린팅을 용이하게 하기 위하여, 반도체 소자와 탄성 스탬프 사이의 접착력을 제어하는 방법이 요구된다. In order to facilitate the dry transfer printing, a method of controlling the adhesion between the semiconductor element and the elastic stamp is required. 이러한 방법 중 하나가 2006.6.9.자 제출된 US Pat. One such method is the 9/6/2006 party to submit a US Pat. App. App. No. No. 11/423,192 "PATTERN TRANSFER PRINTING BY KINETIC CONTROL OF ADHESION TO AN ELASTOMERIC STAMP"에 기술된다. 11 / 423,192 is described in "PATTERN TRANSFER PRINTING BY KINETIC CONTROL OF ADHESION TO AN ELASTOMERIC STAMP". 그 방법에서, 탄성 전사 스탬프의 박리 비율을 조정함으로써 탄성 스탬프 접착력이 제어된다. In that way, the elastic stamp adhesive strength is controlled by adjusting the separation rate of the elastic transfer stamp. 분리 또는 박리 비율의 제어는 소스 웨이퍼로부터 반도체 소자를 픽업하기 위해 필요한 스탬프 접착력을 증가시키는 수단을 제공한다. Control of the separation or peeling ratio provides a means of increasing the adhesion stamp necessary to pick up the semiconductor element from the source wafer. 그러나, 이 기술에 대해 스탬프로부터 수신기판에 반도체 소자를 전사하는 것과 관련하여 문제점이 있다. However, there is a problem with respect to transfer of the semiconductor element to the receiving substrate from the stamp for this technology. 첫째, 느린 스탬프 박리 비율(< 1 ㎜/s)이 가리지 않은 타겟 기판(bare target substrate) 또는 저 점착성 면 접착물로 칠해진 기판상에 반도체 소자를 전사하도록 종종 요구된다. First, it is often required to transfer the stamps slow peel rate (<1 ㎜ / s) is not covering the target substrate (bare target substrate) or a low tack side semiconductor element on a substrate painted with an adhesive that is water. 이것은 처리 시간을 증가시키고, 전사 프린팅의 높은-처리량을 수행하는 능력에 나쁜 영향을 준다. This increases the processing time and, high in transfer printing - gives a bad influence on the ability to perform throughput. 둘째, 일반적으로 높은 배치 정확도로 건조 전사 프린팅 반도체 소자를 위해 최적화된 스탬프는 딱딱한 백킹 레이어를 사용한다. Second, the general optimized for dry transfer printing, a semiconductor device with high placement accuracy stamp uses a rigid backing layer. 프린팅 또는 전사 단계 동안, 딱딱한 백킹 레이어가 굽힘력(bending force)을 받을 때 이들 스탬프의 박리 비율은 불안정할 수 있고 제어하는데 어려움이 있다. During the printing or transfer step, the release rate of these stamp when a hard backing layer, to receive the bending force (bending force) is difficult to be unstable and control. 셋째, 극도로 매끄럽거나 저 점착성면이 아닌 면에서 프린팅 이득은 매우 낮을 수 있다. Thirdly, Europe is extremely smooth, or printing a gain in terms of non-tacky surface that can be very low.

따라서, 높은 이득 및 배치 정확도록 반도체 소자를 프린팅하는 전사를 위한 향상된 방법, 큰 사이즈의 탄성 스탬프로 확장하는 방법, 시스템 및 공정이 필요하다. Thus, there is a need for an improved method for transfer printing to the semiconductor element so as to correct a high gain and arrangement, the method for expansion of an elastic stamp of large size, the system and process.

전단 오프셋(shear offset)에 의한 반도체 및 반도체 소자의 건조 전사 프린팅을 위한 방법 및 시스템을 제공한다. It provides a method and system for dry transfer printing of a semiconductor and a semiconductor device according to the offset shear (shear offset). 전단 오프셋 프린팅 시스템은 전단 오프셋이 적용되지 않은 종래의 기술과 비교하여, 프린팅 이득 또는 정밀도의 손실없이 전사 프린팅 동안 이루어지는 높은 박리 비율을 가능하게 한다. Print offset printing system enabling high-rate peeling made compared with the conventional technology, printing or gain during the transfer printing without loss of precision Print offset has not been applied. 따라서, 여기에 제안된 방법 및 시스템은 더 빠르고 보다 신뢰성 있는 전사 프린팅을 제공하고, 그것에 의해 처리 시간의 감소 및 프린팅 효율을 증가시킨다. Thus, the method and system proposed here provides a transfer printing in faster and more reliable, and increasing the printing efficiency and the reduction of the processing time by it.

박리 처리 동안 전단 오프셋의 증가는 전사 이득을 증가시킨다. Increase in shear offset for release treatment increases the gain transfer. 전단 오프셋은 반도체 소자를 전사하기 위해 사용된 전사 스탬프에서 기계적 변형을 일으키고, 그것에 의해 반도체 소자로부터 전사 스탬프 면의 박리를 일으키도록 요구된 에너지를 낮춘다. Print offset lowers the required energy causes mechanical deformation in the transfer stamp is used to transfer a semiconductor element, thereby to cause peeling of the stamp transfer surface from the semiconductor device. 좋은 전사 이득(예를 들면, 95% 이상의 전사)을 위한 중요한 다른 파라미터는 일정한 박리 비율이다. Other important parameters for good transfer gain (e. G., More than 95% transfer) is a constant peel rate. 여기에 제공된 것은, 최소의 편차로 일정한 박리 비율을 확보하기 위한 다수의 파라미터를 최적화하는 기술이다. It is provided here, it is a technique for optimizing a plurality of parameters to provide a suitable separation ratio to the minimum deviation. 예를 들어, 스탬프는 변형가능한 레이어, 변형가능한 레이어의 전사면에 릴리프 특징의 기학적인 형태 및 패턴, 영률(Young's modulus), 변형가능한 레이어에 접속된 리지 백킹 레이어(rigid backing layer)의 상대적인 두께의 하나 또는 그 이상의 조합을 최적화함으로써 적절한 박리 비율을 제공하기 위해 설계된다. For example, the stamp is the relative thickness of the deformable layer, deformation Pneumatics form of relief features on the transfer surface of the available layer and pattern, and the Young's modulus (Young's modulus), a modified ridge backing layer (rigid backing layer) connected to the available layers by optimizing one or more of the combination it is designed to provide adequate separation ratio. 박리 비율에 영향을 주는 다른 파라미터는, 제한적이진 않지만, 수신 기판으로부터 스탬프가 제거되는 비율뿐만 아니라 등각 접촉을 확립하기 위해 사용된 힘(예를 들면, 압력)을 포함한다. Other parameters affecting the separation ratio is not limited binary, as well as the rate at which the stamp is removed from the substrate receiving the force used to establish the conformal contact include (e. G., Pressure). 일 측면에서, 이들 파라미터의 각각은 프린팅 단계의 코스에 걸쳐 박리 비율의 편차를 최소화하기 위해 박리 사이클의 코스에 걸쳐 변화한다. In one aspect, each of these parameters will change over the course of the separation cycle in order to minimize the variation of the release rate over the course of the printing step.

일 측면에서, 본 발명은, 예를 들면 전사면을 가지는 탄성 스탬프를 제공함으로써 전사 가능한 반도체 소자를 프린팅하는 방법이다. In one aspect, the present invention is a method for printing a transferable semiconductor device by providing a stamp having a resilient, for example, the transfer surface. 반도체 소자는 전사면에 의해 지지된다. A semiconductor element is supported by the transfer surface. 제어 및 프린팅 이득을 더 증가시키기 위해, 반도체 소자를 지지하는 전사면은 반도체 소자를 적어도 부분적으로 접촉하는 릴리프 특징의 3차원 패턴을 가질 수 있다. To further increase the control gain and printing, the transfer surface that supports the semiconductor element may have a three-dimensional pattern of relief features contacting the semiconductor element, at least in part. 반도체 소자에 "잉크로 칠해진" 스탬프가 수신면과 등각 접촉하게 되면, 반도체 소자의 적어도 일부분이 수신면과 접촉한다. When the semiconductor element to the "painted with ink" and stamped contact susinmyeon conformal, and at least a portion of the semiconductor element into contact with susinmyeon. 수신면은 접착 레이어로 적어도 일부에 임의로 도포된다. Susinmyeon is applied optionally to at least a portion with an adhesive layer. 대신에, 수신면은 접착물로 덮히지는 않는다. Instead, susinmyeon is not being covered with adhesive. 대신에, 수신면은 접착 레진의 패턴으로 패턴된다. Instead, susinmyeon is patterned with a pattern of adhesive resin. 탄성 스탬프는 수신면에 대하여 수평 거리를 오프셋하고, 그것에 의해 릴리프 특징의 패턴의 적어도 일부에 기계적 변형을 발생하며, 여기서 오프셋은 전사면 또는 수신면으로부터 반도체 소자를 분리하지는 않는다. Elastic stamp is offset a horizontal distance with respect to susinmyeon, and generates a mechanical deformation to at least a portion of the relief pattern characterized by it, in which offset does not separate the semiconductor elements from the transfer surface or susinmyeon. 수신면과 전사면 사이에 오프셋이 있으면, 오프셋을 구동하는 영역은 중요하지 않다(예를 들면, 스탬프 및 수신면의 하나 또는 둘 다 오프셋될 수도 있다). If the offset between the transfer surface and susinmyeon sphere for driving the offset is not critical (e.g., it may be offset to one or both of the seals, susinmyeon). "수평 오프셋(Horizontal offset)"은 잉크로 칠해진 접촉면과 수신면 사이의 접촉에 의해 정의된 평면(plane) 또는 면(surface)에 사실상 나란하게 하는 오프셋에 관계된다. "Horizontal offset (offset Horizontal)" is related to the offset that is virtually parallel to a plane (plane) or the plane (surface) defined by the contact between the contact surface and the painted with ink susinmyeon. 스탬프는 수신면으로부터 분리되고, 그것에 의해 수신면에 반도체 소자를 프린팅한다. Stamp is separated from the susinmyeon, and printing on a semiconductor element susinmyeon by it.

일 측면에서, 등각 접촉 단계는, 적어도 일부에서, 탄성 스탬프의 상면에 공기력을 적용함으로써 확립된다. In one aspect, conformal contact stage, is established by applying, aerodynamic forces on the top surface of the elastic stamp at least in part. 예를 들면, 스탬프는 수신면에 매우 근접하게(예를 들면, 약 100㎛ 이하) 될 수도 있고, 공기력이 등각 접촉을 확립하기 위해 적용된다. For example, the stamp is very close to the susinmyeon may be (e.g., up to about 100㎛), the aerodynamic forces are applied to establish the conformal contact. 실시예에서 스탬프는 리지 백킹 레이어를 가지는 복합 스탬프이고, 스탬프의 상면은 상면(예를 들면, 노출된 면 또는 전사면에 마주하는 면)에 해당한다. Embodiment a composite stamp from a stamp having a backing layer, for example, the ridge, the top surface of the stamp is the top surface corresponds to (for example, a surface facing the exposed surface or transfer surface). "상(top)" 면은 시스템의 기학학적 구성에 따라, 면을 구분하기 위해 사용된 상대어로 이해되고, 사실 상면은 아래로 향하는 위치에 놓일 수도 있다. "Phase (top)" side may be placed in a position facing and understood by sangdaeeo, top surface down to the fact that used to distinguish, if according to the geometric configuration of the system.

최종 결과가 수신면에 대해 전사면의 이동이 있다면, 오프셋팅(offsetting)은 종래에 알려진 어떠한 의미일 수 있다. If the end result is the movement of the transfer surface for susinmyeon, offsetting (offsetting) it may be any means known in the art. 일 실시예에서, 오프셋팅은 탄성 스탬프에 면내 변위(in plane displacement)의 적용에 의한다. In one embodiment, the off-set is by application of in-plane displacement (in plane displacement) to elastic stamp. 일 실시예에서, 면내 변위는, 5㎛ 이상이고 100㎛ 이하인 수신면에 대한 스탬프 상면의 수평 변위에 의해 획득될 수 있다. In one embodiment, the in-plane displacement is more than 5㎛ and may be obtained by the horizontal displacement of the upper surface of the stamp 100㎛ susinmyeon or less.

일 측면에서, 분리 단계는 스탬프 상면에 적용된 공기력을 감소하는 단게를 포함한다. In one aspect, the separation step comprises a Tange to reduce aerodynamic forces applied to the upper surface of a stamp. 대안적으로, 분리 단계는 수신면으로부터 수직 방향으로 스탬프를 물리적으로 이동하는 단계를 포함한다. Alternatively, the separation step comprises moving the stamp in the vertical direction from the susinmyeon physically. 일 측면에서, 분리 단계는, 동시에 또는 순차적 방식으로, 공기력을 감소하는 단계와 수직방향으로 이동을 모두 포함한다. In one aspect, the separation step comprises moving both the phase and the vertical direction to reduce, by aerodynamic forces, and at the same time or sequential manner.

일 실시예에서, 여기에 나타낸 어떠한 처리 또는 장치에 사용된 어떠한 스탬프는 복합 스탬프일 수 있다. In one embodiment, any stamp used for any process or device shown herein may be a composite stamp. 일 측면에서, 탄성 스탬프는 전사면과 저면(bottom surface)을 가지는 리지 백킹 레이어와 마주하는 상면과 함께 탄성 레이어를 포함하며, 저면은 탄성 레이어 상면에 인접하여 위치된다. In one aspect, the elastic stamp comprises an elastic layer with a top surface facing the ridge and a backing layer having a transfer surface and the bottom surface (bottom surface), the bottom surface is positioned adjacent the upper surface of the elastic layer. 리지 백킹 레이어를 가지는 이러한 탄성 스탬프는 전사면과 잉크로 칠해진 반도체 소자 및/또는 수신 기판면 사이의 인터페이스에 적용된 압력 및 이동(예를 들면, 수직 및/또는 수평)을 전사하기 위해 유리하다. Such an elastic stamp having a ridge backing layer is advantageous in order to transfer the pressure and movement applied to the interface between the surface transfer surface and the semiconductor element and / or receiving substrate painted with ink (e.g., vertical and / or horizontal). 예를 들면, 강성 백킹에 적용된 공기력은 능동적인 프린팅 영역에 균일하게 전달될 수 있다. For example, the aerodynamic forces applied to the rigid backing may be uniformly transmitted to the active print zone. 다른 양상에서, 탄성 스탬프도 리지 백킹 레이어에 동작 가능하게 접속된 강화(reinforcement) 레이어를 가지며, 강화 레이어는 전사면에 릴리프 특징의 적어도 일부에 수직으로 일치하는 개구(opening)를 갖는다. In another aspect, the elastic stamp also has an enhanced operatively connected to the backing layer (reinforcement) layer ridges, enhancement layer has an opening (opening) that match in the vertical to at least some of the relief features on the transfer surface.

일 측면에서, 여기에 제공된 어떠한 방법은 건조 전사 프린팅 기구에 탄성 스탬프를 장착하는 단계를 더 포함한다. In one aspect, any method provided herein further comprises the step of mounting an elastic stamp to a dry transfer printing mechanism. 오프셋 단계는 건조 전사 프린팅 기구에 면내 변위를 적용함으로써 선택적으로 이루어지고, 그것에 의해 릴리프 특징의 적어도 일부에서 기계적 변위를 발생한다. Offset step is optionally performed by applying the in-plane displacement on the dry transfer printing mechanism, and generates a mechanical displacement in at least some of the relief features by it. "면내 변위"는 박리를 일으키는 인터페이스에 사실상 평행한 방향인 오프셋에 관련한다. "In-plane displacement" is related to the fact the parallel offset to the interface to cause separation. 이 측면에서, "사실상 평행한(substantially parallel)"은 인터페이스에 의해 정의된 면 또는 평면의 2°이내인 방향에 관련된다. In this respect, "substantially parallel (substantially parallel)" it is related to the direction within 2 ° of the plane or the plane defined by the interface.

발명의 일 실시예에서, 등각 접촉은 리지 백킹 레이어인 상면과 같은, 장착된 스탬프의 상면에 압력을 적용함으로써, 적어도 일부에서 확립된다. In one embodiment of the invention, a conformal contact is by applying pressure on the upper surface of the mounted stamp, such as the top surface of the ridge the backing layer, at least in part established.

수신면에 대해 수직 방향으로 탄성 스탬프에 장착된 전사 프린팅 기구를 이동하는 것 같이, 스탬프가 수직 방향으로 면 중 하나를 이동시킴으로써 수신면으로부터 분리된다는 측면에서, 어떤 하나 또는 그 이상의 파라미터는 박리 사이클 동안 변화될 수 있다. As to move in the vertical direction with respect to the susinmyeon a transfer printing apparatus mounted to the acoustic stamp, on the side that the stamp is separated from the susinmyeon by moving one of the faces in the vertical direction, any one or more of the parameters to be changed during the separation cycle, can. 예를 들어, 스탬프에 적용된 압력은 수신면으로부터 스탬프를 분리하는 수직방향 이동 동안 변화될 수 있다. For example, the pressure applied to the stamp can be varied for vertical movement to separate the stamp from susinmyeon. 일 실시예에서, 압력은, 4kPa와 10kPa 사이의 최대값 및 0kPa와 2kPa 사이의 최소값과 같이, 최대값으로부터 최소값으로 감소될 수 있다. In one embodiment, the pressure is, as a minimum value between the maximum value and the 4kPa 0kPa and 2kPa between 10kPa, can be reduced to the minimum value from the maximum value. 일 측면에서, 압력은 압력 감소 비율 및 수직방향 이동 비율은 사실상 일정한 수신 기판으로부터(또는 수신면에 의해 지지된 반도체 소자로부터) 스탬프 포스트의 박리 비율을 제공하기 위해 선택된다. In one aspect, the pressure is selected to provide a release rate of the post stamp (from the semiconductor device carried by the or susinmyeon) pressure reduction ratio and the vertical moving rate is virtually constant from the receiving substrate.

일 실시예에서, 릴리프 특징은 복수의 포스트를 포함한다. In one embodiment, the relief feature comprises a plurality of posts. 포스트는 도너면(donor surface)으로부터 반도체 소자 리프트 오프(lift-off) 및/또는 스탬프로부터 수신면에 반도체 소자 전사(transfer)를 가능하게 하는 것을 도울 수 있다. Post can help to enable the donor side semiconductor device transfer (transfer) from the semiconductor device to susinmyeon lift-off (lift-off) and / or stamped from a (donor surface). 이 실시예의 일 측면에서, 복수의 포스트는 1% 이상이고 25% 이하인 범위로부터 선택된 전사면 상에 접촉 영역 부분(contacting area fraction)을 갖는다. In one aspect the present embodiment, has a plurality of posts is not less than 1% of the contact area section (contacting area fraction) on the transfer surface is selected from a range greater than 25%. "접촉 영역 부분(contacting area fraction)"은 프린트 가능한 면 영역에 걸쳐 포스트에 의해 면 영역 범위의 퍼센트에 관련된다. "Contact area section (contacting area fraction)" it is related to the percent of the surface area range by the post over the printable surface area. 릴리프 특징이 복수의 집단을 폼한다는 측면에서, 릴리프 특징은 포스트 사이에 산재된 복수의 고정 특징(stabilization feature)을 포함하고, 고정 특징은 포스트의 접촉 영역보다 작은 접촉 영역을 갖는다. In terms of the relief features that form a plurality of groups, and the relief feature comprises a plurality of fixed feature (stabilization feature) interspersed between the post and the fixing characteristic has a smaller contact area than the contact area of ​​the post.

일 측면에서, 여기에 제공된 어떠한 방법은, 제한적이진 않지만, 전사 프린팅 이득을 포함하는 기능 파라미터에 관하여 기술된다. In one aspect, where no method is described in terms of functional parameters, including binary, but limited, benefits provided to the transfer printing. 예를 들어, 처리는 접착제의 얇은 레이어로 코팅된 수신면에 대해 99.5% 이상의 이득을 제공할 수 있다. For example, the process may provide at least 99.5% gain for a susinmyeon coated with a thin layer of adhesive. 대안적으로, 이득은 1㎜/s/ 이상인 스탬프 박리 비율에 대해 99.5% 이상일 수 있다. Alternatively, the gain may be greater than or equal to 99.5% for the 1㎜ / s / or more stamp separation ratio.

임의의 실시예에서, 어떠한 방법은 수신면으로 스탬프를 광학적으로 정렬하고, 수신면으로부터 100㎛ 이내의 수직 분리 거리에 반도체 소자를 위치시키고 스탬프와 수신면 사이에 등각 접촉을 확립하기 위해 스탬프의 상면에 압력을 적용하는 것을 포함한다. In certain embodiments, any method is the pressure on the upper surface of the stamp to establish a conformal contact between the optical alignment with the stamp susinmyeon and position the semiconductor element on the vertical separation within a 100㎛ from susinmyeon and stamping and susinmyeon It comprises applying. 압력은 종래에 알려진 수단에 의해 적용될 수 있다. Pressure may be applied by means known in the art. 예를 들어, 리지 백킹 레이어에 대응하는 상면을 포함하는 스탬프 상면에 일정한 공기력의 적용에 의해 압력이 적용될 수 있다. For example, the ridge may be the pressure to be applied by the application of constant aerodynamic forces on the stamp the top surface including a top surface corresponding to the backing layer.

여기에 기술된 어떠한 방법은 단일 반도체 소자 또는 복수의 반도체 소자를 프린트하기 위해 사용될 수 있고, 릴리프 특징의 패턴은 단일 또는 복수의 반도체 소자를 지지한다. A any method described herein can be used to print a single semiconductor element or a plurality of semiconductor elements, the relief pattern is characterized in supporting a single or a plurality of semiconductor elements.

일 측면에서, 여기에 제공된 전사 방법은, 저 점착성(low-tack)면인 수신면에 반도체 소자를 프린팅하는 전사를 위한 것이다. In one aspect, transfer method provided herein is for the transfer of printing a semiconductor element on a low viscous (low-tack) - surface susinmyeon.

분리 단계는, 제한적이진 않지만, 스탬프 및/또는 수신면에 수직 오프셋(vertical offset)을 적용함으로써 수신면에 대해 스탬프를 제거하는 단계를 포함하는 종래에 알려진 어떠한 수단에 의해 수행된다. Separation step, but the binary-limiting is carried out by any means known in the art including the step of removing the stamp for susinmyeon by applying a vertical offset (vertical offset) to stamp and / or susinmyeon. 면을 지지하는 구조에 어떠한 오프셋을 적용하는 것 같이, 이 적용은 직접 또는 간접적일 수 있다. As to applying any offset on a structure for supporting surfaces, the application may be directly or indirectly. 유사하게, 오프셋 하는 단계는 스탬프에 면내 변위를 적용하거나, 수신면에 면내 변위를 적용하거나 둘 다에 면내 변위를 적용함으로써 임의로 제공된다. Similarly, the step of offset is provided optionally by applying an in-plane displacement in the in-plane displacement is applied to the stamp, or applying the in-plane displacement on susinmyeon or both.

공기력이 등각 접촉을 확립하기 위해 적어도 일부에 적용되고 스탬프가 수신면으로부터 수직으로 분리된다는 측면에서, 공기력 및 수직 분리 비율은 박리 사이클 동안 시간에 걸쳐 다양하게 될 수 있다. In terms of aerodynamic forces that are applied to at least a portion for establishing conformal contact is stamped is separated vertically from susinmyeon, aerodynamic forces and vertical separation rate can be varied over the time during the separation cycle. 예를 들어, 박리 사이클이, 제 1 시간 간격이 제 2 시간 간격 이전이고, 사실상 겹치지 않는 적어도 2개의 시간 간격으로 분리되는 실시예에서, 공기력은 수직 분리가 제 1 시간 간격에 걸쳐 일정하게 유지되는 동안 제 1 시간 간격에 걸쳐 다양하게 될 수 있다. For example, the separation cycle, the first and the time interval before the second time interval, in an embodiment which is in fact overlapping at least two separate time intervals that are, aerodynamic forces is that the vertical separation is maintained constant throughout the first time interval while there may be variously over the first time interval. 반면에,수직 분리가 제 2 시간 간격 동안 증가하는 반면 제 2 시간 간격 동안 공기력은 일정하게 유지될 수 있다. On the other hand, the vertical separation can be maintained constant during the aerodynamic forces are increased, whereas during the second time interval the second time interval. 이 실시예에서, 시간에 관한 압력 및 준리 거리의 선택은 박리 사이클에 걸쳐 일정한 박리 비율을 쉽게 도와주는 최적화 단계이고, 이러한 박리 비율은 제 1 및 제 2 시간 간격에 걸쳐 평균 박리 비율에서 5% 이하로 편향하는 사용자 지정 편향(user-specified deviation) 이하로 편향한다. In this embodiment, the pressure with respect to time and selection of junri distance is the optimization phase that easily help the uniform separation rates across the separation cycle, such peeling ratio was not more than 5% from the average separation rate over the first and second time interval the deflection to the user than specified deflection (user-specified deviation) for deflecting a.

본 발명의 다른 측면은 수신기판에 반도체의 건조 전사 프린팅을 위한 장치에 관한 것으로, 이러한 장치는 여기에 기술된 어떠한 전단 오프셋(shear-offset) 처리를 이행하는 것이 가능하다. To the other side of the receiving substrate of the present invention relates to an apparatus for dry transfer printing of a semiconductor, such an apparatus is that it is possible to perform the offset any shear (shear-offset) process described herein.

일 실시예에서, 장치는 내부 면(internal surface) 및 내부 면에 마주하여 위치된 외부 면(external surface)으로 변형 가능한 레이어와 복수의 릴리프 특징을 가지는 변형가능한 레이어의 외부 면을 가지는 강화 복합 스탬프를 지지한다. In one embodiment, the device is a reinforced composite stamp having an outer surface of the deformable layer has a deformable layer and a plurality of relief features in the internal surface (internal surface) and the outer surface (external surface) located opposite to the inner surface support. 강성 지지 레이어는 변형 가능한 레이어의 내부 면에 접속되고, 여기서 강정 지지 레이어는 저면과 저면에 마주하여 위치된 상면을 가지고, 저면은 변형 가능한 내부 면에 근접하여 위치된다. Rigid support layer is connected to the inner surface of the deformable layer, wherein the supporting layer has a top surface gangjeong positioned to face the bottom surface and the bottom surface, the bottom surface is positioned proximate the deformable interior surface. 강화 레이어(reinforcement layer)는 강성 지지 레이어에 동작 가능하게 접속되고, 강화 레이어는 변형 가능한 레이어의 외부 면의 릴리플 특징의 적어도 일부에 수직으로 일치하는 개구(opening)를 갖는다. Is operatively connected to reinforcement layer (reinforcement layer) is a rigid support layer, the reinforcing layer has an opening (opening) that match in the vertical in at least a part of the reel ripple characteristics of the outer surface of the deformable layer. 일 실시예에서, 복합 스탬프는 변형 가능한 레이어 외부 면에 마운팅 플렌지(mounting flange)를 동작 가능하게 접속한 수직부(vertical section)에 의해 지지된다. In one embodiment, the composite stamp is supported by a mounting flange vertical portion (vertical section) by the (mounting flange) operatively connected to an external surface deformable layer. 수신면을 가지는 전사 프린팅 기구 헤드는 마운팅 플랜지 상면을 접속한다. Transfer printing apparatus having a head susinmyeon connects the upper surface of the mounting flange. 액츄에이터(actuator)는 변형 가능한 레이어 내부 면과 수신면 사이에 수평 변위를 발생하는 마운팅 플랜지 또는 전사 프린팅 기구 헤드에 동작가능하게 접속된다. Actuator (actuator) is operatively connected to the mounting flange or head transfer printing mechanism for generating the horizontal displacement between the inner surface layer and possible variations susinmyeon. 따라서, 액츄에이터가 스탬프 또는 수신면을 제거하고, 그것에 의해 스탬프와 수신면 사이의 오프셋을 수행한다. Thus, the actuator is removed, the stamp or susinmyeon, performs the offset between the stamp and susinmyeon by it.

제어가능한 오프셋이 수행된다면, 어떠한 액츄에이터가 사용될 수 있다. If the controllable offset is performed, there is no actuator can be used. 변위 액츄에이터에 제한적이지는 않지만, 액츄에이터의 예는 모터, 스테퍼 모터(stepper motor), 마이크로포지셔너(micropositioner), 압력 발생기, 또는 압전 액츄에이터(piezoelectric actuator)를 포함한다. Not limited to the displacement actuator is not, the example of the actuator comprises a motor, a stepper motor (stepper motor), a micro positioner (micropositioner), a pressure generator, and a piezoelectric actuator (piezoelectric actuator). 오프셋 발생 액츄에이터의 다른 예는 직접 변위를 제어하지 않을 수 있고, 대신 압력 발생기, 온도 제어기 또는 전압 발생기와 같은 결국 오프셋을 일으키는 물리적인 파라미터에 영향을 준다. Another example of a generated offset actuator can not control the displacement directly, rather than give the eventually affect the physical parameters causing offset, such as a pressure generator, a temperature controller or a voltage generator.

복수의 릴리프 외부 면에 분배된 복수의 포스트를 임의로 포함한다. And a plurality of post-distributed to a plurality of outer surface relief as desired. 일 실시예에서, 복수의 고정 특징은 외부 면에 분배되고, 고정 특징의 높이는 포스트의 높이보다 낮다. In one embodiment, a plurality of fixed feature is distributed to the outer surface, it is lower than the height of the post height of the fixing characteristic. 고정 특징은 제 1 및 제 2 포퓰레이션을 포함하고, 각 포퓰레이션은 기하학 풋프린트(geometric footprint)를 가지고 제 1 포퓰레이션 기하학 풋프린트는 상기 제 2 포퓰레이션 기하학 풋프린트 보다 크다. Fixing the first and second features are popyul including illustration, each popyul illustration is geometric footprint illustration first popyul have the (geometric footprint) geometric footprint is larger than the second geometric illustration popyul footprint. "기하학 풋프린트"는 수신면을 향하는 효과적인 면 영역에 관련한다. "Geometric footprint" is related to the effective surface area facing the susinmyeon.

일 측면에서, 장치는 강성 지지 레이어의 상면에 포지티브 압력을 제어가능하게 적용하기 위한 복합 스탬프의 강성 지지 레이어에 동작가능하게 접속된다. In one aspect, the device is operatively connected to the rigid support layer of the composite stamp for applying controllably a positive pressure to the upper surface of the rigid support layer. 적용된 압력은 면 사이의 등각 접촉을 확립하는데 유용하다. Applied pressure is useful for establishing conformal contact between the face. 일 실시예에서, 상면에 압력은 강성 지지 레이어의 상면에 걸쳐 사실상 균일하다. In one embodiment, the pressure on the upper surface is substantially uniform over the upper surface of the rigid support layer. 일 실시예에서, 주어진 시간에서 압력이 사실상 일정하기는 하지만, 압력은 박리 사이클의 시간에서 시간에 대해 변화할 수 있다. In one embodiment, to a pressure substantially constant at a given time, but the pressure may change over time in the time of the peeling cycle.

어떠한 특정한 논리에 의해 결합되는 것 없이, 발명의 실시예에 관련하는 기본 원칙 또는 메카니즘의 신뢰 또는 이해의 검토가 여기에 있을 수 있다. Any particular without being engaged by the logic, of the basic principles or mechanisms relating to the embodiment of the invention trust or understanding of the review may be here. 어떠한 설명 또는 가설의 궁극적인 정확도에 관계없이, 발명의 실시예가 효과가 있고 유용하다는 것이 인지된다. Regardless of any explanation or hypothesis ultimate accuracy, it is recognized that embodiments of the invention is effective and useful.

본 발명에 따른, 전단 오프셋 프린팅 시스템은 전단 오프셋이 적용되지 않은 종래의 기술과 비교하여, 프린팅 이득 또는 정밀도의 손실 없이 전사 프린팅 동안 이루어지는 높은 박리 비율을 가능하게 한다. , Shear offset printing system according to the present invention enables a high separation ratio obtained by comparing with the conventional technology, printing or gain during the transfer printing without loss of precision Print offset has not been applied.

따라서, 제안된 본 발명의 방법 및 시스템은 더 빠르고 보다 신뢰성 있는 전사 프린팅을 제공하고, 그것에 의해 처리 시간의 감소 및 프린팅 효율을 증가시킨다. Thus, the method and system of the proposed invention provides a faster and more reliable transfer printing, which increases the efficiency of the printing and reduced processing time by it.

도 1은 전단 오프셋 프린팅의 일 실시예를 실시하기 위한 단계를 나타내는 단면도로서 공정 흐름도이다. 1 is a process flow diagram illustrates a sectional view illustrating a step for carrying out one embodiment of a front end offset printing. 도 1a는 전사 프린팅 스탬프의 배열, 도 1b는 스탬프 백킹에 공기력을 적용하여 전사 프린팅 스탬프를 적층하는 것이고, 도 1c는 주어진 X 및/또는 Y 위치에서 기구 헤드를 움직여 스탬프 포스트 상에 면내 전단을 적용하는 것이며, 도 1d는 Z 방향으로 기구 헤드를 위로 움직이고 동시에 스탬프 백킹 상에 적용된 공기력을 감소시켜 스탬프를 얇은 조각층으로 가르는 것을 나타낸다. Figure 1a is applied to the arrangement, Figure 1b is to laminate the transfer printing stamp by applying the aerodynamic forces on the stamp backing, in-plane shear on Figure 1c stamp post by moving the given X and / or mechanism head in the Y-position of the transfer printing stamp intended to, Fig. 1d illustrates that by reducing the aerodynamic forces applied to the mechanism to move the head to the top in the Z direction at the same time stamp separating the backing layer by a thin piece of the stamp.
도 2a는 전단 오프셋 프린팅을 위해 사용되어지는 복합 스탬프(composite stamp)의 3차원 개략도의 일예를 나타내는 도면이다. Figure 2a is a diagram illustrating an example of a three-dimensional schematic view of a composite stamp (stamp composite) that is used for offset printing shear.
도 2b는 전단 오프셋 프린팅과 함께 사용되어지는 다양한 스탬프 포스트의 개략적인 단면을 나타내는 도면이다. Figure 2b is a view showing a schematic cross section of a variety of post-stamp that is used with the front end offset printing.
도 3은 안티-새그(anti-sag) 및 고정 특징(stabilization feature)을 포함하는 탄성 스탬프의 전사면에 릴리프 특징을 위한 레이아웃의 일예를 나타내는 도면이다. Figure 3 is an anti-a view of an example of the layout for the relief features on the transfer surface of the elastic stamp comprising a sag (anti-sag) and the fixing characteristics (stabilization feature).
도 4a는 전사 프린팅 기구 헤드 장치에 부착된 보강된 복합 스탬프를 나타내는 개략적인 단면도이다. Figure 4a is a schematic cross-sectional view showing the reinforced composite stamp attached to the transfer printing mechanism head. 도 4a는 프린트 기구 헤드에 전단 오프셋을 위한 실시예를 나타내는 도면이고, 도 4b는 수신 기판에 전단 오프셋을 위한 실시예를 나타내는 도면이고, 도 4c는 전사 프린팅 기구의 일 실시예의 사진을 나타내는 도면이다. Figure 4a is a view showing an embodiment for the front end offset in the drawing, and the receiving substrate Figure 4b represents an embodiment for the front end offset in the print mechanism head, Figure 4c is a diagram showing one embodiment of a photograph of transfer printing mechanism .
도 5는 도 4a의 화살표에 나타낸 플랜지를 장착한 강화된 복합 스탬프에 적용된 전단 오프셋의 기능으로서 실리콘 칩렛 전사 프린팅 이득을 그림으로 표현한 도면이다. 5 is a diagram representing the silicon chipret transfer printing gain of the picture as a function of shear offset applied to the reinforced composite stamp equipped with a flange shown in the arrow of Figure 4a. 삽입물은 전사 프린트된 실리콘 칩렛의 3×2 서브-어레이의 고해상도 광학 이미지를 나타낸다. The insert 3 × 2 sub-transfer printed silicon chipret - shows a high resolution optical image of the array.
도 6a는 힘이 적용된 상태에서 기판으로부터 박리(delamination)를 하는 스탬프 포스트의 유한요소 시뮬레이션(finite element simulation)을 수행하기 위해 사용된 복합 스탬프 모델을 나타내는 개략도이다. Figure 6a is a schematic diagram showing a composite stamp model used to perform finite element simulation (finite element simulation) for stamping post where a peeling (delamination) from the substrate in a state force is applied.
도 6b는 도 5a에 나타낸 기판으로부터 박리하는 스탬프 포스트의 유한요소 시뮬레이션 결과를 나타내는 도면이다. Figure 6b is a view of a finite element simulation of a post stamp removed from the substrate as shown in Figure 5a. 스탬프 내부 메시(mesh) 요소의 수직 변위는 등고선 플롯(contour plot)을 이용하여 나타낸다. Vertical displacement of the stamp inside the mesh (mesh) element represents using the contour plot (contour plot).
도 7a는 스탬프 글래스 백킹 레이어에 적용된 전단 오프셋의 기능으로서 복합 스탬프 포스트를 박리하기 위해 필요한 계산된 최대 에너지에 일반화된 에너지의 결과로 인실리코(in silico)의 플롯이다. Figure 7a is a backing layer of a glass stamp offset shear features room Rico (in silico) as a result of energy common to the calculated maximum energy required to peel the compound as a post stamp applied to the plot.
도 7b는 스탬프 글래스 백킹 레이어에 적용된 전단 오프셋의 기능으로서 복합 스탬프 포스트의 박리 비율의 결과로 인실리코의 플롯이다. Figure 7b is a plot of room Rico as a result of the release rate of the composite post stamp as a function of shear applied to the stamp offset glass backing layer.
도 8a는 기판으로부터 박리하는 플랫(비구성된 프린팅 면) 스탬프의 유한요소 시뮬레이션을 수행하기 위해 사용된 복합 스탬프 모델의 개략도이다. Figure 8a is a schematic view of a composite stamp model used to perform finite element simulation of a flat (non-configured printing surface) stamp removed from the substrate.
도 8b는 기판으로부터 박리하는 도 7a의 복합 스탬프의 결과로 유한요소 시뮬레이션을 나타내는 도면이다. Figure 8b is a view of a finite element simulation, resulting in a composite stamp of Figure 7a of peeling from the substrate. 스탬프 내부 메시 요소의 수직 변위가 표시된다. The vertical displacement of the stamp inside the mesh elements are displayed. 도면 명료성을 향상하기 위해, 형상이 변형된 스탬프는 100이란 인자로 확대된다. In order to improve the drawing clarity, the stamp-like deformation is enlarged by 100 is the factor.
도 9a는 복합 스탬프 글래스 백킹에 적용된 공기력의 기능으로서 에지 길이가 박릭된 복합 스탬프의 결과로 유한요소 시뮬레이션을 나타내는 도면이다. Figure 9a is a view of a finite element simulation, resulting in a composite stamp the edge length a of the aerodynamic forces bakrik function applied to the glass backing composite stamp.
도 9b는 스탬프 외부 에지에 수직 변위의 기능으로서 에지-길이가 박리된 복합 스탬프의 결과로 유한요소 시뮬레이션을 나타내는 도면이다. Figure 9b is an edge as a function of the vertical displacement of the outer edge stamp - is a view showing a finite element simulation, resulting in a length of peeled composite stamp.
도 10a는 복합 스탬프의 정상화된 시간 유닛당 65㎜의 일정한 박리 비율을 수행하기 위해 시간에 걸쳐 압력 프로필의 모델 예보를 제공하는 도면이다. Figure 10a is a diagram that provides a forecast model of the pressure profile over the time for performing certain detachment ratio of the time unit per 65㎜ normalization of the composite stamp.
도 10b는 복합 스탬프의 일정한 박리 비율을 수행하기 위해 수직 동작 시간 코스(예를 들면, 스탬프 에지와 기판 사이의 수직 분리의 비율)의 모델 예보를 제공하는 도면이다. Figure 10b is a view to provide a forecast model of the vertical operating time course (e.g., the ratio of the vertical separation between the stamp edge and the substrate) in order to perform a constant peeling rate of the composite stamp.
도 10c는 최적화된 압력 및 수직 동작 프로필이 이행될 때, 시간(정상화된)의 기능으로서 박리된 에지 길이를 플로팅함으로써 복합 스탬프 박리 비율의 결과로 유한요소 시뮬레이션을 제공하는 도면이다. Figure 10c is a view for providing optimized pressure and the vertical motion when the profile is to be implemented, resulting in a composite time stamp separation ratio by plotting the peel edge length as a function of (normalized) FEM simulation.

"프린팅"은 제 1 면으로부터 제 2 면에, 반도체 소자와 같은, 특징을 전사하는 처리에 관련된다. "Printing" is on the second surface from the first surface, is associated with a process of transferring to, characteristics such as a semiconductor element. 일 측면에서, 제 1 면은 도너 면(donor surface)이고 제 2 면은 수신면이고, 전사는 전사면을 가지는 스탬프와 같이 중간면에 의해 개재된다. In one aspect, the first surface side is the donor (donor surface) and second surface susinmyeon, the transfer is sandwiched by the intermediate surface, such as a stamp having a transfer surface. 일 측면에서, 제 1 면은 하나 이상의 반도체 소자가 지지된 스탬프 상의 전사면이고, 스탬프는 타겟 기판상의 수신면에 소자를 방출하고, 그것에 의해 반도체 소자를 전사한다. In one aspect, the first surface is a transfer surface on the stamp, the at least one semiconductor element support, the stamp device will emit a susinmyeon on the target substrate, and transferring the semiconductor element thereby. 일 측면에서, 프린팅은 프린트 가능한 반도체의 건조 전사 프린팅이고, 고체 대상(solid object) 및 스탬프 면 사이의 접착력은 비율-민감도(rate-sensitive)이다. In one aspect, a printing is printed and dried semiconductor possible transfer printing, the adhesion between the solid object (solid object) and die surface is the rate-the sensitivity (rate-sensitive).

"스탬프"는 프린팅, 예를 들면 건조 전사 프린팅을 통한 구조 및 물질의 전사, 조립 및/또는 통합에 대한 구성에 관련된다. "Stamp" is directed to a configuration for the transfer, assembly and / or integration of the structure and the material through the printing, for dry transfer printing, for example. 복합 스탬프는, 참조로서 여기에 구체화된 2008년 8월 29일 제출된 12/177,963에 기술된 복합 스탬프로서, 픽업 및 릴리즈/프린트 시스템에 대해 각별히 유용하고, 여기서 스탬프는 그 도너 기판으로부터 마이크로 또는 나노구조를 픽업하기 위한 도너 기판과 첫번째로 적층 또는 접촉될 수 있고, 마이크로- 또는 나노구조를 전사하는 수신 기판과 접촉을 순차적으로 이룬다. Composite stamp, as referred to as a composite stamp described in August 2008, 12 / 177,963 submitted May 29, embodied here, remarkably useful for pick-up and release / print system, where the stamps are micro or nano from the donor substrate It forms a receiving substrate to transfer the nanostructures and contact or in sequence - and to the donor substrate and the first contact can be stacked or, for picking up the micro-structure.

"복합 스탬프"는 하나 이상의 물질과 같이, 하나 이상의 성분을 가지는 스탬프에 관련한다. "Composite stamps" are, relative to a stamp having at least one component, such as one or more materials. 일 측면에서, 복합 스탬프는 변형 가능한 레이어와 강성 지지 레이어로 구성되고, 변형 가능한 레이어와 지지 레이어는 다른 화학적 성분 및 기계적 성질을 갖는다. In one aspect, a composite stamp is deformed and consists of a possible layer and the rigid support layer and a deformable layer and the support layer have different chemical compositions and mechanical properties. 변형 가능한 레이어는, 예를 들어 글래스 또는 탄성 섬유, 예를 들어 나노 미립자 또는 마이크로 미립자 또는 그것의 조합과 같은 미립자와 같은 하나 이상의 폴리머와 섬유의 조합을 가지는 강화 레이어와 같은 복합 폴리머 레이어를 임의로 포함한다. The deformable layer may be, for example glass or elastic fibers, include, for example, nano-particles or micro-fine particles or the composite polymer layers such as strengthening layers having a combination of one or more polymers and fibers, such as fine particles, such as a combination thereof, optionally .

변형 가능한 레이어는 탄성 중합체 레이어(elastomer layer)일 수 있다. A deformable layer may be an elastomer layer (elastomer layer). "탄성 중합체(Elastomer)" 또는 "탄성(elastomeric)"은 늘려지거나 변형될 수 있고 실질적인 불변의 변형이 아닌 원래 형태로 되돌아오는 중합체의 물질과 관련된다. It is associated with "elastomer (Elastomer)" or "elastic (elastomeric)" is increased or may be modified, and the polymer returns to its original form, not the deformation of the material substantially unchanged. 일반적으로 탄성 중합체는 사실상 탄력 있는 변형을 받는다. In general, the elastomer is subject to elastic deformation, which in effect. 본 발명에 유용한 모범적인 탄성 중합체는 폴리머, 코폴리머, 폴리머와 코폴리머의 복합 물질 또는 합성물을 포함할 수 있다. Exemplary elastomers useful in the present invention may comprise a composite material or a composite of a polymer, copolymer, polymer and copolymer. 탄성 레이어는 적어도 하나의 탄성 중합체를 포함하는 레이어에 관련된다. The elastic layer is associated with a layer comprising at least one elastomer. 또한 탄성 레이어는 도펀트(dopant) 및 다른 비-탄성 물질을 포함할 수 있다. In addition, the elastic layer has a dopant (dopant), and other non-may include an elastomeric material. 본 발명에 유용한 탄성 중합체는, 제한적이지는 않지만, 폴리(디메틸 실록세인(dimethyl siloxane))(예를 들어, PDMS 및 h-PDMS), 폴리(메틸 실록세인(methyl siloxane)), 부분적으로 알킬화된 폴리(메틸 실록세인), 폴리(알킬 메틸 실록세인(alkyl methyl siloxane)) 및 폴리(페닐 메틸 실록세인(phenyl methyl siloxane), 실리콘 변형 탄성 중합체(silicon modified elastomer),열가소성 탄성 중합체, 스티레닉 물질(styrenic material), 올레페닉 물질(olefenic material), 폴리올레핀(polyolefin), 폴리우레탄 열가소성 탄성 중합체, 폴리아미드(polyamide), 합성 고무, 폴리이소부틸렌(polyisobutylene), 폴리(스티렌-부타디엔-스티렌(styrene-butadiene-styrene)), 폴리우레탄, 폴리클로로프렌(polychloroprene) 및 실리콘을 포함하는 폴리실록세인과 같은 폴리머를 내포하는 실리콘을 포함할 수 있다. Useful elastomers in the present invention is not limited, but the poly (dimethyl siloxane (dimethyl siloxane)) (for example, PDMS, and h-PDMS), poly (methyl siloxane (methyl siloxane)), a partially alkylated with poly (methyl siloxane), poly (alkyl methyl siloxane (alkyl methyl siloxane)), and poly (phenyl methyl siloxane (phenyl methyl siloxane), silicon-modified elastomers (silicon modified elastomer), thermoplastic elastomer, styryl renik material ( styrenic material), oleic penik material (olefenic material), polyolefins (polyolefin), thermoplastic polyurethane elastomer, polyamide (polyamide), synthetic rubber, polyisobutylene (polyisobutylene), poly (styrene-butadiene-styrene (styrene- may comprise silicon that contains the polymer such as polysiloxane, including butadiene-styrene)), polyurethane, chloroprene (polychloroprene) and silicon.

"지지된(Supported)"은 소자가 다른 면(예를 들면, 수신면)에 전사되어질 수 있도록 스탬프의 면(예를 들면, 전사면) 상에, 예를 들어 반도체를 형성하는 마이크로 또는 나노 구조와 같은 반도체 소자를 수신했던 스탬프에 관련된다. "Supported (Supported)" is a surface that elements other surface of the stamp to be transferred to (e.g., susinmyeon) on (for example, the transfer surface), such as micro or nanostructures forming a semiconductor It is associated with a stamp which receives the same semiconductor device. "잉크로 칠해진(Inking)"은 도너 기판으로부터 스탬프에 마이크로 또는 나노 구조의 픽업(pickup) 또는 전사(transfer)의 단계에 관련된다. "Painted with ink (Inking)" it is related to the phase of the pickup (pickup) or transfer (transfer) of the micro or nano-structured stamp from the donor substrate.

여기에 사용된 표현 "반도체 소자" 및 "반도체 구조"는 같은 뜻으로 사용되고 대체적으로 물질, 구조, 장치 및/또는 장치의 조합에 관련된다. The expression used herein, "semiconductor device" and "semiconductor structure" is used synonymously relates to the combination of materials generally, structures, devices and / or devices. 반도체 소자는 고품질의 단결정(single crystalline) 및 다결정(polycrystalline) 반도체, 고온 처리를 통해 제조된 반도체 물질, 도프된(doped) 반도체 물질, 유기 및 무기질 반도체와 반도체 물질 및 하나 이상의 추가적인 반도체 성분 및/또는 비-반도체 성분, 예를 들어 절연 레이어 또는 물질 및/또는 전도 레이어 또는 물질과 같은 구조의 합성물을 포함한다. The semiconductor device of high quality single crystal (single crystalline), and poly (polycrystalline) semiconductor, a semiconductor material prepared by the high temperature treatment, doped (doped) semiconductor material, an organic and an inorganic semiconductor and a semiconductor material and at least one additional semiconductor components and / or non-semiconductor components, include, for example, composite structures, such as insulating layers or materials and / or conductive layer or material. 반도체 소자는 반도체 장치 및 제한적이지는 않지만, 트랜지스터, 태양전지를 포함하는 포토발테익스(photovoltaics), 다이오드, 발광 다이오드, 레이저, pn 접합, 포토다이오드, 집적 회로 및 센서를 포함하는 장치 성분을 포함한다. The semiconductor device comprises a device component comprising a photo balte IX (photovoltaics), diode, light emitting diode, laser, pn junction, a photodiode, an integrated circuit and a sensor that although not a semiconductor device and limited, a transistor, a solar cell . 게다가, 반도체 소자는 기능적 반도체 단(end functional semiconductor)을 형성하는 부분 또는 일부에 관련된다. In addition, the semiconductor device is associated with a part or a portion of forming a semiconductor functional end (end functional semiconductor).

"반도체(Semiconductor)"는 물질이 매우 낮은 온도에서 절연체이나 약 300켈빈(Kelvin)의 온도에서 뚜렷한 전기 전도도를 가지는 어떠한 물질과 관련된다. "Semiconductor (Semiconductor)" is associated with any material having an apparent conductivity at a temperature of about 300 Kelvin insulator (Kelvin) in the material is very low temperatures. 발명의 상세한 설명에서, 용어 반도체의 사용은 마이크로 전자 및 전자 장치의 종래의 용어 사용과 일치되는 것으로 해석된다. In the specification of the invention, use of the term semiconductor is construed to be consistent with conventional terminology used in the microelectronic and electronic devices. 본 발명에서 유용한 반도체는 예를 들면, 실리콘, 게르마늄 및 다이아몬드와 같은 소자 반도체와 예를 들면, SiC 및 SiGe와 같은 Ⅳ족 합성물 반도체(group Ⅳ compound semiconductors), AlSb, AlAs, Aln, AlP, BN, GaSb, GaAs, GaN, GaP, InSb, InAs, InN 및 InP와 같은 Ⅲ-Ⅴ족 반도체, Al x Ga 1 - x As와 같은 Ⅲ-Ⅴ족 3원 반도체 합금(group Ⅲ-Ⅴ ternary semiconductors alloys), CsSe, CdS, CdTe, ZnO, ZnSe, ZnS 및 ZnTe와 같은 Ⅱ-Ⅵ족 반도체, CuCl과 같은 I-Ⅶ족 반도체, PbS, PbTe 및 SnS와 같은 Ⅳ-Ⅵ족 반도체, PbI 2 , MoS 2 및 GaSe와 같은 레이어 반도체, CuO 및 Cu 2 O와 같은 산화물 반도체 등의 화합물 반도체를 포함한다. Useful semiconductor in the present invention include, for example, silicon, germanium, and such an element semiconductor in the example, such as diamond, Ⅳ group compounds such as SiC and SiGe semiconductor (group Ⅳ compound semiconductors), AlSb, AlAs, Aln, AlP, BN, GaSb, GaAs, GaN, GaP, InSb, InAs, InN and ⅲ-ⅴ such as InP group semiconductor, Al x Ga 1 - x as ⅲ-ⅴ group circle semiconductor alloy (group ⅲ-ⅴ ternary semiconductors alloys ) 3 , such as, CsSe, CdS, CdTe, ZnO, ZnSe, ZnS and ⅱ-ⅵ group such as ZnTe semiconductor, ⅳ-ⅵ such as I-ⅶ semiconductors, PbS, PbTe and SnS, such as CuCl semiconductors, PbI 2, MoS 2 and GaSe semiconductor layer, an oxide such as CuO and Cu 2 O and the like include a compound semiconductor such as a semiconductor. 용어 반도체는, 주어진 응용 또는 장치에 대해 유용한 전자적 성질을 제공하기 위해, p-타입 도핑 물질 및 n-타입 도핑 물질을 가지는 반도체를 포함하는 하나 이상 선택된 물질로 도핑된 진성 반도체 및 불순물 반도체를 포함한다. The term semiconductor is, including the intrinsic semiconductor and the impurity-doped semiconductor with at least one selected substance comprising a semiconductor doped with a p- type material and the n- type doping material in order to provide useful electronic properties to a given application or device . 용어 반도체는 반도체 및/또는 도펀트의 혼합물을 포함하는 복합 물질을 포함한다. The term semiconductor includes a composite material comprising a mixture of a semiconductor and / or dopants. 본 발명의 몇몇 응용에 유용한 특정한 반도체 물질은, 제한적이진 않지만, Si, Ge, SiC, AlP, AlAs, AlSb, GaN, GaP, GaAs, GaSb, InP, InAs, GaSb, InP, InAs, InSb, ZnO, ZnSe, ZnTe, CdS, CdSe, ZnSe, ZnTe, CdS, CdSe, CdTe, HgS, PbS, PbSe, PbTe, AlGaAs, AlInAs, AlInP, GaAsP, GnInAs, GaInP, AlGaAsSb, AlGaInP 및 GaInAsP를 포함한다. Certain semiconductor materials useful in some applications of the present invention is limited binary but, Si, Ge, SiC, AlP, AlAs, AlSb, GaN, GaP, GaAs, GaSb, InP, InAs, GaSb, InP, InAs, InSb, ZnO, include ZnSe, ZnTe, CdS, CdSe, ZnSe, ZnTe, CdS, CdSe, CdTe, HgS, PbS, PbSe, PbTe, AlGaAs, AlInAs, AlInP, GaAsP, GnInAs, GaInP, AlGaAsSb, AlGaInP and GaInAsP. 다공성 실리콘 반도체 물질은 발광 다이오드(LEDs)와 고체 레이저와 같은 센서와 발광 물질의 분야에서 본 발명의 응용에 유용하다. Porous silicon semiconductor materials are useful in applications of the invention in the field of light-emitting diodes (LEDs) with sensors and light-emitting material such as a solid state laser. 반도체 물질의 불순물은 반도체 물질에 제공된 반도체 물질 자신 또는 어떠한 도펀트 이외의 원자, 원소, 이온 및/또는 분자이다. Impurities of the semiconductor material is a semiconductor material itself or any of the other dopant atoms, elements, ions and / or molecules provided in the semiconductor material. 불순물은 반도체 물질의 전자 성질에 부정적으로 나쁜 영향을 줄 수 있는 반도체 물질에 존재하는 바람직하지 않은 물질이고, 제한적이진 않지만, 산소, 카본 및 중금속을 포함하는 금속을 포함한다. Impurities include metals, including an undesirable material present in the semiconductor material which may adversely affect the electronic properties of the semiconductor material in the negative, binary, but limited, oxygen, carbon, and heavy metals. 중금속 불순물은, 제한적이진 않지만, 주기율표 상의 구리와 납(lead) 사이의 원소 그룹, 칼슘, 나트륨 및 모든 이온과 그들의 합성물 및/또는 복합체를 포함한다. Heavy metal impurities is not limited binary, a copper and lead (lead) group elements, calcium, sodium, and all ions and their compounds and / or complexes between the Periodic Table.

"릴리프 특징(Relief feature)"은, 도너 기판으로부터 타겟 기판에 반도체 소자의 건조-전사 프린팅을 촉진하는, 예를 들어 3차원 릴리프 패턴과 같이, 변형 가능한 레이어의 저면 또는 외부 면에 돌기, 연장 또는 돌출과 관련된다. "Relief feature (Relief feature)" is a donor drying of the semiconductor element to the target substrate from the substrate to facilitate transfer printing, for example, as a three-dimensional relief pattern, the projections on the lower surface or outer surface of the deformable layer, extension or It relates to the extrusion. 일 측면에서, 변형 가능한 레이어의 릴리프 특징은 프린트 가능한 면적을 정의한다. In one aspect, the relief features of the deformable layer defines a printable area. "프린트 가능한 면 구역" 또는 "영역"은 도너 기판으로부터 타겟 기판에 전사 구조에 사용된 스탬프의 일부와 관련된다. "Printable side zone" or "region" is associated with a part of the stamp used for transferring the structure to a target substrate from the donor substrate. "활성 면 영역(Active surface region)"은 "프린트 가능한 면 영역"과 교체 가능하게 사용된다. "Active surface area (surface Active region)" is used interchangeable with "printable surface area." "릴리플 특징의 패턴"은, 예를 들어 특징의 어레이와 같이, 복수의 나노 구조 또는 마이크로 구조를 포함하는 복수의 특징과 관련된다. "Pattern of the reel ripple characteristics" are, for example, as an array of features, is associated with a plurality of features, including a plurality of nanostructures or microstructures. 릴리프 특징은 특정한 기능을 만족시키기 위해 요구된 각 집단(population)으로, 복수의 별개 집단으로부터 차례차례 구성될 수 있다. Relief features in each group (population) required to satisfy a particular function, and can be configured one by one from a plurality of distinct groups. 예를 들면, 하나의 집단은 반도체 소자의 리프트-오프(lift-off) 및 전사를 촉진하는 프린팅 포스트를 포함할 수 있다. For example, one group is the lift of the semiconductor element may include a post-printing to facilitate off (lift-off) and transfer. 다른 집단은 휨, 비틀림이 없는 스탬프를 확보하는 고정 특징(stability feature)을 포함할 수 있고, 만약 그렇지 않으면, 수신 기판 면으로 적층 및/또는 박리 동안 원하지 않는 변형을 받을 수 있다. Another group warp, may include a fixed characteristic (stability feature) to secure the stamp does not have twist, if otherwise, can be stacked and / or modifications that do not want to receive the substrate surface during peeling. 일 측면에서, 각 집단은 높이, 길이 또는 폭과 같은 다른 기하학 구조, 치수를 가지거나, 또는 예를 들어, 그 집단에 대한 효과적인 영률(Young's modulus)과 같이 다른 물리적 파라미터를 야기하는 물질로부터 구성된다. In one aspect, each group is provided with a material to cause the other physical parameters, such as height, other geometries, such as the length or width, of the dimensions, or, for example, the effective Young's modulus for that group (Young's modulus) . 일 측면에서, 집단은 복수의 서브-집단을 포함한다. In one aspect, a plurality of sub-groups - including the groups.

"적층(Lamination)"은 복합 물질의 레이어를 결합하는 처리 또는 제 1 물질 또는 레이어와 제 2 레이어 또는 물질(예를 들어, 리지 백킹(rigid backing)과 강화 레이어, 리지 백킹과 변형 가능한 레이어, 강화 레이어와 변형 가능한 레이어, 반도체 소자와 전사면 또는 수신면 사이와 같이) 사이의 접촉을 일으키는 처리에 관련된다. "Laminate (Lamination)" is processed, or the first material or layer and the second layer or the substance binding to the layer of composite material (for example, ridge backing (rigid backing) and the enhancement layer, the ridge backing and a deformable layer, enhanced It relates to a process that causes the contact between the layer and deformable layer, the semiconductor element and the transfer surface or such as between susinmyeon). "박리(Delamination)"는 스탬프 전사면-반도체 소자 분리 또는 스탬프 전사면-수신 기판 분리에 관련된다. "Peeling (Delamination)" is a stamp transfer surface - is associated with a separate receiving substrate-semiconductor device isolation or stamp transfer surface. 특히, 스탬프가, 반도체 소자로 잉크된 프린팅 포스트인 릴리프 특징을 가지는 실시예에서, 박리 비율은 반도체 소자로부터 프린팅 포스트 면의 분리에 관련된다. In particular, the stamp is, in an embodiment having a post-printing ink the relief features of semiconductor devices, the release rate is related to the separation of the post-printing surface from the semiconductor device. 박리 비율은 개개의 반도체 소자로부터 박리하는 단일 포스트 면에 관련될 수 있다. Peeling rate may be associated with a single post separated from the surface of the individual semiconductor devices. 대안적으로, 박리 비율은 프린트 가능한 면 영역 내에 모든 포스트 구종에 대한 공간적으로 평균화된 비율(spatially-averaged rate)에 관련될 수 있다. Alternatively, the release rate may be related to the ratio (spatially-averaged rate) spatially averaged for all posts in the nine kinds of printable surface area. 일반적으로, 여기에 제공된 처리들은 종래의 기술보다 충분히 높은 박리 비율을 위해 높은 전사 이득 및 배치 정확도를 촉진한다. In general, the process provided herein to promote a high gain transfer and placement accuracy for a sufficiently high separation rate than the prior art. 예를 들면, 전단이 없고, 전사 이득 또는 배치 정확도 상의 어떠한 측정가능한 영향이 없는 종래 기술과 비교하여, 박리 비율은 2배 더 높거나, 또는 최대 10배 더 높을 수 있다. For example, there is no shear, compared to the prior art do not have any measurable effect on the transfer gain or placement accuracy, the release rate may be higher 2 times higher, or up to 10 times.

"충분히 일정한(Substantially constant)"은 평균값과 비교하여 10% 이하로 변화하는 변수와 관련된다. "Sufficiently constant (Substantially constant)" is associated with a variable that varies less than or equal to 10% compared to the average value. 예를 들어, 충분히 일정한 박리 비율은 박리 사이클에 걸쳐 평균 비율로부터 10% 이하로 변화하는 비율과 관련된다. For example, the constant peel rate is sufficiently related to the rate of change to no more than 10% from the average rate over the peeling cycle. 충분히 평행한은 실제 평행의 적어도 10% 이내인 방향에 관련된다. A fully parallel is related to the at least within 10% of actual parallel.

"기판"은, 예를 들어 반도체 소자의 패터닝(patterning), 조립 및/또는 집적과 같이, 처리가 안내되는 구조 또는 물질에 관련된다. "Substrate" is, for example, such as patterned (patterning), the assembly and / or integration of a semiconductor device, relates to a structure or a material to be processed is guided. 기판은, 제한적이진 않지만, (ⅰ) 반도체 소자가 조립되고, 퇴적되고, 전사 또는 지지되는 구조; Substrate is not limited binary, (ⅰ) the semiconductor device is assembled, is deposited, a transfer or the support structure; (ⅱ) 장기 기판, 예를 들면, 전자 장치 기판; (Ⅱ) long substrate, for example, the electronic device comprising: a substrate; (ⅲ) 다음의 전사, 조립 또는 집적을 위한, 반도체 소자와 같은, 원소를 가지는 도너 기판; (Ⅲ) for the next transfer, assembly or aggregation of the donor substrate with the same, elements with a semiconductor element; 및 (ⅳ) 반도체 소자와 같은, 프린트 가능한 구조를 수신하는 타켓 기판을 포함한다. And (ⅳ) it includes a target substrate that receives a print possible structures, such as a semiconductor device.

"배치 정밀도(Placement accuracy)"는 패턴 전사 방법 또는 기판의 선택된 영역에 패턴을 생성하는 장치의 능력과 관련된다. "Arrangement accuracy (accuracy Placement)" is related to the ability of the device to create a pattern in a selected area of ​​the pattern transfer method or a board. "좋은 배치" 정밀도는 5 마이크론(micron)이거나 이하의 단호히 정확한 오리엔테이션으로부터 공간 편차로 기판의 선택 영역에서 패터닝을 생성할 수 있는, 특히 타겟 기판 상의 반도체 소자의 패턴을 생성할 수 있는 방법 및 장치에 관련된다. A "good place" accuracy of 5 micron (micron) or a way to produce a pattern of the semiconductor elements on the following can be firmly produce a patterned in selected areas of the substrate to the space deviation from the correct orientation, in particular the target substrate in the and apparatus It is related.

"동작가능하게 접속된"은 접속될 때 구성요소 또는 레이어의 기능이 유지되도록 본 발명의 복합 패터닝 장치의 레이어 및/또는 장치 요소의 구성에 관련된다. "Operatively connected" is related to the configuration of the layers and / or device component of a compound of the patterning device configured to be the function of the element or layer is preserved when connected invention. 동작가능하게 접속된 레이어 또는 장치 요소는, 배치에 관련되고, 여기서 레이어 또는 장치 요소에 적용된 힘은 다른 레이어 또는 장치 요소에 전달된다. The operation can be connected a layer or device component, relates to the arrangement, in which the force applied to the layer or device component is transmitted to the other layers, or to devices. 동작가능하게 접속된 레이어 또는 장치 요소는, 물리적 접촉으로 내부 및/또는 외부 면을 가지는 레이어와 같이, 접촉될 수 있다. Operatively the layer or device component is connected, as in the inside and / or a layer having an exterior surface to physically contact can be in contact. 대안적으로, 동작가능하게 접속된 레이어 및/또는 장치 요소는, 2개의 레이어 또는 장치 요소의 내부 및/또는 외부 면 사이에 위치되거나, 또는 2개 이상의 레이어 또는 요소 사이에 움직이는, 얇은 금속 레이어 또는 강화 레이어와 같은, 하나 이상의 접속 레이어에 접속될 수 있다. Alternatively, operatively the layer and / or to devices connected, the two layers, or it is located between the inner and / or outer surface of the device elements, or two or more layers, or moving between the elements, the thin metal layer, or , it may be connected to one or more connection layers such as the enhancement layer. 일 실시예에서, 강화 레이어에서 스탬프가 휘지 않거나 리지 레이어 분열을 가지지 않는 보다 높은 활성력을 견딜수 있도록 리지 레이어 및 강화 레이어는 "동작가능하게 접속"되고, 그렇지 않으면, 강화 레이어가 없는 스탬프와 비교하여 손해를 입는다. In one embodiment, the stamping or bending in the enhancement layer ridge to endure the high activation force than do not have a ridge-layer fragmentation layer and enhancement layer as compared to if the "operatively connected" and, if not, there is no enhancement layer Stamp wear damage.

본 발명은 다음의 제한하지 않는 예시에 의해 더 이해될 수 있다. The invention can be further understood by the following examples that do not limit the. 이에 의하여 여기에 인용된 모든 참조는 여기의 기재에 상반하지는 범위까지의 참조에 의해 통합된다. In this way, all references cited herein are incorporated by reference to the not opposed to a substrate of this range. 비록 여기의 기재가 많은 한정성을 내포하지만, 이들은 발명의 현재 우선하는 몇몇 실시예의 예증을 단지 제공하는 것일 뿐 발명의 범위를 제한하는 것으로 해석되는 것은 아니다. Although pose a number of definiteness described here, but these are not to be intended as merely illustrative of some embodiments it provides that the current priority of the invention be construed as limiting the scope of the invention. 따라서, 예를 들어, 발명의 범위는, 주어진 예시들에 의하기보다는, 첨부된 청구범위와 그와 동등한 것에 의해 확인되어 질 것이다. Thus, for example, and the scope of the invention, will be equal to what is confirmed by the appended claims and their rather than by the examples given.

여기에 제공된 공정들은 증가된 정확도로 프린트 가능한 반도체 소자의 높은 전사 이득을 달성한다. Provided herein are processes to achieve high transfer gain of the printable semiconductor elements with increased accuracy. 여기에 기재된 방법은 전사 프린팅 스탬프의 면으로부터 타겟 기판의 면에 프린트 가능한 반도체 소자를 릴리즈하고, 종래의 전사 프린팅에서 사용된 기판의 중요한 접착성에 의해 제안된 변화를 극복한다. The methods described herein release the printable semiconductor elements to the surface of the target substrate from the transfer printing surface of the stamp, and overcome the change proposed by gender significant adhesion of the substrates used in the conventional transfer printing. 기판 면의 접착성은 박리를 느리게 하고, 전사 품질의 역효과를 주며, 종합적인 전사 이득을 감소시킨다. Slow the adhesion peeling of the substrate surface, and gives an adverse effect of the transfer quality, thereby reducing the overall transfer gain. 여기에 제안된 방법 및 장치는 저 접착성 면을 가지는 기판 상에 프린트 가능한 반도체 소자의 전사 프린팅을 가능하게 하고, 제어되고 최적화된 전사 스탬프 박리 비율로 프린트 가능한 반도체 소자의 높은 스피드 프린팅의 실현을 가능하게 한다. This method and apparatus allows for the realization of high-speed printing of the printed semiconductor element which can be a low-adhesion surface of the transfer stamp separation ratio enables the printable transfer printing of a semiconductor device on a substrate, controlled and optimized with proposed in It makes. 방법, 시스템 및 공정은 다양한 사이즈의 탄성 스탬프 및 다양한 사이즈의 도너, 수신 또는 타겟 기판에 장착할 수 있다. Method, system and process may be attached to the donor, the receiving or target substrate of the elastic seals, various sizes of various sizes. 다양한 일면(multi-facet)의 시리즈 및 제어된 테스트는 다음의 명세서, 모범적인 실시예 및 도면을 통해 명백한 것으로, 기술된 장치 및 전사 프린팅 방법의 이익 및 실행 장점을 설명한다. Series, and a control testing of a variety of surface (multi-facet) describes the following description, exemplary embodiments and obvious that, benefits and advantages of the described apparatus is running, and a transfer printing method using the drawings.

도 1은 전사 프린팅 스탬프의 박리를 제어하는 발명의 일 실시예에 사용된 단계를 나타낸다. Figure 1 illustrates the steps used in one embodiment of the invention for controlling the separation of the transfer printing stamp. 먼저, 스탬프(10)는 발표된 건조 전사 프린팅 문헌(예를 들어, Khang 등 미국 특허 출원 11/145,574 참조)에 기재된 바와 같이 표준 절차를 사용하는 프린트 가능한 반도체 소자(semiconductor element)(20)의 배열로 덧붙여진다. First, the stamp 10 is released dry transfer printing literature array of (e.g., Khang, such as U.S. Patent Application reference 11/145 574) printable semiconductor element (semiconductor element) (20) using standard procedures as described in to be added. 일 측면에서, 반도체 소자(20)는 릴리프 특징(relief features)(74)의 3차원 패턴의 외부 면에 대응하는 프린팅 면(72) 상에 있다. In one aspect, the semiconductor element 20 are on the printing surface 72 corresponding to the external surface of the three-dimensional pattern of the relief feature (relief features) (74). 스탬프는 수신 기판 면(30)(도 1a)에 근접(예를 들어, < 100㎛ 이내)하게 된다. Stamp is in close proximity (e. G., <100㎛ within) the reception side board 30 (Figure 1a). 수신 기판(30)에 스탬프(10)의 정확한 광학 배열 이후에, 스탬프는 스탬프 백킹 상면(backing top surface)(40)상에 균일한 공기력(35)의 적용에 의해 기판과 등각 접촉(conformal contact)을 이룬다(도 1b). After the correct optical arrangement of the stamp (10) to the receiving substrate 30, the stamp is a stamp backing top face (backing top surface) (40) substrate and a conformal contact (conformal contact) by the application of aerodynamic forces (35) uniformly on the a form (Fig. 1b). 다음에, 면내 전단력(in plane shear force)(50)(예를 들어, xy 면에 사실상 평행한 방향으로 적용된)이 정확한 변위 오프셋(displacement offset)(65)(배열된 위치에서 떠나서)(65)에 의해 기구 헤드 장치(스탬프를 고정하는)를 움직임으로써 스탬프 및/또는 수신 기판의 정확한 변위에 의해 수신 기판에 적용된다(도 1c). Next, the in-plane shear force (in plane shear force) (50) (e.g., in fact applied in the direction parallel to the xy plane), the exact displacement offset (displacement offset) (65) (apart from the array of positions) (65) mechanism head is applied to a receiving substrate by means of a (for fixing the stamp) to correct the displacement of the stamping and / or reception by moving the substrate (Fig. 1c) by. 이 측면에서, 도 1c에 나타낸 바와 같이, 결과가 잉크된 스탬프 및 수신 기판 사이의 등각 접촉을 너무 빨리 완전하게 깨트리지 않고, 스탬프와 수신 기판 사이의 면내 변위 또는 전단 오프셋(65)이기만 하면, 전단력 또는 변위(50)는 스탬프, 수신 기판, 또는 둘 다에 적용될 수 있다. If in this respect, as long as shown in Fig 1c, instead of cartridge seeds will result too quickly complete conformal contact between the ink stamp and the receiving substrate, the stamp and the in-plane displacement or shear the offset (65) between the receiving substrate and the shear force or displacement (50) may be applied to the stamp, the receiving substrate, or both. 이 전단력은 스탬프 프린팅 포스트(70)의 몇몇 탄성의 기계적 변형을 일으키는, 스탬프 저면(bottom surface)에 전달된다. The shear force causes a mechanical deformation of elastic some of stamp printing, post 70, and is transmitted to the stamp bottom surface (bottom surface). 마지막으로, 스탬프는 수신 기판(30)에 대해 수직(Z) 방향(80)으로 스탬프(10)를 이동시키고 동시에 스탬프 백킹에 적용된 공기력(35)을 감소시킴으로써 수신 기판으로부터 갈라진다(도 1d). Finally, the stamp is divided from the receiving substrate by reducing the aerodynamic forces (35) perpendicular (Z) to move the stamp 10 in a direction 80 and at the same time applied to the stamp backing for the receiving board 30 (Fig. 1d). 수직 이동은 수직 방향으로 화살표(80)에 의해 표시되고, 여기서 수직 이동은 스탬프(10), 기판(30) 또는 서로에 관하여 둘 다를 움직임으로써 제어될 수 있다. Vertical movement may be controlled by the vertical direction is shown by arrow 80, where both the vertical movement of stamp 10, substrate 30 or with respect to each other movements. 공기력에 대한 감소는 화살표(35)의 크기에서 감소에 의해 묘사된다. Reduction of the aerodynamic forces is depicted by the reduction in the size of the arrow (35).

도 2a는 스탬프의 전체 면에 걸쳐 적용된 면내 전단력(리지 스탬프 백킹 레이어(rigid stamp backing layer)에 의해)의 균일한 전사를 쉽게 하는 복합 스탬프의 3차원 개략도를 나타낸다. Figure 2a shows a three-dimensional schematic view of a composite stamp easily a uniform transfer of in-plane shear force (ridge stamp backing layer (by a rigid stamp backing layer)) is applied over the entire surface of the stamp. 복합 스탬프는 릴리프(70)와 리세스(recess)(104) 특징을 가지는 탄성 중합체 레이어(elastomeric layer)(202)의 상면(205)에 접속된 리지 백킹 레이어(201)로 구성된다. Composite stamp is composed of a relief (70) and the recess (recess) (104), the backing layer, the ridge 201 is connected to the upper surface 205 of the elastomeric layer having the characteristics (elastomeric layer) (202). 글래스 백킹 레이어 두께(230), 탄성 중합체 레이어 두께(231), X(211) 및 Y 방향(221)에서의 스탬프 프린팅 포스트 피치(pitch), 스탬프 프린팅 포스트 폭 및 길이(210, 220) 및 스탬프 프린팅 포스트 높이(212)와 같은 다른 스탬프 크기가 적용된 전단력의 영향을 각각 좌우할 수 있고, 여기에 기재된 전단-오프셋 방법에 의해 높은 이득 및 정확한 전사 프린팅을 제공하기 위해 임의로 최적화된다. Glass backing layer thickness 230, the elastomer layer thickness (231), X (211) and Y direction 221, stamp printing, post-pitch (pitch), stamp printing, post width and length (210, 220) and the stamp printing in and the other stamp size, such as a post height 212 can influence the effect of the applied shear force, respectively, the front end described herein-is optionally optimized to provide high gain and accurate transfer the printing by the offset method. 일 측면에서, 어떠한 하나 이상의 이들 파라미터는 원하는 전사 이득, 배치 정확도 및/또는 박리 비율 불변성(delamination rate constancy)을 이루기 위해 선택된다. In one aspect, any one or more of these parameters are selected to achieve invariance (delamination rate constancy) transferring the desired gain, placement accuracy and / or stripping rate. 탄성 중합체 레이어(202)의 영률(Young's modulus), 스탬프 포스트(70)의 형태(도 2b)는 전단 원조된 스탬프 릴리즈 방법(shear assisted stamp release method)의 효율을 최적화하기 위하여 임의로 조정된다. In the form of an elastomer layer 202, the Young's modulus (Young's modulus), the post stamp 70 (FIG. 2b) is arbitrarily adjusted in order to optimize the efficiency of the shear release aid stamp method (shear assisted stamp release method). 일 측면에서, 어떠한 하나 이상의 이들 파라미터는 원하는 전사 이득 및/또는 배치 정확도를 이루기 위해 선택된다. In one aspect, any one or more of these parameters are selected to achieve a desired transfer gain and / or placement accuracy. 예를 들면, 도 2b는 4개의 다른 포스트 형태의 예: 표준(선택 가능한 높이(212), 폭(210), 길이(도시하지 않음)), 흡입 컵(suction cup) 및 리엔트런트 프로파일(re-entrant profiles)를 제공한다. For example, Figure 2b is an example of four different post types: standard (selectable height 212, width 210, and length (not shown)), the suction cup (suction cup) and Lee ent parent profile (re It provides -entrant profiles).

도 3은 안티-새그(anti-sag) 특징(310)과 같은, 프린팅 포스트(70) 및 고정 특징(stabilization features)(320)을 포함하는 스탬프 포스트 정렬을 위한 대표적인 레이아웃을 나타낸다. Figure 3 is an anti-shows an exemplary layout for the post stamp arranged comprising a sag (anti-sag) feature 310, a printing post 70 and the fixing characteristics (stabilization features) (320), such as. 프린팅 포스트(70)는 전사 프린팅 사이클 동안 프린트 가능한 반도체 소자를 지지하기 위해 고려된다. Printing post 70 is considered to support the printable semiconductor elements during transfer printing cycle. 안티-새그 특징(310)은 이들 리세스된 영역과 도너/수신 기판의 면 사이에 접촉을 회피하기 위해 스탬프(104)의 리세스된 영역을 지지하기 위해 고려된다. Anti-sag characteristics 310 is considered to support the recessed access area of ​​the stamp 104, so as to avoid contact between the surface of the region and the donor / receiver substrate on these recesses. 따라서, 일 실시예에서, 안티-새그 특징은 도 2b에 나타낸 프린팅 포스트의 높이(212) 보다 작은 높이를 갖는다. Thus, in one embodiment, an anti-sag characteristics has a smaller height than the height of the post-printing 212, as shown in Figure 2b. 고정 특징(320)은, 예를 들면 어떠한 특징이 높은 종횡비(aspect ratio)(예를 들어, 높이/폭 >1)를 가질 때, 스탬프 면, 프린팅 포스트(70) 또는 안티-새그 특징(310)의 버클링(buckling)을 방지할 수 있다. Fixed characteristics 320, for example, any time feature is to have a high aspect ratio (aspect ratio) (for example, the height / width> 1), the stamping surface, printing the post 70 or the anti-features sag 310 a buckling (buckling) can be prevented.

반도체 소자의 전단 오프셋 프린팅을 제공할 수 있는 장치의 개략도가 도 4에 제공된다. Is a schematic diagram of an apparatus capable of providing a front end offset printing of the semiconductor elements is provided in Figure 4. 2008년 8월 29일 제출된 12/177,963에 기재된 어떠한 복합 스탬프와 같은, 복합 스탬프는 프린트 기구 헤드(500)에 접속된다. August 2008, the composite stamps and stamp any compound set forth in the 12 / 177,963 submitted May 29 is connected to the print head mechanism (500). 기구 헤드(500)의 더 상세한 것은, 예를 들어, 복합 스탬프, 복합 스탬프를 고정하는 장치 및 프린팅 공정을 위한 참조로 여기에 명확하게 구체화된 12/177,963에 제공된다. More details of the mechanism head 500, for example, there is provided a composite stamp, a clearly specified herein by reference for the apparatus and a printing step of securing the composite stamp 12/177 963. 12/177,963에 기재된 바와 같은, 강화된 복합 스탬프(400)는 탄성 중합체 레이어 및/또는 탄성 중합체 레이어와 리지 백킹 레이어 사이의 강화 레이어(410)를 따라, 수신 기판 면(30)을 향하는 릴리프 패턴(74)을 가지는 탄성 중합체 레이어(202)에 접속된, 리지 백플레인 레이어(rigid backplane layer)(201)로 구성된다. 12 /, the reinforced composite stamp 400 as disclosed in the 177 963 is an elastomeric layer and / or in accordance with the enhancement layer (410) between the elastomeric layer and the ridge backing layer, facing the relief pattern to receive the substrate surface 30 ( 74), the ridge backplane layer (rigid backplane layer) connected to the elastomeric layer 202 having a consists of 201. 액추에이터(420)는, 면내 변위와 같이 제어된 변위를 제공할 수 있는 종래에 알려진 어떠한 장치이다. Actuator 420 is any device known in the art that can provide a controlled displacement, such as the in-plane displacement. 공기력 제어기와 같은, 압력 제어기(430)는 스탬프 상면(40)에 걸쳐 사용자-선택 가능한 균일한 압력(user-selectable uniform pressure)(35)의 적용에 의해 스탬프 상면(40)에 제어 가능한 힘 적용을 제공한다. A controllable force applied to the stamp the top surface 40 by the application of a selectable uniform pressure (user-selectable uniform pressure) (35) -, the pressure controller 430 includes a user over the stamp the top surface 40, such as aerodynamic forces controller to provide. 도 4a에서, 전단 오프셋은 복합 스탬프(400)가 접속된 기구 헤드(500)의 면내 변위에 의한 스탬프의 면내 변위에 의해 제공된다. In Figure 4a, the front end offset is provided by the in-plane displacement of the stamp according to the in-plane displacement of the composite stamp 400, the connection mechanism head 500. 도 4b에 나타낸 바와 같이, 대안적으로, 전단 오프셋은 복합 스탬프(400)와 관련하여 수신 기판(30)의 면내 변위에 의해 제공된다. As shown in Figure 4b, alternatively, the front end is provided offset in relation to the composite stamp 400 by the in-plane displacement of the receiving substrate 30. 여기에 사용된 바와 같이, "면내 변위"는, 도 4에서 xyz축에 의해 지시된 바와 같이, xy면에서 변위와 관련된다. Here, the "in-plane displacement," as used it has, as indicated by xyz-axis in Figure 4, is associated with a displacement in the xy plane. 변위의 방향이 도 4에 나타낸 xy축에 의해 형성된 면에 평행으로 10% 이내, 5% 이내 또는 1% 이내이면, 변위는 "면내(in plane)"로 불린다. If the direction of the displacement is also 10% or less parallel to the plane formed by the xy-axis shown in Figure 4, less than 5% or 1%, and the displacement is referred to as the "in-plane (in plane)".

도 5는 강화된 복합 프린팅 스탬프(도 4a에 개략적으로 표현된)로부터 수신 기판에 칩렛(chiplets)의 전사 이득을 제공한다. Figure 5 provides a transfer gain of chipret (chiplets) to the receiving substrate from the complex printing stamp (schematically represented in Figure 4a) enhanced. 강화된 복합 스탬프는 건조 전사 프린팅 기구(도 4c에 나타낸)에 장착된다. The reinforced composite stamp is mounted on the dry transfer printing mechanism (shown in Fig. 4c). 수신 유리 기판은 BCB(Cyclotene, Dow Chemical Co.)의 얇은 레이어로 코팅된다. Receiving a glass substrate is coated with a thin layer of BCB (Cyclotene, Dow Chemical Co.). 도 5의 각각의 데이터 포인트는 그래프 상의 데이터 포인트당 1,024 칩렛의 총합에 대응하는 256 실리콘 칩렛의 정렬의 4개의 연속하는 건조 전사 프린트의 평균 전사 이득을 나타낸다. Fig. Each data point is the average of the five transfer gain of the dry transfer printing of four successive 256 of the alignment of the silicon chipret corresponding to the sum of 1,024 chipret per data point on the graph. 모든 시험을 위해, 실리콘 칩렛은 다음의 물리적 치수: 길이 = 167㎛, 폭 = 50㎛, 두께 = 5㎛를 갖는다. For all tests, a silicon chipret the physical dimensions of the following: a length = 167㎛, width = 50㎛, thickness = 5㎛. 도 5의 삽입물은 6개의 전사 프린트된 실리콘 칩렛의 광학 이미지이다. Figure 5 of the insert is an optical image of the six transfer printed silicon chipret. 이들 실리콘 칩렛은 그들의 상면에 13 금속의 상호 접속 패드의 정렬을 갖는다. These silicone chipret has a 13 alignment of the interconnect pads of metal on their upper surface. 스탬프는 다음의 물리적 치수: 포스트 피치 = 185 × 185㎛, 포스트 길이 = 167㎛, 폭 = 50㎛, 두께 = 40㎛로 16 × 16 포스트의 정렬을 갖는다. Stamp the following physical dimensions: has a post-pitch = 185 × 185㎛, post length = 167㎛, width = 50㎛, alignment of 16 × 16 post to a thickness = 40㎛. 스탬프는 다음의 물리적 치수: 디스크 직경 = 76.2㎜, 두께는 ~200㎛로 글래스 백킹 레이어를 갖는다. Stamp the following physical dimensions: Disk diameter = 76.2㎜, the thickness has a glass backing layer to ~ 200㎛. 스탬프의 강화 레이어는, 4-하니스 새틴 스타일 위브 패턴(4-Harness Satin style weave pattern)으로, ~3Oz/Yd2의 중량 밀도 및 90-115㎛의 평균 두께를 가지는 스타일 120E-글래스 섬유 유리 구조(Style 120E-Galss fiberglass fabrics)를 포함하는 우븐 유리 섬유(woven fiberglass)의 링이다. Enhancement layer of the stamp, 4-harness satin weave style pattern (4-Harness Satin weave style pattern) in, ~ 3Oz / weight density and Yd2 style having an average thickness of 90-115㎛ 120E- glass fiber glass structure (Style a ring of 120E-Galss fiberglass fabrics) woven fiberglass (woven fiberglass) comprising a. 강화 링(reinforcement ring)은 다음의 물리적 파라미터: 54㎜의 내부 직경, 120㎜의 외부 직경, 2㎜의 홀 직경을 가지는 관통된 링 형태로 레이저 절단된다. Strengthening ring (reinforcement ring) has the following physical parameters: is laser cut into a ring shape having a through-the 54㎜ inner diameter, an outer diameter of 120㎜, the hole diameter of 2㎜. 일정한 전단 오프셋은 전체 스탬프 박기 단계에 걸쳐서 강화된 복합 스탬프 마운팅 플랜지에 적용된다. Is a constant offset is applied to shear the composite stamp mounting flange reinforcement throughout the stamp-driving stage. 다른 전단 오프셋 값은, 도 5에 요약된 바와 같이, 오프셋에 따라 변화하는 평균 전사 프린팅 이득을 얻는 각 시험에 사용된다. Other shear offset value, and are used in each test to obtain the average gain transfer printing which changes according to the offset, as summarized in Fig. 제로의 전단 오프셋은 어떠한 전단 오프셋을 사용하지 않는 종래의 전사 프린팅 공정에 대응한다. Print offset of zero which corresponds to the conventional transfer printing process that does not use any shear offset. 이들 결과는 스탬프 전사 프린팅 포스트에 전사된 전단력이 칩렛 전사 프린팅 이득을 포함하는 전사 프린팅 이득에서 중요한 증가를 제공하는 것을 나타낸다. These results indicate that providing a significant increase in the gain transfer printing to the transfer shear forces on the post stamp transfer printing comprising a transfer printing chipret gain. 도 5는, 이들 실험의 상태 하에서, 50㎛의 전단 오프셋을 제공하는 것은 95%부터 99.5% 이상의 반도체 전사 이득을 증가시키는 갓을 나타낸다. Figure 5 is, under these conditions of the experiment, providing the front end of the offset 50㎛ represents a 99.5% or more to increase the freshly semiconductor transfer gain 95%.

이 공정을 뒷받침하는 물리적 메카니즘을 더 이해하기 위하여, 유한요소 시뮬레이션(finite element simulation)이 수행된다. In order to better understand the physical mechanisms to support this process, it is performed FEM simulation (finite element simulation). 도 6a는 단일 프린팅 포스트의 박리를 연구하기 위해 사용된 모델의 개략적인 도면을 나타낸다. Figure 6a shows a schematic diagram of a model used to study the release of the single printing post. 전단 오프셋(50) 및 균일한 힘(801)은 스탬프의 프린팅 힘과 수신 기판(30) 사이의 전개 접촉 인터페이스(evolving contact interface)(500)로 프린팅 포스트(70)를 가지는 탄성 중합체 레이어(202)에 접촉되는 리지 스탬프 레이어(201)에 적용된다. Print offset 50 and a uniform force (801) is expanded the contact interface between printing force and a receiving board (30) of the stamp (evolving contact interface) the elastomer layer (202) having a printing post 70 to 500 is applied to the ridge stamp layer 201 is in contact with. 비 선형 힘 경계 조건은 시뮬레이션 소프트웨어에 의해 사용된 뉴턴 타입 반복 알고리즘(Newton-type iterative algorithms)의 수렴을 쉽게하기 위하여, 하위 경계 조건(low-order boundary condition)이 사용된다: Non-linear power boundary conditions in order to facilitate convergence of the Newton-type iterative algorithm (iterative Newton-type algorithms) used by the simulation software, a lower boundary conditions (low-order boundary condition) are used:

Figure 112011046060541-pct00001

이 경계 조건은 스탬프-기판 인터페이스에 존재하는 발데르발스(Van-der Walls) 및 단기 척력(short range repulsion force)을 정확히 설계하지는 않지만, 그럼에도 불구하고 박리 프린팅 포스트의 형태를 적당히 예측하기에는 충분하다. The boundary conditions stamps - does not exactly designed to baldereu Valls (Van-der Walls) and short repulsion (short range repulsion force) present in the substrate interface, and yet it is sufficient to appropriately predict the shape of the post-separation printing. 도 6b는 박리된 길이(610)를 가지는 인터페이스(500)의 일부로 (200um thick)스탬프 글래스 백킹 레이어에 적용된 10um의 전단 오프셋에 대한 기판으로부터 박리하는 프린팅 포스트(50um wide, 40um tall)의 경우에 대해 얻어진 시뮬레이션 실행의 스크린 샷 카피(screen shot copy)를 나타낸다. Figure 6b for the case of a printing post (50um wide, 40um tall) for peeling off from the substrate to shear the offset of 10um applied to the part of having a 610 exfoliated length interface (500) (200um thick) stamp glass backing layer It shows a screen shot of a copy of the resulting simulation run (screen shot copy).

시뮬레이션 결과의 분석은 여기에 기술된 전단 오프셋 박리 공정이 2개의 다른 측면에 관하여 효과적인 것을 나타낸다. Analysis of the simulation result has a front end offset stripping process described herein shows that effective with respect to the two other side. 첫 번째로, 전단 오프셋은 박리 비율, 특히 타겟 또는 수신 기판으로부터 스탬프 프린팅 포스트의 박리 비율을 제어하기 위한 효과적인 공정이다. First, the front end offset is an effective process for controlling the release rate of the printing stamp from the post-separation ratio, in particular the target or receiving substrate. 도 7b는 스탬프 글래스 백킹 레이어에 적용된 전단 오프셋의 작용으로서 스탬프 프린팅 포스트 박리 비율비(rate ratio)의 변화를 나타낸다. Figure 7b shows the change of the post-printing stamp separation rate ratio (rate ratio) as a function of shear applied to the stamp offset glass backing layer. "박리 비율비"는 스탬프 글래스 백킹 레이어의 수직 변위 당 앞의 포스트 박리의 수평 변위에 관련된다. "Non-separation rate" is related to the horizontal displacement of the front of the post-peeling per vertical displacement of the stamp glass backing layer. 이들 인실리코 결과는 스탬프 글래스 백킹에 전단 오프셋의 적용이 스탬프 프린팅 포스트 박리 비율의 실질적인 감소와, 스탬프를 박리하기 위해 요구된 에너지에 상응하는 감소를 야기하는 것을 나타낸다(도 7a 참조). These persons Rico results indicate that cause a substantial reduction of the shear applied to the offset printing stamp post detachment ratio of the stamp and glass backing, a corresponding reduction in the energy required to peel off the stamp (see Fig. 7a). 더 느리고 안정된 스탬프 박리 비율은 일반적으로 대부분의 면에 더 높은 프린팅 이득을 낳는다. The slow and steady rate stamp separation generally leads to higher gain most of the printing surface. 그러나, 전단 오프셋의 적용은, 전단 오프셋을 적용하지 않는 종래의 기술과 비교하여 프린팅 이득의 손실 없이, 수행된 더 높은 박리 비율을 고려한다. However, the application of shear is offset, as compared with the conventional technique that does not apply the offset front end allows for a higher separation rate to perform, without any loss of print gain.

비록, 스탬프가 낮은 과피율(peel rate)로 박리되어도, 일반적으로 플라스틱 기판에 대항하는 면, 특히 초-평탄(ultra-smooth)하지 않는 이들 면에 대해 높은 전사 프린팅 이득을 얻는 것은 어렵다. Although, even if the separation by stamping a low rate peel (peel rate), general surfaces, in particular against the second plastic substrate, it is difficult to obtain a flatness (ultra-smooth) transfer printing to high gain on those surfaces that do. 여기에 기술된 "전단" 방법은 프린팅 이득을 상당히 향상시키고, 타겟 기판으로부터 프린팅 포스트를 분리하기 위해 요구된 에너지가 최소화될 수 있다(도 7a 참조). The "front end" method described herein was significantly improve the printing gain, the required energy can be minimized in order to remove the post-printing substrate from the target (see Fig. 7a). 이 에너지의 중요한 부분은 변형된 스탬프 프린팅 포스트에서 기계적 피로 에너지(strain energy)로서 저장된다. An important part of the energy is stored as energy mechanical fatigue (strain energy) in the altered post stamp printing. 도 7a는 스탬프 글래스 백킹에 적용된 전단 오프셋의 작용으로서 스탬프 프린팅 포스트를 박리하기 위해 일반화된 에너지의 변화를 나타낸다. Figure 7a shows the change of the energy generalized to peel the stamp printing post as a function of shear offset applied to the glass backing stamp. 이 에너지는 스탬프 프린팅 포스트와 칩렛 사이의 인터페이스에서 경계 힘에 의해 행해진 작업을 통합함으로써 얻어진다. This energy is obtained by integrating the operations performed by the boundary strength at the interface between the post and the stamp printing chipret. 이들 인실리코 결과는 점착의 작업의 최소화가 전사 프린팅 이득의 실험적으로 관측된 증진에 대해 책임지는 것을 제안한다. These results suggest that persons Rico responsible for the increase is minimized in the operation of the adhesive observed experimentally the transfer printing gain.

높은 전사 프린팅 이득을 얻기 위하여, 전사 프린팅 스탬프의 일정한 박리 비율을 유지하는 것이 요구된다. In order to obtain a high gain transfer printing, it is required to maintain a constant peeling rate of transfer printing stamp. 복합 스탬프가 타겟 기판으로부터 박리될 때, 유한요소 시뮬레이션은 스탬프 박리 비율의 변화를 분석하기 위해 수행된다. When a composite stamp to be taken off from the target substrate, a finite element simulation is performed in order to analyze the change in the peel rate stamp. 도 8a는 플랫 전사면 결합구조에 대한 박리를 연구하기 위해 사용된 스탬프 시스템의 개략적인 도면이다. Figure 8a is a schematic view of a stamping machine used to study the release of the flat transfer surface bonded structure. 동일한 비 선형 힘 경계조건은 리지 백킹 레이어(201)와 타겟 기판 수신면(30)에 접속된 탄성 중합체 레이어(202)의 외측 면에 스탬프 전사면 사이의 전개 접촉 인터페이스(500)를 설계하기 위해 사용된다. Identical non-linear power boundary conditions are used to design the ridge backing layer 201 and the target substrate susinmyeon 30, the elastic development contact interface 500 between the stamp transfer surface to the outer surface of the polymer layer 202 is connected to the . 스탬프 글래스 백킹 레이어(201)의 외측 에지(803)는 강요된 위치 경계조건(forced position boundary condition)(Δx=0, Δz)을 받는다. The outer edge 803 of the stamping glass backing layer 201 is subjected to the forced position boundary conditions (forced position boundary condition) (Δx = 0, Δz). 균일한 압력(예를 들어, 단위 면적당 힘(801))은 스탬프의 상면(예를 들어, 리지 백킹 레이어의 상면)에 적용된 공기력의 작용을 시뮬레이팅하는, 복합 스탬프 글래스 백킹(적용된 힘(801)에 상응하는)의 상면(40)에 적용된다. A uniform pressure (for example, the force per unit area 801) is stamped upper surface to simulate the action of the aerodynamic forces, the composite stamp glass backing (applied power (801 applied to (e.g., the upper surface of the ridge backing layer) of a) to be applied to the upper surface 40 of the corresponding). 이 연구는 스탬프 박리 전 연속적인 변화를 얻기 위해 어떠한 릴리프 특징이 없는 복합 스탬프(예를 들어, 플랫 전사면)에 대해 처리된다. The study is run for a composite stamp (e. G., A flat transfer surface) without any relief features to obtain separation around the stamp continuous change. 또한, 이 특정한 상황은 분석을 단순화하고 컴퓨터 모델 메시(mesh)의 복잡성을 감소시킨다. In addition, the specific situation simplifies the analysis and reduce the complexity of the computer model mesh (mesh). 도 8b는 기판 수신면(30)으로부터 박리하는(610) 도 8a의 복합 스탬프의 코드화된 플롯(coded plot)을 나타낸다. Figure 8b shows a plot (plot coded) encoding of the composite stamp of Figure 8a (610) for peeling off from the substrate susinmyeon 30. 스탬프 변형은 기판(30)으로부터 박리된(610) 스탬프 영역의 형태를 강조하기 위한 인자(100)에 의해 확대된다. Stamp deformation is enlarged by a factor 100 to emphasize the shape of the peeled 610 stamp area from the substrate (30). 설계된 복합 스탬프는: 100㎜의 폭, 200um의 글래스 백킹 두께, 200um의 탄성 중합체 레이어 두께를 갖는다. Designed composite stamps comprising: a 100㎜ width, glass backing thickness of 200um, and has an elastomer layer thickness of 200um. 이 특정한 경우에서, 스탬프 에지(803)는 타겟 기판(30)으로부터 수직으로 100㎛ 움직이도록 힘을 받는다. In this particular case, the stamp edge 803 is forced so 100㎛ move vertically from the target board 30. 0.5kPa의 균일한 압력이 복합 스탬프 글래스 백킹 상면(40)에 적용된다. A uniform pressure of 0.5kPa is applied to the glass backing composite stamp upper surface 40. The

공기력의 영향과 스탬프의 박리에 스탬프 글래스 백킹 에지의 수직 이동을 분리하기 위해 2개의 다른 파라메틱 시뮬레이션이 처리된다. The two different parametric simulation is processed to remove the vertical movement of the stamp glass backing edge to the peeling effect of the aerodynamic forces and stamping. 첫 번째로, 스탬프 글래스 백킹 외측 에지(803)는 Z-오프셋 위치(타겟 기판(30)으로부터 100㎛ 수직 분리)에서 유지되고, 글래스 백킹에 적용된 공기력은 5kPa에서 0.5kPa로 점진적으로 감소된다. First, the stamp glass backing outer edge 803 is held in the offset position Z- (100㎛ vertically separated from the target substrate 30), aerodynamic forces applied to the glass backing is gradually reduced from 0.5kPa to 5kPa.

도 9a는 적용된 공기 압력의 작용으로서 스탬프 적층 에지 길이(801)(도 8b 참조)의 변화를 나타낸다. Figure 9a is stamped laminate edge as a function of air pressure applied Length 801 shows the change (see Fig. 8b). "적층된 에지 길이"는 타겟 또는 수신 기판(30)과 등각 접촉에서의 스탬프의 길이와 관련된다. "The laminate edge length" is related to the length of the stamp in the target or the receiving substrate 30 and the conformal contact. 전단 오프셋 프린팅의 공정 동안, 스탬프가 수신 기판으로부터 수직으로 제거될 때 적층된 에지 길이는 전사의 초기에 최대에서 제로로 감소한다. During the process of the front end offset printing, the laminate edge length when the stamp is removed vertically from the receiving substrate is reduced to a maximum at the zero at the beginning of the transfer. 이들 결과는, 적용된 공기 압력이 1kPa 아래로 떨어질 때 스탬프 적층 에지 길이가 빠르게 감소하는 것을 나타낸다. These results, the applied air pressure shows that the stamp laminate edge length decreases rapidly when falls below 1kPa. 따라서, 박리 비율로부터 스탬프 웨팅(wetting)의 갑작스런 변화를 피하기 위한 박리 단계 동안 복합 스탬프에 잔여 공기 압력의 일부 레벨을 유지하는 것이 바람직하다. Therefore, it is desirable to maintain some level of residual air pressure in the composite stamp for the separation step in order to avoid a sudden change of the stamp wetting (wetting) from the separation ratio. 도 9a에서, 글래스 백킹에 적용된 공기 압력은 일정하게(0.5kPa) 유지되고 스탬프 글래스 백킹 외측 에지(803)는 수직방향으로 타겟 기판으로부터 떨어져 점진적으로 이동된다. In Figure 9a, the air pressure applied to the glass backing is constant (0.5kPa), it maintained and stamping glass backing outer edge 803 is moved progressively away from the target substrate in the vertical direction.

도 9b는 스탬프 글래스 백킹 외측 에지 수직 변위(수신 기판면과 관련)의 작용으로서 스탬프 적층 제이 길이(801)의 변화를 나타낸다. Figure 9b shows a glass stamp backing outer edge transition of the vertical displacement (the receiving surface and the substrate related) stamping laminate second length (801) as a function of. 이들 결과는 스탬프 적층 에지 길이가 기판으로부터 떨어져 글래스 백킹 외측 에지의 초기 이동 동안 빠르게 감소하는 것을 나타낸다. These results indicate that the decrease rapidly during the initial movement of the glass backing outer edge stamped laminate edge length away from the substrate. 따라서, 박리 비율로부터 스탬프 웨팅의 갑작스런 변화를 피하기 위한 초기의 박리 단계 동안 복합 스탬프에 보다 높은 공기력을 유지하는 것이 바람직하다. Therefore, it is desirable to maintain a high aerodynamic forces than the composite stamp for initial separation step in order to avoid a sudden change of the stamp from the wetting peel rate. 이것은 스탬프의 상면, 특히, 초기 최대 값에서 감소하는 리지 백킹 레이어의 상면에 시간-변화 압력을 적용하기에 유익할 수 있다는 것을 제안한다. This time in the top surface of the ridge backing layer decreases from the top surface, in particular, the initial maximum value of the stamp proposes that it can be beneficial to apply a pressure change.

요컨대, 이들 인실리코 결과는 복합 스탬프 박리 비율에 걸쳐 보다 좋고 더 정확한 제어를 유지하기 위해, 박리 사이클의 초기에서 복합 스탬프 백킹에 적용된 공기 압력을 제어하고 박리 사이클의 끝에서 스탬프 글래스 백킹 외측 에지의 수직 이동을 제어하는 것이 바람직하다는 것을 제안한다. In other words, those persons Rico results vertical end stamp glass backing outer edge in order to maintain a more accurate control better than over a composite stamp separation ratio, controlling the air pressure applied to the composite stamp backing at the beginning of the stripping cycle and the peeling cycle It suggests that it is desirable to control the movement. 적용된 공기 압력과 외측 에지 수직 이동이 정확히 조절되면, 고정되고 일정한 스탬프 박리 비율이 얻어질 수 있고, 그것에 의해 전사 프린팅 이득에서 수반하는 향상으로 사실상 일정한 박리 비율을 얻을 수 있다. When the applied air pressure and the outside edge of vertical movement is precisely controlled, there is a fixed and predetermined stamp separation rate can be obtained, it is possible to obtain a substantially constant ratio to the separation improving accompanying gain in the transfer printing by it.

도 10a 및 도 10b는 스탬프 박리 사이클 동안 공기 압력 및 수직 변위를 조절하거나 최적화하는 전형적인 프로토콜이고, 여기에서 공기 압력(도 10a)과 스탬프 에지 수직 분리(도 10b)는 시간(t=0, 박리 사이클의 시작; t=1 박리 사이클의 끝)에 걸쳐 바뀐다. Figs. 10a and 10b is an exemplary protocol for controlling the air pressure and a vertical displacement, or optimized for a stamp separation cycle, air pressure, here (Fig. 10a) and the stamp edge vertically separate (FIG. 10b) is the time (t = 0, the peeling cycle of starting; t = change over the end of the first separation cycle). 박리 사이클의 제 1부분 동안, 스탬프 글래스 백킹에 적용된 공기 압력은 급격히 감소되고, 스탬프 외측 에지는 고정된 Z 위치에서 유지된다. During a first part of the release cycle, the air pressure applied to the glass backing stamp is rapidly decreased, seals the outer edge is held in a fixed position Z. 박리 사이클의 제 2부분 동안, 스탬프 글래스 백킹에 적용된 공기 압력은, 비교적 낮은 값으로, 일정하게 유지되고, 스탬프 외측 에지는 로그 방정식(logarithm equation)에 따라 타겟 기판으로부터 떨어져 수직으로 이동된다. During a second part of the release cycle, the air pressure applied to the stamp glass backing, a relatively low value, is kept constant, seals the outer edges are moved vertically away from the target substrate according to the equation log (equation logarithm). 도 10c는 스탬프 적층 길이의 시간에 따른 변화를 나타낸다. Figure 10c shows the change with time of the stamp stack length. 선형 플롯(linear plot)은 박리 비율이 사실상 일정하다는 것을 나타낸다. Linear plot (linear plot) shows that the separation rate substantially constant. 이들 결과는 안정된 스탬프 박리 비율이 파라미터, 예를 들어 스탬프의 상면에 압력 및 수직 분리 거리 을 시간에 걸쳐 선택적으로 변화시킴으로써 획득될 수 있다는 것을 나타낸다. These results indicate that stable stamp separation ratio parameter, such as can be obtained by selectively changing over time the pressure and the vertical distance separating the top surface of the stamp.

이 출원을 통한 모든 참조, 예를 들어 발행되거나 등록된 특허 또는 동등한 것을 포함하는 특허 문서; All through this application refer to, for example, patent documents or issued patents including those or the equivalent; 특허 출원 공개물(patent application publications); Patent application publications (patent application publications); 및 비-특허 논문 문서 또는 다른 소스 자료;는 이 문서에 의해, 참조로서 각각 포함되는 것처럼, 그들 전체로서 여기에 참조로서 포함되고, 구체화되고, 각 참조의 범위는 이 출원의 명세와 적어도 일부에서 상반하지 않는다(예를 들어, 부분적으로 상반하는 참조는 참조의 부분적으로 상반하는 부분을 제외하면 참조로서 포함된다). And non-patented paper documents or other source material; are as contained respectively as a reference, by this document is incorporated herein by reference as their whole being materialized, and the scope of each reference is at least a part of the specification of this application no contrary (see, for example, to partially contrary to is incorporated by reference except for the part contrary to the part of the reference).

여기에 사용된 용어 및 표현은 설명의 용어로서 사용되고 제한되지 않으며, 보여지고 설명된 특징의 동등한 것이나 그것의 부분을 제외하는 이러한 용어 및 표현으로 사용할 목적은 없지만, 다양한 수정이 청구된 발명의 범위 내에서 가능하다는 것이 고려된다. The terms and expressions used in is not limited to being used as terms of description, would show equivalence of the features described is not the purpose of use as such terms and expressions to exclude a part of it, various modifications scope of the claimed invention in it is possible in are considered. 따라서, 본 발명이 바람직한 실시예에 의해 구체적으로 기술되어 있다 하여도, 바람직한 실시예 및 여기에 기술된 개념의 선택 특징, 수정 및 변화가 당업자에 의해 의지될 수 있고, 이러한 수정 및 변화는 첨부된 특허청구범위에 의해 정의된 바와 같이 이 발명의 범위 내에서 고찰되는 것으로 이해될 수 있다. Thus, even if there is the present invention is specifically described by the preferred embodiment, the preferred embodiment and have the selected features, modification and variation of the concepts described herein can be relied by those skilled in the art, such modifications and variations are attached as defined by the claims it can be understood to be consider within the scope of this invention. 여기에 제공된 상세한 실시예는 본 발명의 유익한 실시예의 예시이고, 본 발명이 본 명세서 이전에 설정된 장치, 장치 요소, 방법 단계의 많은 변화를 이용하여 수행될 수 있는 당업자에 의해 명확해질 것이다. Detailed examples provided herein will be apparent by those skilled in the art that can be performed with a beneficial embodiment is illustrated, apparatus, device elements, many variations of the method steps previously set to which the present invention the specification of the present invention. 당업자에 의해 명확해짐으로써, 본 방법을 위해 유용한 방법 장치는 많은 수의 임의의 조합 및 공정 요소 및 단계를 포함할 수 있다. As becomes apparent by those skilled in the art, useful apparatus for the method may include any combination and number of elements and process steps.

치환가능한 그룹이 여기에 기술될 때, 그 그룹 및 서브 그룹의 모든 개별 멤버가 따로따로 기술되는 것으로 이해될 것이다. When the group is optionally substituted as described herein, all individual members of the group and sub-group is to be understood as being separate technology separately. 마쿠시(Markush) 그룹 및 다른 그룹핑이 여기에 사용될 때, 그룹 및 그룹의 모든 구성 및 서브 구성 가능성의 모든 개별 멤버가 명세서에 각각 포함되도록 한다. So that town comb (Markush) groups, and other groupings are included in each when used herein, groups, and any configuration and is herein, all individual members of the sub-configurability of the group.

여기에 기술되거나 예시된 구성 요소의 모든 형식 또는 결합은, 다른 언급이 없으면, 발명을 실행하기 위해 사용될 수 있다. Any type or combination of components described or exemplified herein, unless otherwise noted, and may be used to implement the invention.

범위가 명세서에 주어질 때마다, 예를 들어, 온도 범위, 사이즈 또는 거리 범위, 시간 범위, 또는 구성이나 농도 범위, 주어진 범위에 포함된 모든 개별 값뿐만 아니라, 모든 중간 범위 및 서브 범위는 명세에 포함되도록 한다. Each time the range is given in the specification, for example, temperature, size or distance range, time range, or the configuration or concentration range, as well as all individual values ​​included in a given range, all intermediate ranges and sub-ranges are included in the specification such that. 여기의 명세서에 포함된 어떠한 서브 범위 또는 범위 또는 서브 범위에서의 개별 값은 여기의 특허청구범위로부터 배척될 수 있다. Individual values ​​in a range or any sub-range or sub-ranges included in the specification of this can be rejected from the claims herein.

명세서에 언급된 모든 특허 및 간행물은 발명이 속하는 분야에서 숙련된 기술의 레벨을 나타낸다. All patents and publications mentioned in the specification are indicative of the level of skill in the art to which this invention pertains. 여기에 인용된 참조는 그들의 공표 또는 제출 날짜로서 기술의 상태를 나타내도록 그들 전체에 참조로 여기에 구체화되고 이 정보는 필요하다면, 종래 기술에 있는 특정한 실시예를 제외하여 여기에 채용되어 질 수 있게 한다. Here the reference cited is embodied here as a reference in their entirety to indicate the state of the art as the date of their publication or submission if necessary this information, except for the specific embodiments in the prior art, able to be employed here do. 예를 들어, 내용의 구성 요소가 청구되면, 허가 명세서가 여기에 인용된 참조에 제공되는 합성을 포함하는, 출원자의 발명에 종래 기술에 알려지고 이용가능한 합성이 여기의 내용의 구성에 포함되도록 하는 것으로 이해될 수 있다. For example, such that when the components of the information charges, permit specification is synthesizable known in the art to the invention of the applicant, including the synthesis provided in the cited references used herein are included in the configuration of the contents of this that can be understood.

여기에 사용된 바와 같이, "포함(comprising)"은 "포함(including)", "내포(containing)", 또는 "특색을 이루는(characterized by)"과 동일한 뜻이고, 포함하거나 제약을 두지 않으며 부가, 재인용된 요소 또는 방법 단계를 제외시키지 않는다. As used herein, "including (comprising)" is not only "includes (including)", "pose (containing)", or the same meaning, and includes or constraints and "forming a characteristic (characterized by)" added It does not exclude the recited elements or method steps. 여기에 사용된 바와 같이, "구성하는(consisting of)"은 청구항 요소에서 특정되지 않은 어떠한 요소, 단계, 또는 성분을 제외한다. Here, the "configuration (consisting of) that" As used should exclude any element, step, or ingredient not specified in the claim element. 여기에 사용된 바와 같이, "기본적으로 구성하는(consisting essentially of)"은 특허청구범위의 기본 및 새로운 특징에 실질적으로 영향을 주지 않는 물질 또는 단계를 제외시키지 않는다. Herein, "(consisting essentially of) which consists of a basic" as used does not exclude materials or steps that do not materially affect the basic and novel features of the claims. 각각의 경우에서, 어떠한 용어 "포함", "기본적으로 구성하는" 및 "구성하는"은 다른 2개의 용어 중 어느 한쪽으로 대체될 수 있다. "Configuring by default" in each case, any term "including", and "a configuration" may be replaced with either of the other two terms one. 여기에 설명적으로 기술된 발명은, 여기게 구체적으로 설명되지 않은 어떠한 요소 또는 요소들, 한정 또는 한정들이 없을 경우에 적절히 실행될 수 있다. This descriptive the invention described in the are, yeogige can be appropriately executed on any element or elements that are not described in detail, in the case are not limited or restricted.

이러한 물질 및 방법과 기능적으로 동등한 알려진 모든 기술은 이 발명에 포함되도록 하게 한다. Such materials and methods, and any technique known functional equivalent is to be included in this invention. 사용된 용어 및 표현은 설명의 용어로서 사용되고 제한되지 않으며, 보여지고 설명된 특징의 동등한 것이나 그것의 부분을 제외하는 이러한 용어 및 표현으로 사용할 목적은 없지만, 다양한 수정이 청구된 발명의 범위 내에서 가능하다는 것이 인식된다. The terms and expressions used is not limited to being used as terms of description, would show equivalence of the features described are for use with such terms and expressions to exclude a part of it is not, possible within the scope of the invention various modifications claimed it is recognized that. 따라서, 본 발명이 바람직한 실시예 및 임의의 특징에 의해 구체적으로 설명되어 있다 하여도, 여기에 설명된 개념의 선택 특징, 수정 및 변화가 당업자에 의해 의지될 수 있고, 이러한 수정 및 변화는 첨부된 청구범위에 의해 정의된 바와 같이 이 발명의 범위 내에서 고찰되는 것으로 이해될 수 있다. Thus, even if this is invention is described in detail by preferred embodiments and optional features, here the concept of selection of the features described, and that modifications and changes can be relied by those skilled in the art, such modifications and variations are attached as defined by the claims it can be understood to be consider within the scope of this invention.

Claims (33)

  1. 전사 가능한 반도체 소자를 프린팅 하는 방법에 있어서, A method for printing a transferable semiconductor element,
    a) 반도체 소자가 지지되고, 상기 반도체 소자를 적어도 부분적으로 접촉하는 릴리프 특징(relief feature, 양각현상)의 3차원 패턴을 포함하는 전사면(transfer surface)을 가지는 탄성중합체 스탬프(elastomeric stmap)를 제공하는 단계; a) providing a semiconductor element is being supported, the relief feature (relief feature, an elastomeric stamp (elastomeric stmap) having a transfer surface (transfer surface) comprising a three-dimensional pattern of the emboss effect) that contacts the semiconductor element, at least in part, the method comprising;
    b) 수신면(receiving surface)을 가지는 기판을 제공하는 단계; b) providing a substrate having a susinmyeon (receiving surface);
    c) 상기 탄성중합체 스탬프의 전사면이 지지하는 상기 반도체 소자와 상기 수신면 사이의 등각 접촉(conformal contact)하고, 그것에 의해 상기 수신면에 상기 반도체 소자의 적어도 일부분의 접촉을 수립하는 단계; c) the conformal contact (conformal contact) between the semiconductor device and to transfer surface is supported by the elastomeric stamp and the susinmyeon, thereby establishing contact between at least a portion of said semiconductor element to said susinmyeon;
    d) 상기 탄성중합체 스탬프를 상기 수신면에 대한 수평거리만큼 오프셋하고(offsetting), 그것에 의해 상기 전사면 또는 상기 수신면으로부터 상기 반도체 소자를 분리하지 않고 적어도 일부분의 상기 릴리프 특징의 패턴에 기계적 변형(mechanical deformation)을 발생시키는 단계; d) mechanical deformation of the pattern of the relief features of at least a portion without separating the semiconductor element to the elastomeric stamp the offset by a horizontal distance on susinmyeon and (offsetting), from the transfer surface or the susinmyeon by it (mechanical deformation ) generating a; And
    e) 상기 수신면으로부터 상기 스탬프를 분리하고, 그것에 의해 상기 수신면에 상기 반도체 소자를 프린팅하는 단계;를 포함하고, Includes,; e) thereby separating the stamp from the susinmyeon the step of printing the semiconductor element to the susinmyeon
    상기 오프셋하는 단계는, Wherein the offset is
    상기 반도체 소자를 지지하는 상기 탄성중합체 스탬프의 전사면을 상기 기판에 대해 이동시키지 않고, 상기 릴리프 특징의 상부 부분을 상기 기판에 대해 이동시키며, 상기 릴리프 특징의 상부는 수직 거리만큼 상기 탄성중합체 스탬프의 전사면으로부터 분리되는 것을 특징으로 하는 전사 가능한 반도체 소자를 프린팅 하는 방법. Without moving against the transfer surface of the elastomeric stamp for supporting the semiconductor element to the substrate, moves to the upper portion of the relief feature on the substrate, an upper portion of the relief features are vertical the elastomeric stamp by a distance method for printing a transferable semiconductor device being separated from the transfer surface.
  2. 제 1 항에 있어서, According to claim 1,
    상기 등각 접촉 단계는 상기 탄성 중합체 스탬프의 상면에 공기력(air pressure)을 적용하여 수립되는 것을 특징으로 하는 전사 가능한 반도체 소자를 프린팅 하는 방법. The conformal contact step is for printing a transferable semiconductor device characterized in that the aerodynamic forces established by applying the (air pressure) to a top surface of the elastomeric stamp.
  3. 제 1 항에 있어서, According to claim 1,
    상기 오프셋하는 단계는 상기 탄성 중합체 스탬프에 면내 변위(in plane displacement)를 적용하는 단계를 포함하는 것을 특징으로 하는 전사 가능한 반도체 소자를 프린팅 하는 방법. Wherein the offset is a method for printing a transferable semiconductor device comprising the step of applying an in-plane displacement (displacement in plane) to the elastomer stamp.
  4. 제 3 항에 있어서, 4. The method of claim 3,
    상기 면내 변위는 5㎛이상 100㎛이하인 상기 수신면에 관하여 상기 탄성 중합체 스탬프의 상면 수평 변위를 포함하는 것을 특징으로 하는 전사 가능한 반도체 소자를 프린팅 하는 방법. Method for printing a transferable semiconductor device characterized in that it comprises a top horizontal displacement of the elastomeric stamp with respect to the in-plane displacement is less than the 5㎛ 100㎛ susinmyeon.
  5. 제 2 항에 있어서, 3. The method of claim 2,
    상기 분리 단계는 상기 스탬프 상면에 적용된 상기 공기력을 감소시키는 단계를 포함하는 것을 특징으로 하는 전사 가능한 반도체 소자를 프린팅 하는 방법. The separation step is for printing a transferable semiconductor device comprising the step of reducing the aerodynamic forces applied to the upper surface of the stamp.
  6. 제 1 항에 있어서, 상기 탄성 중합체 스탬프는, The method of claim 1 wherein the elastomeric stamp,
    a) 상기 전사면에 마주하는 상면을 가지는 탄성 중합체 레이어(elastomeric layer); a) the elastomer layer (elastomeric layer) having an upper surface facing the transfer surface; And
    b) 저면을 가지는 리지 백킹 레이어(rigid backing layer)를 더 포함하되, b) further comprising: a backing layer (rigid backing layer) having a ridge bottom face,
    상기 저면은 상기 탄성 중합체 레이어 상면에 인접하여 위치되는 것을 특징으로 하는 전사 가능한 반도체 소자를 프린팅 하는 방법. The bottom surface is a printing method of transferring a semiconductor element capable of being positioned adjacent the upper surface of the elastomeric layer.
  7. 제 6 항에 있어서, 7. The method of claim 6,
    상기 탄성 중합체 스탬프는 상기 리지 백킹 레이어에 실시 가능하게 접속된 강화 레이어(reinforcement layer)를 더 포함하되, The elastomeric stamp is further comprising a reinforcing layer (reinforcement layer) embodiment can be connected to the ridge backing layer,
    상기 강화 레이어는 상기 전사면 상에 상기 릴리프 특징의 적어도 일부분과 수직으로 일치하는 개구(opening)를 가지는 것을 특징으로 하는 전사 가능한 반도체 소자를 프린팅 하는 방법. The enhancement layer is method for printing a transferable semiconductor device characterized by having an opening (opening) matched at least in part perpendicular to the relief feature on the transfer surface.
  8. 제 1 항에 있어서, According to claim 1,
    건조 전사 프린팅 기구(dry transfer printing tool)에 상기 탄성 중합체 스탬프를 장착하는 단계를 더 포함하고, The dry transfer printing mechanism (dry transfer printing tool), and further comprising the step of mounting the elastomeric stamp,
    상기 오프셋 단계는 상기 건조 전사 프린팅 수단에 면내 변위를 적용하고, 그것에 의해 상기 릴리프 특징의 적어도 일부분의 기계적 변형을 발생시키는 것을 특징으로 하는 전사 가능한 반도체 소자를 프린팅 하는 방법. The offset printing step is that the transferable semiconductor device, comprising a step of generating a mechanical deformation of at least a portion of the relief characterized by it and apply the in-plane displacement on the dry transfer printing method.
  9. 제 8 항에 있어서, The method of claim 8,
    상기 장착된 스탬프의 상면에 압력을 적용하는 단계를 더 포함하고, 그것에 의해 상기 스탬프와 상기 수신면 사이의 투영 접촉을 수립하는 것을 특징으로 하는 전사 가능한 반도체 소자를 프린팅 하는 방법. Further comprising the step of applying pressure to the upper surface of the mounted stamp, and printing a transferable semiconductor device, characterized in that the establishment of a contact between the stamp and the projection susinmyeon by it.
  10. 제 9 항에 있어서, 10. The method of claim 9,
    상기 스탬프는 상기 수신면에 관하여 수직방향으로 상기 탄성 중합체 스탬프에 장착된 상기 전사 프린팅 수단을 움직임으로써 상기 수신면으로부터 분리되는 것을 특징으로 하는 전사 가능한 반도체 소자를 프린팅 하는 방법. The stamp method for printing a transferable semiconductor device being separated from the susinmyeon by moving the said transfer printing means mounted to the elastomeric stamp in a vertical direction with respect to the susinmyeon.

  11. 제 10 항에 있어서, 11. The method of claim 10,
    상기 압력은 상기 수신면으로부터 상기 스탬프를 분리하는 상기 수직방향 움직임 동안 변화하는 것을 특징으로 하는 전사 가능한 반도체 소자를 프린팅 하는 방법. The pressure method of printing a transferable semiconductor device characterized in that the changes during the vertical movement to separate the stamp from the susinmyeon.
  12. 제 11 항에 있어서, 12. The method of claim 11,
    상기 압력은 최대값으로부터 최소값으로 감소시키고, 상기 최대값은 4kPa 내지 10kPa 사이이고, 상기 최소값은 0kPa 내지 2kPa인 것을 특징으로 하는 전사 가능한 반도체 소자를 프린팅 하는 방법. The pressure was reduced to the minimum value from the maximum value, it is between the maximum value of 4kPa to 10kPa, the minimum value of the transfer printing method for the semiconductor element as possible, characterized in that 0kPa to 2kPa.
  13. 제 12 항에 있어서, 13. The method of claim 12,
    상기 압력은 비율(rate)을 감소시키고, 상기 수직방향 움직임 비율은 상기 수신면으로부터 상기 릴리프 특징의 박리 비율(delamination rate)을 제공하도록 선택되고, 상기 릴리프 특징의 박리 비율(delamination rate)은 박리 사이클에 걸쳐 평균 비율로부터 10% 이하로 변화하는 비율인 것을 특징으로 하는 전사 가능한 반도체 소자를 프린팅 하는 방법. The pressure decreases the ratio (rate), the vertical movement rate is selected to provide the release rate (delamination rate) of the relief features from the susinmyeon, stripping ratio (delamination rate) of the relief feature on the peeling cycle from the average rate over the rate that varies less than or equal to 10% method for printing a transferable semiconductor device according to claim.
  14. 제 1 항에 있어서, According to claim 1,
    상기 릴리프 특징은 복수의 포스트(post)를 더 포함하는 것을 특징으로 하는 전사 가능한 반도체 소자를 프린팅 하는 방법. The relief features are methods for printing a transferable semiconductor device further comprising a plurality of posts (post).
  15. 제 14 항에 있어서, 15. The method of claim 14,
    상기 복수의 포스트는 1% 내지 25%의 범위로부터 선택된 상기 전사면 상에 접촉 영역 단편(contacting area fraction)을 가지는 것을 특징으로 하는 전사 가능한 반도체 소자를 프린팅 하는 방법. The plurality of posts is a method for printing transferable semiconductor device characterized by having a contact region fragment (contacting area fraction) on the transfer surface is selected from the range of 1% to 25%.
  16. 제 15 항에 있어서, 상기 릴리프 특징은, The method of claim 15, wherein said relief feature,
    상기 포스트 사이의 산재된 복수의 고정 특징(stabilization feature);을 더 포함하고, And further comprising; a plurality of the scattered fixed characteristics (stabilization feature) between the post
    상기 고정 특징은 상기 포스트의 접촉 영역보다 작은 접촉 영역을 가지는 것을 특징으로 하는 전사 가능한 반도체 소자를 프린팅 하는 방법. The fixing method is characterized in that the printing transferable semiconductor device, characterized in that having a smaller contact area than the contact area of ​​the post.
  17. 제 1 항에 있어서, According to claim 1,
    상기 반도체 프린팅은 전사 프린팅 산출량을 제공하고, The semiconductor printing service and transfer printing output,
    상기 산출량은, The yield was,
    a) 접착물의 얇은 레이어로 코팅된 수신면에 대한 99.5%이상이거나, a) or at least 99.5% for the coated with a thin layer of water adhered susinmyeon,
    b) 1mm/s 이상의 스탬프 박리 비율에 대한 99.5%이상인 것을 특징으로 하는 전사 가능한 반도체 소자를 프린팅 하는 방법. b) method for printing a transferable semiconductor device of not less than 99.5% for 1mm / s or more stamp separation ratio.
  18. 제 1 항에 있어서, According to claim 1,
    a) 상기 스탬프와 상기 수신면을 광학적으로 정렬하는(aligning) 단계; a) (aligning) the step of optical alignment with the stamp and the susinmyeon;
    b) 상기 수신면으로부터 100㎛이하의 수직 분리 간격 내에 상기 반도체 소자를 위치시키는 단계; b) positioning the semiconductor device in a vertical separation below 100㎛ from the susinmyeon; And
    c) 상기 스탬프의 상면에 압력을 적용하고, 그것에 의해 상기 스탬프와 상기 수신면 사이의 투영 접촉을 수립하는 단계;를 포함하는 것을 특징으로 하는 전사 가능한 반도체 소자를 프린팅 하는 방법. Method for printing a transferable semiconductor device comprising: a; c) by it, and applying pressure to the top surface of the stamp, the method comprising: establishing a projected contact between the stamp and the susinmyeon.
  19. 제 18 항에 있어서, 19. The method of claim 18,
    상기 압력은 상기 스탬프 상면에 일정한 공기력의 사용에 의해 적용되는 것을 특징으로 하는 전사 가능한 반도체 소자를 프린팅 하는 방법. The pressure method of printing a transferable semiconductor device, characterized in that applied by the use of a certain aerodynamic forces to the upper surface of the stamp.
  20. 제 1 항에 있어서, According to claim 1,
    상기 릴리프 특징의 상기 패턴은 복수의 반도체 소자를 지지하는 것을 특징으로 하는 전사 가능한 반도체 소자를 프린팅 하는 방법. Method for printing a transferable semiconductor device, characterized in that for supporting the pattern has a plurality of semiconductor elements of the relief features.
  21. 제 1 항에 있어서, According to claim 1,
    상기 수신면은 접착물이 일부에만 도포된 것을 특징으로 하는 전사 가능한 반도체 소자를 프린팅 하는 방법. Susinmyeon the method of printing a transferable semiconductor device, it characterized in that the adhesive is applied only in part.
  22. 제 1 항에 있어서, According to claim 1,
    상기 분리 단계는 상기 스탬프 또는 상기 수신면에 수직 오프셋(vertical offset)을 적용함으로써 상기 수신면에 대해 상기 스탬프를 제거하는 단계를 포함하는 것을 특징으로 하는 전사 가능한 반도체 소자를 프린팅 하는 방법. The separation step is for printing a transferable semiconductor device comprising the step of removing the stamp relative to the susinmyeon by applying a vertical offset (vertical offset) to the stamp or the susinmyeon.
  23. 제 1 항에 있어서, 상기 오프셋 하는 단계는 2. The method of claim 1, wherein the offset is
    a) 상기 스탬프에 면내 변위를 적용하거나, a) applying an in-plane displacement on the stamp, or
    b) 상기 수신면에 면내 변위를 적용함으로써 제공되는 것을 특징으로 하는 전사 가능한 반도체 소자를 프린팅 하는 방법. b) method for printing a transferable semiconductor elements being provided by applying the in-plane displacement on the susinmyeon.
  24. 제 1 항에 있어서, According to claim 1,
    a) 상기 등각 접촉을 적어도 부분적으로 수립하도록 공기력을 적용하는 단계; a) applying an aerodynamic forces so as to establish the conformal contact, at least in part; And
    b) 상기 수신면으로부터 상기 스탬프를 수직으로 분리하는 단계;를 더 포함하고, And further comprising a,; b) separating the stamp vertically from the susinmyeon
    상기 공기력은 제 1 시간 간격에 걸쳐 변화하고 상기 수직 분리는 상기 제 1 시간 간격에 걸쳐 일정하게 유지되며, 상기 공기력은 상기 제 1 시간 간격에 겹치지 않는 제 2 시간 간격에 걸쳐 일정하게 유지되고, 상기 수직 분리가 상기 제 2 시간 간격 동안 증가하여, 상기 제 1 및 제 2 시간 간격에 걸쳐 평균 박리 비율에서 5% 이하로 편향하는 박리 비율을 유지하는 것을 특징으로 하는 전사 가능한 반도체 소자를 프린팅 하는 방법. The aerodynamic forces is the change over a first time interval and the vertical separation is maintained constant throughout the first time interval, the aerodynamic forces are kept constant throughout the second time interval does not overlap the first time intervals, the how the vertical separation to increase during the second time interval, printing a transferable semiconductor device, characterized in that for holding the release rate from the average peel rate to no more than 5% deflection across the first and second time intervals.
  25. 제 1 항에 있어서, According to claim 1,
    상기 탄성중합체 스탬프가 오프셋이 되지 않은 방법의 전사 수율에 비해, 상기 반도체 소자의 전사 수율을 향상시키는 것을 특징으로 하는 전사 가능한 반도체 소자를 프린팅 하는 방법. Method for printing a transferable semiconductor device, comprising a step of transcription as compared to the yield of the method the elastomeric stamp has not been offset, improves the yield of the transfer of the semiconductor element.
  26. 제 25 항에 있어서, 26. The method of claim 25,
    상기 오프셋이 되지 않은 전사 수율에 대비한 상기 전사 수율의 향상은 4%보다 큰 것을 특징으로 하는 전사 가능한 반도체 소자를 프린팅 하는 방법. To improve the yield of the transfer in preparation for transfer is not the offset printing, the yield of transferable semiconductor element is larger than 4%.
  27. 제 1 항에 있어서, According to claim 1,
    탄성중합체 스탬프 릴리프 특징에서의 기계적 변형은 탄성중합체 스탬프의 전사면으로부터 반도체 소자의 전사를 위해 초기 박리 에너지를 감소시키는 것을 특징으로 하는 전사 가능한 반도체 소자를 프린팅 하는 방법. Mechanical deformation of the elastomeric stamp relief feature is a method for printing transferable semiconductor device, comprising a step of reducing the initial peel energy for the transfer of the semiconductor element from the transfer surface of the elastomer stamp.
  28. 제 27 항에 있어서, 28. The method of claim 27,
    상기 초기 박리 에너지의 감소는 오프셋이 되지 않은 상기 탄성중합체 스탬프의 박리 에너지에 0.1 내지 0.8 배인 것을 특징으로 하는 전사 가능한 반도체 소자를 프린팅 하는 방법. The reduction in the initial peel energy method for printing a transferable semiconductor device, characterized in that 0.1 to 0.8 times the non-offset energy separation of the elastomer stamp.

  29. 삭제 delete
  30. 삭제 delete
  31. 삭제 delete
  32. 삭제 delete
  33. 삭제 delete
KR1020117014025A 2008-11-19 2009-11-19 Printing semiconductor elements by shear-assisted elastomeric stamp transfer KR101736722B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US11613608P true 2008-11-19 2008-11-19
US61/116,136 2008-11-19
PCT/US2009/065078 WO2010059781A1 (en) 2008-11-19 2009-11-19 Printing semiconductor elements by shear-assisted elastomeric stamp transfer

Publications (2)

Publication Number Publication Date
KR20110118616A KR20110118616A (en) 2011-10-31
KR101736722B1 true KR101736722B1 (en) 2017-05-17

Family

ID=42171366

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117014025A KR101736722B1 (en) 2008-11-19 2009-11-19 Printing semiconductor elements by shear-assisted elastomeric stamp transfer

Country Status (4)

Country Link
US (1) US8506867B2 (en)
EP (1) EP2351068A4 (en)
KR (1) KR101736722B1 (en)
WO (1) WO2010059781A1 (en)

Families Citing this family (116)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7927976B2 (en) * 2008-07-23 2011-04-19 Semprius, Inc. Reinforced composite stamp for dry transfer printing of semiconductor elements
US8877648B2 (en) 2009-03-26 2014-11-04 Semprius, Inc. Methods of forming printable integrated circuit devices by selective etching to suspend the devices from a handling substrate and devices formed thereby
US8261660B2 (en) * 2009-07-22 2012-09-11 Semprius, Inc. Vacuum coupled tool apparatus for dry transfer printing semiconductor elements
US9161448B2 (en) 2010-03-29 2015-10-13 Semprius, Inc. Laser assisted transfer welding process
WO2012027458A1 (en) 2010-08-26 2012-03-01 Semprius, Inc. Structures and methods for testing printable integrated circuits
US8619103B2 (en) 2011-01-31 2013-12-31 Global Oled Technology Llc Electroluminescent device multilevel-drive chromaticity-shift compensation
US20120194564A1 (en) 2011-01-31 2012-08-02 White Christopher J Display with secure decompression of image signals
US8456390B2 (en) 2011-01-31 2013-06-04 Global Oled Technology Llc Electroluminescent device aging compensation with multilevel drive
US9177500B2 (en) 2011-01-31 2015-11-03 Global Oled Technology Llc Display with secure decryption of image signals
US8624882B2 (en) 2011-02-10 2014-01-07 Global Oled Technology Llc Digital display with integrated computing circuit
US8803857B2 (en) * 2011-02-10 2014-08-12 Ronald S. Cok Chiplet display device with serial control
US8599118B2 (en) 2011-02-16 2013-12-03 Global Oled Technology Llc Chiplet display with electrode connectors
US8587501B2 (en) 2011-02-17 2013-11-19 Global Oled Technology Llc Electroluminescent display device with optically communicating chiplets
US9765934B2 (en) 2011-05-16 2017-09-19 The Board Of Trustees Of The University Of Illinois Thermally managed LED arrays assembled by printing
US8520114B2 (en) 2011-06-01 2013-08-27 Global Oled Technology Llc Apparatus for displaying and sensing images
US8889485B2 (en) 2011-06-08 2014-11-18 Semprius, Inc. Methods for surface attachment of flipped active componenets
US9555644B2 (en) 2011-07-14 2017-01-31 The Board Of Trustees Of The University Of Illinois Non-contact transfer printing
US8865487B2 (en) * 2011-09-20 2014-10-21 General Electric Company Large area hermetic encapsulation of an optoelectronic device using vacuum lamination
US9412727B2 (en) 2011-09-20 2016-08-09 Semprius, Inc. Printing transferable components using microstructured elastomeric surfaces with pressure modulated reversible adhesion
US9149958B2 (en) * 2011-11-14 2015-10-06 Massachusetts Institute Of Technology Stamp for microcontact printing
US8426227B1 (en) 2011-11-18 2013-04-23 LuxVue Technology Corporation Method of forming a micro light emitting diode array
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US9620478B2 (en) 2011-11-18 2017-04-11 Apple Inc. Method of fabricating a micro device transfer head
US8573469B2 (en) 2011-11-18 2013-11-05 LuxVue Technology Corporation Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
US8456969B1 (en) 2012-03-27 2013-06-04 Seagate Technology Llc Laser integrated recording head for heat assisted magnetic recording
US9548332B2 (en) 2012-04-27 2017-01-17 Apple Inc. Method of forming a micro LED device with self-aligned metallization stack
US9105492B2 (en) 2012-05-08 2015-08-11 LuxVue Technology Corporation Compliant micro device transfer head
US9034754B2 (en) 2012-05-25 2015-05-19 LuxVue Technology Corporation Method of forming a micro device transfer head with silicon electrode
US8569115B1 (en) 2012-07-06 2013-10-29 LuxVue Technology Corporation Method of forming a compliant bipolar micro device transfer head with silicon electrodes
US9558721B2 (en) 2012-10-15 2017-01-31 Apple Inc. Content-based adaptive refresh schemes for low-power displays
KR101955335B1 (en) * 2012-11-14 2019-03-07 삼성전자주식회사 Stamp structure and transfer method using the same
US9255001B2 (en) 2012-12-10 2016-02-09 LuxVue Technology Corporation Micro device transfer head array with metal electrodes
US9236815B2 (en) 2012-12-10 2016-01-12 LuxVue Technology Corporation Compliant micro device transfer head array with metal electrodes
US9166114B2 (en) 2012-12-11 2015-10-20 LuxVue Technology Corporation Stabilization structure including sacrificial release layer and staging cavity
US9153171B2 (en) 2012-12-17 2015-10-06 LuxVue Technology Corporation Smart pixel lighting and display microcontroller
US9484504B2 (en) 2013-05-14 2016-11-01 Apple Inc. Micro LED with wavelength conversion layer
US9035279B2 (en) 2013-07-08 2015-05-19 LuxVue Technology Corporation Micro device with stabilization post
US9087764B2 (en) 2013-07-26 2015-07-21 LuxVue Technology Corporation Adhesive wafer bonding with controlled thickness variation
US9153548B2 (en) 2013-09-16 2015-10-06 Lux Vue Technology Corporation Adhesive wafer bonding with sacrificial spacers for controlled thickness variation
US9583466B2 (en) 2013-12-27 2017-02-28 Apple Inc. Etch removal of current distribution layer for LED current confinement
US9450147B2 (en) 2013-12-27 2016-09-20 Apple Inc. LED with internally confined current injection area
US10046353B2 (en) * 2014-06-06 2018-08-14 The Board Of Trustees Of The University Of Illinois Microscale stamp with reversible adhesion for transfer printing
US10133426B2 (en) 2015-06-18 2018-11-20 X-Celeprint Limited Display with micro-LED front light
US9468050B1 (en) 2014-09-25 2016-10-11 X-Celeprint Limited Self-compensating circuit for faulty display pixels
US9799261B2 (en) 2014-09-25 2017-10-24 X-Celeprint Limited Self-compensating circuit for faulty display pixels
US9929053B2 (en) 2014-06-18 2018-03-27 X-Celeprint Limited Systems and methods for controlling release of transferable semiconductor structures
US9520537B2 (en) 2014-06-18 2016-12-13 X-Celeprint Limited Micro assembled LED displays and lighting elements
US10050351B2 (en) 2014-06-18 2018-08-14 X-Celeprint Limited Multilayer printed capacitors
TWI639248B (en) 2014-06-18 2018-10-21 愛爾蘭商艾克斯瑟樂普林特有限公司 System for preparing a gallium nitride and related materials and methods for the microassembly
TW201730095A (en) 2015-10-22 2017-09-01 X-Celeprint Ltd Systems and methods for controlling release of transferable semiconductor structures
US9799719B2 (en) 2014-09-25 2017-10-24 X-Celeprint Limited Active-matrix touchscreen
US9601356B2 (en) 2014-06-18 2017-03-21 X-Celeprint Limited Systems and methods for controlling release of transferable semiconductor structures
US9865600B2 (en) 2014-06-18 2018-01-09 X-Celeprint Limited Printed capacitors
WO2016012409A2 (en) * 2014-07-20 2016-01-28 X-Celeprint Limited Apparatus and methods for micro-transfer printing
TWI647833B (en) 2014-08-26 2019-01-11 愛爾蘭商艾克斯瑟樂普林特有限公司 Micro-composite composition and the light emitting element display device
US9209142B1 (en) * 2014-09-05 2015-12-08 Skorpios Technologies, Inc. Semiconductor bonding with compliant resin and utilizing hydrogen implantation for transfer-wafer removal
US20160093600A1 (en) 2014-09-25 2016-03-31 X-Celeprint Limited Compound micro-assembly strategies and devices
US9991163B2 (en) 2014-09-25 2018-06-05 X-Celeprint Limited Small-aperture-ratio display with electrical component
US9537069B1 (en) 2014-09-25 2017-01-03 X-Celeprint Limited Inorganic light-emitting diode with encapsulating reflector
US9716073B2 (en) * 2014-11-19 2017-07-25 Mikro Mesa Technology Co., Ltd. Machine for transferring micro-device
EP3029725A1 (en) * 2014-12-01 2016-06-08 IMEC vzw Chuck for collective bonding of semiconductor dies, method of making the same and methods of usingthe same
US20160236400A1 (en) * 2015-02-13 2016-08-18 Canon Kabushiki Kaisha Mold, imprint apparatus, and method of manufacturing article
US9640715B2 (en) 2015-05-15 2017-05-02 X-Celeprint Limited Printable inorganic semiconductor structures
US9818725B2 (en) 2015-06-01 2017-11-14 X-Celeprint Limited Inorganic-light-emitter display with integrated black matrix
US10102794B2 (en) 2015-06-09 2018-10-16 X-Celeprint Limited Distributed charge-pump power-supply system
US9871345B2 (en) 2015-06-09 2018-01-16 X-Celeprint Limited Crystalline color-conversion device
US10255834B2 (en) 2015-07-23 2019-04-09 X-Celeprint Limited Parallel redundant chiplet system for controlling display pixels
US9704821B2 (en) 2015-08-11 2017-07-11 X-Celeprint Limited Stamp with structured posts
US20170048976A1 (en) * 2015-08-10 2017-02-16 X-Celeprint Limited Chiplets with connection posts
US9640108B2 (en) 2015-08-25 2017-05-02 X-Celeprint Limited Bit-plane pulse width modulated digital display system
US10230048B2 (en) 2015-09-29 2019-03-12 X-Celeprint Limited OLEDs for micro transfer printing
US10066819B2 (en) 2015-12-09 2018-09-04 X-Celeprint Limited Micro-light-emitting diode backlight system
US9930277B2 (en) 2015-12-23 2018-03-27 X-Celeprint Limited Serial row-select matrix-addressed system
US9786646B2 (en) 2015-12-23 2017-10-10 X-Celeprint Limited Matrix addressed device repair
US10091446B2 (en) 2015-12-23 2018-10-02 X-Celeprint Limited Active-matrix displays with common pixel control
US9928771B2 (en) 2015-12-24 2018-03-27 X-Celeprint Limited Distributed pulse width modulation control
US20170200711A1 (en) * 2016-01-13 2017-07-13 Ziptronix, Inc. Systems and methods for efficient transfer of semiconductor elements
US10361677B2 (en) 2016-02-18 2019-07-23 X-Celeprint Limited Transverse bulk acoustic wave filter
US10200013B2 (en) 2016-02-18 2019-02-05 X-Celeprint Limited Micro-transfer-printed acoustic wave filter device
US10109753B2 (en) 2016-02-19 2018-10-23 X-Celeprint Limited Compound micro-transfer-printed optical filter device
KR20170099028A (en) 2016-02-22 2017-08-31 삼성디스플레이 주식회사 Transfering device, Method using the same and Display apparatus
TW201740505A (en) 2016-02-25 2017-11-16 X-Celeprint Ltd Efficiently micro-transfer printing micro-scale devices onto large-format substrates
US10150325B2 (en) 2016-02-29 2018-12-11 X-Celeprint Limited Hybrid banknote with electronic indicia
US10193025B2 (en) 2016-02-29 2019-01-29 X-Celeprint Limited Inorganic LED pixel structure
US10150326B2 (en) 2016-02-29 2018-12-11 X-Celeprint Limited Hybrid document with variable state
US10153256B2 (en) 2016-03-03 2018-12-11 X-Celeprint Limited Micro-transfer printable electronic component
US10153257B2 (en) 2016-03-03 2018-12-11 X-Celeprint Limited Micro-printed display
US10223962B2 (en) 2016-03-21 2019-03-05 X-Celeprint Limited Display with fused LEDs
US10103069B2 (en) 2016-04-01 2018-10-16 X-Celeprint Limited Pressure-activated electrical interconnection by micro-transfer printing
US10008483B2 (en) 2016-04-05 2018-06-26 X-Celeprint Limited Micro-transfer printed LED and color filter structure
US10199546B2 (en) 2016-04-05 2019-02-05 X-Celeprint Limited Color-filter device
US10198890B2 (en) 2016-04-19 2019-02-05 X-Celeprint Limited Hybrid banknote with electronic indicia using near-field-communications
US9997102B2 (en) 2016-04-19 2018-06-12 X-Celeprint Limited Wirelessly powered display and system
US10360846B2 (en) 2016-05-10 2019-07-23 X-Celeprint Limited Distributed pulse-width modulation system with multi-bit digital storage and output device
US10037985B2 (en) 2016-05-17 2018-07-31 X-Celeprint Limited Compound micro-transfer-printed power transistor device
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
US9997501B2 (en) 2016-06-01 2018-06-12 X-Celeprint Limited Micro-transfer-printed light-emitting diode device
US10217793B2 (en) 2016-06-10 2019-02-26 Applied Materials, Inc. Maskless parallel pick-and-place transfer of micro-devices
CN106129083B (en) * 2016-06-30 2019-02-05 纳晶科技股份有限公司 A kind of quantum dot transfer method
US10222698B2 (en) 2016-07-28 2019-03-05 X-Celeprint Limited Chiplets with wicking posts
KR101800367B1 (en) * 2016-08-24 2017-11-28 한국기계연구원 Method of transferring a micro-device and Micro-device substrate manufactured by the same
US9980341B2 (en) 2016-09-22 2018-05-22 X-Celeprint Limited Multi-LED components
US10157880B2 (en) 2016-10-03 2018-12-18 X-Celeprint Limited Micro-transfer printing with volatile adhesive layer
KR101897129B1 (en) * 2016-10-18 2018-09-10 한국기계연구원 Method of transferring a device and electronics manufacturing method using the same method
US10347168B2 (en) 2016-11-10 2019-07-09 X-Celeprint Limited Spatially dithered high-resolution
WO2018091459A1 (en) 2016-11-15 2018-05-24 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
US10297502B2 (en) 2016-12-19 2019-05-21 X-Celeprint Limited Isolation structure for micro-transfer-printable devices
EP3346238A1 (en) 2017-01-10 2018-07-11 Melexis Technologies SA Sensor with multiple sensing elements
US10332868B2 (en) 2017-01-26 2019-06-25 X-Celeprint Limited Stacked pixel structures
TWI649855B (en) * 2017-03-07 2019-02-01 友達光電股份有限公司 Transpose stamp transfer process and the application thereof
FR3063832A1 (en) * 2017-03-08 2018-09-14 Commissariat Energie Atomique A method of self-assembling microelectronic components
EP3457154A1 (en) 2017-09-13 2019-03-20 Melexis Technologies SA Stray field rejection in magnetic sensors
EP3467528A1 (en) 2017-10-06 2019-04-10 Melexis Technologies NV Magnetic sensor sensitivity matching calibration
EP3470862A1 (en) 2017-10-10 2019-04-17 Melexis Bulgaria Ltd. Sensor defect diagnostic circuit
EP3477322A1 (en) 2017-10-27 2019-05-01 Melexis Technologies SA Magnetic sensor with integrated solenoid
US10297585B1 (en) 2017-12-21 2019-05-21 X-Celeprint Limited Multi-resolution compound micro-devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030047535A1 (en) * 2001-09-10 2003-03-13 Schueller Olivier J.A. System and process for automated microcontact printing
JP2008524854A (en) * 2004-12-16 2008-07-10 エーエスエムエル ホールディング エヌ.ブイ. System and method and nano disk and memory disc formed thereby for forming nano disks used in imprint lithography

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3453714A (en) 1967-02-10 1969-07-08 Ibm Vacuum operated chip placement head
JPS57169244A (en) 1981-04-13 1982-10-18 Canon Inc Temperature controller for mask and wafer
US5151386A (en) 1990-08-01 1992-09-29 Mobil Solar Energy Corporation Method of applying metallized contacts to a solar cell
US5512131A (en) 1993-10-04 1996-04-30 President And Fellows Of Harvard College Formation of microstamped patterns on surfaces and derivative articles
EP0784542B1 (en) 1995-08-04 2001-11-28 International Business Machines Corporation Stamp for a lithographic process
US5967030A (en) 1995-11-17 1999-10-19 Micron Technology, Inc. Global planarization method and apparatus
US5669303A (en) 1996-03-04 1997-09-23 Motorola Apparatus and method for stamping a surface
US5789117A (en) 1996-12-02 1998-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Transfer method for non-critical photoresist patterns
US5937758A (en) 1997-11-26 1999-08-17 Motorola, Inc. Micro-contact printing stamp
JP2002523892A (en) 1998-08-21 2002-07-30 エス・アール・アイ・インターナシヨナル Printing of electronic circuits and components
US5947027A (en) 1998-09-08 1999-09-07 Motorola, Inc. Printing apparatus with inflatable means for advancing a substrate towards the stamping surface
JP4948726B2 (en) 1999-07-21 2012-06-06 イー インク コーポレイション The preferred method of fabricating an electronic circuit elements for controlling the electronic display
SE515607C2 (en) 1999-12-10 2001-09-10 Obducat Ab Apparatus and method for the production of structures
TW562755B (en) 1999-12-31 2003-11-21 Ibm Stamp device for printing a pattern on a surface of a substrate
TW434848B (en) 2000-01-14 2001-05-16 Chen I Ming Semiconductor chip device and the packaging method
KR20020004830A (en) 2000-07-03 2002-01-16 추후보정 Pick-up tool
JP3768825B2 (en) 2001-03-29 2006-04-19 キヤノン株式会社 An electromagnetic actuator, linear motor, an exposure apparatus, a semiconductor device manufacturing method, the maintenance method of a semiconductor manufacturing factory, and an exposure apparatus
AU2003217184A1 (en) 2002-01-11 2003-09-02 Massachusetts Institute Of Technology Microcontact printing
JP4195227B2 (en) 2002-02-22 2008-12-10 東京エレクトロン株式会社 The introduction port structure of the object to be processed
US6740543B2 (en) 2002-03-07 2004-05-25 Kulicke & Soffa Industries, Inc. Method and apparatus for encapsulating articles by stencil printing
US6881366B2 (en) 2002-04-22 2005-04-19 International Business Machines Corporation Process of fabricating a precision microcontact printing stamp
KR100981692B1 (en) 2002-05-27 2010-09-13 코닌클리케 필립스 일렉트로닉스 엔.브이. Method and device for transferring a pattern from a stamp to a substrate
US7235464B2 (en) * 2002-05-30 2007-06-26 International Business Machines Corporation Patterning method
US6792856B2 (en) 2002-07-16 2004-09-21 International Business Machines Corporation Method and apparatus for accurate, micro-contact printing
US6674146B1 (en) 2002-08-08 2004-01-06 Intel Corporation Composite dielectric layers
US7434512B2 (en) * 2002-09-09 2008-10-14 International Business Machines Corporation Printing in a medium
US6918982B2 (en) 2002-12-09 2005-07-19 International Business Machines Corporation System and method of transfer printing an organic semiconductor
US20040165539A1 (en) * 2003-02-21 2004-08-26 Huckins Jeffrey L. Processing wireless messages to reduce host power consumption
US6829988B2 (en) 2003-05-16 2004-12-14 Suss Microtec, Inc. Nanoimprinting apparatus and method
KR100675632B1 (en) 2003-09-08 2007-02-01 엘지.필립스 엘시디 주식회사 Method for molding pattern and method for fabricating liquid crystal display device using the same
US7122828B2 (en) 2003-09-24 2006-10-17 Lucent Technologies, Inc. Semiconductor devices having regions of induced high and low conductivity, and methods of making the same
KR100845565B1 (en) 2003-12-01 2008-07-10 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 Methods and devices for fabricating three-dimensional nanoscale structures
US20080055581A1 (en) * 2004-04-27 2008-03-06 Rogers John A Devices and methods for pattern generation by ink lithography
JP2008507114A (en) 2004-04-27 2008-03-06 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ Soft composite patterning device for a lithographic
US8217381B2 (en) 2004-06-04 2012-07-10 The Board Of Trustees Of The University Of Illinois Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
TWI420237B (en) 2005-06-02 2013-12-21 Univ Illinois Pattern transfer printing by kinetic control of adhesion to an elastomeric stamp
KR101504579B1 (en) 2004-06-04 2015-03-23 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 Methods and devices for fabricating and assembling printable semiconductor elements
WO2006130721A2 (en) 2005-06-02 2006-12-07 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
US7943491B2 (en) 2004-06-04 2011-05-17 The Board Of Trustees Of The University Of Illinois Pattern transfer printing by kinetic control of adhesion to an elastomeric stamp
US7799699B2 (en) 2004-06-04 2010-09-21 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
US7521292B2 (en) 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
US7207430B2 (en) 2004-10-25 2007-04-24 Ui Holding Company Vacuum gripper for handling small components
US7363854B2 (en) * 2004-12-16 2008-04-29 Asml Holding N.V. System and method for patterning both sides of a substrate utilizing imprint lithography
US7523701B2 (en) 2005-03-07 2009-04-28 Asml Netherlands B.V. Imprint lithography method and apparatus
US20060234499A1 (en) 2005-03-29 2006-10-19 Akira Kodera Substrate processing method and substrate processing apparatus
JP2009528254A (en) 2006-03-03 2009-08-06 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ The method for manufacturing a spatially arranged nanotubes and nanotube arrays
US7522783B2 (en) * 2006-06-05 2009-04-21 Fujitsu Limited Optical interconnect apparatuses and electro-optic modulators for processing systems
US20080000373A1 (en) 2006-06-30 2008-01-03 Maria Petrucci-Samija Printing form precursor and process for preparing a stamp from the precursor
KR100973986B1 (en) * 2006-08-24 2010-08-05 한국과학기술연구원 Method to provide initial tension for coil spring
TWI360802B (en) * 2006-08-30 2012-03-21 Realtek Semiconductor Corp Method and appartaus for indicating status of disp
WO2008030960A2 (en) 2006-09-06 2008-03-13 The Board Of Trustees Of The University Of Illinois Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
TWI438827B (en) * 2006-09-20 2014-05-21 Univ Illinois Release strategies for making printable semiconductor structures, devices and device components
GB0620955D0 (en) 2006-10-20 2006-11-29 Speakman Stuart P Methods and apparatus for the manufacture of microstructures
KR101610885B1 (en) 2007-01-17 2016-04-08 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 Optical systems fabricated by printing-based assembly
WO2009011709A1 (en) 2007-07-19 2009-01-22 The Board Of Trustees Of The University Of Illinois High resolution electrohydrodynamic jet printing for manufacturing systems
TW201536126A (en) 2008-03-05 2015-09-16 Univ Illinois Stretchable and foldable electronic devices
US8470701B2 (en) 2008-04-03 2013-06-25 Advanced Diamond Technologies, Inc. Printable, flexible and stretchable diamond for thermal management
US7927976B2 (en) 2008-07-23 2011-04-19 Semprius, Inc. Reinforced composite stamp for dry transfer printing of semiconductor elements
US8679888B2 (en) 2008-09-24 2014-03-25 The Board Of Trustees Of The University Of Illinois Arrays of ultrathin silicon solar microcells

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030047535A1 (en) * 2001-09-10 2003-03-13 Schueller Olivier J.A. System and process for automated microcontact printing
JP2008524854A (en) * 2004-12-16 2008-07-10 エーエスエムエル ホールディング エヌ.ブイ. System and method and nano disk and memory disc formed thereby for forming nano disks used in imprint lithography

Also Published As

Publication number Publication date
EP2351068A4 (en) 2013-06-19
KR20110118616A (en) 2011-10-31
WO2010059781A1 (en) 2010-05-27
US20100123268A1 (en) 2010-05-20
EP2351068A1 (en) 2011-08-03
US8506867B2 (en) 2013-08-13

Similar Documents

Publication Publication Date Title
Sun et al. Inorganic semiconductors for flexible electronics
US8877077B2 (en) Method for producing thin, free-standing layers of solid state materials with structured surfaces
US7388388B2 (en) Thin film with MEMS probe circuits and MEMS thin film probe head using the same
Wei et al. Wafer-scale high-throughput ordered growth of vertically aligned ZnO nanowire arrays
US8389862B2 (en) Extremely stretchable electronics
US8222123B2 (en) Method for reuse of wafers for growth of vertically-aligned wire arrays
US20150174768A1 (en) Microstructures for improved wafer handling
US7305839B2 (en) Thermal transfer device and system and method incorporating same
US20050186725A1 (en) Method for manufacturing solar battery
US9496155B2 (en) Methods of selectively transferring active components
US7192799B2 (en) Matrix type piezoelectric/electrostrictive device and manufacturing method thereof
US7829351B2 (en) Methods, devices and compositions for depositing and orienting nanostructures
Rogers et al. Synthesis, assembly and applications of semiconductor nanomembranes
US8394706B2 (en) Printable semiconductor structures and related methods of making and assembling
US20110048625A1 (en) METHOD FOR THE REDUCTION OF GRAPHENE FILM THICKNESS AND THE REMOVAL AND TRANSFER OF EPITAXIAL GRAPHENE FILMS FROM SiC SUBSTRATES
Cho et al. Review of manufacturing processes for soft biomimetic robots
US20040104641A1 (en) Method of separating a template from a substrate during imprint lithography
US8089073B2 (en) Front and backside processed thin film electronic devices
JP5606905B2 (en) Method and system for printing nanowires and other electrical elements are oriented
US7449817B2 (en) Actuator and method of manufacturing actuator module
US10374072B2 (en) Methods and devices for fabricating and assembling printable semiconductor elements
EP0867923A2 (en) Thin film forming process
EP1915774B1 (en) Printable semiconductor structures and related methods of making and assembling
US20040173876A1 (en) Micro-electro-mechanical system (MEMS) variable capacitor apparatuses, systems and related methods
Khan et al. Technologies for printing sensors and electronics over large flexible substrates: a review

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant