KR101721273B1 - Ｓｄｉｏ 인터페이스를 사용한 비순차적 데이터 전송 장치 및 방법 - Google Patents

Ｓｄｉｏ 인터페이스를 사용한 비순차적 데이터 전송 장치 및 방법 Download PDF

Info

Publication number
KR101721273B1
KR101721273B1 KR1020120004809A KR20120004809A KR101721273B1 KR 101721273 B1 KR101721273 B1 KR 101721273B1 KR 1020120004809 A KR1020120004809 A KR 1020120004809A KR 20120004809 A KR20120004809 A KR 20120004809A KR 101721273 B1 KR101721273 B1 KR 101721273B1
Authority
KR
South Korea
Prior art keywords
data
address
stored
transmission order
address list
Prior art date
Application number
KR1020120004809A
Other languages
English (en)
Other versions
KR20130084079A (ko
Inventor
박현구
이석규
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020120004809A priority Critical patent/KR101721273B1/ko
Priority to US13/742,950 priority patent/US20130185535A1/en
Publication of KR20130084079A publication Critical patent/KR20130084079A/ko
Application granted granted Critical
Publication of KR101721273B1 publication Critical patent/KR101721273B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0661—Format or protocol conversion arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System (AREA)
  • Communication Control (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

메모리에 비순차적으로 저장된 데이터를 전송하는 장치 및 방법이 개시된다.
데이터 전송 장치는 데이터에 전송 순서 정보를 매핑하는 순서 정보 매핑부;
전송 순서 정보에 따라 데이터의 주소들을 순차적으로 저장한 주소 리스트를 생성하는 주소 리스트 생성부; 및 주소 리스트에 주소가 저장된 순서에 따라 각 주소에 대응하는 데이터를 전송하는 데이터 전송부를 포함할 수 있다.

Description

ＳＤＩＯ 인터페이스를 사용한 비순차적 데이터 전송 장치 및 방법{NON - SEQUENTIAL DATA TRANSMISSION APPARATUS AND METHOD USING SDIO INTERFACE}
본 발명은 메모리에 비순차적으로 저장된 데이터를 전송하는 장치 및 방법에 관한 것으로, 보다 상세하게는 전송 순서에 따라 데이터가 저장된 주소를 정렬하는 과정 없이도 비 순차로 저장된 데이터를 전송 순서에 따라 전송하는 데이터 전송 장치 및 방법에 관한 것이다.
SDIO(Secure Digital I/O) 인터페이스에서 데이터 전송을 하는 경우, SDIO 인터페이스는 데이터를 수신한 순서에 따라 해당 데이터를 메모리의 주소에 순차적으로 저장하고, 데이터를 전송할 경우, 주소의 순서에 따라 데이터를 전송하고 있다.
그러나, 전송이 끝난 메모리의 주소가 비워 지는 시간이 다르거나, 사용자의 요구나 다양한 인터럽트에 의하여 메모리에서 중간 주소에 저장된 데이터가 먼저 전송된 경우, 데이터가 저장된 메모리의 주소 순서와 데이터가 전송될 순서가 다른 경우가 발생할 수 있다.
이때, 종래의 SDIO 인터페이스의 데이터 전송 장치는 메모리에 저장된 데이터를 정렬하여 데이터가 저장된 메모리의 주소 순서와 데이터가 전송될 순서를 일치시키고 있었다.
그러나, 메모리에 저장된 데이터를 데이터가 저장된 메모리의 주소 순서와 데이터가 전송될 순서를 일치시키기 위하여 정렬하는 과정은 데이터의 개수가 n일 경우 O(nlogn)회의 데이터 식별/저장(read/write)이 발생하게 되므로 시간이 지연되게 된다.
따라서, 메모리에 데이터가 비순차적으로 저장된 경우, 데이터 정렬 없이도 데이터가 전송될 순서에 따라 데이터를 전송 할 수 있는 방법이 요청되고 있다.
본 발명은 데이터가 저장된 주소를 정렬하는 과정 없이도 비 순차로 저장된 데이터를 전송 순서에 따라 전송하는 장치 및 방법을 제공한다.
본 발명의 일실시예에 따른 데이터 전송 장치는 데이터에 전송 순서 정보를 매핑하는 순서 정보 매핑부; 전송 순서 정보에 따라 데이터의 주소들을 순차적으로 저장한 주소 리스트를 생성하는 주소 리스트 생성부; 및 주소 리스트에 주소가 저장된 순서에 따라 각 주소에 대응하는 데이터를 전송하는 데이터 전송부를 포함할 수 있다.
본 발명의 일실시예에 따른 데이터 전송 방법은 데이터에 전송 순서 정보를 매핑하는 단계; 전송 순서 정보에 따라 데이터의 주소들을 순차적으로 저장한 주소 리스트를 생성하는 단계; 및 주소 리스트에 주소가 저장된 순서에 따라 각 주소에 대응하는 데이터를 전송하는 단계를 포함할 수 있다.
본 발명의 일실시예에 의하면, 데이터의 전송 순서를 식별하고, 전송 순서가 포함된 주소 리스트를 생성함으로써, 전송 순서에 따라 데이터가 저장된 주소를 정렬하는 과정 없이도 비 순차로 저장된 데이터를 전송 순서에 따라 전송할 수 있다.
도 1은 본 발명의 일실시예에 따른 데이터 전송 장치와 다른 장치 간의 관계를 나타내는 도면이다.
도 2는 본 발명의 일실시예에 따른 데이터 전송 장치를 도시한 블록 다이어그램이다.
도 3은 본 발명의 일실시예에 따른 순서 정보 매핑부가 전송 순서 정보를 매핑한 데이터의 일례이다.
도 4는 본 발명의 일실시예에 따른 주소 리스트 생성부가 주소 리스트를 생성하는 과정의 일례이다.
도 5는 본 발명의 일실시예에 따른 데이터 전송 방법을 도시한 플로우차트이다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명한다. 본 발명의 일실시예에 따른 데이터 전송 방법은 데이터 전송 장치에 의해 수행될 수 있다.
도 1은 본 발명의 일실시예에 따른 데이터 전송 장치(100)와 다른 장치 간의 관계를 나타내는 도면이다.
본 발명의 일실시예에 따른 데이터 전송 장치(100)는 도 1에 도시된 바와 같이 SDIO(Secure Digital I/O) 인터페이스를 사용하는 디바이스(110)의 디바이스 메모리(111)에 저장된 데이터를 호스트(120)의 호스트 메모리(121)로 전송하거나, SDIO 인터페이스를 사용하는 호스트(120)의 호스트 메모리(121) 에 저장된 데이터를 디바이스(110)의 디바이스 메모리(111)로 전송할 수 있다. 이때, SDIO 인터페이스는 데이터를 수신한 순서에 따라 해당 데이터를 메모리의 주소에 순차적으로 저장하고, 데이터를 전송할 경우, 주소의 순서에 따라 데이터를 전송할 수 있다. 즉, 데이터를 메모리의 주소와 다른 순서로 전송하고자 하는 경우, 전송 순서에 따라 데이터의 주소를 정렬해야 한다.
그러나, 데이터 전송 장치(100)는 사용자의 요청에 따라 디바이스 메모리(111)에 저장된 데이터를 비 순차로 호스트(120)의 호스트 메모리(121)로 전송해야 하는 경우, 데이터의 전송 순서와 해당 데이터의 주소를 포함하는 주소 리스트를 생성하고, 주소 리스트를 사용하여 데이터를 전송할 수 있다.
즉, 데이터 전송 장치(100)는 전송 순서가 포함된 주소 리스트를 생성함으로써, 전송 순서에 따라 데이터가 저장된 주소를 정렬하는 과정 없이도 메모리의 주소와 달리 비 순차로 데이터를 전송할 수 있다.
도 2는 본 발명의 일실시예에 따른 데이터 전송 장치(100)를 도시한 블록 다이어그램이다.
도 2을 참고하면, 본 발명의 일실시예에 따른 데이터 전송 장치(100)는 순서 정보 매핑부(210), 주소 리스트 생성부(220), 및 데이터 전송부(230)를 포함할 수 있다.
순서 정보 매핑부(210)는 디바이스 메모리(111), 또는 호스트 메모리(121)에 저장된 데이터에 전송 순서 정보를 매핑할 수 있다.
이때, 순서 정보 매핑부(210)는 인터페이스에 의하여 메모리에 저장된 순서와 각 데이터가 저장된 주소의 순서를 비교하고, 메모리에 저장된 순서와 각 데이터가 저장된 주소의 순서가 다른 경우, 데이터에 전송 순서 정보를 매핑할 수 있다. 또한, 순서 정보 매핑부(210)는 각 데이터가 메모리에 저장된 순서에 따라 각 데이터의 전송 순서를 식별하고, 식별한 전송 순서에 따라 데이터에 전송 순서 정보를 매핑할 수 있다.
주소 리스트 생성부(220)는 순서 정보 매핑부(210)가 데이터에 매핑한 전송 순서 정보에 따라 데이터의 주소들을 순차적으로 저장한 주소 리스트를 생성할 수 있다. 이때, 주소 리스트 생성부(220)는 데이터에 매핑된 전송 순서 정보를 사용하여 데이터의 전송 순서를 식별하고, 식별한 전송 순서에 따라 주소 리스트에서 데이터의 주소가 저장될 위치를 결정할 수 있다.
구체적으로, 주소 리스트 생성부(220)는 디바이스 메모리(111), 또는 호스트 메모리(121)에 저장된 데이터의 개수에 대응하는 메모리를 할당하여 주소 리스트를 생성할 수 있다. 이때, 주소 리스트의 0번째 주소를 MEM이라고 할 수 있다.
다음으로, 주소 리스트 생성부(220)는 디바이스 메모리(111), 또는 호스트 메모리(121)의 0번 주소부터 데이터가 저장된 마지막 주소까지 순차적으로 매핑된 전송 순서 정보인 ORDER를 식별할 수 있다. 이때, 전송 순서가 마지막인 전송 순서 정보를 LASTORDER 라 할 수 있다.
이때, 주소 리스트 생성부(220)는 MEM + INDEX 주소에 ORDER를 식별한 메모리 주소 값을 저장하여 주소 리스트를 생성할 수 있다. 이때, INDEX는 ORDER 에서 LASTORDER 를 뺀 값일 수 있다.
데이터 전송부(230)는 주소 리스트에 주소가 저장된 순서에 따라 각 주소에 대응하는 데이터를 전송할 수 있다.
구체적으로, 데이터 전송부(230)는 주소 리스트의 0번째 index에 저장된 메모리 주소 값부터 주소 리스트의 N번째 index에 저장된 메모리 주소 값까지를 순차적으로 식별하고, 식별한 주소 값에 대응하는 데이터를 전송함으로써, 순서 정보에 따라 데이터를 전송할 수 있다. 이때, 데이터 전송부(230)는 마지막으로 데이터를 전송한 순서 값을 LASTORDER에 저장할 수 있다.
이때, 주소 리스트 생성부(220)와 데이터 전송부(230)는 표1과 같은 PSEUDO 코드로 구성될 수 있다.
Figure 112012003862556-pat00001
도 3은 본 발명의 일실시예에 따른 순서 정보 매핑부(210)가 전송 순서 정보를 매핑한 데이터의 일례이다.
본 발명의 일실시예에 따른 순서 정보 매핑부(210)는 도 3에 도시된 바와 같이 메모리 주소(Address)(310)에 저장된 데이터(320)에 전송 순서 정보(Order)(330)를 매핑한 데이터의 일례이다. 이때, 전송 순서 정보(330)는 사용자가 설정한 전송 순서 정보일 수도 있고, 디바이스 메모리(111), 또는 호스트 메모리(121)에 각 데이터가 저장된 순서일 수도 있다.
즉, 사용자에 의하여 수동으로 디바이스 메모리(111), 또는 호스트 메모리(121)에 저장된 데이터 중 하나가 전송 된 경우, 이후에 디바이스 메모리(111), 또는 호스트 메모리(121)에 저장되는 데이터는 주소 값의 순서와 다를 수 있다. 이때, 순서 정보 매핑부(210)는 디바이스 메모리(111), 또는 호스트 메모리(121)에 데이터가 저장된 순서에 따라 각 데이터에 전송 순서 정보를 매핑함으로써, 각 데이터가 저장된 순서로 전송되도록 할 수 있다.
예를 들어 주소 0내지 주소 5에 데이터가 순차적으로 저장된 상태에서 사용자가 주소 2에 저장된 데이터를 수동으로 전송한 경우, 이후에 저장되는 데이터(331)는 빈 공간인 주소 2에 저장될 수 있다. 그러나, 데이터(331)는 주소 0, 주소 1, 주소 3, 주소 4에 저장된 데이터보다 나중에 저장되었으므로, 순서 정보 매핑부(210)는 데이터(331)에 주소 0, 주소 1, 주소 3, 주소 4보다 늦은 전송 순서 정보를 매핑할 수 있다. 이때, 주소 0, 주소 1, 주소 2, 주소 3, 주소 4에 매핑된 전송 순서 정보는 주소 2에 저장된 데이터(331)이 가장 늦어야 하므로 각각 0, 1, 4, 2, 3일 수 있다.
다음으로, 주소 1에 저장된 데이터가 사용자나 인터럽트에 의하여 전송된 경우, 이후에 저장되는 데이터(332)는 빈 공간인 주소 1에 저장될 수 있다. 그러나, 데이터(332)는 주소 0, 주소 3, 주소 4에 저장된 데이터는 물론 데이터(331)보다도 나중에 저장되었으므로, 순서 정보 매핑부(210)는 데이터(332)에 주소 0, 주소 3, 주소 4 및 데이터(331)보다 늦은 전송 순서 정보를 매핑할 수 있다. 이때, 주소 0, 주소 1, 주소 2, 주소 3, 주소 4에 매핑된 전송 순서 정보는 별도의 변경이 없었던 주소 0, 주소 3, 주소 4가 순차적으로 설정되고, 주소 1에 저장된 데이터(332)이 가장 늦어야 하므로 도 3에 도시된 바와 같이 각각 0, 4, 3, 1, 2일 수 있다.
도 4는 본 발명의 일실시예에 따른 주소 리스트 생성부(220)가 주소 리스트를 생성하는 과정의 일례이다.
먼저, 주소 리스트 생성부(220)는 디바이스 메모리(111), 또는 호스트 메모리(121)의 0번째 주소(411)의 데이터에 매핑된 전송 순서 정보를 식별할 수 있다. 이때, 식별한 전송 순서 정보는 도 4에 도시된 바와 같이 0이므로, 주소 리스트 생성부(220)는 주소 리스트의 0번째 주소(412)에 디바이스 메모리(111), 또는 호스트 메모리(121)의 0번째 주소(411)를 저장할 수 있다(410).
다음으로, 주소 리스트 생성부(220)는 디바이스 메모리(111), 또는 호스트 메모리(121)의 1번째 주소(421)의 데이터에 매핑된 전송 순서 정보를 식별할 수 있다. 이때, 식별한 전송 순서 정보는 도 4에 도시된 바와 같이 4이므로, 주소 리스트 생성부(220)는 주소 리스트의 4번째 주소(422)에 디바이스 메모리(111), 또는 호스트 메모리(121)의 1번째 주소(421)를 저장할 수 있다(420).
그 다음으로, 주소 리스트 생성부(220)는 디바이스 메모리(111), 또는 호스트 메모리(121)의 2번째 주소(431)의 데이터에 매핑된 전송 순서 정보를 식별할 수 있다. 이때, 식별한 전송 순서 정보는 도 4에 도시된 바와 같이 3이므로, 주소 리스트 생성부(220)는 주소 리스트의 3번째 주소(432)에 디바이스 메모리(111), 또는 호스트 메모리(121)의 2번째 주소(431)를 저장할 수 있다(430).
다음으로, 주소 리스트 생성부(220)는 디바이스 메모리(111), 또는 호스트 메모리(121)의 3번째 주소(441)의 데이터에 매핑된 전송 순서 정보를 식별할 수 있다. 이때, 식별한 전송 순서 정보는 도 4에 도시된 바와 같이 1이므로, 주소 리스트 생성부(220)는 주소 리스트의 1번째 주소(442)에 디바이스 메모리(111), 또는 호스트 메모리(121)의 3번째 주소(441)를 저장할 수 있다(440).
마지막으로, 주소 리스트 생성부(220)는 디바이스 메모리(111), 또는 호스트 메모리(121)의 4번째 주소(451)의 데이터에 매핑된 전송 순서 정보를 식별할 수 있다. 이때, 식별한 전송 순서 정보는 도 4에 도시된 바와 같이 2이므로, 주소 리스트 생성부(220)는 주소 리스트의 2번째 주소(452)에 디바이스 메모리(111), 또는 호스트 메모리(121)의 4번째 주소(451)를 저장할 수 있다(450).
이때, 완성된 주소 리스트는 도 4에 도시된 바와 같이 0,3,4,2,1의 순서로 주소가 저장되어 있다. 따라서, 데이터 전송부(230)는 0번째 주소(411)의 데이터, 3번째 주소(441)의 데이터, 4번째 주소(451)의 데이터, 2번째 주소(431)의 데이터, 1번째 주소(421)의 데이터의 순서로 데이터를 전송할 수 있다.
즉, 데이터 전송부(230)는 데이터가 저장된 주소의 순차와는 비 순차로 데이터를 전송할 수 있다. 구체적으로, 데이터 전송부(230)는 데이터가 저장된 주소를 정렬하지 않고도, 데이터가 저장된 순서, 또는 사용자가 원하는 순서에 따라 데이터를 전송할 수 있다.
도 5는 본 발명의 일실시예에 따른 데이터 전송 방법을 도시한 플로우차트이다.
단계(S510)에서 순서 정보 매핑부(210)는 디바이스 메모리(111), 또는 호스트 메모리(121)에 저장된 데이터에 전송 순서 정보를 매핑할 수 있다.
단계(S520)에서 주소 리스트 생성부(220)는 단계(S510)에서 데이터에 매핑한 전송 순서 정보에 따라 데이터의 주소들을 순차적으로 저장한 주소 리스트를 생성할 수 있다.
단계(S530)에서 데이터 전송부(230)는 단계(S520)에서 생성한 주소 리스트에 주소가 저장된 순서에 따라 각 주소에 대응하는 데이터를 전송할 수 있다.
본 발명은 데이터의 전송 순서를 식별하고, 전송 순서가 포함된 주소 리스트를 생성함으로써, 전송 순서에 따라 데이터가 저장된 주소를 정렬하는 과정 없이도 비 순차로 저장된 데이터를 전송 순서에 따라 전송할 수 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 데이터 전송 장치
210: 순서 정보 매핑부
220: 주소 리스트 생성부
230: 데이터 전송부

Claims (8)

  1. 데이터에 전송 순서 정보를 매핑하는 순서 정보 매핑부;
    전송 순서 정보에 따라 데이터의 주소들을 순차적으로 저장한 주소 리스트를 생성하는 주소 리스트 생성부; 및
    주소 리스트에 주소가 저장된 순서에 따라 각 주소에 저장된 데이터를 전송하는 데이터 전송부
    를 포함하고,
    상기 순서 정보 매핑부는,
    상기 데이터의 전송 순서와 상기 데이터가 저장된 주소가 동일한지 여부를 판단하고, 상기 데이터의 전송 순서와 상기 데이터가 저장된 주소가 서로 다른 경우, 데이터에 전송 순서 정보를 매핑하는 데이터 전송 장치.
  2. 제1항에 있어서,
    상기 주소 리스트 생성부는,
    데이터에 매핑된 전송 순서 정보를 사용하여 데이터의 전송 순서를 식별하고, 식별한 전송 순서에 따라 주소 리스트에서 데이터의 주소가 저장될 위치를 결정하는 것을 특징으로 하는 데이터 전송 장치.
  3. 삭제
  4. 제1항에 있어서,
    상기 순서 정보 매핑부는,
    각 데이터가 메모리에 저장된 순서에 따라 각 데이터의 전송 순서를 식별하고, 식별한 전송 순서에 따라 데이터에 전송 순서 정보를 매핑하는 것을 특징으로 하는 데이터 전송 장치.
  5. 데이터에 전송 순서 정보를 매핑하는 단계;
    전송 순서 정보에 따라 데이터의 주소들을 순차적으로 저장한 주소 리스트를 생성하는 단계; 및
    주소 리스트에 주소가 저장된 순서에 따라 각 주소에 저장된 데이터를 전송하는 단계
    를 포함하고,
    상기 전송 순서 정보를 매핑하는 단계는,
    상기 데이터의 전송 순서와 상기 데이터가 저장된 주소 값이 동일한지 여부를 판단하는 단계; 및
    상기 데이터의 전송 순서와 상기 데이터가 저장된 주소 값이 서로 다른 경우, 데이터에 전송 순서 정보를 매핑하는 단계
    를 포함하는 데이터 전송 방법.
  6. 제5항에 있어서,
    상기 주소 리스트를 생성하는 단계는,
    데이터에 매핑된 전송 순서 정보를 사용하여 데이터의 전송 순서를 식별하는 단계; 및
    식별한 전송 순서에 따라 주소 리스트에서 데이터의 주소가 저장될 위치를 결정하는 단계
    를 포함하는 데이터 전송 방법.
  7. 삭제
  8. 제5항에 있어서,
    상기 전송 순서 정보를 매핑하는 단계는,
    각 데이터가 메모리에 저장된 순서에 따라 각 데이터의 전송 순서를 식별하는 단계; 및
    식별한 전송 순서에 따라 데이터에 전송 순서 정보를 매핑하는 단계
    를 포함하는 데이터 전송 방법.
KR1020120004809A 2012-01-16 2012-01-16 Ｓｄｉｏ 인터페이스를 사용한 비순차적 데이터 전송 장치 및 방법 KR101721273B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120004809A KR101721273B1 (ko) 2012-01-16 2012-01-16 Ｓｄｉｏ 인터페이스를 사용한 비순차적 데이터 전송 장치 및 방법
US13/742,950 US20130185535A1 (en) 2012-01-16 2013-01-16 Apparatus and method for processing non-sequentially stored data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120004809A KR101721273B1 (ko) 2012-01-16 2012-01-16 Ｓｄｉｏ 인터페이스를 사용한 비순차적 데이터 전송 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20130084079A KR20130084079A (ko) 2013-07-24
KR101721273B1 true KR101721273B1 (ko) 2017-03-29

Family

ID=48780831

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120004809A KR101721273B1 (ko) 2012-01-16 2012-01-16 Ｓｄｉｏ 인터페이스를 사용한 비순차적 데이터 전송 장치 및 방법

Country Status (2)

Country Link
US (1) US20130185535A1 (ko)
KR (1) KR101721273B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030217239A1 (en) * 2002-05-14 2003-11-20 Jeddeloh Joseph M. Out of order DRAM sequencer
US20080152142A1 (en) * 2006-12-20 2008-06-26 Mark Buer Memory scrambler unit (msu)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI366094B (en) * 2007-12-28 2012-06-11 Asmedia Technology Inc Method and system of integrating data assessing commands and data accessing device thereof
JP4752882B2 (ja) * 2008-07-24 2011-08-17 ソニー株式会社 メモリアクセスシステム、メモリ制御装置、メモリ制御方法、および、プログラム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030217239A1 (en) * 2002-05-14 2003-11-20 Jeddeloh Joseph M. Out of order DRAM sequencer
US20080152142A1 (en) * 2006-12-20 2008-06-26 Mark Buer Memory scrambler unit (msu)

Also Published As

Publication number Publication date
KR20130084079A (ko) 2013-07-24
US20130185535A1 (en) 2013-07-18

Similar Documents

Publication Publication Date Title
US11947489B2 (en) Creating snapshots of a storage volume in a distributed storage system
US11397724B2 (en) Method and apparatus for obtaining area speed limit value and terminal device
CN105830022B (zh) 访问文件的方法和装置
CN110232034A (zh) 主机系统及其方法和加速模块
CN106030546B (zh) 计算机程序的方法
US8832666B2 (en) Dynamic instrumentation
CN108959127B (zh) 地址转换方法、装置及系统
GB2555023A (en) Infrastructure for hosting and publishing software packages
JP2015207316A5 (ko)
RU2014132567A (ru) Устройство и способы создания маршрутов обслуживания внутри системы управления технологическими процессами
CN109684335B (zh) 基于键值对的数据结构实现方法、装置、设备和存储介质
RU2010109427A (ru) Передача с разнесением частот в системе беспроводной связи
CN107426272A (zh) 一种小程序推送方法、装置及计算机存储介质
CN106030549B (zh) 用于对晶片外高速缓存存储器的标签集高速缓存的方法、装置和系统
CN111723030B (zh) 存储器系统及存储器系统的控制方法
CN106097258A (zh) 一种影像处理方法及增强现实设备
US20200371827A1 (en) Method, Apparatus, Device and Medium for Processing Data
CN108182119A (zh) 读写分离控制方法和装置、存储介质及电子装置
JP5732806B2 (ja) データ転送装置及びデータ転送方法
CN104346234B (zh) 一种内存访问的方法、设备及系统
KR101721273B1 (ko) Ｓｄｉｏ 인터페이스를 사용한 비순차적 데이터 전송 장치 및 방법
US20190073270A1 (en) Creating Snapshots Of A Storage Volume In A Distributed Storage System
CA2707249C (en) Native interface optimization for read-only arrays
US20120317387A1 (en) Fast copy using file system block mappings
JP2010039381A (ja) 建物データの名寄せ方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200224

Year of fee payment: 4