KR101719922B1 - 변압기 피드백을 갖는 저잡음 증폭기 및 그 사용 방법 - Google Patents

변압기 피드백을 갖는 저잡음 증폭기 및 그 사용 방법 Download PDF

Info

Publication number
KR101719922B1
KR101719922B1 KR1020150164524A KR20150164524A KR101719922B1 KR 101719922 B1 KR101719922 B1 KR 101719922B1 KR 1020150164524 A KR1020150164524 A KR 1020150164524A KR 20150164524 A KR20150164524 A KR 20150164524A KR 101719922 B1 KR101719922 B1 KR 101719922B1
Authority
KR
South Korea
Prior art keywords
transistor
gate
lna
feedback transformer
voltage
Prior art date
Application number
KR1020150164524A
Other languages
English (en)
Other versions
KR20160129686A (ko
Inventor
이흐수안 리우
흐시에훙 흐시에
츠진 예
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20160129686A publication Critical patent/KR20160129686A/ko
Application granted granted Critical
Publication of KR101719922B1 publication Critical patent/KR101719922B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/347—Negative-feedback-circuit arrangements with or without positive feedback using transformers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/117—A coil being coupled in a feedback path of an amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/168—Two amplifying stages are coupled by means of a filter circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

저잡음 증폭기(LNA)는 제1 트랜지스터 및 제2 트랜지스터를 포함한다. 제2 트랜지스터의 소스는 제1 트랜지스터의 드레인에 연결된다. 상기 LNA 는 피드백 변압기를 추가로 포함한다. 제1 트랜지스터의 게이트는 피드백 변압기의 1차 권선에 연결되고, 제2 트랜지스터의 게이트는 피드백 변압기의 2차 권선에 연결된다.

Description

변압기 피드백을 갖는 저잡음 증폭기 및 그 사용 방법{LOW NOISE AMPLIFIER HAVING TRANSFORMER FEEDBACK AND METHOD OF USING THE SAME}
초-저 전력 디바이스는 블루투스® 스마트, 휴대폰, 또는 시계와 같은 모바일 통신; 가전제품, 자동화, 계산 장치 또는 다른 사물인터넷(internet of things)(IOT) 디바이스에 사용되고 있다. 초-저 전력 디바이스는 다른 기술에 비해 전력을 적게 소비하도록 설계된다. 일부 경우에 있어서, 초-저 전력 디바이스의 전력 소비는 약 0.01 와트(W) 내지 약 0.5 W 의 범위이다. 다른 디바이스로부터 입력 신호를 수신하는 초-저 전력 디바이스는 흔히 상기 수신된 입력 신호의 증폭을 생성하도록 구성되는 저잡음 증폭기(low noise amplifier)(LNA)를 포함한다.
LNA 는 수신용 디바이스에서 가장 큰 전력 소비 디바이스 중 하나이다. 일부 경우에 있어서, LNA 는 전체 수신에 대해 약 30 % 의 전력 소비를 차지한다. 일부 경우에 있어서, LNA 의 전력 소비를 감소시키면 수신 디바이스에 의해 사용되는 입력 신호의 증폭을 감소시키고, 그리고 수신 디바이스의 성능에 악영향을 끼친다.
본 발명의 양태는 첨부된 도면과 함께 읽혀질 때 이하의 상세한 설명으로부터 가장 잘 이해된다. 본 산업에서의 표준적인 관행에 따라, 다양한 특징부는 축적대로 도시되지 않았음을 인식해야 한다. 실제로, 다양한 특징부의 크기는 논의의 명확함을 위해 임의로 증가 또는 감소될 수 있다.
도 1은 일부 실시예에 따른 변압기 피드백을 갖는 저잡음 증폭기(LNA)의 개략도이다.
도 2는 일부 실시예에 따른 변압기 피드백을 갖는 LNA 의 개략도이다.
도 3은 일부 실시예에 따라 변압기 피드백 및 정전류 전력 공급부를 갖는 LNA 의 개략도이다.
도 4는 일부 실시예에 따른 변압기 피드백을 갖는 LNA 를 사용하는 방법의 흐름도이다.
이하의 설명은 제공된 대상물(subject matter)의 상이한 특징들을 실시하기 위해 많은 상이한 실시예 또는 예를 제공한다. 본 발명을 간소화하기 위해 부품 및 디바이스의 특정한 예가 이하에 개시된다. 물론, 이들은 단지 예에 불과하며, 제한하는 것으로 의도되지는 않는다. 예를 들어, 이어지는 설명에 있어서 제2 특징부 상에 또는 제2 특징부 위에 제 1 특징부의 형성은 제1 및 제2 특징부가 직접 접촉하여 형성되는 실시예를 포함할 수 있으며, 또한 추가적인 특징부가 제1 특징부와 제2 특징부 사이에 형성될 수 있어서 제1 및 제2 특징부가 직접 접촉하지 않을 수 있는 실시예를 포함할 수도 있다. 또한, 본 발명은 다양한 예에서 도면부호 및/또는 문자를 반복할 수 있다. 이러한 반복은 간단함 및 명확함을 위한 것이며, 또한 그 자체가 논의되는 다양한 실시예들 및/또는 구성들 사이의 관련성을 나타내지 않는다.
초-저 전력 저잡음 증폭기(LNA)는 디바이스 내의 다른 회로에 의한 사용을 위해 입력 신호의 진폭을 증가시키는 것을 돕는다. LNA 의 전력 소비는 LNA 내의 요소의 근사-임계(near-threshold) 전압에 가깝게 LNA 를 작동시킴으로써 감소될 수 있다. 상기 근사-임계 전압은 능동화(activation)에 가까운 전압, 즉 트랜지스터가 비-도전 상태로부터 도전 상태로 천이되는 임계 전압이다. 일부 실시예에 있어서, 임계 전압에 가깝게 작동되는 LNA 의 전력 소비는 디바이스를 위한 전력 공급의 약 15 % 내지 약 20 % 를 소비한다. 비교 시, 초-임계 전압으로 작동되는 다른 LNA 는 다른 디바이스를 위한 전력 공급의 대략 30 % 를 소비한다. 상기 초-임계 전압은 능동화 보다 상당히 위에 있는 전압, 즉 트랜지스터가 비-도전 상태로부터 도전 상태로 천이되는 임계 전압이다. 근사-임계 전압과의 비교 시, 초-임계 전압으로 작동되는 트랜지스터는 최대 도전율로 작동된다. 초-임계 전압 레벨로 LNA 를 작동시킬 때와의 비교 시, LNA 의 근사-임계 전압 작동은 증가된 전류 밀도를 나타낸다. 상기 증가된 전류 밀도는 배터리 수명을 증가시키기 위해 다시 전력 소비의 감소, 또는 전력 소비를 유지할 동안 디바이스의 기능성을 증가시키기 위해 작동될 수 있는 능동형 디바이스의 개수의 증가를 촉진시킨다. 감소된 전력 소비는 배터리와 같은 전력 저장 장치의 전체 크기를 감소시키고, 이에 따라 디바이스의 전체 크기를 감소시키는 것을 돕는다. 동일한 전력 소비로 작동 가능한 능동형 디바이스의 개수의 증가는 디바이스 크기의 심각한 증가 없이 디바이스의 기능성을 증가시킨다.
LNA 는 LNA 내의 요소를 바이어싱시킴으로써 임계 전압에 가깝게 작동될 수 있다. 일부 실시예에 있어서, 상기 바이어싱 전압은 LNA 내의 요소의 게이트에 인가된다. 일부 실시예에 있어서, 상기 바이어싱 전압은 LNA 내의 요소의 용적에 인가된다.
그러나 임계 전압에 가깝게 LNA 를 작동시키면, LNA 를 모서리 변화(corner variation)에 더욱 민감하게 한다. 모서리 변화는 제조 공정의 변화에 의해 유발되는 디바이스 성능의 고유한 변화이다. 예를 들어, 제조 툴 내의 드리프트로 인한 웨이퍼-웨이퍼 변화는 일부 경우에 있어서 제2 웨이퍼 상의 요소에 비해 제1 웨이퍼 상의 요소의 상이한 성능으로 나타난다. 또한, 웨이퍼의 표면에 걸친 상태의 변화로 인한 웨이퍼 변화 내에서는 일부 경우에 있어서 웨이퍼에 걸친 다양한 위치에서 요소의 상이한 성능으로 나타난다. 제조 공정에서의 이들 변화의 결과로서, 어떤 LNA 는 상이한 성능 특성을 갖는다. LNA 를 임계 전압에 가깝게 작동시키면 LNA 의 성능을 이들 변화에 더욱 민감하게 한다.
도 1은 일부 실시예에 따른 피드백 변압기(feedback transformer)(TF)를 갖는 LNA(100)의 개략도이다. 상기 LNA 는 기준 전압에 연결되는 제1 측부를 갖는 제1 인덕터(L1)를 포함한다. 상기 제1 인덕터(L1)의 제2 측부는 제1 트랜지스터(M1)의 소스에 연결된다. 제1 트랜지스터(M1)의 드레인은 제2 트랜지스터(M2)의 소스에 연결된다. 제1 트랜지스터(M1)의 게이트는 피드백 변압기(TF)의 1차 권선(105a)의 제1 단부에 연결된다. 제2 트랜지스터(M2)의 게이트는 피드백 변압기(TF)의 2차 권선(105b)의 제1 단부에 연결된다. 제2 트랜지스터(M2)의 드레인은 제2 인덕터(L2)의 제1 측부, 및 제1 커패시터(C1)의 제1 측부에 연결된다. 출력 노드는 제1 커패시터(C1)의 제2 측부에 연결된다. 제2 인덕터(L2)의 제2 측부는 공급 전압(VDD)에 연결된다. 피드백 변압기(TF)의 1차 권선(105a)의 제2 단부는 입력 노드에 연결된다. 피드백 변압기(TF)의 2차 권선(105b)의 제2 단부는 기준 전압(VDD)에 연결된다.
일부 경우에 있어서, LNA(100)의 제1 트랜지스터(M1)는 공통 소스 이득 스테이지로 지칭된다. 일부 경우에 있어서, LNA(100)의 제2 트랜지스터(M2)는 공통 게이트 이득 스테이지로 지칭된다. 일부 경우에 있어서, LNA(100)의 구조물은 캐스코드(cascode) 구조물로 지칭된다.
피드백 변압기(TF)는 제1 트랜지스터(M1)의 게이트 및 제2 트랜지스터(M2)의 게이트에 공급되는 전압 레벨을 제어하고, 또한 제1 트랜지스터의 게이트 및 제2 트랜지스터의 게이트에 공급된 전압을 동일한 위상으로, 즉 위상 변이 없음으로 유지하도록 구성된다. 피드백 변압기(TF)의 극성은 도 1에 점 표기법(dot notation)으로 도시된 바와 같이 감극성(減極性)(subtractive polarity)이다. 전압 레벨을 제어함으로써, 제1 트랜지스터(M1)의 성능 및 제2 트랜지스터(M2)의 성능이 모서리 변화와 관계 없이 더욱 정확해진다. 피드백 변압기(TF)는 피드백 변압기의 1차 권선(105a)의 권회수(number of turn) 및 피드백 변압기의 2차 권선(105b)의 권회수에 기초하여 공급되는 전압 레벨을 제어할 수 있다. 권회수가 증가함에 따라, 피드백 변압기의 각각의 측부 상의 전압 레벨이 증가하고, 또한 피드백 변압기의 각각의 측부에 의해 출력된 전류가 감소된다. 일부 실시예에 있어서, 피드백 변압기의 2차 권선(105b) 상의 권회수에 대한, 피드백 변압기(TF)의 1차 권선(105a) 상의 권회수의 비율은 약 1,000:1 내지 약 1:1,000 범위에 있다. LNA(100)의 피드백 변압기(TF)는 피드백 변압기를 포함하지 않는 LNA 와의 비교 시 LNA(100)의 전력 소비, 예를 들어 DC 전력 소비를 감소시키는 것을 돕는다. 전력 소비의 감소는 다른 LNA 와의 비교 시 LNA(100)를 포함하는 디바이스의 배터리 수명을 증가시키는 것을 돕는다.
피드백 변압기(TF)의 권선(105a, 105b)은 구리, 알루미늄, 텅스텐, 포름바(Formvar) 와이어, 리츠(Litz) 와이어와 같은 도전성 재료, 또는 다른 적절한 도전성 재료를 포함한다. 일부 실시예에 있어서, 피드백 변압기(TF)의 코어는 철, 강과 같은 자성 재료 또는 다른 적절한 자성 재료를 포함한다. 일부 실시예에 있어서, 피드백 변압기(TF)의 코어는 공기이다. 일부 실시예에 있어서, 피드백 변압기는 코어-타입 구성, 쉘-타입 구성, 또는 다른 적절한 구성 타입이다.
제1 트랜지스터(M1) 및 제2 트랜지스터(M2)는 n-타입 금속 산화물 반도체(NMOS) 트랜지스터이다. 일부 실시예에 있어서, 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)는 p-타입 금속 산화물 반도체(PMOS) 트랜지스터, 쌍극 접합 트랜지스터(BJT), 핀 전계효과 트랜지스터(FinFET), 고 전자 이동도 트랜지스터(high electron mobility transistor)(HEMT), 또는 다른 적절한 트랜지스터로부터 독립적으로 선택된다.
일부 실시예에 있어서, 공급 전압(VDD)은 정전류 공급 전압이다. 일부 실시예에 있어서, 공급 전압(VDD)은 일정 전압 공급 전압이다. 일부 실시예에 있어서, 공급 전압(VDD)은 약 0.9 볼트(V)이다. 일부 실시예에 있어서, 기준 전압은 접지된다. 일부 실시예에 있어서, 상기 기준 전압은 접지와는 상이하다. 일부 실시예에 있어서, LNA(100)의 작동 주파수는 약 10 GHz 보다 적다. 일부 실시예에 있어서, LNA(100)의 작동 주파수는 약 2.4 GHz 이다. 일부 실시예에 있어서, LNA(100)의 작동 주파수는 블루투스™ 의 작동 주파수에 대응한다.
도 2는 일부 실시예에 따른 피드백 변압기(TF')를 갖는 LNA(200)의 개략도이다. LNA(100)(도 1)와 LNA(200) 사이의 공통 요소는 동일한 기준 특성을 갖는다. LNA(100)와의 비교 시, LNA(200) 또한 제1 트랜지스터(M1)의 게이트 및 제2 트랜지스터(M2)의 게이트에 인가되는, 위상 변이된, 즉 180 도 위상 변이된, 전압을 제어하도록 구성되는 피드백 변압기(TF')를 포함한다. 피드백 변압기(TF')의 극성은 도 2에 점 표기법에 의해 도시된 바와 같이 가극성(additive polarity)이다. LNA(200) 또한 공급 전압(VDD)과 제2 트랜지스터(M2)의 게이트 사이에 연결되는 제1 레지스터(R1)를 포함한다. 또한, 상기 제1 레지스터(R1)는 피드백 변압기(TF')와 공급 전압(VDD) 사이에 연결된다. 무선 주파수(RF) 초크(chock)(210)는 제1 트랜지스터(M1)의 드레인과 제2 트랜지스터(M2)의 소스 사이에 연결된다. 교류(AC) 쇼트(short)(220)는 제1 트랜지스터(M1)의 드레인과 기준 전압 사이에 연결된다. 제2 커패시터(C2)는 피드백 변압기(TF')와 제1 트랜지스터(M1)의 드레인 사이에 연결된다.
일부 경우에 있어서, LNA(200)의 제1 트랜지스터(M1)는 공통 소스 이득 스테이지로 지칭된다. 일부 경우에 있어서, LNA(200)의 제2 트랜지스터(M2)는 공통 소스 이득 스테이지로 지칭된다. 일부 경우에 있어서, LNA(200)의 구조물은 수반성(concurrent) 구조물로 지칭된다.
피드백 변압기(TF)(도 1)와 마찬가지로, 피드백 변압기(TF')는 제1 트랜지스터(M1)의 게이트 및 제2 트랜지스터(M2)의 게이트에 공급되는 전압 레벨을 제어하고, 또한 제1 트랜지스터의 게이트 및 제2 트랜지스터의 게이트에 공급되는 전압을 유지하도록 구성된다. 이에 반해, 피드백 변압기(TF)에 의해, 피드백 변압기(TF')는 제1 트랜지스터(M1)의 게이트 및 제2 트랜지스터(M2)의 게이트에 공급되는 전압을 반대 위상으로, 즉 180 도의 위상 변이로 유지하도록 구성된다. 전압 레벨을 제어함으로써, 제1 트랜지스터(M1)의 성능 및 제2 트랜지스터(M2)의 성능이 모서리 변화에 관계 없이 더욱 정확해진다.
RF 초크(210)는 LNA(200)에서 DC 전력과 RF 신호 사이에 선택적인 전기적 격리를 제공하는 것을 돕는다. 일부 실시예에 있어서, RF 초크(210)는 DC 전력과 관련된 전류의 전파를 허용하고, 또한 어떤 주파수 대역폭과 관련된 전류의 전파를 방해한다. 일부 실시예에 있어서, RF 초크(210)는 복수의 주파수 대역폭을 방해하기 위해 복수의 초크 디바이스를 포함한다. 일부 실시예에 있어서, RF 초크(210)는 커패시터와 병렬로 연결되는 인덕터를 포함하는 LC 디바이스이다.
AC 쇼트(220)는 LNA(200)의 작동 주파수 위의 주파수를 위해 기준 전압에 대한 경로를 제공한다. 일부 실시예에 있어서, AC 쇼트(220)는 기준 전압에 연결되는 커패시터를 포함한다. 일부 실시예에 있어서, LNA(200)의 작동 주파수는 약 10 GHz 보다 적다. 일부 실시예에 있어서, LNA(200)의 작동 주파수는 약 2.4 GHz 이다. 일부 실시예에 있어서, LNA(200)의 작동 주파수는 블루투스™ 디바이스의 작동 주파수에 대응한다.
도 3은 피드백 변압기(FT') 및 정전류 바이어스 회로(330)를 포함하는 LNA(300)의 개략도이다. 동시에 LNA(200)(도 2)의 요소이기도 한, LNA(300)의 요소는 동일한 도면부호를 갖는다. LNA(200)와의 비교 시, LNA(300)는 RF 초크(310)로서 LC 회로를 포함한다. RF 초크(310)는 제1 트랜지스터(M1)의 드레인과 제2 트랜지스터(M2)의 소스 사이에서 병렬로 연결되는 인덕터(L3) 및 커패시터(C4)를 포함한다. 또한, LNA(300)는 AC 쇼트(320)로서 커패시터(C3)를 포함한다. 상기 정전류 바이어스 회로(330)는 제1 트랜지스터(M1)의 게이트 및 제2 트랜지스터(M2)의 게이트에 연결된다. 제2 레지스터(R2)는 정전류 바이어스 회로(330)와 제1 트랜지스터(M1)의 게이트 사이에 연결된다. 제5 커패시터(C5)는 제1 트랜지스터(M1)의 게이트와 제1 트랜지스터의 소스 사이에 연결된다. 제6 커패시터(C6)는 제1 레지스터(R1)와 피드백 변압기(TF') 사이에 연결된다.
일부 실시예에 있어서, LNA(300)의 작동 주파수는 약 10 GHz 보다 적다. 일부 실시예에 있어서, LNA(300)의 작동 주파수는 약 2.4 GHz 이다. 일부 실시예에 있어서, LNA(300)의 작동 주파수는 블루투스™ 디바이스의 작동 주파수에 대응한다.
정전류 바이어스 회로(330)는 제1 트랜지스터(M1)의 게이트 및 일정한 전류를 갖는 제2 트랜지스터(M2)의 게이트에 신호를 제공하도록 구성된다. 제2 트랜지스터(M2)의 게이트에 제공되는 신호의 전압은 제1 레지스터(R1)의 저항에 기초하여 결정된다. 제1 트랜지스터(M1)의 게이트에 제공되는 신호의 전압은 제2 레지스터(R2)의 저항에 기초하여 결정된다. 정전류 바이어스 회로(330)는 제1 전류(Ⅰ1)를 발생시키도록 구성되는 제1 전류 발생기(340a), 및 제2 전류(Ⅰ2)를 발생시키도록 구성되는 제2 전류 발생기(340b)를 포함한다. 일부 실시예에 있어서, 제1 전류 발생기(340a)와 제2 전류 발생기(340b) 각각은 밴드갭(bandgap) 전류 소스 또는 다른 적절한 전류 발생기이다.
정전류 바이어스 회로(330)는 제1 전류(Ⅰ1)를 제1 트랜지스터(M1)의 게이트로, 또한 제2 전류(Ⅰ2)를 제2 트랜지스터(M2)의 게이트로 반사시키도록 구성된다. 전류 미러(mirror)(335)는 제3 트랜지스터(M3), 제4 트랜지스터(M4), 제5 트랜지스터(M5), 및 제6 트랜지스터(M6)를 포함한다. 제3 트랜지스터(M3)의 소스는 기준 전압에 연결된다. 제3 트랜지스터(M3)의 게이트는 제2 레지스터(R2)에 연결된다. 제3 트랜지스터(M3)의 드레인은 제4 트랜지스터(M4)의 소스에 연결된다. 제4 트랜지스터(M4)의 드레인은 제3 트랜지스터(M3)의 게이트에, 제1 전류 발생기에, 및 제2 레지스터(R2)에 연결된다. 제4 트랜지스터의 게이트는 제5 트랜지스터(M5)의 게이트, 제6 트랜지스터(M6)의 게이트, 및 제1 레지스터(R1)에 연결된다. 제5 트랜지스터(M5)의 소스는 기준 전압에 연결된다. 제5 트랜지스터(M5)의 드레인은 제6 트랜지스터(M6)의 소스에 연결된다. 제6 트랜지스터(M6)의 드레인은 제6 트랜지스터의 게이트 및 제2 전류 소스에 연결된다. 제3 트랜지스터(M3), 제4 트랜지스터(M4), 제5 트랜지스터(M5), 및 제6 트랜지스터(M6) 각각은 NMOS 트랜지스터이다. 일부 실시예에 있어서, 제3 트랜지스터(M3), 제4 트랜지스터(M4), 제5 트랜지스터(M5), 또는 제6 트랜지스터(M6) 중 적어도 하나는 PMOS 트랜지스터, FinFET, BJT, HEMT, 또는 다른 적절한 트랜지스터이다. 일부 실시예에 있어서, 전류 미러(335)는 상이한 전류 미러링(mirroring) 회로로 대체된다.
정전류 바이어스 회로(330)를 제1 트랜지스터(M1)의 게이트 및 제2 트랜지스터(M2)의 게이트에 연결하면 일정 전압 바이어스를 갖는 LNA 에 비해, LNA(300)의 성능 열화를 감소시키는 것을 돕는다. 상이한 LNA 를 위한 여러 개의 작동 매개변수의 변화를 결정하기 위해, 본 출원인은 최상의 경우의 제조 모서리, 즉 최상의 성능을 갖는 제조된 디바이스와, 최악의 경우의 제조 모서리, 즉 최악의 성능을 갖는 제조된 디바이스를 비교하였다. 임계 전압 근처에서 작동되는 일정 전압 바이어스 LNA 를 위한, DC 전류(IDC)는 최상의 제조 모서리와 최악의 제조 모서리 사이에 218 % 의 변화를 가졌다. 이에 반해, 정전류 바이어스를 갖는 임계 전압 근처에서 작동되는 LNA 를 위한, DC 전류(IDC) 변화는 단지 8 % 의 변화를 가졌다. 이득 및 노이즈 지수(noise factor)(NF)에 유사한 개선이 이루어졌다. 일정 전압 바이어스를 갖는 LNA 는, 단지 33 % 의 정전류 바이어스를 갖는 LNA 를 위한 이득의 변화에 비해, 132 % 의 이득 변화를 나타냈다. 일정 전압 바이어스를 갖는 LNA 는 단지 6 % 의 정전류 바이어스를 갖는 LNA 를 위한 NF 의 변화에 비해, 56 % 의 NF 변화를 나타냈다. 이들 결과는, 일정 전압 바이어스를 갖는 LNA 에 비해, LNA(300)를 위한 모서리 변화에 대한 민감도의 상당한 감소를 나타내고 있다.
일정 전압 바이어스를 갖는 LNA 에 비해, 웨이퍼 내의 변화 또한 LNA(300)를 위해 감소된다. 제조 공정 중, 복수의 LNA 가 동일 웨이퍼 상에 형성된다. 이들 LNA 는 무선 개인 영역 네트워크(wireless personal area network)(WPAN), 자동차 레이더, 촬상, 웨어러블 전자기기와 같은 반도체 디바이스, 또는 다른 적절한 반도체 디바이스를 형성하기 위해, 그 후 다이싱되며 그리고 다른 회로와 패키징된다. 전술한 바와 같이, 모서리 변화는 상이한 웨이퍼들 사이뿐만 아니라 단일 웨이퍼에 걸쳐 발생한다. 본 출원인은 동일한 웨이퍼 상에 제조된 상이한 LNA 의 성능을 비교하였다. 일정 전압 바이어스를 갖는 LNA 는 9.12 % 의 표준편차를 갖는 DC 전류(IDC), 및 41.1 % 의 표준편차를 갖는 이득을 나타냈다. 이에 반해, 동일한 웨이퍼 상에 제조된 상이한 LNA(300)는 4.16 % 의 DC 전류(IDC)의 표준편차, 및 28.94 % 의 이득의 표준편차를 나타냈다. 일정 전압 바이어스를 갖는 LNA 에 비해, LNA(300)의 변화는 DC 전류(IDC)에 대해 54,4 %, 그리고 이득에 대해 29.6 % 감소되었다.
LNA(300)는, 임계 전압 근처의 LNA 를 바이어싱하는 일정 전압 바이어스를 갖는 LNA 와의 비교 시, 모서리 변화에 대해 훨씬 낮은 민감도를 나타내고 있다. 일부 실시예에 있어서, LNA(300)는 초-임계 전압으로 작동된다. LNA(300)가 초-임계 전압으로 작동되는 일부 실시예에 있어서, LNA(300)는 초-임계 전압으로 작동하는 일정 전압 바이어스를 갖는 LNA 에 비해, 모서리 변화에 대해 낮은 민감도를 나타낸다. LNA(300)는 초-임계 전압으로 작동되는 일정 전압 바이어스를 갖는 LNA 에 의해 소비되는 DC 전력의 약 6 % 를 소비한다. LNA(300)의 성능 지수(figure of merit)(FOM)는 초-임계 전압으로 작동되는 일정 전압 바이어스를 갖는 LNA 의 FOM 보다 약 7.4 배 더 크다. FOM 은 상이한 LNA 를 비교하기 위한 벤치마크 표준이다. 본 발명에 있어서, FOM 은 이하의 식에 기초하여 결정된다.
FOM = 이득 /[NF -1 _ × PDC]
여기서, 상기 FOM 은 성능 지수이고, 이득은 데시벨(DB)의 크기이며, NF 는 노이즈 요소 크기(dB)이며, PDC 는 DC 전력 소비[밀리와트(mW)]이다.
그러나 LNA(300)의 영역은, 정전류 바이어스 회로(330)의 포함으로 인해, 초-임계 전압으로 작동되는 일정 전압 바이어스를 갖는 LNA 의 영역 보다 대략 60 % 더 크다.
도 4는 일부 실시예에 따른 LNA 를 사용하는 방법(400)의 흐름도이다. 상기 방법(400)은 입력 신호가 LNA 에 공급되는 단계(402)로 시작하고 있다. LNA 는 제1 트랜지스터, 예를 들어 피드백 변압기, 예를 들어 피드백 변압기(TF)(도 1) 또는 피드백 변압기(TF')(도 2 및 3)의 1차 권선에 연결되는 게이트를 갖는 제1 트랜지스터(M1)(도 1-3), 및 제2 트랜지스터, 예를 들어 피드백 변압기의 2차 권선에 연결되는 게이트를 갖는 제2 트랜지스터(M2)(도 1-3)를 포함한다. 입력 신호는 피드백 변압기를 통해 제1 트랜지스터의 게이트에 인가된다. 제1 트랜지스터 및 제2 트랜지스터는 근사-임계(near-threshold) 전압으로 작동된다. 일부 실시예에 있어서, LNA 는 캐스코드 구조물을 갖는다. 일부 실시예에 있어서, LNA 는 수반성 구조물을 갖는다. 일부 실시예에 있어서, 피드백 트랜지스터는 제1 트랜지스터의 게이트 및 제2 트랜지스터의 게이트에 인가되는 위상 전압을 유지시킨다. 일부 실시예에 있어서, 피드백 트랜지스터는 제1 트랜지스터의 게이트 및 제2 트랜지스터의 게이트에 인가되는 반전 위상 전압을 유지시킨다.
단계(404)에 있어서, 제1 트랜지스터 및 제2 트랜지스터는 정전류 바이어싱 회로를 사용하여 바이어싱된다. 상기 정전류 바이어싱 회로, 예를 들어 정전류 바이어싱 회로(330)(도 3)는 제1 트랜지스터의 게이트 및 제2 트랜지스터의 게이트에 연결된다. 일부 실시예에 있어서, 정전류 바이어싱 회로는 적어도 하나의 밴드갭 전류 소스를 포함한다. 일부 실시예에 있어서, 정전류 바이어싱 회로는 전류 미러를 포함한다.
일부 실시예에 있어서, 방법(400)은 추가적인 단계들을 포함한다. 일부 실시예에 있어서, 방법(400)의 단계 순서는 역전된다.
본 발명의 일 양태는 저잡음 증폭기(LNA)에 관한 것이다. 상기 LNA 는 제1 트랜지스터 및 제2 트랜지스터를 포함한다. 제2 트랜지스터의 소스는 제1 트랜지스터의 드레인에 연결된다. LNA 는 피드백 변압기를 추가로 포함한다. 제1 트랜지스터의 게이트는 피드백 변압기의 1차 권선에 연결되고, 제2 트랜지스터의 게이트는 피드백 변압기의 2차 권선에 연결된다.
본 발명의 다른 양태는 저잡음 증폭기(LNA)에 관한 것이다. 상기 LNA 는 제1 트랜지스터 및 제2 트랜지스터를 포함한다. 제2 트랜지스터의 소스는 제1 트랜지스터의 드레인에 연결된다. LNA 는 피드백 변압기를 추가로 포함한다. 제1 트랜지스터의 게이트는 피드백 변압기의 1차 권선에 연결되고, 제2 트랜지스터의 게이트는 피드백 변압기의 2차 권선에 연결된다. 상기 LNA 는 제1 트랜지스터 및 제2 트랜지스터를 바이어싱하도록 구성되는 정전류 바이어싱 회로를 추가로 포함한다.
본 발명의 또 다른 양태는 저잡음 증폭기(LNA)를 사용하는 방법에 관한 것이다. 상기 방법은 LNA 에 입력 신호를 공급하는 단계를 포함한다. LNA 는 제2 트랜지스터에 연결되는 제1 트랜지스터, 및 제1 트랜지스터의 게이트와 제2 트랜지스터의 게이트에 연결되는 피드백 변압기를 포함한다. 상기 방법은 정전류 바이어싱 회로를 사용하여 제1 트랜지스터 및 제2 트랜지스터를 바이어싱하는 단계를 추가로 포함한다.
전술한 바는 본 기술분야의 숙련자가 본 발명의 양태를 더욱 잘 이해할 수 있도록 여러 실시예들의 특징부의 개요를 설명하였다. 본 기술분야의 숙련자라면 이들은 동일한 목적을 실행하기 위해 및/또는 여기에 도입된 실시예의 동일한 장점을 달성하기 위해 다른 공정 및 구조를 설계하거나 수정하기 위한 기반으로서 본 발명을 용이하게 사용할 수 있음을 인식해야 한다. 또한, 본 기술분야의 숙련자라면 이런 등가의 구성이 본 발명의 정신 및 범위로부터 일탈하지 않으며 또한 이들은 본 발명의 정신 및 범위로부터의 일탈 없이 여기에서 다양한 변화, 치환, 및 변경이 이루어질 수 있음을 인식해야 한다.

Claims (10)

  1. 저잡음 증폭기(LNA)로서,
    제1 트랜지스터;
    제2 트랜지스터로서, 상기 제2 트랜지스터의 소스가 상기 제1 트랜지스터의 드레인에 연결되는, 제2 트랜지스터; 및
    피드백 변압기로서, 상기 제1 트랜지스터의 게이트가 상기 피드백 변압기의 1차 권선에 연결되고, 상기 제2 트랜지스터의 게이트가 상기 피드백 변압기의 2차 권선에 연결되며, 상기 피드백 변압기는 상기 제1 트랜지스터의 게이트와 상기 제2 트랜지스터의 게이트에 공급되는 전압 레벨을 제어하도록 구성되는 것인, 피드백 변압기
    를 포함하는 저잡음 증폭기.
  2. 제1 항에 있어서,
    상기 제1 트랜지스터는 공통 소스 이득 스테이지이고, 상기 제2 트랜지스터는 공통 게이트 이득 스테이지 또는 공통 소스 이득 스테이지인 것인, 저잡음 증폭기.
  3. 제1 항에 있어서,
    상기 피드백 변압기를 통해 상기 제1 트랜지스터의 게이트에 연결되는 입력 노드를 더 포함하는 저잡음 증폭기.
  4. 제1 항에 있어서,
    상기 제2 트랜지스터의 드레인에 연결되는 출력 노드를 더 포함하는 저잡음 증폭기.
  5. 제1 항에 있어서,
    상기 제1 트랜지스터의 드레인과 상기 제2 트랜지스터의 소스 사이에 무선 주파수(RF) 초크를 더 포함하는 저잡음 증폭기.
  6. 제1 항에 있어서,
    상기 제2 트랜지스터의 소스에 연결되는 교류(AC) 쇼트를 더 포함하는 저잡음 증폭기.
  7. 제1 항에 있어서,
    상기 제1 트랜지스터의 게이트 및 상기 제2 트랜지스터의 게이트에 연결되는 정전류 바이어싱 회로를 더 포함하는 저잡음 증폭기.
  8. 저잡음 증폭기(LNA)로서,
    제1 트랜지스터;
    제2 트랜지스터로서, 상기 제2 트랜지스터의 소스가 상기 제1 트랜지스터의 드레인에 연결되는, 제2 트랜지스터;
    피드백 변압기로서, 상기 제1 트랜지스터의 게이트가 상기 피드백 변압기의 1차 권선에 연결되고, 상기 제2 트랜지스터의 게이트가 상기 피드백 변압기의 2차 권선에 연결되며, 상기 피드백 변압기는 상기 제1 트랜지스터의 게이트와 상기 제2 트랜지스터의 게이트에 공급되는 전압 레벨을 제어하도록 구성되는 것인, 피드백 변압기; 및
    상기 제1 트랜지스터 및 상기 제2 트랜지스터를 바이어싱하도록 구성되는 정전류 바이어싱 회로
    를 포함하는 저잡음 증폭기.
  9. 제8 항에 있어서,
    상기 피드백 변압기는, 상기 제1 트랜지스터의 게이트 및 상기 제2 트랜지스터의 게이트에 동위상 신호(in phase signal) 또는 반전 위상 신호(out of phase signal)를 유지하도록 구성되는 것인, 저잡음 증폭기.
  10. 저잡음 증폭기(LNA)를 사용하는 방법으로서,
    상기 LNA 에 입력 신호를 공급하는 단계로서, 상기 LNA 는, 제2 트랜지스터에 연결되는 제1 트랜지스터와, 상기 제1 트랜지스터의 게이트 및 상기 제2 트랜지스터의 게이트에 연결되는 피드백 변압기를 포함하고, 상기 피드백 변압기는 상기 제1 트랜지스터의 게이트와 상기 제2 트랜지스터의 게이트에 공급되는 전압 레벨을 제어하도록 구성되는 것인, 상기 LNA 에 입력 신호를 공급하는 단계; 및
    정전류 바이어싱 회로를 사용하여 상기 제1 트랜지스터 및 상기 제2 트랜지스터를 바이어싱하는 단계
    를 포함하는 저잡음 증폭기 사용 방법.
KR1020150164524A 2015-04-30 2015-11-24 변압기 피드백을 갖는 저잡음 증폭기 및 그 사용 방법 KR101719922B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/700,546 US9831832B2 (en) 2015-04-30 2015-04-30 Low noise amplifier having transformer feedback and method of using the same
US14/700,546 2015-04-30

Publications (2)

Publication Number Publication Date
KR20160129686A KR20160129686A (ko) 2016-11-09
KR101719922B1 true KR101719922B1 (ko) 2017-03-24

Family

ID=57205277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150164524A KR101719922B1 (ko) 2015-04-30 2015-11-24 변압기 피드백을 갖는 저잡음 증폭기 및 그 사용 방법

Country Status (2)

Country Link
US (1) US9831832B2 (ko)
KR (1) KR101719922B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9912301B2 (en) * 2016-04-12 2018-03-06 City University Of Hong Kong Facilitation of increased bandwidth for a low noise amplifier
KR102657358B1 (ko) 2019-02-15 2024-04-15 한국전자통신연구원 변압기를 이용하여 전류를 재사용하기 위한 증폭기 및 그의 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012191600A (ja) * 2011-02-24 2012-10-04 Fujitsu Ltd 増幅回路
US20130113562A1 (en) * 2011-09-09 2013-05-09 Stmicroelectronics S.R.L. Current reuse electronic device based on magnetic coupling components

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI249912B (en) 2004-11-12 2006-02-21 Richwave Technology Corp Low-noise amplifier using cascade topology to realize single terminal input to differential-pair output
JP4998211B2 (ja) * 2007-10-31 2012-08-15 アイコム株式会社 低雑音増幅器及び差動増幅器
JP5109874B2 (ja) * 2008-08-28 2012-12-26 アイコム株式会社 低雑音増幅器
US8427240B2 (en) 2010-08-06 2013-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Low-noise amplifier with gain enhancement
US8279008B2 (en) 2010-08-06 2012-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS millimeter-wave variable-gain low-noise amplifier
US9209521B2 (en) 2010-10-14 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. On-chip helix antenna
US8593206B2 (en) 2011-04-12 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Up-conversion mixer having a reduced third order harmonic
US8618631B2 (en) 2012-02-14 2013-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. On-chip ferrite bead inductor
US8912581B2 (en) 2012-03-09 2014-12-16 Taiwan Semiconductor Manufacturing Co., Ltd. 3D transmission lines for semiconductors
US8610494B1 (en) 2012-06-12 2013-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Low power active filter
US9374086B2 (en) 2012-11-09 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Switch circuit and method of operating the switch circuit
US8941212B2 (en) 2013-02-06 2015-01-27 Taiwan Semiconductor Manufacturing Co., Ltd. Helical spiral inductor between stacking die
US9362613B2 (en) 2013-03-07 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Bond wire antenna
US9391350B2 (en) 2013-03-07 2016-07-12 Taiwan Semiconductor Manufacturing Company Limited RF choke device for integrated circuits

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012191600A (ja) * 2011-02-24 2012-10-04 Fujitsu Ltd 増幅回路
US20130113562A1 (en) * 2011-09-09 2013-05-09 Stmicroelectronics S.R.L. Current reuse electronic device based on magnetic coupling components

Also Published As

Publication number Publication date
KR20160129686A (ko) 2016-11-09
US20160322939A1 (en) 2016-11-03
US9831832B2 (en) 2017-11-28

Similar Documents

Publication Publication Date Title
US7616941B2 (en) Method and system for improving efficiency over power control for linear and class AB power amplifiers
CN110663181B (zh) 瞬态稳定的绝缘体上硅场效应晶体管
US8319593B2 (en) Signal transforming circuit
US7119606B2 (en) Low-power, low-area power headswitch
US9917555B2 (en) Amplifier and method of operating same
CN108616261B (zh) 完全空乏型绝缘层上覆硅功率放大器
KR101719922B1 (ko) 변압기 피드백을 갖는 저잡음 증폭기 및 그 사용 방법
US11533029B2 (en) Power amplifier, power amplifier system and operating method thereof
US11469717B2 (en) Microwave amplifiers tolerant to electrical overstress
US8606213B2 (en) Power amplifier with matching transformer
US9020456B2 (en) Ultra-low-power radio for short-range communication
Nikbakhsh et al. Two‐stage current‐reused variable‐gain low‐noise amplifier for X‐band receivers in 65 nm complementary metal oxide semiconductor technology
Mohammadi et al. A narrow-band CMOS LNA for wireless communications
Hirose et al. GaN HEMT technology for environmentally friendly power electronics
CN107733377B (zh) 时序可编程偏置电流源及其构成的射频放大器偏置电路
Lu et al. A Regulated 3.1–10.6 GHz Linear Dual‐Tuning Differential Ring Oscillator For UWB Applications
Liu et al. Design of a 0.5 V CMOS cascode low noise amplifier for multi-gigahertz applications
Perumal et al. A 1 V 2.4/4.8 GHz 4.59 mW CMOS VCO with source degeneration based current mode logic flip-flops for direct conversion receivers
US20230049051A1 (en) Inductor device that can resist external interference and adjust inductance value and quality factor of inductor
Kihara et al. A 0.5 V area-efficient transformer folded-cascode CMOS low-noise amplifier
Manogna et al. Design of 2.4 GHz LNA Using Microstrip Narrow Band Pass Filter
KR101663417B1 (ko) 높은 이득을 가지는 단일 평형 주파수 혼합기 및 이중 평형 주파수 혼합기
KR101569483B1 (ko) 전압 제어 발진기
Yang et al. 2-GHz band ultra-low-voltage LC-VCO IC in 130nm CMOS technology
US20100148831A1 (en) Buffer with remote cascode topology

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200311

Year of fee payment: 4