KR101697277B1 - 메타물질 회로를 이용한 광대역 소형 마천드 발룬 - Google Patents

메타물질 회로를 이용한 광대역 소형 마천드 발룬 Download PDF

Info

Publication number
KR101697277B1
KR101697277B1 KR1020150088566A KR20150088566A KR101697277B1 KR 101697277 B1 KR101697277 B1 KR 101697277B1 KR 1020150088566 A KR1020150088566 A KR 1020150088566A KR 20150088566 A KR20150088566 A KR 20150088566A KR 101697277 B1 KR101697277 B1 KR 101697277B1
Authority
KR
South Korea
Prior art keywords
transmission line
twenty
signal
balun
compensation capacitor
Prior art date
Application number
KR1020150088566A
Other languages
English (en)
Other versions
KR20160150493A (ko
Inventor
이종철
왕양
이민재
윤기철
김현진
배정형
Original Assignee
광운대학교 산학협력단
주식회사 알에프디앤씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광운대학교 산학협력단, 주식회사 알에프디앤씨 filed Critical 광운대학교 산학협력단
Priority to KR1020150088566A priority Critical patent/KR101697277B1/ko
Publication of KR20160150493A publication Critical patent/KR20160150493A/ko
Application granted granted Critical
Publication of KR101697277B1 publication Critical patent/KR101697277B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H01P5/10—Coupling devices of the waveguide type for linking dissimilar lines or devices for coupling balanced lines or devices with unbalanced lines or devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns

Landscapes

  • Coils Or Transformers For Communication (AREA)

Abstract

메타물질 회로 패턴을 이용한 광대역 소형 마천드 발룬을 공개한다. 본 발명은 언밸런스 신호를 인가받고 임피던스 보상하여 전송하는 임피던스 보상 캐패시터, 메타물질 회로 패턴으로 구현되고, 임피던스 보상 캐패시터로부터 언밸런스 신호를 인가받아 언밸런스 신호에 대응하는 제1 밸런스 신호를 출력하는 제1 전송 선로 쌍, 메타물질 회로 패턴으로 구현되고, 제1 전송 선로 쌍을 통해 인가되는 언밸런스 신호를 인가받아 제1 밸런스 신호와 반전된 위상을 갖는 제2 밸런스 신호를 출력하는 제2 전송 선로 쌍 및 제1 전송 선로 쌍과 제2 전송 선로 쌍 각각의 출력단 사이에 연결되어, 제1 및 제2 밸런스 신호 사이의 위상차를 보상하는 위상 보상 캐패시터를 포함한다.

Description

메타물질 회로를 이용한 광대역 소형 마천드 발룬{BROAD BANDWIDTH COMPACT MARCHAND BALUN USING METAMATERIAL CIRCUIT}
본 발명은 마천드 발룬에 관한 것으로, 특히 메타물질 회로를 이용한 광대역 소형 마천드 발룬에 관한 것이다.
발룬(BALUN : Balanced to Unbalan)은 밸런스 전송 선로 회로(Balanced transmission line)를 통해 입력되는 밸런스 신호를 언밸런스 전송 선로 회로(Unbalance transmission line)로 전송할 수 있도록 언밸런스 신호로 변환하거나, 역으로 언밸런스 신호를 밸런스 신호로 변환하는 RF 수동 소자를 의미한다. 즉 밸런스 전송회로와 언밸런스 전송회로 사이에 인터페이스 역할을 수행하며, 경우에 따라서는 두 회로 사이에 임피던스 변환 기능을 수행할 수 있도록 설계될 수도 있다. 현재 발룬은 안테나 및 주파수 혼합기, 고출력 증폭기 등과 같은 무선 통신 시스템 회로에 폭넓게 사용되고 있다.
발룬은 마천드(Marchand)에 의해 평형 2선 선로를 한 개의 동축 케이블에 접속 시키는 방법으로써 최초 공개되었으며, 이후 다양한 형태로 발전하였다. 그러나 다양한 발룬이 개발되었음에도 마천드 발룬은 광대역 특성과 평면형 구조로 인해 여전히 유용하게 활용되고 있다.
도1 은 종래의 발룬의 일예로 마천드 발룬을 나타낸다.
도1 을 참조하면, 마천드 발룬은 마이크로스트립(Microstrip)과 같은 평면 전송 선로(Planar Transmission Line)를 이용하여 구현될 수 있다. 마천드 발룬은 일단으로 언밸런스 신호가 전송신호로 입력되고 타단이 오픈된 제1 전송 선로(Z1)와 제1 전송 선로(Z1)와 평형하게 배치되며, 일단이 접지되고 타단으로 1쌍의 밸런스 신호를 출력하는 제2 및 제3 전송 선로(Z2, Z3)로 구성된다.
제1 전송 선로(T1)는 전송신호 파장(λ)의 1/2의 길이(180˚ 위상 길이)를 가지며, 제2 및 제3 전송 선로(Z2, Z3)는 제1 전송 선로(Z1) 길이의 1/2, 즉 전송신호 파장(λ)의 1/4의 길이(90 ˚ 위상 길이)를 갖는다.
도1 에 도시된 바와 같이, 마천드 발룬은 결합 선로(Coupled line)의 형태로 구현될 수 있으며, 1개의 언밸런스 신호가 제1 전송 선로(Z1)으로 인가되면, 제2 및 제3 전송 선로(Z2, Z3)는 커플링(coupling)에 의해 서로 전력이 동일하고 위상이 180˚차를 갖는 2개의 밸런스 신호를 출력한다.
그러나 제1 전송 선로(Z1)가 전송신호의 반 파장(λ/2) 길이를 가지므로, 기본적으로 마천드 발룬은 전송신호의 반 파장(λ/2) 이상의 크기를 필요로 한다.
도2 는 종래의 마천드 발룬의 다른 예를 나타낸다.
도2 의 마천드 발룬은 도1 의 마천드 발룬에서 제1 전송 선로(Z1)를 제2 및 제3 전송 선로(Z2, Z3)의 길이에 대응하는 길이로 분할하고 연결선으로 연결하여, 제11 전송 선로(Z11)와 제12 전송 선로(Z12)를 갖는 제1 전송 선로 쌍(T1)과 제21 전송 선로(Z21)과 제22 전송 선로(Z22)를 갖는 제2 전송 선로 쌍(T2)으로 구현하였다.
따라서 도2 의 마천드 발룬은 도1 의 마천드 발룬에서 제1 전송 선로(Z1)를 제11 전송 선로(Z11)와 제21 전송 선로(Z21)로 분할한 구조를 갖고 있으므로, 제1 전송 선로 쌍(T1)과 제2 전송 선로 쌍(T2)을 세로 방향으로 중첩 배치하면, 도1 의 마천드 발룬에 비해 1/2 의 길이(전송신호의 1/4 파장(λ/4))로 구현 가능하다. 즉 도1 에 비해 마천드 발룬의 크기를 줄일 수 있다.
그러나 마천드 발룬을 전송신호의 1/4 파장(λ/4)(90도 위상 길이) 길이로 축소하더라도, 소형화 되어가는 현재의 이동 통신 시스템에 적용이 용이하지 않다는 한계를 갖고 있어, 마천드 발룬의 소형화에 대한 요구가 계속되고 있다.
한국 등록 특허 제10-1451360호 (2014.10.08 등록)
본 발명의 목적은 메타물질 회로를 이용하여 소형이며, 광대역 특성을 갖는 MMIC 마천드 발룬을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 일 예에 따른 마천드 발룬은 언밸런스 신호를 인가받고 임피던스 보상하여 전송하는 임피던스 보상 캐패시터; 메타물질 회로 패턴으로 구현되고, 상기 임피던스 보상 캐패시터로부터 상기 언밸런스 신호를 인가받아 상기 언밸런스 신호에 대응하는 제1 밸런스 신호를 출력하는 제1 전송 선로 쌍; 상기 메타물질 회로 패턴으로 구현되고, 상기 제1 전송 선로 쌍을 통해 인가되는 상기 언밸런스 신호를 인가받아 상기 제1 밸런스 신호와 반전된 위상을 갖는 제2 밸런스 신호를 출력하는 제2 전송 선로 쌍; 및 상기 제1 전송 선로 쌍과 상기 제2 전송 선로 쌍 각각의 출력단 사이에 연결되어, 상기 제1 및 제2 밸런스 신호 사이의 위상차를 보상하는 위상 보상 캐패시터; 를 포함한다.
상기 제1 전송 선로 쌍은 일단이 상기 임피던스 보상 캐패시터에 연결되어 상기 언밸런스 신호를 인가받고, 타단이 상기 제2 전송 선로 쌍에 연결되어, 상기 언밸런스 신호를 전송하는 제11 전송 선로; 및 일단이 접지 전원에 연결되며, 상기 제11 전송 선로와 함께 상기 메타물질 회로 패턴을 형성하여 상기 제11 전송 선로와 공진함으로써, 상기 언밸런스 신호를 인가받아 상기 출력단인 타단으로 상기 제1 밸런스 신호를 출력하는 제12 전송 선로; 를 포함하는 것을 특징으로 한다.
상기 제2 전송 선로 쌍은 일단이 상기 제11 전송 선로의 타단과 연결되어 상기 언밸런스 신호를 인가받고, 타단이 상기 접지 전원에 연결되는 제21 전송 선로; 및 타단이 상기 접지 전원에 연결되며, 상기 제21 전송 선로와 함께 상기 메타물질 회로 패턴을 형성하여 상기 제21 전송 선로와 공진함으로써, 상기 언밸런스 신호를 인가받아 상기 출력단인 일단으로 상기 제2 밸런스 신호를 출력하는 제22 전송 선로; 를 포함하는 것을 특징으로 한다.
상기 제1 및 제2 전송 선로 쌍 각각은 상기 제11 전송 선로와 상기 제12 전송 선로가 상기 메타물질 회로 패턴에 따라 교대로 사각 나선형으로 배치되는 2중 사각 나선형 패턴으로 형성되고, 상기 제21 전송 선로와 상기 제22 전송 선로가 상기 메타물질 회로 패턴에 따라 교대로 사각 나선형으로 배치되는 2중 사각 나선형 패턴으로 형성되는 것을 특징으로 한다.
상기 제1 및 제2 전송 선로 쌍 각각에서 상기 제11 전송 선로와 상기 제12 전송 선로의 일단은 상기 2중 사각 나선형 패턴의 최외곽에 형성되고, 상기 상기 제11 전송 선로와 상기 제12 전송 선로의 타단은 상기 2중 사각 나선형 패턴의 중심에 형성되며, 상기 제21 전송 선로의 일단과 상기 제22 전송 선로의 타단은 상기 2중 사각 나선형 패턴의 중심에 형성되고, 상기 제21 전송 선로의 타단과 제22 전송 선로의 일단은 상기 2중 사각 나선형 패턴의 최외곽에 형성되는 것을 특징으로 한다.
상기 제1 및 제2 전송 선로 쌍은 기판에서 동일한 제1 레이어 상에 형성되고, 상기 제11 전송 선로의 일단과 상기 제21 전송 선로의 일단을 연결하는 연결선은 기판의 제2 레이어에 형성되며, 상기 제11 전송 선로와 상기 제21 전송 선로는 비아를 통해 상기 연결선과 접속되는 것을 특징으로 한다.
상기 임피던스 보상 캐패시터는 상기 언밸런스 신호에 따라 캐패시턴스가 조절되어 상기 마천드 발룬의 대역폭을 증가시키는 것을 특징으로 한다.
상기 위상 보상 캐패시터는 상기 제1 밸런스 신호와 상기 제2 밸런스 신호와 180˚ 위상차를 갖도록 보상하는 것을 특징으로 한다.
상기 임피던스 보상 캐패시터와 상기 위상 보상 캐패시터는 상기 기판의 제1 및 제2 레이어 각각에 기설정된 패턴으로 형성된 도전체로 구현되는 것을 특징으로 한다.
상기 접지 전원은 상기 제1 및 제2 레이어를 관통하는 비아의 형태로 구현되는 것을 특징으로 한다.
상기 마천드 발룬은 MMIC(Monolithic Microwave Integrated Circuit), MEMS(Micro Electro Mechanical System), IPD(Integrated Passive Device), LTCC(Low Temperature Co-fired Ceramics) 공정 중 한가지 공정으로 구현되는 것을 특징으로 한다.
따라서, 본 발명의 마천드 발룬은 메타물질 회로 패턴에 따라 구현된 전송 선로를 이용하여 전송 선로의 길이를 줄일 수 있도록 하며, 전송 선로의 길이가 줄어듦에 따른 임피던스 변화를 임피던스 보상 캐패시터 및 위상 보상 캐패시터를 추가함으로써 보상하고 광대역에서 동작하도록 한다. 소형 광대역 마천드 발룬을 구현할 수 있으며, 출력되는 밸런스 신호의 위상차가 안정적으로 유지되도록 한다. 따라서 이동 통신 단말과 같은 초소형 무선 기기도 마천드 발룬이 용이하게 적용할 수 있다.
또한 MMIC, MEMS, IPD 및 LTCC 등의 공정으로 용이하게 제작할 수 있다.
도1 은 종래의 발룬의 일예로 마천드 발룬을 나타낸다.
도2 는 종래의 마천드 발룬의 다른 예를 나타낸다.
도3 은 본 발명의 일 실시예에 따른 메타물질 회로를 이용한 광대역 소형 MMIC 마천드 발룬을 나타낸다.
도4 는 도3 의 마천드 발룬의 실제 구현 패턴의 일예를 나타낸다.
도5 는 도4 의 마천드 발룬을 이용하여 설계된 3차원 레이아웃 구조를 나타낸다.
도6 은 도4 의 마천드 발룬의 회로 구조를 설명하기 위한 도면이다.
도7 은 도4 의 마천드 발룬의 등가 회로를 나타낸다.
도8 은 본 발명의 마천드 발룬을 시뮬레이션하기 위해 설계한 회로도를 나타낸다.
도9 및 도10 은 각각 도8 의 설계 회로에 대해 S 파라미터 시뮬레이션 결과를 나타낸다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로서, 본 발명을 상세히 설명한다. 그러나, 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 설명하는 실시예에 한정되는 것이 아니다. 그리고, 본 발명을 명확하게 설명하기 위하여 설명과 관계없는 부분은 생략되며, 도면의 동일한 참조부호는 동일한 부재임을 나타낸다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라, 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 "...부", "...기", "모듈", "블록" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.
도3 은 본 발명의 일 실시예에 따른 메타물질 회로를 이용한 광대역 소형 마천드 발룬을 나타내고, 도4 는 도3 의 마천드 발룬의 실제 구현 패턴의 일예를 나타내며, 도5 는 도4 의 마천드 발룬을 이용하여 설계된 3차원 레이아웃 구조를 나타낸다.
도3 내지 도5 를 참조하여 본 발명의 메타물질 회로를 이용한 마천드 발룬을 설명하면, 도3 의 마천드 발룬은 도2 의 마천드 발룬과 유사하게 제1 전송 선로 쌍(T1)과 제2 전송 선로 쌍(T2)을 구비한다. 제1 전송 선로 쌍(T1)은 제11 전송 선로(TL11) 및 제12 전송 선로(TL12)를 구비하고, 제2 전송 선로 쌍(T2)는 제21 전송 선로(TL21) 및 제22 전송 선로(TL22)를 구비한다.
도3 에서는 본 발명에 따른 마천드 발룬의 구성에 대한 설명의 편의를 위해, 제1 전송 선로 쌍(T1)의 제11 전송 선로(TL11) 및 제12 전송 선로(TL12)와 제2 전송 선로 쌍(T2)의 제21 전송 선로(TL21) 및 제22 전송 선로(TL22)를 도2 의 전송 선로(Z11, Z12, Z21, Z21)와 마찬가지로 단순 직사각형 형태로 표시하였다. 그러나 실제 본 발명의 마천드 발룬에서 제1 및 제2 전송 선로 쌍(T1, T2)의 전송 선로들((TL11, TL12), (TL21, TL22))은 도4 에 도시된 바와 같이, 제1 전송 선로 쌍(T1)의 제11 전송 선로(TL11) 및 제12 전송 선로(TL12)가 서로 교대로 사각 나선형(Rectangular Spiral type, Square Spiral type 또는 Helical Square type)으로 배치된 2중 사각 나선형 패턴을 갖고, 제2 전송 선로 쌍(T2)의 제21 전송 선로(TL21) 및 제22 전송 선로(TL22) 또한 서로 교대로 사각 나선형으로 배치된 2중 사각 나선형 패턴을 갖는다.
이러한 2중 사각 나선형 패턴은 메타 물질 회로 패턴으로써, 교대로 배치된 전송 선로를 흐르는 신호에 따라 단순히 직사각형 패턴으로 구현되는 전송 선로와 다른 전송 특성을 갖게 된다. 즉 제1 및 제2 전송 선로 쌍(T1, T2)의 전송 선로들((TL11, TL12), (TL21, TL22))의 임피던스 특성이 도2 의 전송 선로(Z11, Z12, Z21, Z21)의 임피던스 특성과 상이하게 나타나게 된다.
제1 및 제2 전송 선로 쌍(T1, T2)의 전송 선로들((TL11, TL12), (TL21, TL22))의 메타 물질 회로 패턴에 대한 상세한 설명은 후술하도록 한다.
한편, 본 발명의 마천드 발룬은 제1 및 제2전송 선로 쌍(T1, T2) 이외에 전송 신호인 언밸런스 신호(IN)을 인가받아 제11 전송 선로(TL11)로 전달하는 임피던스 보상 캐패시터(C1) 및 제21 전송 선로(TL21)과 제22 전송 선로(TL22)의 사이에 연결되는 위상 보상 캐패시터(C2)를 더 구비한다.
다시 도3 내지 도5 를 참조하여 본 발명의 마천드 발룬의 동작을 살펴보면, 우선 임피던스 보상 캐패시터(C1)는 전송 신호인 언밸런스 신호(IN)를 인가받고, 인가된 언밸런스 신호(IN)의 임피던스를 가변하여, 제1 전송 선로 쌍(T1)의 제11 전송 선로(TL11)의 일단으로 전송한다. 전송 신호인 언밸런스 신호(IN)가 직접 제11 전송 선로(Z11)의 일단으로 입력되는 도2 의 마천드 발룬과 달리, 본 발명의 마천드 발룬에서 언밸런스 신호(IN)는 임피던스 보상 캐패시터(C1)을 통해 제11 전송 선로(TL11)로 인가된다.
여기서 임피던스 보상 캐패시터(C1)는 제1 및 제2 전송 선로 쌍(T1, T2)의 전송 선로들((TL11, TL12), (TL21, TL22))이 메타물질 회로 패턴으로 구현되어 발생하는 임피던스 특성에 따른 언밸런스 신호(IN)의 왜곡을 보상하기 위해 구비된다. 임피던스 보상 캐패시터(C1)는 제1 및 제2 전송 선로 쌍(T1, T2)의 전송 선로들((TL11, TL12), (TL21, TL22))이 1/4 파장(λ/4)(90도 위상 길이)보다 짧아지더라도, 1/4 파장(λ/4)와 동일한 상태의 임피던스 특성을 갖도록 보상함으로써, 신호 손실을 줄이고 전송되는 신호의 특성이 유지되도록 한다.
또한 임피던스 보상 캐패시터(C1)는 캐패시턴스 값을 전송 신호의 주파수(또는 파장)에 대응하여 조절함으로써, 마천드 발룬의 대역폭을 증가시키는 역할을 수행할 수 있다. 즉 전송 신호인 언밸런스 신호(IN)의 주파수가 가변되면, 가변된 언밸런스 신호(IN)의 주파수에 대응하여, 임피던스 보상 캐패시터(C1)의 캐패시턴스 값을 조절함으로써, 마천드 발룬이 정상적으로 밸런스 신호(OUT1, OUT2)를 출력할 수 있도록 한다.
제1 전송 선로 쌍(T1)의 제11 전송 선로(TL11)는 임피던스 보상 캐패시터(C1)를 통해 언밸런스 신호(IN)를 일단으로 인가받고, 타단으로 언밸런스 신호(IN)를 제21 전송 선로(TL21)로 전송한다.
제1 전송 선로 쌍(T1)의 제12 전송 선로(TL12)의 일단은 접지 전원(GND)에 연결되고, 타단으로는 언밸런스 신호(IN)에 대응하는 위상과 전력을 갖는 제1 밸런스 신호(OUT1)가 출력된다. 제1 전송 선로 쌍(T1)의 제12 전송 선로(TL12)는 제11 전송 선로(TL11)와 공진하여, 언밸런스 신호(IN)를 전달받는다.
한편 제2 전송 선로 쌍(T2)의 제21 전송 선로(TL21)는 일단이 제11 전송 선로(TL11)의 타단에 연결되어 언밸런스 신호(IN)을 인가받고, 타단은 접지 전원(GND)에 연결된다.
도2 의 마천드 발룬에서는 제21 전송 선로(Z21)가 제11 전송 선로(Z11)의 타단에 일단이 연결되고 타단은 오픈(Open)된 상태로 유지되었으나, 본 발명의 마천드 발룬에서 제21 전송 선로(TL21)는 제11 전송 선로(TL11)의 타단에 일단이 연결되는 반면, 타단은 접지 전원(GND)에 연결된다.
이는 임피던스 보상 캐패시터(C1)와 마찬가지로, 제1 및 제2 전송 선로 쌍(T1, T2)의 전송 선로들((TL11, TL12), (TL21, TL22))이 메타물질 회로 패턴으로 구현됨에 따른 임피던스 변화를 보상하기 위해서이며, 이를 위해 제21 전송 선로(TL21)의 타단과 접지 전원(GND) 사이의 전기적 연결 경로 길이를 조절할 수도 있다.
그리고 제22 전송 선로(TL22)의 일단은 접지 전원(GND)에 연결되고, 타단은 언밸런스 신호(IN)에 대응하는 위상과 전력을 갖는 제2 밸런스 신호(OUT2)가 출력된다. 제2 전송 선로 쌍(T2)의 제22 전송 선로(TL22)는 제21 전송 선로(TL21)와 공진하여, 언밸런스 신호(IN)를 전달받는다.
위상 보상 캐패시터(C2)는 제12 전송 선로(TL12)와 제22 전송 선로(TL22)에서 제1 및 제2 밸런스 신호(OUT1, OUT2)가 출력되는 출력단 사이에 연결되어 제1 및 제2 밸런스 신호(OUT1, OUT2)의 위상차를 보상한다.
상기한 바와 같이, 마천드 발룬은 밸런스 신호를 언밸런스 신호로 변환하거나, 역으로 언밸런스 신호를 밸런스 신호로 변환하는 소자이다. 그리고 2개의 밸런스 신호는 서로 동일한 전력을 갖고 180˚ 위상차를 유지하여야 한다.
도1 및 도2 에 도시된 기존의 마천드 발룬의 경우, 각 전송 선로(Z1 ~ Z3, Z11, Z12, Z21, Z22)의 길이가 밸런스 신호의 180˚ 위상차를 유지하도록 하지만, 본 발명에서는 전송 선로들((TL11, TL12), (TL21, TL22))이 메타물질 회로 패턴으로 구현됨에 따라 밸런스 신호의 위상차가 180˚를 유지하지 못할 수 있다. 이에 본 발명에서는 위상 보상 캐패시터(C2)를 제12 전송 선로(TL12)와 제22 전송 선로(TL22)의 출력단 사이에 삽입함으로써, 2개의 밸런스 신호(OUT1, OUT2)가 서로 180˚의 위상차를 유지하도록 한다.
도4 및 도5 에 도시된 메타 물질 회로 패턴을 다시 상세하게 살펴보면, 제1 전송 선로 쌍(T1)의 제11 전송 선로(TL11) 및 제12 전송 선로(TL12)와 제2 전송 선로 쌍(T2)의 제21 전송 선로(TL21) 및 제22 전송 선로(TL22)가 서로 교대로 사각 나선형 패턴을 갖는다.
메타 물질 혹은 LHM(Left-Handed Material)은 1967년 러시아 물리학자인 Velselago에 의해 연구되기 시작하였으며 유전율과 투자율이 음의 값을 가짐으로 인해 위상과 군속도(Group velocity)가 서로 반대 방향, 음의 반사계수 등과 같은 특이한 전자기적 특성을 나타낸다.
LHM의 이러한 전자기적 특성은 인위적인 구조 설계를 통하여 구현될 수 있으며, 일반적으로 단위 셀 형태의 구조로 구성된다. LHM의 단위 셀은 전송신호 파장(λ)의 1/4이하의 전기적 크기를 가져야만 하며 LHM의 마이크로파 소자 응용은, 일반적인 전송선을 손실 없는 전송선 모델로 등가화할 경우 직렬 커패시턴스와 병렬 인덕턴스의 조합으로 구현될 수 있다.
그러나 이상적인 LHM의 전송선 구현은 전자파 전파에 따른 전류 및 전압의 유기로 인해 존재할 수 없으므로, RH특성이 조합된 CRLH 전송선로 (Composite Right/Left Handed Transmission Line)로 등가화 될 수 있다. 이러한 CRLH 전송선을 마이크로파 소자에 응용할 경우 광대역, 소형화, 이중대역의 설계에 적용할 수 있다는 장점이 있다.
이에 최근 유전율과 도전율이 음의 값을 가지는 메타 물질(Meta-material)에 대한 연구가 활발하게 진행되고 있으며, 이를 적용한 마이크로파 소자들이 개발되고 있다.
도4 에 도시된 마천드 발룬에서 제1 및 제2 전송 선로 쌍(T1, T2)를 포함한 모든 전송 선로는 도5 에 도시된 바와 같이, 유전체 기판의 일면(또는 레이어)에 마이크로스트립 라인 등과 같은 단일평면 전송 선로(Uniplanar Transmission Line)로 구현될 수 있다.
각각 사각 나선형 패턴을 갖는 제1 전송 선로 쌍(T1)의 제11 전송 선로(TL11) 및 제12 전송 선로(TL12)는 서로 전기적으로 연결되지 않으며, 균일한 간격을 갖도록 배치된다. 그리고 임피던스 보상 캐피시터(C1)과 연결되는 제11 전송 선로(TL11)의 일단과 접지 전원(GND)에 연결되는 제12 전송 선로(TL12)의 일단은 사각 나선형 패턴의 최외곽에 형성되고, 제11 전송 선로(TL11) 및 제12 전송 선로(TL12)의 타단은 사각 나선형 패턴의 중심에 형성된다.
그리고 각각 사각 나선형 패턴을 갖는 제2 전송 선로 쌍(T2)의 제21 전송 선로(TL21) 및 제22 전송 선로(TL22) 또한 제1 전송 선로 쌍(T1)과 동일한 레이어(layer)에 형성되며, 균일한 간격을 갖고 서로 전기 적으로 연결되지 않도록 배치된다. 제11 전송 선로(TL11)과 연결되는 제21 전송 선로(TL21)의 일단과 제2 밸런스 신호(OUT2)가 출력되는 제22 전송 선로(TL22)의 타단은 사각 나선형 패턴의 중심에 형성되고, 접지 전원(GND)에 연결되는 제21 전송 선로(TL21)의 타단과 제22 전송 선로(TL22)의 일단은 사각 나선형 패턴의 최외곽에 형성된다.
그리고 제1 전송 선로 쌍(T1)에서 사각 나선형 패턴의 중심에 형성된 제11 전송 선로(TL11) 및 제12 전송 선로(TL12)의 타단과 제2 전송 선로 쌍(T1)에서 사각 나선형 패턴의 중심에 형성된 제21 전송 선로(TL21)의 일단과 제22 전송 선로(TL22)의 타단은 비아(via)를 통해 기판 상의 다른 레이어에 형성되는 연결선과 연결됨으로써, 서로 전기적으로 연결된다.
한편, 임피던스 보상 캐패시터(C1)과 위상 보상 캐패시터(C2)는 제1 및 제2 전송 선로 쌍(T1, T2)가 형성되는 레이어와 연결선이 형성되는 레이어 각각에 평판 구조물을 형성하여 구현될 수 있다. 즉 2개의 레이어 사이에 유전체 기판이 캐패시터의 유전체 역할을 수행하도록 하여 구현될 수 있다.
그리고 접지 전원(GND)은 복수개의 레이어를 관통하는 비아의 형태로 구현될 수 있다.
상기한 메타물질 회로 패턴의 특성에 따라 도3 에 도시된 본 발명의 마천드 발룬에서 제1 및 제2 전송 선로 쌍(T1, T2)의 제11 전송 선로(TL11)과 제21 전송 선로(TL21)는 도1 의 마천드 발룬의 제1 전송 선로(Z1)에 대응하고, 제12 전송 선로(TL12)와 제22 전송 선로(TL22)은 각각 도1 의 마천드 발룬의 제2 및 제3 전송 선로(Z2, Z3)에 대응한다.
도4 및 도5 에서는 본 발명의 마천드 발룬에 적용 가능한 메타물질 회로 패턴의 일예를 도시한 것으로써, 제1 및 제2 전송 선로 쌍(T1, T2) 각각에서 한 쌍의 전송 선로들((TL11, TL12), (TL21, TL22))은 메타물질 회로 연구에 의해 다양한 다른 패턴으로도 설계될 수 있으며, 본 발명에서 제1 및 제2 전송 선로 쌍(T1, T2) 각각에서 한 쌍의 전송 선로들((TL11, TL12), (TL21, TL22))은 특정한 단일 패턴으로 지정되지 않는다.
그리고 단순히 메타물질 회로 패턴을 이용하여 마천드 발룬을 구현하고자 한다면, 임피던스 보상 캐패시터(C1) 및 위상 보상 캐패시터(C2)는 구비되지 않아도 무방하다. 즉 임피던스 보상 캐패시터(C1)와 위상 보상 캐패시터(C2)를 구비하지 않고, 4개의 전송 선로((TL11, TL12), (TL21, TL22))만으로도 마천드 발룬을 구현할 수 있다.
이 경우, 마천드 발룬의 길이는 상기한 바와 같이, 4개의 전송 선로((TL11, TL12), (TL21, TL22))의 각각의 길이에 따라 전송신호 파장(λ)의 1/4 이하로 설계될 수 있다.
그러나 본 발명에서는 마천드 발룬의 크기를 더욱 줄인 초소형 마천드 발룬을 구현하기 위해 임피던스 보상 캐패시터(C1)와 위상 보상 캐패시터(C2)를 추가하였다.
본 발명에서는 우선 4개의 전송 선로((TL11, TL12), (TL21, TL22))의 패턴을 메타물질 회로 패턴에 대응하도록 설계한 후, 전송 선로((TL11, TL12), (TL21, TL22))의 패턴의 크기, 즉 전송 선로((TL11, TL12), (TL21, TL22))의 길이를 줄인다. 이렇게 전송 선로((TL11, TL12), (TL21, TL22))의 길이를 줄이게 되면, 전송 선로((TL11, TL12), (TL21, TL22)) 각각의 인덕턴스(inductance)와 전송 선로((TL11, TL12), (TL21, TL22))들 사이의 캐패시턴스(capacitance)가 가변된다. 즉 제1 및 제2 전송 선로 쌍(T1, T2)의 임피던스가 가변된다.
그리고 제1 및 제2 전송 선로 쌍(T1, T2)의 임피던스가 가변되면, 전송신호인 언밸런스 신호(IN)과 출력 신호인 제1 및 제2 밸런스 신호(OUT1, OUT2)의 위상에 변화가 발생하여, 발룬이 언밸런스 신호(IN)에 대응하는 2개의 밸런스 신호(OUT1, OUT2)를 출력할 수 없게 된다.
따라서 전송 선로((TL11, TL12), (TL21, TL22))의 길이가 줄어듬에 따라 변화된 제1 및 제2 전송 선로 쌍(T1, T2)의 임피던스를 보상해야 할 필요가 있다. 이를 위해 본 발명에서는 임피던스 보상 캐패시터(C1)를 제11 전송 선로(TL11)의 일단에 배치하여, 언밸런스 신호(IN)가 임피던스 보상 캐패시터(C1)를 통해 제11 전송 선로(TL11)로 인가되도록 함으로써, 변화된 제1 및 제2 전송 선로 쌍(T1, T2)의 임피던스를 보상할 수 있도록 한다.
그리고 임피던스 보상 캐패시터(C1)는 언밸런스 신호(IN)의 주파수가 가변되는 경우에 발생하는 제1 및 제2 전송 선로 쌍(T1, T2)의 임피던스 또한 캐패시턴스를 조절하여 보상할 수 있어, 마천드 발룬의 가용 대역폭을 확장할 수 있도록 한다.
다만 임피던스 보상 캐패시터(C1)를 이용하여, 제1 및 제2 전송 선로 쌍(T1, T2)의 임피던스 변화를 보상하더라도, 제1 및 제2 전송 선로 쌍(T1, T2) 각각에서 출력되는 제1 및 제2 밸런스 신호(OUT1, OUT2)의 위상차가 180˚가 되지 않을 수 있다. 그리고 제1 및 제2 밸런스 신호(OUT1, OUT2)의 위상차가 180˚가 되지 않으면, 언밸런스 신호(IN)를 인가받아 밸런스 신호(OUT1, OUT2)를 출력하는 발룬의 기능이 정상적으로 수행되지 않음을 의미하므로, 밸런스 신호(OUT1, OUT2)를 인가받는 이후 회로가 정상적으로 동작할 수 없게 된다. 따라서 밸런스 신호(OUT1, OUT2) 사이의 위상차가 180˚가 되도록 보정될 필요성이 있다.
이에 본 발명에서는 위상 보상 캐패시터(CP)가 2개의 밸런스 신호(OUT1, OUT2) 사이의 위상차가 180˚로 유지되도록 위상 보상하는 역할을 수행한다.
도5 에서는 일예로 MMIC(Monolithic Microwave Integrated Circuit) 공정으로 구현된 마천드 발룬을 도시하였으나, 본 발명의 마천드 발룬은 도5 에 도시된 바와 같이, 3차원 레이아웃 구조로 구현될 수 있으므로, MEMS(Micro Electro Mechanical System), IPD(Integrated Passive Device), LTCC(Low Temperature Co-fired Ceramics) 등의 공정으로도 용이하게 구현할 수 있다.
도6 은 도4 의 마천드 발룬의 회로 구조를 설명하기 위한 도면이고, 도7 은 도4 의 마천드 발룬의 등가 회로를 나타낸다.
도6 은 도4 의 마천드 발룬을 설명의 편의를 위해 도3 에 대응하는 형태로 표시하였으며, 도7 은 도6 을 일반적인 회로도의 형태로 수정한 것이다. 도6 및 도7 에서 임피던스 보상 캐패시터(C1)와 위상 보상 캐패시터(C2)는 도3 에 도시된 임피던스 보상 캐패시터(C1)와 위상 보상 캐패시터(C2)와 동일하다. 그리고 메타물질 회로 패턴에 따라 구현되는 제1 및 제2 전송 선로 쌍(T1, T2)의 전송 선로들((TL11, TL12), (TL21, TL22)) 각각은 타면이 접지면으로 형성된 유전체 기판 상에 배치되는 도전면이므로 기본적으로 인덕터(LR)와 캐패시터(CR) 성분을 갖는다. 이는 메타물질 회로 패턴과 무관하게 일반적인 물리 법칙에 따라 발생하는 RH 특성 성분이다.
한편, 제1 전송 선로 쌍(T1)의 제11 및 제12 전송 선로(TL11, TL12)가 도4 에 도시된 바와 같이 메타물질 회로 패턴인 2중 사각 나선형 패턴으로 배치됨에 따라 제11 전송 선로(TL11)와 제12 전송 선로(TL12) 사이에는 캐패시터(CL1) 성분이 발생하고, 제2 전송 선로 쌍(T2)의 제21 전송 선로(TL21)와 제12 전송 선로(TL12) 사이에도 마찬가지로 캐패시터(CL2) 성분이 발생한다. 메타물질 회로 패턴에 의해 발생하는 캐패시터 성분(CL1, CL2)은 LH 특성 성분이다. 그리고 본 발명에서 캐패시터 성분(CL1, CL2)은 언밸런스 신호(IN)와 2개의 밸런스 신호(OUT1, OUT2)가 서로 180 ˚ 위상차를 갖도록 하면서 마천드 발룬이 광대역에서 동작 가능하도록 한다.
그리고 도5 에 도시된 바와 같이, 본 발명의 마천드 발룬에서 제1 및 제2 전송 선로 쌍(T1, T2)의 전송 선로들((TL11, TL12), (TL21, TL22))은 기판 상의 다른 레이어에 형성되는 연결선을 통해 출력단 및 접지 전원(GND)과 연결되고, 연결선은 메타물질 회로 패턴의 하단을 통과함에 따라 LH 특성을 갖는 리액턴스(LL) 소자로서 기능을 한다.
따라서 도7 에 도시된 바와 같이 본 발명의 마천드 발룬에서 제1 및 제2 전송 선로 쌍(T1, T2)의 전송 선로들((TL11, TL12), (TL21, TL22))은 CRLH 전송선로로 등가화 될 수 있고, 광대역, 소형화, 이중대역의 설계에 적용될 수 있다.
도8 은 본 발명의 마천드 발룬을 시뮬레이션하기 위해 설계한 회로도를 나타내고, 도9 및 도10 은 각각 도8 의 설계 회로에 대해 S 파라미터 시뮬레이션 결과를 나타낸다.
상기한 바와 같이, 본 발명은 메타 물질 회로 패턴으로 구현되는 전송 선로((TL11, TL12), (TL21, TL22))를 이용하여 발룬을 설계하여, 마천드 발룬의 크기를 줄일 수 있도록 하고, 이후 설계된 전송 선로의 길이를 줄이고, 전송 선로의 길이가 줄어들면서 발생하는 임피던스 변화와 위상 변화를 임피던스 보상 캐패시터(C1)와 위상 보상 캐패시터(C2)를 추가함으로써 보상하므로, 마천드 발룬의 2차로 줄일 수 있도록 한다. 따라서 마천드 발룬의 전체 크기를 크게 줄인다.
도8 에서는 2.35GHz의 언밸런스 전송신호를 밸런스 신호로 전환하도록 설계된 경우를 나타낸다. 도8 의 설계 회로도에서 임피던스 보상 캐패시터(C1)와 위상 보상 캐패시터(C2)의 캐패시턴스와 제1 및 제2 전송 선로 쌍(T1, T2)의 길이를 가변하며 측정한 바, 제1 및 제2 전송 선로 쌍(T1, T2)의 길이는 35.5˚ 위상 길이까지 줄일 수 있으며, 이때 임피던스 보상 캐패시터(C1)의 캐패시턴스는 1.029㎊으로 설정되고 위상 보상 캐패시터(C2)의 캐패시턴스는 03674㎊으로 설정될 수 있는 것으로 확인되었다. 여기서 입력단의 임피던스와 출력단의 임피던스는 모두 50Ω으로 설정되어 있는 것으로 가정한다.
도9 에서는 도8 의 회로에 대한 S파라미터로서 S11 파라미터(언밸런스 신호(IN)의 특성), S21 파라미터(언밸런스 신호(IN)에 대한 제1 밸런스 신호(OUT1) 특성) 및 S31 파라미터(언밸런스 신호(IN)에 대한 제2 밸런스 신호(OUT2) 특성)를 시뮬레이션 한 결과를 나타낸다.
도9 에 도시된 바와 같이 본 발명의 마천드 발룬은 언밸런스 신호(IN)의 주파수가 가변되더라도, 1.7GHz ~ 3GHz의 매우 넓은 대역폭에서 안정적으로 밸런스 신호(OUT1, OUT2)를 획득할 수 있음을 알 수 있다.
그리고 도10 은 S21 파라미터와 S31 파라미터의 위상 응답차를 시뮬레이션한 결과로서 180˚ 위상차가 비교적 잘 유지되고 있음을 확인할 수 있다.
결과적으로 본 발명의 마천드 발룬은 기존의 마천드 발룬에 비하여 그 크기를 획기적으로 줄일 수 있어, 주파수 혼합기(MIXER), 여파기(Filter), 전력분배기(Power Divider), 전력 혼합기(Power Combiner), 커플러(Coupler), 공진기(Resonator), 증폭기 (Amplifier), 안테나, 듀플렉서(duplexer), 디플렉서(diplexer) 등의 설계 시에 활용될 수 있으며, 이동 통신 및 무선 통신 소자나 회로, 시스템에 용이하게 적용될 수 있다.
본 발명에 따른 방법은 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광데이터 저장장치 등이 있으며, 또한 캐리어 웨이브(예를 들어 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다. 또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.
따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (11)

  1. 언밸런스 신호를 인가받고 임피던스 보상하여 전송하는 임피던스 보상 캐패시터;
    메타물질 회로 패턴으로 구현되고, 상기 임피던스 보상 캐패시터로부터 상기 언밸런스 신호를 인가받아 상기 언밸런스 신호에 대응하는 제1 밸런스 신호를 출력하는 제1 전송 선로 쌍;
    상기 메타물질 회로 패턴으로 구현되고, 상기 제1 전송 선로 쌍을 통해 인가되는 상기 언밸런스 신호를 인가받아 상기 제1 밸런스 신호와 반전된 위상을 갖는 제2 밸런스 신호를 출력하는 제2 전송 선로 쌍; 및
    상기 제1 전송 선로 쌍과 상기 제2 전송 선로 쌍 각각의 출력단 사이에 연결되어, 상기 제1 및 제2 밸런스 신호 사이의 위상차를 보상하는 위상 보상 캐패시터; 를 포함하고,
    상기 제1 전송 선로 쌍은
    일단이 상기 임피던스 보상 캐패시터에 연결되어 상기 언밸런스 신호를 인가받고, 타단이 상기 제2 전송 선로 쌍에 연결되어, 상기 언밸런스 신호를 전송하는 제11 전송 선로; 및
    일단이 접지 전원에 연결되며, 상기 제11 전송 선로와 함께 상기 메타물질 회로 패턴을 형성하여 상기 제11 전송 선로와 공진함으로써, 상기 언밸런스 신호를 인가받아 상기 출력단인 타단으로 상기 제1 밸런스 신호를 출력하는 제12 전송 선로; 를 포함하는 것을 특징으로 하는 마천드 발룬.
  2. 삭제
  3. 제1 항에 있어서, 상기 제2 전송 선로 쌍은
    일단이 상기 제11 전송 선로의 타단과 연결되어 상기 언밸런스 신호를 인가받고, 타단이 상기 접지 전원에 연결되는 제21 전송 선로; 및
    타단이 상기 접지 전원에 연결되며, 상기 제21 전송 선로와 함께 상기 메타물질 회로 패턴을 형성하여 상기 제21 전송 선로와 공진함으로써, 상기 언밸런스 신호를 인가받아 상기 출력단인 일단으로 상기 제2 밸런스 신호를 출력하는 제22 전송 선로; 를 포함하는 것을 특징으로 하는 마천드 발룬.
  4. 제3 항에 있어서, 상기 제1 및 제2 전송 선로 쌍 각각은
    상기 제11 전송 선로와 상기 제12 전송 선로가 상기 메타물질 회로 패턴에 따라 교대로 사각 나선형으로 배치되는 2중 사각 나선형 패턴으로 형성되고,
    상기 제21 전송 선로와 상기 제22 전송 선로가 상기 메타물질 회로 패턴에 따라 교대로 사각 나선형으로 배치되는 2중 사각 나선형 패턴으로 형성되는 것을 특징으로 하는 마천드 발룬.
  5. 제4 항에 있어서, 상기 제1 및 제2 전송 선로 쌍 각각에서
    상기 제11 전송 선로와 상기 제12 전송 선로의 일단은 상기 2중 사각 나선형 패턴의 최외곽에 형성되고, 상기 제11 전송 선로와 상기 제12 전송 선로의 타단은 상기 2중 사각 나선형 패턴의 중심에 형성되며,
    상기 제21 전송 선로의 일단과 상기 제22 전송 선로의 타단은 상기 2중 사각 나선형 패턴의 중심에 형성되고, 상기 제21 전송 선로의 타단과 제22 전송 선로의 일단은 상기 2중 사각 나선형 패턴의 최외곽에 형성되는 것을 특징으로 하는 마천드 발룬.
  6. 제5 항에 있어서, 상기 제1 및 제2 전송 선로 쌍은
    기판에서 동일한 제1 레이어 상에 형성되고, 상기 제11 전송 선로의 일단과 상기 제21 전송 선로의 일단을 연결하는 연결선은 기판의 제2 레이어에 형성되며, 상기 제11 전송 선로와 상기 제21 전송 선로는 비아를 통해 상기 연결선과 접속되는 것을 특징으로 하는 마천드 발룬.
  7. 제6 항에 있어서, 상기 임피던스 보상 캐패시터는
    상기 언밸런스 신호에 따라 캐패시턴스가 조절되어 상기 마천드 발룬의 대역폭을 증가시키는 것을 특징으로 하는 마천드 발룬.
  8. 제7 항에 있어서, 상기 위상 보상 캐패시터는
    상기 제1 밸런스 신호와 상기 제2 밸런스 신호와 180˚ 위상차를 갖도록 보상하는 것을 특징으로 하는 마천드 발룬.
  9. 제8 항에 있어서, 상기 임피던스 보상 캐패시터와 상기 위상 보상 캐패시터는
    상기 기판의 제1 및 제2 레이어 각각에 기설정된 패턴으로 형성된 도전체로 구현되는 것을 특징으로 하는 마천드 발룬.
  10. 제9 항에 있어서, 상기 접지 전원은
    상기 제1 및 제2 레이어를 관통하는 비아의 형태로 구현되는 것을 특징으로 하는 마천드 발룬.
  11. 제10 항에 있어서, 상기 마천드 발룬은
    MMIC(Monolithic Microwave Integrated Circuit), MEMS(Micro Electro Mechanical System), IPD(Integrated Passive Device), LTCC(Low Temperature Co-fired Ceramics) 공정 중 한가지 공정으로 구현되는 것을 특징으로 하는 마천드 발룬.
KR1020150088566A 2015-06-22 2015-06-22 메타물질 회로를 이용한 광대역 소형 마천드 발룬 KR101697277B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150088566A KR101697277B1 (ko) 2015-06-22 2015-06-22 메타물질 회로를 이용한 광대역 소형 마천드 발룬

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150088566A KR101697277B1 (ko) 2015-06-22 2015-06-22 메타물질 회로를 이용한 광대역 소형 마천드 발룬

Publications (2)

Publication Number Publication Date
KR20160150493A KR20160150493A (ko) 2016-12-30
KR101697277B1 true KR101697277B1 (ko) 2017-01-17

Family

ID=57737319

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150088566A KR101697277B1 (ko) 2015-06-22 2015-06-22 메타물질 회로를 이용한 광대역 소형 마천드 발룬

Country Status (1)

Country Link
KR (1) KR101697277B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2717386C1 (ru) * 2019-05-27 2020-03-23 Акционерное общество "Микроволновые системы" Спиральный сверхширокополосный микрополосковый квадратурный направленный ответвитель
CN112073023A (zh) * 2020-09-02 2020-12-11 成都芯川电子有限公司 新型宽带高平衡度巴伦

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004072115A (ja) 2002-08-08 2004-03-04 Northrop Grumman Corp 超広帯域プレーナ結合スパイラルバラン
KR100576883B1 (ko) * 2004-12-30 2006-05-10 삼성전기주식회사 발룬 및 안테나 일체형 발룬 패키지
US20100039185A1 (en) 2007-06-08 2010-02-18 Stats Chippac, Ltd. Miniaturized Wide-Band Baluns for RF Applications
US20140368270A1 (en) 2013-06-14 2014-12-18 Nxp B.V. Marchand balun and power amplifier using the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101451360B1 (ko) 2013-08-30 2014-10-15 금오공과대학교 산학협력단 병렬 구조 crlh 전송선로를 이용한 광대역 필터

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004072115A (ja) 2002-08-08 2004-03-04 Northrop Grumman Corp 超広帯域プレーナ結合スパイラルバラン
KR100576883B1 (ko) * 2004-12-30 2006-05-10 삼성전기주식회사 발룬 및 안테나 일체형 발룬 패키지
US20100039185A1 (en) 2007-06-08 2010-02-18 Stats Chippac, Ltd. Miniaturized Wide-Band Baluns for RF Applications
US20140368270A1 (en) 2013-06-14 2014-12-18 Nxp B.V. Marchand balun and power amplifier using the same

Also Published As

Publication number Publication date
KR20160150493A (ko) 2016-12-30

Similar Documents

Publication Publication Date Title
Cheng et al. Compact substrate-integrated waveguide bandpass rat-race coupler and its microwave applications
Zheng et al. Dual-band hybrid coupler with arbitrary power division ratios over the two bands
Chinig et al. Design of a microstrip diplexer and triplexer using open loop resonators
US20120256703A1 (en) Bandpass filter and electronic device
Zhou et al. Analytical design of dual-band negative group delay circuit with multi-coupled lines
Hong et al. A 10-35-GHz six-channel microstrip multiplexer for wide-band communication systems
Moloudian et al. Design and fabrication of a compact microstrip lowpass‐bandpass diplexer with high isolation for telecommunication applications
US9755292B2 (en) Same-band combiner for co-sited base stations
Moznebi et al. High‐performance filtering power divider based on air‐filled substrate integrated waveguide technology
KR101697277B1 (ko) 메타물질 회로를 이용한 광대역 소형 마천드 발룬
Nwajana et al. Practical Approach to Substrate Integrated Waveguide (SIW) Diplexer: Emerging Research and Opportunities: Emerging Research and Opportunities
Lin et al. Tunable balanced power dividers: An overview of recently developed balanced power dividers and couplers with fixed and tunable functions
Xiao et al. Self-Packaged Wideband Filtering Baluns Based on Suspended Coplanar Waveguide-Microstrip Hybrid
Velidi et al. Design of compact microstrip diplexer with high selectivity
Wang et al. Synthesis of microwave resonator diplexers using linear frequency transformation and optimization
JP4842245B2 (ja) トリプレクサ回路
Nwajana Analysis and design of a substrate integrated waveguide multi-coupled resonator diplexer
Cheng et al. Directional coupler with good restraint outside the passband and its frequency-agile application
KR101687004B1 (ko) 메타물질을 이용한 초소형 마천드 발룬
KR101689816B1 (ko) 메타물질을 이용한 초소형 마천드 발룬
Sardi et al. Design and fabrication of the novel miniaturized microstrip coupler 3dB using stepped impedance resonators for the ISM applications
Yan A wideband and self-packaged D-CRLH diplexer based on substrate-integrated suspended line
Hamidkhani et al. Dual‐Band High Q‐Factor Complementary Split‐Ring Resonators Using Substrate Integrated Waveguide Method and Their Applications
Oraizi et al. Optimum design of a miniaturized multilayer SIW diplexer using orthogonal-mode resonator
KR20180047697A (ko) 이중대역 합성 우좌향 전송선로 및 이를 이용한 이중 대역 브랜치 라인 하이브리드 커플러

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200211

Year of fee payment: 4