KR101696510B1 - Inverter controlling system for compensating distortion of output voltage - Google Patents

Inverter controlling system for compensating distortion of output voltage Download PDF

Info

Publication number
KR101696510B1
KR101696510B1 KR1020140024736A KR20140024736A KR101696510B1 KR 101696510 B1 KR101696510 B1 KR 101696510B1 KR 1020140024736 A KR1020140024736 A KR 1020140024736A KR 20140024736 A KR20140024736 A KR 20140024736A KR 101696510 B1 KR101696510 B1 KR 101696510B1
Authority
KR
South Korea
Prior art keywords
voltage
phase
current
cell
estimated
Prior art date
Application number
KR1020140024736A
Other languages
Korean (ko)
Other versions
KR20150102640A (en
Inventor
김상현
이종학
김태형
권병기
Original Assignee
주식회사 포스코아이씨티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 포스코아이씨티 filed Critical 주식회사 포스코아이씨티
Priority to KR1020140024736A priority Critical patent/KR101696510B1/en
Publication of KR20150102640A publication Critical patent/KR20150102640A/en
Application granted granted Critical
Publication of KR101696510B1 publication Critical patent/KR101696510B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/493Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode the static converters being arranged for operation in parallel
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00Circuit arrangements for ac mains or ac distribution networks
    • H02J3/18Arrangements for adjusting, eliminating or compensating reactive power in networks
    • H02J3/1821Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators
    • H02J3/1835Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators with stepless control
    • H02J3/1864Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators with stepless control wherein the stepless control of reactive power is obtained by at least one reactive element connected in series with a semiconductor switch
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0083Converters characterised by their input or output configuration
    • H02M1/009Converters characterised by their input or output configuration having two or more independently controlled outputs
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/12Arrangements for reducing harmonics from ac input or output
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483Converters with outputs that each can have more than two voltages levels
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/10Flexible AC transmission systems [FACTS]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/30Reactive power compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

출력전압의 왜곡 및 3차 고조파 전류의 발생을 방지할 수 있는 본 발명의 일 측면에 따른 인버터 제어 시스템은 각 상(Phase) 별로 직류 전압원을 포함하는 복수의 셀 인버터들; 상기 셀 인버터의 출력전압에 대한 기준전압을 시지연이 보상된 값으로 결정하는 주 제어기; 및 상기 시지연이 보상된 기준전압을 기초로 상기 직류 전압원의 전압을 추정하고, 상기 추정된 직류 전압원의 전압 및 상기 기준전압에 따라 PWM 신호를 생성하여 상기 셀 인버터에 출력하는 셀 제어기를 포함한다.An inverter control system according to an aspect of the present invention for preventing distortion of an output voltage and generation of a third harmonic current includes a plurality of cell inverters including a DC voltage source for each phase; A main controller for determining a reference voltage with respect to an output voltage of the cell inverter as a value compensated by a time series; And a cell controller for estimating a voltage of the DC voltage source based on the compensated reference voltage, generating a PWM signal according to the estimated DC voltage source voltage and the reference voltage, and outputting the PWM signal to the cell inverter.

Description

출력전압 왜곡을 보상하는 인버터 제어 시스템{INVERTER CONTROLLING SYSTEM FOR COMPENSATING DISTORTION OF OUTPUT VOLTAGE}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an inverter control system for compensating an output voltage distortion,

본 발명은 인버터 제어 시스템에 관한 것으로서, 보다 구체적으로 출력전압 왜곡을 보상할 수 있는 인버터 제어 시스템 및 그 제어 방법에 관한 것이다.The present invention relates to an inverter control system, and more particularly, to an inverter control system capable of compensating for output voltage distortion and a control method thereof.

3상 전압원 인버터는 교류 전동기의 가변속 구동장치, 무정전 전원장치 및 정지형 무효전력 보상장치 등에 폭넓게 사용되고 있다. 이러한 3상 전압원 인버터는 직류 전압원의 전압을 공유하는 3상의 하프브릿지(Half-bridge) 형태의 인버터로 구성될 수 있고, 다단 멀티레벨 인버터와 같이 각 상의 직류 전압원의 전압이 독립적으로 구성될 수도 있다. 이와 같이, 직류 전압원의 전압을 상 간 공유하지 않는 구성은 전원 주파수에 2배에 해당하는 맥동성분이 나타나게 된다.Three-phase voltage source inverters are widely used in variable-speed drives of AC motors, uninterruptible power supplies and stationary reactive power compensation devices. Such a three-phase voltage source inverter may be configured as a three-phase half-bridge inverter sharing a voltage of a DC voltage source, and the voltage of each phase DC voltage source may be independently configured as a multi-stage multi-level inverter . As described above, in a configuration in which the voltage of the DC voltage source is not shared, the pulsation component corresponding to twice the power frequency appears.

도 1은 다단 멀티레벨 인버터가 정지형 무효전력 보상장치에 적용된 예를 보여주고 있다.1 shows an example in which a multi-stage multi-level inverter is applied to a stationary reactive power compensation device.

도 1을 참조하면, 종래의 정지형 무효전력 보상장치(100)는 전력계통(150)에 연결되어 전력계통(150)의 무효전력을 보상하는 역할을 수행하는 것으로서, 다단 멀티레벨 인버터(120), 리액터(160), 변압기(130) 및 스위칭기어(140)를 포함한다.1, the conventional stationary reactive power compensating apparatus 100 is connected to the power system 150 to compensate for the reactive power of the power system 150. The stationary reactive power compensating apparatus 100 includes a multi-stage multi-level inverter 120, A reactor 160, a transformer 130, and a switching gear 140.

다단 멀티레벨 인버터(120)는, 도 1에 도시된 바와 같이, A상(120a), B상(120b), C상(120c)으로 구성된다. 한편, A상(120a), B상(120b), C상(120c) 각각은 복수의 셀 인버터들(122)을 포함한다.The multistage multi-level inverter 120 is composed of an A phase 120a, a B phase 120b, and a C phase 120c, as shown in Fig. The A phase 120a, the B phase 120b, and the C phase 120c each include a plurality of cell inverters 122.

복수의 셀 인버터들(122)은 각각이 단위셀을 구성하는 것으로서, 서로 직렬로 연결된다. 그리고, 복수의 셀 인버터들(122)은 각 상(Phase) 별로 마련된 리액터(160)를 통해 변압기(130)에 연결되고, 변압기(130)는 스위칭기어(140)를 통해 전력계통(150)에 연결된다.The plurality of cell inverters 122 constitute unit cells, and are connected in series with each other. The plurality of cell inverters 122 are connected to the transformer 130 through the reactor 160 provided for each phase and the transformer 130 is connected to the power system 150 through the switching gear 140. [ .

한편, 각 셀 인버터(122)는 H-Bridge 형태의 인버터로 구성될 수 있으며, 직류 전압원으로 커패시터(125)가 병렬로 연결될 수 있다.Each of the cell inverters 122 may be an H-bridge type inverter, and the capacitors 125 may be connected in parallel to the DC voltage source.

이러한 다단 멀티레벨 인버터(120)에서는 PWM 신호에 따라 각 셀 인버터(122)는 전압을 생성하고 전력계통(150)에 원하는 무효전력을 공급하게 된다.In this multi-level multi-level inverter 120, each cell inverter 122 generates a voltage and supplies a desired reactive power to the power system 150 according to the PWM signal.

셀 인버터(122)의 커패시터 전압은 직류전압 성분 이외에 맥동전압 성분이 존재하는데, 상기 PWM 신호는 전력계통(150)에 원하는 전력을 공급하기 위한 기준전압 및 커패시터 전압의 크기를 고려하고, 맥동성분을 보상하여 생성된다.The capacitor voltage of the cell inverter 122 includes a pulsating voltage component other than the DC voltage component. The PWM signal takes into consideration the magnitude of the reference voltage and the capacitor voltage for supplying the desired power to the power system 150, .

PWM 신호 생성을 위해 보상되는 맥동성분의 값이 정확하지 않거나 보상되는 시점에 지연이 생긴다면 셀 인버터(122)의 출력전압이 상당히 왜곡되게 된다.If the value of the compensated pulsation component for PWM signal generation is not correct or is delayed at the time of compensation, the output voltage of the cell inverter 122 is significantly distorted.

이러한 출력전압의 왜곡으로 인하여, 종래의 다단 멀티레벨 인버터 제어 시스템(100)은 시스템 성능이 저하되고, 원치 않는 3차 고조파 전류를 발생시킨다는 문제점이 있다. Due to such distortion of the output voltage, the conventional multi-level multi-level inverter control system 100 has a problem that system performance is degraded and an undesired third harmonic current is generated.

또한, 종래의 다단 멀티레벨 인버터 제어 시스템(100)은 3차 고조파 전류가 셀 인버터(122) 내부로 흐르게 되어 시스템의 전류이용률 및 효율을 저하시킨다는 다른 문제점이 있다.In addition, the conventional multistage multi-level inverter control system 100 has another problem that the third harmonic current flows into the cell inverter 122, thereby lowering the current utilization and efficiency of the system.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 맥동전압 성분을 포함한 직류 전압원의 전압을 정확하게 추정할 수 있는 인버터 제어 시스템 및 방법을 제공하는 것을 그 기술적 과제로 한다.An object of the present invention is to provide an inverter control system and method capable of accurately estimating a voltage of a DC voltage source including a ripple voltage component.

상술한 목적을 달성하기 위한 본 발명의 일 측면에 따른 인버터 제어 시스템은 각 상(Phase) 별로 직류 전압원을 포함하는 복수의 셀 인버터들; 상기 셀 인버터의 출력전압에 대한 기준전압을 시지연이 보상된 값으로 결정하는 주 제어기; 및 상기 시지연이 보상된 기준전압을 기초로 상기 직류 전압원의 전압을 추정하고, 상기 추정된 직류 전압원의 전압 및 상기 기준전압에 따라 PWM 신호를 생성하여 상기 셀 인버터에 출력하는 셀 제어기를 포함한다.According to an aspect of the present invention, there is provided an inverter control system including: a plurality of cell inverters including a DC voltage source for each phase; A main controller for determining a reference voltage with respect to an output voltage of the cell inverter as a value compensated by a time series; And a cell controller for estimating a voltage of the DC voltage source based on the compensated reference voltage, generating a PWM signal according to the estimated DC voltage source voltage and the reference voltage, and outputting the PWM signal to the cell inverter.

본 발명에 따르면, 기준전압 및 전류정보를 기초로 직류 전압원의 전압을 정확하게 추정함으로써 기준전압과 셀 인버터의 출력전압 간에 오차가 발생하는 것을 방지할 수 있고, 이에 따라 시스템 성능을 향상시킬 수 있다는 효과가 있다.According to the present invention, it is possible to prevent an error between the reference voltage and the output voltage of the cell inverter from being generated by accurately estimating the voltage of the DC voltage source based on the reference voltage and the current information, .

또한, 본 발명에 따르면, 출력전압의 왜곡이 발생하지 않기 때문에 3차 고조파 전류의 발생을 방지할 수 있고, 이에 따라 전류이용률 및 효율을 향상시킬 수 있다는 다른 효과가 있다.Further, according to the present invention, generation of the third harmonic current can be prevented because distortion of the output voltage does not occur, and thus the current utilization efficiency and efficiency can be improved.

또한, 본 발명에 따르면, 동기좌표축으로 변환된 정상분 전류, 역상분 전류 및 영상분 전류를 이용하여 전류의 실효값 및 진상/지상정보를 추정함으로써, 직류전압원의 전압을 보다 정확하게 추정할 수 있다는 또 다른 효과가 있다.Further, according to the present invention, it is possible to more accurately estimate the voltage of the DC voltage source by estimating the rms value and the phase / ground information of the current using the normal current, the reverse phase current and the image minute current converted into the synchronous coordinate axes There is another effect.

도 1은 다단 멀티레벨 인버터가 정지형 무효전력 보상장치에 적용된 예를 보여주는 도면이다.
도 2는 커패시터 전압의 맥동을 설명하기 위한 도면이다.
도 3은 지연시간에 따른 출력전압의 오차를 나타내는 도면이다.
도 4는 본 발명의 일 실시예에 따른 인버터 제어 시스템을 개략적으로 보여주는 도면이다.
도 5는 도 4의 전류정보 추정부를 설명하기 위한 블록도이다.
도 6은 도 4의 셀 제어기를 설명하기 위한 블록도이다.
도 7은 종래의 인버터 제어 시스템에 따르는 경우 PWM 신호를 산출하는 시점에 센싱한 커패시터 전압과 실제 PWM 신호가 출력되는 시점의 커패시터 전압을 나타내는 그래프이다.
도 8은 본 발명의 일 실시예에 따른 인버터 제어 시스템에 따르는 경우 PWM 신호를 산출하는 시점에 추정된 커패시터 전압과 실제 PWM 신호가 출력되는 시점의 커패시터 전압을 나타내는 그래프이다.
1 is a diagram showing an example in which a multi-stage multi-level inverter is applied to a stationary reactive power compensation device.
2 is a view for explaining pulsation of a capacitor voltage.
3 is a diagram showing an error of an output voltage according to a delay time.
4 is a schematic view illustrating an inverter control system according to an embodiment of the present invention.
5 is a block diagram for explaining the current information estimating unit of FIG.
6 is a block diagram illustrating the cell controller of FIG.
7 is a graph showing a capacitor voltage sensed at the time of calculating the PWM signal when the conventional inverter control system is used and a capacitor voltage at the time when the actual PWM signal is outputted.
8 is a graph showing a capacitor voltage estimated at the time of calculating the PWM signal and a capacitor voltage at the time of outputting the actual PWM signal according to the inverter control system according to an embodiment of the present invention.

이하에서는, 인버터 제어 시스템(400)에 대한 설명에 앞서, 직류 전압의 맥동 및 맥동에 의한 출력 전압의 왜곡에 대하여 보다 구체적으로 설명하도록 한다.Before describing the inverter control system 400, the distortion of the output voltage due to pulsation and pulsation of the DC voltage will be described in more detail below.

도 2는 커패시터 전압의 맥동을 설명하기 위한 도면이다.2 is a view for explaining pulsation of a capacitor voltage.

각 상의 셀 인버터는 독립된 직류 전원을 사용하기 때문에, 도 2에 도시된 바와 같이, 순시전력의 출입으로 인하여 셀 인버터의 커패시터 전압은 직류성분과 각 주파수에 두배에 해당하는 맥동성분이 존재한다.As shown in FIG. 2, since the cell inverters of each phase use an independent DC power source, the capacitor voltage of the cell inverter has a direct current component and a pulsating component corresponding to twice the angular frequency due to the instantaneous power input and output.

이들의 관계를 수학식으로 나타내면 아래와 같다.These relations are expressed by the following equations.

Figure 112015105780832-pat00192
Figure 112015105780832-pat00192

Figure 112015105780832-pat00193
Figure 112015105780832-pat00193

Figure 112015105780832-pat00194
Figure 112015105780832-pat00194

상기 맥동 전력(

Figure 112016051110975-pat00005
)에 의하여 커패시터의 직류 전압에도 맥동이 나타나게 된다. The pulsating power (
Figure 112016051110975-pat00005
The pulse voltage is also induced in the DC voltage of the capacitor.

삭제delete

삭제delete

복수의 셀 인버터들을 직렬로 연결하여 구성하는 다단 멀티레벨 인버터는 개별 제어기들 간에 충분한 절연을 확보하기 위하여 주제어기와 셀 제어기들 간에 통신을 통해 데이터를 주고 받도록 설계된다. 이러한 구성으로 인하여, 다단 멀티레벨 인버터를 제어하는 제어 시스템은 통신 속도와 통신 데이터 개수 등의 조건들로 인하여 시지연이 발생하게 되고, 이로 인하여 PWM 신호를 산출하는 시점과 PWM 신호를 출력하는 시점에서의 맥동 성분에 오차가 발생하게 된다.A multistage multilevel inverter configured by connecting a plurality of cell inverters in series is designed to transmit and receive data between the main controller and the cell controllers in order to secure sufficient insulation between the individual controllers. Due to such a configuration, the control system that controls the multi-level multi-level inverter generates a signal due to the conditions such as the communication speed and the number of communication data. Therefore, An error occurs in the pulsation component.

PWM 신호를 산출하는 시점과 PWM 신호를 출력하는 시점 간에 지연시간이 존재할 때 실제 셀 인버터에서 출력되는 출력전압의 오차(

Figure 112016051110975-pat00013
)는 지연시간(Td)이 0이 되지 아니하는 한 0보다 큰 값을 가지게 된다. 이러한 출력전압의 오차(
Figure 112016051110975-pat00014
)를 지연시간에 따라 나타내면 도 3과 같다.When there is a delay time between the time at which the PWM signal is calculated and the time at which the PWM signal is output, the error of the output voltage from the actual cell inverter
Figure 112016051110975-pat00013
Has a value larger than 0 as long as the delay time Td does not become zero. The error of this output voltage
Figure 112016051110975-pat00014
) Is shown in FIG. 3 according to the delay time.

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

도 3a는 지연시간(Td)이 1msec일 때 출력전압의 오차(

Figure 112014020540033-pat00015
)를 나타내고, 도3b는 지연시간(Td)이 2msec일 때 출력전압의 오차(
Figure 112014020540033-pat00016
)를 나타내며, 도3c는 지연시간(Td)이 3msec일 때 출력전압의 오차(
Figure 112014020540033-pat00017
)를 나타낸다. 이때, 커패시터 전압의 맥동성분의 크기는 정격전류에서 커패시터 전압 평균값의 약 5% 이내가 되도록 셀 인버터의 직류측 커패시턴스 값을 선정하는 것으로 가정한다.FIG. 3A shows an error of the output voltage when the delay time Td is 1 msec
Figure 112014020540033-pat00015
FIG. 3B shows the error of the output voltage when the delay time Td is 2 msec
Figure 112014020540033-pat00016
3C shows the error of the output voltage when the delay time Td is 3 msec.
Figure 112014020540033-pat00017
). At this time, it is assumed that the magnitude of the ripple component of the capacitor voltage is selected so that the DC side capacitance value of the cell inverter is within 5% of the average value of the capacitor voltage at the rated current.

도 3a 내지 도 3c를 살펴보면, 출력전압의 오차(

Figure 112014020540033-pat00018
)는 지연시간(Td)이 커질수록 그 값이 커지는 것을 알 수 있다.Referring to FIGS. 3A to 3C, the error of the output voltage
Figure 112014020540033-pat00018
) Becomes larger as the delay time Td becomes larger.

출력전압의 오차(

Figure 112016051110975-pat00022
)로부터 발생하는 전류의 오차(
Figure 112016051110975-pat00023
)는 기본주파수 전류성분과 3차 고조파 전류성분이 포함된다. 출력전압과 계통전압 사이의 리액터를 0.1pu로 설계하고 지연시간(Td)이 2msec일 때, 출력전압의 오차(
Figure 112016051110975-pat00024
)는 0,034pu이며, 이로부터 발생하는 전류의 오차(
Figure 112016051110975-pat00025
)는 기본주파수 전류성분이 0.34pu이다. 그리고, 전류의 오차(
Figure 112016051110975-pat00026
)는 3차 고조파 전류성분이 0.11pu으로 무시할 없는 크기를 가진다.Output voltage error (
Figure 112016051110975-pat00022
The error of the current generated from the
Figure 112016051110975-pat00023
) Includes the fundamental frequency current component and the third harmonic current component. When the reactor between the output voltage and the grid voltage is designed as 0.1pu and the delay time (Td) is 2msec, the error of the output voltage
Figure 112016051110975-pat00024
) Is 0.034pu, and the error of the current resulting therefrom
Figure 112016051110975-pat00025
) Has a basic frequency current component of 0.34 pu. Then, the error of the current
Figure 112016051110975-pat00026
) Has a harmonic current component of 0.11 pu which is negligible.

삭제delete

삭제delete

결과적으로, PWM 신호를 산출하는 시점과 PWM 신호를 출력하는 시점 간의 지연시간이 발생하는 경우, 기준전압과 셀 인버터의 출력전압 간에 오차가 발생할 뿐만 아니라, 기본주파수 전류 이외에 원하지 않는 3차 고조파 전류도 발생하게 된다.As a result, when a delay time occurs between the time at which the PWM signal is calculated and the time at which the PWM signal is output, an error occurs not only between the reference voltage and the output voltage of the cell inverter but also an undesired third harmonic current .

이로 인하여, 인버터 제어 시스템은 실제 출력전압이 주제어기의 기준전압을 잘 추종한다는 가정에 기반하여 설계된 각종 제어기들의 성능을 저하시킬 뿐만 아니라, 불필요한 3차 고조파 전류가 셀 인버터 내부로 흐르게 되어 전체 시스템의 전류 이용률과 효율을 저하시킨다.
Therefore, the inverter control system not only degrades the performance of various controllers designed based on the assumption that the actual output voltage follows the reference voltage of the main controller, but also unnecessary third harmonic current flows into the cell inverter, It lowers current utilization and efficiency.

본 발명의 일 실시예에 따른 인버터 제어 시스템은 맥동성분을 포함하는 직류 전압원의 전압을 정확하게 추정함으로써 기준전압과 출력전압 간의 오차 및 3차 고조파 전류의 발생을 없앨 수 있다.The inverter control system according to an embodiment of the present invention can eliminate the error between the reference voltage and the output voltage and the generation of the third harmonic current by accurately estimating the voltage of the DC voltage source including the pulsating component.

도 4는 본 발명의 일 실시예에 따른 인버터 제어 시스템을 개략적으로 보여주는 도면이다.4 is a schematic view illustrating an inverter control system according to an embodiment of the present invention.

도 4를 참조하면, 본 발명의 일 실시예에 따른 인버터 제어 시스템(400)은 주 제어기(410), 셀 제어기(430), 및 복수의 셀 인버터들(440)을 포함한다. 도 4에서는 셀 인버터(440)가 복수 개로 구성되는 것으로 도시하고 있으나, 다른 일 실시예에 있어서는 셀 인버터(440)가 하나로 구성될 수도 있다. 즉, 도 4에서는 설명의 편의를 위하여 하나의 실시예로서 복수의 셀 인버터들에 대한 제어를 설명하고 있지만, 하나의 셀 인버터에 대한 제어를 배제하는 것은 아니다.Referring to FIG. 4, an inverter control system 400 according to an embodiment of the present invention includes a main controller 410, a cell controller 430, and a plurality of cell inverters 440. In FIG. 4, a plurality of cell inverters 440 are shown, but in another embodiment, the cell inverters 440 may be formed as one unit. In other words, although FIG. 4 illustrates control of a plurality of cell inverters as one embodiment for convenience of explanation, control of one cell inverter is not excluded.

먼저, 복수의 셀 인버터들(440) 각각은 전력 변환부(미도시) 및 직류 전압원(미도시)로 구성된다. 전력 변환부는 복수의 스위칭 소자를 포함하여, 복수의 스위칭 소자의 스위칭 동작에 의해 직류 전력을 교류 전력으로 변환한다.First, each of the plurality of cell inverters 440 is composed of a power conversion unit (not shown) and a DC voltage source (not shown). The power conversion section includes a plurality of switching elements, and converts the direct current power into the alternating current power by the switching operation of the plurality of switching elements.

일 실시예에 있어서, 상기 스위칭 소자는 IGBT(Insulated Gate Bipolar mode Transistor)일 수 있으나 반드시 이에 한정되는 것은 아니다. 또한, 일 실시예에 있어서, 상기 복수의 스위칭 소자는 H-Bridge 또는 풀-브릿지(Full-bridge) 인버터의 형태로 배치될 수 있다.In one embodiment, the switching device may be an IGBT (Insulated Gate Bipolar mode Transistor), but the present invention is not limited thereto. Also, in one embodiment, the plurality of switching elements may be arranged in the form of an H-bridge or a full-bridge inverter.

그리고, 직류 전압원은 전력 변환부에 병렬로 연결되며, 일 실시예에 있어서, 직류 전압원은 병렬로 연결된 커패시터를 포함할 수 있다. 커패시터에는 정전용량에 비례하는 전력이 충전될 수 있다. 이때, 커패시터 양단에서 측정되는 전압을 커패시터 전압이라 한다.The DC voltage source is connected to the power conversion unit in parallel, and in one embodiment, the DC voltage source may include a capacitor connected in parallel. The capacitor can be charged with power proportional to the capacitance. At this time, the voltage measured across the capacitor is referred to as a capacitor voltage.

이하에서는 직류 전압원의 전압과 커패시터 전압을 혼용해서 사용하고 있으나, 커패시터 전압은 직류 전압원의 일 예로 커패시터를 사용하는 경우 커패시터 양단에서 측정되는 전압을 나타내는 것으로서, 직류 전압원의 전압에 포함되는 의미이다.Hereinafter, the voltage of the DC voltage source and the capacitor voltage are used in combination, but the capacitor voltage is a voltage measured at both ends of the capacitor when a capacitor is used as an example of the DC voltage source, meaning that the voltage is included in the voltage of the DC voltage source.

다음, 주 제어기(410)는 셀 인버터들(440)의 각 상 별 기준전압(V*)을 산출한다. 일 실시예에 있어서, 주 제어기(410)는 3상의 커패시터 전압 평균값을 일정하게 제어하는 직류전압 제어기, 각 상의 전압이 커패시터 전압 평균값을 갖도록 제어하는 상 보상 제어기, 부하전류를 검출하여 보상 기준값을 생성하는 부하전류 검출부, 및 출력전류를 제어하는 전류제어기로 구성될 수 있다.Next, the main controller 410 calculates the reference voltage V * of each phase of the cell inverters 440. In one embodiment, the main controller 410 includes a DC voltage controller for constantly controlling the average value of the three-phase capacitor voltage, a phase compensation controller for controlling the voltage of each phase to have a capacitor voltage average value, And a current controller for controlling the output current.

상기 직류전압 제어기, 상 보상 제어기, 및 부하전류 검출부의 출력값은 전류제어기의 입력값이 되고, 전류제어기는 원하는 전류를 출력하기 위한 기준전압(V*)을 생성할 수 있다.The output values of the direct current voltage controller, the phase compensation controller, and the load current detector become the input values of the current controller, and the current controller can generate the reference voltage V * for outputting the desired current.

한편, 주 제어기(410)는 기준전압(V*)을 셀 제어기(430)에 송신하게 되는데, 이때, 주 제어기(410)와 셀 제어기(430) 간에 통신지연이 발생하게 된다. 이러한 통신지연에 따른 시지연 보상이 기준전압(V*)에 이루어지지 않으면, 셀 제어기(430)는 셀 인터버(440)에 대한 제어의 정확성이 떨어지게 된다. 이에 따라, 주 제어기(410)는 시지연이 보상된 기준전압(V*)을 산출함으로써, 셀 인터버(440)에 대한 제어의 정확성을 보장한다.Meanwhile, the main controller 410 transmits the reference voltage V * to the cell controller 430, at which time a communication delay occurs between the main controller 410 and the cell controller 430. If the communication delay is not compensated for by the reference voltage V * , the cell controller 430 is less accurate in controlling the cell interferer 440. Thus, the main controller 410 calculates the compensated reference voltage V * to guarantee the accuracy of the control on the cell inverter 440.

또한, 주 제어기(410)는 셀 제어기(430)에서 셀 인버터(440)의 커패시터 전압을 추정하기 위하여 요구되는 셀 인버터들(440)의 전류정보를 셀 제어기(430)에 송신한다. 상기 출력전류 정보는 전류의 실효값 및 위상 정보를 포함한다.The main controller 410 also transmits the current information of the cell inverters 440 required to estimate the capacitor voltage of the cell inverter 440 to the cell controller 430 in the cell controller 430. The output current information includes the rms value and the phase information of the current.

일 실시예에 있어서, 주 제어기(410)는 셀 인버터들(440)의 전류를 센싱하고, 센싱한 신호를 이용하여 전류의 실효값 및 위상 정보를 획득할 수 있다. 주 제어기(410)는 센싱한 신호, 및 상기 센싱한 신호를 위상 지연시켜 획득한 가상 신호를 통해 전류의 실효값 및 위상 정보를 획득할 수 있다. In one embodiment, the main controller 410 senses the current of the cell inverters 440 and can obtain the rms value and phase information of the current using the sensed signal. The main controller 410 can obtain the rms value and phase information of the current through the sensed signal and the virtual signal obtained by phase delaying the sensed signal.

다른 일 실시예에 있어서, 주 제어기(410)는 동기좌표축으로 변환된 정상분 전류(

Figure 112014020540033-pat00027
,
Figure 112014020540033-pat00028
), 역동기좌표축으로 변환된 역상분 전류(
Figure 112014020540033-pat00029
,
Figure 112014020540033-pat00030
), 및 동기좌표축으로 변환된 영상분 전류(
Figure 112014020540033-pat00031
,
Figure 112014020540033-pat00032
)를 기초로 셀 인버터(440)의 전류의 실효값 및 위상 정보를 추정할 수 있다. 이때, 주 제어기(410)는 전류의 위상 정보로서, 전류의 진상/지상 정보를 추정할 수 있다.In another embodiment, the main controller 410 receives the normalized minute current (< RTI ID = 0.0 >
Figure 112014020540033-pat00027
,
Figure 112014020540033-pat00028
), A reverse phase current transformed to an inverse synchronous coordinate axis (
Figure 112014020540033-pat00029
,
Figure 112014020540033-pat00030
), And the image minute current (
Figure 112014020540033-pat00031
,
Figure 112014020540033-pat00032
) Of the cell inverter (440) based on the output of the inverter (440). At this time, the main controller 410 can estimate the current / ground information as the phase information of the current.

보다 구체적으로 설명하면, 주 제어기(410)는 동기좌표축으로 변환된 정상분 전류(

Figure 112014020540033-pat00033
,
Figure 112014020540033-pat00034
), 역동기좌표축으로 변환된 역상분 전류(
Figure 112014020540033-pat00035
,
Figure 112014020540033-pat00036
), 및 동기좌표축으로 변환된 영상분 전류(
Figure 112014020540033-pat00037
,
Figure 112014020540033-pat00038
)를 기초로 각 상에 대한 전류 실효값을 추정할 수 있다.More specifically, the main controller 410 receives the normalized minute current (
Figure 112014020540033-pat00033
,
Figure 112014020540033-pat00034
), A reverse phase current transformed to an inverse synchronous coordinate axis (
Figure 112014020540033-pat00035
,
Figure 112014020540033-pat00036
), And the image minute current (
Figure 112014020540033-pat00037
,
Figure 112014020540033-pat00038
The current rms value for each phase can be estimated.

페이서로 나타낸 정상분 전류(

Figure 112014020540033-pat00039
)는 동기좌표축으로 변환한 정상분 전류(
Figure 112014020540033-pat00040
,
Figure 112014020540033-pat00041
)와 아래 수학식 9와 같은 관계를 가진다.Peak current (current)
Figure 112014020540033-pat00039
) Is the normalized minute current (
Figure 112014020540033-pat00040
,
Figure 112014020540033-pat00041
) And the following equation (9).

Figure 112014020540033-pat00042
Figure 112014020540033-pat00042

또한, 페이서로 나타낸 역상분 전류(

Figure 112014020540033-pat00043
)는 역동기좌표축으로 변환한 역상분 전류(
Figure 112014020540033-pat00044
,
Figure 112014020540033-pat00045
)와 아래 수학식 10과 같은 관계를 가진다.In addition, the reversed phase currents (
Figure 112014020540033-pat00043
) Is the inverse phase current converted into the inverse synchronous coordinate axis
Figure 112014020540033-pat00044
,
Figure 112014020540033-pat00045
) And the following equation (10).

Figure 112014020540033-pat00046
Figure 112014020540033-pat00046

또한, 페이서로 나타낸 영상분 전류(

Figure 112014020540033-pat00047
)는 동기좌표축으로 변환한 영상분 전류(
Figure 112014020540033-pat00048
,
Figure 112014020540033-pat00049
)와 아래 수학식 11과 같은 관계를 가진다.Also, the image minute current (
Figure 112014020540033-pat00047
) Is the image minute current (
Figure 112014020540033-pat00048
,
Figure 112014020540033-pat00049
) And the following Equation (11).

Figure 112014020540033-pat00050
Figure 112014020540033-pat00050

한편, 페이서로 나타낸 상전류들(

Figure 112014020540033-pat00051
,
Figure 112014020540033-pat00052
,
Figure 112014020540033-pat00053
)은 페이서로 나타낸 정상분 전류(
Figure 112014020540033-pat00054
), 역상분 전류(
Figure 112014020540033-pat00055
), 영상분 전류(
Figure 112014020540033-pat00056
)와 수학식 12와 같은 관계를 가진다.On the other hand,
Figure 112014020540033-pat00051
,
Figure 112014020540033-pat00052
,
Figure 112014020540033-pat00053
) Represents the normal current (
Figure 112014020540033-pat00054
), Reverse phase current (
Figure 112014020540033-pat00055
), Image minute current (
Figure 112014020540033-pat00056
) And Equation (12).

Figure 112014020540033-pat00057
Figure 112014020540033-pat00057

상술한 수학식 12에 수학식 9 내지 수학식 11을 적용하면, 페이서로 나타낸 상전류들(

Figure 112014020540033-pat00058
,
Figure 112014020540033-pat00059
,
Figure 112014020540033-pat00060
)은 동기좌표축으로 변환한 정상분 전류(
Figure 112014020540033-pat00061
,
Figure 112014020540033-pat00062
), 역동기좌표축으로 변환한 역상분 전류(
Figure 112014020540033-pat00063
,
Figure 112014020540033-pat00064
), 동기좌표축으로 변환한 영상분 전류(
Figure 112014020540033-pat00065
,
Figure 112014020540033-pat00066
)와 수학식 13와 같은 관계를 가짐을 알 수 있다.When Equations (9) to (11) are applied to Equation (12), the phase currents
Figure 112014020540033-pat00058
,
Figure 112014020540033-pat00059
,
Figure 112014020540033-pat00060
) Is the normalized minute current converted to the synchronous coordinate axis
Figure 112014020540033-pat00061
,
Figure 112014020540033-pat00062
), The reverse-phase current converted into the reverse synchronous coordinate axis (
Figure 112014020540033-pat00063
,
Figure 112014020540033-pat00064
), Image minute current converted to synchronous coordinate axis (
Figure 112014020540033-pat00065
,
Figure 112014020540033-pat00066
) And Equation (13).

Figure 112014020540033-pat00067
Figure 112014020540033-pat00067

수학식 13에 따라 A상의 전류(

Figure 112014020540033-pat00068
)를 복소수로 표현하면, 실수값과 허수값은 수학식 14 및 수학식 15과 같다.According to Equation (13), the current of the phase A
Figure 112014020540033-pat00068
) Is represented by a complex number, the real number value and the imaginary number value are expressed by the following equations (14) and (15).

Figure 112014020540033-pat00069
Figure 112014020540033-pat00069

Figure 112014020540033-pat00070
Figure 112014020540033-pat00070

B상의 전류(

Figure 112014020540033-pat00071
)를 복소수로 표현하면, 실수값과 허수값은 수학식 16 및 수학식 17와 같다.Current on B phase (
Figure 112014020540033-pat00071
) Is represented by a complex number, the real number value and the imaginary number value are expressed by Equations (16) and (17).

Figure 112014020540033-pat00072
Figure 112014020540033-pat00072

Figure 112014020540033-pat00073
Figure 112014020540033-pat00073

C상의 전류(

Figure 112014020540033-pat00074
)를 복소수로 표현하면, 실수값과 허수값은 수학식 18 및 수학식 19과 같다.Current on C phase (
Figure 112014020540033-pat00074
) Is represented by a complex number, the real and imaginary values are expressed by Equations (18) and (19).

Figure 112014020540033-pat00075
Figure 112014020540033-pat00075

Figure 112014020540033-pat00076
Figure 112014020540033-pat00076

주 제어기(410)는 아래 수학식 20를 이용하여 A상 전류(

Figure 112014020540033-pat00077
)에 대한 실효값(
Figure 112014020540033-pat00078
)을 추정할 수 있다.The main controller 410 calculates the A-phase current (< RTI ID = 0.0 >
Figure 112014020540033-pat00077
) ≪ / RTI >
Figure 112014020540033-pat00078
) Can be estimated.

Figure 112014020540033-pat00079
Figure 112014020540033-pat00079

또한, 주 제어기(410)는 수학식 21을 이용하여 B상 전류(

Figure 112014020540033-pat00080
)에 대한 실효값(
Figure 112014020540033-pat00081
)을 추정할 수 있다.Further, the main controller 410 calculates the B-phase current (
Figure 112014020540033-pat00080
) ≪ / RTI >
Figure 112014020540033-pat00081
) Can be estimated.

Figure 112014020540033-pat00082
Figure 112014020540033-pat00082

또한, 주 제어기(410)는 수학식 22을 이용하여 C상 전류(

Figure 112014020540033-pat00083
)에 대한 실효값(
Figure 112014020540033-pat00084
)을 추정한다.Also, the main controller 410 calculates the C-phase current (
Figure 112014020540033-pat00083
) ≪ / RTI >
Figure 112014020540033-pat00084
).

Figure 112014020540033-pat00085
Figure 112014020540033-pat00085

그리고, 주 제어기(410)는 동기좌표축으로 변환된 정상분 전류(

Figure 112014020540033-pat00086
,
Figure 112014020540033-pat00087
), 역동기좌표축으로 변환된 역상분 전류(
Figure 112014020540033-pat00088
,
Figure 112014020540033-pat00089
), 및 동기좌표축으로 변환된 영상분 전류(
Figure 112014020540033-pat00090
,
Figure 112014020540033-pat00091
)를 기초로 각 상에 대한 전류의 진상/지상 정보를 추정할 수 있다.Then, the main controller 410 outputs the normal minute current (
Figure 112014020540033-pat00086
,
Figure 112014020540033-pat00087
), A reverse phase current transformed to an inverse synchronous coordinate axis (
Figure 112014020540033-pat00088
,
Figure 112014020540033-pat00089
), And the image minute current (
Figure 112014020540033-pat00090
,
Figure 112014020540033-pat00091
/ RTI > can be used to estimate the current / ground information of the current for each phase.

주 제어기(410)는 A상 전압의 페이서가

Figure 112014020540033-pat00092
이므로,
Figure 112014020540033-pat00093
=0을 기준으로 진상/지상 정보를 추정할 수 있다. 이에 따라, 주 제어기(410)는
Figure 112014020540033-pat00094
가 양의 값인 경우 A상의 전류를 진상으로 추정하고, 반면,
Figure 112014020540033-pat00095
가 음의 값인 경우 A상의 전류를 지상으로 추정할 수 있다.The main controller 410 determines whether the phase of the A-
Figure 112014020540033-pat00092
Because of,
Figure 112014020540033-pat00093
= 0 can be estimated. Accordingly, the main controller 410
Figure 112014020540033-pat00094
Is a positive value, the current of the phase A is estimated as a phase,
Figure 112014020540033-pat00095
The current of the phase A can be estimated as the ground.

주 제어기(410)는 B상 전압의 페이서가

Figure 112014020540033-pat00096
이므로,
Figure 112014020540033-pat00097
=
Figure 112014020540033-pat00098
Figure 112014020540033-pat00099
을 기준으로 진상/지상 정보를 추정할 수 있다. 이에 따라, 주 제어기(410)는
Figure 112014020540033-pat00100
Figure 112014020540033-pat00101
Figure 112014020540033-pat00102
보다 작은 경우 B상의 전류를 진상으로 추정하고, 반면,
Figure 112014020540033-pat00103
Figure 112014020540033-pat00104
Figure 112014020540033-pat00105
보다 큰 경우 B상의 전류를 지상으로 추정할 수 있다.The main controller 410 determines whether the phase of the B-
Figure 112014020540033-pat00096
Because of,
Figure 112014020540033-pat00097
=
Figure 112014020540033-pat00098
Figure 112014020540033-pat00099
Can estimate the ground / ground information on the basis of. Accordingly, the main controller 410
Figure 112014020540033-pat00100
end
Figure 112014020540033-pat00101
Figure 112014020540033-pat00102
The current of the phase B is estimated as a true phase,
Figure 112014020540033-pat00103
end
Figure 112014020540033-pat00104
Figure 112014020540033-pat00105
The current of the phase B can be estimated as the ground.

주 제어기(410)는 C상 전압의 페이서가

Figure 112014020540033-pat00106
이므로,
Figure 112014020540033-pat00107
=-
Figure 112014020540033-pat00108
Figure 112014020540033-pat00109
을 기준으로 진상/지상 정보를 추정할 수 있다. 이에 따라, 주 제어기(410)는
Figure 112014020540033-pat00110
가 -
Figure 112014020540033-pat00111
Figure 112014020540033-pat00112
보다 작은 경우 C상의 전류를 진상으로 추정하고, 반면,
Figure 112014020540033-pat00113
가 -
Figure 112014020540033-pat00114
Figure 112014020540033-pat00115
보다 큰 경우 C상의 전류를 지상으로 추정할 수 있다. The main controller 410 determines whether the phase of the C-
Figure 112014020540033-pat00106
Because of,
Figure 112014020540033-pat00107
= -
Figure 112014020540033-pat00108
Figure 112014020540033-pat00109
Can estimate the ground / ground information on the basis of. Accordingly, the main controller 410
Figure 112014020540033-pat00110
In addition,
Figure 112014020540033-pat00111
Figure 112014020540033-pat00112
The phase current of C phase is estimated as a phase,
Figure 112014020540033-pat00113
In addition,
Figure 112014020540033-pat00114
Figure 112014020540033-pat00115
The current in C phase can be estimated as the ground.

한편, 주 제어기(410)는 CAN(Controller Area Network, 420) 통신을 통하여 기준전압(V*) 및 전류정보를 셀 제어기(430)에 송신한다.Meanwhile, the main controller 410 transmits the reference voltage V * and the current information to the cell controller 430 through a CAN (Controller Area Network) communication.

다음, 셀 제어기(430)는 각 상마다 설치되어, 주 제어기(410)로부터 수신한 기준전압(V*)이 출력될 수 있도록 셀 인버터(440)를 제어한다.Next, the cell controller 430 is provided for each phase, and controls the cell inverter 440 so that the reference voltage V * received from the main controller 410 can be output.

셀 제어기(430)는 PWM(Pulse Width Modulation) 제어신호를 생성하여 셀 인버터(440)가 기준전압(V*)에 상응하는 전압을 출력하도록 제어한다. 이때, PWM 제어신호는 기준전압(V*)과 셀 인버터(440)의 커패시터 전압을 사용하여 생성된다. 상기 커패시터 전압(Vdc)은 각 셀 인버터(440)에 포함된 커패시터에 걸리는 전압을 나타낸다.The cell controller 430 generates a PWM (Pulse Width Modulation) control signal and controls the cell inverter 440 to output a voltage corresponding to the reference voltage V * . At this time, the PWM control signal is generated using the reference voltage V * and the capacitor voltage of the cell inverter 440. The capacitor voltage V dc represents the voltage across the capacitors included in each cell inverter 440.

종래에는 셀 인버터(440)의 커패시터 전압을 센싱하고, 센싱한 값과 기준전압(V*)을 사용하여 PWM 제어신호를 생성하는 반면, 본 발명에 따른 셀 제어기(430)는 주제어기(410)로부터 수신한 기준전압(V*) 및 전류정보를 이용하여 셀 인버터(440)의 커패시터 전압을 추정하고, 추정된 커패시터 전압 값을 이용하여 PWM 제어신호를 생성하는 것을 특징으로 한다.The cell controller 430 according to the present invention generates a PWM control signal by sensing the capacitor voltage of the cell inverter 440 and using the sensed value and the reference voltage V * Estimates the capacitor voltage of the cell inverter 440 using the reference voltage V * and the current information received from the inverter 440, and generates the PWM control signal using the estimated capacitor voltage value.

인버터 제어 시스템(400)이 정지형 무효전력 보상장치에 적용되는 경우, 상 전류의 위상은 항상 상 전압과 90도의 위상관계를 가진다. 이것은 셀 인버터에서 각 상에 흐르는 전류가 시스템 손실을 보상하는 약간의 유효전력 성분을 제외하고는 대부분 무효전력 성분을 가지기 때문이다.When the inverter control system 400 is applied to a stationary reactive power compensation device, the phase of the phase current always has a phase relationship of 90 degrees with the phase voltage. This is because the current flowing in each phase in a cell inverter has mostly reactive power components, except for some active power components that compensate for system losses.

인버터 제어 시스템(400)에서 각 상의 커패시터 전압은 직류성분(

Figure 112016051110975-pat00119
,
Figure 112016051110975-pat00120
,
Figure 112016051110975-pat00121
)과 맥동성분(
Figure 112016051110975-pat00122
,
Figure 112016051110975-pat00123
,
Figure 112016051110975-pat00124
)을 포함한다.In the inverter control system 400, the capacitor voltage of each phase is a DC component (
Figure 112016051110975-pat00119
,
Figure 112016051110975-pat00120
,
Figure 112016051110975-pat00121
) And pulsating component (
Figure 112016051110975-pat00122
,
Figure 112016051110975-pat00123
,
Figure 112016051110975-pat00124
).

삭제delete

삭제delete

삭제delete

삭제delete

셀 제어기(430)는 커패시터 전압의 맥동성분(

Figure 112014020540033-pat00125
,
Figure 112014020540033-pat00126
,
Figure 112014020540033-pat00127
)을 추정하기 위하여 기준전압(V*) 및 전류정보를 이용한다. 이에 대한 구체적인 설명은 도 5를 참조하여 후술하도록 한다.The cell controller 430 receives the ripple component of the capacitor voltage
Figure 112014020540033-pat00125
,
Figure 112014020540033-pat00126
,
Figure 112014020540033-pat00127
(V * ) and current information in order to estimate the voltage (V * ). A detailed description thereof will be given later with reference to Fig.

이하에서는 설명의 편의를 위하여, 셀 제어기(430)가 A상에 포함된 복수의 셀 인버터들의 커패시터 전압을 추정하는 것만을 설명하고 있으나, 본 발명은 이에 한정되는 것은 아니며 셀 제어기(430)는 A상, B상, C상 각각에 연결되어, 연결된 상에 대한 커패시터 전압을 추정한다.Hereinafter, the cell controller 430 estimates the capacitor voltages of the plurality of cell inverters included in the A-cells. However, the present invention is not limited thereto, Phase, B-phase, and C-phase, respectively, to estimate the capacitor voltage for the connected phase.

도 5는 도 4의 셀 제어기를 설명하기 위한 블록도이다.5 is a block diagram for explaining the cell controller of FIG.

도 5를 참조하면, 셀 제어기(430)는 위상 산출부(510), 직류전압 추정부(520), 및 PWM 신호 생성부(530)을 포함한다.Referring to FIG. 5, the cell controller 430 includes a phase calculator 510, a DC voltage estimator 520, and a PWM signal generator 530.

먼저, 위상 산출부(510)는 주제어기(410)로부터 수신한 기준전압(V*)을 기초로 a상 커패시터 전압의 맥동성분(

Figure 112014020540033-pat00128
)에 대한 위상을 산출한다.First, the phase calculator 510 calculates the phase component of the a-phase capacitor voltage based on the reference voltage V * received from the main controller 410
Figure 112014020540033-pat00128
). ≪ / RTI >

a상의 기준전압은 아래 수학식 26와 같다.The reference voltage on a is shown in Equation 26 below.

Figure 112014020540033-pat00129
Figure 112014020540033-pat00129

상기 a상의 기준전압을 전역 통과 필터를 통과시켜 위상 지연시키면 아래 수학식 27이 된다.When the reference voltage of the a phase is passed through the global pass filter to delay the phase, the following equation (27) is obtained.

Figure 112014020540033-pat00130
Figure 112014020540033-pat00130

위상 산출부(510)는 a상의 기준전압, 및 위상 지연된 기준전압을 이용하여 a상 커패시터 전압의 맥동성분(

Figure 112014020540033-pat00131
)에 대한 위상을 산출한다. a상 커패시터 전압의 맥동성분(
Figure 112014020540033-pat00132
)에 대한 위상(
Figure 112014020540033-pat00133
)은 아래 수학식 28과 같다.The phase calculator 510 calculates the phase component of the a-phase capacitor voltage (i.e.,
Figure 112014020540033-pat00131
). ≪ / RTI > the ripple component of the a-phase capacitor voltage (
Figure 112014020540033-pat00132
) For the phase
Figure 112014020540033-pat00133
) ≪ / RTI >

Figure 112014020540033-pat00134
Figure 112014020540033-pat00134

상술한 바와 같이, 위상 산출부(510)는 기준전압을 기초로 맥동성분에 대한 위상을 산출하게 된다. 이때, 맥동성분에 대한 위상 산출에 이용되는 기준전압은 이미 주 제어기(410)와 셀 제어기(430) 간의 통신지연에 따른 시지연이 보상된 값이기 때문에, 이를 기초로 산출된 맥동성분에 대한 위상 역시 시지연이 보상된 값이 산출되게 된다.As described above, the phase calculating unit 510 calculates the phase of the pulsating component based on the reference voltage. Since the reference voltage used for calculating the phase of the pulsating component is a value that has been compensated for by the communication delay between the main controller 410 and the cell controller 430, The compensated value is calculated.

다음, 직류전압 추정부(520)는 a상 커패시터 전압을 추정한다. 보다 구체적으로, 직류전압 추정부(520)는 위상 산출부(510)에 의하여 산출된 맥동성분(

Figure 112014020540033-pat00135
)에 대한 위상(
Figure 112014020540033-pat00136
), a상의 기준전압의 크기(
Figure 112014020540033-pat00137
), 전류정보를 이용하여 a상 커패시터 전압(
Figure 112014020540033-pat00138
)을 추정한다.Next, the DC voltage estimator 520 estimates the a-phase capacitor voltage. More specifically, the DC voltage estimating unit 520 estimates the DC component of the pulsating component < RTI ID = 0.0 >
Figure 112014020540033-pat00135
) For the phase
Figure 112014020540033-pat00136
), the magnitude of the reference voltage on a (
Figure 112014020540033-pat00137
), The a-phase capacitor voltage (
Figure 112014020540033-pat00138
).

a상의 기준전압의 크기(

Figure 112014020540033-pat00139
)는 아래 수학식 29을 이용하여 산출된다.The magnitude of the reference voltage on a (
Figure 112014020540033-pat00139
) Is calculated by using the following expression (29).

Figure 112014020540033-pat00140
Figure 112014020540033-pat00140

인버터 제어 시스템에서 각 상의 커패시터 전압에 수학식 28 및 수학식 29를 적용하면, 아래 수학식 30이 도출된다.Applying equations (28) and (29) to the capacitor voltage of each phase in the inverter control system leads to Equation (30) below.

Figure 112014020540033-pat00141
Figure 112014020540033-pat00141

직류전압 추정부(520)는 수학식 30을 이용하여 이용하여 a상 커패시터 전압(

Figure 112014020540033-pat00142
)을 추정한다. 직류전압 추정부(520)는 주제어기(410)로부터 수신한 a상의 전류정보, 즉, 전류 실효값(
Figure 112014020540033-pat00143
)과 진상/지상 정보(
Figure 112014020540033-pat00144
), 그리고, a상의 기준전압(
Figure 112014020540033-pat00145
,
Figure 112014020540033-pat00146
)을 수학식 19에 대입하여 a상 커패시터 전압(
Figure 112014020540033-pat00147
)을 산출할 수 있다.The DC voltage estimation unit 520 calculates the a-phase capacitor voltage (
Figure 112014020540033-pat00142
). The DC voltage estimator 520 estimates current information of a phase received from the main controller 410, that is, current effective value
Figure 112014020540033-pat00143
) And phase / ground information (
Figure 112014020540033-pat00144
), And a reference voltage of a (
Figure 112014020540033-pat00145
,
Figure 112014020540033-pat00146
) Into the equation (19) to obtain the a-phase capacitor voltage
Figure 112014020540033-pat00147
) Can be calculated.

한편, 직류전압 성분(

Figure 112014020540033-pat00148
)은 센싱한 커패시터 전압의 평균값으로 산출될 수 있다.On the other hand, the DC voltage component (
Figure 112014020540033-pat00148
) Can be calculated as an average value of the sensed capacitor voltage.

다음, PWM 신호 생성부(530)는 직류전압 추정부(520)에 의하여 추정된 커패시터 전압과 기준전압을 이용하여 PWM 제어신호를 생성한다. PWM 제어신호를 생성하는 기술은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 자명하다 할 것이므로 이에 대한 상세한 설명은 생략하기로 한다.Next, the PWM signal generating unit 530 generates the PWM control signal using the capacitor voltage estimated by the DC voltage estimating unit 520 and the reference voltage. The technique for generating the PWM control signal will be apparent to those skilled in the art, so a detailed description thereof will be omitted.

도 6a는 종래의 인버터 제어 시스템에 따르는 경우 PWM 신호를 산출하는 시점에 센싱한 커패시터 전압(610)과 실제 PWM 신호가 출력되는 시점의 실제 커패시터 전압(620)을 나타내고, 도 6b는 커패시터 전압들(610, 620) 간의 오차를 나타낸다.6A shows a capacitor voltage 610 sensed at the time of calculating the PWM signal when the conventional inverter control system is used and an actual capacitor voltage 620 at the time when the actual PWM signal is output. FIG. 6B shows the capacitor voltages 610 and 620, respectively.

도 6a 및 도 6b를 살펴보면, 종래의 인버터 제어 시스템은 PWM 신호를 산출하는 시점에 센싱한 커패시터 전압(610)과 PWM 신호가 출력되는 시점의 실제 커패시터 전압(620)의 오차가 발생한다. 6A and 6B, in the conventional inverter control system, an error occurs between the capacitor voltage 610 sensed at the time when the PWM signal is calculated and the actual capacitor voltage 620 at the time when the PWM signal is output.

이에 따라, 종래의 인버터 제어 시스템은 출력전압의 왜곡뿐만 아니라, 기본주파수 전류 이외에 원하지 않는 3차 고조파 전류도 발생시키는 문제점이 있다.Accordingly, the conventional inverter control system has a problem that not only the distortion of the output voltage but also an undesired third harmonic current occur in addition to the fundamental frequency current.

도 7a는 본 발명의 일 실시예에 따른 인버터 제어 시스템에 따르는 경우 PWM 신호를 산출하는 시점에 추정된 커패시터 전압(710)과 실제 PWM 신호가 출력되는 시점의 실제 커패시터 전압(720)을 나타내고, 도 7b는 커패시터 전압들(710, 720) 간의 오차를 나타낸다.7A shows the capacitor voltage 710 estimated at the time of calculating the PWM signal in accordance with the inverter control system according to the embodiment of the present invention and the actual capacitor voltage 720 at the time when the actual PWM signal is outputted, 7b represent the error between the capacitor voltages 710 and 720. [

도 7a 및 도 7b를 살펴보면, 본 발명의 일 실시예에 따른 인버터 제어 시스템(400)은 종래와 다르게 PWM 신호를 산출하는 시점에 추정된 커패시터 전압(710)과 PWM 신호가 출력되는 시점의 실제 커패시터 전압(20) 간의 오차가 거의 발생하지 않는다.7A and 7B, the inverter control system 400 according to an embodiment of the present invention includes a capacitor voltage 710 estimated at the time of calculating the PWM signal and a real capacitor at the time of outputting the PWM signal, An error between the voltages 20 hardly occurs.

이에 따라, 본 발명의 일 실시예에 따른 인버터 제어 시스템(400)은 출력전압의 왜곡되지 않으며 3차 고조파 전류도 발생되지 않는다.Accordingly, the inverter control system 400 according to the embodiment of the present invention does not distort the output voltage and does not generate the third harmonic current.

상기에서는 본 출원의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 출원의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 출원을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made to the present invention without departing from the spirit and scope of the present invention as set forth in the following claims It can be understood that

Claims (8)

각 상(Phase) 별로 직류 전압원을 포함하는 복수의 셀 인버터들;
상기 셀 인버터의 출력전압에 대한 기준전압을 시지연이 보상된 값으로 결정하는 주 제어기; 및
상기 시지연이 보상된 기준전압을 기초로 상기 직류 전압원의 전압을 추정하고, 상기 추정된 직류 전압원의 전압 및 상기 기준전압에 따라 PWM 신호를 생성하여 상기 셀 인버터에 출력하는 셀 제어기를 포함하는 인버터 제어 시스템.
A plurality of cell inverters including a DC voltage source for each phase;
A main controller for determining a reference voltage with respect to an output voltage of the cell inverter as a value compensated by a time series; And
And a cell controller for estimating a voltage of the DC voltage source based on the compensated reference voltage, generating a PWM signal according to the voltage of the estimated DC voltage source and the reference voltage, and outputting the PWM signal to the cell inverter system.
제1항에 있어서,
상기 직류 전압원의 전압은 맥동전압 성분을 포함하고,
상기 셀 제어기는,
상기 기준전압과, 상기 기준전압을 위상 지연시킨 가상전압을 이용하여 상기 맥동전압 성분을 추정하는 것을 특징으로 하는 인버터 제어 시스템.
The method according to claim 1,
Wherein the voltage of the DC voltage source includes a ripple voltage component,
The cell controller includes:
Wherein the pulse voltage component is estimated using the reference voltage and a virtual voltage obtained by phase-delaying the reference voltage.
제2항에 있어서,
상기 맥동전압 성분의 위상은
Figure 112014020540033-pat00149
을 이용하여 산출되고, 상기
Figure 112014020540033-pat00150
는 상기 기준전압을 나타내고, 상기
Figure 112014020540033-pat00151
는 상기 기준전압을 90도 위상 지연시킨 가상전압을 나타내는 것을 특징으로 하는 인버터 제어 시스템.
3. The method of claim 2,
The phase of the ripple voltage component is
Figure 112014020540033-pat00149
Is calculated using the equation
Figure 112014020540033-pat00150
Represents the reference voltage,
Figure 112014020540033-pat00151
Is a virtual voltage obtained by delaying the reference voltage by 90 degrees.
제1항에 있어서,
상기 주 제어기는, 동기좌표축으로 변환된 정상분 전류(
Figure 112014020540033-pat00152
,
Figure 112014020540033-pat00153
), 역동기좌표축으로 변환된 역상분 전류(
Figure 112014020540033-pat00154
,
Figure 112014020540033-pat00155
), 및 동기좌표축으로 변환된 영상분 전류(
Figure 112014020540033-pat00156
,
Figure 112014020540033-pat00157
)를 기초로 전류 정보를 추정하고,
상기 셀 제어기는, 상기 시지연이 보상된 기준전압 및 상기 추정된 전류 정보를 기초로 상기 직류 전압원의 전압을 추정하는 것을 특징으로 하는 인버터 제어 시스템.
The method according to claim 1,
Wherein the main controller is configured to convert the normalized minute current
Figure 112014020540033-pat00152
,
Figure 112014020540033-pat00153
), A reverse phase current transformed to an inverse synchronous coordinate axis (
Figure 112014020540033-pat00154
,
Figure 112014020540033-pat00155
), And the image minute current (
Figure 112014020540033-pat00156
,
Figure 112014020540033-pat00157
The current information is estimated based on the current information,
Wherein the cell controller estimates the voltage of the DC voltage source based on the estimated reference voltage and the estimated current information.
제4항에 있어서, 상기 주 제어기는,
Figure 112014020540033-pat00158
Figure 112014020540033-pat00159
을 이용하여 A상 전류(
Figure 112014020540033-pat00160
), B상 전류(
Figure 112014020540033-pat00161
), 및 C상 전류(
Figure 112014020540033-pat00162
)를 추정하는 것을 특징으로 하는 인버터 제어 시스템.
5. The apparatus of claim 4,
Figure 112014020540033-pat00158
and
Figure 112014020540033-pat00159
Phase current (< RTI ID = 0.0 >
Figure 112014020540033-pat00160
), B-phase current (
Figure 112014020540033-pat00161
), And C-phase current (
Figure 112014020540033-pat00162
Of the inverter control system.
제4항에 있어서,
상기 전류 정보는 상기 전류의 실효값을 포함하고,
상기 주 제어기는,
Figure 112014020540033-pat00163
을 이용하여 각 상 전류의 실효값(
Figure 112014020540033-pat00164
)을 추정하는 것을 특징으로 하는 인버터 제어 시스템.
5. The method of claim 4,
Wherein the current information includes an effective value of the current,
The main controller includes:
Figure 112014020540033-pat00163
The rms value of each phase current (
Figure 112014020540033-pat00164
Of the inverter control system.
제4항에 있어서,
상기 전류 정보는 상기 전류에 대한 진상/지상 정보를 포함하고,
상기 주 제어기는,
Figure 112014020540033-pat00165
가 양의 값이면 A상의 전류를 진상으로 추정하고,
Figure 112014020540033-pat00166
가 음의 값이면 상기 A상의 전류를 지상으로 추정하며,
Figure 112014020540033-pat00167
Figure 112014020540033-pat00168
Figure 112014020540033-pat00169
보다 작으면 B상의 전류를 진상으로 추정하고,
Figure 112014020540033-pat00170
Figure 112014020540033-pat00171
Figure 112014020540033-pat00172
보다 크면 상기 B상의 전류를 지상으로 추정하며,
Figure 112014020540033-pat00173
가 -
Figure 112014020540033-pat00174
Figure 112014020540033-pat00175
보다 작으면 C상의 전류를 진상으로 추정하고,
Figure 112014020540033-pat00176
가 -
Figure 112014020540033-pat00177
Figure 112014020540033-pat00178
보다 크면 상기 C상의 전류를 지상으로 추정하는 것을 특징으로 하는 인버터 제어 시스템.
5. The method of claim 4,
Wherein the current information includes phase / ground information for the current,
The main controller includes:
Figure 112014020540033-pat00165
Is a positive value, the current of the phase A is estimated as a phase,
Figure 112014020540033-pat00166
The current of the phase A is estimated as the ground,
Figure 112014020540033-pat00167
end
Figure 112014020540033-pat00168
Figure 112014020540033-pat00169
The current of the phase B is estimated as a true phase,
Figure 112014020540033-pat00170
end
Figure 112014020540033-pat00171
Figure 112014020540033-pat00172
Lt; RTI ID = 0.0 > B-phase < / RTI >
Figure 112014020540033-pat00173
In addition,
Figure 112014020540033-pat00174
Figure 112014020540033-pat00175
The current of the phase C is estimated as a phase,
Figure 112014020540033-pat00176
In addition,
Figure 112014020540033-pat00177
Figure 112014020540033-pat00178
And estimates the current of the C phase to the ground.
제4항에 있어서,
상기 직류 전압원의 전압은 맥동전압 성분을 포함하고,
상기 셀 제어기는,
상 전류의 위상이 상 전압과 90도의 위상관계를 가지는 경우, 각 상의 맥동전압 성분은
Figure 112015105780832-pat00179
을 이용하여 추정되고, 상기
Figure 112015105780832-pat00180
은 맥동전압을 나타내고, 상기
Figure 112015105780832-pat00181
는 상기 전류의 진상/지상 정보를 나타내고, 상기
Figure 112015105780832-pat00182
는 상기 전류의 실효값을 나타내며, 상기
Figure 112015105780832-pat00183
는 상기 기준전압을 나타내고,
Figure 112015105780832-pat00184
는 상기 기준전압을 위상 지연시킨 가상전압을 나타내고, 상기
Figure 112015105780832-pat00203
는 상기 직류 전압원의 전압의 기본주파수를 나타내고, 상기
Figure 112015105780832-pat00204
는 상기 직류 전압원의 정전용량을 나타내고, 상기
Figure 112015105780832-pat00205
는 상기 직류 전압원의 전압에 포함된 직류전압 성분을 나타내는 것을 특징으로 하는 인버터 제어 시스템.
5. The method of claim 4,
Wherein the voltage of the DC voltage source includes a ripple voltage component,
The cell controller includes:
When the phase of the phase current has a phase relationship of 90 degrees with the phase voltage, the ripple voltage component of each phase is
Figure 112015105780832-pat00179
Is estimated using the equation
Figure 112015105780832-pat00180
Represents the ripple voltage,
Figure 112015105780832-pat00181
Represents the current / ground information of the current,
Figure 112015105780832-pat00182
Represents an effective value of the current,
Figure 112015105780832-pat00183
Represents the reference voltage,
Figure 112015105780832-pat00184
Represents a virtual voltage obtained by phase-delaying the reference voltage,
Figure 112015105780832-pat00203
Represents the fundamental frequency of the voltage of the DC voltage source,
Figure 112015105780832-pat00204
Represents the capacitance of the DC voltage source,
Figure 112015105780832-pat00205
And wherein the inverter control system comprises a DC voltage component included in the voltage of the DC voltage source.
KR1020140024736A 2014-02-28 2014-02-28 Inverter controlling system for compensating distortion of output voltage KR101696510B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140024736A KR101696510B1 (en) 2014-02-28 2014-02-28 Inverter controlling system for compensating distortion of output voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140024736A KR101696510B1 (en) 2014-02-28 2014-02-28 Inverter controlling system for compensating distortion of output voltage

Publications (2)

Publication Number Publication Date
KR20150102640A KR20150102640A (en) 2015-09-07
KR101696510B1 true KR101696510B1 (en) 2017-01-13

Family

ID=54243379

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140024736A KR101696510B1 (en) 2014-02-28 2014-02-28 Inverter controlling system for compensating distortion of output voltage

Country Status (1)

Country Link
KR (1) KR101696510B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101809868B1 (en) 2017-01-26 2018-01-18 엘에스산전 주식회사 Inactive power compensator and method of controlling the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685135B1 (en) 2006-02-20 2007-02-22 엘에스산전 주식회사 Current controller for grid connected inverter
KR100825323B1 (en) 2007-03-05 2008-04-28 엘에스산전 주식회사 A multi level inverter using a cascade configuration with a controller capable of making power factors of cells be same and control method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100761268B1 (en) * 2006-01-06 2007-09-28 엘지전자 주식회사 Driving control apparatus and method for reciprocating compressor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685135B1 (en) 2006-02-20 2007-02-22 엘에스산전 주식회사 Current controller for grid connected inverter
KR100825323B1 (en) 2007-03-05 2008-04-28 엘에스산전 주식회사 A multi level inverter using a cascade configuration with a controller capable of making power factors of cells be same and control method thereof

Also Published As

Publication number Publication date
KR20150102640A (en) 2015-09-07

Similar Documents

Publication Publication Date Title
KR101512188B1 (en) A driving method of the modular multi-level converter and the apparatus thereof
Chaves et al. New approach in back-to-back m-level diode-clamped multilevel converter modelling and direct current bus voltages balancing
JP6449807B2 (en) Grid-connected inverter controller
KR101175030B1 (en) power conversion device
JP5806273B2 (en) Capacity estimation device for inverter DC link capacitor
BR112019005998B1 (en) THREE-PHASE CONVERTER AND THREE-PHASE CONVERTER CONTROL METHOD
US11218079B2 (en) Power conversion device
JP2010213407A (en) Power conversion device and control method thereof
EP3522363B1 (en) Control device for power converter
US10666143B2 (en) Control device for direct power converter
JP5888074B2 (en) Power converter
KR101580020B1 (en) Controlling system for multilevel inverter and controlling method for the same
JP2019075844A (en) Power conversion device
KR101696510B1 (en) Inverter controlling system for compensating distortion of output voltage
Krylov et al. The efficiency of the active controlled rectifier operation in the mains voltage distortion mode
JP2017169299A (en) Electric power conversion device
KR101516090B1 (en) Controlling system for multilevel inverter and controlling method for the same
CN115250059A (en) Voltage control method and device, household appliance and computer storage medium
Razali et al. Implementation of dq decoupling and feed-forward current controller for grid connected three phase voltage source converter
Wu et al. D-Σ digital control for a three-phase transformerless bi-directional inverter with wide inductance variation
JP2011172387A (en) Power conversion controller, converter control circuit, power conversion control method, power conversion control program and recording medium
KR102627065B1 (en) Modular plug-in power decoupling circuit that directly replaces electrolytic capacitors
Isen et al. Comparison of hysteresis controlled three-wire and split-link four-wire grid connected inverters
EP4231512A1 (en) Power conversion system
Sharma et al. Performance evaluation of a three-phase improved power quality converter under unbalanced mains conditions

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant