KR101695100B1 - 역상분 전류 주입을 이용한 분산 전원 장치 및 이의 제어 방법 - Google Patents

역상분 전류 주입을 이용한 분산 전원 장치 및 이의 제어 방법 Download PDF

Info

Publication number
KR101695100B1
KR101695100B1 KR1020150096011A KR20150096011A KR101695100B1 KR 101695100 B1 KR101695100 B1 KR 101695100B1 KR 1020150096011 A KR1020150096011 A KR 1020150096011A KR 20150096011 A KR20150096011 A KR 20150096011A KR 101695100 B1 KR101695100 B1 KR 101695100B1
Authority
KR
South Korea
Prior art keywords
signal
unit
current signal
phase
inverter
Prior art date
Application number
KR1020150096011A
Other languages
English (en)
Inventor
한병문
김현준
Original Assignee
명지대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 명지대학교 산학협력단 filed Critical 명지대학교 산학협력단
Priority to KR1020150096011A priority Critical patent/KR101695100B1/ko
Application granted granted Critical
Publication of KR101695100B1 publication Critical patent/KR101695100B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/38—Arrangements for parallely feeding a single network by two or more generators, converters or transformers
    • H02J3/381—Dispersed generators
    • H02J2003/388—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S10/00—Systems supporting electrical power generation, transmission or distribution
    • Y04S10/12—Monitoring or controlling equipment for energy generation units, e.g. distributed energy generation [DER] or load-side generation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

역상분 전류 주입을 이용한 분산 전원 장치 및 이의 제어 방법이 제공된다. 개시된 분산 전원 장치는 소정의 전원공급원에서 출력된 전력 신호를 조정하는 3상 인버터; 및 상기 3상 인버터에 인버터 제어 신호를 인가하여 상기 3상 인버터가 상기 부하에 전력을 공급하도록 제어하고, 상기 분산 전원 장치가 단독 운전을 수행하는지 여부를 판단하는 제어부;를 포함하고, 상기 제어부는 주입 역상분 전류 신호 및 주입 정상분 전류 신호를 인가받아 상기 인버터 제어 신호를 생성하고, 상기 인버터 제어 신호에 의해 상기 3상 인버터는 정상분 전류 신호와 역상분 전류 신호를 모두 출력하되, 상기 제어부는, 상기 부하, 상기 3상 인버터 및 상기 전력 계통이 연결된 제1 노드에서 상기 부하로 흐르는 역상분 전류 신호 및 정상분 전류 신호의 비가 상기 주입 역상분 전류 신호 및 상기 주입 정상분 전류 신호의 비보다 작은 경우, 상기 분산 전원 장치가 단독 운전을 수행하지 않는 것으로 판단한다.

Description

역상분 전류 주입을 이용한 분산 전원 장치 및 이의 제어 방법{Distributed generation system using negative sequence current injection and Method for controlling the same}
본 발명의 실시예들은 분산 전원 시스템 및 이의 제어 방법에 관한 것으로서, 보다 상세하게는 무효 전력 주입에 따른 계통 전압의 고조파 발생 및 이로 인한 전력 품질의 저하를 방지할 수 있는 분산 전원 시스템 및 이의 제어 방법에 관한 것이다.
분산 전원 시스템에서의 단독 운전은 전력 계통 작업자에게 인명 피해를 유발하고 국부적으로 주파수 상승 또는 하강을 초래하여 품질 저하를 야기한다. 따라서 단독 운전의 상태를 신속히 검출하여 연계 계통으로부터 분산 전원을 분리시키는 것은 분산 전원의 보호 체계를 확립하는데 대단히 중요하다.
특히, BESS(Battery Energy Storage System)의 경우, 부하의 안정적인 전력 공급을 위해 대부분 단독 운전 발생 시 계통과 분리되어 전류 제어에서 전압 제어의 모드 전환이 신속히 이뤄져야 한다.
하지만, 확실한 단독 운전 검출이 이루어지지 않는다면 연계된 부하와 배터리에 심각한 손상을 초래할 수 있다. 신속한 단독 운전 검출을 수행하기 위해서 한국 전력에서 제시한 규정에서는 0.5초 이내，해외의 경우 IEEE1547과 UL1741에서는 2초 이내에 단독 운전을 검출하도록 요구한다.
분산 전원의 단독 운전을 판별하는 방법에는 수동기법과 능동기법이 존재한다. 분산 전원이 연계된 지점의 계통 정보만을 이용하여 단독 운전 여부를 판단하는 수동기법은 분산 전원의 출력이 부하의 크기와 유사한 경우 판별이 어렵다. 그 이유는 수동기법은 계통조건에 대한 의존도가 크기 때문이다. 따라서 전압, 전류, 무효전력 등을 불연속적으로 계통에 주입하여 주파수 편이를 측정하여 판별하는 능동기법에 대한 연구가 다양하게 진행되어 왔다.
대부분의 수동 기법들은 구현이 용이하지만 계통 조건에 대한 의존도가 상당히 크기 때문에 검출 불가능한 영역인 NDZ(Non Detection Zone)이 능동 기법에 비해 상대적으로 넓다. 따라서 대부분 능동 기법이 적용되어 사용 된다.
능동 기법은 임피던스 측정기법, 고조파 검출 기법, Frequency Bias 기법, Sandia Frequency Shift 기법, Sandia Voltage Shift 기법, 주파수 점프 기법 등이 있다. 특히, 능동 기법 중 주파수 바이어스 기법은 현재 활발히 보급되고 있는 태양광 계통 연계 인버터에 적용되고 있으며, 그 성능 또한 우수성을 확보하고 있다.
하지만 이 방식은 주입하는 전압, 전류, 무효전력 등을 불연속적으로 주입하는 방식이므로 계통 전압의 고조파가 발생되고 그로 인하여 전력품질이 저하될 뿐만 아니라 전력설비의 수명을 단축시킬 수 있는 문제점이 있다.
상기한 바와 같은 종래기술의 문제점을 해결하기 위해, 본 발명에서는 무효 전력 주입에 따른 계통 전압의 고조파 발생 및 이로 인한 전력 품질의 저하를 방지할 수 있는 분산 전원 시스템 및 이의 제어 방법을 제안하고자 한다.
본 발명의 다른 목적들은 하기의 실시예를 통해 당업자에 의해 도출될 수 있을 것이다.
상기한 목적을 달성하기 위해 본 발명의 바람직한 일 실시예에 따르면, 전력 계통과 연결되어 부하로 전력을 공급하는 분산 전원 장치에 있어서, 소정의 전원공급원에서 출력된 전력 신호를 조정하는 3상 인버터; 및 상기 3상 인버터에 인버터 제어 신호를 인가하여 상기 3상 인버터가 상기 부하에 전력을 공급하도록 제어하고, 상기 분산 전원 장치가 단독 운전을 수행하는지 여부를 판단하는 제어부;를 포함하고, 상기 제어부는 주입 역상분 전류 신호 및 주입 정상분 전류 신호를 인가받아 상기 인버터 제어 신호를 생성하고, 상기 인버터 제어 신호에 의해 상기 3상 인버터는 정상분 전류 신호와 역상분 전류 신호를 모두 출력하되, 상기 제어부는, 상기 부하, 상기 3상 인버터 및 상기 전력 계통이 연결된 제1 노드에서 상기 부하로 흐르는 역상분 전류 신호 및 정상분 전류 신호의 비가 상기 주입 역상분 전류 신호 및 상기 주입 정상분 전류 신호의 비보다 작은 경우, 상기 분산 전원 장치가 단독 운전을 수행하지 않는 것으로 판단하는 것을 특징으로 하는 분산 전원 장치가 제공된다.
상기 제어부는 상기 제1 노드의 전압 신호 및 상기 제1 노드의 전류 신호를 피드백받고, 상기 제1 노드의 전압 신호 및 상기 제1 노드의 전류 신호, 상기 주입 정상분 전류 신호 및 상기 주입 역상분 전류 신호를 이용하여 상기 인버터 제어 신호를 생성할 수 있다.
상기 제어부는, 상기 제1 노드의 전압 신호를 인가받아 동기화를 수행하는 동기화부; 상기 동기화부의 출력 신호 및 상기 제1 노드의 전류 신호를 인가받아 축 변환을 수행하여 DQ 동기 회전 좌표의 정상분 전압 신호(
Figure 112015065350795-pat00001
), DQ 동기 회전 좌표의 정상분 전류 신호(
Figure 112015065350795-pat00002
), DQ 동기 회전 좌표의 역상분 전압 신호(
Figure 112015065350795-pat00003
), DQ 동기 회전 좌표의 역상분 전류 신호(
Figure 112015065350795-pat00004
)를 출력하는 축 변환부; 및 상기
Figure 112015065350795-pat00005
, 상기
Figure 112015065350795-pat00006
및 상기 주입 정상분 전류 신호(
Figure 112015065350795-pat00007
)를 인가받아 상기 3상 인버터를 제어하기 위한 정상분 제어 전압 신호(
Figure 112015065350795-pat00008
)를 생성하는 정상분 전류 제어기; 상기
Figure 112015065350795-pat00009
, 상기
Figure 112015065350795-pat00010
및 상기 주입 역상분 전류 신호(
Figure 112015065350795-pat00011
)를 인가받아 상기 3상 인버터를 제어하기 위한 역상분 전압 신호(
Figure 112015065350795-pat00012
)를 생성하는 역상분 전류 제어기; 및 상기
Figure 112015065350795-pat00013
및 상기
Figure 112015065350795-pat00014
를 PWM(Pulse Width Modulation) 제어하여 상기 인버터 전압 신호를 생성하는 PWM 제어부;를 포함할 수 있다.
상기 정상분 전류 제어기는, 상기 축 변환부의 축 변환 시 상기
Figure 112015067428771-pat00015
에 포함되는 커플링 성분을 제거하여
Figure 112015067428771-pat00016
를 생성하는 제1 디커플링부; 상기 축 변환 시 상기
Figure 112015067428771-pat00017
에 포함되는 커플링 성분을 제거하여
Figure 112015067428771-pat00018
를 생성하는 제2 디커플링부; 상기
Figure 112015067428771-pat00019
중
Figure 112015067428771-pat00020
와 상기
Figure 112015067428771-pat00021
에 대한 뺄셈 연산을 수행하는 제1 연산부; 상기 제1 연산부의 출력값에 대한 PI(proportional　integral) 제어를 수행하는 제1 PI 제어부; 상기 제1 PI 제어부의 출력값에서, 상기
Figure 112015067428771-pat00022
중
Figure 112015067428771-pat00023
에 대한 덧셈 연산을 수행하고 상기
Figure 112015067428771-pat00024
에 대한 뺄셈 연산을 수행하여, 상기
Figure 112015067428771-pat00025
중
Figure 112015067428771-pat00026
를 출력하는 제2 연산부; 상기
Figure 112015067428771-pat00027
중
Figure 112015067428771-pat00028
와 상기
Figure 112015067428771-pat00029
에 대한 뺄셈 연산을 수행하는 제3 연산부; 상기 제3 연산부의 출력값에 대한 PI 제어를 수행하는 제2 PI 제어부; 및 상기 제2 PI 제어부의 출력값에서, 상기
Figure 112015067428771-pat00030
중
Figure 112015067428771-pat00031
에 대한 덧셈 연산을 수행하고 상기
Figure 112015067428771-pat00032
에 대한 덧셈 연산을 수행하여, 상기
Figure 112015067428771-pat00033
중
Figure 112015067428771-pat00034
를 출력하는 제4 연산부;를 포함할 수 있다.
상기 역상분 전류 제어기는, 상기 축 변환부의 축 변환 시 상기
Figure 112016075930803-pat00035
에 포함되는 커플링 성분을 제거하여
Figure 112016075930803-pat00036
를 생성하는 제3 디커플링부; 상기 축 변환 시 상기
Figure 112016075930803-pat00037
에 포함되는 커플링 성분을 제거하여
Figure 112016075930803-pat00038
를 생성하는 제4 디커플링부; 상기
Figure 112016075930803-pat00201
중
Figure 112016075930803-pat00040
와 상기
Figure 112016075930803-pat00041
에 대한 뺄셈 연산을 수행하는 제5 연산부; 상기 제5 연산부의 출력값에 대한 PI 제어를 수행하는 제3 PI 제어부; 상기 제3 PI 제어부의 출력값에서, 상기
Figure 112016075930803-pat00042
중
Figure 112016075930803-pat00043
에 대한 덧셈 연산을 수행하고 상기
Figure 112016075930803-pat00044
에 대한 덧셈 연산을 수행하여, 상기
Figure 112016075930803-pat00045
중
Figure 112016075930803-pat00046
를 출력하는 제6 연산부; 상기
Figure 112016075930803-pat00047
중
Figure 112016075930803-pat00048
와 상기
Figure 112016075930803-pat00049
에 대한 뺄셈 연산을 수행하는 제7 연산부; 상기 제7 연산부의 출력값에 대한 PI 제어를 수행하는 제4 PI 제어부; 및 상기 제4 PI 제어부의 출력값에서, 상기
Figure 112016075930803-pat00050
중
Figure 112016075930803-pat00051
에 대한 덧셈 연산을 수행하고 상기
Figure 112016075930803-pat00202
에 대한 뺄셈 연산을 수행하여, 상기
Figure 112016075930803-pat00053
중
Figure 112016075930803-pat00054
를 출력하는 제8 연산부;를 포함할 수 있다.
상기
Figure 112015065350795-pat00055
의 크기는 상기
Figure 112015065350795-pat00056
크기보다 0.03배 작을 수 있다.
상기 3상 인버터와 상기 제1 노드 사이에 위치하는 고조파 필터;를 더 포함할 수 있다.
또한, 본 발명의 다른 실시예에 따르면, 전력 계통과 연결되어 부하로 전원을 공급하고, 전력 조정을 위한 3상 인버터를 포함하는 분산 전원 장치의 제어 방법에 있어서, 주입 역상분 전류 신호 및 주입 정상분 전류 신호를 인가받아 상기 3상 인버터가 정상분 전류 신호와 역상분 전류 신호를 모두 출력하도록 하는 인버터 제어 신호를 생성하는 단계; 상기 인버터 제어 신호에 기초하여 상기 3상 인버터가 소정의 전원공급원에서 출력된 전력 신호를 상기 부하로 제공하는 단계; 및 상기 부하, 상기 3상 인버터 및 상기 전력 계통이 연결된 제1 노드에서 상기 부하로 흐르는 역상분 전류 신호 및 정상분 전류 신호의 비가 상기 주입 역상분 전류 신호 및 상기 주입 정상분 전류 신호의 비보다 작은 경우, 상기 분산 전원 장치가 단독 운전을 수행하지 않는 것으로 판단하는 단계;를 포함하는 것을 특징으로 하는 분산 전원 장치의 제어 방법이 제공된다.
본 발명에 따른 분산 전원 시스템 및 이의 제어 방법은 무효 전력 주입에 따른 계통 전압의 고조파 발생 및 이로 인한 전력 품질의 저하를 방지할 수 있는 장점이 있다.
또한, 본 발명에 따르면, 계통의 불평형 상태에서도 정확하고 신속하게 단독 운전 검출을 수행할 수 있다.
도 1은 본 발명의 일 실시예에 따른 3상 전력 공급 제어 시스템의 개략적인 구성을 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 3상 전력 공급 제어 시스템의 등가 회로를 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 3상 전력 공급 제어 시스템의 정상분 등가회로와 역상분 등가회로를 도시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 계통 위상각에 동기화된 정상분 동기 좌표계와 역상분 동기 좌표계의 개념을 도시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 제어부의 상세한 구성을 도시한 도면이다.
도 6은 본 발명의 일 실시예에 따른 정상분 전류 제어기의 상세한 도면을 도시한 도면이다.
도 7은 본 발명의 일 실시예에 따른 역상분 전류 제어기의 상세한 도면을 도시한 도면이다.
도 8은 본 발명의 일 실시예에 따른 분산 전원 장치의 제어 방법의 흐름도를 도시한 도면이다.
도 9 내지 도 12는 본 발명에 따른 시뮬레이션 결과를 설명하기 위한 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
"제1", "제2" 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다. "및/또는" 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
이하에서, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 3상 전력 공급 제어 시스템의 개략적인 구성을 도시한 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 3상 전력 공급 제어 시스템(100)은 분산 전원 장치(110) 및 전력 계통(120)를 포함하며, 부하(130)로 전력을 공급하는 시스템이다. 분산 전원 장치(110), 전력 계통(120) 및 부하(130)는 PCC(Point of Common Coupling) 즉, 제1 노드에서 연결된다.
이 때, 3상 전력 공급 제어 시스템(100)은 집중 정수 모델(Lumped parameter model)로 표시되며, 편의상 3상 중 어느 하나의 상 즉, 단상 회로만을 도시하였다.
그리고, 분산 전원 장치(110)는 일례로 BESS(Battery Energy Storage System)일 수 있으며, 제1 전원공급원(111), 3상 인버터(112), 고조파 필터(113) 및 제어부(114)를 포함한다.
그리고, 전력 계통(120)는 제2 전원공급원(Grid)(121) 및 변압기(122)를 포함한다. 이 때, 변압기(122)는 제1 노드에서 분산 전원을 계통과 연계한다. 그리고, 스위치(STS)는 전력 계통(120)의 단선 여부와 대응된다. 즉, 스위치 온은 단선이 되지 않는 경우와 대응되고, 스위치 오프는 단선이 된 경우와 대응된다.
또한, 부하(130)는 저항, 캐패시터 및 인덕터를 포함한다. 이 때, 유도성 무효 전력과 용량성 무효 전력이 동일하게 되어 순수 저항성 부하로 보일 수 있다.
분산 전원 장치(110)에 대해 보다 상세하게 설명하면 다음과 같다.
제1 전원공급원(111)은 전력 계통(120) 외에 독자적으로 전력을 생산하는 것으로서, 태양광 발전 장치, 풍력 발전 장치 등이 제1 전원공급원(111)에 포함될 수 있다.
3상 인버터(112)은 제1 전원공급원(111)으로부터 출력된 전력 신호를 조정하여 부하(130)로 전력을 공급한다. 여기서, 3상 인버터(112)에서 출력된 전력은 고조파 필터(113)를 통해 부하(130)로 공급될 수 있다. 고조파 필터(113)는 필터 저항(Rf) 및 필터 인덕터(Lf)를 포함한다.
제어부(114)는 3상 인버터(112)를 제어하기 위한 인버터 제어 신호를 생성하며, 상기 인버터 제어 신호를 3상 인버터(112)로 인가한다. 따라서, 3상 인버터(112)는 인버터 제어 신호에 기초하여 부하(130)로 전력을 공급한다.
여기서, 인버터 제어 신호는 3상 인버터(112)가 정상분 전류 신호와 역상분 전류 신호를 출력하도록 제어하며, 이에 따라 3상 인버터(112)는 정상분 전류 신호와 역상분 전류 신호를 모두 출력한다.
여기서, "역상분"의 의미는 "정상분"과 대응되는 것으로서 3상 회로에서 원 전압과 위상의 순서가 반대로 되는 성분을 의미한다. 예를 들어 3상 회로에 공급되는 전압의 위상이 시계 방향으로 0도, 120도, 240도를 갖는 경우 역상분 전압 신호 성분은 반시계 방향순으로 0도, 120도 240도의 위상을 갖는 전압 성분을 의미한다.
그리고, 제어부(114)는 제1 노드(PCC)의 전압 신호(Vabc) 및 전류 신호(Iabc)를 피드백받고, 사용자로부터 주입 정상분 전류 신호 및 주입 역상분 전류 신호를 주입받으며, 이를 이용하여 인버터 제어 신호를 생성하다.
또한, 제어부(114)는 분산 전원 장치(110)가 단독 운전을 수행하는지 여부를 판단한다. 여기서, 제어부(114)는 제1 노드(PCC)에서 부하(130)로 흐르는 역상분 전류 신호 및 정상분 전류 신호의 비 및 주입 역상분 전류 신호 및 주입 정상분 전류 신호의 비를 비교하여 분산 전원 장치(110)가 단독 운전을 수행하는지 여부를 판단한다.
제1 노드(PCC)에서 부하(130)로 흐르는 역상분 전류 신호와 정상분 전류 신호의 비를 이용하여 분산 전원 장치(110)가 단독 운전을 수행하는지 여부를 판단할 수 있다.
이하, 도 2 및 도 7를 참조하여 제어부(114)의 구성 및 동작을 상세하게 설명한다.
도 2는 본 발명의 일 실시예에 따른 3상 전력 공급 제어 시스템(100)의 등가 회로를 도시한 도면이고, 도 3은 본 발명의 일 실시예에 따른 3상 전력 공급 제어 시스템(100)의 정상분 등가회로(도 3의 (a))와 역상분 등가회로(도 3의 (b))를 도시한 도면이다.
여기서, Ip는 3상 인버터(112)에서 출력되는 60Hz의 정상분 전류 신호, In는 3상 인버터(112)에서 출력되는 60Hz의 역상분 전류 신호, Zp,f는 고조파 필터(114)의 정상분 등가 임피던스, Zn,f는 고조파 필터(114)의 역상분 등가 임피던스, Zp,L는 부하(130)의 정상분 등가 임피던스, Zn,L는 부하(130)의 역상분 등가 임피던스, Zp,g는 전력 계통(120)의 정상분 등가 임피던스, Zn,g는 전력 계통(120)의 역상분 등가 임피던스를 각각 의미한다.
여기서, 전력 계통(120)에서 단선이 되지 않는 경우(스위치 온), 제1 노드(PCC)의 정상분 전압 신호 및 역상분 전압 신호는 하기의 수학식 1과 같이 표현될 수 있다.
Figure 112015065350795-pat00057
이 때, 전력 계통(120)의 임피던스(Zp,g, Zn,g)는 부하(130)의 임피던스(Zp,L, Zn,L)보다 상당히 작으므로, 3상의 전압이 평형 상태인 경우, 제1 노드(PCC)의 정상분 전압 신호 및 역상분 전압 신호는 하기의 수학식 2과 같이 표현될 수 있다.
Figure 112015065350795-pat00058
하지만, 전력 계통(120)에서 단선이 되는 경우(스위치 오프), 분산 전원 장치(110)는 단독 운전 상태로 전환되고, 제1 노드(PCC)의 정상분 전압 신호 및 역상분 전압 신호는 하기의 수학식 3과 같이 표현될 수 있다.
Figure 112015065350795-pat00059
따라서, 단독 운전 상태가 되는 경우, 역상분 전류 In는 부하(130)로 흐르게 되어 제1 노드(PCC)에서는 역상분 전압 신호가 보이게 된다.
따라서, 본 발명에서는 주입 역상분 전류 신호 및 주입 정상분 전류 신호를 제어부(114)로 인가하고, 제1 노드(PCC)에서 부하(130)로 흐르는 역상분 전류 신호 및 정상분 전류 신호를 검출하되, 주입 역상분 전류 신호만큼의 정해진 불평형율을 넘게 되는 경우, 분산 전원 장치(110)가 단독 운전을 수행하는 것으로 판단한다.
즉, 제어부(114)는 제1 노드(PCC)에서 부하(130)로 흐르는 역상분 전류 신호 및 정상분 전류 신호의 비가 주입 역상분 전류 신호 및 주입 정상분 전류 신호의 비보다 작은 경우, 분산 전원 장치(110)가 단독 운전을 수행하지 않는 것으로 판단한다. 이는 하기의 수학식 4과 같이 표현된다.
Figure 112015065350795-pat00060
일례로서, 주입 역상분 전류 신호는 주입 정상분 전류 신호를 기준으로 3%(0.03)로 주입될 수 있으며, 제어부(114)는 제1 노드(PCC)에서 부하(130)로 흐르는 역상분 전류 신호 및 정상분 전류 신호의 비가 3%(0.03) 미만인 경우, 분산 전원 장치(110)가 단독 운전을 수행하지 않는 것으로 판단한다.
한편, 역상분 전류 제어 신호를 주입하기 위해서는, 기존의 PI 제어기를 확장하여 정상분 전류 제어기와 역상분 전류 제어기로 각각 구성해야 한다. 즉, 도 4과 같이 계통 위상각에 동기화된 정상분 동기 좌표계와 역상분 동기 좌표계를 사용하여 구현할 수 있다. 따라서, 본 발명의 제어부(114)는 전력 계통(120)의 전압의 불평형이 존재하여도 정확히 계통의 위상각을 추종할 수 있는 DDSRF PLL(Decoupling Double Synchronous Reference Frame PLL) 방식을 적용하여 정상분 전류제어기 및 역상분 전류 제어기를 구성하였다.
도 5는 본 발명의 일 실시예에 따른 제어부(114)의 상세한 구성을 도시한 도면이다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 제어부(114)는 동기화부(510), 축 변환부(520), 정상분 전류 제어기(530), 역상분 전류 제어기(540) 및 PWM 제어부(550)를 포함한다. 이하, 각 구성 요소 별로 그 기능을 상세하게 설명한다.
먼저, 동기화부(510)는 제1 노드(PCC)의 전압 신호(Vabc)를 인가받아 동기화를 수행한다(
Figure 112015065350795-pat00061
).
다음으로, 축 변환부(520)는 동기화부(510)의 출력 신호 및 제1 노드(PCC)의 전류 신호(Iabc)를 인가받아 축 변환을 수행한다. 따라서, 축 변환부(520)는 DQ 동기 회전 좌표의 정상분 전압 신호(
Figure 112015065350795-pat00062
), DQ 동기 회전 좌표의 정상분 전류 신호(
Figure 112015065350795-pat00063
), DQ 동기 회전 좌표의 역상분 전압 신호(
Figure 112015065350795-pat00064
), DQ 동기 회전 좌표의 역상분 전류 신호(
Figure 112015065350795-pat00065
)를 출력한다.
보다 상세하게, 계통의 전압이 3상 평형이 아니라면 DQ 정지 좌표 변환에 의해 하기의 수학식 5와 같이 영상분 전압을 제거한 기본파 성분을 정상분과 역상분 성분으로 나타낼 수 있다.
Figure 112015065350795-pat00066
여기서,
Figure 112015065350795-pat00067
는 정상분 유효 전압의 크기,
Figure 112015065350795-pat00068
는 역상분 무효 전압의 크기,
Figure 112015065350795-pat00069
는 정상분의 초기 위상각,
Figure 112015065350795-pat00070
는 역상분의 초기 위상각을 각각 의미한다.
그리고, 동기화부(510)에 의해 동기화가 이루어지고 동기 회전 좌표 변환이 수행되는 경우, 수학식 5는 하기의 수학식 6과 같이 표현될 수 있다.
Figure 112015065350795-pat00071
또한,
Figure 112015065350795-pat00072
및
Figure 112015065350795-pat00073
역시 수학식 5 및 6과 유사하게 표현될 수 있다.
한편, 수학식 6를 참조하면, DQ 동기 회전 좌표 변환을 수행하면, 정상분과 역상분 DC 전압 성분에 서로의 주파수 성분이 커플링되어 있다. 따라서, 제2 고조파 커플링 성분을 제거하여 디커플링 한다면 정상분과 역상분 전압 크기를 구할 수 있다(DSRF PLL). 따라서 본 발명에서는 전압의 불평형에서도 정상분과 역상분 전압을 구하여 안정적인 전류 제어기를 구성하였다.
이를 위해, 정상분 전류 제어기(530)는
Figure 112015065350795-pat00074
,
Figure 112015065350795-pat00075
및 상기 주입 정상분 전류 신호(
Figure 112015065350795-pat00076
)를 인가받아 3상 인버터(112)를 제어하기 위한 정상분 제어 전압 신호(
Figure 112015065350795-pat00077
)를 생성하고, 역상분 제어 전류 제어기(540)는
Figure 112015065350795-pat00078
,
Figure 112015065350795-pat00079
및 주입 역상분 전류 신호(
Figure 112015065350795-pat00080
)를 인가받아 3상 인버터(112)를 제어하기 위한 역상분 전압 신호(
Figure 112015065350795-pat00081
)를 생성한다. 그리고, PWM 제어부(550)는
Figure 112015065350795-pat00082
및
Figure 112015065350795-pat00083
를 PWM(Pulse Width Modulation) 제어하여 인버터 전압 신호를 생성한다.
도 6은 본 발명의 일 실시예에 따른 정상분 전류 제어기(530)의 상세한 도면을 도시한 도면이다.
도 6을 참조하면, 정상분 전류 제어기(530)는 제1 디커플링부(610), 제2 디커플링부(620), 제1 연산부(630), 제2 연산부(640), 제3 연산부(650), 제4 연산부(660), 제1 PI 연산부(670) 및 제2 PI 연산부(680)를 포함한다.
제1 디커플링부(610)는 축 변환부(520)의 축 변환 시
Figure 112015065350795-pat00084
에 포함되는 커플링 성분을 제거하여
Figure 112015065350795-pat00085
를 생성하고, 제2 디커플링부(620)는
Figure 112015065350795-pat00086
에 포함되는 커플링 성분을 제거하여
Figure 112015065350795-pat00087
를 생성한다.
그리고, 제1 연산부(630)는
Figure 112015065350795-pat00088
중
Figure 112015065350795-pat00089
와
Figure 112015065350795-pat00090
에 대한 뺄셈 연산을 수행하고, 제1 PI 제어부(670)은 제1 연산부(630)의 출력값에 대한 PI(proportional　integral) 제어를 수행하며, 제2 연산부(640)는 제1 PI 제어부(670)의 출력값에서,
Figure 112015065350795-pat00091
중
Figure 112015065350795-pat00092
에 대한 덧셈 연산을 수행하고
Figure 112015065350795-pat00093
에 대한 뺄셈 연산을 수행하여,
Figure 112015065350795-pat00094
중
Figure 112015065350795-pat00095
를 출력한다.
또한, 제3 연산부(650)는
Figure 112016075930803-pat00096
중
Figure 112016075930803-pat00097
와
Figure 112016075930803-pat00098
에 대한 뺄셈 연산을 수행하고, 제2 PI 제어부(680)은 제3 연산부(650)의 출력값에 대한 PI 제어를 수행하며, 제4 연산부(660)는 제2 PI 제어부(680)의 출력값에서,
Figure 112016075930803-pat00099
중
Figure 112016075930803-pat00100
에 대한 덧셈 연산을 수행하고
Figure 112016075930803-pat00101
에 대한 덧셈 연산을 수행하여,
Figure 112016075930803-pat00102
중
Figure 112016075930803-pat00103
를 출력한다.
또한, 도 7은 본 발명의 일 실시예에 따른 역상분 전류 제어기(540)의 상세한 도면을 도시한 도면이다.
도 7를 참조하면, 역상분 전류 제어기(540)는 제3 디커플링부(710), 제4 디커플링부(720), 제5 연산부(730), 제6 연산부(740), 제7 연산부(750), 제8 연산부(760), 제3 PI 연산부(770) 및 제4 PI 연산부(780)를 포함한다.
제3 디커플링부(710)는 축 변환부(520)의 축 변환 시
Figure 112015065350795-pat00104
에 포함되는 커플링 성분을 제거하여
Figure 112015065350795-pat00105
를 생성하고, 제4 디커플링부(720)는
Figure 112015065350795-pat00106
에 포함되는 커플링 성분을 제거하여
Figure 112015065350795-pat00107
를 생성한다.
그리고, 제5 연산부(730)는
Figure 112016075930803-pat00203
중
Figure 112016075930803-pat00109
와
Figure 112016075930803-pat00110
에 대한 뺄셈 연산을 수행하고, 제3 PI 제어부(770)은 제5 연산부(730)의 출력값에 대한 PI(proportional　integral) 제어를 수행하며, 제6 연산부(740)는 제3 PI 제어부(770)의 출력값에서,
Figure 112016075930803-pat00111
중
Figure 112016075930803-pat00112
에 대한 덧셈 연산을 수행하고
Figure 112016075930803-pat00113
에 대한 덧셈 연산을 수행하여,
Figure 112016075930803-pat00114
중
Figure 112016075930803-pat00115
를 출력한다.
또한, 제7 연산부(750)는
Figure 112016075930803-pat00116
중
Figure 112016075930803-pat00117
와
Figure 112016075930803-pat00118
에 대한 뺄셈 연산을 수행하고, 제4 PI 제어부(780)은 제7 연산부(750)의 출력값에 대한 PI 제어를 수행하며, 제8 연산부(760)는 제4 PI 제어부(780)의 출력값에서,
Figure 112016075930803-pat00119
중
Figure 112016075930803-pat00120
에 대한 덧셈 연산을 수행하고
Figure 112016075930803-pat00204
에 대한 뺄셈 연산을 수행하여,
Figure 112016075930803-pat00122
중
Figure 112016075930803-pat00123
를 출력한다.
여기서, 본 발명의 일 실시예에 따르면,
Figure 112015065350795-pat00124
의 크기는
Figure 112015065350795-pat00125
크기보다 0.03배 작을 수 있다.
정리하면, 동기화부(510)에서 구해진
Figure 112015065350795-pat00126
정보를 사용하여 순시 전압 및 전류(
Figure 112015065350795-pat00127
,
Figure 112015065350795-pat00128
)를 DQ 동기 회전 좌표 변환을 통해 정상분 및 역상분 각각의 유효 전압/전류 및 무효전압/전류로 나타낼 수 있다.
Figure 112015065350795-pat00129
Figure 112015065350795-pat00130
의 경우, 분산 전원 장치(110)의 충방전 및 역률 제어에 필요한 전류제어를 수행하게 되고, 역상분 전류제어기의
Figure 112015065350795-pat00131
를 통해 3%의 역상분 전류를 주입하게 된다. 이 때, DQ 동기 회전 좌표 변환에 의해 디커플링 성분이 발생하게 되지만, 이와 함께 전압 성분을 전향 보상하여 각각의 전류 제어기의 최종 신호는 PWM 신호를 발생시키기 위한 정상분 및 역상분의 기준 전압을 독립적으로 생성하게 된다.
요컨대, 본 발명은 역상분 전류 주입을 통해 분산 전원 장치(110)의 단독 운전을 안정적이고 신속하게 검출할 수 있는 방법으로, 제어기(114)에서 역상분 전류를 계통에 주입함으로써 단독운전 발생시 제1 노드(PCC)단에 걸리는 역상분 전압의 크기를 측정하여 단독 운전 발생 여부를 신속 정확하게 판단한다.
따라서, 본 발명에 따른 제어기(114)는 구조가 단순하며, 전류 제어를 통해 빠르게 단선 여부를 판단하는 장점이 있다. 즉, 계통의 순간적인 sag나 swell 발생 시에도 정상분과 역상분 전압의 크기 변화를 통해 전압의 불평형시 발생되는 역상분 전압 변동과 단독 운전시 발생되는 역상분 전압 변동을 정확하게 구별할 수 있다. 또한, 정확한 단독 운전 검출을 수행하여 부하에 안정적이고 고품질 전력을 수행할 수 있다.
도 8은 본 발명의 일 실시예에 따른 분산 전원 장치의 제어 방법의 흐름도를 도시한 도면이다.
도 8의 흐름도는 도 1의 분산 전원 장치(110)에 적용될 수 있는 것으로서, 이하, 각 단계별로 수행되는 과정을 설명한다.
먼저, 단계(810)에서는 주입 역상분 전류 신호 및 주입 정상분 전류 신호를 인가받아 3상 인버터(112)가 정상분 전류 신호와 역상분 전류 신호를 모두 출력하도록 하는 인버터 제어 신호를 생성한다.
다음으로, 단계(820)에서는 인버터 제어 신호에 기초하여 3상 인버터(112)가 제2 전원공급원(111)에서 출력된 전력 신호를 부하(130)로 제공한다.
계속하여, 단계(830)에서는 제1 노드에서 부하(130)로 흐르는 역상분 전류 신호 및 정상분 전류 신호의 비가 주입 역상분 전류 신호 및 주입 정상분 전류 신호의 비보다 작은 경우, 분산 전원 장치(110)가 단독 운전을 수행하지 않는 것으로 판단한다.
지금까지 본 발명에 따른 분산 전원 장치의 제어 방법의 실시예들에 대하여 설명하였으며, 이에는 앞서 도 1 내지 도 7에서 설명한 분산 전원 장치(100)에 관한 구성이 그대로 적용될 수 있다. 따라서, 이에 대한 보다 상세한 설명은 생략하기로 한다.
이하, 도 9 내지 도 12을 참조하여, 본 발명에 따른 시뮬레이션 결과를 설명한다.
도 9는 제안된 동독 운전 검출 방법을 검증하기 위한 회로도를 도시한 도면이다. 이 때, UL1741의 단독 운전 기준 시험 회로와 동일하게 구성하였으며, 시스템 상수는 표 1과 같이 정의된다.
Figure 112015065350795-pat00132
그리고, 도 10은 PSCAD/EMTDC 소프트웨어를 이용한 단독 운전 검출 모의 상황에 대한 주파수, 정상분 전압 크기, 역상분 전압 크기, 계통 전류, 단독 운전 검출 신호와 STS 상태를 보여주는 있다. 이 때, 0.8s에 단독 운전이 발생했다고 가정하고 STS를 개방하였다.
단독 운전이 발생되는 시점인 0.8s에서 주파수의 변동이 미비하기 때문에, 주파수만을 사용하여 단독 운전 검출을 할 수 없게 된다. 또한, 계통의 전압이 평형이기 때문에 단독 발생 전후 정상분 전압의 크기는 220Vrms의 한상의 전압 최대치인 180V가 되게 된다.
분산 전원 장치(110) 내의 역상분 전류 제어기(540)에 의해 3%의 역상분 전류가 주입되고 있지만, 부하의 임피던스 보다 계통의 임피던스가 적기 때문에 STS가 개방되는 0.8s 이전에는 PCC단의 역상분 전압이 보이지 않게 된다. 하지만 0.8s 후에는 계통으로 흐르던 3%의 역상분 전류가 부하로 흐르기 때문에 역상분 전압의 크기가 상승한다. 이를 검출하여 단독 운전을 판별할 수 있게 된다.
또한, 실제 계통에서는 전압이 평형이 아닌 경우가 항상 존재한다. 분산 전원 장치(100)가 계통에 연계되어 운전될 때, 계통 전압이 3상 평형이 아닐 경우, PCC단에서는 역상분 전압이 나타나게 된다. 하지만, 전압의 불평형이 발생한다면 역상분 전압뿐만 아니라 정상분 전압의 크기도 변하게 된다. 따라서 정상분 전압의 크기가 변화 한다면 단독 운전 검출 신호를 발생시키지 않는다.
도 11은 계통의 불평형이 발생한 경우의 단독 운전 검출 모의실험 파형이다.
t=0.2s 일 때 1상 전압을 임의로 5Cycle정 도 sag를 발생시켜 역상분 전압이 PCC단에서 약 3%가 되도록 하였다. 그리고, t=0.5s일 때 1상 전압을 임의로 5Cycle정도 swell을 발생시킨다. 1상 전압의 순간 sag와 swell 발생 시 PCC단의 정상분 전압의 크기는 역상분 전압의 변동분과 동일하게 변하게 된다.
하지만, 단독 운전 검출이 발생되는 t=0.8s에서는 역상분 전압 크기만 변하게 되고 정상분 전류 제어기로 인해 충방전 제어를 수행하기 때문에 정상분 전류 제어기에 의해 부하에 걸리는 전압은 기본파 1상의 최대치인 180V가 된다.
또한, 도 12의 경우, 실험적으로 검증하기 위하여 제작된 Prototype System을 가지고 수행한 실험 파형이다. 2.2s에서 a상 전압의 3%의 역상분 전압이 발생하도록 1초 동안의 sag 발생을 유지하고 복구시켰다. 이 때, 역상분 전압은 3%로 상승하게 되지만 정상분 전압의 변동이 발생하여 이는 단독 운전 검출 신호를 발생하지 않게 된다.
4.6s에서는 1상의 전압에 swell를 발생시켰을 때의 파형을 나타낸다. 이때도 마찬가지로 정상분 전압의 변동으로 인해 단독 운전 검출 신호로 사용하지 않지만 8.6s에서 STS를 개방하였을 시, 정상분 전류 제어를 수행하고 있는 컨버터에 의하여 정상분 전압은 일정하게 유지되고 역상분 전압의 변동만 발생하여 계통 전압의 불평형이 발생할 지라도 이를 정확하고 신속하게 단독운전 검출을 판단할 수 있게 된다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.

Claims (8)

  1. 전력 계통과 연결되어 부하로 전력을 공급하는 분산 전원 장치에 있어서,
    소정의 전원공급원에서 출력된 전력 신호를 조정하는 3상 인버터; 및
    주입 역상분 전류 신호 및 주입 정상분 전류 신호를 인가받아 상기 3상 인버터가 정상분 전류 신호와 역상분 전류 신호를 모두 출력하도록 하는 인버터 제어 신호를 생성하여 상기 3상 인버터에 인가하여 상기 부하가 전력을 공급하도록 제어하고, 상기 부하, 상기 3상 인버터 및 상기 전력 계통이 연결된 제1 노드에서 상기 부하로 흐르는 상기 역상분 전류 신호 및 상기 정상분 전류 신호의 비가 상기 주입 역상분 전류 신호 및 상기 주입 정상분 전류 신호의 비보다 작은 경우, 상기 분산 전원 장치가 단독 운전을 수행하지 않는 것으로 판단하는 제어부;를 포함하되,
    상기 제어부는, 상기 제1 노드의 전압 신호를 인가받아 동기화를 수행하는 동기화부; 상기 동기화부의 출력 신호 및 상기 제1 노드의 전류 신호를 인가받아 축 변환을 수행하여 DQ 동기 회전 좌표의 정상분 전압 신호(
    Figure 112016075930803-pat00205
    ), DQ 동기 회전 좌표의 정상분 전류 신호(
    Figure 112016075930803-pat00206
    ), DQ 동기 회전 좌표의 역상분 전압 신호(
    Figure 112016075930803-pat00207
    ), DQ 동기 회전 좌표의 역상분 전류 신호(
    Figure 112016075930803-pat00208
    )를 출력하는 축 변환부; 및 상기
    Figure 112016075930803-pat00209
    , 상기
    Figure 112016075930803-pat00210
    및 상기 주입 정상분 전류 신호(
    Figure 112016075930803-pat00211
    )를 인가받아 상기 3상 인버터를 제어하기 위한 정상분 제어 전압 신호(
    Figure 112016075930803-pat00212
    )를 생성하는 정상분 전류 제어기; 상기
    Figure 112016075930803-pat00213
    , 상기
    Figure 112016075930803-pat00214
    및 상기 주입 역상분 전류 신호(
    Figure 112016075930803-pat00215
    )를 인가받아 상기 3상 인버터를 제어하기 위한 역상분 전압 신호(
    Figure 112016075930803-pat00216
    )를 생성하는 역상분 전류 제어기; 및 상기
    Figure 112016075930803-pat00217
    및 상기
    Figure 112016075930803-pat00218
    를 PWM 제어하여 상기 인버터 전압 신호를 생성하는 PWM 제어부;를 포함하는 것을 특징으로 하는 분산 전원 장치.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 정상분 전류 제어기는,
    상기 축 변환부의 축 변환 시 상기
    Figure 112016075930803-pat00147
    에 포함되는 커플링 성분을 제거하여
    Figure 112016075930803-pat00148
    를 생성하는 제1 디커플링부;
    상기 축 변환 시 상기
    Figure 112016075930803-pat00149
    에 포함되는 커플링 성분을 제거하여
    Figure 112016075930803-pat00150
    를 생성하는 제2 디커플링부;
    상기
    Figure 112016075930803-pat00151
    중
    Figure 112016075930803-pat00152
    와 상기
    Figure 112016075930803-pat00153
    에 대한 뺄셈 연산을 수행하는 제1 연산부;
    상기 제1 연산부의 출력값에 대한 PI(proportional　integral) 제어를 수행하는 제1 PI 제어부;
    상기 제1 PI 제어부의 출력값에서, 상기
    Figure 112016075930803-pat00154
    중
    Figure 112016075930803-pat00155
    에 대한 덧셈 연산을 수행하고 상기
    Figure 112016075930803-pat00156
    에 대한 뺄셈 연산을 수행하여, 상기
    Figure 112016075930803-pat00157
    중
    Figure 112016075930803-pat00158
    를 출력하는 제2 연산부;
    상기
    Figure 112016075930803-pat00159
    중
    Figure 112016075930803-pat00160
    와 상기
    Figure 112016075930803-pat00161
    에 대한 뺄셈 연산을 수행하는 제3 연산부;
    상기 제3 연산부의 출력값에 대한 PI 제어를 수행하는 제2 PI 제어부; 및
    상기 제2 PI 제어부의 출력값에서, 상기
    Figure 112016075930803-pat00162
    중
    Figure 112016075930803-pat00163
    에 대한 덧셈 연산을 수행하고 상기
    Figure 112016075930803-pat00164
    에 대한 덧셈 연산을 수행하여, 상기
    Figure 112016075930803-pat00165
    중
    Figure 112016075930803-pat00166
    를 출력하는 제4 연산부;를 포함하는 것을 특징으로 하는 분산 전원 장치.
  5. 제1항에 있어서,
    상기 역상분 전류 제어기는,
    상기 축 변환부의 축 변환 시 상기
    Figure 112016075930803-pat00219
    에 포함되는 커플링 성분을 제거하여
    Figure 112016075930803-pat00220
    를 생성하는 제3 디커플링부;
    상기 축 변환 시 상기
    Figure 112016075930803-pat00221
    에 포함되는 커플링 성분을 제거하여
    Figure 112016075930803-pat00222
    를 생성하는 제4 디커플링부;
    상기
    Figure 112016075930803-pat00223
    중
    Figure 112016075930803-pat00224
    와 상기
    Figure 112016075930803-pat00225
    에 대한 뺄셈 연산을 수행하는 제5 연산부;
    상기 제5 연산부의 출력값에 대한 PI 제어를 수행하는 제3 PI 제어부;
    상기 제3 PI 제어부의 출력값에서, 상기
    Figure 112016075930803-pat00226
    중
    Figure 112016075930803-pat00227
    에 대한 덧셈 연산을 수행하고 상기
    Figure 112016075930803-pat00228
    에 대한 덧셈 연산을 수행하여, 상기
    Figure 112016075930803-pat00229
    중
    Figure 112016075930803-pat00230
    를 출력하는 제6 연산부;
    상기
    Figure 112016075930803-pat00231
    중
    Figure 112016075930803-pat00232
    와 상기
    Figure 112016075930803-pat00233
    에 대한 뺄셈 연산을 수행하는 제7 연산부;
    상기 제7 연산부의 출력값에 대한 PI 제어를 수행하는 제4 PI 제어부; 및
    상기 제4 PI 제어부의 출력값에서, 상기
    Figure 112016075930803-pat00234
    중
    Figure 112016075930803-pat00235
    에 대한 덧셈 연산을 수행하고 상기
    Figure 112016075930803-pat00236
    에 대한 뺄셈 연산을 수행하여, 상기
    Figure 112016075930803-pat00237
    중
    Figure 112016075930803-pat00238
    를 출력하는 제8 연산부;를 포함하는 것을 특징으로 하는 분산 전원 장치.
  6. 제1항에 있어서,
    상기
    Figure 112016075930803-pat00187
    의 크기는 상기
    Figure 112016075930803-pat00188
    크기보다 0.03배 작은 것을 특징으로 하는 분산 전원 장치.
  7. 제1항에 있어서,
    상기 3상 인버터와 상기 제1 노드 사이에 위치하는 고조파 필터;를 더 포함하는 것을 특징으로 하는 분산 전원 장치.
  8. 전력 계통과 연결되어 부하로 전원을 공급하고, 전력 조정을 위한 3상 인버터를 포함하는 분산 전원 장치의 제어 방법에 있어서,
    주입 역상분 전류 신호 및 주입 정상분 전류 신호를 인가받아 상기 3상 인버터가 정상분 전류 신호와 역상분 전류 신호를 모두 출력하도록 하는 인버터 제어 신호를 생성하는 단계;
    상기 인버터 제어 신호에 기초하여 상기 3상 인버터가 소정의 전원공급원에서 출력된 전력 신호를 상기 부하로 제공하는 단계; 및
    상기 부하, 상기 3상 인버터 및 상기 전력 계통이 연결된 제1 노드에서 상기 부하로 흐르는 역상분 전류 신호 및 정상분 전류 신호의 비가 상기 주입 역상분 전류 신호 및 상기 주입 정상분 전류 신호의 비보다 작은 경우, 상기 분산 전원 장치가 단독 운전을 수행하지 않는 것으로 판단하는 단계;를 포함하되,
    상기 인버터 제어 신호를 생성하는 단계는 상기 제1 노드의 전압 신호를 인가받아 동기화 신호를 생성하고, 상기 동기화 신호 및 상기 제1 노드의 전류 신호를 인가받아 축 변환을 수행하여 DQ 동기 회전 좌표의 정상분 전압 신호(
    Figure 112016075930803-pat00239
    ), DQ 동기 회전 좌표의 정상분 전류 신호(
    Figure 112016075930803-pat00240
    ), DQ 동기 회전 좌표의 역상분 전압 신호(
    Figure 112016075930803-pat00241
    ), DQ 동기 회전 좌표의 역상분 전류 신호(
    Figure 112016075930803-pat00242
    )를 출력하고, 상기
    Figure 112016075930803-pat00243
    , 상기
    Figure 112016075930803-pat00244
    및 상기 주입 정상분 전류 신호(
    Figure 112016075930803-pat00245
    )를 인가받아 상기 3상 인버터를 제어하기 위한 정상분 제어 전압 신호(
    Figure 112016075930803-pat00246
    )를 생성하고, 상기
    Figure 112016075930803-pat00247
    , 상기
    Figure 112016075930803-pat00248
    및 상기 주입 역상분 전류 신호(
    Figure 112016075930803-pat00249
    )를 인가받아 상기 3상 인버터를 제어하기 위한 역상분 전압 신호(
    Figure 112016075930803-pat00250
    )를 생성하고,
    Figure 112016075930803-pat00251
    및 상기
    Figure 112016075930803-pat00252
    를 PWM 제어하여 상기 인버터 전압 신호를 생성하는 것을 특징으로 하는 분산 전원 장치의 제어 방법.
KR1020150096011A 2015-07-06 2015-07-06 역상분 전류 주입을 이용한 분산 전원 장치 및 이의 제어 방법 KR101695100B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150096011A KR101695100B1 (ko) 2015-07-06 2015-07-06 역상분 전류 주입을 이용한 분산 전원 장치 및 이의 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150096011A KR101695100B1 (ko) 2015-07-06 2015-07-06 역상분 전류 주입을 이용한 분산 전원 장치 및 이의 제어 방법

Publications (1)

Publication Number Publication Date
KR101695100B1 true KR101695100B1 (ko) 2017-01-10

Family

ID=57811719

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150096011A KR101695100B1 (ko) 2015-07-06 2015-07-06 역상분 전류 주입을 이용한 분산 전원 장치 및 이의 제어 방법

Country Status (1)

Country Link
KR (1) KR101695100B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109358222A (zh) * 2018-08-28 2019-02-19 广州炫通电气科技有限公司 电能质量暂态事件识别方法和系统
CN114552547A (zh) * 2022-03-01 2022-05-27 国网宁夏电力有限公司 连接分布式电源的配电线路故障性质识别方法及系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0522851A (ja) * 1991-07-08 1993-01-29 Nissin Electric Co Ltd 配電線の地絡区間決定方法及び装置
KR20130112086A (ko) * 2012-04-03 2013-10-14 주식회사 엘지유플러스 3상 전력 공급 제어 장치 및 그 제어방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0522851A (ja) * 1991-07-08 1993-01-29 Nissin Electric Co Ltd 配電線の地絡区間決定方法及び装置
KR20130112086A (ko) * 2012-04-03 2013-10-14 주식회사 엘지유플러스 3상 전력 공급 제어 장치 및 그 제어방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109358222A (zh) * 2018-08-28 2019-02-19 广州炫通电气科技有限公司 电能质量暂态事件识别方法和系统
CN109358222B (zh) * 2018-08-28 2021-01-08 广州炫通电气科技有限公司 电能质量暂态事件识别方法和系统
CN114552547A (zh) * 2022-03-01 2022-05-27 国网宁夏电力有限公司 连接分布式电源的配电线路故障性质识别方法及系统
CN114552547B (zh) * 2022-03-01 2023-07-21 国网宁夏电力有限公司 连接分布式电源的配电线路故障性质识别方法及系统

Similar Documents

Publication Publication Date Title
Wang et al. The small-signal stability analysis of the droop-controlled converter in electromagnetic timescale
Abusara et al. Improved droop control strategy for grid-connected inverters
Zhang et al. An improved islanding detection method for a grid-connected inverter with intermittent bilateral reactive power variation
CN104218563B (zh) 一种中性点经多电平变流器接地的配电网故障消弧方法
Zhu et al. A novel RPV (reactive-power-variation) antiislanding method based on adapted reactive power perturbation
KR101699174B1 (ko) 마이크로그리드용 인버터 장치 및 이를 제어하는 방법
Hoke et al. A power hardware-in-the-loop framework for advanced grid-interactive inverter testing
Li et al. A novel virtual synchronous generator control strategy based on improved swing equation emulating and power decoupling method
CN104218602B (zh) 分布式发电系统及其孤岛检测装置、变流器
Mahmud et al. Reduced-order parameterized short-circuit current model of inverter-interfaced distributed generators
Vásquez et al. Adaptive droop control applied to distributed generation inverters connected to the grid
Miret et al. PI‐based controller for low‐power distributed inverters to maximise reactive current injection while avoiding over voltage during voltage sags
Nascimento et al. Analytical model of three-phase four-wire VSC operating as grid forming power converter under unbalanced load conditions
KR101695100B1 (ko) 역상분 전류 주입을 이용한 분산 전원 장치 및 이의 제어 방법
KR101782078B1 (ko) 전력계통 시뮬레이터
Shi et al. Calculation and measurement of harmonic impedance for a microgrid operating in islanding mode
Ochs et al. A technique for voltage-source inverter seamless transitions between grid-connected and standalone modes
Lee et al. Islanding detection method for inverter-based distributed generation by injecting second order harmonic current
Rezaei et al. Sliding mode control of a grid-connected distributed generation unit under unbalanced voltage conditions
Jin et al. Accurate proportional load sharing among paralleled inverters based on improved PV droop coefficient
Savaghebi et al. Secondary control for voltage unbalance compensation in an islanded microgrid
Thankachen et al. Hysteresis controller based fault current interruption using DVR
Ali et al. Design and implementation of fractional-order sliding mode control for parallel distributed generations units in islanded microgrid
JP5770610B2 (ja) 単独運転検出装置、系統連系インバータシステム、および、単独運転検出方法
Meral et al. Experimental and simulation based study of an adaptive filter controlled solid state transfer switch

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant