KR101694949B1 - 신호 처리 회로, 이의 동작 방법, 및 상기 신호 처리 회로를 포함하는 디지털 ｔｖ 시스템 - Google Patents

신호 처리 회로, 이의 동작 방법, 및 상기 신호 처리 회로를 포함하는 디지털 ｔｖ 시스템 Download PDF

Info

Publication number
KR101694949B1
KR101694949B1 KR1020110037516A KR20110037516A KR101694949B1 KR 101694949 B1 KR101694949 B1 KR 101694949B1 KR 1020110037516 A KR1020110037516 A KR 1020110037516A KR 20110037516 A KR20110037516 A KR 20110037516A KR 101694949 B1 KR101694949 B1 KR 101694949B1
Authority
KR
South Korea
Prior art keywords
clock signal
frequency divider
frequency
signal
selector
Prior art date
Application number
KR1020110037516A
Other languages
English (en)
Other versions
KR20120119535A (ko
Inventor
김상호
박호진
구형완
이기호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110037516A priority Critical patent/KR101694949B1/ko
Priority to US13/450,035 priority patent/US8730402B2/en
Priority to JP2012094964A priority patent/JP6192259B2/ja
Publication of KR20120119535A publication Critical patent/KR20120119535A/ko
Priority to US14/281,016 priority patent/US9172988B2/en
Application granted granted Critical
Publication of KR101694949B1 publication Critical patent/KR101694949B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/455—Demodulation-circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/50—Tuning indicators; Automatic tuning control

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Circuits Of Receivers In General (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

신호 처리 회로가 개시된다. 상기 신호 처리 회로는 샘플링 클락 신호에 응답하여 차동 아날로그 신호들을 디지털 코드로 변환하기 위한 아날로그-디지털 변환기와, 클락 신호를 입력 클락 신호로서 수신하는 분수-N 위상 동기 루프와, 선택 신호에 응답하여 상기 클락 신호와 상기 분수-N 위상 동기 루프의 출력 클락 신호 중에서 어느 하나를 상기 샘플링 클락 신호로서 출력하기 위한 선택기를 포함한다.

Description

신호 처리 회로, 이의 동작 방법, 및 상기 신호 처리 회로를 포함하는 디지털 ＴＶ 시스템{CIRCUIT AND METHOD FOR PROCESSING SIGNAL, AND DIGITAL TV SYSTEM HAVING THE SAME}
본 발명의 개념에 따른 실시 예는 아날로그 프론트 엔드(analog front end)에 관한 것으로, 특히 디지털 TV 시스템에서 사용되는 다양한 시스템 클락 신호들과 샘플링 클락 신호를 동시에 발생할 수 있는 아날로그 프론트 엔드, 이의 동작 방법, 및 상기 아날로그 프론트 엔드를 포함하는 디지털 TV 시스템에 관한 것이다.
DTV로 불리는 디지털 텔레비젼(digital television)은 아날로그 신호들을 사용하는 기존의 텔레비전과 달리 디지털 신호들을 사용하여 비디오(video)와 오디오 (audio)를 방송하고 수신할 수 있는 방송 시스템을 말한다.
상기 DTV는 디지털 방식으로 압축되고 변조된 데이터를 이용하므로 DTV용으로 설계된 텔레비전 수상기나 셋-톱 박스(set-top box)를 통해서만 시청할 수 있다.
디지털 텔레비전은 기존의 텔레비전에 비해 몇 가지 장점들을 가지는데, 그들 중에서 가장 중요한 장점은 채널(channel)이 차지하는 대역폭(bandwidth)을 줄일 수 있다는 것이다. 또한, 멀티캐스팅(즉, 한 채널에 여러 프로그램을 동시에 방송하는 기능), 및 전자 프로그램 가이드(electric program guide(EPG))도 가능하다.
본 발명이 이루고자 하는 기술적인 과제는 디지털 TV 시스템에서 사용되는 다양한 시스템 클락 신호들과 샘플링 클락 신호를 동시에 발생할 수 있는 아날로그 프론트 엔드, 이의 동작 방법, 및 상기 아날로그 프론트 엔드를 포함하는 디지털 TV 시스템을 제공하는 것이다.
본 발명의 실시 예에 따른 신호 처리 회로는 샘플링 클락 신호에 응답하여 차동 아날로그 신호들을 디지털 코드로 변환하기 위한 아날로그-디지털 변환기와, 클락 신호를 입력 클락 신호로서 수신하는 분수(fractional)-N 위상 동기 루프와, 제1선택 신호에 응답하여 상기 클락 신호와 상기 분수-N 위상 동기 루프의 출력 클락 신호 중에서 어느 하나를 상기 샘플링 클락 신호로서 출력하기 위한 제1선택기를 포함한다.
실시 예에 따라 상기 신호 처리 회로는 상기 샘플링 클락 신호에 응답하여 상기 디지털 코드를 복조하기 위한 복조기를 더 포함한다.
다른 실시 예에 따라 상기 신호 처리 회로는 상기 제1선택기의 출력 클락 신호의 주파수를 제1분주비로 분주하기 위한 제1주파수 분주기와, 상기 제1주파수 분주기의 출력 클락 신호의 주파수를 제2분주비로 분주하기 위한 제2주파수 분주기와, 제2선택 신호에 응답하여 상기 제1선택기의 상기 출력 클락 신호와 상기 제2주파수 분주기의 출력 클락 신호 중에서 어느 하나를 상기 샘플링 클락 신호로서 출력하기 위한 제2선택기를 더 포함한다.
상기 신호 처리 회로는 디지털 TV의 아날로그 프론트 엔드(analog front end)이다.
상기 신호 처리 회로는 상기 제2선택기로부터 출력된 상기 샘플링 클락 신호와 상기 제1주파수 분주기의 상기 출력 클락 신호 중에서 적어도 하나를 이용하여 상기 디지털 코드를 복조하기 위한 복조기를 더 포함한다.
상기 제2선택기로부터 출력된 상기 샘플링 클락 신호와 상기 제1주파수 분주기의 상기 출력 클락 신호는 서로 동기된다.
상기 신호 처리 회로는 상기 제1선택기의 상기 출력 클락의 주파수를 제3분주비로 분주하기 위한 제3주파수 분주기와, 상기 제2선택기로부터 출력된 상기 샘플링 클락 신호, 상기 제1주파수 분주기의 상기 출력 클락 신호, 및 상기 제3주파수 분주기의 출력 클락 신호 중에서 적어도 하나를 이용하여 상기 디지털 코드를 복조하기 위한 복조기를 더 포함한다.
상기 샘플링 클락 신호와 상기 제3주파수 분주기의 출력 클락 신호는 서로 동기된다.
상기 신호 처리 회로는 싱글-엔디드 음성 중간 주파수 신호를 상기 차동 아날로그 신호들로 변환하기 위한 싱글-차동 변환기를 더 포함한다.
상기 싱글-차동 변환기는 상기 싱글-엔디드 음성 중간 주파수 신호에 DC 레벨을 설정하고 DC 레벨이 설정된 차동 음성 중간 주파수 신호들을 출력하기 위한 DC 신호 발생기와, 상기 DC 레벨이 설정된 차동 음성 중간 주파수 신호들 각각의 이득을 조절하여 상기 차동 아날로그 신호들을 발생하기 위한 프로그램머블 이득 증폭기를 포함한다.
본 발명의 실시 예에 따른 디지털 TV 시스템은 샘플링 클락 신호에 따라 차동 아날로그 신호들을 디지털 코드로 변환하는 아날로그 프론트 엔드와, 상기 디지털 코드를 복조하는 복조기를 포함한다.
상기 아날로그 프론트 엔드는 상기 샘플링 클락 신호에 응답하여 상기 차동 아날로그 신호들을 상기 디지털 코드로 변환하기 위한 아날로그-디지털 변환기와, 클락 신호를 입력 클락 신호로서 수신하는 분수-N 위상 동기 루프와, 제1선택 신호에 응답하여 상기 클락 신호와 상기 분수-N 위상 동기 루프의 출력 클락 신호 중에서 어느 하나를 상기 샘플링 클락 신호로서 출력하기 위한 제1선택기를 포함한다.
상기 디지털 TV 시스템은 RF(radio frequency) 신호들로부터 싱글-엔디드 음성 중간 주파수 신호를 발생하는 튜너를 더 포함하며, 상기 아날로그 프론트 앤드는 상기 싱글-엔디드 음성 중간 주파수 신호를 상기 차동 아날로그 신호들로 변환하는 싱글-차동 변환기를 포함한다.
상기 아날로그 프론트 엔드는 상기 제1선택기의 출력 클락 신호의 주파수를 제1분주비로 분주하기 위한 제1주파수 분주기와, 상기 제1주파수 분주기의 출력 클락 신호의 주파수를 제2분주비로 분주하기 위한 제2주파수 분주기와, 제2선택 신호에 응답하여 상기 제1선택기의 상기 출력 클락 신호와 상기 제2주파수 분주기의 출력 클락 신호 중에서 어느 하나를 상기 샘플링 클락 신호로서 출력하기 위한 제2선택기를 더 포함하고, 상기 복조기는 상기 샘플링 클락 신호와 상기 제1주파수 분주기의 출력 클락 신호 중에서 적어도 하나를 이용하여 상기 디지털 코드를 복조한다.
상기 제1주파수 분주기는 상기 제1선택기의 상기 출력 클락 신호에 동기된 제1클락 신호를 생성하고, 상기 제2주파수 분주기는 상기 제1클락 신호에 동기된 제2클락 신호를 생성한다.
상기 제1분주비는 제1코드에 따라 조절되고 상기 제2분주비는 제2코드에 따라 조절된다.
상기 아날로그 프론트 엔드는 상기 제1선택기의 출력 클락 신호의 주파수를 제1분주비로 분주하기 위한 제1주파수 분주기와, 상기 제1주파수 분주기의 출력 클락 신호의 주파수를 제2분주비로 분주하기 위한 제2주파수 분주기와, 상기 제1선택기의 상기 출력 클락의 주파수를 제3분주비로 분주하기 위한 제3주파수 분주기와, 제2선택 신호에 응답하여 상기 제1선택기로부터 출력된 클락 신호 또는 상기 제2주파수 분주기의 출력 클락 신호를 상기 샘플링 클락 신호로서 출력하기 위한 제2선택기를 더 포함하고, 상기 복조기는 상기 샘플링 클락 신호, 상기 제1주파수 분주기의 상기 출력 클락 신호, 및 상기 제3주파수 분주기의 출력 클락 신호 중에서 적어도 하나를 이용하여 상기 디지털 코드를 복조한다.
상기 제1주파수 분주기, 상기 제2주파수 분주기, 및 상기 제3주파수 분주기 각각은 상기 제1선택기의 상기 출력 클락 신호에 동기된 클락 신호를 생성한다.
본 발명의 실시 예에 따른 디지털 TV 시스템의 신호 처리 방법은 클락 신호를 입력 클락 신호로서 수신하는 분수 N-위상 동기 루프를 이용하여 PLL 클락 신호를 발생하는 단계와, 상기 클락 신호와 상기 PLL 클락 신호 중에서 어느 하나의 클락 신호를 선택적으로 출력하는 단계와, 상기 어느 하나의 클락 신호를 이용하여, 각각이 상기 어느 하나의 클락 신호와 동기되고 서로 다른 주파수를 갖는 다수의 클락 신호들을 생성하는 단계와, 상기 어느 하나의 클락 신호 또는 상기 다수의 클락 신호들 중에서 어느 하나를 샘플링 클락 신호로서 출력하는 단계와, 상기 샘플링 클락 신호를 이용하여 차동 아날로그 신호들을 디지털 코드로 변환하는 단계를 포함한다.
상기 디지털 TV 시스템의 신호 처리 방법은 상기 다수의 클락 신호들과 상기 샘플링 클락 신호 중에서 적어도 하나를 이용하여 상기 디지털 코드를 복조하는 단계를 더 포함한다.
본 발명의 실시 예에 따른 아날로그 프론트 엔드는 디지털 TV 시스템에서 사용되는 다양한 시스템 클락 신호들과 차동 아날로그 신호들을 디지털 코드로 변환할 수 있는 샘플링 클락 신호를 동시에 발생할 수 있는 효과가 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 일 실시 예에 따른 디지털 TV 시스템의 개략적인 블록도를 나타낸다.
도 2는 도 1에 도시된 아날로그 프론트 엔드의 블록도를 나타낸다.
도 3은 도 2에 도시된 싱글-차동 변환기의 블록도를 나타낸다.
도 4는 본 발명의 다른 실시 예에 따른 디지털 TV 시스템의 개략적인 블록도를 나타낸다.
도 5는 도 4에 도시된 아날로그 프론트 엔드의 블록도를 나타낸다.
도 6은 도 5에 도시된 복수의 시스템 클락 신호들의 파형도를 나타낸다.
도 7은 도 4에 도시된 디지털 TV 시스템의 동작을 설명하기 위한 플로우차트이다.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.
본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1구성요소는 제2구성요소로 명명될 수 있고, 유사하게 제2구성요소는 제1구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 디지털 TV 시스템의 개략적인 블록도를 나타낸다.
도 1에 도시된 DTV(digital television) 시스템(10)은 위성용(satellite) DTV 시스템, 케이블용(cable) DTV 시스템, 휴대용(handheld) DTV, 또는 지상파용 (terrestrial) DTV 시스템으로 구현될 수 있다. DTV(digital television) 시스템 (10)은 HDTV(high-definition television) 시스템을 포함한다.
상기 휴대용 DTV 시스템은 이동 전화기, 스마트폰(smart phone), 태블릿 (tablet) PC, 차량용 내비게이션 장치, PDA(personal digital assistant), 또는 PMP(portable multimedia player)에 구현될 수 있다.
DTV 시스템(10)은 튜너(20), 아날로그 프론트 엔드(analog front end(AFE); 30), 복조기(demodulator; 40), 및 디코더(decoder; 50)를 포함할 수 있다. 다양한 실시 예들에 따라 AFE(30), 복조기(40), 및 디코더(50)는 하나의 집적 회로에 집적될 수 있고, 튜너(20)도 상기 하나의 집적 회로에 집적될 수도 있다. 신호 처리 회로는 AFE(30)와 복조기(40)를 포함할 수 있다.
튜너(20)는 RF 신호들(RF)로부터 수Mhz의 캐리어 주파수(carrier frequency)를 갖는 싱글-엔디드 음성 중간 주파수 신호(sound intermediate frequency signal; SIF_IN) 및/또는 수십Mhz의 캐리어 주파수를 갖는 차동 TV 방송 신호들을 발생할 수 있다.
상기 차동 TV 방송 신호들은 차동 디지털 TV 방송 신호들, 예컨대 DTV 비디오 신호들과 DTV 음성 중간 주파수 신호들을 포함할 수 있다. 또한, 상기 차동 TV 방송 신호들은 차동 아날로그 TV 방송 신호들, 예컨대 아날로그 비디오 신호들과 아날로그 음성 중간 주파수 신호들을 포함할 수 있다.
실시 예에 따라 차동 디지털 TV 방송 신호들, 즉 상기 DTV 비디오 신호들과 상기 DTV 음성 중간 주파수 신호들은 유럽(Europe)의 DTV 표준인 DVB(digital video broadcasting) 패밀리(family), 예컨대 DVB-S(위성용(satellite)), DVB-T(지상파용(terrestrial)), DVB-C(케이블용(cable)), DVB-H(휴대용(handheld)), 또는 DVB-SH(Satellite services to Handhelds)에 따른 신호들일 수 있다.
다른 실시 예에 따라 차동 디지털 TV 방송 신호들, 즉 상기 DTV 비디오 신호들과 상기 DTV 음성 중간 주파수 신호들은 북아메리카(North America)의 DTV 표준인, ATSC(Advanced Television System Committee) 패밀리, 예컨대 ATSC(지상파용 (terrestrial)/케이블용(cable)) 또는 ATSC-M/H(모바일용(mobile)/휴대용 (handheld))에 부합되는 신호들일 수 있다.
또 다른 실시 예에 따라 차동 디지털 TV 방송 신호들, 즉 상기 DTV 비디오 신호들과 상기 DTV 음성 중간 주파수 신호들은 일본(Japan)과 라틴 아메리카(Latin America)의 DTV 표준인 ISDB(Integrated Services Digital Broadcasting), 예컨대 ISDB-S (위성용(satellite)), ISDB-T(지상파용(terrestrial)), ISDB-C(케이블 용 (cable)), 1seg(handheld)에 적합한 신호들일 수 있다. 여기서 1seg는 일본, 칠레, 브라질, 페루, 및 아르헨티나에서 사용하는 이동 지상파 디지털 음성 중간 주파수/비디오 및 데이터 방송 서비스이다.
또 다른 실시 예에 따라 차동 디지털 TV 방송 신호들, 즉 상기 DTV 비디오 신호들과 상기 DTV 음성 중간 주파수 신호들은 브라질(Brazil), 아르헨티나 (Argentina), 칠레(Chile), 페루(Peru), 베네수엘라(Venezuela), 볼리비아 (Bolivia), 에콰도르 (Ecuador), 코스타리카(Costa Rica), 우루과이(Uruguay)의 DTV 표준인 ISDB-Tb(International System for Digital Broadcast, Terrestrial, Brazilian version)를 만족하는 신호들일 수 있다.
또 다른 실시 예에 따라 차동 디지털 TV 방송 신호들, 즉 상기 DTV 비디오 신호들과 상기 DTV 음성 중간 주파수 신호들은 중국의 DTV 표준인 CDMB-T/H(China Digital Multimedia Broadcast-Terrestrial/Handheld), 또는 CMMB(China Mobile Multimedia Broadcasting)를 만족하는 신호들일 수 있다.
또 다른 실시 예에 따라 차동 디지털 TV 방송 신호들은 한국의 DTV 표준인 T-DMB(Terrestrial-Digital Multimedia Broadcasting) 또는 S-DMB(Satellite-Digital Multimedia Broadcasting)을 만족하는 신호들일 수 있다.
또 다른 실시 예에 따라 차동 아날로그 TV 방송 신호들, 즉 상기 아날로그 비디오 신호들과 상기 아날로그 음성 중간 주파수 신호들은 NTSC(National Television System Committee), PAL(phase alternating Line), 또는 SECAM (Sequential Color with Memory)에 적합한 신호들일 수 있다.
AFE(30)은 싱글-엔디드(single-ended) 음성 중간 주파수 신호(SIF_IN) 또는 차동 TV 방송 신호들을 샘플링 클락 신호(ADCCLK)를 이용하여 처리(예컨대, 아날로그-디지털 변환)하고 처리 결과에 따라 디지털 코드(AFE_OUT)를 출력할 수 있다.
복조기(40)는 AFE(30)로부터 출력된 디지털 코드(AFE_OUT)를 복조한다. 예컨대, 복조기(40)는 AFE(30)에 의하여 발생한 샘플링 클락 신호(ADCCLK)를 이용하여 AFE(30)로부터 출력된 디지털 코드(AFE_OUT)를 복조할 수 있다. 디코더(50)는 복조기(40)에 의하여 복조된 디지털 코드를 디코딩한다.
도 2는 도 1에 도시된 아날로그 프론트 엔드의 블록도를 나타낸다.
도 1과 도 2를 참조하면, AFE(30)는 싱글-차동 변환기(32), 분수 (fractional)-N 위상 동기 루프(34), 제1선택기(36), 및 아날로그-디지털 변환기 (analog-to-digital converter(ADC); 38)를 포함한다. 제1선택기(36)는 멀티플렉서로 구현될 수 있다.
도 2에는 설명의 편의를 위하여 싱글-차동 변환기(32)가 도시되어 있으나, 튜너(20)로부터 출력된 신호가 차동 아날로그 신호들일 때, 상기 차동 아날로그 신호들, 예컨대 차동 TV 방송 신호들은 직접 ADC(38)로 입력될 수 있다.
싱글-차동 변환기(32)는 튜너(20)로부터 출력된 싱글-엔디드 음성 중간 주파수 신호(SIF_IN)를 차동 아날로그 신호들(OP와 ON), 예컨대 차동 음성 중간 주파수 신호들로 변환할 수 있다.
주파수 합성기(frequency synthesizer)의 일 예인 분수-N(여기서, N은 양의 정수) 위상 동기 루프(34)는 소스 클락 신호(CLK_IN)를 입력 클락 신호로서 수신하고 PLL 클락 신호를 발생할 수 있다. 분수-N 위상 동기 루프(34)는 락-업 시간 (lock-up time)을 감축시킬 수 있을 뿐만 아니라 위상 노이즈(phase noise)를 감소시킬 수 있다.
제1선택기(36)는 제1선택 신호(SEL1)에 응답하여 소스 클락 신호(CLK_IN)와 분수-N 위상 동기 루프(34)의 출력 클락 신호 중에서 어느 하나를 샘플링 클락 신호(ADCCLK)로서 ADC(38)로 출력한다. 예컨대, 제1선택 신호(SEL1)가 제1레벨(예컨대, 로우 레벨)일 때 제1선택기(36)는 소스 클락 신호(CLK_IN)를 출력하고 제1선택 신호(SEL1)가 제2레벨(예컨대, 하이 레벨)일 때 제1선택기(36)는 분수-N 위상 동기 루프(34)의 출력 클락 신호를 출력할 수 있다.
ADC(38)는 제1선택기(36)로부터 출력된 샘플링 클락 신호(ADCCLK)에 응답하여 차동 아날로그 신호들(OP와 ON)을 M(M은 자연수)-비트 디지털 코드(AFE_OUT)로 변환한다. 샘플링 클락 신호(ADCCLK)는 복조기(40)의 동작 클락 신호로서 제공될 수 있다.
도 3은 도 2에 도시된 싱글-차동 변환기의 블록도를 나타낸다.
도 2와 도 3을 참조하면, 싱글-차동 변환기(32)는 DC 전압 발생기(32-1), 프로그래머블 이득 증폭기(programable gain amplifier(PGA); 32-2), 제1멀티플렉서 (32-3), 및 제2멀티플렉서(32-4)를 포함한다.
DC 신호 발생기(32-1)는 싱글-엔디드 음성 중간 주파수 신호(SIF_IN)에 DC 레벨을 설정하고 DC 레벨이 설정된 차동 음성 중간 주파수 신호들(IDAP와 IDAN)을 출력한다.
PGA(32-2)는 DC 레벨이 설정된 차동 음성 중간 주파수 신호들(IDAP와 IDAN) 각각의 이득(gain)을 조절(예컨대, 증가 또는 감쇄)하여 차동 아날로그 신호들, 즉 차동 음성 중간 주파수 신호들(AP와 AN)을 출력한다.
DC 신호 발생기(32-1)에서 생성된 DC 레벨이 설정된 차동 음성 중간 주파수 신호들(IDAP와 IDAN) 중에서 어느 하나(IDAP)는 제1멀티플렉서(32-3)로 공급되고 DC 레벨이 설정된 차동 음성 중간 주파수 신호들(IDAP와 IDAN) 중에서 다른 하나 (IDAN)는 제2멀티플렉서(32-4)로 공급된다.
각 멀티플렉서(32-3과 32-4)는 선택 신호(SEL3)에 응답하여 DC 신호 발생기 (32-1)의 출력 신호(IDAP와 IDAN) 또는 PGA(32-2)의 출력 신호(AP와 AN)를 출력할 수 있다.
도 3에서는 DC 레벨이 설정된 차동 음성 중간 주파수 신호들(IDAP와 IDAN) 각각이 멀티플렉서들(32-3와 32-4) 각각의 입력 단자로 공급되는 실시 예가 도시되어 있으나, 실시 예에 따라 DC 레벨이 설정된 차동 음성 중간 주파수 신호들(IDAP와 IDAN) 각각이 멀티플렉서들(32-3와 32-4) 각각의 입력 단자로 공급되지 않을 수도 있다.
즉, 싱글-차동 변환기(32)가 DC 신호 발생기(32-1)와 PGA(32-2)만을 포함할 때, PGA(32-2)의 출력 신호들(AP와 AN)이 직접 ADC(38)로 공급될 수 있다.
도 4는 본 발명의 다른 실시 예에 따른 디지털 TV 시스템의 개략적인 블록도를 나타낸다.
도 4에 도시된 DTV 시스템(10a)은 도 1에 도시된 DTV 시스템(10)의 다른 예로서, 튜너(20), AFE(30a), 복조기(40a), 및 디코더(50)를 포함할 수 있다.
AFE(30a)는 샘플링 클락 신호(ADCCLK) 이외에 복수의 시스템 클락 신호들 (SysCLK0, SysCLK1, 및 SysCLK2)를 더 발생할 수 있다.
샘플링 클락 신호(ADCCLK)와 복수의 시스템 클락 신호들(SysCLK0, SysCLK1, 및 SysCLK2) 각각의 사이에는 도 6에 도시된 바와 같이 스큐(skew)가 존재하지 않는다. 예컨대, 샘플링 클락 신호(ADCCLK)의 상승 에지(또는 하강 에지)와 복수의 시스템 클락 신호들(SysCLK0, SysCLK1, 및 SysCLK2) 각각의 상승 에지(또는 하강 에지)는 시간적으로 정렬(align)된다. 이를 샘플링 클락 신호(ADCCLK)와 복수의 시스템 클락 신호들(SysCLK0, SysCLK1, 및 SysCLK2) 각각이 서로 동기되었다고 표현할 수 있다.
복조기(40a)는 복수의 시스템 클락 신호들(SysCLK0, SysCLK1, 및 SysCLK2)과 샘플링 클락 신호(ADCCLK) 중에서 적어도 하나를 이용하여 디지털 코드(AFE_OUT)를 복조할 수 있다.
도 5는 도 4에 도시된 아날로그 프론트 엔드의 블록도를 나타낸다.
도 4와 도 5를 참조하면, AFE(30a)는 싱글-차동 변환기(32), 분수-N 위상 동기 루프(34), 제1선택기(34), ADC(38) 이외에 디스큐 주파수 분주기(deskew ㄹfrequency divider; 37), 및 제2선택기(39)를 더 포함한다.
싱글-차동 변환기(32)는 튜너(20)로부터 출력된 싱글-엔디드 음성 중간 주파수 신호(SIF_IN)를 차동 아날로그 신호들(OP와 ON), 예컨대 차동 음성 중간 주파수 신호들로 변환할 수 있다.
분수-N 위상 동기 루프(34)는 소스 클락 신호(CLK_IN)를 입력 클락 신호로서 수신하고 PLL 클락 신호를 발생할 수 있다.
제1선택기(36)는 제1선택 신호(SEL1)에 응답하여 소스 클락 신호(CLK_IN)와 분수-N 위상 동기 루프(34)의 출력 클락 신호 중에서 어느 하나를 출력한다.
디스큐 주파수 분주기(37)는 제1선택기(36)로부터 출력된 클락 신호(DCLK)를 이용하여 도 6에 도시된 바와 같이 스큐가 없는 복수의 시스템 클락 신호들 (SysCLK0, SysCLK1, 및 SysCLK2)을 발생한다. 이때 복수의 시스템 클락 신호들 (SysCLK0, SysCLK1, 및 SysCLK2) 각각의 주파수는 서로 다르다.
디스큐 주파수 분주기(37)는 제1주파수 분주기(37-1)와 제2주파수 분주기 (37-2)를 포함한다. 제1주파수 분주기(37-1)는 제1선택기(36)의 출력 클락 신호 (DCLK)의 주파수를 제1분주비(N1)로 분주하고 제1시스템 클락 신호(SysCLK0)를 발생한다. 제2주파수 분주기(37-2)는 제1주파수 분주기(37-2)의 출력 클락 신호의 주파수를 제2분주비(N2)로 분주한다.
제1분주비(N1)는 자연수로서 외부로부터 입력된 제1코드(CODE1)에 따라 조절될 수 있고, 제2분주비(N2)는 자연수로서 상기 외부로부터 입력된 제2코드(CODE2)에 따라 조절될 수 있다.
디스큐 주파수 분주기(37)는 제3주파수 분주기(37-3)와 제4주파수 분주기 (37-4)를 더 포함할 수 있다. 제3주파수 분주기(37-3)는 제1선택기(36)의 출력 클락 신호(DCLK)의 주파수를 제3분주비(N3)로 분주하고 분주된 주파수를 갖는 제2시스템 클락 신호(SysCLK1)를 발생할 수 있다. 제4주파수 분주기(37-4)는 제1선택기 (36)의 출력 클락 신호(DCLK)의 주파수를 제4분주비(N4)로 분주하고 분주된 주파수를 갖는 제3시스템 클락 신호(SysCLK2)를 발생한다.
제3분주비(N3)는 자연수로서 외부로부터 입력된 제3코드(CODE3)에 따라 조절될 수 있고, 제4분주비(N4)는 자연수로서 상기 외부로부터 입력된 제4코드(CODE4)에 따라 조절될 수 있다. 각 분주비(N1, N2, N3, 및 N4)는 리셋 신호(RST)에 따라 리셋 또는 초기화될 수 있다.
도 5에서는 설명의 편의를 위하여 3개의 시스템 클락 신호들(SysCLK0, SysCLK1, 및 SysCLK2)을 발생하는 디스큐 주파수 분주기(37)가 도시되었으나, 실시 예에 따라 디스큐 주파수 분주기(37)는 각각이 제1선택기(36)의 출력 클락 신호 (DCLK)의 주파수를 서로 다른 분주비로 분주할 수 있는 다수의 주파수 분주기들을 더 포함할 수 있다.
제2선택기(39)는, 제2선택 신호(SEL2)에 응답하여, 제1선택기(36)로부터 출력된 클락 신호(DCLK) 또는 제2주파수 분주기(37-2)로부터 출력된 클락 신호를 샘플링 클락 신호(ADCCLK)로서 출력할 수 있다. 제2선택 신호(SEL2)는 1-비트 또는 그 이상의 비트를 포함할 수 있다.
따라서 ADC(38)는 제2선택기(39)로부터 출력된 샘플링 클락 신호(ADCCLK)에 응답하여 차동 아날로그 신호들(OP와 ON)을 M-비트 디지털 코드(AFE_OUT)로 변환할 수 있다.
복조기(40a)는 AFE(30a)로부터 출력된 복수의 클락 신호들(ADCCLK, SysCLK0, SysCLK1, 및 SysCLK2) 중에서 적어도 하나를 이용하여 디지털 코드(AFE_OUT)를 복조할 수 있다. 실시 예에 따라 AFE(30a)로부터 출력된 복수의 클락 신호들(ADCCLK, SysCLK0, SysCLK1, 및 SysCLK2) 중에서 적어도 하나는 디코더(50)의 동작 클락 신호로서 사용되거나 또는 DTV 시스템(10A)에 구현된 내부 회로(미도시)의 동작 클락 신호로서 사용될 수 있다.
도 6은 도 5에 도시된 복수의 시스템 클락 신호들의 파형도를 나타낸다. 도 6에 예시적으로 도시된 바와 같이, 제1분주비(N1)는 2이고, 제3분주비(N3)는 3이고, 제4분주비(N4)는 1024일 수 있다.
실시 예에 따라, 각 주파수 분주기(37-1~37-4)는 각각이 서로 다른 주파수 분주비를 갖는 복수의 서브 주파수 분주기들을 포함할 수 있다. 이때 상기 복수의 서브 주파수 분주기들 각각의 출력 신호는 각 코드(CODE1~CODE4)에 따라 선택적으로 출력될 수 있다.
도 7은 도 4에 도시된 디지털 TV 시스템의 동작을 설명하기 위한 플로우차트이다. 도 1부터 도 7을 참조하여 디지털 TV 시스템(10 또는 10a)의 동작을 설명하면 다음과 같다.
분수 N-위상 동기 루프(34)는 소스 클락 신호(CLK_IN)를 이용하여 PLL 클락 신호를 발생한다(S10).
제1선택기(36)는 제1선택 신호(SEL1)에 응답하여 소스 클락 신호(CLK_IN)와 상기 PLL 클락 신호 중에서 어느 하나의 클락 신호를 선택적으로 출력한다(S20). 도 2에 도시된 바와 같이, 제1선택기(36)로부터 출력된 클락 신호(DCLK)는 ADC(38)의 샘플링 클락 신호(ADCCLK)로서 사용될 수 있다.
디스큐 주파수 분주기(37)는 제1선택기(36)로부터 출력된 클락 신호(DCLK)를 이용하여 도 6에 도시된 바와 같이 각각의 사이에 스큐가 없는 다수의 시스템 클락 신호들, 예컨대 디스큐 클락 신호들(SysCLK0, SysCLK1, 및 SysCLK2)을 생성한다 (S30).
디스큐 클락 신호들(SysCLK0, SysCLK1, 및 SysCLK2) 각각의 상승 에지(또는 하강 에지)와 제1선택기(36)로부터 출력된 클락 신호(DCLK)의 상승 에지(또는 하강 에지)는 시간적으로 정렬된다. 따라서 디스큐 클락 신호들(SysCLK0, SysCLK1, 및 SysCLK2) 각각과 제1선택기(36)로부터 출력된 클락 신호(DCLK) 사이에는 스큐가 존재하지 않는다.
제2선택기(39)는, 제2선택 신호(SEL2)에 응답하여, 제1선택기(36)로부터 출력된 클락 신호(DCLK) 또는 제1주파수 분주기(37-2)의 클락 신호를 샘플링 클락 신호(ADCCLK)로서 출력한다(S40).
ADC(38)는 샘플링 클락 신호(ADCCLK)를 이용하여 차동 아날로그 신호들(OP와 ON)을 M-비트 디지털 코드(AFE_OUT)로 변환한다(S50).
복조기(40 또는 40a)는 AFE(30 또는 30a)로부터 출력된 클락 신호(ADCCLK, SysCLK0, SysCLK1, 및 SysCLK2) 중에서 적어도 하나를 이용하여 M-비트 디지털 코드(AFE_OUT)를 복조한다(S60).
도 2를 참조하여 상술한 바와 같이 분수-N 위상 동기 루프(34), 제1선택기 (36), 및 ADC(38)를 포함하는 신호 처리 회로는 샘플링 클락 신호(ADCCLK)를 이용하여 아날로그 차동 신호들을 디지털 코드로 변환할 수 있는 모든 신호 처리 회로에 적용될 수 있다. 이때 상기 신호 처리 회로에 포함된 복조기는 샘플링 클락 신호(ADCCLK)를 이용하여 ADC(38)로부터 출력된 상기 디지털 코드를 복조할 수 있다.
또한, 도 5를 참조하며 상술한 바와 같이 분수-N 위상 동기 루프(34), 디스큐 주파수 분주기(37), 다수의 선택기들(36과 39), 및 ADC(38)를 포함하는 신호 처리 회로는 샘플링 클락 신호(ADCCLK)를 이용하여 아날로그 차동 신호들을 디지털 코드로 변환할 수 있는 모든 신호 처리 회로에 적용될 수 있다.
이때 상기 신호 처리 회로에 포함된 복조기는 샘플링 클락 신호(ADCCLK)와 디스큐 주파수 분주기(37)로부터 출력된 클락 신호들(SysCLK0, SysCLK1, 및 SysCLK2) 중에서 적어도 하나를 이용하여 ADC(38)로부터 출력된 상기 디지털 코드를 복조할 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10, 10a: 디지털 TV 시스템
20: 튜너
30, 30a: 아날로그 프론트 엔드(ANALOG FRONT END)
32: 싱글-차동 변환기
34: 분수-N 위상 동기 루프(fractional-N phase locked loop)
37: 디스큐 주파수 분주기
38: 아날로그-디지털 변환기
40, 40a: 복조기
50: 디코더

Claims (20)

  1. 샘플링 클락 신호에 응답하여 차동 아날로그 신호들을 디지털 코드로 변환하기 위한 아날로그-디지털 변환기;
    클락 신호를 입력 클락 신호로서 수신하는 분수(fractional)-N 위상 동기 루프;
    제1선택 신호에 응답하여 상기 클락 신호와 상기 분수-N 위상 동기 루프의 출력 클락 신호 중에서 어느 하나를 상기 샘플링 클락 신호로서 출력하기 위한 제1선택기;
    상기 제1선택기의 출력 클락 신호의 주파수를 제1분주비로 분주하기 위한 제1주파수 분주기;
    상기 제1주파수 분주기의 출력 클락 신호의 주파수를 제2분주비로 분주하기 위한 제2주파수 분주기; 및
    제2선택 신호에 응답하여 상기 제1선택기의 상기 출력 클락 신호와 상기 제2주파수 분주기의 출력 클락 신호 중에서 어느 하나를 상기 샘플링 클락 신호로서 출력하기 위한 제2선택기를 포함하는 신호 처리 회로.
  2. 제1항에 있어서, 상기 신호 처리 회로는,
    상기 샘플링 클락 신호에 응답하여 상기 디지털 코드를 복조하기 위한 복조기를 더 포함하는 신호 처리 회로.
  3. 삭제
  4. 제1항에 있어서,
    상기 신호 처리 회로는 디지털 TV의 아날로그 프론트 엔드(analog front end)인 신호 처리 회로.
  5. 제1항에 있어서, 상기 신호 처리 회로는,
    상기 제2선택기로부터 출력된 상기 샘플링 클락 신호와 상기 제1주파수 분주기의 상기 출력 클락 신호 중에서 적어도 하나를 이용하여 상기 디지털 코드를 복조하기 위한 복조기를 더 포함하는 신호 처리 회로.
  6. 제1항에 있어서,
    상기 제2선택기로부터 출력된 상기 샘플링 클락 신호와 상기 제1주파수 분주기의 상기 출력 클락 신호는 서로 동기된 신호 처리 회로.
  7. 제1항에 있어서, 상기 신호 처리 회로는,
    상기 제1선택기의 상기 출력 클락의 주파수를 제3분주비로 분주하기 위한 제3주파수 분주기; 및
    상기 제2선택기로부터 출력된 상기 샘플링 클락 신호, 상기 제1주파수 분주기의 상기 출력 클락 신호, 및 상기 제3주파수 분주기의 출력 클락 신호 중에서 적어도 하나를 이용하여 상기 디지털 코드를 복조하기 위한 복조기를 더 포함하는 신호 처리 회로.
  8. 제7항에 있어서,
    상기 샘플링 클락 신호와 상기 제3주파수 분주기의 출력 클락 신호는 서로 동기된 신호 처리 회로.
  9. 제1항에 있어서, 상기 신호 처리 회로는,
    싱글-엔디드 음성 중간 주파수 신호를 상기 차동 아날로그 신호들로 변환하기 위한 싱글-차동 변환기를 더 포함하는 신호 처리 회로.
  10. 제9항에 있어서, 상기 싱글-차동 변환기는,
    상기 싱글-엔디드 음성 중간 주파수 신호에 DC 레벨을 설정하고 DC 레벨이 설정된 차동 음성 중간 주파수 신호들을 출력하기 위한 DC 신호 발생기; 및
    상기 DC 레벨이 설정된 차동 음성 중간 주파수 신호들 각각의 이득을 조절하여 상기 차동 아날로그 신호들을 발생하기 위한 프로그램머블 이득 증폭기를 포함하는 신호 처리 회로.
  11. 샘플링 클락 신호에 따라 차동 아날로그 신호들을 디지털 코드로 변환하는 아날로그 프론트 엔드; 및
    상기 디지털 코드를 복조하는 복조기를 포함하며,
    상기 아날로그 프론트 엔드는,
    상기 샘플링 클락 신호에 응답하여 상기 차동 아날로그 신호들을 상기 디지털 코드로 변환하기 위한 아날로그-디지털 변환기;
    클락 신호를 입력 클락 신호로서 수신하는 분수-N 위상 동기 루프;
    제1선택 신호에 응답하여 상기 클락 신호와 상기 분수-N 위상 동기 루프의 출력 클락 신호 중에서 어느 하나를 상기 샘플링 클락 신호로서 출력하기 위한 제1선택기;
    상기 제1선택기의 출력 클락 신호의 주파수를 제1분주비로 분주하기 위한 제1주파수 분주기;
    상기 제1주파수 분주기의 출력 클락 신호의 주파수를 제2분주비로 분주하기 위한 제2주파수 분주기; 및
    제2선택 신호에 응답하여 상기 제1선택기의 상기 출력 클락 신호와 상기 제2주파수 분주기의 출력 클락 신호 중에서 어느 하나를 상기 샘플링 클락 신호로서 출력하기 위한 제2선택기를 포함하고,
    상기 복조기는 상기 샘플링 클락 신호와 상기 제1주파수 분주기의 출력 클락 신호 중에서 적어도 하나를 이용하여 상기 디지털 코드를 복조하는 디지털 TV 시스템.
  12. 제11항에 있어서, 상기 디지털 TV 시스템은,
    RF(radio frequency) 신호들로부터 싱글-엔디드 음성 중간 주파수 신호를 발생하는 튜너를 더 포함하며,
    상기 아날로그 프론트 앤드는,
    상기 싱글-엔디드 음성 중간 주파수 신호를 상기 차동 아날로그 신호들로 변환하는 싱글-차동 변환기를 포함하는 디지털 TV 시스템.
  13. 삭제
  14. 제11항에 있어서,
    상기 제1주파수 분주기는 상기 제1선택기의 상기 출력 클락 신호에 동기된 제1클락 신호를 생성하고,
    상기 제2주파수 분주기는 상기 제1클락 신호에 동기된 제2클락 신호를 생성하는 디지털 TV 시스템.
  15. 제11항에 있어서,
    상기 제1분주비는 제1코드에 따라 조절되고 상기 제2분주비는 제2코드에 따라 조절되는 디지털 TV 시스템.
  16. 제11항에 있어서, 상기 아날로그 프론트 엔드는,
    상기 제1선택기의 출력 클락 신호의 주파수를 제1분주비로 분주하기 위한 제1주파수 분주기;
    상기 제1주파수 분주기의 출력 클락 신호의 주파수를 제2분주비로 분주하기 위한 제2주파수 분주기;
    상기 제1선택기의 상기 출력 클락의 주파수를 제3분주비로 분주하기 위한 제3주파수 분주기; 및
    제2선택 신호에 응답하여 상기 제1선택기로부터 출력된 클락 신호 또는 상기 제2주파수 분주기의 출력 클락 신호를 상기 샘플링 클락 신호로서 출력하기 위한 제2선택기를 더 포함하고,
    상기 복조기는 상기 샘플링 클락 신호, 상기 제1주파수 분주기의 상기 출력 클락 신호, 및 상기 제3주파수 분주기의 출력 클락 신호 중에서 적어도 하나를 이용하여 상기 디지털 코드를 복조하는 디지털 TV 시스템.
  17. 제16항에 있어서,
    상기 제1주파수 분주기, 상기 제2주파수 분주기, 및 상기 제3주파수 분주기 각각은 상기 제1선택기의 상기 출력 클락 신호에 동기된 클락 신호를 생성하는 디지털 TV 시스템.
  18. 클락 신호를 입력 클락 신호로서 수신하는 분수 N-위상 동기 루프를 이용하여 PLL 클락 신호를 발생하는 단계;
    상기 클락 신호와 상기 PLL 클락 신호 중에서 어느 하나의 클락 신호를 선택적으로 출력하는 단계;
    상기 어느 하나의 클락 신호를 이용하여, 각각이 상기 어느 하나의 클락 신호와 동기되고 서로 다른 주파수를 갖는 다수의 클락 신호들을 생성하는 단계;
    상기 어느 하나의 클락 신호 또는 상기 다수의 클락 신호들 중에서 어느 하나를 샘플링 클락 신호로서 출력하는 단계; 및
    상기 샘플링 클락 신호를 이용하여 차동 아날로그 신호들을 디지털 코드로 변환하는 단계를 포함하는 디지털 TV 시스템의 신호 처리 방법.
  19. 제18항에 있어서,
    상기 다수의 클락 신호들과 상기 샘플링 클락 신호 중에서 적어도 하나를 이용하여 상기 디지털 코드를 복조하는 단계를 더 포함하는 디지털 TV 시스템의 신호 처리 방법.
  20. 제18항에 있어서,
    싱글 엔디드 음성 중간 주파수 신호를 상기 차동 아날로그 신호들로 변환하는 단계를 더 포함하는 디지털 TV 시스템의 신호 처리 방법.
KR1020110037516A 2011-04-21 2011-04-21 신호 처리 회로, 이의 동작 방법, 및 상기 신호 처리 회로를 포함하는 디지털 ｔｖ 시스템 KR101694949B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020110037516A KR101694949B1 (ko) 2011-04-21 2011-04-21 신호 처리 회로, 이의 동작 방법, 및 상기 신호 처리 회로를 포함하는 디지털 ｔｖ 시스템
US13/450,035 US8730402B2 (en) 2011-04-21 2012-04-18 Analog front end for DTV, DTV system having the same, and operation methods thereof
JP2012094964A JP6192259B2 (ja) 2011-04-21 2012-04-18 Ｄｔｖのアナログフロントエンド、それを含むデジタルｔｖシステム、及びこれらの動作方法
US14/281,016 US9172988B2 (en) 2011-04-21 2014-05-19 Analog front end for DTV, DTV system having the same, and operation methods thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110037516A KR101694949B1 (ko) 2011-04-21 2011-04-21 신호 처리 회로, 이의 동작 방법, 및 상기 신호 처리 회로를 포함하는 디지털 ｔｖ 시스템

Publications (2)

Publication Number Publication Date
KR20120119535A KR20120119535A (ko) 2012-10-31
KR101694949B1 true KR101694949B1 (ko) 2017-01-11

Family

ID=47286761

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110037516A KR101694949B1 (ko) 2011-04-21 2011-04-21 신호 처리 회로, 이의 동작 방법, 및 상기 신호 처리 회로를 포함하는 디지털 ｔｖ 시스템

Country Status (1)

Country Link
KR (1) KR101694949B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5337091A (en) * 1993-07-01 1994-08-09 Samsung Electronics Co., Ltd. Video IF amplifier with auxiliary IF amplifier for intercarrier sound & AFT
JPH07181943A (ja) * 1993-12-22 1995-07-21 Matsushita Electric Ind Co Ltd 画像表示装置
US7076233B2 (en) * 2003-03-28 2006-07-11 Sandbridge Technologies, Inc. AM receiver and demodulator

Also Published As

Publication number Publication date
KR20120119535A (ko) 2012-10-31

Similar Documents

Publication Publication Date Title
KR101977016B1 (ko) 방송 수신 시스템의 프론트 엔드 집적회로, 이를 포함하는 방송 수신 시스템, 및 이의 동작 방법
US8644427B2 (en) Radio frequency receiver with dual band reception and dual ADC
KR101110746B1 (ko) Ｆｆｔ 기반의 멀티채널 비디오 수신기
US7929062B2 (en) Channel scanning method of digital broadcast receiver having a plurality of tuners
US20120026407A1 (en) System and Method for Configurable Multi-standard Receiver
US7692726B1 (en) Video decoder with integrated audio IF demodulation
US8724034B2 (en) Apparatuses and methods for scanning television channels
US9172988B2 (en) Analog front end for DTV, DTV system having the same, and operation methods thereof
KR101694949B1 (ko) 신호 처리 회로, 이의 동작 방법, 및 상기 신호 처리 회로를 포함하는 디지털 ｔｖ 시스템
US20070242158A1 (en) Apparatus and Method for Processing Signals in a Multi-Channel Receiver
KR101789493B1 (ko) Ｄｔｖ의 아날로그 프론트 엔드, 이를 포함하는 디지털 ｔｖ 시스템, 및 이들의 동작 방법
KR100845470B1 (ko) 듀얼 튜너
EP2208343B1 (en) Tuner and broadcast receiver having the same
US8897732B2 (en) Broadcast receiving apparatus and broadcast receiving method
KR101994926B1 (ko) 듀얼 튜너
KR101331663B1 (ko) 아날로그 및 디지털 위성파 겸용 튜너
KR100568316B1 (ko) Ｏｏｂ 튜너를 갖는 통합형 수신 시스템
US8405781B2 (en) Analog television receiver for processing intermediate frequency TV signal
KR100867712B1 (ko) 엔티에스씨 및 브이에스비 겸용 튜너
CN105429935A (zh) 广播信号接收系统
KR20050045342A (ko) 디지털 방송 및 아날로그 방송을 동시에 수신할 수 있는장치
KR20080100954A (ko) 디브이디용 아날로그/디지털 복합 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 4