KR101687570B1 - Offset cancellation apparatus using if amplifier and integrator - Google Patents
Offset cancellation apparatus using if amplifier and integrator Download PDFInfo
- Publication number
- KR101687570B1 KR101687570B1 KR1020160096918A KR20160096918A KR101687570B1 KR 101687570 B1 KR101687570 B1 KR 101687570B1 KR 1020160096918 A KR1020160096918 A KR 1020160096918A KR 20160096918 A KR20160096918 A KR 20160096918A KR 101687570 B1 KR101687570 B1 KR 101687570B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- offset
- amplifier
- integrator
- output signal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
- G01S7/28—Details of pulse systems
- G01S7/285—Receivers
- G01S7/292—Extracting wanted echo-signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
Abstract
Description
본 발명은 중간주파수 증폭기와 적분기를 이용한 오프셋 제거 장치에 관한 것으로서, 보다 상세하게는 펄스형 입력 신호인 중간주파수 신호를 증폭하는 과정에서 발생하는 오프셋 성분을 제거하기 위한 오프셋 제거 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an offset elimination apparatus using an intermediate frequency amplifier and an integrator, and more particularly, to an offset elimination apparatus for eliminating an offset component generated in a process of amplifying an intermediate frequency signal as a pulse type input signal.
레이더를 이용한 모션 감지센서는 사용하는 전파에 따라 연속파 레이더와 펄스파 레이더로 구분되고, 도플러 편이(Doppler shift)를 이용하여 대상물의 모션과 속도를 측정할 수 있고, 대상물 간의 거리도 측정할 수 있다.The motion detection sensor using radar is divided into a continuous wave radar and a pulse wave radar according to the radio wave to be used. The Doppler shift can be used to measure the motion and speed of the object, and the distance between the objects can be measured .
연속파 레이더는 거리를 측정하기 위해 별도의 주파수 변조 기능이 필요하고, 연속적으로 수신되는 수신 신호를 처리해야 하므로, 시스템 사이즈가 크고, 구조적으로 복잡해지는 문제점이 있다.Since the continuous wave radar requires a separate frequency modulation function to measure the distance and processes the received signal continuously received, there is a problem that the system size is large and the structure becomes complicated.
펄스파 레이더 또는 펄스 도플러 레이더는 일순간 펄스를 방사하기 때문에 움직이는 대상물의 거리를 측정할 수 있고, 시스템 사이즈가 작으며, 구조도 간결하다.Pulse-wave radar or pulsed Doppler radar emits pulses for an instant, so you can measure the distance of a moving object, the system size is small, and the structure is simple.
펄스 도플러 레이더는 혼합기를 이용하여 송신 주파수와 수신 주파수 차이인 중간주파수 신호를 검출하며 이를 IF(intermediate frequency) 증폭기로 증폭한다. The pulse Doppler radar uses a mixer to detect an intermediate frequency signal, which is the difference between the transmission frequency and the reception frequency, and amplifies it with an IF (intermediate frequency) amplifier.
IF 증폭기는 통상적으로 50dB 이상으로 입력 신호를 증폭하지만, 입력 신호뿐만 아니라 입력에 의해 발생하는 오프셋 전압까지 같이 증폭하는 문제점이 있다. 예를 들어, MOSFET로 구성되는 IF 증폭기는 입력에 약 ±10mV 정도의 오프셋이 발생하므로, 이득이 60dB(1000배)이면 오프셋에 의한 전압이 약 10V가 되어 출력이 high나 low 상태로 고착되어 원하는 AC 신호를 증폭하지 못하는 문제점이 있다.The IF amplifier typically amplifies the input signal by more than 50 dB, but has the problem of amplifying not only the input signal but also the offset voltage generated by the input. For example, an IF amplifier composed of a MOSFET generates an offset of about ± 10 mV at its input, so if the gain is 60 dB (1000 times), the voltage due to the offset becomes about 10 V, There is a problem that the AC signal can not be amplified.
오프셋 제거방법은 고역필터(HPF)를 사용하는 방법, AC 커플링 방법, DC 오프셋 피드백 방법 또는 디지털 신호처리를 이용한 방법 등이 사용될 수 있다. The offset removing method may be a method using a high-pass filter (HPF), an AC coupling method, a DC offset feedback method, or a method using digital signal processing.
도 1은 종래의 오프셋 제거 방법으로 출력에서 DC 성분만을 입력으로 피드백하여 오프셋을 상쇄시키는 방식이나, 피드백되는 입력 소자에서도 오프셋이 발생할 수 있어 수 mV의 오프셋이 출력에 남아 있는 문제점이 있다. 이때, IF 증폭기 후단에 적분기를 사용할 경우 잔류 오프셋 신호가 함께 적분이 되어 입력 신호의 크기를 왜곡시켜 신호 크기의 판단에 오류를 초래할 수 있다.FIG. 1 illustrates a conventional offset elimination method in which only the DC component is fed back to the input to cancel the offset, but an offset may occur in the feedback input device, and an offset of several mV remains in the output. At this time, if an integrator is used at the end of the IF amplifier, the residual offset signal is integrated together to distort the magnitude of the input signal, which may lead to errors in signal size determination.
레이더의 수신부에 들어오는 입력 신호가 수 uV 정도로 매우 작기 때문에 IF 증폭기로 입력 신호를 증폭해야 하고, 수 V 레벨로 얻기 위해 약 106 정도로 증폭해야 한다. 그러나, 입력 신호를 수 V 레벨로 증폭하면 IF 증폭기는 기생 소자 등 원하지 않는 경로를 통하여 출력 신호가 입력에 피드백되어 발진을 일으키는 문제점이 있다.Since the input signal to the receiver of the radar is very small, about several uV, the input signal must be amplified by the IF amplifier and amplified to about 10 6 in order to obtain several V levels. However, when the input signal is amplified to several V levels, the IF amplifier has a problem that the output signal is fed back to the input through an undesired path such as a parasitic element, causing oscillation.
발진을 방지하기 위한 방법은 2단계로 증폭도를 분담하는 것으로 IF 증폭기에서 입력 신호를 103 정도로 증폭하고, 주파수를 바꾸어 추가로 103 정도를 증폭하는 방법인데, 추가의 혼합기(mixer)와 대역통과 필터(BPF)가 필요하여 소비전력의 증가와 하드웨어가 복잡해지는 문제점이 있다.In order to prevent the oscillation, the amplification is divided into two stages. That is, the IF amplifier amplifies the input signal to about 10 3 , and the frequency is further changed to amplify about 10 3. The additional mixer and bandpass A filter (BPF) is required to increase the power consumption and complicate the hardware.
특허문헌 1은 개선된 신호대잡음비(SNR) 특성을 갖는 레이더 장치에 관한 것으로서, 연속파 레이더(FMCW)에서 혼합기에 인가되는 주파수를 오프셋 주파수에 따라 상향 변조시켜 수신 신호와 혼합하여 비트 주파수를 FM-AM 변환에 따라 발생하는 잡음과 분리하는 방법이나 상기 문제점을 그대로 가지고 있다.Patent Document 1 relates to a radar apparatus having improved SNR characteristics. In the radar apparatus, a frequency applied to a mixer in a continuous wave radar (FMCW) is up-modulated according to an offset frequency and mixed with a received signal, A method of separating noise from a noise caused by the conversion, or the above problems.
본 발명은 상기의 문제점을 해결하고자 IF 증폭기와 적분기를 사용한 간단한 하드웨어 구성으로 전력소모를 줄이고 SNR을 향상시키는 오프셋 제거 장치를 제공하고자 한다.SUMMARY OF THE INVENTION In order to solve the above problems, the present invention provides an offset elimination device for reducing power consumption and improving SNR by using a simple hardware configuration using an IF amplifier and an integrator.
상기의 해결하는 과제를 위한 본 발명에 따른 중간주파수 증폭기와 적분기를 이용한 오프셋 제거 장치는, 혼합기의 중간주파수(IF) 신호를 입력받아 제1 출력단에 제1 출력 신호로 증폭하는 IF 증폭기; 상기 제1 출력 신호의 직류 성분을 피드백하여 IF 증폭기의 피드백 입력단에 입력하여 직류 성분을 상쇄하는 제1 오프셋 제거부 및 제1 출력 신호를 적분하여 제2 출력 신호로 증폭하는 적분기를 포함하여, 상기 IF 증폭기와 적분기가 증폭도를 각각 분담하여 IF 증폭기의 발진을 방지하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided an apparatus for removing an offset using an intermediate frequency amplifier and an integrator, comprising: an IF amplifier for receiving an intermediate frequency (IF) signal of a mixer and amplifying the IF signal to a first output terminal; And an integrator for integrating the first output signal and amplifying the first output signal into a second output signal, wherein the first offset canceling unit includes: a first offset canceling unit for canceling a direct current component by feeding a direct current component of the first output signal to a feedback input terminal of the IF amplifier; And the IF amplifier and the integrator each share the amplification degree to prevent oscillation of the IF amplifier.
상기 중간주파수 신호는 펄스형 입력 신호인 것을 특징으로 한다.And the intermediate frequency signal is a pulse type input signal.
상기 제1 오프셋 제거부는, 입력단과 접지 사이에 연결되는 제1 캐패시터 및 입력단과 제1 출력단 사이에 연결되는 제1 저항을 포함하는 것을 특징으로 한다.The first offset removing unit may include a first capacitor connected between an input terminal and ground, and a first resistor connected between the input terminal and the first output terminal.
상기 적분기는 연산증폭기를 사용하는 것을 특징으로 한다.The integrator is characterized by using an operational amplifier.
상기 제2 출력 신호의 직류 성분을 피드백하여 제1 출력 신호의 잔여 오프셋 성분을 상쇄하는 제2 오프셋 제거부를 더 포함하는 것을 특징으로 한다.And a second offset canceling unit for canceling a residual offset component of the first output signal by feeding back a direct current component of the second output signal.
상기 제2 오프셋 제거부는, 제2 출력 신호를 디지털 신호로 변환하는 AD 변환부; 상기 디지털 신호를 분석 처리하는 신호처리부 및 신호처리된 오프셋 신호를 아날로그 신호로 변환하여 적분기의 입력신호에 피드백하는 DA 변환부를 포함하는 것을 특징으로 한다.The second offset removing unit may include an A / D converting unit for converting the second output signal into a digital signal; A signal processing unit for analyzing the digital signal, and a DA converter for converting the signal-processed offset signal into an analog signal and feeding back the analog signal to an input signal of the integrator.
송신부가 소정의 펄스폭으로 power on하여 펄스를 송신하면, 상기 신호처리부는 펄스폭 내에서 오프셋 성분을 제거하기 위한 오프셋 제거 모드와 신호를 감지하기 위한 신호 감지 모드로 동작되는 것을 특징으로 한다.The signal processing unit is operated in an offset canceling mode for removing an offset component within a pulse width and in a signal sensing mode for sensing a signal when the transmitting unit is powered on with a predetermined pulse width and transmits a pulse.
오프셋 제거기간에는 오프셋 전압만 처리할 수 있도록 오프셋 제거 모드로 동작하고, 오프셋이 제거되면 신호감지 모드로 동작되는 것을 특징으로 한다.The offset canceling period is operated in the offset canceling mode so that only the offset voltage can be processed and the signal detecting mode is operated when the offset is removed.
상기 오프셋 제거 모드는 소정의 주기에 한 번씩 동작되어 전력 소모를 줄이는 것을 특징으로 한다.The offset canceling mode is operated once every predetermined period to reduce power consumption.
본 발명에 따른 오프셋 제거 장치는 IF 증폭기와 적분기로 구성하여 하드웨어가 간단하고, 전력 소비를 줄일 수 있다.The offset removing apparatus according to the present invention is composed of an IF amplifier and an integrator, so that hardware is simple and power consumption can be reduced.
또한, 본 발명에 의한 오프셋 제거 장치를 사용하면, 기존의 수십 mV의 오프셋을 1/10 이하의 수 mV로 줄일 수 있어 SNR을 향상시켜, 수 uV 이하의 신호를 간단히 검출할 수 있다.In addition, by using the offset removing apparatus according to the present invention, it is possible to reduce the offset of several tens mV to several mV of less than 1/10, thereby improving the SNR and detecting a signal of several uV or less simply.
도 1은 종래의 오프셋 제거 장치의 회로도.
도 2는 본 발명에 따른 오프셋 제거 장치의 회로도.
도 3은 본 발명의 다른 실시예에 따른 오프셋 제거 장치의 회로도.
도 4는 본 발명에 따른 수신부 동작 타이밍도.1 is a circuit diagram of a conventional offset removing apparatus.
2 is a circuit diagram of an offset removing apparatus according to the present invention;
3 is a circuit diagram of an offset removing apparatus according to another embodiment of the present invention.
4 is a timing chart of operation of the receiver according to the present invention.
이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings and accompanying drawings, but the present invention is not limited to or limited by the embodiments.
도 2는 본 발명의 일실시예에 따른 오프셋 제거 장치의 회로도를 도시한 것으로서, 오프셋 제거 장치(210)는 IF 증폭기(211), 제1 오프셋 제거부(212) 및 적분기를 포함한다.FIG. 2 illustrates a circuit diagram of an offset removal apparatus according to an embodiment of the present invention. The offset removal apparatus 210 includes an
IF 증폭기(211)는 입력단(Vin), 피드백 입력단(Vfb) 및 제1 출력단(Vo1)을 포함한다. IF 증폭기(211)는 중간주파수 신호를 증폭하여 제1 출력단으로 출력하여 베이스밴드부에 입력한다. 중간주파수 신호는 연속 신호가 아닌 펄스형 입력 신호인 것을 특징으로 한다.The
제1 오프셋 제거부(212)는 제1 출력 신호의 DC 성분을 IF 증폭기의 반전단자에 피드백하여 상쇄한다. 제1 오프셋 제거부(212)는 일종의 저역통과 필터(LPF)로 입력단과 접지 사이에 연결되는 제1 캐패시터(C1) 및 입력단과 제1 출력단 사이에 연결되는 제1 저항(R1)을 포함한다. The first offset canceler 212 feeds back the DC component of the first output signal to the inverting terminal of the IF amplifier to cancel it. The
제1 오프셋 제거부(212)를 통해 피드백된 DC 성분은 IF 증폭부 내부에 구성되어 있는 네거티브 피드백 회로에 의해 DC 오프셋 신호를 상쇄한다.The DC component fed back through the first
IF 증폭기(211)는 제1 출력 신호의 직류 성분을 이용하여 혼합기와 IF 증폭기에 의해 발생되는 오프셋 성분을 상쇄한다. IF 증폭기(211)는 발진을 방지하기 위하여 중간주파수 신호를 약 103 정도로 증폭한다. 그러나 IF 증폭기를 거친 후에도 IF 증폭기 이득이 유한함에 따라 약간의 오프셋이 출력에 남아 적분기에서 함께 증폭되어 신호의 오차를 일으킬 수 있다.The
적분기(213)는 제1 출력 신호(Vo1)를 적분하여 약 103 정도로 증폭하여 제2 출력 신호(Vo2)로 출력한다. 적분기는 연산증폭기(OP amp)나 Gm-cell로 구현할 수 있다.The
도 3은 본 발명의 다른 실시예에 따른 오프셋 제거 장치의 회로도를 도시한 것으로서, 오프셋 제거 장치(210)는 제2 오프셋 제거부(214)를 더 포함한다.FIG. 3 shows a circuit diagram of an offset removal apparatus according to another embodiment of the present invention. The offset removal apparatus 210 further includes a second
IF 증폭기(211)는 제1 오프셋 제거부(212)에 의해 중간주파수 신호 입력에 의해 발생되는 오프셋 성분을 상쇄하면서 중간주파수 신호를 제1 출력 신호로 증폭할 때 완전하게 오프셋이 제거되지 않아 SNR 특성을 저하시킬 수 있다.The
본 발명은 제1 오프셋 제거부(212) 및 제2 오프셋 제거부(214) 등 이중 오프셋 제거 구조를 제공하여 안정적으로 오프셋 성분을 제거할 수 있다.The present invention provides a double offset elimination structure such as the
제2 오프셋 제거부(214)는 제2 출력 신호(Vo2)의 직류 성분을 피드백하여 제1 출력 신호의 잔여 오프셋 성분을 상쇄한다.The second
제2 오프셋 제거부(214)는 제1 출력 신호의 잔여 오프셋 성분을 상쇄하기 위하여 제2 출력신호를 디지털 신호로 변환하는 AD 변환부(214a), 신호처리부(214b) 및 DA 변환부(214c)를 포함한다.The second
제2 오프셋 제거부의 AD 변환부(214a)는 제2 출력 신호를 디지털 신호로 변환하고, 신호처리부(214b)는 오프셋 신호의 해상도를 적절히 선택하여 DA 변환부(214c)를 통해 디지털 신호를 아날로그 신호로 변환하여 제1 출력신호(Vo1)에 더하여 적분기로 피드백되어 잔여 오프셋을 제거한다.The A /
신호처리부는 마이크로프로세서로 오프셋의 피드백할 뿐만 아니라 디지털 신호를 분석, 계산, 처리하여 원하는 정보를 출력한다. The signal processor not only feeds back the offset to the microprocessor but also analyzes, calculates and processes the digital signal to output desired information.
신호처리부는 제2 출력 신호에 오프셋이 생기면 DA 변환부에서 이를 검출한 후 신호처리부에서 이를 상쇄하는 방향으로 DAC의 입력 디지털값을 조절하여 제1 출력신호부에 DC 성분을 더하거나 빼서 제2 출력 신호의 오프셋을 제거한다.When an offset occurs in the second output signal, the signal processor detects the offset in the second output signal and adjusts the input digital value of the DAC in the direction of canceling it in the signal processor, thereby adding or subtracting the DC component to the first output signal, Lt; / RTI >
오프셋 제거 모드에서는 입력신호를 가하지 않기 때문에 오프셋 신호만 입력되며, 이때 적분기의 출력은 오프셋 신호만 증폭되어 나타나므로 이를 적분기 증폭도로 나누면 적분기 오프셋(IF 증폭기의 출력 오프셋) 전압이 되므로 DAC 출력을 상기 오프셋 전압에 해당하는 값으로 세팅하여 적분기 입력에 반전 입력하여 오프셋을 상쇄한다.In the offset canceling mode, only the offset signal is input because the input signal is not applied. At this time, the output of the integrator is amplified by only the offset signal, so that the output of the integrator is divided by the integrator gain to produce the integrator offset (output offset voltage of the IF amplifier) Set it to the value corresponding to the voltage and invert the input to the integrator to offset the offset.
도 4는 본 발명에 따른 레이더 장치의 동작 타이밍도를 도시한 것이다.4 is a timing chart of operation of the radar apparatus according to the present invention.
송신부(미도시)가 소정의 펄스폭(pulse duration)으로 power on하여 펄스를 송신하면, 수신부의 신호처리부는 펄스폭 내에서 오프셋 성분을 제거하기 위한 오프셋 제거 모드와 신호를 감지하기 위한 신호 감지 모드로 동작한다. 오프셋 제거기간에는 오프셋 전압만 처리할 수 있도록 오프셋 제거 모드로 동작하고, 오프셋이 제거되면 신호감지 모드로 동작한다.When the transmitting unit (not shown) powers on a predetermined pulse duration and transmits a pulse, the signal processing unit of the receiving unit includes an offset removing mode for removing an offset component within a pulse width, a signal detecting mode for detecting a signal, . The offset canceling period operates in the offset canceling mode so that only the offset voltage can be processed, and operates in the signal detecting mode when the offset is removed.
오프셋의 변화는 매 펄스 주기마다 크게 변하지 않으므로 수 주기에 한 번씩 오프셋 제거 모드를 동작시키면 되므로 저주파수 동작이 가능하여 ADC와 DAC의 부하를 줄일 수 있어 소비전력을 줄일 수 있다.Since the offset change does not change much in every pulse period, it is necessary to operate the offset canceling mode once every several cycles, so that the low frequency operation is possible, and the load of the ADC and the DAC can be reduced, thereby reducing power consumption.
따라서 본 발명에 의한 오프셋 제거 장치를 사용하면, 기존의 수십 mV의 오프셋을 1/10 이하의 수 mV로 줄여, 수 uV 이하의 입력 신호 키워 SNR을 향상시켜 원하는 신호를 간단히 검출할 수 있다.Therefore, by using the offset elimination device according to the present invention, it is possible to reduce the offset of several tens mV to several mV of less than 1/10, and improve the SNR of the input signal less than several uV to easily detect the desired signal.
200: 수신부 210: 오프셋 제거 장치
211: IF 증폭기 212: 제1 오프셋 제거부
213: 적분기 214: 제2 오프셋 제거부200: Receiver 210: Offset eliminator
211: IF amplifier 212: first offset canceler
213: integrator 214: second offset removal
Claims (9)
상기 제1 출력 신호의 직류 성분을 피드백하여 IF 증폭기의 피드백 입력단에 입력하여 직류 성분을 상쇄하는 제1 오프셋 제거부 및
제1 출력 신호를 적분하여 제2 출력 신호로 증폭하는 적분기를 포함하되,
상기 제2 출력 신호의 직류 성분을 피드백하여 제1 출력 신호의 잔여 오프셋 성분을 상쇄하는 제2 오프셋 제거부를 더 포함하여,
상기 IF 증폭기와 적분기가 증폭도를 각각 분담하여 IF 증폭기의 발진을 방지하는 것을 특징으로 하는 중간주파수 증폭기와 적분기를 이용한 오프셋 제거 장치.An IF amplifier for receiving an intermediate frequency (IF) signal of the mixer and amplifying the IF signal to a first output signal at a first output terminal;
A first offset canceling unit that feeds a direct current component of the first output signal to the feedback input of the IF amplifier to cancel the direct current component;
And an integrator for integrating the first output signal and amplifying the first output signal into a second output signal,
And a second offset canceling unit for canceling a residual offset component of the first output signal by feeding back a direct current component of the second output signal,
Wherein the IF amplifier and the integrator each share an amplification degree to prevent oscillation of the IF amplifier.
상기 중간주파수 신호는 펄스형 입력 신호인 것을 특징으로 하는 중간주파수 증폭기와 적분기를 이용한 오프셋 제거 장치.The method according to claim 1,
Wherein the intermediate frequency signal is a pulse type input signal.
상기 제1 오프셋 제거부는,
입력단과 접지 사이에 연결되는 제1 캐패시터 및 입력단과 제1 출력단 사이에 연결되는 제1 저항을 포함하는 중간주파수 증폭기와 적분기를 이용한 오프셋 제거 장치.The method according to claim 1,
Wherein the first offset removing unit comprises:
A first capacitor connected between an input terminal and a ground; and a first resistor connected between an input terminal and a first output terminal, and an offset eliminator using an integrator.
상기 적분기는 연산증폭기를 사용하는 것을 특징으로 하는 중간주파수 증폭기와 적분기를 이용한 오프셋 제거 장치.The method according to claim 1,
Wherein the integrator uses an operational amplifier.
상기 제2 오프셋 제거부는,
제2 출력 신호를 디지털 신호로 변환하는 AD 변환부;
상기 디지털 신호를 분석 처리하는 신호처리부 및
신호처리된 오프셋 신호를 아날로그 신호로 변환하여 적분기의 입력신호에 피드백하는 DA 변환부를 포함하는 중간주파수 증폭기와 적분기를 이용한 오프셋 제거 장치.The method according to claim 1,
Wherein the second offset removing unit comprises:
An AD converter for converting the second output signal into a digital signal;
A signal processing unit for analyzing the digital signal;
And a DA converter for converting the signal-processed offset signal into an analog signal and feeding back the analog signal to an input signal of the integrator, and an offset eliminator using an integrator.
송신부가 소정의 펄스폭으로 power on하여 펄스를 송신하면, 상기 신호처리부는 펄스폭 내에서 오프셋 성분을 제거하기 위한 오프셋 제거 모드와 신호를 감지하기 위한 신호 감지 모드로 동작되는 것을 특징으로 하는 중간주파수 증폭기와 적분기를 이용한 오프셋 제거 장치.The method according to claim 6,
Wherein the signal processor is operated in an offset canceling mode for removing an offset component in a pulse width and in a signal sensing mode for sensing a signal when the transmitter is powered on with a predetermined pulse width, An offset eliminator using an amplifier and an integrator.
오프셋 제거기간에는 오프셋 전압만 처리할 수 있도록 오프셋 제거 모드로 동작하고, 오프셋이 제거되면 신호감지 모드로 동작되는 것을 특징으로 하는 중간주파수 증폭기와 적분기를 이용한 오프셋 제거 장치.8. The method of claim 7,
Wherein the offset canceling period operates in an offset canceling mode so that only the offset voltage can be processed, and operates in the signal detecting mode when the offset is removed.
상기 오프셋 제거 모드는 소정의 주기에 한 번씩 동작되어 전력 소모를 줄이는 것을 특징으로 하는 중간주파수 증폭기와 적분기를 이용한 오프셋 제거 장치.9. The method of claim 8,
Wherein the offset canceling mode is operated once every predetermined period to reduce power consumption.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160096918A KR101687570B1 (en) | 2016-07-29 | 2016-07-29 | Offset cancellation apparatus using if amplifier and integrator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160096918A KR101687570B1 (en) | 2016-07-29 | 2016-07-29 | Offset cancellation apparatus using if amplifier and integrator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101687570B1 true KR101687570B1 (en) | 2016-12-19 |
Family
ID=57735473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160096918A KR101687570B1 (en) | 2016-07-29 | 2016-07-29 | Offset cancellation apparatus using if amplifier and integrator |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101687570B1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010028129A (en) * | 1999-09-17 | 2001-04-06 | 서평원 | Apparatus for eliminating DC offset from correlation detector in linear power amplifier |
| JP2001298331A (en) * | 2000-04-14 | 2001-10-26 | Hioki Ee Corp | Offset correcting method |
| JP2003174340A (en) * | 2001-09-27 | 2003-06-20 | Toshiba Corp | Variable-gain amplifier |
| JP4549145B2 (en) * | 2004-09-27 | 2010-09-22 | 株式会社日立国際電気 | Receiving machine |
| US20160043735A1 (en) | 2014-08-05 | 2016-02-11 | Broadcom Corporation | Simplified range and context update for multimedia context-adaptive binary arithmetic coding design |
-
2016
- 2016-07-29 KR KR1020160096918A patent/KR101687570B1/en active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010028129A (en) * | 1999-09-17 | 2001-04-06 | 서평원 | Apparatus for eliminating DC offset from correlation detector in linear power amplifier |
| JP2001298331A (en) * | 2000-04-14 | 2001-10-26 | Hioki Ee Corp | Offset correcting method |
| JP2003174340A (en) * | 2001-09-27 | 2003-06-20 | Toshiba Corp | Variable-gain amplifier |
| JP4549145B2 (en) * | 2004-09-27 | 2010-09-22 | 株式会社日立国際電気 | Receiving machine |
| US20160043735A1 (en) | 2014-08-05 | 2016-02-11 | Broadcom Corporation | Simplified range and context update for multimedia context-adaptive binary arithmetic coding design |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7256384B2 (en) | Signal-enhancement system for photodetector outputs | |
| US11233525B2 (en) | Receiver and time-of-flight system with high dynamic range having a coupling capacitor respectively connected to a photodiode and a sigma delta analog to digital converter | |
| EP2586366B1 (en) | Photo-detection device and fluid measurement device | |
| JP6663115B2 (en) | FMCW radar | |
| US20080012644A1 (en) | Rf power sensor with chopping amplifier | |
| WO2009056825A3 (en) | Improvements in or relating to apparatus and methods for imaging | |
| US8144041B2 (en) | Electronic device | |
| KR20190037884A (en) | Distance detection sensor and operating method thereof | |
| JP4756614B2 (en) | Signal detection device | |
| KR101687570B1 (en) | Offset cancellation apparatus using if amplifier and integrator | |
| KR19990073005A (en) | Infrared-rays detector | |
| EP1474868B1 (en) | Method and arrangement for performing triggering and timing of triggering | |
| TWI764420B (en) | Radar detector and interference supression method using radar detector | |
| TWI603578B (en) | Integrated technique for enhanced power amplifier forward power detection | |
| US10955526B2 (en) | Device and method for processing an input signal and radar device | |
| US20150077135A1 (en) | Method for amplifying an echo signal suitable for vehicle surroundings detection and device for carrying out the method | |
| KR20200135184A (en) | Radar, signal control circuit and signal control method | |
| KR102485581B1 (en) | Analog front end circuit and pulse oximeter including the same | |
| CN114089297A (en) | Direct current Doppler radar calibration device and calibration method thereof | |
| US7573572B1 (en) | Drift tube amplifier and method to amplify current | |
| KR100371174B1 (en) | Circuit for detecting power of intermodulation distortion | |
| JPH07260835A (en) | Signal strength detector | |
| JP2007225318A (en) | Laser radar system | |
| JPH07306266A (en) | Distance measuring equipment | |
| JP2010154048A (en) | Harmonic mixer circuit, and method of preventing characteristic degradation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20191125 Year of fee payment: 4 |