KR101684157B1 - Rs-ldpc 연접 부호를 이용한 오류 정정 시스템 및 방법 - Google Patents

Rs-ldpc 연접 부호를 이용한 오류 정정 시스템 및 방법 Download PDF

Info

Publication number
KR101684157B1
KR101684157B1 KR1020150113291A KR20150113291A KR101684157B1 KR 101684157 B1 KR101684157 B1 KR 101684157B1 KR 1020150113291 A KR1020150113291 A KR 1020150113291A KR 20150113291 A KR20150113291 A KR 20150113291A KR 101684157 B1 KR101684157 B1 KR 101684157B1
Authority
KR
South Korea
Prior art keywords
error
decoder
decoding
symbol
symbols
Prior art date
Application number
KR1020150113291A
Other languages
English (en)
Inventor
하정석
문재균
오지은
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020150113291A priority Critical patent/KR101684157B1/ko
Application granted granted Critical
Publication of KR101684157B1 publication Critical patent/KR101684157B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2921Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes wherein error correction coding involves a diagonal direction
    • H03M13/2924Cross interleaved Reed-Solomon codes [CIRC]
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6508Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6516Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0057Block codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0064Concatenated codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)

Abstract

RS-LDPC 연접 부호를 이용한 오류 정정 시스템 및 방법이 개시된다. 본 발명의 일 실시예에 따른 오류 정정 시스템은 채널로부터 수신된 수신 데이터에 대한 경판정 값을 복호화하는 리드솔로몬(RS) 복호기; 및 상기 리드솔로몬 복호기와 연접되고, 상기 수신 데이터의 연판정 값에 기초하여 상기 리드솔로몬 복호기에 의해 복호된 오류 심볼을 정정하는 저밀도 패리티 체크(LDPC) 복호기를 포함하고, 상기 리드솔로몬 복호기에 의해 복호된 오류가 없는 심볼, 소실(erasure) 심볼, 오류 심볼의 위치를 미리 결정된 방식으로 섞은 후 상기 저밀도 패리티 체크 복호기로 제공하는 인터리버(interleaver)를 더 포함할 수 있다.

Description

RS-LDPC 연접 부호를 이용한 오류 정정 시스템 및 방법 {ERROR CORRECTING SYSTEM AND METHOD USING RS-LDPC CONCATENATED CODING}
본 발명은 오류 정정 기술에 관한 것으로서, 보다 상세하게는 통신 채널과 저장 매체에서 RS(Reed-Solomon)-LDPC(Low-Density Parity-Check Codes) 연접 부호를 이용하여 오류를 정정할 수 있는 오류 정정 시스템 및 방법에 관한 것이다.
전 세계적으로 생산되는 데이터의 양은 매년 40% 이상씩 증가되고 있는 추세이다. 이에 따라, 이를 뒷받침할 대용량 저장매체에 대한 요구는 과거 그 어느 때보다 높다.
자기 테이프 저장매체는 데이터를 순차적으로 읽어와야 하고, 기록된 데이터에 대한 랜덤한 접근으로 인하여 자기디스크(Hard-Disk Drive) 보다 긴 시간이 소요되기 때문에 컴퓨터의 보조기억장치로는 적합하지 않다. 하지만, 저장매체가 차지하는 면적이 적고, 자기디스크나 SSD(Solid-State Drive)보다 데이터의 안정성과 보관기간이 길다. 또한, 저전력으로 동작하며 특히, 데이터에 접근이 없을 때 전력소모가 없기 때문에 대용량의 데이터를 백업, 보관하는데 다른 어떤 저장매체보다 유리하여 현재까지도 널리 사용되고 있는 저장매체이다.
자기테이프의 미디어는 여러 개의 트랙(track)으로 구성되어 기록밀도를 높이고, 여러 개의 리드헤드로 동시에 기록된 정보를 읽어온다. LTO(Linear Tape-Open)는 HP, IBM 및 Seagate 등의 회사에서 공동으로 개발한 테이프 시스템의 표준으로 트랙의 폭, 길이와 개수, 오류정정부호, 타이밍 기반의 서보 채널, 데이터 압축과 데이터의 레이아웃 등을 포함하고 있다. LTO 표준에서 테이프에 기록하는 데이터는 데이터 집합(data-set)이라는 단위로 먼저 구분되며, 이는 그보다 작은 단위인 서브 데이터 집합(sub-data-set)과 1/4 서브 데이터 집합으로 나눌 수 있다. 오류 정정 부호는 1/4 서브 데이터 집합 단위로 부호화, 복호화가 이루어진다. 서브 데이터 집합은 여러 개의 행(row)으로 구성되어 있는데, 행을 패킷(packet)이라 하며, 각각의 패킷은 미디어의 서로 다른 트랙에 공간적인 차이를 두고 기록되어 패킷 간 오류가 독립적으로 발생하도록 유도한다.
본 발명의 실시예들은, 통신 채널과 저장 매체에서 RS-LDPC 연접 부호를 이용하여 오류를 정정할 수 있는 오류 정정 시스템 및 방법을 제공한다.
구체적으로, 본 발명의 실시예들은, LDPC 복호기에서의 연산을 간략화하고, 간략화된 LDPC 복호기를 이용하여 RS 복호기에 의해 복호된 오류 심볼을 정정할 수 있으며, 저장매체에서 요구하는 오류율을 달성할 수 있는 오류 정정 시스템 및 방법을 제공한다.
본 발명의 일 실시예에 따른 오류 정정 시스템은 채널로부터 수신된 수신 데이터에 대한 경판정 값을 복호화하는 리드솔로몬(RS) 복호기; 및 상기 리드솔로몬 복호기와 연접되고, 상기 수신 데이터의 연판정 값에 기초하여 상기 리드솔로몬 복호기에 의해 복호된 오류 심볼을 정정하는 저밀도 패리티 체크(LDPC) 복호기를 포함한다.
나아가, 본 발명의 일 실시예에 따른 오류 정정 시스템은 상기 리드솔로몬 복호기에 의해 복호된 오류가 없는 심볼, 소실(erasure) 심볼, 오류 심볼의 위치를 미리 결정된 방식으로 섞은 후 상기 저밀도 패리티 체크 복호기로 제공하는 인터리버(interleaver)를 더 포함할 수 있다.
상기 저밀도 패리티 체크 복호기는 복호 후 오류 정정에 실패한 적어도 하나의 심볼이 존재하면 상기 저밀도 패리티 체크 복호기의 복호 결과 값을 상기 리드솔로몬 복호기로 제공함으로써, 반복 복호를 이용하여 상기 오류 심볼을 정정할 수 있다.
상기 저밀도 패리티 체크 복호기는 상기 리드솔로몬 복호기에 의해 복호된 오류가 없는 심볼에 연결된 에지(edge)를 가상으로 제거시킴으로써, 연산을 간략화할 수 있다.
상기 저밀도 패리티 체크 복호기는 로그도메인(log domain)에서 동작하는 SPA(sum-product algorithm) 복호기를 포함할 수 있다.
본 발명의 다른 일 실시예에 따른 오류 정정 시스템은 채널로부터 수신된 데이터를 복호화하는 리드솔로몬(RS) 복호기; 및 상기 리드솔로몬 복호기와 연접되고, 상기 리드솔로몬 복호기에 의해 복호된 오류 심볼을 정정하는 저밀도 패리티 체크(LDPC) 복호기를 포함한다.
상기 저밀도 패리티 체크 복호기는 복호 후 오류 정정에 실패한 적어도 하나의 심볼이 존재하면 상기 저밀도 패리티 체크 복호기의 복호 결과 값을 상기 리드솔로몬 복호기로 제공함으로써, 반복 복호를 이용하여 상기 오류 심볼을 정정할 수 있다.
상기 저밀도 패리티 체크 복호기는 상기 리드솔로몬 복호기에 의해 복호된 오류가 없는 심볼에 연결된 에지(edge)를 가상으로 제거시킴으로써, 연산을 간략화할 수 있다.
본 발명의 일 실시예에 따른 오류 정정 방법은 리드솔로몬(RS) 복호 방식을 이용하여 채널로부터 수신된 수신 데이터에 대한 경판정 값을 복호화하는 단계; 및 상기 수신 데이터의 연판정 값에 기초하여 상기 리드솔로몬 복호 방식에 의해 복호된 오류 심볼을 저밀도 패리티 체크(LDPC) 복호 방식으로 정정하는 단계를 포함한다.
나아가, 본 발명의 일 실시예에 따른 오류 정정 방법은 상기 리드솔로몬 복호 방식에 의해 복호된 오류가 없는 심볼, 소실(erasure) 심볼, 오류 심볼의 위치를 미리 결정된 방식으로 섞는 단계를 더 포함하고, 상기 정정하는 단계는 미리 결정된 위치에 존재하는 오류 심볼을 정정할 수 있다.
더 나아가, 본 발명의 일 실시예에 따른 오류 정정 방법은 상기 저밀도 패리티 체크 복호 방식에 의한 복호 후 오류 정정에 실패한 적어도 하나의 심볼이 존재하면 상기 저밀도 패리티 체크 복호 방식의 복호 결과 값을 상기 리드솔로몬 복호 방식으로 재복호하는 단계를 더 포함하고, 상기 정정하는 단계는 반복 복호를 이용하여 상기 오류 심볼을 정정할 수 있다.
상기 정정하는 단계는 상기 리드솔로몬 복호 방식에 의해 복호된 오류가 없는 심볼에 연결된 에지(edge)를 가상으로 제거시킴으로써, 연산을 간략화한 상기 저밀도 패리티 체크 복호 방식으로 상기 오류 심볼을 정정할 수 있다.
상기 저밀도 패리티 체크 복호 방식은 로그도메인(log domain)에서 동작하는 SPA(sum-product algorithm) 복호 방식을 포함할 수 있다.
본 발명의 실시예들에 따르면, LDPC 복호기에서의 연산을 간략화하고, RS와 간략화된 LDPC 복호기를 이용한 연접 부호를 이용하여 RS 복호기에 의해 복호된 오류 심볼을 정정할 수 있으며, 저장매체에서 요구하는 오류율을 달성할 수 있다.
본 발명의 실시예들에 따르면, RS-LDPC 연접 부호를 이용하여 저장매체에서 요구하는 오류율을 달성할 수 있기 때문에 통신 채널 뿐만 아니라 저장 매체에도 적용 가능하고, 간략화된 연산을 통해 오류를 정정할 수 있기 때문에 오류를 정정하는데 필요한 연산량을 줄일 수 있다.
도 1은 자기 테이프 채널을 모델링한 블록 다이어그램을 나타낸 것이다.
도 2는 현재 상용화된 자기테이프 저장매체 표준 LTO-5의 데이터 포맷과 오류 정정 시스템을 도식화한 것이다.
도 3은 본 발명의 오류 정정 시스템을 설명하기 위한 부호기에 대한 일 실시예 구성을 나타낸 것이다.
도 4는 본 발명의 일 실시예에 따른 오류 정정 시스템에 대한 구성을 나타낸 것이다.
도 5는 본 발명의 오류 정정 시스템과 기존의 LTO-5 오류 정정 시스템을 백색잡음 채널과 백색잡음 채널에 소실오류가 더해진 채널에서의 심볼 오류율 성능을 비교한 것이다.
도 6은 본 발명의 오류 정정 시스템과 기존의 LTO-5 오류 정정 시스템을 백색잡음 채널에 연집오류와 EPR4채널이 더해진 채널에서의 심볼 오류율 성능을 비교한 것이다.
도 7은 본 발명의 오류 정정 시스템과 기존의 LTO-5 오류 정정 시스템을 백색잡음 채널에 소실오류와 EPR4 채널이 더해진 채널에서의 심볼 오류율 성능을 비교한 것이다.
도 8은 오류가 없는 클린 심볼의 정보를 활용한 비이진 LDPC 복호기의 저복잡도 복호 알고리즘을 설명하기 위한 일 예시도를 나타낸 것이다.
도 9는 자기테이프의 다양한 종류의 오류환경에 대해 본 발명의 오류정정시스템의 심볼 오류율의 실험값과 이를 선형으로 연장시킨 커브, 그리고 상계 커브를 나타낸 것이다.
이하, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
자기 테이프 저장매체는 여러 개의 리드헤드가 여러 트랙으로부터 동시에 기록된 정보를 읽어오기 때문에 일반적인 무선통신이나 자기디스크의 리드채널과는 다르게 좀 더 다양한 종류의 오류가 발생한다.
도 1은 테이프 채널의 오류를 도식화한 것으로, 이를 일반식으로 모델링하면 다음 수학식 1과 같이 나타낼 수 있다.
Figure 112015077791810-pat00001
상기 수학식 1은 테이프 채널의 3가지 오류를 모델링한 것으로, 이에 대한 구체적인 설명은 다음과 같다.
첫째, 랜덤 오류로, 미디어에 더해진 잡음이나 두께 차, 온도 차 등으로부터 발생하는 비트단위의 랜덤한 오류로 수학식 1의
Figure 112015077791810-pat00002
로 표시한다.
둘째, 짧은 길이의 연집 오류(Short fades)로, 리드헤드는 기록된 신호를 읽어온 후, 이퀄라이저(equalizer)를 거친 후 양자화 한다. 이때, 이퀄라이저를 거친 신호는 다음 수학식 2와 같이 표현되는 EPR4 채널을 지난 신호로 표현이 가능하며, 연집된 오류의 특성을 띄게 된다.
Figure 112015077791810-pat00003
이에 더해, 미디어에 발생하는 작은 면적으로의 스크래치나 오염, 신호세기의 변화 등에 의해 10~20 Byte 길이로 연집된 오류가 발생하게 된다. 이는 상기 수학식 1에서
Figure 112015077791810-pat00004
로 표시되며, 연집 오류의 길이는 균일한(uniform) 분포를 따르고 오류의 크기와 오류간 거리는 지수(exponential)분포를 따르게 모델링 하는 것이 일반적이다.
마지막으로, 긴 길이에 걸친 소실 오류(Long erasure dropouts)로, 상기 수학식 1에
Figure 112015077791810-pat00005
로 표기된다. 리드헤드와 미디어 사이에 공간이 벌어지거나 읽어오는 시점을 놓침으로써 매우 긴 길이에 걸쳐 기록된 정보와 전혀 다른 값이 테이프 드라이브로 입력되는 현상이 발생한다. 이러한 오류는 동일 트랙 상에 기록된 연속된 여러 개의 패킷에 걸쳐 발생한다.
자기테이프 저장매체에서 사용되는 오류 정정 부호는 상기와 같은 다양한 형태의 오류를 모두 효과적으로 처리할 수 있어야 한다. 또한, 자기테이프는 저장매체의 특성상 매우 낮은 심볼 오류율(symbol error rate)을 보장하는 것을 표준으로 하고 있다. 여기서 심볼은 Byte를 단위로 하고, 이를 보장하기 위한 방법으로서 "read/write verification"이라는 테이프 고유의 기술을 가지고 있다. 이 기술은 데이터를 미디어에 기록함과 동시에 리드헤드로 읽어와 내부부호만 복호를 수행하고, 복호 실패 시 재부호화하며 기록하는 기술이다. 이러한 기술을 뒷받침하기 위해서는 경판정(hard decision) 값만으로 동작하는 저복잡도의 내부부호가 요구된다.
자기테이프는 트랙의 폭이 좁아지고 개수가 증가하면서 그 집적도를 개선시켜 왔으며, 집적도 증가는 오류의 증가로 연결된다. 미래의 자기테이프는 현재 동작하는 오류보다 훨씬 더 저하된 상태의 오류를 처리할 수 있어야 한다. 현재 상용화된 두 RS(Reed-Solomon) 부호 기반의 오류정정시스템은 여러 패킷이 모두 지워지는 오류를 처리하는 데에는 효과적일 수 있으나, 미래의 고집적도의 테이프 데이터의 저하된 랜덤오류나 다소 짧은 길이의 연집 오류를 처리하는 데에는 적합한 구조가 아니다. 그러므로, 미래의 자기테이프를 위한 오류 정정 부호는 연판정(soft decision) 값을 사용하는 LDPC부호나 터보(turbo)부호와 같은 고성능의 오류 정정 부호로의 전환이 불가피하다.
하지만, 연판정 값을 사용하는 부호의 경우, 복호기의 복잡도가 높고, 이에 더해, 연집 오류를 효과적으로 처리하기 위하여 심볼단위로 동작하는 부호의 경우, 그 복잡도가 더 증가하는 문제점이 있다. 또한 LDPC부호의 경우, 오류 마루(error floor) 현상이 있어, 저장매체에서 요구하는 낮은 오류율을 달성하기에는 극복해야 할 부분이 있다.
본 발명의 실시예들은, LTO-5 표준에서의 데이터 포맷과 리드-솔로몬 (Reed-Solomon, RS) 부호를 2차원으로 연결한 오류정정 시스템의 부호율을 따르고 있다.
도 2는 현재 상용화된 자기테이프 저장매체 표준 LTO-5의 데이터 포맷과 오류 정정 시스템을 도식화한 것으로, 도 2에 도시된 바와 같이 테이프 시스템은 데이터를 데이터 집합(data-set)이라는 블록으로 나누고, 데이터 집합은 그보다 작은 단위인 서브 데이터 집합(sub-data-set)과 1/4 서브 데이터 집합으로 나뉜다. 오류 정정 시스템은 1/4 서브 데이터 집합을 단위로 하고 있다. 1/4 서브 데이터 집합은
Figure 112015077791810-pat00006
에서 생성된 두 RS부호가 2차원으로 연결된 구조이고, 내부부호와 외부부호 각각의 부호길이(n), 메시지의 길이(k), 그리고 오류 정정 능력(t)은 각각 다음과 같이 나타낼 수 있다.
Figure 112015077791810-pat00007
오류 정정 시스템의 복호 과정은 내부부호의 복호 후 복호 실패한 부호의 모든 심볼을 소실(erasure) 심볼로 표시하고, 외부 복호 시 소실 복호를 시행한다. 소실 복호의 경우, 소실 심볼의 위치에 대한 정보를 복호기가 알고 있기 때문에 기존의 오류심볼 복호방식에서 정정 가능한 오류심볼의 두 배를 정정할 수 있다
본 발명의 실시예들은, "read/write verification"기술을 보장하는 내부 리드솔로몬(RS) 부호는 그대로 유지하고, 외부 리드솔로몬 부호를 비이진 LDPC (nonbinary Low-Density Parity-Check Codes) 부호로 대체한 것으로, 도 3과 도 4는 본 발명의 오류 정정 시스템을 설명하기 위한 부호기와 본 발명이 오류 정정 시스템에 대한 구성을 나타낸 것이다.
본 발명의 일 실시예에 따른 오류 정정 시스템의 부호 방식은 도 4에 도시된 바와 같이, 연접시킨 내부부호와 외부부호 간의 반복복호(IOI; Inner Outer Iteration)를 수행하는 방식이다.
본 발명의 오류 정정 시스템은 도 3에 도시된 바와 같이, 외부 LDPC 부호기(outer LDPC encoder)와 내부 RS 부호기(inner RS encoder)를 연접시킨 방식으로 부호화된 정보 또는 데이터를 채널을 통해 수신하고, 수신된 데이터를 연접시킨 내부 RS 복호기(inner RS decoder)와 외부 LDPC 복호기(outer LDPC decoder)를 이용하여 데이터의 오류를 정정하는 시스템이다.
본 발명에서 사용되는 내부(inner)는 채널과 연결되는 부분을 의미하고, 외부(outer)는 채널과 떨어져 있는 부분을 의미한다.
비이진 LDPC 부호의 복호기는 연판정 값(soft output)을 사용하는 로그도메인(log domain)에서 동작하는 SPA(sum-product algorithm) 복호기를 사용할 수 있으며, LDPC 부호는 랜덤오류를 정정하는데 다른 어떤 오류정정부호보다 효과적일 뿐 아니라, 소실 채널에서도 이론적으로 달성할 수 있는 상계(upper bound)인 채널 용량(capacity)에 접근하는 성능을 가지므로, 테이프 채널의 다양한 종류의 오류를 처리하는데 가장 적합한 부호라 할 수 있다.
또한, 비이진 LDPC의 경우 이진(binary) LDPC 부호보다 적절한 부호 길이에서도 복호 지연(latency)을 줄이면서 좋은 성능을 얻는 장점이 있으며, 심볼단위로 복호가 이루어지기 때문에 연집 오류를 정정하는데 이진 LDPC부호보다 효과적이다.
그러나, 비이진 LDPC 부호의 복호기는 랜덤, 연집 오류와 소실채널에서 높은 성능을 보임에도 불구하고 연판정 값을 사용하기 때문에 복잡도가 높은 단점이 있다. 이에 더해, 비이진 심볼로 동작하기 때문에 그 복잡도가 심볼의 크기에 대해 지수적으로 증가하는 단점을 가지고 있다. 본 발명에서는 내부 RS부호와의 연접을 통하여 내부 복호기의 결과를 활용하여, 비이진 LDPC 복호기의 입력을 오류가 없는 심볼과 소실 심볼, 그리고 오류심볼이 섞인 입력으로 전환 후 이를 효과적으로 이용하여 복호기의 연산을 간략화할 수 있다.
본 발명의 저복잡도 log-SPA 복호기는 정확한 값의 심볼에 연결된 에지(edge)를 가상으로 제거시켜 유효에지(effective edge)의 개수를 감소시킴으로써, 지수적인 복잡도의 연산을 간략화할 수 있다.
또한, 제한된 길이의 LDPC 부호는 오류마루(error floor)의 특성을 가지고 있어,
Figure 112015077791810-pat00008
근처의 비트 오류율을 요구하는 무선 통신 환경에는 적합하나, 저장매체와 같이 매우 낮은 오류율 예를 들어,
Figure 112015077791810-pat00009
이하를 요구하는 환경에서는 극복해야 할 과제가 있다. 오류마루는 특정 위치의 심볼들이 트래핑 집합(trapping set)을 형성할 때 발생하며 문제가 되는 트래핑 집합은 대부분 소수의 심볼로 구성되는 특징이 있다.
따라서, 본 발명에서는 LDPC 복호 실패 시, IOI 복호를 통해 RS 복호기가 그 결과를 입력으로 받아 재복호함으로써, 트래핑 집합에서 빠져 나와 오류마루를 제거할 수 있다.
마지막으로, LDPC 부호는 일반적으로 달성 가능한 낮은 오류율을 실험으로 통해서만 확인이 가능하다고 알려져 왔지만, 본 발명의 실시예들에 따른 구조는 달성 가능한 오류율의 상계를 분석하는 것을 가능하게 하며, 저장매체에서 요구하는 오류율이 제안하는 부호로 달성 가능함을 보일 수 있다.
본 발명의 실시예에 따른 오류 정정 시스템에 대해 상세히 설명하면 다음과 같다.
도 4에 도시된 바와 같이, 본 발명의 실시예에 따른 오류 정정 시스템은 내부 RS 복호기(inner RS decoder), 외부 비이진 LDPC 복호기(outer LDPC decoder)를 연접시킨 것으로, 복호기는 내부부호와 외부부호간의 반복 복호(IOI)를 수행하는 방식이며, 심볼 간 오류의 연집을 효과적으로 제거하기 위하여 두 부호간 인터리버(interleaver)가 존재한다.
내부 RS 복호기는 채널을 통해 수신된 데이터의 경판정 값(hard output)에 기초하여 복호하고, 복호화된 부호의 심볼들을 출력한다.
인터리버는 내부 RS 복호기에 의해 복호된 오류가 없는 심볼, 소실(erasure) 심볼, 오류 심볼의 위치를 미리 결정된 방식으로 섞은 후 외부 비이진 LDPC 복호기로 제공한다.
이 때, 인터리버는 오류 심볼을 여러 개의 부호로 분산시키는 역할을 수행할 수 있다.
외부 비이진 LDPC 복호기(outer LDPC decoder)는 인터리버를 통해 제공되는 심볼들에 포함된 오류 심볼에 대하여, 채널을 통해 수신된 데이터의 연판정 값(soft output)에 기초하여 정정한다.
이 때, 외부 비이진 LDPC 복호기는 복호 후 오류 정정에 실패한 적어도 하나의 심볼이 존재하면 복호 결과 값을 내부 RS 복호기로 제공함으로써, 반복 복호를 이용하여 오류 심볼을 정정할 수 있다.
LDPC 부호는 내부부호의 복호 성공한 심볼들을 오류가 없는 클린 심볼로 표시하고, 나머지 심볼들의 LLRV(Log-likelihood Ratio Vector)는 채널로부터의 입력으로 채운다. n번째 LDPC 심볼의 클린 심볼에 대한 LLRV의 i 번째 성분은 다음 수학식 3과 같이 나타낼 수 있다.
Figure 112015077791810-pat00010
외부 LDPC 복호기(outer LDPC decoder)에 의한 LDPC 복호 후 여전히 실패한 부호가 존재하면, RS부호의 입력 중 LDPC 복호 성공한 부호와 상응하는 심볼들을 올바른 값으로 정정한 후 재복호한다. 이러한 과정은 모든 부호가 복호 성공하거나, 오류 정정 시스템에서 초기에 설정한 최고 IOI 횟수를 달성할 때까지 이루어질 수 있다. IOI 복호 시 리드솔로몬 복호기(Inner RS decoder)도 LDPC복호의 결과를 이용하여 오류 없는 심볼에 대한 Chien search 단계의 간략화가 가능하다.
외부 LDPC 부호는 복호 시, 리드솔로몬 부호의 복호 결과를 활용하여 복호기 복잡도를 낮출 수 있다. 즉, 복호기의 입력 중 복호 성공한 부호에 상응하는 심볼을 오류가 없는 클린(clean) 심볼로 표시하고, 복호 시 해당 클린 심볼과 연결된 에지를 가상으로 제거시킴으로써 복호기 복잡도를 간략화할 수 있다. 이에 대해 설명하면 다음과 같다.
비이진 log-SPA 복호 과정 중 체크노드 업데이트는 "
Figure 112015077791810-pat00011
연산"이라는 이항 연산을 기본으로 하고 있다. 여러 개의 변수가 연결된 체크노드의 연산은 이
Figure 112015077791810-pat00012
연산의 조합으로 계산한다. 두 심볼
Figure 112015077791810-pat00013
Figure 112015077791810-pat00014
가 모두 오류 심볼이라 할 때,
Figure 112015077791810-pat00015
연산을 거친 결과인 Log-likelihood Ratio Vector(LLRV)의 i번째 성분, L
Figure 112015077791810-pat00016
은 다음 수학식 4와 같이 계산될 수 있다.
Figure 112015077791810-pat00017
리드솔로몬 복호기(inner RS decoder)의 결과로부터 오류가 없는 심볼이 들어올 경우, 상기 수학식 4가 간략화되는 과정은 다음과 같다. 이항연산의 두 심볼 중
Figure 112015077791810-pat00018
심볼이 오류가 없는 클린 심볼이라 가정하면, LLRV의 i 번째 성분은 다음 수학식 5와 같이 입력 벡터의 차연산과 배열의 재정리(rotation)로 결과 벡터를 얻을 수 있게 간략화 될 수 있다.
Figure 112015077791810-pat00019
마지막으로, 이항연산의 두 심볼 모두가 클린 심볼인 경우, 다음 수학식 6과 같이 결과 벡터가 그대로 정해지게 된다.
Figure 112015077791810-pat00020
마지막으로, 제안하는 부호의 성능은 실제 복호 알고리즘의 상계이지만 해석이 가능한 알고리즘을 제시하여 매우 낮은 오류율을 획득할 수 있다.
먼저, 첫 번째 IOI 복호를 실험으로 진행 후, 두 번째 복호 시 내부 복호기의 입력 중 복호 실패한 심볼에 상응하는 바이트(Byte)를 채널로부터의 결정값으로 대체하며, 그 후, 실패한 리드솔로몬 부호의 심볼들의 정보를 소실시키고, 두 번째 IOI의 비이진 LDPC 복호기는 소실(erasure) 복호를 실행한다. 여기서, 소실 복호는 소실된 심볼을 이와 연결된 체크노드와 연결된 다른 심볼들의 값으로부터 계산하여 채워나가는 알고리즘일 수 있다. 두 번째 IOI에서 리드솔로몬 부호기의 실패확률은 다음 수학식 7과 같을 수 있다.
Figure 112015077791810-pat00021
여기서, DF는 복호실패 이벤트를 의미하고, 위첨자인 소괄호 안의 숫자는 IOI의 횟수를 의미하고, F는 복호 실패한 부호의 개수를 의미한다.
수학식 7의 두 항은 다음 수학식 8과 수학식 9로 상계를 구할 수 있다.
Figure 112015077791810-pat00022
Figure 112015077791810-pat00023
여기서, 심볼간 오류에 연관성(correlation)이 존재할 경우, 다음 수학식 13으로 상기 수학식 7의
Figure 112015077791810-pat00024
를 대체할 수 있다.
Figure 112015077791810-pat00025
여기서, j*과 m*, 그리고
Figure 112015077791810-pat00026
의 값은 다음 수학식 11과 수학식 12와 같이 나타낼 수 있다.
Figure 112015077791810-pat00027
Figure 112015077791810-pat00028
본 발명의 최종 상계 값을 구하기 위하여, 두 번째 IOI에서 LDPC 부호의 실패확률은 다음 수학식 13을 이용하여 구할 수 있다.
Figure 112015077791810-pat00029
여기서
Figure 112015077791810-pat00030
는 두 번째 IOI에서
Figure 112015077791810-pat00031
개의 리드솔로몬 부호 중 i 개의 부호가 복호실패 했을 경우, 이 결과를 입력으로 하는 LDPC 부호의 모든 소실조합 중 스톱핑(stopping) 조합을 형성하는 개수를 의미하고,
Figure 112015077791810-pat00032
는 모든 소실조합에 대한 소실 복호를 실행함으로써, 획득될 수 있다.
Figure 112015077791810-pat00033
의 최대값은 랜덤한 인터리버를 사용한 시스템의 경우, 연집 오류 채널과 소실채널에 대해 각각 다음 수학식 14와 같은 상계를 가질 수 있다.
Figure 112015077791810-pat00034
Figure 112015077791810-pat00035
여기서
Figure 112015077791810-pat00036
Figure 112015077791810-pat00037
개의 부호 중 소실된 부호의 개수를 의미하고,
Figure 112015077791810-pat00038
는 테이프 시스템의 트랙 개수를 의미한다.
Figure 112015077791810-pat00039
의 값은 각각의 채널에 대하여 다음 표 1와 같이 정리될 수 있다.
Figure 112015077791810-pat00040
이와 같이, 본 발명의 실시예에 따른 오류 정정 시스템 및 방법은 고성능의 비이진 LDPC 부호를 낮은 복잡도로 동작이 가능하게 할 수 있으며, 외부 LDPC 부호는 복호 시 내부 RS부호의 결과를 활용하여 저복잡도로 동작이 가능하다. 본 발명은 복호 성공한 RS 부호의 출력 심볼들을 모두 오류 없는 심볼로 표시하고 태너(Tanner) 그래프 상에서 에지들을 가상으로 제거함으로써, 비이진 LDPC 복호기의 복잡도를 간략화시키는 것이 가능하다.
log-SPA 복호기의 복호과정은 변수노드(Variable node) 업데이트, 체크노드(Check node) 업데이트의 두 과정을 거치며, 각 과정에서 오류가 없는 심볼에 의해 간략화되는 에지는 도 8과 같이 도식화 할 수 있다.
변수노드는 더하기 연산으로 업데이트가 이루어지고, 체크노드 업데이트는 더하기 연산 외에 max* 연산이라는 과정을 거친다. max* 연산은 다음 수학식 15와 같이 정의될 수 있다.
Figure 112015077791810-pat00041
내부 RS 부호의 실패 확률을 φ라 하였을 때, 변수노드 업데이트에 소요되는 더하기 연산량은
Figure 112015077791810-pat00042
에서 다음 수학식 16과 같이 감소한다.
Figure 112015077791810-pat00043
여기서, 변수 t와 u는 변수노드와 체크노드의 평균차수(degree) 이고, q는 갈로아 필드(Galois Field)의 크기이다. 그러므로, uM은 태너 그래프상에서 전체 에지의 개수가 되고 유효 에지의 수는
Figure 112015077791810-pat00044
가 되므로 상기 수학식 16과 같은 간략화가 가능하다.
체크노드 업데이트에 소요되는 더하기 연산과 max* 연산의 경우도,
Figure 112015077791810-pat00045
에서 다음 수학식 17과 같이 감소한다.
Figure 112015077791810-pat00046
또한, 본 발명의 실시예에 따른 오류 정정 시스템 및 방법은 테이프 채널의 다양한 오류 종류들을 현재보다 열하된 채널에서도 모두 정정할 수 있다. 도 5 내지 도 7은 다양한 종류의 데이터 채널에 관해 본 발명에서 제안하는 오류 정정 시스템과 기존의 LTO-5의 오류 정정 시스템의 성능을 비교한 것이다. 실험에서 사용한 기존의 시스템은, 동일한 부호를 사용하되, 복호방식은 제안하는 부호와의 공정한 비교를 위하여, 내부와 외부 RS 부호 간 반복복호를 허용하는 방식을 선택하였으며, 실험에 사용한 LDPC 부호는
Figure 112015077791810-pat00047
에서 설계된 부호로 부호율은 LTO-5의 외부 RS 부호율과 동일한 0.875이다.
LDPC 부호는 행과 열의 0이 아닌 성분의 개수가 동일한 균일(regular) 구조를 따르며, 행과 열의 연결 분포(degree distribution) 식은 다음 수학식 18과 같다.
Figure 112015077791810-pat00048
이러한 패리티 체크 행렬은 Progressive-Edge-Growth(PEG) 알고리즘으로 생성할 수 있으며, 생성한 행렬에서 0이 아닌 성분을
Figure 112015077791810-pat00049
의 원소 중 랜덤하게 선택한 원소들로 대체함으로써, 비이진 행렬을 생성할 수 있다. LDPC 부호의 부호길이와 메시지의 길이는 다음 수학식 19와 같을 수 있다.
Figure 112015077791810-pat00050
도 5는 본 발명의 오류 정정 시스템과 기존의 LTO-5 오류 정정 시스템을 백색잡음(Additive White Gaussian Noise, AWGN) 채널과 백색잡음 채널에 소실오류가 더해진 채널에서의 심볼 오류율 성능을 비교한 것이다.
여기서, 소실채널은 16개의 트랙 중 한 개의 트랙이 모두 소실되고, 32개의 패킷이 추가로 소실된 경우로 매우 극한 오류에 관한 것이다. 이러한 소실채널은 1/4 서브 데이터 집합을 기준으로 보았을 때, 96개의 행 중 7개의 행이 매 1/4 서브 데이터 집합마다 모두 소실되는 경우로, 도 5에서 확인 할 수 있듯이, 본 발명에 따른 오류 정정 기술이 기존의 부호에 대해
Figure 112015077791810-pat00051
심볼 오류율을 달성하는 지점에서 1.6 dB의 성능이득이 있음을 확인할 수 있다. 또한, 소실채널에 대해서는 이론적인 상계를 달성함이 증명된 최적의 RS 부호와도 비슷한 성능을 보이는 것을 알 수 있다.
도 6은 본 발명의 오류 정정 시스템과 기존의 LTO-5 오류 정정 시스템을 백색잡음 채널에 연집오류와 EPR4채널이 더해진 채널에서의 심볼 오류율 성능을 비교한 것으로, 짧은 길이의 연집 오류와 백색잡음이 더해진 채널에서의 실험 결과를 비교한 것이다.
도 6에서의 연집오류의 길이는 10~20 바이트 사이에서 균일(uniform) 분포를 따르고, 신호세기의 이득(amplitude gain)과 연집 오류간의 거리는 각각 독립적으로 0.2와 800 바이트를 평균으로 갖는 지수(exponential) 분포를 따르게 모델링될 수 있다. 도 6을 통해 알 수 있듯이, 실험 결과 연집 오류와 백색잡음이 더해진 채널에서 기존 오류 정정 시스템 대비 1.45 dB의 성능이득을 확인할 수 있다.
도 7은 본 발명의 오류 정정 시스템과 기존의 LTO-5 오류 정정 시스템을 백색잡음 채널에 소실오류와 EPR4 채널이 더해진 채널에서의 심볼 오류율 성능을 비교한 것으로, 긴 길이에 걸친 소실채널이 백색잡음에 더해진 채널이다.
도 7에서의 소실채널은 16개의 트랙 중 한 트랙이 항시 소실되는 환경을 실험한 것으로, 도 7을 통해 알 수 있듯이, 본 발명에 따른 부호가 기존 부호 대비 0.7 dB의 성능 이득을 보임을 알 수 있다.
도 9는 자기테이프의 다양한 종류의 오류환경에 대해 본 발명의 오류정정시스템의 심볼 오류율(SER)의 실험값과 이를 선형으로 연장시킨 커브, 그리고 상계 커브를 나타낸 것으로, 도 9에 도시된 바와 같이, 본 발명을 통해 저장매체에서 요구하는 매우 낮은 오류율을 달성할 수 있다는 것을 알 수 있으며, 이를 통하여 LTO-5의 심볼 오류율을 본 발명의 오류 정정 시스템으로 획득할 수 있는 것을 알 수 있다.
상술한 바와 같이, 본 발명의 실시예에 따른 오류 정정 시스템은 RS 복호기와 LDPC 복호기를 연접시켜 오류 심볼을 정정하고, LDPC 복호기에서의 연산을 간략화함으로써, 연산량을 줄일 수 있으며, 이를 통해 통신 채널에서 뿐만 아니라 저장 매체에서 요구하는 오류율을 달성할 수 있다.
즉, 본 발명의 오류 정정 시스템은 RS 복호 방식과 LDPC 복호 방식을 연접시킨 방식을 이용한 오류 정정 방법을 사용함으로써, 저장 매체에서의 오류율을 달성할 수 있으며, 간략화된 연산을 통해 오류를 정정할 수 있다.
이와 같이, 본 발명의 실시예들은, 자기 테이프와 같은 저장 매체 뿐만 아니라 모든 통신 채널에 적용됨으로써, RS 복호된 오류 심볼을 간략화된 연산을 통해 정정할 수 있다.
이상에서 설명된 시스템 또는 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예 들에서 설명된 시스템, 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPA(field programmable array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.
실시예들에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (13)

  1. 채널로부터 수신된 수신 데이터에 대한 경판정 값을 복호화하는 리드솔로몬(RS) 복호기; 및
    상기 리드솔로몬 복호기와 연접되고, 상기 수신 데이터의 연판정 값에 기초하여 상기 리드솔로몬 복호기에 의해 복호된 오류 심볼을 정정하는 저밀도 패리티 체크(LDPC) 복호기
    를 포함하는 오류 정정 시스템.
  2. 제1항에 있어서,
    상기 리드솔로몬 복호기에 의해 복호된 오류가 없는 심볼, 소실(erasure) 심볼, 오류 심볼의 위치를 미리 결정된 방식으로 섞은 후 상기 저밀도 패리티 체크 복호기로 제공하는 인터리버(interleaver)
    를 더 포함하는 오류 정정 시스템.
  3. 제1항에 있어서,
    상기 저밀도 패리티 체크 복호기는
    복호 후 오류 정정에 실패한 적어도 하나의 심볼이 존재하면 상기 저밀도 패리티 체크 복호기의 복호 결과 값을 상기 리드솔로몬 복호기로 제공함으로써, 반복 복호를 이용하여 상기 오류 심볼을 정정하는 오류 정정 시스템.
  4. 제1항에 있어서,
    상기 저밀도 패리티 체크 복호기는
    상기 리드솔로몬 복호기에 의해 복호된 오류가 없는 심볼에 연결된 에지(edge)를 가상으로 제거시킴으로써, 연산을 간략화하는 오류 정정 시스템.
  5. 제1항에 있어서,
    상기 저밀도 패리티 체크 복호기는
    로그도메인(log domain)에서 동작하는 SPA(sum-product algorithm) 복호기를 포함하는 오류 정정 시스템.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 리드솔로몬(RS) 복호 방식을 이용하여 채널로부터 수신된 수신 데이터에 대한 경판정 값을 복호화하는 단계; 및
    상기 수신 데이터의 연판정 값에 기초하여 상기 리드솔로몬 복호 방식에 의해 복호된 오류 심볼을 저밀도 패리티 체크(LDPC) 복호 방식으로 정정하는 단계
    를 포함하는 오류 정정 방법.
  10. 제9항에 있어서,
    상기 리드솔로몬 복호 방식에 의해 복호된 오류가 없는 심볼, 소실(erasure) 심볼, 오류 심볼의 위치를 미리 결정된 방식으로 섞는 단계
    를 더 포함하고,
    상기 정정하는 단계는
    미리 결정된 위치에 존재하는 오류 심볼을 정정하는 오류 정정 방법.
  11. 제9항에 있어서,
    상기 저밀도 패리티 체크 복호 방식에 의한 복호 후 오류 정정에 실패한 적어도 하나의 심볼이 존재하면 상기 저밀도 패리티 체크 복호 방식의 복호 결과 값을 상기 리드솔로몬 복호 방식으로 재복호하는 단계
    를 더 포함하고,
    상기 정정하는 단계는
    반복 복호를 이용하여 상기 오류 심볼을 정정하는 오류 정정 방법.
  12. 제9항에 있어서,
    상기 정정하는 단계는
    상기 리드솔로몬 복호 방식에 의해 복호된 오류가 없는 심볼에 연결된 에지(edge)를 가상으로 제거시킴으로써, 연산을 간략화한 상기 저밀도 패리티 체크 복호 방식으로 상기 오류 심볼을 정정하는 오류 정정 방법.
  13. 제9항에 있어서,
    상기 저밀도 패리티 체크 복호 방식은
    로그도메인(log domain)에서 동작하는 SPA(sum-product algorithm) 복호 방식을 포함하는 오류 정정 방법.
KR1020150113291A 2015-08-11 2015-08-11 Rs-ldpc 연접 부호를 이용한 오류 정정 시스템 및 방법 KR101684157B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150113291A KR101684157B1 (ko) 2015-08-11 2015-08-11 Rs-ldpc 연접 부호를 이용한 오류 정정 시스템 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150113291A KR101684157B1 (ko) 2015-08-11 2015-08-11 Rs-ldpc 연접 부호를 이용한 오류 정정 시스템 및 방법

Publications (1)

Publication Number Publication Date
KR101684157B1 true KR101684157B1 (ko) 2016-12-07

Family

ID=57573361

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150113291A KR101684157B1 (ko) 2015-08-11 2015-08-11 Rs-ldpc 연접 부호를 이용한 오류 정정 시스템 및 방법

Country Status (1)

Country Link
KR (1) KR101684157B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020257057A1 (en) * 2019-06-21 2020-12-24 Micron Technology, Inc. Two-layer code with low parity cost for memory sub-systems
CN114124297A (zh) * 2021-11-02 2022-03-01 中国科学院国家授时中心 基于rs-ldpc级联码的电文编码方法
US11296729B2 (en) 2020-07-23 2022-04-05 Micron Technology, Inc. Data reliability for extreme temperature usage conditions in data storage

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008035094A (ja) * 2006-07-27 2008-02-14 Nippon Hoso Kyokai <Nhk> 符号化装置及び復号化装置
KR20110008295A (ko) * 2008-04-28 2011-01-26 퀄컴 인코포레이티드 내부 코드와 외부 코드 간의 반복적 협력을 이용한 통신 신호 디코딩
KR20150004489A (ko) * 2013-07-02 2015-01-13 한양대학교 산학협력단 Ldpc 부호화, 복호화 방법 및 그 방법을 이용하는 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008035094A (ja) * 2006-07-27 2008-02-14 Nippon Hoso Kyokai <Nhk> 符号化装置及び復号化装置
KR20110008295A (ko) * 2008-04-28 2011-01-26 퀄컴 인코포레이티드 내부 코드와 외부 코드 간의 반복적 협력을 이용한 통신 신호 디코딩
KR20150004489A (ko) * 2013-07-02 2015-01-13 한양대학교 산학협력단 Ldpc 부호화, 복호화 방법 및 그 방법을 이용하는 장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Reduced complexity LDPC decoding using forced convergence", 7th Int. Symp. Wireless Personal Multim.Comm.(WPMC04) *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020257057A1 (en) * 2019-06-21 2020-12-24 Micron Technology, Inc. Two-layer code with low parity cost for memory sub-systems
US11164652B2 (en) 2019-06-21 2021-11-02 Micron Technology, Inc. Two-layer code with low parity cost for memory sub-systems
US11676679B2 (en) 2019-06-21 2023-06-13 Micron Technology, Inc. Two-layer code with low parity cost for memory sub-systems
US11296729B2 (en) 2020-07-23 2022-04-05 Micron Technology, Inc. Data reliability for extreme temperature usage conditions in data storage
US11870463B2 (en) 2020-07-23 2024-01-09 Lodestar Licensing Group Llc Data reliability for extreme temperature usage conditions in data storage
CN114124297A (zh) * 2021-11-02 2022-03-01 中国科学院国家授时中心 基于rs-ldpc级联码的电文编码方法
CN114124297B (zh) * 2021-11-02 2023-10-20 中国科学院国家授时中心 基于rs-ldpc级联码的电文编码方法

Similar Documents

Publication Publication Date Title
US9490849B1 (en) Systems and methods for configuring product codes for error correction in a hard disk drive
US10547332B2 (en) Device, system and method of implementing product error correction codes for fast encoding and decoding
JP5794240B2 (ja) 誤り検出訂正装置、誤り検出訂正方法、情報処理装置、および、プログラム
TWI594583B (zh) 硬決定輸入之一般化低密度同位檢查軟解碼
US9985658B2 (en) Decoding of product codes
US9590660B2 (en) Reconstructive error recovery procedure (ERP) using reserved buffer
US9577675B1 (en) System and method for encoding user data with low-density parity-check codes with flexible redundant parity check matrix structures
US8910012B2 (en) Block-interleaved and error correction code (ECC)-encoded sub data set (SDS) format
US9391641B2 (en) Syndrome tables for decoding turbo-product codes
US9141478B2 (en) Reconstructive error recovery procedure (ERP) using reserved buffer
US8869011B2 (en) Unequal error protection scheme for headerized sub data sets
JP2009181656A (ja) 符号化装置、復号化装置、符号化・復号化装置及び記録再生装置
US9413392B1 (en) Post-decoding error check with diagnostics for product codes
US10824346B2 (en) Logical format utilizing lateral encoding of data for storage on magnetic tape
US9048873B2 (en) Systems and methods for multi-stage encoding of concatenated low density parity check codes
KR101684157B1 (ko) Rs-ldpc 연접 부호를 이용한 오류 정정 시스템 및 방법
EP1100207A2 (en) System and method for providing error correction coding with selectively variable redundancy
US9252815B2 (en) Extension of product codes with applications to tape and parallel channels
JP2006033720A (ja) 符号化装置、復号装置
US10120599B2 (en) Low latency lateral decoding of data for retrieval from magnetic tape
JP2004145972A (ja) リードチャネル復号器、リードチャネル復号方法およびリードチャネル復号プログラム
JP2004193727A (ja) 信号処理方法及び信号処理回路
JP2005064608A (ja) 信号処理方法及び信号処理回路

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191126

Year of fee payment: 4