KR101677542B1 - 무기물질 웨이퍼 내부의 스트레인을 이용한 고성능 유연 무기물질, 그 제조 방법 및 전계효과 트랜지스터 - Google Patents
무기물질 웨이퍼 내부의 스트레인을 이용한 고성능 유연 무기물질, 그 제조 방법 및 전계효과 트랜지스터 Download PDFInfo
- Publication number
- KR101677542B1 KR101677542B1 KR1020150053018A KR20150053018A KR101677542B1 KR 101677542 B1 KR101677542 B1 KR 101677542B1 KR 1020150053018 A KR1020150053018 A KR 1020150053018A KR 20150053018 A KR20150053018 A KR 20150053018A KR 101677542 B1 KR101677542 B1 KR 101677542B1
- Authority
- KR
- South Korea
- Prior art keywords
- inorganic material
- tensile stress
- film
- inorganic
- silicon
- Prior art date
Links
- 239000012212 insulator Substances 0.000 title description 6
- 229910010272 inorganic material Inorganic materials 0.000 claims abstract description 248
- 239000011147 inorganic material Substances 0.000 claims abstract description 248
- 238000005530 etching Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000000463 material Substances 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 43
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 claims description 21
- 239000004205 dimethyl polysiloxane Substances 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 18
- 239000000126 substance Substances 0.000 claims description 9
- -1 polydimethylsiloxane Polymers 0.000 claims description 8
- 230000001590 oxidative effect Effects 0.000 claims description 7
- 238000005121 nitriding Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 230000002040 relaxant effect Effects 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 24
- 230000005669 field effect Effects 0.000 abstract description 7
- 229920003023 plastic Polymers 0.000 abstract description 6
- 239000004033 plastic Substances 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 55
- 239000010703 silicon Substances 0.000 description 55
- 229910052710 silicon Inorganic materials 0.000 description 55
- 239000010408 film Substances 0.000 description 48
- 235000012431 wafers Nutrition 0.000 description 45
- 239000010410 layer Substances 0.000 description 31
- 230000008569 process Effects 0.000 description 19
- 235000013870 dimethyl polysiloxane Nutrition 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 229910052814 silicon oxide Inorganic materials 0.000 description 15
- 238000012546 transfer Methods 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 238000001069 Raman spectroscopy Methods 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229920001971 elastomer Polymers 0.000 description 2
- 239000012776 electronic material Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910052809 inorganic oxide Inorganic materials 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000010791 quenching Methods 0.000 description 2
- 230000000171 quenching effect Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 238000005255 carburizing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000000806 elastomer Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000001338 self-assembly Methods 0.000 description 1
- 238000005482 strain hardening Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000010023 transfer printing Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7847—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate using a memorization technique, e.g. re-crystallization under strain, bonding on a substrate having a thermal expansion coefficient different from the one of the region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7849—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being provided under the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
-
- H01L27/286—
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 인장 응력을 가진 무기물질 소재 제조방법에 관한 것으로, 무기물질로 된 무기물질 웨이퍼로부터 무기물질 막을 형성하는 단계, 상기 무기물질 막 상에 무기물질 층을 형성하는 단계, 및 상기 무기물질 막 하부의 벌크 무기물질을 에칭하여 인장 응력을 가진 무기물질 소재를 생성하는 단계를 포함하고, 상기 무기물질 층은, 상기 무기물질 막을 형성할 때 상기 무기물질 막에 가해지는 압축 응력을 상기 벌크 무기물질을 에칭하여 완화시킴으로써 인장 응력을 가지는 것을 특징으로 함으로써, 높은 전하 이동도를 가진 전계효과 트랜지스터 및 다양한 회로의 구현이 가능해지며 플라스틱 기판에 전사하여도 특성이 유지되기 때문에, 고성능 유연 전자 소자 제작이 가능해진다.
Description
본 발명은 실리콘, 화합물반도체, 산화물반도체 등 무기반도체 기반 소재 제조방법에 관한 것으로서, 보다 구체적으로, 무기물질 웨이퍼 내부의 스트레인을 이용하여 인장 응력을 가진 무기물질 소재를 제조하는 방법 및 그 소재와 소재 기반의 응용 소자에 관한 것이다.
실리콘반도체의 전하이동도를 증가시키기 위해 기존 반도체 기업과 다양한 연구그룹에서 시도하고 있는 방법으로 대표적인 것이 결정 격자 상수가 큰 실리콘-게르마늄 합금 위에 실리콘을 성장하는 방식이 있다. 이 방법을 이용하게 되면 실리콘-게르마늄과 실리콘의 격자 뒤틀림으로 인하여 실리콘 박막에 상당한 양의 인장 응력을 인가하고, 이로 인한 전하 이동도의 향상을 기대할 수 있으나 실리콘-게르마늄 층, 그 위에 실리콘을 다시 성장해야 하는 어려움이 있고, 공정이 복잡할뿐만 아니라 비용이 많이 들게되는 문제가 있다.
기존의 플라스틱, 고무기판 등 유연한 기판위에 제조되는 실리콘 기반의 유연 전계효과 트랜지스터는 Silicon-on-insulator (SOI) 웨이퍼 내부의 절연체 위에 형성된 실리콘 박막 웨이퍼에서 산화실리콘 (SiO2) 희생층을 식각하여 상부의 실리콘 박막을 박리 시킨 후에 유연한 기판위로 전사하는 방식을 취하고 있다. 이러한 방식은 하부 산화 실리콘을 희생층으로 이용하여 식각을 하기 때문에 실리콘의 박리시 산화 실리콘 내부에 존재하는 압축 응력이 제거 되고, 상부 실리콘이 자유지지 형태로 떠있기 때문에 아무런 응력이 가해지지 않게 된다. 따라서 변형률에 의한 전하 이동도의 향상을 기대할 수 없게 된다.
본 발명이 해결하고자 하는 첫 번째 과제는 실리콘, 화합물반도체, 산화물반도체등 무기물질 웨이퍼 내부의 스트레인을 이용하여 버퍼층 없이도 인장 응력을 가진 무기반도체 소재를 제조하는 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 두 번째 과제는 무기물질 웨이퍼 내부의 스트레인을 이용하여 버퍼층 없이도 인장 응력을 가진 무기물질 소재를 포함하는 전기적 특성이 향상된 반도체 소자를 제공하는 것이다.
본 발명은 상기 첫 번째 과제를 해결하기 위하여, 무기물질로 구성된 무기물질 웨이퍼로부터 무기물질 막을 형성하는 단계; 상기 무기물질 막 상에 무기물질 층을 형성하는 단계; 및 상기 무기물질 막 하부의 벌크 무기물질을 에칭하여 인장 응력을 가진 무기물질 소재를 생성하는 단계를 포함하고, 상기 무기물질 막을 형성할 때 상기 무기물질 막에 가해지는 압축 응력을 상기 벌크 무기물질을 에칭하여 완화시킴으로써 인장 응력을 가지는 것을 특징으로 하는 인장 응력을 가진 무기물질 소재 제조방법을 제공한다.
본 발명의 다른 실시예에 의하면, 상기 무기물질 막은, 상기 무기물질 웨이퍼를 산화 또는 질화시켜 형성되는 것을 특징으로 하는 인장 응력을 가진 무기물질 소재 제조방법일 수 있다.
본 발명의 다른 실시예에 의하면, 상기 무기물질 막 상에 소자를 형성하는 단계를 더 포함하는 인장 응력을 가진 무기물질 소재 제조방법일 수 있다.
본 발명의 다른 실시예에 의하면, 상기 산화 무기물질 막이 형성된 무기물질 웨이퍼를 패터닝하는 단계를 더 포함하는 인장 응력을 가진 무기물질 소재 제조방법 일 수 있다.
본 발명의 다른 실시예에 의하면, 폴리디메틸실록산(PDMS) 롤러를 이용하여 상기 인장 응력을 가진 무기물질 소재를 떼어내는 단계; 및 상기 떼어낸 인장 응력을 가진 무기물질 소재를 기판으로 전사시키는 단계를 더 포함하는 인장 응력을 가진 무기물질 소재 제조방법 일 수 있다.
본 발명의 다른 실시예에 의하면, 상기 무기물질은, 산화 또는 질화가 가능한 무기물질인 것을 특징으로 하는 인장 응력을 가진 무기물질 소재 제조방법일 수 있다.
본 발명의 다른 실시예에 의하면, 상기 무기물질 층의 두께에 따라 상기 무기물질 층의 인장 응력이 달라지는 것을 특징으로 하는 인장 응력을 가진 무기물질 소재 제조방법일 수 있다.
본 발명의 다른 실시예에 의하면, 상기 무기물질 막 하부의 벌크 무기물질을 에칭하여 인장 응력을 가진 무기물질 소재를 생성하는 단계는, 상기 무기물질 막 하부의 벌크 무기물질을 상기 무기물질 막 상부로부터 에칭하는 것을 특징으로 하는 무기물질 소재 제조방법 일 수 있다.
본 발명의 다른 실시예에 의하면, 상기 무기물질 막 하부의 벌크 무기물질을 에칭하여 인장 응력을 가진 무기물질 소재를 생성하는 단계는, 상기 무기물질 막 하부의 벌크 무기물질을 건식 에칭 방식을 통해 상기 벌크 무기물질 하부로부터 에칭하는 것을 특징으로 하는 무기물질 소재 제조방법 일 수 있다.
본 발명은 상기 두 번째 과제를 해결하기 위하여, 무기물질로 된 무기물질 웨이퍼로부터 형성되는 무기물질 막; 및 상기 무기물질 막 상에 형성되어 인장 응력을 가지는 무기물질 층을 포함하고, 상기 무기물질 층은, 상기 무기물질 막을 형성할 때 상기 무기물질 막에 가해지는 압축 응력을 상기 벌크 무기물질을 에칭하여 완화시킴으로써 인장 응력을 가지는 것을 특징으로 하는 인장 응력을 가진 무기물질 소자를 제공한다.
본 발명의 다른 실시예에 의하면, 상기 무기물질 막은, 상기 무기물질 웨이퍼를 산화 또는 질화시켜 형성되는 것을 특징으로 하는 인장 응력을 가진 무기물질 소자일 수 있다.
본 발명의 다른 실시예에 의하면, 상기 무기물질 소재는 상기 벌크 무기물질을 에칭하여 발생한 인장 응력에 의해 밴드갭 혹은 향상된 드레인 전류 및 전하 이동도와 같은 전기적 특성이 변화된 반도체 소자일 수 있다.
본 발명의 다른 실시예에 의하면, 상기 인장 응력을 가진 무기물질 소재는, 폴리디메틸실록산(PDMS) 롤러를 이용하여 상기 무기물질로 된 웨이퍼로부터 기판으로 전사되는 것을 특징으로 하는 인장 응력을 가진 무기물질 소자일 수 있다.
본 발명의 다른 실시예에 의하면, 상기 무기물질은, 산화 또는 질화가 가능한 무기물질인 것을 특징으로 하는 인장 응력을 가진 무기물질 소자일 수 있다.
본 발명의 다른 실시예에 의하면, 상기 무기물질 층의 두께에 따라 상기 무기물질 층의 인장 응력이 달라지는 것을 특징으로 하는 인장 응력을 가진 무기물질 소자일 수 있다.
본 발명에 따르면, 인장응력을 받은 내부 격자의 크기가 커지면서 전자가 더욱 빠르게 이동할 수 있게 된다. 따라서 좀 더 높은 전하 이동도를 가진 전계효과 트랜지스터 및 다양한 회로의 구현이 가능해지며 플라스틱 기판에 전사하여도 특성이 유지되기 때문에, 고성능 유연 전자 소재 제작이 가능해진다.
도 1은 본 발명의 일 실시예에 따른 인장 응력을 가진 무기물질 소재 제조방법의 흐름도이다.
도 2 내지 4는 본 발명의 다른 실시예에 따른 인장 응력을 가진 무기물질 소재 및 소자의 제조방법의 흐름도이다.
도 5는 본 발명의 실시예에 따른 벌크 무기물질을 에칭하는 과정을 나타낸 것이다.
도 6은 본 발명의 일 실시예에 따른 인장 응력을 가진 무기물질 소자다.
도 7 내지 8은 본 발명의 실시예에 따른 인장 응력을 가진 무기물질 소재의 제조 및 응력을 분석 하는 과정을 나타낸 것이다.
도 9 내지 12는 본 발명의 실시예에 따른 인장 응력을 가진 무기물질 소자 제작과 응력에 의해 개선된 전기적 특성을 나타낸 것이다.
도 2 내지 4는 본 발명의 다른 실시예에 따른 인장 응력을 가진 무기물질 소재 및 소자의 제조방법의 흐름도이다.
도 5는 본 발명의 실시예에 따른 벌크 무기물질을 에칭하는 과정을 나타낸 것이다.
도 6은 본 발명의 일 실시예에 따른 인장 응력을 가진 무기물질 소자다.
도 7 내지 8은 본 발명의 실시예에 따른 인장 응력을 가진 무기물질 소재의 제조 및 응력을 분석 하는 과정을 나타낸 것이다.
도 9 내지 12는 본 발명의 실시예에 따른 인장 응력을 가진 무기물질 소자 제작과 응력에 의해 개선된 전기적 특성을 나타낸 것이다.
본 발명에 관한 구체적인 내용의 설명에 앞서 이해의 편의를 위해 본 발명이 해결하고자 하는 과제의 해결 방안의 개요 혹은 기술적 사상의 핵심을 우선 제시한다.
본 발명의 일 실시예에 따른 인장 응력을 가진 무기물질 소재 제조방법은, 무기물질로 된 무기물질 웨이퍼로부터 무기물질 막을 형성하는 단계, 상기 무기물질 막 상에 무기물질 층을 형성하는 단계, 및 상기 무기물질 막 하부의 벌크 무기물질을 에칭하여 인장 응력을 가진 무기물질 소재를 생성하는 단계를 포함하고, 상기 무기물질 층은, 상기 무기물질 막을 형성할 때 상기 무기물질 막에 가해지는 압축 응력을 상기 벌크 무기물질을 에칭하여 완화시킴으로써 인장 응력을 가지는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 실시 예를 상세히 설명한다. 그러나 이들 실시예는 본 발명을 보다 구체적으로 설명하기 위한 것으로, 본 발명의 범위가 이에 의하여 제한되지 않는다는 것은 당업계의 통상의 지식을 가진 자에게 자명할 것이다.
본 발명이 해결하고자 하는 과제의 해결 방안을 명확하게 하기 위한 발명의 구성을 본 발명의 바람직한 실시예에 근거하여 첨부 도면을 참조하여 상세히 설명하되, 당해 도면에 대한 설명시 필요한 경우 다른 도면의 구성요소를 인용할 수 있음을 미리 밝혀둔다. 아울러 본 발명의 바람직한 실시 예에 대한 동작 원리를 상세하게 설명함에 있어 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명 그리고 그 이외의 제반 사항이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
도 1은 본 발명의 일 실시예에 따른 인장 응력을 가진 무기물질 소재 제조방법의 흐름도이다.
본 발명의 일 실시예에 따른 무기물질 소재는 무기물질로 된 웨이퍼로부터 무기물질 막을 형성하는 과정에서 생성되는 압축 응력을 완화함으로써 무기물질 소재가 인장 응력을 가지게 된다. 따라서, SiGe 등의 별도의 버퍼층 없이 인장 응력을 가지는 소재를 제조할 수 있고, 소재의 성능이 향상될 수 있다. 무기물질로 된 웨이퍼로부터 무기물질 막을 형성하는 과정에서 생성되는 압축 응력을 이용하여 무기물질 소재가 인장 응력을 가지도록 하기 위하여 아래와 같은 과정을 거친다.
110 단계는 무기물질로 된 무기물질 웨이퍼로부터 무기물질 막을 형성하는 단계이다.
보다 구체적으로, 무기물질로 된 무기물질 웨이퍼로부터 무기물질 막을 형성한다. 상기 무기질 막은 상기 무기물질 웨이퍼를 산화 또는 질화시켜 형성될 수 있다. 또는, 상기 무기물질 막이 압축 응력을 가질 수 있는 다양한 공정이 이용될 수 있다. 산화 과정을 대표적인 예를 설명하고자 한다.
무기물질 웨이퍼를 고온으로 산화시켜 산화된 무기물질 막을 형성한다. 고온의 산화과정을 통해 무기물질 막을 형성하는 과정에서 무기물질 막 내부에 압축 응력이 형성된다. 잔류 응력은 가공이나 열처리하는 과정에서 재료의 내부에 생기는 응력으로, 냉간 가공이나 담금질, 용접 등에 의한 불균일 소성변형의 결과 때문에 생긴다. 잔류응력에는 인장 잔류 응력(residual tension stress)과 압축 잔류 응력(residual compression stress)의 두 가지가 있다. 일반으로 인장 잔류 응력은 표면에 압축 잔류 응력이 나타나고 내부에는 인장 잔류 응력을 발생한다. 변태로 인해 생기는 응력은 이와 반대로 표면에는 인장력이 나타나고 내부에는 압축 잔류 응력이 발생한다. 침탄이나 고주파 담금질과 같은 표면 담금질을 하면, 표층에 잔류 압축력이 생긴다.
120 단계는 무기물질 막 상에 무기물질 층을 형성하는 단계이다.
보다 구체적으로, 110 단계에서 형성된 무기물질 막 상에 소재로 이용하고자 하는 무기물질 층을 형성한다. 무기물질 층은 제조하고자 하는 소재의 종류나 형태에 따라 다양하게 형성될 수 있다.
130 단계는 무기물질 막 하부의 벌크 무기물질을 에칭하여 인장 응력을 가진 무기물질 소재를 생성하는 단계이다.
보다 구체적으로, 무기물질 막 하부의 벌크 무기물질을 에칭(식각)하여 인장 응력을 가진 무기물질 소재를 생성한다. 무기물질 막이 귀속되어있던 하부의 벌크 물질이 제거되면서 압축 응력이 완화되고, 무기물질 층은 잔류 인장 응력을 받게 되는바, 인장 응력을 가진 무기물질 소재를 생성할 수 있다. 무기물질 웨이퍼를 산화시킬 때 형성되는 응력을 전가받은 무기물질 소재는 무기물질 내부 격자의 크기가 커지면서 전자가 더욱 빠르게 이동할 수 있게 된다. 이렇게 생성된 인장 응력을 가진 무기물질 소재를 이용하여 높은 전하 이동도를 가진 전계효과 트랜지스터 또는 다양한 회로의 구현이 가능하며 플라스틱과 같은 기판에 전사하여도 특성이 유지되기 때문에, 고성능 유연 전자 소자 제작이 가능하다.
또한, 상기 무기물질 층의 두께에 따라 상기 무기물질 층의 인장 응력이 달라질 수 있다. 무기물질 막 상에 형성되는 무기물질 층의 두께를 조절하여 인장 응력의 정도를 조절할 수 있다. 무기물질 층의 두께가 얇을수록 인장 응력의 양이 증가한다. 따라서, 제작하고자 하는 소재의 인장 응력의 정도에 따라 무기물질 층의 두께를 조절할 수 있다.
도 2 내지 4는 본 발명의 다른 실시예에 따른 인장 응력을 가진 무기물질 소재 제조방법의 흐름도이다.
210 단계는 무기물질 막 상에 소자를 형성하는 단계이다.
보다 구체적으로, 무기물질 웨이퍼로부터 형성된 무기물질 막 상에 무기물질을 이용하여 구현하려는 소자를 형성한다. 무기물질 웨이퍼를 산화시켜 무기물질 막을 형성한 후 소자를 형성거나, 무기물질 웨이퍼를 산화시키기 전에 소자를 형성할 수도 있다. 전계효과 트랜지스터를 형성하는 경우, 무기물질 막 상에 소스, 드레인, 및 게이트를 형성한다. 복수의 소자들을 배열하여 생성할 수도 있다.
310 단계는 산화 무기물질 막이 형성된 무기물질 웨이퍼를 패터닝하는 단계이다.
보다 구체적으로, 무기물질 막이 형성된 무기물질 웨이퍼를 사용하고자 하는 형태로 패터닝할 수 있다. 간단한 리본 형태로 패터닝할 수 있다. 리본형태로 패터닝 이후, 패터닝에 따라 무기물질 막 하의 벌크 무기물질을 에칭하여 자유지지가 가능한 무기물질 리본을 형성할 수 있다.
410 단계는 폴리디메틸실록산(PDMS) 롤러를 이용하여 상기 인장 응력을 가진 무기물질 소재를 떼어내는 단계이다.
보다 구체적으로, 폴리디메틸실록산(polydimethyl siloxane, PDMS) 롤러를 이용하여 웨이퍼 상에 형성된 무기물질 소재를 떼어낸다. 폴리디메틸실록산은 여러가지 특성이 있다. 첫째, 기판의 상대적으로 넓은 영역에 안정적으로 점착할 수 있다. 이는 평탄하지 않은 표면에 대해서도 동일하게 만족할 수 있다는 장점을 가지고 있다. 두번째로, interfacial free energy가 낮다. 따라서, PDMS로 다른 polymer를 molding할 때, 접착이 잘 일어나지 않아 성형 가공성이 좋다. 세번째로, PDMS는 매우 내구성이 강한 elastomer다. 이 것은 실험에서 molding한 PDMS stamp로 수백번, 몇 달 동안이나 사용해도 눈에 띄는 degradation이 일어나지 않은 것으로 파악할 수 있다. 네번째로, PDMS의 surface property는 SAMs(self-assembly monolayers)의 형성에 의해 생기는 plasma의 조절에 의해서 쉽게 modified될 수 있고, 이는 물질간에 적절한 interfacial 상호작용에 의해서 interfacial energy값이 넓은 영역에 걸쳐 나타날 수 있다. 이러한 특성을 가진 폴리디메틸실록산(PDMS)이 형성된 롤러를 이용하여 상기 인장 응력을 가진 무기물질 소재를 떼어낸다.
420 단계는 상기 떼어낸 인장 응력을 가진 무기물질 소재를 기판으로 전사시키는 단계이다.
보다 구체적으로, 상기 떼어낸 인장 응력을 가진 무기물질 소재를 사용하고자 하는 기판으로 전사시키는 단계이다. 무기물질 소재를 사용하고자 하는 반도체 소재 등의 기판에 410 단계에서 떼어낸 인장 응력을 가진 무기물질 소재를 전사한다.
사용되는 무기물질은 산화 또는 질화가 가능한 무기물질일 수 있다. 그 중, 상기 무기물질은 실리콘, 화합물반도체, 산화물반도체 등일 수 있다. 절연체 위에 형성된 실리콘 웨이퍼 (SOI 웨이퍼)에서 형성된 잔류 응력을 자유지지 실리콘 리본에 전가하여 인장 응력을 발생시켜 전하 이동도를 향상시킬 수 있고, 이를 통해 고성능의 단결정 실리콘 기반의 유연 전계효과 트랜지스터를 제작할 수 있다. 절연체 위에 형성된 실리콘 웨이퍼 (SOI 웨이퍼) 를 제작시 실리콘 웨이퍼위에 고온의 산화 과정을 통해 산화 실리콘막을 형성하는 과정에서 잔류 응력을 형성한다. 실리콘 웨이퍼를 산화시켜 산화 실리콘(SiO2)를 형성시킴으로써 산화 실리콘 내부에 압축 응력이 발생하고, 산화 실리콘 상에 top Si를 적층한다. 이 SOI 웨이퍼(top Si/SiO2/하부 벌크 Si)를 간단히 리본 형태로 패터닝을 하고, 하부의 벌크 실리콘을 식각하여 자유지지 형태의 실리콘 리본이 형성한다. 이 때 산화 실리콘이 귀속되있던 하부의 실리콘이 제거되면서 압축 응력이 완화되고 상부의 소재 영역의 실리콘은 잔류 인장 응력을 받게 된다. 자유지지 형태의 Si ribbon이 하부에 산화 실리콘을 포함하고 있어 인장 응력을 포함하고 있고, 전사 후에도 응력이 유지가 되기 때문에 이동도의 향상을 기대할 수 있다.
절연체 위에 형성된 실리콘 웨이퍼는 다양한 목적으로 현재 널리 쓰이고 있는 웨이퍼이고, 이 외에 잔류 응력을 갖고 있는 다른 종류의 적층된 웨이퍼에서도 적용이 가능하다. 자유 지지 형태 구현을 위해 아래의 희생층만 에칭해 주게 되면 자유 지지 멤브레인을 쉽게 형성할 수 있다. 실리콘 리본의 경우에는 압축 응력 완화에 의해 약 0.2% 정도의 변형률이 인가되고, TFT 제작시 전하 이동도가 약 15~20% 증가하게 된다. 이 방법을 이용하여 실리콘뿐만 아니라 다양한 물질의 전하 이동도를 향상시킬 수 있고, 전사 과정을 통해 유연전자 소재 어플리케이션 분야에서 고성능의 단일 소자뿐만 아니라 다양한 회로의 구현이 가능할 것으로 기대된다. 또한 전사 시, 롤 전사 방법과 같은 자동화 시스템을 이용하여 대면적으로 빠르게 전사함으로써 기존 무기소재 기반 유연 소자가 갖고 있는 높은 제작 비용을 줄일 수 있을 것으로 기대된다.
도 5는 본 발명의 실시예에 따른 벌크 무기물질을 에칭하는 과정을 나타낸 것이다.
벌크 무기물질을 에칭하는 방법은 하기의 두가지 방법으로 수행할 수 있다.
먼저, 상기 무기물질 막 하부의 벌크 무기물질을 상기 무기물질 막 상부로부터 에칭할 수 있다. 도 5a와 같이, 무기물질 리본 등을 형성하고 위에서부터 에칭을 시작해서 Lateral하게 에칭을 진행하여 suspended ribbon을 형성할 수 있다.
다른 방법으로, 상기 무기물질 막 하부의 벌크 무기물질을 건식 에칭 방식을 통해 상기 벌크 무기물질 하부로부터 에칭할 수 있다. 도 5b와 같이, 무기물질 웨이퍼(SOI 웨이퍼) 위에서 소자 제작 공정을 거친 후 벌크 웨이퍼 아래서부터 그라인딩 + 플라즈마 드라이 에칭을 통해 bulk 실리콘을 제거하여 suspended Si 소자를 제작할 수 있다. 이 방법을 사용할 경우 중간에 있는 SiO2가 플라즈마 드라이 에칭 공정의 etch stopper로 작용할 수 있으며 대면적 suspended Si 소자를 제작하는데 용이하다. 이 방법 역시, suspended ribbon을 형성할 수 있으며, 동일한 성능향상을 이끌어낼 수 있다.
도 6은 본 발명의 일 실시예에 따른 인장 응력을 가진 무기물질 소자다.
기판(620)상에 전사된 무기물질 소재(610)를 나타낸 것으로, 무기물질 소재(610)는 무기물질로 된 무기물질 웨이퍼로부터 형성되는 무기물질 막, 및 상기 무기물질 막 상에 형성되어 인장 응력을 가지는 무기물질 층을 포함하고, 상기 무기물질 층은, 상기 무기물질 막을 형성할 때 상기 무기물질 막에 가해지는 압축 응력을 상기 벌크 무기물질을 에칭하여 완화시킴으로써 인장 응력을 가지는 것을 특징으로 한다. 상기 무기물질 막은 상기 무기물질 웨이퍼를 산화 또는 질화시켜 형성될 수 있다. 상기 무기물질은 실리콘 등의 산화 또는 질화가 가능한 무기물질을 이용할 수 있다. 인장 응력을 가진 무기물질 소재(610)는 폴리디메틸실록산(PDMS) 롤러를 이용하여 상기 무기물질로 된 웨이퍼로부터 기판으로 전사될 수 있다. 상기 무기물질 층의 두께에 따라 상기 무기물질 층의 인장 응력이 달라질 수 있다.
본 발명의 일 실시에 따른 반도체 소재는 인장 응력을 가진 무기물질 소재를 포함한다. 반도체 소재에 사용되는 다양한 무기물질 소재에 인장 응력을 가진 무기물질 소재를 이용할 수 있다.
인장 응력을 가진 무기물질 소재(610)에 대한 상세한 설명은 도 1 내지 5에 대한 상세한 설명에 대응하는바, 도 1 내지 5에 대한 상세한 설명으로 대신한다.
도 7은 본 발명의 실시예에 따른 인장 응력을 가진 무기물질 소재를 제조 및 응력이 걸리는 메커니즘을 분석하는 과정을 나타낸 것이다.
본 발명의 실시예로 인장 응력을 가진 무기 물질 소재를 제작하고 이의 특성을 분석하는 과정을 나타낸 것이다. 먼저, 리본 모양의 실리콘 패턴을 SOI 웨이퍼 상에서 제작한다. 이 때 중간 산화 실리콘 층에 압축 응력이 존재하게 된다. 이후 벌크 실리콘의 하부 에칭을 통해 떠있는 (자유지지가 가능한) 실리콘 리본을 형성한다. 이 때, 산화 실리콘 내부의 압축 응력이 완화되면서 길이가 늘어나게 되고 상부 실리콘 리본에는 인장 응력이 걸리게 된다. 이를 PET 기판 위에 전사하여도 상부 실리콘에 걸리는 인장 응력이 유지 된다.
도 8은 본 발명의 실시예에 따른 무기물질 소재의 인장 응력을 라만 스펙트로스코피로 분석한 결과이다. (a)는 자유지지 형태의 실리콘/산화 실리콘 리본과 PET 기판 위에 전사된 실리콘/산화 실리콘 리본을 나타낸 그림으로 측정된 위치를 나타낸다. (b) 에서는 각 위치의 라만 픽 위치를 나타내며 자유지지 형태의 실리콘과 전사된 후의 실리콘 픽의 위치가 벌크 실리콘과 앵커 부분에 비해 좌측으로 이동하였으며 이는 인장 응력이 걸려있음을 나타낸다. (c) 에서는 top Si의 두께에 따라 인장 응력의 양이 달라지는 것을 Raman spectroscopy로 측정한 그래프로 top Si의 두께가 얇을수록 응력의 양이 증가하는 것을 알 수 있으며, (b)에서 계산한 값과 측정된 값을 비교한 것이다.
도 9는 본 발명의 실시예로 인장 응력을 가진 실리콘 전계효과 트랜지스터 소자를 롤-이동 프린팅을 이용하여 플라스틱 기판에 전사하는 과정을 나타낸 것이다. 먼저 (a)와 같이, 실리콘 웨이퍼를 산화시켜 산화 실리콘을 형성한 후, 웨이퍼 상에서 실리콘 FET를 형성한다. 이후 벌크 실리콘의 하부 에칭을 통해 떠있는(자유지지가 가능한) 실리콘 FET 리본을 형성한다. 이때, 실리콘 FET 리본은 인장 응력을 가지게 된다. 이후 (b)에서 롤러를 이용하여 실리콘 FET 리본을 떼어내고, 인장응력을 가진 실리콘 FET 리본을 PET 기판 상에 전사함으로써 무기물질 소자를 제조한다. (c) 는 인장응력을 가진 전사된 실리콘 FET 소자의 단면 구조이다.
도 10은 본 발명의 실시예에 따른 상부 실리콘의 두께 별 다른 인장 응력을 가진 무기물질 소자의 전기적 특성을 나타낸 것이다.
도 10에서 (a)는 0.1V의 드레인 전압에서 100 μm의 폭과 10 μm의 길이를 갖는 채널에 대한 SOI 웨이퍼 상의 실리콘 FET의 상부 실리콘 두께별 전기적 특성을 선형과 로그 스케일로 변환한 것이다. 상부 실리콘의 두께가 얇아 질수록 더 높은 스트레인이 실리콘에 인가되어 드레인 전류 값이 증가함을 보인다. (b)는 (a)에서 측정한 소재를 0 V 내지 4 V의 게이트 전압에서 실리콘 FET의 출력 특성을 나타낸 것으로, 유사하게도 실리콘의 두께가 얇을수록 드레인 전류 값이 증가하는 것을 보인다. (c)는 얻어진 전기적 특성 커브를 바탕으로 하여 구한 소재의 전하 이동도를 표시한 그래프로서 상부 실리콘의 두께가 작을수록 전하 이동도의 증가 폭이 향상됨을 보인다.
도 11에서 (a)는 자동 전사 장치와 자동 전사 장치의 구조적인 전단면이고, (b) 는 PET 기판에 위치한 광역 유연한 TET 배열의 이미지이며, (c)는 광역 실리콘 FET 배열으로부터 측정되는 이동도 분포의 히스토그램이다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.
610: 무기물질 소재
620: 기판
620: 기판
Claims (15)
- 무기물질로 된 무기물질 웨이퍼로부터 무기물질 막을 형성하는 단계;
상기 무기물질 막 상에 무기물질 층을 형성하는 단계; 및
상기 무기물질 막 하부의 벌크 무기물질을 에칭하여 인장 응력을 가진 무기물질 소재를 생성하는 단계를 포함하고,
상기 무기물질 층은,
상기 무기물질 막을 형성할 때 상기 무기물질 막에 가해지는 압축 응력을 상기 벌크 무기물질을 에칭하여 완화시킴으로써 인장 응력을 가지는 것을 특징으로 하는 인장 응력을 가진 무기물질 소재 제조방법. - 제 1 항에 있어서,
상기 무기물질 막은,
상기 무기물질 웨이퍼를 산화 또는 질화시켜 형성되는 것을 특징으로 하는 인장 응력을 가진 무기물질 소재 제조방법. - 제 1 항에 있어서,
상기 무기물질 막 상에 소자를 형성하는 단계를 더 포함하는 인장 응력을 가진 무기물질 소재 제조방법. - 제 1 항에 있어서,
상기 무기물질 막이 형성된 무기물질 웨이퍼를 패터닝하는 단계를 더 포함하는 인장 응력을 가진 무기물질 소재 제조방법. - 제 1 항에 있어서,
폴리디메틸실록산(PDMS) 롤러를 이용하여 상기 인장 응력을 가진 무기물질 소재를 떼어내는 단계; 및
상기 떼어낸 인장 응력을 가진 무기물질 소재를 기판으로 전사시키는 단계를 더 포함하는 인장 응력을 가진 무기물질 소재 제조방법. - 제 1 항에 있어서,
상기 무기물질은,
산화 또는 질화가 가능한 무기물질인 것을 특징으로 하는 인장 응력을 가진 무기물질 소재 제조방법. - 제 1 항에 있어서,
상기 무기물질 층의 두께에 따라 상기 무기물질 층의 인장 응력이 달라지는 것을 특징으로 하는 인장 응력을 가진 무기물질 소재 제조방법. - 제 1 항에 있어서,
상기 무기물질 막 하부의 벌크 무기물질을 에칭하여 인장 응력을 가진 무기물질 소재를 생성하는 단계는,
상기 무기물질 막 하부의 벌크 무기물질을 상기 무기물질 막 상부로부터 에칭하는 것을 특징으로 하는 인장 응력을 가진 무기물질 소재 제조방법. - 제 1 항에 있어서,
상기 무기물질 막 하부의 벌크 무기물질을 에칭하여 인장 응력을 가진 무기물질 소재를 생성하는 단계는,
상기 무기물질 막 하부의 벌크 무기물질을 건식 에칭 방식을 통해 상기 벌크 무기물질 하부로부터 에칭하는 것을 특징으로 하는 인장 응력을 가진 무기물질 소재 제조방법. - 무기물질로 된 무기물질 웨이퍼로부터 형성되는 무기물질 막; 및
상기 무기물질 막 상에 형성되어 인장 응력을 가지는 무기물질 층을 포함하고,
상기 무기물질 층은,
상기 무기물질 막을 형성할 때 상기 무기물질 막에 가해지는 압축 응력을 상기 무기물질 막 하부의 벌크 무기물질을 에칭하여 완화시킴으로써 인장 응력을 가지는 것을 특징으로 하는 인장 응력을 가진 무기물질 소재. - 제 10 항에 있어서,
상기 무기물질 막은,
상기 무기물질 웨이퍼를 산화 또는 질화시켜 형성되는 것을 특징으로 하는 인장 응력을 가진 무기물질 소재. - 제 10 항에 있어서,
상기 인장 응력을 가진 무기물질 소재는,
폴리디메틸실록산(PDMS) 롤러를 이용하여 상기 무기물질로 된 웨이퍼로부터 기판으로 전사되는 것을 특징으로 하는 인장 응력을 가진 무기물질 소재. - 제 10 항에 있어서,
상기 무기물질은,
산화 또는 질화가 가능한 무기물질인 것을 특징으로 하는 인장 응력을 가진 무기물질 소재. - 제 10 항에 있어서,
상기 무기물질 층의 두께에 따라 상기 무기물질 층의 인장 응력이 달라지는 것을 특징으로 하는 인장 응력을 가진 무기물질 소재. - 제 10 항 내지 제 14 항 중 어느 한 항의 인장 응력을 가진 무기물질 소재를 포함하는 반도체 소자.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150053018A KR101677542B1 (ko) | 2015-04-15 | 2015-04-15 | 무기물질 웨이퍼 내부의 스트레인을 이용한 고성능 유연 무기물질, 그 제조 방법 및 전계효과 트랜지스터 |
| US15/099,198 US10490664B2 (en) | 2015-04-15 | 2016-04-14 | Flexible high performance inorganic matter FET using built-in strain of inorganic matter on insulator wafer |
| US16/658,785 US10840377B2 (en) | 2015-04-15 | 2019-10-21 | Flexible high performance inorganic matter FET using built-in strain of inorganic matter on insulator wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150053018A KR101677542B1 (ko) | 2015-04-15 | 2015-04-15 | 무기물질 웨이퍼 내부의 스트레인을 이용한 고성능 유연 무기물질, 그 제조 방법 및 전계효과 트랜지스터 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160123028A KR20160123028A (ko) | 2016-10-25 |
| KR101677542B1 true KR101677542B1 (ko) | 2016-11-18 |
Family
ID=57129949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150053018A KR101677542B1 (ko) | 2015-04-15 | 2015-04-15 | 무기물질 웨이퍼 내부의 스트레인을 이용한 고성능 유연 무기물질, 그 제조 방법 및 전계효과 트랜지스터 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US10490664B2 (ko) |
| KR (1) | KR101677542B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102418527B1 (ko) * | 2020-08-11 | 2022-07-06 | 연세대학교 산학협력단 | 스트레인이 가해진 2차원 물질 제조 방법 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6211039B1 (en) * | 1996-11-12 | 2001-04-03 | Micron Technology, Inc. | Silicon-on-insulator islands and method for their formation |
| KR100236800B1 (ko) * | 1996-12-20 | 2000-01-15 | 한정국 | 미끄럼 방지판을 이용한 포장도로의 미끄럼 방지를 위한 포장방법 |
| EP1024952B1 (en) * | 1997-10-24 | 2002-06-26 | Agfa-Gevaert | A laminate comprising a thin borosilicate glass substrate as a constituting layer |
| JPH11261065A (ja) | 1997-11-20 | 1999-09-24 | Lucent Technol Inc | シリコンゲートｆｅｔの製造方法 |
| JP2001042150A (ja) * | 1999-07-30 | 2001-02-16 | Canon Inc | 光導波路、その作製方法、およびこれを用いた光インタコネクション装置 |
| KR20010037739A (ko) | 1999-10-19 | 2001-05-15 | 윤종용 | 디스크 기록재생장치의 디스크이송장치 |
| JP3875130B2 (ja) * | 2002-03-26 | 2007-01-31 | 株式会社東芝 | 表示装置及びその製造方法 |
| JP4052631B2 (ja) * | 2002-05-17 | 2008-02-27 | 株式会社東芝 | アクティブマトリクス型表示装置 |
| JP4996938B2 (ja) * | 2007-02-16 | 2012-08-08 | 株式会社日立製作所 | 半導体発光素子 |
-
2015
- 2015-04-15 KR KR1020150053018A patent/KR101677542B1/ko active IP Right Grant
-
2016
- 2016-04-14 US US15/099,198 patent/US10490664B2/en active Active
-
2019
- 2019-10-21 US US16/658,785 patent/US10840377B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20200052118A1 (en) | 2020-02-13 |
| US10840377B2 (en) | 2020-11-17 |
| KR20160123028A (ko) | 2016-10-25 |
| US20160308056A1 (en) | 2016-10-20 |
| US10490664B2 (en) | 2019-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6503401B2 (ja) | 集積回路のトランジスタ構造 | |
| TWI734093B (zh) | 用於製作包含超晶格之倒ｔ型通道場效電晶體（ｉｔｆｅｔ）之元件及方法 | |
| US8008751B2 (en) | Semiconductor device and manufacturing method thereof | |
| US8202768B2 (en) | Method of fabricating a semiconductor device | |
| KR101408875B1 (ko) | 게르마늄 응축을 이용한 ｃｍｏｓ 트랜지스터 및 그제조방법 | |
| US7737498B2 (en) | Enhanced stress-retention silicon-on-insulator devices and methods of fabricating enhanced stress retention silicon-on-insulator devices | |
| US20100308409A1 (en) | Finfet structures with fins having stress-inducing caps and methods for fabricating the same | |
| Lee et al. | Mobility enhancement of strained Si transistors by transfer printing on plastic substrates | |
| Chui et al. | Source/drain germanium condensation for p-channel strained ultra-thin body transistors | |
| KR100914526B1 (ko) | 전계 효과 트랜지스터의 성능 향상을 위한 컨포말하지 않은스트레스 라이너 | |
| KR101677542B1 (ko) | 무기물질 웨이퍼 내부의 스트레인을 이용한 고성능 유연 무기물질, 그 제조 방법 및 전계효과 트랜지스터 | |
| Chatterjee et al. | Analytical modeling of the lattice and thermo-elastic coefficient mismatch-induced stress into silicon nanowires horizontally embedded on insulator-on-silicon substrates | |
| CN104851783B (zh) | 一种锗硅硼外延层生长方法 | |
| Kao et al. | Characterization and reliability of nMOSFETs on flexible substrates under mechanical strain | |
| US11121254B2 (en) | Transistor with strained superlattice as source/drain region | |
| US20120220114A1 (en) | Tensile stress enhancement of nitride film for stressed channel field effect transistor fabrication | |
| US20100052064A1 (en) | Method for straining a semiconductor wafer and a wafer substrate unit used therein | |
| Najmzadeh et al. | Multigate buckled self-aligned dual Si nanowire MOSFETs on bulk Si for high electron mobility | |
| US9349798B1 (en) | CMOS structures with selective tensile strained NFET fins and relaxed PFET fins | |
| Liu et al. | Strained germanium quantum well PMOSFETs on SOI with mobility enhancement by external uniaxial stress | |
| Augendre et al. | Germanium Enrichment for Planar-, Fin-and Nanowire-Channel MOSFETs Made on SOI | |
| EP3486950B1 (en) | Method for fabricating a horizontal gate-all-around field effect transistor | |
| Liu et al. | Bendable MOS capacitors formed with printed In0. 2Ga0. 8As/GaAs/In0. 2Ga0. 8As trilayer nanomembrane on plastic substrates | |
| RAN | Strain Engineering for Advanced Silicon, Germanium and Germanium-Tin Transistors | |
| Wang et al. | Sub 50nm Strained n-FETs Formed on Silicon-Germanium-on-Insulator Substrates and the Integration of Silicon Source/Drain Stressors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20191105 Year of fee payment: 4 |