KR101676585B1

KR101676585B1 - 발광다이오드 구동기 회로

Info

Publication number: KR101676585B1
Application number: KR1020157001271A
Authority: KR
Inventors: 재홍 정; 민종 김
Original assignee: 알토란 칩 앤드 시스템즈, 인크.
Priority date: 2012-06-21
Filing date: 2013-04-27
Publication date: 2016-11-15
Also published as: KR20150032710A; WO2013191806A1; TW201410069A; TW201705815A

Abstract

구동기 회로(10)는 n 그룹들로 나뉘어진 일련의 LED들을 포함하고, 상기 n LED 그룹들은 서로 직렬로 전기적으로 연결되고, 그룹 m-1의 하류 단부는 그룹 m의 상류 단부에 전기적으로 연결되고, m은 n 이하의 양수이다. 상기 구동기 회로(10)는 또한 복수의 전류 조정 회로들을 포함하고, 상기 각각의 전류 조정 회로는 일단이 대응하는 그룹의 하류 단부에 연결되고 타단은 그라운드에 연결되며, 센서 증폭기와 제1 및 제2 트랜지스터들을 갖는 캐스코드를 포함하고, 각각의 센서 증폭기는 서로 다른 기준 전압을 제공하기 위한 서로 다른 전압 소스에 연결된다.

Description

발광다이오드 구동기 회로{LIGHT EMITTING DIODE DRIVER CIRCUIT}

본 발명은 발광다이오드(LED) 구동기 회로, 더 구체적으로는 일련의 발광다이오드들(LED)을 구동하기 위한 회로에 관한 것이다.

LED 램프는 그 적은 에너지 소비량 덕분에 널리 사용되고 있으며 에너지 부족 시대의 조명으로 사용될 것으로 간주되고 있다. 일반적으로 LED 램프는 필요한 광 출력을 제공하기 위한 일련의 LED들을 포함한다. 상기 일련의 LED들은 평행하게 배치되거나 직렬로 배치되거나 그 조합으로 배치될 수 있다. 배치 형태와 상관없이, LED들의 효율적인 작동을 위해서는 적절한 전압 및/또는 전류를 제공하는 것이 필수적이다.

전원(전력 소스)이 주기적으로 제공되는 적용 분야에서는, LED 구동기 회로가 시변 전압(time varying voltage)을 적합한 전압 및/또는 전류 수준으로 변환할 수 있어야 한다. 일반적으로, 전압 변환은 AC/DC 변환기(converter)로 흔히 알려진 전기 회로에 의해 수행된다. 인덕터(inductor) 또는 변압기(transformer), 커패시터(capacitor) 및/또는 그 외 구성 요소들을 사용하는 이러한 변환기들은 크기가 크고 수명이 짧아서, 램프의 디자인 면에서 바람직하지 않은 형태적인 요소, 높은 제조 원가, 시스템 신뢰성 감소 등의 결과로 이어진다. 따라서, 신뢰할 수 있고, 소형으로 설계가 가능하여 제조 원가를 줄일 수 있는 LED 구동기 회로가 요구된다.

미국특허출원공개 US2011/0273102 (2011.11.10.) "AC DRIVEN SOLID STATE LIGHTING APPARATUS WITH LED STRING INCLUDING SWITCHED SEGMENTS"

본 발명의 일 실시예에 따른 발광다이오드(LED) 구동 방법은, 서로 직렬로 전기적으로 연결되는 그룹들로 나뉘어진 일련의 LED(발광다이오드)들을 제공하는 단계; 상기 일련의 LED들에 전기적으로 연결된 전원을 제공하는 단계; 제1 및 제2 트랜지스터를 갖는 캐스코드(cascode) 구조를 포함하는 별도의 전류 조정 회로를 통해 상기 그룹들 각각을 그라운드와 연결하는(coupling) 단계; 상기 그룹들 각각의 상기 별도의 전류 조정 회로에 서로 다른 기준 전압을 인가하는 단계; 및 상기 그룹들을 하류 시퀀스(downstream sequence)로 턴-온 하도록 상기 전원으로부터의 입력 전압을 증가시키는 단계를 포함한다.

본 발명의 다른 실시예에 따른 발광다이오드(LED) 구동기 회로는, n 그룹들로 나뉘어진 일련의 LED들; 및 복수의 전류 조정 회로들을 포함하고, 상기 n 그룹들은 서로 직렬로 전기적으로 연결되고, 그룹 m-1의 하류 단부는 그룹 m의 상류 단부에 전기적으로 연결되고, m은 n 이하의 양수이고, 상기 전류 조정 회로들 각각은 일단이 대응하는 그룹의 하류 단부에 연결(couple)되고 타단은 그라운드에 연결(couple)되며, 센서 증폭기와 제1 및 제2 트랜지스터들을 갖는 캐스코드를 포함하고, 상기 각각의 센서 증폭기는 서로 다른 기준 전압을 제공하기 위한 서로 다른 전압 소스에 연결(couple)된다.

본 발명의 다른 실시예에 따른 발광다이오드(LED) 구동 방법은, 서로 직렬로 전기적으로 연결된 그룹들로 나누어진 일련의 LED들을 제공하는 단계; 상기 일련의 LED들에 전기적으로 연결된 전원을 제공하는 단계; 상기 그룹들 각각을 트랜지스터와 출력핀이 상기 트랜지스터의 게이트에 연결(couple)된 센서 증폭기를 포함하는 별도의 전류 조정 회로를 통해 그라운드와 연결하는(coupling) 단계; 상기 그룹들 각각의 상기 센서 증폭기에 서로 다른 기준 전압을 인가하는 단계; 및 상기 그룹들을 하류 시퀀스(downstream sequence)로 턴-온 하도록 상기 전원으로부터의 입력 전압을 증가시키는 단계를 포함한다.

본 발명의 다른 실시예에 따른 발광다이오드(LED) 구동기 회로는, n 그룹들로 나뉘어진 일련의 LED들; 및 복수의 전류 조정 회로들을 포함하고, 상기 n LED 그룹들은 서로 직렬로 전기적으로 연결되고, 그룹 m-1의 하류 단부는 그룹 m의 상류 단부에 전기적으로 연결되고, m은 n 이하의 양수이고, 상기 전류 조정 회로들 각각은 일단이 대응하는 그룹의 하류 단부에 연결(couple)되고 타단은 그라운드에 연결(couple)되며, 센서 증폭기와 트랜지스터를 포함하고, 상기 센서 증폭기는 서로 다른 기준 전압을 제공하기 위한 서로 다른 전압 소스에 연결(couple)된다.

본 발명의 다른 실시예에 따른 발광다이오드(LED) 구동 방법은, 서로 직렬로 전기적으로 연결된 그룹들로 나누어진 일련의 LED들을 제공하는 단계; 상기 일련의 LED들에, 전기적으로 연결된 전원을 제공하는 단계; 상기 그룹들 각각은 서로 다른 기준 전압을 제공하기 위한 서로 다른 전압 소스에 연결(couple)되며, 상기 그룹들 각각을 전류 조정 회로들 중 대응하는 하나를 통해 그라운드와 연결하는(coupling) 단계; 상기 전원의 전압 파형의 위상을 측정하는 단계; 및 상기 측정된 위상을 바탕으로 상기 그룹들을 하류 시퀀스로 턴-온 하는 단계를 포함한다.

본 발명의 다른 실시예에 따른 발광다이오드(LED) 구동기 회로는, n 그룹들로 나누어진 일련의 LED들; 복수의 전류 조정 회로들; 및 상기 전류 조정 회로로 신호를 전달함으로써 상기 전류 조정 회로들 각각을 통해 흐르는 전류 흐름을 제어하기 위한 위상 제어 로직을 포함하고, 상기 n LED 그룹들은 서로 직렬로 전기적으로 연결되고, 그룹 m-1의 하류 단부는 그룹 m의 상류 단부에 전기적으로 연결되고, m은 n 이하의 양수이고, 그룹 1의 상류 단부는 입력 전압을 제공하는 전원에 연결(couple)되도록 구성되고, 상기 전류 조정 회로들 각각은 일단이 대응하는 그룹의 하류 단부에 연결(couple)되고 타단은 그라운드에 연결(couple)되며, 센서 증폭기와 제1 및 제2 트랜지스터들을 갖는 캐스코드를 포함하고, 상기 각각의 전류 조정 회로는 서로 다른 기준 전압 소스에 연결(couple)된다.

본 발명의 다른 실시예에 따른 발광다이오드(LED) 구동 방법은 서로 직렬로 전기적으로 연결된 그룹들로 나뉘어진 일련의 LED들을 제공하는 단계; 상기 일련의 LED들에, 전기적으로 연결된 전원을 제공하는 단계; 제1 및 제2 트랜지스터와 상기 제2 트랜지스터와 동일한 제3 트랜지스터를 갖는 캐스코드 구조를 포함하고, 상기 제2 트랜지스터의 게이트는 상기 제3 트랜지스터의 게이트에 직접 연결됨으로써 전류 거울을 형성하는 별도의 전류 조정 회로를 통해 상기 그룹들 각각을 그라운드와 연결하는(coupling) 단계; 상기 그룹들 각각의 제3 트랜지스터에 서로 다른 전류를 인가하는 단계; 및 상기 그룹들을 하류 시퀀스(downstream sequence)로 턴-온 하도록 상기 전원으로부터의 입력 전압을 증가시키는 단계를 포함한다.

본 발명의 다른 실시예에 따른 구동기 회로는, n 그룹들로 나뉘어진 일련의 LED들; 및 복수의 전류 조정 회로들을 포함하고, 상기 n 그룹들은 서로 직렬로 전기적으로 연결되고, 그룹 m-1의 하류 단부는 그룹 m의 상류 단부에 전기적으로 연결되고, m은 n 이하의 양수이고, 상기 전류 조정 회로들 각각은 일단이 대응하는 그룹의 하류 단부에 연결(couple)되고 타단은 그라운드에 연결(couple)되며, 제1 및 제2 트랜지스터 및 상기 제2 트랜지스터와 동일한 제3 트랜지스터를 갖는 캐스코드를 포함하고, 상기 제2 트랜지스터의 게이트는 상기 제3 트랜지스터의 게이트에 직접 연결됨으로써 전류 거울을 형성한다.

본 발명의 상술한 특징, 측면 및 이점들 및 그 외 특징, 측면 및 이점들은 이하 제시되는 도면, 기재 및 청구항을 참조로 더 잘 이해될 것이다.

도 1은 본 발명의 일 실시예에 따른 LED 구동기 회로를 개략적으로 도시한 도면이다.
도 2는 본 발명의 다른 일 실시예에 따른 LED 구동기 회로를 개략적으로 도시한 도면이다.
도 3은 본 발명의 다른 일 실시예에 따른 LED 구동기 회로를 개략적으로 도시한 도면이다.
도 4는 본 발명의 다른 일 실시예에 따른 LED 구동기 회로를 개략적으로 도시한 도면이다.
도 5는 본 발명의 다른 일 실시예에 따른 LED 구동기 회로를 개략적으로 도시한 도면이다.
도 6은 본 발명의 다른 일 실시예에 따른 LED 구동기 회로를 개략적으로 도시한 도면이다.
도 7은 본 발명의 다른 일 실시예에 따른 LED 구동기 회로를 개략적으로 도시한 도면이다.
도 8은 본 발명의 다른 일 실시예에 따른 LED 구동기 회로를 개략적으로 도시한 도면이다.
도 9는 본 발명의 다른 일 실시예에 따른 LED 구동기 회로를 개략적으로 도시한 도면이다.
도 10은 본 발명의 다른 일 실시예에 따른 LED 구동기 회로를 개략적으로 도시한 도면이다.
도 11은 본 발명의 다른 일 실시예에 따른 LED 구동기 회로를 개략적으로 도시한 도면이다.
도 12a 내지 도 12c는 도 1 내지 도 11의 구동기 회로들에 입력될 수 있는 정류 전압(rectified voltage)의 다양한 파형들을 도시한 도면들이다.
도 12d는 도 10 및 도 11의 주파수 검출기(frequency detector)와 위상 제어 로직(phase control logic)을 개략적으로 도시한 도면이다.
도 13a 내지 도 13b는 도 1 내지 도 11의 구동기 회로에 입력될 수 있는 정류 전압의 다양한 파형들을 도시한 도면이다.
도 14a 내지 도 14f는 도 10 및 도 11의 주파수 검출기의 출력 신호들 및 위위상 제어 로직을 도시한 도면들이다.
도 15a 내지 도 15c는 본 발명의 또 다른 일 실시예에 따른 트랜지스터를 통해 흐르는 전류를 제어하기 위한 회로들을 개략적으로 도시한 도면들이다.
도 16은 본 발명의 또 다른 일 실시예에 따른 과전압 검출기(over-voltage detector)를 개략적으로 도시한 도면이다.
도 17a 내지 도 17b는 본 발명의 또 다른 일 실시예에 따른 입력 발전기들을 개략적으로 도시한 도면들이다.

도 1을 참조로, 본 발명의 일 실시예에 따른 LED 구동기 회로(또는 줄여서 구동기, 10)가 개략적으로 도시되어 있다. 도시된 바와 같이, 구동기(10)는 교류 (AC) 전원과 같은 전원에 의해 전력이 제공된다. AC 전원으로부터의 전류는 정류기 회로(rectifier circuit)에 의해 정류된다. 정류기 회로로는 AC 전원으로부터의 교류 전원을 정류할 수 있는 브리지 다이오드 정류기(bridge diode rectifier)와 같은 어떠한 종류의 정류기 회로라도 사용 가능하다. 그런 다음, 정류된 전압 (Vrect)은 일련의 발광다이오드(LED)들에 인가된다. 필요한 경우, AC 전원과 정류기는 직류(DC) 전원으로 교체할 수 있다.

여기에 사용된 LED들은 전통적인 LED, 매우 밝은 LED, 밝은 LED, 유기 LED 등 다양한 종류의 발광다이오드들을 지칭하는 일반적인 용어이다. 본 발명의 구동기들은 모든 종류의 LED에 적용 가능하다.

도 1에 도시된 바와 같이, 일련의 LED들은 전원에 전기적으로 연결되고 4 개의 그룹으로 나뉜다. 그러나, 상기 일련의 LED들이 어떤 개수의 그룹으로 나뉘어도 무방하다는 것을 당업자는 당연히 이해할 것이다. 각각의 그룹 내의 LED들은 동일한 종류 또는 다른 색상 등과 같은 다른 종류와의 조합일 수 있다. 직렬로 연결되거나 평행하게 연결되거나 직렬과 평행의 조합으로 연결될 수 있다. 또한, 가령 LED1과 같은 각각의 그룹 안에는 하나 이상의 저항들이 포함될 수 있다.

별도의 전류 조정 회로(current regulating circuit)(또는 줄여서 조정 회로)가 각각의 LED 그룹의 하류 단부에 연결되는데, 여기서 전류 조정 회로는 가령 i1의 전류의 흐름을 조정하기 위한 한 그룹의 요소들의 집합을 지칭하며, 제1 트랜지스터(가령 UHV1), 제2 트랜지스터(가령 M1), 및 센서 증폭기(가령 SA1)를 포함한다. 이하, 트랜지스터라는 용어는 N-채널 MOSFET, P-채널 MOSFET, NPN-쌍극성 트랜지스터, PNP-쌍극성 트랜지스터, 절연 게이트 쌍극성 트랜지스터(Insulated gate Bipolar Transistor, IGBT), 아날로그 스위치, 또는 릴레이(relay)를 지칭한다.

제1 및 제2 트랜지스터들은 직렬로 전기적으로 연결되어, 캐스코드 구조(cascode structure)를 형성한다. 제1 트랜지스터는 제2 트랜지스터를 고압들로부터 차폐할 수 있다. 이렇듯, 제1 트랜지스터는 이하 차폐 트랜지스터라고 지칭할 것이나, 그 기능이 제2 트랜지스터를 차폐하는 기능으로만 한정되지는 않는다. 제2 트랜지스터의 주요 기능은 전류(i1)를 조정하는 것을 포함하고, 이에 따라, 제2 트랜지스터는 이하 조정 트랜지스터로 지칭할 것이다. 차폐 트랜지스터는 파괴 전압이 가령 500V로 높은 초고압(UHV) 트랜지스터일 수 있는 반면, 조정 트랜지스터(M1)는 저압(LV), 중압(MV), 또는 고압(HV) 트랜지스터일 수 있고, 차폐 트랜지스터보다는 낮은 파괴 전압을 갖는다. N1과 같은 노드는 차폐 트랜지스터의 소스가 조정 트랜지스터의 드레인(drain)에 연결되는 지점을 지칭한다.

전압(Vs)은 하기의 수학식으로 나타낼 수 있다.

Vs= (il + i2 + i3 + i4)* Rs

여기서 Rs는 전류 감지 레지스터(current sensing resistor)이다.

센서 증폭기(SA1)는 연산 증폭기(operational amplifier)일 수 있고, 전압(Vs)을 기준 전압(Vref1)과 비교하고, 조정 트랜지스터의 게이트로 입력되는 신호를 출력함으로써 캐스코드와 레지스터(Rs)를 통해 흐르는 전류(i1)의 피드백 제어를 형성한다. 차폐 트랜지스터의 게이트 전압은 일정한 전압(Vcc2)으로 설정될 수 있다. (이하, Vcc2는 일정한 전압을 나타낸다.) 일정한 게이트 전압(Vcc2)을 발생하기 위한 메커니즘은 당업자에게 이미 알려진 기술이기 때문에 그에 대한 상세한 설명은 본 명세서에서는 생략한다.

상술한 바와 같이, 각각의 전류 조정 회로는 일단은 대응하는 LED 그룹의 하류 단부에, 그리고 타단은 전류 감지 레지스터(Rs)를 통해 그라운드(ground)와 전기적으로 연결된다. 조정 트랜지스터들(M1, M2, M3, M4)은 공통의 감지 전압(Vs)을 갖는다. 이하, "공통의 감지 전압" 및 "공통의 소스 전압" 등은 전압(Vs)을 지칭한다.

기준 전압들(Vref1, Vref2, Vref3, Vref4)은 서로 다른 값으로 설정된다. 가령, 기준 전압들은 다음과 같은 조건을 만족할 수 있다.

Vref1 < Vref2 < Vref3 < Vref4을 만족함으로써, 구동기(10)는 Vrect의 수준이 변화함에 따라 각각의 LED 그룹들을 순차적으로 턴-온/턴-오프 할 수 있다. 전원의 전압이 0에서 증가하기 시작함에 따라, Vrect는 전류가 LED들을 통해 흐르게 할 정도로 높지 않을 수 있다. 이 단계에서, Vs는 기준 전압들(Vref1 내지 Vref4) 보다 낮기 때문에, 센서 증폭기(SA1, SA2, SA3, SA4)들은 조정 트랜지스터들(M1, M2, M3, M4)을 각각 턴-온 한다.

전원의 전압이 전원의 바로 하류에 위치하는 제1 LED 그룹, LED1(또는 그룹 1)을 턴-온 할 수 있을 만큼 증가하면, 제1 조정 회로, 즉 UHV1, M1 및 SA1이 전도(conduct)하여, 전류(i1)가 그라운드(ground)로 흐른다. 제1 전류 조정 회로는 정류 전압(Vrect)이 LED1을 구동하기에 충분한 수준에 도달하기 전, 도달했을 때, 또는 도달한 후에 턴-온 될 수 있음을 주지해야 한다. 이는 그룹 2 내지 4에 대응하는 그 외 조정 회로들에도 동일하게 적용된다. Vrect가 LED1을 구동할 수 있을 만큼 높지만 LED2을 턴-온 할 수 있을 만큼 높지는 않은 경우, 센서 증폭기(SA1)는 전압 수준(V)을 기준 전압(Vref1)과 비교하고 제어 신호를 조정 트랜지스터(M1)에 전달한다. 더 구체적으로, 센서 증폭기(SA1)의 출력 신호는 조정 트랜지스터(M1)의 게이트로 입력된다.

Vrect가 증가함에 따라, LED1과 LED2를 구동하기에 충분한 수준에 도달한다. 그런 다음, 제2 조정 회로(즉, UHV2, M2 및 SA2)는 전도하고, LED1과 LED2가 턴-온 된다. 상술한 바와 같이, 제2 전류 조정 회로는 Vrect가 LED1과 LED2를 구동하기에 충분한 수준에 도달하기 전, 도달했을 때, 또는 도달한 이후에 턴-온 될 수 있다. 센서 증폭기(SA2)는 전압 수준(Vs)을 Vref2와 비교하고, 제어 신호를 조정 트랜지스터(M2)로 전달한다.

제2 전류 조정 회로가 온 상태일 때에는, 전류(i1)가 차단(또는 최소 수준으로 설정)되면, 구동기(10)의 전반적인 효율이 향상될 것이다. 그 이유는 더 많은 전류가 LED2를 통해 흐르면 LED2에서 더 많은 빛을 생성할 것이며, 전류(i1)를 차단(또는 감소)하면 전류(i1)가 LED2로 재유도되기 때문이다. 구동기(10)에서, 전류(i2)가 흐르기 시작하면, 전압(V)은 더 증가하고 어느 시점이 되면 Vref1을 능가한다. 이 시점에서, SA1은 M1으로 신호를 전달함으로써 전류(i1)를 감소시킨다.

Vrect가 더 증가함에 따라, 전류(i2)는 더 증가한다. 또한, 전류(i1)는 더 감소한다. 전류(i1)는, Vref1가 Vs 미만일 때 센서 증폭기(SA1)에 의해 결국에는 완전히 차단이 되는데, 여기서 Vs는 수학식 Vs = i2 * Rs로 나타낼 수 있다. 이 시점에서는, 전류(i2)만이 LED1과 LED2를 통해 흐르며, 센서 증폭기(SA2)에 의해 조정된다.

이는 그 이후 그룹들에도 똑같이 적용된다. 일반적으로 말해, 하류의 LED 그룹이 턴-온 되고 상기 하류 그룹과 연계된 전류 조정 회로가 전도하면, 상류 그룹들과 연계된 전류 조정 회로는 구동기 회로(10)의 전반적인 효율을 향상시키도록 턴-오프 (또는 조정 회로를 통해 흐르는 전류는 최소 수준으로 설정)될 수 있다.

소스 전압(또는 정류 전압(Vrect))이 일단 그 정점에 도달하고 감소 되기 시작하면, 제1 전류 조정 회로가 마지막으로 다시 턴-온 되도록, 상술한 과정이 역으로 진행된다. 하류 그룹이 턴-온 상태를 유지할 수 있는 수준 이하로 소스 전압이 감소하면, 그에 연계된 조정 회로가 턴-온 상태라고 하더라도 하류 그룹이 자연적으로 턴-오프 된다는 점을 주지해야 한다.

상술한 바와 같이, 각각의 조정 회로는 캐스코드 구조를 형성하도록 직렬로 배치된, UHV1과 M1 등의 2 개의 트랜지스터들을 포함한다. 전류 싱크(current sink)로 구현되는 캐스코드 구조는 단일 트랜지스터 전류 싱크에 비해 다양한 이점을 갖는다. 첫째, 상기와 같은 캐스코드 구조에서는 전류 구동 역량이 향상된다. 전류 싱크에 대해 바람직한 포화 영역에서 작동하는 경우, LV/MV/HV NMOS의 전류 구동 역량(Idrv)은 UHV NMOS보다 훨씬 우수하다. 가령, 일반적인 LV NMOS의 Idrv은 500μA/μm인 반면, 일반적인 UHV NMOS의 Idrv은 10 내지 20μA/μm이다. 이에 따라, 같은 양의 전류 흐름을 조정하기 위해서는, 칩 상의 UHV NMOS에서 요구되는 프로젝션 영역은 LV NMOS에서보다 적어도 20배가 커야 한다. 또한, 일반적인 UHV NMOS는 최소 채널 길이가 20μm인 반면, 일반적인 LV NMOS의 최소 채널 길이는 0.5μm이다. 그러나, 일반적인 LV NMOS에서는 고압으로부터 보호할 수 있는 차폐 메커니즘이 요구된다. 캐스코드 구조에서는, 제1 트랜지스터, 바람직하게는 UHV NMOS가 차폐 트랜지스터로 작동하는 반면, 제2 트랜지스터, 바람직하게는 LV/MV/HV NMOS가 전류 조정기로서 작동함으로써 전류 구동 역량이 향상된다. 차폐 트랜지스터는, 단일 UHV NMOS가 전류 싱크로 사용되고 선형 영역에서 작동되는 경우와 달리, 포화 영역에서는 작동하지 않는다. 이렇듯, 전류 구동 역량(Idrv)이 결정적인 디자인 요소가 아니며, 차폐 트랜지스터의 저항(Rdson)이 캐스코드의 UHV NMOS를 디자인하는데 있어서 중요한 요소가 된다.

두 번째로, 캐스코드 구조의 직렬 구성으로 인해, 캐스코드 구조에서 요구되는 전압(전압 컴플라이언스(voltage compliance) 또는 전압 헤드룸(voltage headroom)으로도 알려짐)은 단일 UHV NMOS 구성보다 높을 수 있다. 그러나, LED 구동기의 경우, 요구되는 전압으로 인한 전력 손실은 LED 구동 전압으로 인한 전력 손실보다 훨씬 적다. 가령, AC-구동 LED 구동기의 경우, LED 구동 전압(LED 애노드 상의 전압)은 100 Vmrs 내지 250 Vrms의 범위를 갖는다. 단일 UHV NMOS의 요구되는 전압이 2V인 반면 캐스코드 구조에서 요구되는 전압은 5V라고 가정해보자. 이 경우, 효율은 각각 98% 내지 99%와 95% 내지 98%이다. 물론, 캐스코드 구조의 요구되는 전압이 단일 UHV NMOS와 대략적으로 동일하도록 Rdson을 감소시킬 수 있다. 핵심은 캐스코드 구조에 의해 추가로 소비되는 전력은 작은 단점이라는 것이다. 효율성이 중요한 디자인 요소라면, 캐스코드 구조는 전류 거울 구성(current mirror configuration)으로 디자인할 수 있는 반면 2 개의 UHV NMOS 트랜지스터를 사용하는 전류 거울 구성은 칩 상에서 차지하는 면적이 넓은 이유 때문에 실질적으로 이행 가능하지 않게 된다.

세 번째로, 캐스코드 구조에서는 전류 싱크를 턴-온/턴-오프 하는 것이 더 용이한데, 이는 UHV MOS와 LV/MV/HV NMOS가 별도로 제어되기 때문이다. 단일 UHV NMOS 전류 싱크에서는, 전류 조정과 온/오프 작동이 대형 커패시터의 특성들을 갖는, UHV NMOS 게이트의 제어에 의해 이루어져야 한다. 반대로, 캐스코드 구조에서는, 전류 조정이 LV/MV/HV NMOS를 제어함으로써 이루어질 수 있고, 온/오프 작동은 UHV NMOS를 제어함으로써 이루어질 수 있는데, 여기에는 게이트에 적용된 로직 연산만이 요구된다.

네 번째로, 턴-온/턴-오프의 속도는 단일 UHV NMOS 구성에서보다 캐스코드 구조에서 더 원활하게 제어된다. 단일 UHV NMOS 구성에서는 전류가 게이트 전압의 제곱 함수이기 때문에 전류의 선형 제어는 게이트 전압을 제어함으로써 쉽게 이루어질 수 있다. 반대로, 캐스코드 구조에서는, LV/MV/HV NMOS의 게이트가 제어되면, 전류 제어(회전(slewing))가 더 원활해 지는데, 이는 게이트 전압의 역함수인 레지스터로서 작동하기 때문이다.

다섯 번째, 캐스코드 구조에서는 잡음 여유도(noise immunity)가 더 높다. 전원으로부터의 잡음은 LED들을 통해 전파되어 전류 조정 회로에 연결(couple)될 수 있다. 더 구체적으로, 잡음은 전류 조정 회로의 피드백 루프(feedback loop) 안으로 유입된다. 단일 UHV NMOS 구성에서는, 이 잡음이 상기 루프에 직접 연결(couple)되는 반면, 캐스코드 구조에서는, 잡음이 UHV NMOS의 RDson 대 LV/MV/HV NMOS의 실효 저항(effective resistance)의 비율에 의해 감쇠된다.

여섯 번째로, 캐스코드 구조에 의해 발생된 잡음이 단일 UHV NMOS 구성에서보다 낮다. 캐스코드 구조에서는, 전류 제어가 조정 트랜지스터에 의해 주로 수행되는 반면, 단일 UHV NMOS 구성에서는, 전류 제어가 UHV NMOS에 의해 수행된다. LV/MV/HV NMOS의 게이트 커패시턴스가 UHV NMOS보다 낮기 때문에, 캐스코드 구조에 의해 발생된 잡음은 단일 UHV NMOS 구성보다 낮다.

차폐 트랜지스터(UHV1 내지 UHV4)들은 서로 동일하거나 상이할 수 있음을 주지해야 한다. 마찬가지로, 조정 트랜지스터(M1 내지 M4)들은 서로 동일하거나 상이할 수 있다. 차폐 및 조정 트랜지스터들의 특성은 설계자의 목적에 부합하도록 선택 가능하다.

도 2는 본 발명의 다른 일 실시예에 따른 LED 구동기 회로(20)를 개략적으로 도시한 도면이다. 도시된 바와 같이, 구동기 회로(20)는 도 1의 구동기 회로(10)와 유사하나, 단 차이점은 검출기(1), 검출기(2), 및 검출기(3)가 각각의 노드들(N2, N3, N4)에서의 전압들을 검출하는데 사용된다는 점이다. 각각의 검출기는 연산 증폭기(operational amplifier), 인버터(inverter), (로직 게이트), 또는 슈미트 트리거(Schmitt trigger) 일 수 있다. 각각의 검출기는 상류 LED 그룹과 연계된 센서 증폭기에 신호를 전달함으로써 전류 조정 회로를 통해 흐르는 전류를 제어한다. 가령, 정류 전압(Vrect)이 LED1과 LED2를 턴-온 할 수 있을 만큼 높으면, 검출기(1)가 노드(N2)에서의 전압 수준을 모니터한다. 노드(N2)에서의 전압이 더 증가하여 기설정 전압 수준에 도달함에 따라, 검출기(1)는 센서 증폭기(SA1)로 신호를 전달한다. 이어, 센서 증폭기(SA1)는 조정 트랜지스터(M2)의 게이트 전압을 제어함으로써 전류(i1)를 턴-오프 (또는 전류(i1)를 최소 수준으로 설정) 할 수 있다. Vrect가 일단 그 정점에 도달한 후 감소하기 시작하면, 상술한 과정은 역으로 진행된다.

이는 다른 검출기들에도 마찬가지로 적용된다. 가령, 검출기(2)는 노드(3)에서의 전압 수준을 모니터하고 전류 흐름(i2)을 제어하도록 센서 증폭기(SA2)로 신호를 전달한다. 센서 증폭기(SA2)는 또한 조정 트랜지스터(M2)의 게이트 전압을 제어하기 위해 기준 전압(Vref2)을 전압(Vs)과 비교한다. 이에 따라, 센서 증폭기(SA2)가 전류 흐름(i2)을 제어하는데에는 노드(N3)에서의 전압 수준, 조정 트랜지스터(M2)의 전압(Vs)(즉 소스 전압), 그리고 기준 전압(Vref2) 등 3 개의 입력 전압들이 사용된다.

도 3은 본 발명의 또 다른 일 실시예에 따른 LED 구동기 회로(30)를 개략적으로 도시한 도면이다. 도시된 바와 같이, 구동기 회로(30)는 구동기 회로(10)와 유사하나, 단 차이점은 센서 증폭기, 가령 SA2의 출력 신호가 상류 센서 증폭기, 가령 SA1에 입력된다는 점이다. 가령, 전압(Vs)이 기설정 수준에 도달하면, 센서 증폭기(SA2)는 센서 증폭기(SA1)로 신호를 전달하고, 이어, 센서 증폭기(SA1)는, 조정 트랜지스터(M1)가 전류 흐름(i1)을 턴-오프 하도록 그 출력 전압 수준을 감소시킬 수 있다. 이에 따라, 센서 증폭기(SA1)가 전류 흐름(i1)을 제어하는데는 센서 증폭기(SA2)로부터의 출력, 조정 트랜지스터(M1)의 전압(Vs)(즉, 소스 전압), 및 기준 전압(Vref1) 등 3 개의 입력 전압들이 사용된다.

도 4는 본 발명의 또 다른 일 실시예에 따른 LED 구동기 회로(40)를 개략적으로 도시한 도면이다. 도시된 바와 같이, 구동기 회로(40)는 도 2의 구동기 회로(20)와 유사하나, 단 차이점은 각각의 검출기의 출력 핀이 상류 전류 조정 회로의 제1 트랜지스터의 게이트에 연결된다는 점이다. 각각의 검출기는 상류 LED 그룹과 연계된 제1 (또는 차폐) 트랜지스터의 게이트로 출력 신호를 전달함으로써 전류 조정 회로를 통해 흐르는 전류를 제어한다. 가령, 정류 전압(Vrect)이 LED1과 LED2를 턴-온 할 수 있을 만큼 높으면, 검출기(1)가 노드(N2)에서의 전압 수준을 모니터한다. 노드(N2)에서의 전압이 더 증가하여 기설정 전압 수준에 도달하면, 검출기(1)는 UHV1의 게이트로 출력 신호를 전달한다. 이어, UHV1은 전류(il)를 턴-오프 (또는 전류(il)를 최소 수준으로 설정)한다.

이는 다른 검출기들에도 마찬가지로 적용된다. 가령, 검출기(2)는 노드(3)에서의 전압 수준을 모니터하고 전류 흐름(i2)을 제어하도록 출력 신호를 UHV2로 전달한다. UHV4, LED4와 연계된 전류 조정 회로의 제1 트랜지스터, 최종 LED 그룹은 일정한 게이트 전압(Vcc2)을 갖는다는 점을 주지해야 한다.

도 5는 본 발명의 또 다른 일 실시예에 따른 LED 구동기 회로(50)를 개략적으로 도시한 도면이다. 도시된 바와 같이, 구동기 회로(50)는 도 1의 구동기 회로(10)와 유사하나, 단 차이점은 센서 증폭기의 출력 핀이 상류 전류 조정 회로의 제1 트랜지스터의 게이트에 연결됨으로써 상류 전류 조정 회로를 통해 흐르는 전류를 제어한다는 점이다. 가령, 정류 전압(Vrect)이 LED1과 LED2를 턴-온 할 수 있을 만큼 높은 경우, 센서 증폭기(SA2)는 UHV1의 게이트로 출력 신호를 전달함으로써 전류(il)를 감소시킨다. Vrect가 더 증가함에 따라, UHV1은 전류(il)를 턴-오프 (또는 전류(il)를 최소 수준을 설정) 한다.

이는 다른 센서 증폭기들에도 마찬가지로 적용된다. 가령, 센서 증폭기(SA3)는 전류 흐름(i2)을 제어하도록 UHV2로 출력 신호를 전달한다. UHV4, LED4와 연계된 전류 조정 회로의 제1 트랜지스터, 최종 LED 그룹은 일정한 게이트 전압(Vcc2)을 갖는다는 점을 주지해야 한다.

도 6은 본 발명의 또 다른 일 실시예에 따른 LED 구동기 회로(60)를 개략적으로 도시한 도면이다. 도시된 바와 같이, 구동기 회로(60)는 도 1의 구동기 회로(10)와 유사하나, 단 차이점은 검출기(1), 검출기(2), 및 검출기(3)가 각각 노드(N1, N2, N3)에서의 전압들을 검출하는데 사용된다는 점이다. 각각의 검출기는 가령 연산 증폭기, 인버터, (논리 게이트), 또는 슈미트 트리거(Schmitt trigger) 일 수 있다. 각각의 검출기는 하류 LED 그룹과 연계된 센서 증폭기로 신호를 전달함으로써 전류 조정 회로를 통해 흐르는 전류를 제어한다.

각각의 노드, 가령 노드(N1)에서의 전압 수준들이 기설정 한계 수준보다 낮으면, 검출기(1)는 센서 증폭기(SA2)가 무력화되도록 센서 증폭기(SA2)로 출력 신호를 전달하고, 그 결과, 조정 트랜지스터(M2)는 턴-오프 된다. Vs는 기준 전압(Vref1)보다 낮기 때문에 센서 증폭기(SA1)는 무력화된다. 또한, 무력화된 센서 증폭기(SA1)는 조정 트랜지스터(M1)를 턴-온 하도록 고-상태로 출력 신호를 출력한다. 더 구체적으로, 센서 증폭기(SA1)의 출력 핀은 조정 트랜지스터(M1)의 게이트에 직접 연결되고, 고-상태의 출력 신호는 조정 트랜지스터(M1)를 턴-온 한다. 이에 따라, 이 초기 단계에서는, 제1 조정 트랜지스터(M1)만이 턴-온 되고, 이에 따라, 제1 전류 조정 회로만이 전류를 전도하는 반면, 다른 전류 조정 회로들은 턴-오프 된다.

Vrect가 증가함에 따라, 전류(i1)는 제 1 그룹 LED1을 통해 흐름으로써, LED1가 발광하도록 한다. 그런 다음, 전류(i1)는 트랜지스터(UHV1, M1)들과 전류 감지 레지스터(Rs)를 통해 그라운드까지 흐른다. 노드(N1)에서의 전압 수준이 기설정 수준에 도달하면, 검출기(1)는 센서 증폭기(SA2)가 조정 트랜지스터(M2)를 턴-온 하고 전류(i2)가 LED2를 통해 흐르도록, 센서 증폭기(SA2)로 출력 신호를 전달한다. 이에 따라, 이 단계에서는, 두 전류(i1 및 i2) 모두 LED1과 LED2를 통해 각각 흐른다.

전압(Vs)이 Vref1보다 높은 수준까지 Vrect가 더 증가하면, 센서 증폭기(SA1)는 조정 트랜지스터(M1)로 저-상태의 출력 신호를 전달함으로써 조정 트랜지스터(M1)를 턴-오프 한다. 이 단계에서, 전류(i2)만이 LED1과 LED2를 통해 흐른다. 전류(i1)가 차단(또는 최소 수준으로 설정)되면, 구동기(60)의 전반적인 효율은 증가한다. 이는, 더 많은 전류가 LED2를 통과하면 더 많은 빛을 생성하고, 전류(i1)를 차단(또는 감소)하면 전류(i1)가 LED2로 재유도되기 때문이다.

이는 그룹 2 내지 4에 대응하는 그 외 전류 조정 회로들에도 마찬가지로 적용된다. 가령, LED3에 대한 전류 조정 회로는 검출기(2)가 센서 증폭기(SA3)로 고-상태의 출력 신호를 전달할 때까지 턴-오프 된 상태를 유지한다. 또한, LED3에 대한 전류 조정 회로는 Vs가 Vref3보다 높으면 턴-오프 된다.

소스 전압(또는 정류 전압(Vrect))이 그 정점에 도달하면, LED1과 LED2에 대한 전류 조정 회로들은 턴-오프 된다. Vrect가 감소하기 시작하면, 제1 전류 조정 회로가 최종적으로 다시 턴-온 되도록 상술한 과정은 역으로 진행된다.

도 7은 본 발명의 또 다른 일 실시예에 따른 LED 구동기 회로(70)를 개략적으로 도시한 도면이다. 도시된 바와 같이, 구동기 회로(70)는 구동기 회로(60)와 유사하나, 단 차이점은 구동기(70)는 검출기를 포함하지 않는다는 것과 센서 증폭기, 가령 SA1의 출력 신호가 하류 센서 증폭기, 가령 SA2로 입력된다는 점이다. 가령, LED2, LED3, LED4의 전류 조정 회로들은 Vrect가 그라운드 수준에 있을 때 턴-오프된다. 전압(Vs)이 기설정 수준에 도달함에 따라, 센서 증폭기(SA1)는 조정 트랜지스터(M2)를 턴-온 하여 전류(i2)가 LED2를 통해 흐르도록 하기 위해 센서 증폭기(SA2)로 출력 신호를 전달한다. 이에 따라, 이 단계에서는, 전류(i1)와 전류(i2) 모두 LED1과 LED2 각각을 통해 흐른다.

Vrect가, 전압(Vs)이 Vref1보다 높은 수준까지 더 증가함에 따라, 센서 증폭기(SA1)는 조정 트랜지스터(M1)로 저-상태의 출력 신호를 전달함으로써 조정 트랜지스터(M1)를 턴-오프 한다. 이 단계에서는, 전류(i2)만이 LED1과 LED2를 통해 흐른다.

이는 그룹 2 내지 4에 대응하는 그 외 전류 조정 회로들에도 마찬가지로 적용된다. 가령, LED3에 대한 전류 조정 회로는 센서 증폭기(SA2)가 센서 증폭기(SA3)로 고-상태의 출력 신호를 전달할 때까지 무력화된 상태로 유지된다. 또한, LED3에 대한 전류 조정 회로는, Vs가 Vref3보다 높을 때 턴-오프(또는 무력화)된다. 센서 증폭기(SA3)는 M3의 소스 전압(Vs), 기준 전압(Vref3), 및 SA으로부터의 출력 신호 등 3 개의 입력들을 갖는다.

도 8은 본 발명의 또 다른 일 실시예에 따른 LED 구동기 회로(80)를 개략적으로 도시한 도면이다. 도시된 바와 같이, 구동기 회로(80)는 도 7의 구동기 회로(70)와 유사하나, 단 차이점은 각각의 센서 증폭기의 출력 핀이 하류 전류 조정 회로의 차폐 트랜지스터의 게이트에 연결됨으로써 하류 전류 조정 회로를 통해 흐르는 전류를 제어한다는 점이다. 가령, Vrect가 그라운드 수준일 때, 차폐 트랜지스터(UHV2, UHV2, UHV3)들은 턴-오프 되고 UHV1은 턴-온 된다. 전압(Vs)이 기설정 수준으로 증가함에 따라, 센서 증폭기(SA1)는 차폐 트랜지스터(UHV2)의 게이트로 출력 신호를 전달함으로써 트랜지스터(UHV2)를 턴-온 한다.

이는 다른 전류 조정 회로들에도 마찬가지로 적용된다. Vrect가 그라운드 수준일 때 LED1의 전류 조정 회로가 턴-온 되도록 제1 차폐 트랜지스터(UHV1)의 게이트는 일정한 수준으로 유지된다.

도 9는 본 발명의 또 다른 일 실시예에 따른 LED 구동기 회로(90)를 개략적으로 도시한 도면이다. 도시된 바와 같이, 각각의 전류 조정 회로는 트랜지스터(가령 UHV1) 및 센서 증폭기(가령 SA1)를 포함한다. 상술한 바와 같이, 전류 싱크로 구현된 도 1 내지 도 8에서의 캐스코드 구조는 단일 트랜지스터 싱크에 비해 다양한 이점들을 갖는다. 그러나, 단일 트랜지스터 전류 싱크는 제조 원가가 캐스코드 구조보다 낮다는 이점을 갖는다.

전원의 전압이 LED1을 턴-온 할 수 있을 만큼 증가함에 따라, 전류(i1)는 트랜지스터(UHV1)와 Rs를 통해 그라운드로 흐른다. 제1 전류 조정 회로는 정류 전압(Vrect)이 LED1을 구동할 수 있는 수준에 도달하기 전, 도달했을 때, 또는 도달한 후에 턴-온 될 수 있다. 이는 그룹 2 내지 4에 대응하는 그 외 조정 회로들에도 마찬가지로 적용된다. Vrect가 LED1을 구동할 정도로 높지만 LED2를 턴-온 할 정도는 안 되는 경우, 센서 증폭기(SA1)는 전압 수준(Vs)과 기준 전압(Vref1)을 비교하고, 전류(il)를 조정하도록 트랜지스터(UHV1)로 제어 신호를 전달한다. 더 구체적으로, 센서 증폭기(SA1)의 출력 신호는 조정 트랜지스터(UHV1)의 게이트로 입력된다.

Vrect가 증가함에 따라, LED1과 LED2를 구동하기에 충분한 수준에 도달한다. 그런 다음, 제2 조정 회로(즉 UHV2와 SA2)가 전도하고, LED1과 LED2가 턴-온 된다. 상술한 바와 같이, 제2 전류 조정 회로는 Vrect가 LED1과 LED2를 구동하기에 충분한 수준에 도달하기 전, 도달했을 때, 또는 도달한 후에 턴-온 될 수 있다. 센서 증폭기(SA2)는 전압 수준(Vs)과 Vref2을 비교하고 제어 신호를 트랜지스터(UHV2)로 전달한다.

제2 전류 조정 회로가 온 상태일 때, 전류(i1)가 차단(또는 최소 수준으로 설정)되면 구동기(90)의 전반적인 효율은 향상될 것이다. 이는 LED2를 통해 더 많은 전류가 흐르면 LED2는 더 많은 빛을 생성하고, 전류(i1)를 차단(또는 감소)하면 전류(i1)가 LED2로 재유도될 것이기 때문이다. 구동기(90)에서, 전류(i2)가 흐르기 시작함에 따라, 전압(Vs)은 더 증가하고 어느 시점이 되면 Vref1을 능가한다. 이 시점에서, SA1는 UHV1로 신호를 전달함으로써 전류(i1)를 차단한다.

이는 후속 그룹들에도 마찬가지로 적용된다. 일반적으로 말해, 하류 LED 그룹이 턴-온되고 하류 그룹와 연계된 전류 조정 회로가 전도하면, 구동기 회로(90)의 전반적인 효율을 향상시키도록 상류 그룹들과 연계된 전류 조정 회로는 턴-온 (또는 조정 회로를 통해 흐르는 전류가 최소 수준으로 설정) 된다.

일단 소스 전압(또는 정류 전압(Vrect))이 그 정점에 도달하여 감소하기 시작하면, 제1 조정 회로가 최종적으로 다시 턴-온되도록 상술한 과정은 역으로 진행한다. 소스 전압이 하류 그룹을 온 상태로 유지할 수 없는 수준으로 감소함에 따라, 하류 그룹은 그것과 연계된 조정 회로가 온 상태라고 하더라도 자연히 턴-오프된다는 점을 주지해야 한다.

도 10은 본 발명의 또 다른 일 실시예에 따른 LED 구동기 회로(100)를 개략적으로 도시한 도면이다. 도시된 바와 같이, 구동기 회로(100)는 도 1의 구동기 회로(10)와 유사하나, 단 차이점은 주파수-검출기 및 위상-제어-로직(또는 줄여서 위상-제어-로직, 102)이 UHV1 내지 UHV4로 신호를 전달한다는 점이다. 구동기(100)는 위상-제어-로직(102)으로부터 수신한 신호들에 따라 각각의 LED 그룹을 순차적으로 턴-온/턴-오프 할 수 있다. 가령, 위상-제어-로직(102)은 차폐 트랜지스터(UHV1)를 턴-온 하도록 차폐 트랜지스터(UHV1)의 게이트로 신호를 전달하는 동안 다른 차폐 트랜지스터(UHV2 내지 UHV4)들은 턴-오프 된다. 도 14a 내지 도 14f와 연계하여 설명할 바와 같이, 위상-제어-로직(102)은 다양한 시간 시퀀스에서 차폐 트랜지스터(UHV1 내지 UHV4)들을 제어하기 위해 출력 신호들을 차폐 트랜지스터(UHV1 내지 UHV4)들로 전달할 수 있다.

또 다른 예로, 위상-제어-로직(102)은 하나 이상의 차폐 트랜지스터, 가령 UHV1과 UHV2를 턴-온 하도록 하나 이상의 차폐 트랜지스터들, 가령 UHV1과 UHV2로 신호들을 전달한다.

센서 증폭기(SA1 내지 SA4)들은 구동기(10)와 관련하여 설명한 방법과 유사한 방법으로 조정 트랜지스터(M1 내지 M4)들의 게이트들을 제어한다. 이에 따라, 각각의 전류 조정 회로를 통해 흐르는 전류, 가령 i1은 센서 증폭기, 가령 SA1 또는 위상-제어-로직(102), 또는 둘 다에 의해 제어된다.

도 11은 본 발명의 또 다른 일 실시예에 따른 LED 구동기 회로(110)를 개략적으로 도시한 도면이다. 도시된 바와 같이, 구동기 회로(110)는 도 10의 구동기 회로(100)와 유사하나, 단 차이점은 위상-제어-로직(112)이 SA1 내지 SA4로 신호를 전달한다는 점이다.

구동기(110)는 위상-제어-로직(112)으로부터 수신한 신호들에 따라 각각의 LED 그룹들을 순차적으로 턴-온/턴-오프 할 수 있다. 가령, 위상-제어-로직(112)은 조정 트랜지스터(M1)를 턴-온 하도록 센서 증폭기(SA1)로 신호를 전달하는 동안, 다른 조정 트랜지스터(M2 내지 M4)들은 턴-오프 된다. 도 14a 내지 도 14f와 연계하여 설명할 바와 같이, 위상-제어-로직(112)은 다양한 시간 시퀀스에서 조정 트랜지스터(M1 내지 M4)들을 제어하도록 센서 증폭기(SA1 내지 SA4)들로 출력 신호들을 전달할 수 있다.

또 다른 예로, 위상-제어-로직(112)은 하나 이상의 조정 트랜지스터, 가령 M1 및 M2를 턴-온 하도록 하나 이상의 센서 증폭기, 가령 SA1 및 SA2로 신호를 전달한다. Vrect가 그라운드 수준으로부터 증가함에 따라, 전류는 제1 LED 그룹만을 통해 흐른다. 즉 전류(i1)만이 흐른다. Vrect가 제1 및 제2 LED 그룹들, LED1 및 LED2(또는 그룹 1 및 그룹 2)를 턴-온 할 수 있을 만큼 더 증가함에 따라, 전류(i2)는 제2 전류 조정 회로를 통해 흐르기 시작한다. 이와 동시에, Vs는 더 증가하여 어느 시점이 되면 Vref1을 능가한다. 이 시점에서는, 피드백 루프 제어 메커니즘이 전류(i1)를 차단, 즉 센서 증폭기(SA1)가 전압 수준(Vs)을 기준 전압(Vref1)과 비교하여 조정 트랜지스터(M1)로 제어 신호를 전달한다. 더 구체적으로, Vs가 Vref1보다 높으면, 센서 증폭기(SA1)가 조정 트랜지스터(M1)로 저-상태의 출력 신호를 전달함으로써 조정 트랜지스터(M1)를 턴-오프 한다.

또 다른 예로, 센서 증폭기(SA1)는 위상-제어-로직(112)의 출력 신호들만을 바탕으로 조정 트랜지스터(M1)를 제어한다. 이에 따라, 각각의 감지 신호는 Vs, Vref, 및 위상-제어-로직(112)으로부터의 신호 등 3 개의 입력들을 갖는다.

이는 그룹 2 내지 4에 대응하는 다른 조정 회로들에도 마찬가지로 적용된다. 가령, 전류(i3)는 위상-제어-로직(112)의 출력 신호 또는 Vs/Vref3 또는 둘 다를 바탕으로 센서 증폭기(SA3)에 의해 제어된다. 소스 전압(또는 정류 전압(Vrect))이 그 정점에 도달하고 Vrect가 감소하기 시작하면, 제1 전류 조정 회로가 최종적으로 턴-온 되도록 상술한 과정은 역으로 진행한다.

상술한 바와 같이, 위상-제어-로직(102, 112)들은 차폐 트랜지스터(UHV1 내지 UHV4)들 및 센서 증폭기(SA1 내지 SA4)들로 각각 신호들을 전달한다. 위상-제어-로직(102, 112)들이 둘 다 유사한 구조와 작동 메커니즘을 갖고 있기 때문에, 위상-제어-로직(112)만을 상세히 설명한다. 위상-제어-로직(112)의 작동은 AC 1/2 주기 시간(cycle time)을 측정하는 것을 포함하는데, 여기서 AC 1/2 주기 시간은 AC 신호의 주기 기간의 반을 지칭한다. 도 12a는 시간에 따른 구동기(110)에 입력되는 정류 전압의 파형을 도시하고 있는데, 여기서 AC 1/2 주기 시간은 T1ra과 T1rb 사이의 시간 간격 또는 T1fa 와 T1fb 사이의 시간 간격이다. 도 12d는 도 11의 위상-제어-로직(112)을 개략적으로 도시한 도면이다. 도 12d에 도시된 바와 같이, 검출기(113)는 Vrect의 전압 수준을 모니터하여, Vrect가 기설정 수준, 가령 Vval로 상승하면, 신호, 인에이블 1(enable 1)을 전달한다. 가령, 검출기(113)는 T1ra에서 제1 인에이블 신호를 전달한다. 그런 다음, 클럭 카운터(clock counter, 114)는 오실레이터(oscillator, 116)로부터 수신한 클럭 신호들을 세기 시작한다. Vrect가 T1rb에서 Vva1로 상승함에 따라, 검출기(113)는 클럭 카운터(114)로 제2 인에이블 신호를 전달하고 클럭 카운터(114)는 클럭 신호를 세는 것을 중단한다. 이어, 측정된 카운터 값(measure counter value)은 AC 입력(또는 Vrect)의 주파수를 결정하도록 주파수 선택기(frequency selector, 115)로 전송(또는 로드)된다. 측정된 카운터 값을 전송한 후, 클럭 카운터(114)는 카운터 값을 재설정하고 정류 AC 전압 주파수의 모니터링을 지속하기 위해 카운팅을 다시 시작한다.

결정된 주파수를 바탕으로, 주파수 선택기(115)는 스위치 탭(switch tab)(또는 줄여서 탭)들을 위한 기설정 시간 간격을 선택한다. 구동기(110)(도 11에 도시된)는 센서 증폭기(SA1 내지 SA4)들의 입력 핀들에 대응하는 4 개의 탭들을 포함하고, 주파수 선택기(115)는 각각의 탭에 기설정 시간 간격을 할당하는데, 여기서 기설정 시간 간격은 기준점(T1ra와 같은)과 신호가 해당 탭(도 12a의 P1과 같은)으로 전송될 시간 사이의 시간 간격을 지칭한다.

검출기(117)는 감소하는(또는 상승하는) Vrect의 수준을 모니터하고, Vrect가 Vval 등의 기설정 전압 수준으로 하락(또는 상승)하면, 인에이블 신호, 인에이블 2를 전달한다. 그런 다음, 클럭 카운터(118)는 오실레이터(116)에 의해 생성된 클럭 신호를 세기 시작한다. 그런 다음, 탭 선택기(119)는 클럭 카운터(118)로부터 수신한 카운트를 주파수 선택기(115)로부터 수신한 기설정 시간 간격과 비교하여, 클럭 카운터(118)의 카운트가 기설정 시간 간격과 부합하면 탭(120)들 중 대응하는 하나로 스위치 인에이블링 신호(switch enabling signal)를 전달한다. 탭 선택기(119)로부터 스위치 인에이블링 신호를 수신한 후, 센서 증폭기(SA1) 등의 해당 탭은 조정 트랜지스터(M1)를 턴-온/턴-오프 한다.

도 11에는, 4 개의 센서 증폭기들이 있고, 이에 따라, 8 개의 기설정 시간 간격들(즉, 도 12a에 도시된 바와 같이, T1ra와 P1, T1ra와 P2, T1ra와 P3, T1ra와 P4, T1ra와 P5, T1ra와 P6, T1ra와 P7, 및 T1ra와 P8 사이의 시간 간격들)이 주파수 선택기(115)에 의해 대응하는 센서 증폭기들에 할당된다. 각각의 기설정 시간 간격들이 입력 전압 파형의 고정 위상 지점에 대응하기 때문에, 각각의 기설정 시간 각격 또한 T1ra에서의 기준 위상과 P1과 같은 대응 지점에서의 위상 간의 위상 차이를 지칭하기도 한다. 이렇듯, "기설정 시간 간격"과 "기설정 위상 차이"는 호환적으로 사용된다.

Vrect가 Vval로 상승 또는 하락하면 검출기(113)는 인에이블 신호를 전달할 수 있음을 주지해야 한다. 가령, 검출기(113)는 클럭 카운터(114)가 한 번의 AC 1/2 주기 시간 동안 클럭 신호들을 셀 수 있도록 T1fa와 T1fb(또는, T1ra와 T1rb)에서 인에이블 신호를 전달할 수 있다. 마찬가지로, 검출기(117)는 Vrect가 Vval로 상승하거나 하락하면 인에이블 신호를 전달할 수 있다. 검출기들(113, 117)은 서로 다른 기설정 전압 수준에서 인에이블 신호들을 전달할 수 있음을 주지해야 한다.

디지털 동기 루프(digital locked loop) 또는 위상 동기 루프(phase locked loop)가 클럭 카운터(114)(또는 클럭 카운터(118)) 대신 사용될 수 있다. DLL, PLL, 및 클럭 카운터가 당업자에게 잘 알려졌기 때문에, 상세한 설명은 본 명세서에서 생략한다.

도 12b와 도 12c는 도 11의 구동기(110)에 입력된 정류 전압의 다양한 파형들을 도시하고 있는데, 여기서 AC 입력 전압은 디머 스위치(dimmer switches)들에 의해 처리된다. 도시된 바와 같이, 디머 스위치는 AC 입력 전압이 Vdim(도 12b)로 상승하거나 Vdim(도 12c)로 하락할 때까지 AC 입력 전압을 그라운드 수준으로 유지한다. 위상-제어-로직(112)은 T2ra와 T2rb 사이, 또는 T2fa와 T2fb 사이의 클럭 신호를 셈으로써 AC 1/2 주기 시간을 측정할 수 있다. 더 구체적으로, 검출기(113, 117)들은 시간 T2ra, T2rb, T2fa, 및 T2fb 중 한 시점에서 인에이블 신호들을 전달할 수 있다. 이는 도 12c의 Vrect에도 마찬가지로 적용되는데, 즉, 검출기(113, 117)들은 시간 T3ra, T3rb, T3fa, 및 T3fb 중 한 지점에서 인에에브 신호들을 전달할 수 있다.

도시된 바와 같이, 위상-제어-로직(112)은 AC 입력 전압 파형의 주파수와 위상을 바탕으로 전류(i1 내지 i4)들을 제어한다. 이러한 접근법은 AC 전원의 소음 수준이 높고 및/또는 전류 파형이 AC 입력 전압 파형을 원활히 따르게 하는 것이 바람직할 때 유용한다. 전류(i1)가 피드백 제어 메커니즘만으로 제어되는 경우, 피드백 제어 메커니즘이 Vrect의 수준에 의존하기 때문에 Vrect의 소음 수준이 높을 때 크게 오르내릴 것이다. 전류 흐름(i1 내지 i4)들의 변동은 인간의 눈으로 인지될 수 있는 휘도 플리커(luminance flicker)의 결과를 가져올 수 있다.

도 13a 및 도 13b는 도 11의 구동기(110)에 입력될 수 있는 정류 전압의 2 개의 파형들을 도시하고 있다. (도 12a 내지 도 12c 및 도 13a 내지 도 13b에서의 파형들은 도 1 내지 도 10의 구동기 회로들에도 입력될 수 있다.) 도 12b 및 도 12c에서 파형들을 생성하는데 사용된 디머(dimmers)들과 달리, 도 13a 및 도 13b에서의 파형들을 생성하는데 사용된 디머들은 각각의 주기의 후반부를 차단하고, 즉 Vrect은 Vrect가 Vdim으로 상승/하락 한 후 그라운드 수준에서 유지된다. 위상-제어-로직(112)이 도 12b 및 도 12c와 연계하여 설명한 방법과 유사한 방법으로 주파수와 위상을 측정함에 따라, 위상-제어-로직(112)의 작동 절차들의 세부 설명은 설명의 간결함을 위해 생략하는 것으로 한다.

도 14a는 도 11의 위상-제어-로직(112)의 출력 신호들을 도시하고 있는데, 여기서 4 개의 탭 스위치들(또는 줄여서 탭들)은 4 개의 센서 증폭기(SA 내지 SA4)들에 대응된다. 더 구체적으로,각각의 탭 스위치 신호, 가령 탭 1 스위치 신호는 센서 증폭기가 대응하는 조정 트랜지스터, 가령 M1을 턴-온/턴-오프 하도록 대응하는 센서 증폭기, 가령 SA1로 전달된다. 도 14a에 도시된 바와 같이, 각각의 탭 스위치 신호 파형의 모자-형태 부분들은 대응하는 센서 증폭기가 턴-온 되었을 때, 즉, 탭 스위치 신호가 활동 상태일 때 시간 간격들을 나타낸다. 이렇듯, 센서 증폭기들로 전달된 신호들은 각각의 시점에서 조정 트랜지스터(M1 내지 M4)들 중 하나만이 턴-온 되도록 순차적으로 배열된다. 더 구체적으로, 턴-온 및 턴-오프 신호들은 위상-제어-로직(112)에 의해 P1과 P2에서 각각 SA1로 전달된다. (여기서, 도 14a의 P1 내지 P8들은 도 12a의 P1 내지 P8에 각각 대응된다.) 마찬가지로, SA2, SA3, 및 SA4는 P2/P3, P3/P4, 및 P4/P5에서 각각 신호들에 의해 턴-온/턴-오프된다. Vrect가 그 정점으로부터 감소하면, SA3, SA2, 및 SA1은 P5/P6, P6/P7, 및 P7/P8에서 각각 전달된 신호들에 의해 턴-온/턴-오프 된다. 이렇듯, 각각의 시간 지점에서 하나의 센서 증폭기만(즉, 활동 상태에서)이 턴-온 된다. 센서 증폭기가 활동 상태일 때 Vs가 Vref1과 동일하게 유지되도록 각각의 센서 증폭기, 가령 SA1은 대응하는 조정 트랜지스터, 가령 M1의 소스 전압, 가령 Vs를 Vref1과 비교하고 전류 흐름을 조정한다.

도 14b는 또 다른 일 실시예에 따른 도 11의 위상-제어-로직(112)의 출력 신호들을 도시하고 있다. 도 14a의 신호 파형들과 달리, 센서 증폭기들로 전달된 탭 스위치 신호들은 하나 이상의 조정 트랜지스터들이 동시에 턴-온 되도록 순차적으로 배열된다. 가령, 조정 트랜지스터(M1)가 P1/P8에서 신호들에 의해 턴-온/턴-오 프되는 동안 조정 트랜지스터(M2)는 P2/P7에서 신호들에 의해 턴-온/턴-오프 된다. 이에 따라, 탭(1) 스위치에 연결된 조정 트랜지스터(M1)가 이미 턴-온 되었을 동안 탭(2) 스위치에 연결된 조정 트랜지스터(M2)가 턴-온 된다. 도 11와 연계하여 기술된 바와 같이, 센서 증폭기(SA1)는 피드백 루브를 사용하여 조정 트랜지스터(M1)를 더 제어할 수 있음을 주지해야 한다. 이에 따라, 위상-제어-로직(112)에 의해 전달된 탭 스위치 신호들이 활동 상태에 있더라도 조정 트랜지스터(M1 내지 M4)들 중 하나만이 턴-온 될 수 있다.

일 예로, 위상-제어-로직(112)은 P1에서 M1을 턴-온 하도록 신호를 SA1로 전달한다. P1에서, 전류는 제1 LED 그룹만을 통해 흐를 수 있다. 즉, 전류(i1)만 흐른다. P2에서, M2를 턴-온하도록 신호가 SA2로 전달된다. 제1 및 제2 LED 그룹들, LED1과 LED2(또는 그룹 1과 그룹 2)를 턴-온 하기에 충분한 만큼 더 증가함에 따라, 전류(i2)는 제2 전류 조정 회로를 통해 흐르기 시작한다. 이와 동시에, Vs가 더 증가하여 일 시점에 Vref1을 능가한다. 이 시점에서, 피드백 루프 제어 메커니즘은 전류(i1)을 차단하고, 즉, 센서 증폭기(SA1)는 전압 수준(Vs)을 기준 전압(Vref1)과 비교하고 조정 트랜지스터(M1)로 제어 신호를 전달한다. 더 구체적으로, 전압(Vs)이 Vref1보다 높으면, 센서 증폭기(SA1)는 조정 트랜지스터(M1)로 저-상태의 출력 신호를 전달함으로써 조정 트랜지스터(M1)를 턴-오프 한다.

도 14c와 도 14d는 또 다른 일 실시예에 따른 도 11의 위상-제어-로직(112)의 출력 신호들을 도시하고 있다. 도시된 바와 같이, Vrect의 파형은 도 13a의 Vrect과 유사하다. 즉, 도 14c와 도 14d의 파형을 생성하는데 디머(dimmer)가 사용된다. 도 14c와 도 14d에서의 시간 시퀀스들은 도 14a와 도 14d에서의 파형들과 각각 유사하다. 즉, 각각의 시점에(도 14c) 하나의 센서 증폭기만 턴-온 되거나, 하나 이상의 센서 증폭기가 각각의 시점에(도 14d) 턴-온 될 수 있다. 도 14c에서, 탭2 스위치, 가령 SA2는 Pd에서 활동 상태일 수 있음을 주지해야 한다. 그러나, Vrect가 Pd에서 그라운드 수준으로 떨어짐에 따라, 제2 전류 조정 회로를 통해 흐르는 전류는 Pd에서 역시 0으로 떨어질 것이다. 또한, SA1가 활동 상태에 있어도 P7과 P8 사이에서는 LED 그룹들을 통해 전류가 흐르지 않을 것이다. 이렇듯, LED 그룹들에 의해 조사된 광의 총량은 조광 설계자가 의도한 대로 감소될 것이다. 마찬가지로, 도 14d에 도시된 바와 같이, 탭1 스위치와 탭2 스위치는 모두 Pd에서 활동 상태에 있다. 그러나, Vrect가 Pd에서 그라운드 수준으로 떨어짐에 따라, LED 그룹들을 통해 흐르는 전류 또한 0으로 떨어짐으로써 LED 그룹들에 의해 조사된 광의 총량을 감소시킨다.

도 14e와 도 14f는 또 다른 일 실시예에 따른 도 11의 위상-제어-로직(112)의 출력 신호들을 도시하고 있다. 도시된 바와 같이, Vrect의 파형은 도 12b의 Vrect와 유사하다. 즉, 도 14e와 도 14f의 파형을 생성하는데 조광이 사용된다. 도 14e와 도 14f의 시간 시퀀스들은 도 14a와 도 14b에서의 시간 시퀀스들과 각각 유사하다. 즉, 각각의 시점(도 14e)에서 하나의 센서 증폭기만이 턴-온 되거나, 각각의 시점(도 14f)에서 하나 이상의 센서 증폭기가 턴-온 될 수 있다. 도 14e에서, 탭(2) 스위치, 가령 SA2는 P2에서 턴-온 된다. 그러나, Vrect가 Pd에서 그라운드 수준으로부터 상승함에 따라, Pd에서 제2 전류 조정 회로를 통해 전류는 흐르기 시작할 것이다. 즉, P2와 Pd 사이에는 전류가 흐르지 않을 것이다. 또한, SA1이 활동 상태에 있어도 P1과 P2 사이에서는 LED 그룹들을 통해 전류가 흐르지 않을 것이다. 이렇듯, LED 그룹들에 의해 조사된 총 광량은 조광 설계자가 의도한 바대로 감소 될 것이다. 마찬가지로, 도 14f에서 도시된 바와 같이, 탭1 스위치와 탭2 스위치는 모두 Pd에서 활동 상태에 있다. 그러나, Vrect가 Pd에서 그라운드 수준으로부터 상승함에 따라, P1과 Pd 사이에서는 LED 그룹들을 통해 전류가 흐르지 않음으로써 LED 그룹들에 의해 조사된 총 광량을 감소시킨다.

도시된 바와 같이, 위상-제어-로직(102)의 구조와 작동 메커니즘은 위상-제어-로직(112)의 구조 및 작동 메커니즘과 유사하나, 차이점은 위상-제어-로직(102)의 4 개의 탭들이 차폐 트랜지스터(UHV1 내지 UHV4)들에 대응된다는 점이다. 위상-제어-로직(102)은 도 12a 내지 14f와 연계하여 기술한 접근법들을 바탕으로, 차폐 트랜지스터(UHV1 내지 UHV4)들로 신호를 전달함으로써 전류 흐름(i1 내지 i4)들을 제어한다.

도 15a는 조정 트랜지스터(M)를 통해 흐르는 전류(i)를 제어하기 위한 회로(150)를 개략적으로 도시한 도면으로, 회로(150)는 도 1-8 및 도 10-11의 구동기 회로들에 포함되어 있다. 도시된 바와 같이, 센서 증폭기(150)는 기준 전압(Vref)을 전압 수준(Vs)과 비교하고, 전류(i)를 제어하도록 조정 트랜지스터(M)의 게이트로 신호를 전달한다. 도 1-8 및 도 10-11에 도시된 바와 같이, 센서 증폭기들은 서로 다른 기준 전압들(Vref)을 갖는다는 점을 주지해야 한다. 이에 따라, 도 15a의 기준 전압(Vref)은 기준 전압들(Vref1 내지 Vref4) 중 하나 일 수 있다. 도 9의 구동기 회로(90)는 조정 트랜지스터를 갖지 않기 때문에, 구동기 회로(90)에서 회로(150)가 사용되면, 파선(151)으로 도시된 바와 같이, 센서 증폭기(SA)로부터의 출력 신호는 트랜지스터(UHV)의 게이트로 전달된다(즉, 일정한 전압(VCC2)이 UHV로 인가되지 않는다).

회로(150)의 구성 요소들의 종류와 작동 메커니즘들이 도 1과 연계하여 기술된다. 가령, 조정 트랜지스터(M)는 LV/MV/HV MOS일 수 있는 반면 차폐 트랜지스터는 UHV NMOS일 수 있다. 간략한 설명을 위해, 그외 구성 요소들의 설명은 생략한다.

도 15b는 본 발명의 또 다른 일 실시예에 따른 조정 트랜지스터(M1)를 통해 흐르는 전류(i)를 제어하기 위한 회로(152)를 개략적으로 도시하고 있다. 도시된 바와 같이, 조정 트랜지스터(M1)와 동일한 또 다른 트랜지스터(M2)가 조정 트랜지스터(M1)에 연결되어 전류 거울 구성(current mirror configuration)을 형성한다. 더 구체적으로, 2 개의 트랜지스터(M1, M2)들의 게이트들은 동일한 게이트 전압을 갖도록 서로 전기적으로 연결된다. 제2 트랜지스터(M2)를 통해 흐르는 전류(Iref)는 조정 트랜지스터(M1)를 통해 흐르는 전류(i)를 조정하도록 제어된다. 전류 조정 회로(152)는 도 15a의 전류 조정 회로(150)를 대신해 사용될 수 있고, 이렇게 하여, 전류 조정 회로(152)는 도 1 내지 도 11의 구동기 회로들에 사용될 수 있다. 기준 전류(Iref1 내지 Iref4)들은 기준 전압들(Vref1 내지 Vref4)을 대신하여 제공될 수 있음을 주지해야 한다. 또한, 회로(150)와 비교해, 전류 조정 회로(152)는 센서 증폭기를 포함하지 않는다. 또한, 회로(152)는 전류 감지 레지스터(Rs)를 포함하지 않는다.

도 15c는 본 발명의 또 다른 일 실시예에 따른 조정 트랜지스터(M)를 통해 흐르는 전류(i)를 제어하기 위한 회로(154)를 개략적으로 도시하고 있다. 도시된 바와 같이, 각각의 센서 증폭기(SA)에는 비반전 입력 전압(non-inverting input voltage, Vref)이 제공되고, Vref는 다음 수학식으로 결정된다:

Vref = Iref*R

Iref는 전류를 나타내고 R은 각각의 전압 노드의 하류의 총 저항을 나타낸다. 가령, Vref3은 다음 수학식에 의해 계산될 수 있다:

Vref3 = Iref*(R1 + R2 + R3)

전류 조정 회로(154)는 도 1-8 및 도 10-11의 구동기 회로들에 사용될 수 있다. 회로(154)가 도 9의 구동기 회로(90)에 사용되면, 파선(155a 내지 155d)으로 표시된 바와 같이, 센서 증폭기(SA)로부터의 출력은 UHV의 게이트로 입력되고, 일정한 전압(VCC2)은 UHV의 게이트로 인가되지 않는다.

도 16은 본 발명의 또 다른 일 실시예에 다른 과전압 검출기(162)를 개략적으로 도시한 도면이다. 도시된 바와 같이, 과전압 검출기(162)는 최종 LED 그룹의 하류 단부에 연결된 제너 다이오드(Zener diode); 전압 검출을 위한 검출기(164); 및 감지 레지스터(R)을 포함한다. 노드(Z1)에서의 전압 수준은 Vrect와 일련의 LED들에 의한 전압 강하의 전압차와 같다. Z1에서의 전압이 바람직하게는 제너 다이오드의 파괴 전압인 기설정 수준을 초과하면, 전류는 감지 레지스터(R)을 통해 흐른다. 그런 다음, 검출기(164)는 전압 수준을 검출하고 구동기 회로의 적합한 구성 요소로 신호를 전달함으로써 LED들을 통해 흐르는 전류를 제어함으로써 LED들을 통해 흐르는 전류를 차단하거나 구동기 회로들을 포함하는 칩에서의 초과 전력 손실을 방지한다. 가령, 전류(i4)가 차단되도록 과전압 검출기(162)의 출력 신호는 도 1의 SA4로 입력된다. 또 다른 예로, 출력 신호는 기준 전압(Vref1 내지 Vref4)들을 생성하는 구성 요소(도 1에 미도시)로 전달됨으로써 상기 구성 요소가 도 1의 기준 전압들을 감소시키지 않도록 한다. 또 다른 예로, 출력 신호는 차폐 트랜지스터(UHV)들의 게이트 전압(VCC2)을 낮추는데 사용된다. 과전압 검출기(162)는 도 1 내지 도 11의 구동기 회로들에도 사용될 수 있음을 주지해야 한다.

도 1 내지 도 11에 도시된 바와 같이, 각각의 구동기는 AC 전원에 의해 공급되는 전류를 정류하기 위한 정류기를 포함할 수 있다. 고 전력 LED 거리 조명과 같은 특정 적용 분야에서는, LED들이 높은 전력 소비를 요구할 수 있다. 이러한 분야에서는, 안전상의 목적으로 구동기가 변압기에 의해 AC 전원으로부터 고립되어 있을 수 있다. 도 17a 및 도 17b는 본 발명의 또 다른 일 실시예에 따른 입력 발전기(200 및 210)들을 개략적으로 도시하고 있다. 도 17a에 도시된 바와 같이, 변압기(204)는 AC 입력 및 정류기 사이에 배치될 수 있다. 또는, 도 17b에 도시된 바와 같이, 정류기(212)가 AC 입력 소스와 변압기(214) 사이에 배치될 수 있다. 두 경우 모두, 전류(i)는 작동 시 하나 이상의 LED 그룹들을 통해 흐른다. 입력 발전기(200 및 210)들은 도 1 내지 도 11의 구동기들에 적용될 수 있다.

상술한 기재는 본 발명의 실시예들에 관한 것이며 첨부된 청구항들에 기재된 정신과 범위 안에서 변형될 수 있음을 이해해야 할 것이다.

Claims

서로 직렬로 전기적으로 연결되는 그룹들로 나누어진 일련의 LED(발광다이오드)들을 제공하는 단계;
상기 일련의 LED들에 전기적으로 연결된 전원을 제공하는 단계;
제1 및 제2 트랜지스터를 갖는 캐스코드(cascode) 구조를 포함하는 별도의 전류 조정 회로를 통해 상기 그룹들 각각을 그라운드와 연결하는 단계;
상기 그룹들 각각의 상기 별도의 전류 조정 회로에 서로 다른 기준 전압을 인가하는 단계;
상기 그룹들을 하류 시퀀스(downstream sequence)로 턴-온 하도록 상기 전원으로부터의 입력 전압을 증가시키는 단계;
상기 제1 트랜지스터의 게이트에 게이트 전압을 인가하는 단계; 및
상기 제2 트랜지스터의 게이트 전압을 가변함으로써 상기 제2 트랜지스터를 통해 흐르는 전류를 조정하는 단계;
를 포함하고, 상류 그룹의 하류에 있는 다음 그룹의 전류가 기설정 수준에 도달하면 상기 상류 그룹의 제2 트랜지스터를 통해 흐르는 전류가 최소 수준으로 감소되거나 턴-오프 되는 발광다이오드 구동 방법.
제1항에 있어서,
상기 그룹들의 제2 트랜지스터들이 동일한 소스 전압을 갖도록 상기 그룹들의 제2 트랜지스터들의 소스들을 연결하는 단계를 더 포함하는 발광다이오드 구동 방법.
제1항에 있어서,
상기 제1 트랜지스터의 게이트에 게이트 전압을 인가하는 단계는 상기 제1 트랜지스터의 게이트에 인가된 게이트 전압을 실질적으로 일정한 수준으로 유지하는 단계를 포함하는 발광다이오드 구동 방법.
제1항에 있어서,
상기 별도의 전류 조정 회로는 센서 증폭기를 포함하고,
상기 제2 트랜지스터를 통해 흐르는 전류를 조정하는 단계는:
상기 센서 증폭기가 상기 제2 트랜지스터의 소스 전압과 상기 서로 다른 기준 전압을 비교하도록 하는 단계; 및
상기 제2 트랜지스터를 통해 흐르는 전류를 조정하도록 상기 센서 증폭기가 상기 제2 트랜지스터의 게이트로 출력 신호를 전달하도록 하는 단계를 포함하는 발광다이오드 구동 방법.
제4항에 있어서,
상기 센서 증폭기가 출력 신호를 전달하도록 하는 단계 이전에,
검출기가 하류 그룹의 상기 제2 트랜지스터의 드레인 전압을 모니터하도록 하는 단계; 및
상기 검출기가 상기 하류 그룹의 하류에 있는 다음 그룹의 센서 증폭기로 출력 신호를 전달하도록 하는 단계를 더 포함하는 발광다이오드 구동 방법.
제4항에 있어서,
하류 그룹의 센서 증폭기가 하류 그룹의 상류에 있는 다음 그룹의 센서 증폭기로 출력 신호를 전달하도록 하는 단계를 더 포함하는 발광다이오드 구동 방법.
제1항에 있어서,
상기 서로 다른 기준 전압을 인가하는 단계는:
기준 전류가 직렬로 복수의 레지스터들을 통해 흐르도록 하는 단계; 및
상기 복수의 레지스터들 중 하나의 상류 측 전압을 상기 서로 다른 기준 전압으로 하는 단계를 포함하는 발광다이오드 구동 방법.
제1항에 있어서,
상기 제1 트랜지스터의 게이트로 게이트 전압을 인가하는 단계는:
검출기가 하류 그룹의 상기 제2 트랜지스터의 드레인 전압을 모니터하도록 하는 단계; 및
상기 검출기가 상기 하류 그룹의 상류에 있는 다음 그룹의 상기 제1 트랜지스터의 게이트로 출력 신호를 전달하도록 하는 단계를 포함하는 발광다이오드 구동 방법.
제1항에 있어서,
상기 별도의 전류 조정 회로는 센서 증폭기를 포함하고,
상기 제1 트랜지스터의 게이트에 게이트 전압을 인가하는 단계는 하류 그룹의 센서 증폭기가 상기 하류 그룹의 상류에 있는 다음 그룹의 상기 제1 트랜지스터의 게이트로 출력 신호를 전달하도록 하는 단계를 포함하는 발광다이오드 구동 방법.
서로 직렬로 전기적으로 연결되는 그룹들로 나누어진 일련의 LED(발광다이오드)들을 제공하는 단계;
상기 일련의 LED들에 전기적으로 연결된 전원을 제공하는 단계;
제1 및 제2 트랜지스터를 갖는 캐스코드(cascode) 구조를 포함하는 별도의 전류 조정 회로를 통해 상기 그룹들 각각을 그라운드와 연결하는 단계;
상기 그룹들 각각의 상기 별도의 전류 조정 회로에 서로 다른 기준 전압을 인가하는 단계;
상기 그룹들을 하류 시퀀스(downstream sequence)로 턴-온 하도록 상기 전원으로부터의 입력 전압을 증가시키는 단계;
상기 일련의 LED 그룹들의 하류 단부와 그라운드 사이에 제너 다이오드와 레지스터를 직렬로 배치하는 단계;
검출기가 상기 레지스터의 일 지점에서의 전압 수준을 모니터하도록 하는 단계;
전류가 제너 다이오드를 통해 흐르면, 상기 검출기가 출력 신호를 전달하도록 하는 단계; 및
상기 검출기의 출력 신호를 바탕으로, 상기 일련의 LED들을 통해 흐르는 전류를 제어하는 단계를 포함하는 발광다이오드 구동 방법.
제4항에 있어서,
검출기가 상류 그룹의 제1 트랜지스터의 소스 전압을 검출하도록 하는 단계; 및
상기 상류 그룹의 하류에 있는 다음 그룹의 센서 증폭기로 상기 검출기의 출력 신호를 입력하는 단계를 더 포함하는 발광다이오드 구동 방법.
제4항에 있어서,
상류 그룹의 센서 증폭기의 출력 신호를 상기 상류 그룹의 하류에 있는 다음 그룹의 센서 증폭기로 입력하는 단계를 더 포함하는 발광다이오드 구동 방법.
제1항에 있어서,
상기 별도의 전류 조정 회로는 센서 증폭기를 포함하고,
상기 제1 트랜지스터의 게이트로 게이트 전압을 인가하는 단계는 상류 그룹의 센서 증폭기가 상기 상류 그룹의 하류에 있는 다음 그룹의 제1 트랜지스터의 게이트로 출력 신호를 전달하도록 하는 단계를 포함하는 발광다이오드 구동 방법.
n 그룹들로 나누어진 일련의 LED(발광다이오드)들; 및
복수의 전류 조정 회로들을 포함하고,
상기 n 그룹들은 서로 직렬로 전기적으로 연결되고, 그룹 m-1의 하류 단부는 그룹 m의 상류 단부에 전기적으로 연결되고, m은 n 이하의 양수이고,
상기 전류 조정 회로들 각각은 일단이 대응하는 그룹의 하류 단부에 연결되고 타단은 그라운드에 연결되며, 센서 증폭기와 제1 및 제2 트랜지스터들을 갖는 캐스코드를 포함하고, 상기 각각의 센서 증폭기는 서로 다른 기준 전압을 제공하기 위한 서로 다른 전압 소스에 연결되며,
상기 그룹 m의 전류가 기설정 수준에 도달하면 상기 그룹 m-1의 제2 트랜지스터를 통해 흐르는 전류가 최소 수준으로 감소되거나 턴-오프되는 발광다이오드 구동기 회로.
제14항에 있어서,
상기 n 그룹들의 제2 트랜지스터들의 소스들은 상기 제2 트랜지스터들이 동일한 소스 전압을 갖도록 서로 연결된 발광다이오드 구동기 회로.
제14항에 있어서,
복수의 검출기들을 더 포함하고, 각각의 검출기는 그룹 m에 대응하는 전류 조정 회로의 제1 트랜지스터의 소스 전압을 검출하고 그룹 m-1에 대응하는 전류 조정 회로의 센서 증폭기로 신호를 전달하는 발광다이오드 구동기 회로.
제14항에 있어서,
그룹 m에 대응하는 전류 조정 회로의 센서 증폭기의 출력 핀은 그룹 m-1의 센서 증폭기에 직접 연결된 발광다이오드 구동기 회로.
제14항에 있어서,
복수의 검출기들을 포함하고, 각각의 검출기는 그룹 m에 대응하는 전류 조정 회로의 제1 트랜지스터의 소스 전압을 검출하고 그룹 m-1에 대응하는 전류 조정 회로의 제1 트랜지스터의 게이트로 신호를 전달하는 발광다이오드 구동기 회로.
제14항에 있어서,
그룹 m에 대응하는 상기 전류 조정 회로의 센서 증폭기의 출력 핀은 그룹 m-1에 대응하는 전류 조정 회로의 제1 트랜지스터의 게이트에 직접 연결된 발광다이오드 구동기 회로.
제14항에 있어서,
상기 서로 다른 전압 소스는 기준 전류 소스와 복수의 레지스터들을 직렬로 포함하는 발광다이오드 구동기 회로.
제14항에 있어서,
그룹 m-1에 대응하는 상기 전류 조정 회로의 센서 증폭기의 출력 핀은 그룹 m에 대응하는 전류 조정 회로의 센서 증폭기에 직접 연결된 발광다이오드 구동기 회로.
제14항에 있어서,
그룹 m-1에 대응하는 전류 조정 회로의 센서 증폭기의 출력 핀은 그룹 m에 대응하는 전류 조정 회로의 제1 트랜지스터의 게이트에 직접 연결된 발광다이오드 구동기 회로.
제14항에 있어서,
상기 일련의 LED들의 하류 단부에 연결된 과전압 검출기를 더 포함하는 발광다이오드 구동기 회로.
제23항에 있어서,
상기 과전압 검출기는 제너 다이오드, 레지스터, 및 상기 레지스터의 일 지점에서의 전압을 검출하는 검출기를 포함하는 발광다이오드 구동기 회로.
서로 직렬로 전기적으로 연결된 그룹들로 나누어진 일련의 LED(발광다이오드)들을 제공하는 단계;
상기 일련의 LED들에 전기적으로 연결된 전원을 제공하는 단계;
상기 그룹들 각각을 트랜지스터와 출력핀이 상기 트랜지스터의 게이트에 연결된 센서 증폭기를 포함하는 별도의 전류 조정 회로를 통해 그라운드와 연결하는 단계;
상기 그룹들 각각의 상기 센서 증폭기에 서로 다른 기준 전압을 인가하는 단계; 및
상기 그룹들을 하류 시퀀스(downstream sequence)로 턴-온 하도록 상기 전원으로부터의 입력 전압을 증가시키는 단계;
를 포함하고, 상류 그룹의 하류에 있는 다음 그룹의 전류가 기설정 수준에 도달하면 상기 상류 그룹의 상기 트랜지스터를 통해 흐르는 전류가 최소 수준으로 감소되거나 턴-오프되는 발광다이오드 구동 방법.
제25항에 있어서,
상기 그룹들의 트랜지스터들이 동일한 소스 전압을 갖도록 상기 그룹들의 트랜지스터들의 소스들을 연결하는 단계를 더 포함하는 발광다이오드 구동 방법.
n 그룹들로 나뉘어진 일련의 LED(발광다이오드)들; 및
복수의 전류 조정 회로들을 포함하고,
상기 n 그룹들은 서로 직렬로 전기적으로 연결되고, 그룹 m-1의 하류 단부는 그룹 m의 상류 단부에 전기적으로 연결되고, m은 n 이하의 양수이고,
상기 전류 조정 회로들 각각은 일단이 대응하는 그룹의 하류 단부에 연결되고 타단은 그라운드에 연결되며, 센서 증폭기와 트랜지스터를 포함하고, 상기 센서 증폭기는 서로 다른 기준 전압을 제공하기 위한 서로 다른 전압 소스에 연결되며,
상기 그룹 m의 전류가 기설정 수준에 도달하면 상기 그룹 m-1의 트랜지스터를 통해 흐르는 전류가 최소 수준으로 감소되거나 턴-오프되는 발광다이오드 구동기 회로.
제27항에 있어서,
상기 트랜지스터들이 동일한 소스 전압을 갖도록 상기 그룹들의 트랜지스터들의 소스들이 서로 연결된 발광다이오드 구동기 회로.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제