KR101675933B1 - Image Sensor - Google Patents
Image Sensor Download PDFInfo
- Publication number
- KR101675933B1 KR101675933B1 KR1020100064376A KR20100064376A KR101675933B1 KR 101675933 B1 KR101675933 B1 KR 101675933B1 KR 1020100064376 A KR1020100064376 A KR 1020100064376A KR 20100064376 A KR20100064376 A KR 20100064376A KR 101675933 B1 KR101675933 B1 KR 101675933B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- pixel
- control signal
- reset
- output
- Prior art date
Links
- 238000005070 sampling Methods 0.000 claims abstract description 39
- 238000007599 discharging Methods 0.000 claims abstract description 10
- 230000001133 acceleration Effects 0.000 claims abstract description 7
- 238000012546 transfer Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 4
- 230000009849 deactivation Effects 0.000 claims 1
- 230000006641 stabilisation Effects 0.000 abstract description 10
- 238000011105 stabilization Methods 0.000 abstract description 10
- 238000004904 shortening Methods 0.000 abstract description 3
- 239000003990 capacitor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000002779 inactivation Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
본 발명은 픽셀부의 출력노드 안정화 시간을 단축함으로써, 단위픽셀의 샘플링 속도를 향상시킬 수 있도록 하는 이미지 센서에 관한 것으로, 상기 이미지 센서는 픽셀 제어신호가 활성화되면 픽셀신호를 출력하는 픽셀부; 및 상기 픽셀 제어신호가 비활성화될 때에 상기 픽셀부의 출력노드를 방전시키는 샘플링 속도 가속부를 포함할 수 있다. The present invention relates to an image sensor capable of improving a sampling rate of a unit pixel by shortening an output node stabilization time of a pixel portion, the image sensor comprising: a pixel portion for outputting a pixel signal when a pixel control signal is activated; And a sampling rate acceleration unit for discharging the output node of the pixel unit when the pixel control signal is inactivated.
Description
본 발명은 이미지 센서에 관한 것이다. The present invention relates to an image sensor.
일반적으로 반도체 장치 중 이미지센서는 광학 영상(optical image)을 전기적 신호로 변환시키는 반도체 장치로서, 대표적인 이미지센서 소자로는 전하결합소자(Charge Coupled Device; CCD)와 씨모스 이미지센서(CMOS Image Sensor; CIS)를 들 수 있다.2. Description of the Related Art In general, an image sensor of a semiconductor device is a semiconductor device that converts an optical image into an electrical signal. Typical image sensor devices include a charge coupled device (CCD) and a CMOS image sensor. CIS).
그 중에서 전하결합소자는 개개의 MOS(Metal-Oxide-Silicon) 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이며, 씨모스 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 씨모스 기술을 이용하여 각 픽셀(pixel)수에 대응하는 모스 트랜지스터(통상적으로 4개의 모스트랜지스터)를 만들고 이것을 이용하여 순차적으로 출력하는 소자이다.Among them, the charge-coupled device is a device in which individual MOS (Metal-Oxide-Silicon) capacitors are located in close proximity to each other and the charge carrier is stored and transferred to the capacitor. The CMOS image sensor has a control circuit and a signal processing (Typically four MOS transistors) corresponding to the number of pixels using a CMOS technology using a signal processing circuit as a peripheral circuit, and sequentially outputs the MOS transistors using the MOS transistors.
도1은 종래의 기술에 따른 이미지 센서의 회로도이다. 1 is a circuit diagram of an image sensor according to a conventional technique.
도1을 참조하면 상기 이미지 센서(200)은 다수의 단위 픽셀들로 구성되며, 각 단위 픽셀은 픽셀부(210), 신호 출력부(220), 및 전류원(230)로 이루어진다. 그리고 상기 픽셀부(210)은 상기 픽셀부(210)은 포토 다이오드(PD), 리셋 트랜지스터(n1), 구동 트랜지스터(n2), 라인선택 트랜지스터(n3), 및 전달 트랜지스터(n4)를 구비하고, 상기 신호 출력부(220)는 영상출력 트랜지스터(n5), 리셋출력 트랜지스터(n6), 영상 캐패시터(Cs), 및 리셋 캐패시터(Cr)를 구비함을 알 수 있다.
Referring to FIG. 1, the
이하, 도2을 참조하여 종래의 기술에 따른 이미지 센서의 샘플링 동작을 살펴보면 다음과 같다. Hereinafter, the sampling operation of the image sensor according to the related art will be described with reference to FIG.
상기 이미지 센서(200)은 라인선택제어신호(Ls)가 활성화되고 리셋제어신호(Rx) 및 리셋출력제어신호(Rs)도 활성화되면, 리셋 트랜지스터(n1)을 통해 구동전압(VDD)은 플로팅 디퓨젼 노드(FD)에 전달되고, 구동 및 라인선택 트랜지스터(n2, n3)은 구동전압(VDD)을 소스 팔로잉하여 생성된 리셋신호(rst)를 출력노드(out)로 출력한다. 그러면 리셋출력 트랜지스터(n6)은 rst 노드(rst)이 출력노드(out)과 동일한 전압레벨을 가지게 해준다. When the line selection control signal Ls is activated and the reset control signal Rx and the reset output control signal Rs are also activated, the
이어서 리셋제어신호(Rx)가 비활성화되면, 출력노드(out)의 전압 레벨은 클록 피드-드로우(clock feed-through) 현상에 의해 점차로 낮아지게 된다. 이때, 전류원(230)의 전류량은 수 uA로 상대적으로 작은 값을 가지고, 리셋 캐패시터(Cr)의 용량은 큰 값을 가지므로, 리셋 캐패시터(Cr)의 전하는 천천이 방전된다. 이에 출력노드(out)의 전압 레벨은 천천이 낮아지게 되고, 그 결과 리셋신호(rst)는 긴 신호꼬리(tail)를 가지게 된다.Subsequently, when the reset control signal Rx is deactivated, the voltage level of the output node out is gradually lowered by a clock feed-through phenomenon. At this time, the current amount of the
이러한 이유로 출력노드(out)의 안정화 시간도 상대적으로 길어지고, 그에 따라 다음의 샘플링 동작도 충분한 시간을 수행되어야 하는 문제가 발생한다. 또한 이러한 문제는 영상신호(sig)의 샘플링 동작시에도 동일하게 발생되어, 이미지 센서의 샘플링 속도는 전체적으로 저하되게 된다.
For this reason, the stabilization time of the output node (out) becomes relatively long, and accordingly, the following sampling operation also has to be performed for a sufficient time. This problem also occurs in the sampling operation of the image signal sig, so that the sampling rate of the image sensor is lowered as a whole.
이에 본 발명에서는 픽셀부의 출력노드 안정화 시간을 단축함으로써, 이미지 센서의 샘플링 속도를 향상시킬 수 있도록 하는 이미지 센서를 제공하고자 한다. Accordingly, it is an object of the present invention to provide an image sensor capable of improving the sampling speed of an image sensor by shortening the output node stabilization time of the pixel portion.
상기 과제를 해결하기 위한 수단으로서, 본 발명의 일 실시 형태에 따르면, 픽셀 제어신호가 활성화되면 픽셀신호를 출력하는 픽셀부; 및 상기 픽셀 제어신호가 비활성화될 때에 상기 픽셀부의 출력노드를 방전시키는 샘플링 속도 가속부를 포함하는 이미지 센서를 제공할 수 있다. According to an aspect of the present invention, there is provided a pixel unit for outputting a pixel signal when a pixel control signal is activated; And a sampling rate acceleration unit for discharging the output node of the pixel unit when the pixel control signal is inactivated.
본 발명의 이미지 센서는 픽셀부의 출력노드에 연결되는 샘플링 속도 가속부를 추가로 구비하고, 상기 리셋제어신호 또는 전달제어신호가 비활성화될 때에 상기 출력노드를 접지에 연결시켜 상기 출력노드에 인가된 전하를 인위적으로 방전시킴으로써, 픽셀부의 출력노드의 안정화 시간이 단축시켜 준다. The image sensor of the present invention further includes a sampling rate acceleration unit coupled to an output node of the pixel unit and connects the output node to ground when the reset control signal or the transfer control signal is deactivated, By artificially discharging, the stabilization time of the output node of the pixel portion is shortened.
따라서, 리셋신호 샘플링 구간과 영상신호 샘플링 구간이 단축되고, 서로 상이한 샘플링 동작간 시간 간격도 단축될 수 있어, 이미지 센서의 샘플링 속도가 전체적으로 향상될 수 있도록 해준다. Therefore, the reset signal sampling period and the video signal sampling period are shortened, and the time interval between the different sampling operations can be shortened, so that the sampling rate of the image sensor can be improved as a whole.
도1은 종래의 기술에 따른 이미지 센서의 회로도이다.
도2는 종래의 기술에 따른 이미지 센서의 샘플링 방법을 설명하기 위한 신호 타이밍도이다.
도3은 본 발명의 일 실시예에 따른 이미지 센서의 회로도이다.
도4은 본 발명의 일 실시예에 따른 펄스 발생부의 상세 회로도이다.
도5는 본 발명의 일 실시예에 따른 펄스 발생부의 동작을 설명하기 위한 신호 타이밍도이다.
도6은 본 발명의 일 실시예에 따른 이미지 센서의 샘플링 방법을 설명하기 위한 신호 타이밍도이다. 1 is a circuit diagram of an image sensor according to a conventional technique.
2 is a signal timing diagram for explaining a sampling method of an image sensor according to a conventional technique.
3 is a circuit diagram of an image sensor according to an embodiment of the present invention.
4 is a detailed circuit diagram of a pulse generator according to an embodiment of the present invention.
5 is a signal timing chart for explaining the operation of the pulse generator according to an embodiment of the present invention.
6 is a signal timing diagram for illustrating a sampling method of an image sensor according to an embodiment of the present invention.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다.While the invention is susceptible to various modifications and alternative forms, specific embodiments thereof are shown by way of example in the drawings and will herein be described in detail.
그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.It is to be understood, however, that the invention is not to be limited to the specific embodiments, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as a second component, and similarly, the second component may also be referred to as a first component. And / or < / RTI > includes any combination of a plurality of related listed items or any of a plurality of related listed items.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.It is to be understood that when an element is referred to as being "connected" or "connected" to another element, it may be directly connected or connected to the other element, . On the other hand, when an element is referred to as being "directly connected" or "directly connected" to another element, it should be understood that there are no other elements in between.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In the present application, the terms "comprises" or "having" and the like are used to specify that there is a feature, a number, a step, an operation, an element, a component or a combination thereof described in the specification, But do not preclude the presence or addition of one or more other features, integers, steps, operations, elements, components, or combinations thereof.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가진 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries should be interpreted as having a meaning consistent with the meaning in the context of the relevant art and are to be interpreted in an ideal or overly formal sense unless explicitly defined in the present application Do not.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 본 발명을 설명함에 있어 전체적인 이해를 용이하게 하기 위하여 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In order to facilitate the understanding of the present invention, the same reference numerals are used for the same constituent elements in the drawings and redundant explanations for the same constituent elements are omitted.
도3은 본 발명의 일 실시예에 따른 이미지 센서의 회로도이다. 3 is a circuit diagram of an image sensor according to an embodiment of the present invention.
도3에 나타난 바와 같이, 상기 이미지 센서(300)은 다수의 단위 픽셀들로 구성되며, 각 단위 픽셀은 리셋제어신호(Rx)가 활성화될 때에는 구동 전압(VDD)에 상응하는 값을 가지는 픽셀신호를 출력하고, 전달제어신호(Tx)가 활성화될 때에는 포토 다이오드에 축적된 광 전하량에 상응하는 값을 가지는 픽셀신호를 출력하는 픽셀부(310), 리셋출력제어신호(Rs)가 활성화될 때에는 픽셀신호를 샘플링하여 리셋신호(rst)를 출력하고, 영상출력제어신호(Ss)가 활성화될 때에는 픽셀신호를 샘플링하여 영상신호(sig)를 출력하는 신호 출력부(32), 상기 이미지 센서(300)의 구동 전류(I)를 제공하는 전류원(330), 리셋제어신호(Rx) 또는 전달제어신호(Tx)가 비활성화될 때에 픽셀부(310)의 출력노드(out)를 방전시키는 샘플링 속도 가속부(340) 등을 포함할 수 있다. 3, the
참고로, 이미지 센서(300)는 소스 팔로잉 방식으로 리셋신호와 영상신호를 생성하므로, 출력 노드(out)의 전압 레벨 상승 속도는 매우 빠른 반면 전압 레벨 강하 속도는 상대적으로 느린 특징을 가진다. For reference, the
이에 본 발명에서는 출력 노드(out)의 전압 레벨 강하 속도를 향상시킴으로써, 이미지 센서의 샘플링 속도를 전체적으로 향상시켜 주고자하는 것이다.
Accordingly, the present invention intends to improve the sampling rate of the image sensor as a whole by improving the voltage drop rate of the output node out.
계속하여, 상기 픽셀부(310)은 자신에 입사되는 광량에 따라 광 전하를 축적하는 포토 다이오드(PD), 리셋제어신호(Rx)가 활성화되면 구동전압(VDD)을 플로팅 디퓨젼 노드(FD)에 인가하는 리셋 트랜지스터(n1), 전달제어신호(Tx)가 활성화되면 포토 다이오드(PD)에 축적된 광 전하량에 상응하는 신호를 플로팅 디퓨젼 노드(FD)에 인가하는 전달 트랜스터(n4), 플로팅 디퓨젼 노드(FD)의 전압을 소스 팔로잉(source following)하는 구동 트랜지스터(n2), 라인선택제어신호(Ls)가 활성화되면 구동 트랜지스터(n2)의 출력을 상기 출력노드(out)에 전달하는 라인선택 트랜지스터(n3)로 이루어진다.
The
상기 신호 출력부(320)는 영상출력제어신호(Ss)가 활성화되면, 상기 출력노드(out)에 인가된 픽셀신호를 샘플링하여 영상신호(sig)를 출력하는 영상출력 트랜지스터(n5) 및 영상 캐패시터(Cs), 리셋출력제어신호(Rs)가 활성화되면, 상기 출력노드(out)에 인가된 픽셀신호를 샘플링하여 리셋신호(rst)을 출력하는 리셋출력 트랜지스터(n6), 및 리셋 캐패시터(Cr)로 이루어진다.
The
그리고 상기 샘플링 속도 가속부(340)는 상기 리셋제어신호(Rx) 또는 상기 전달제어신호(Tx)의 비활성화 시점에 동기되어 펄스신호(Sp_en)를 발생하는 펄스 발생부(341), 및 상기 펄스신호(Sp_en)에 응답하여 상기 출력노드(out)를 방전시키는 방전부(n7)로 이루어진다.
The sampling
도4은 본 발명의 일 실시예에 따른 펄스 발생부의 상세 회로도이다. 4 is a detailed circuit diagram of a pulse generator according to an embodiment of the present invention.
도4을 참조하면, 상기 펄스 발생부(341)는 상기 리셋제어신호(Rx) 및 상기 전달제어신호(Tx) 및 동작 인에이블 신호(En_n)를 입력받아 논리합 연산을 수행하는 제1 논리 게이트(OR), 상기 제1 논리 게이트(OR)의 출력신호를 반전 및 지연시켜 출력하는 홀수개의 인버터(D1~D3), 및 상기 제1 논리 게이트(OR)의 출력신호와 상기 홀수개의 인버터(D1~D3)의 출력신호를 입력받고 부정 논리합 연산을 수행하여 상기 펄스신호(Sp_en)를 발생하는 제2 논리 게이트(NOR)로 이루어진다. 4, the
이때, 동작 인에이블 신호(En_n)은 전반적인 타이밍 제어신호들과 각 픽셀의 선택 및 감지된 영상신호의 출력을 위한 어드레싱(addressing) 신호들을 생성하는 제어부(미도시)에 의해 생성될 수 있다. 그리고 해당 픽셀부의 활성화 여부에 따라 신호값이 가변되는 특징을 가질 수 있다.
At this time, the operation enable signal En_n may be generated by a control unit (not shown) that generates general timing control signals and addressing signals for selecting each pixel and outputting the sensed video signal. And the signal value varies depending on whether the corresponding pixel unit is activated or not.
이하, 도5을 참조하여 본 발명의 일 실시예에 따른 펄스 발생부(341)의 동작을 살펴보면 다음과 같다. Hereinafter, the operation of the
리셋제어신호(Rx)와 전달제어신호(Tx) 중 어느 하나가 활성화되면, 제1 논리 게이트(OR)은 하이 레벨의 신호를 출력하고 홀수개의 인버터(D1~D3)은 로우 레벨의 신호를 출력한다. 제2 논리 게이트(NOR)는 이들을 부정 논리합하여 로우 레벨의 신호를 출력한다. When either the reset control signal Rx or the transfer control signal Tx is activated, the first logic gate OR outputs a high level signal and the odd inverters D1 to D3 output a low level signal do. The second logic gate (NOR) performs a NOR operation on them and outputs a low-level signal.
이러한 상태에서 리셋제어신호(Rx)와 전달제어신호(Tx) 중 어느 하나가 다시 비활성화되면, 제1 논리 게이트(OR)의 신호만이 로우 레벨로 천이되고 제2 논리 게이트(NOR)는 하이 레벨의 신호를 출력한다. When either the reset control signal Rx or the transfer control signal Tx is deactivated again in this state, only the signal of the first logic gate OR shifts to the low level and the second logic gate NOR shifts to the high level .
그리고 소정의 시간(홀수개의 인버터(D1~D3)의 지연시간만큼의 시간)이 경과하여, 홀수개의 인버터(D1~D3)가 하이레벨의 신호를 출력하면 제2 논리 게이트(NOR)는 다시 로우레벨의 신호를 출력한다. When the odd number of inverters D1 to D3 output a signal of a high level after a predetermined time (the delay time of the odd number of inverters D1 to D3) has elapsed, the second logic gate NOR becomes low again Level signal.
그 결과, 본 발명의 펄스 발생부(341)는 리셋제어신호(Rx) 또는 전달제어신호(Tx)의 비활성화시점에 동기되어 클럭킹되는 펄스신호(Sp_en)를 발생할 수 있게 된다.
As a result, the
이하, 도6를 참조하여 본 발명의 일 실시예에 따른 이미지 센서(300)의 샘플링 동작을 살펴보면 다음과 같다.Hereinafter, a sampling operation of the
우선, 포토 다이오드(PD)는 광전 변환 동작을 통해 자신에 입사되는 광량에 상응하는 광 전하를 축적한다. First, the photodiode PD accumulates light charges corresponding to the amount of light incident on the photodiode PD through the photoelectric conversion operation.
이러한 상태에서 라인선택제어신호(Ls)가 활성화된 후, 리셋제어신호(Rx) 및 리셋출력제어신호(Rs)도 활성화(enable)되면, 리셋 트랜지스터(n1)는 구동전압(VDD)을 플로팅 디퓨젼 노드(FD)에 전달하고, 구동 트랜지스터(n2) 및 라인선택 트랜지스터(n3)은 출력노드(out)에 구동전압(VDD)에 상응하는 신호를 출력한다. When the reset control signal Rx and the reset output control signal Rs are also activated after the line selection control signal Ls is activated in this state, the reset transistor n1 outputs the driving voltage VDD as a floating And the drive transistor n2 and the line select transistor n3 output a signal corresponding to the drive voltage VDD to the output node out.
소정 시간이 경과하여 리셋제어신호(Rx)가 다시 비활성화되면, 리셋 트랜지스터(n1)에 의해 구동전압 공급이 차단되고, 출력노드(out)의 전압 레벨은 신호 출력부(320)(특히, 리셋 캐패시터(Cr))에 의한 클럭 피드-드로우 현상에 따라 점차 낮아지기 시작한다. 이때, 클럭 피드-드로우 현상에 의한 전압 강하 속도는 리셋 캐패시터(Cr)의 전하가 전류원(330)의 전류량에 따라 방전되는 속도를 따른다.When the reset control signal Rx is deactivated again after a predetermined time has elapsed, the driving voltage supply is interrupted by the reset transistor n1 and the voltage level of the output node out becomes higher than the voltage level of the signal output part 320 (Cr)) due to the clock feed-draw phenomenon. At this time, the voltage drop rate due to the clock feed-draw phenomenon follows the rate at which the charge of the reset capacitor Cr is discharged in accordance with the amount of current of the
그러나 본 발명에서는 출력노드(out)에 연결되는 샘플링 속도 가속부(340)를 더 구비하고, 이를 통해 라인선택제어신호(Ls)가 비활성화될 때에 출력노드(out)을 인위적으로 방전시킴으로써, 출력노드(out)의 안정화시간을 단축시켜 준다. 이때, 리셋신호의 신호꼬리(tail)는 도6에 나타난 바와 같이 종래에 비해 짧아지게 된다.
However, the present invention further includes a
이에 리셋신호 샘플링 구간이 단축된 출력노드(out)의 안정화시간(△t) 만큼 단축 가능하며, 리셋신호 샘플링 동작 이후의 영상신호 샘플링 동작도 단축된 출력노드(out)의 안정화시간(△t) 만큼 앞당겨 수행할 수 있게 된다.
The reset signal sampling period can be shortened by the stabilization time? T of the shortened output node out and the video signal sampling operation after the reset signal sampling operation is also shortened by the stabilization time? T of the shortened output node out. As shown in FIG.
이러한 효과는 영상신호 샘플링 구간에서도 동일하게 나타나게 되는데, 이를 계속하여 살펴보면 다음과 같다. These effects are also exhibited in the video signal sampling period.
상기의 동작에 의해 출력노드(out)가 안정화되고 나서, 리셋제어신호(Rx) 및 리셋출력제어신호(Rs) 대신에 전달제어신호(Tx)와 영상출력제어신호(Ss)가 활성화되면, 포토 다이오드(PD)에 축적된 광 전하량에 상응하는 신호는 구동 트랜지스터(n2) 및 라인선택 트랜지스터(n3)를 거쳐 출력노드(out)에 전달한다. When the transfer control signal Tx and the video output control signal Ss are activated instead of the reset control signal Rx and the reset output control signal Rs after the output node out is stabilized by the above operation, A signal corresponding to the amount of light accumulated in the diode PD is transmitted to the output node out through the driving transistor n2 and the line selection transistor n3.
소정의 시간이 경과하여 전달제어신호(Tx)가 다시 비활성화되면, 라인선택 트랜지스터(n3)는 광 전하량에 상응하는 신호의 공급을 차단한다. When the transfer control signal Tx is deactivated again after a predetermined time has elapsed, the line selection transistor n3 blocks the supply of the signal corresponding to the amount of light charge.
그러면 출력노드(out)의 전압 레벨은 다시 상기 신호 출력부(320)(특히, 영상 캐패시터(Cs))와 방전부(n7)에 의해 급격히 낮아져, 이때의 출력노드(out)의 안정화시간도 종래에 비해 단축된다. The voltage level of the output node out is rapidly lowered again by the signal output section 320 (particularly, the image capacitor Cs) and the discharge section n7, and the stabilization time of the output node out at this time is also .
따라서 영상신호 샘플링 구간도 단축된 출력노드(out)의 안정화시간(△t) 만큼 단축 가능하며, 다음의 샘플링 동작도 단축된 출력노드(out)의 안정화시간(△t) 만큼 앞당겨 수행할 수 있게 된다.
Therefore, the video signal sampling period can be shortened by the stabilization time? T of the shortened output node out and the next sampling operation can be performed earlier than the stabilization time? T of the shortened output node out do.
이상에서 살펴본 바와 같이, 본 발명에서는 샘플링 속도 가속부(340)를 이용하여 리셋신호 샘플링 구간과 영상신호 샘플링 구간이 단축되고 서로 상이한 샘플링 동작간 시간 간격도 단축될 수 있도록 함으로써, 이미지 센서의 샘플링 속도를 전체적으로 향상시켜 준다.
As described above, according to the present invention, the reset signal sampling period and the video signal sampling period are shortened by using the sampling
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined in the appended claims. It will be possible.
300: 단위픽셀 310: 픽셀부
320: 신호 출력부 330: 전류원
340: 샘플링 속도 가속부 341: 펄스 발생부300: unit pixel 310: pixel unit
320: signal output unit 330: current source
340: Sampling rate acceleration part 341: Pulse generation part
Claims (5)
상기 픽셀 제어신호가 비활성화될 때에 상기 픽셀부의 출력노드를 방전시키는 샘플링 속도 가속부를 포함하고,
상기 샘플링 속도 가속부는,
상기 픽셀 제어신호의 비활성화시점에 동기되어 펄스신호를 발생하는 펄스 발생부; 및
상기 펄스신호에 응답하여 상기 픽셀부의 출력노드를 방전하는 방전부를 포함하는 이미지 센서.
A pixel unit for outputting a pixel signal when the pixel control signal is activated; And
And a sampling rate acceleration unit for discharging the output node of the pixel unit when the pixel control signal is inactivated,
Wherein the sampling rate acceleration unit comprises:
A pulse generator for generating a pulse signal in synchronization with a deactivation time of the pixel control signal; And
And a discharging unit discharging an output node of the pixel unit in response to the pulse signal.
리셋제어신호 또는 전달제어신호 인 것을 특징으로 하는 이미지 센서.
The method of claim 1, wherein the pixel control signal
A reset control signal or a transfer control signal.
상기 리셋제어신호가 활성화될 때에는 구동 전압에 상응하는 값을 가지는 픽셀신호를 출력하고, 상기 전달제어신호가 활성화될 때에는 포토 다이오드에 축적된 광 전하량에 상응하는 값을 가지는 픽셀신호를 출력하는 것을 특징으로 하는 이미지 센서.
The display device according to claim 3, wherein the pixel portion
And outputs a pixel signal having a value corresponding to the driving voltage when the reset control signal is activated and a pixel signal having a value corresponding to the amount of light stored in the photodiode when the transfer control signal is activated As shown in Fig.
리셋출력제어신호가 활성화될 때에는 상기 픽셀신호를 샘플링하여 리셋신호를 출력하고, 영상출력제어신호가 활성화될 때에는 상기 픽셀신호를 샘플링하여 영상신호를 출력하는 신호 출력부를 더 포함하는 것을 특징으로 하는 이미지 센서.5. The method of claim 4,
Further comprising a signal output unit for sampling the pixel signal to output a reset signal when the reset output control signal is activated and outputting a video signal by sampling the pixel signal when the video output control signal is activated, sensor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100064376A KR101675933B1 (en) | 2010-07-05 | 2010-07-05 | Image Sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100064376A KR101675933B1 (en) | 2010-07-05 | 2010-07-05 | Image Sensor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120003655A KR20120003655A (en) | 2012-01-11 |
| KR101675933B1 true KR101675933B1 (en) | 2016-11-16 |
Family
ID=45610546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100064376A KR101675933B1 (en) | 2010-07-05 | 2010-07-05 | Image Sensor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101675933B1 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009171027A (en) | 2008-01-11 | 2009-07-30 | Nikon Corp | Imaging apparatus |
| JP2010130483A (en) | 2008-11-28 | 2010-06-10 | Canon Inc | Solid-state image sensing device and camera system |
| JP2011071631A (en) | 2009-09-24 | 2011-04-07 | Canon Inc | Photoelectric conversion apparatus, and image pickup system |
-
2010
- 2010-07-05 KR KR1020100064376A patent/KR101675933B1/en active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009171027A (en) | 2008-01-11 | 2009-07-30 | Nikon Corp | Imaging apparatus |
| JP2010130483A (en) | 2008-11-28 | 2010-06-10 | Canon Inc | Solid-state image sensing device and camera system |
| JP2011071631A (en) | 2009-09-24 | 2011-04-07 | Canon Inc | Photoelectric conversion apparatus, and image pickup system |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120003655A (en) | 2012-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11018659B2 (en) | Comparator, AD converter, solid-state image pickup device, electronic device, method of controlling comparator, data writing circuit, data reading circuit, and data transferring circuit | |
| US10609318B2 (en) | Imaging device, driving method, and electronic apparatus | |
| JP4937380B2 (en) | CMOS image sensor | |
| US9843752B2 (en) | Solid-state image sensor, driving method thereof, and camera | |
| JP2007036916A (en) | Solid-state imaging apparatus, drive method for solid-state imaging apparatus, and imaging apparatus | |
| JPH11355662A (en) | Cmos image sensor and driving method therefor | |
| JP5558278B2 (en) | Solid-state imaging device | |
| US9781369B2 (en) | Image sensor and image processing system including the same | |
| JP4916517B2 (en) | A / D converter using transfer gate clock with slope | |
| US20190207596A1 (en) | Comparator, ad converter, solid-state imaging apparatus, electronic apparatus, and method of controlling comparator | |
| US11323639B2 (en) | Image sensor and operation method thereof | |
| KR102502955B1 (en) | Unit Pixel Apparatus and Operation Method Thereof, and CMOS Image Sensor Using That | |
| JP2015173432A (en) | Signal processing circuit and image sensor | |
| US10812787B2 (en) | Method of operating an image sensor, image sensor performing the same, and electronic system including the same | |
| US9648262B2 (en) | Imaging apparatus and imaging system | |
| US9992435B2 (en) | Image sensing device and method for driving the same | |
| CN107231534B (en) | Pixel output level control device and CMOS image sensor using the same | |
| US20130001399A1 (en) | Solid-state imaging device | |
| US10728478B2 (en) | Electronic device | |
| KR101675933B1 (en) | Image Sensor | |
| WO2010131418A1 (en) | Solid state imaging apparatus | |
| CN107087124B (en) | Image sensor and method for driving unit pixel of image sensor | |
| US20150109500A1 (en) | Image sensor including spread spectrum charge pump | |
| KR101895982B1 (en) | Driving method of pixel and CMOS image sensor using the same | |
| JP2017073746A (en) | Imaging device, imaging system, and driving method of imaging device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |