KR101671071B1 - Synapse Apparatus for neuromorphic system applications - Google Patents

Synapse Apparatus for neuromorphic system applications Download PDF

Info

Publication number
KR101671071B1
KR101671071B1 KR1020140167796A KR20140167796A KR101671071B1 KR 101671071 B1 KR101671071 B1 KR 101671071B1 KR 1020140167796 A KR1020140167796 A KR 1020140167796A KR 20140167796 A KR20140167796 A KR 20140167796A KR 101671071 B1 KR101671071 B1 KR 101671071B1
Authority
KR
South Korea
Prior art keywords
synaptic
synapse
synapse device
resistor
active layer
Prior art date
Application number
KR1020140167796A
Other languages
Korean (ko)
Other versions
KR20160063908A (en
Inventor
황현상
이대석
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020140167796A priority Critical patent/KR101671071B1/en
Publication of KR20160063908A publication Critical patent/KR20160063908A/en
Application granted granted Critical
Publication of KR101671071B1 publication Critical patent/KR101671071B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/049—Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs

Abstract

뉴로모픽 시스템 응용을 위한 시냅스 장치를 제공한다. 뉴로모픽 시스템 응용을 위한 시냅스 장치는 일단이 입력전압과 연결된 제1 저항, 상기 제1 저항의 타단과 연결되고, 비대칭적 시냅틱 특성을 가지는 시냅스 소자 및 상기 시냅스 소자와 병렬 연결된 제2 저항을 포함한다. 따라서, 비대칭적 시냅틱 특성을 가지는 시냅스 소자에 직렬저항 및 병렬저항을 연결함으로써 대칭적 시냅틱 특성을 가지는 시냅스 장치를 제공할 수 있다. 따라서, 이러한 대칭적 시냅틱 특성을 토대로 뉴로모픽 시스템의 인식률을 향상시킬 수 있다.Provides a synapse device for Nyomo pick system applications. The synapse device for the application of the neuromotor system includes a first resistor connected at one end to the input voltage, a second resistor connected to the other end of the first resistor, a synapse device having asymmetric synaptic characteristics, and a second resistor connected in parallel with the synapse device do. Therefore, a synapse device having symmetric synaptic characteristics can be provided by connecting a series resistor and a parallel resistor to a synapse device having asymmetric synaptic characteristics. Therefore, it is possible to improve the recognition rate of the novel Lomographic system based on this symmetric synaptic characteristic.

Description

뉴로모픽 시스템 응용을 위한 시냅스 장치{Synapse Apparatus for neuromorphic system applications}[0001] Synapse Apparatus for Neuromorphic System Applications [

본 발명은 시냅스 장치에 관한 것으로, 더욱 자세하게는 뉴로모픽 시스템 응용을 위한 시냅스 장치에 관한 것이다.The present invention relates to a synapse device, and more particularly, to a synapse device for a novel Lomographic system application.

정보화 사회는 더 많은 정보를 더 적은 에너지를 사용하여 효율적으로 처리할 수 있는 기술을 요구하고 있다. 그러나 기존의 반도체 기반 IT 기술은 단위 반도체 칩 면적당 정보처리량이 증가됨에 따라, 더 이상의 혁신적인 발전은 어려울 것으로 예상된다.The information society is demanding technology that can process more information efficiently with less energy. However, with the increase in information throughput per unit semiconductor chip area of existing semiconductor-based IT technology, it is expected that the further development of innovation is difficult.

이 때문에 지속가능한(sustainable) IT기술이라는 표제 하에, 혁신적인 소재에서 극초저전력 시스템까지 다양한 연구방향이 제시되고 있으나, 아직 구체적인 발전방향이 정립되지 못하고 있는 실정이다.For this reason, under the heading of sustainable IT technology, various research directions from innovative materials to ultra-low power systems have been proposed, but the specific direction of development has not yet been established.

한편, 미래 반도체 기술에 적용될 수 있는 기초원천기술로 매우 낮은 에너지로 정보처리가 가능할 것으로 기대되는 뉴로모픽 기술이 제시되고 있다.On the other hand, NyomopliK technology, which is expected to be able to process information with very low energy, is being proposed as the basic source technology that can be applied to future semiconductor technology.

기존의 폰뉴이만 방식의 컴퓨팅 시스템의 대안책으로 제시된 뉴로모픽 시스템이 최근 들어 다시금 활발히 연구되어지고 있고, 이러한 뉴로모픽 시스템 구현을 위한 시냅스 소자에 대한 연구가 주요 연구로 인지되고 있다.Recently, a novel LomoPick system, which is proposed as an alternative to the existing von Neumann type computing system, has been actively researched recently, and studies on a synapse device for realizing such a novel LomoPic system have been recognized as major researches.

이와 관련하여 PCM(phase change memory), FeRAM(Ferroelectric Random Access Memory) 및 ReRAM(Resistance Random Access Memory) 등의 여러 종류의 시냅스 소자들이 제시되었는데, 현재까지는 저 전력소모 및 소자 스케일(device scale) 문제만을 고려하였다. 그러한, 사실상 고성능 뉴로모픽 시스템 구현을 위해서는 우수한 시냅틱 특성(예를 들어, 대칭적 무게비(symmetric weight change), 멀티 레벨 저항(multi level resistance))을 가지는 시냅스 소자를 구현하는 것이 우선시 되어야 한다. 이러한 관점에서 보았을 때 종래의 연구들은 시냅스 소자의 시냅틱 특성을 크게 고려하지 않았다.In this regard, various types of synapse devices such as phase change memory (PCM), ferroelectric random access memory (FeRAM), and resistance random access memory (ReRAM) have been proposed. To date, only low power consumption and device scale problems . In order to implement such a substantially high-performance neuromorphic system, it must be prioritized to implement a synaptic element with excellent synaptic properties (e.g., symmetric weight change, multi level resistance). From this point of view, conventional studies did not consider the synaptic properties of synaptic elements.

따라서, 이러한 시냅스 소자의 시냅틱 특성이 뉴로모픽 시스텝에 미치는 영향과 보다 좋은 성능의 뉴로모픽 시스템을 구현하기 위한 시냅틱 특성을 갖는 시냅스 장치를 연구할 필요성이 있다.Therefore, there is a need to study the synaptic properties of such synaptic elements on the neuromotor system and synaptic apparatus with synaptic properties to achieve better performance of the novel system.

대한민국 공개특허공보 제10-2010-0129741호Korean Patent Publication No. 10-2010-0129741

본 발명이 해결하고자 하는 과제는 뉴로모픽 시스템의 성능을 향상시키기 위한 시냅틱 특성을 갖는 시냅스 장치를 제공함에 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a synaptic device having synaptic properties for improving the performance of a novel Lomocopic system.

상기 과제를 이루기 위하여 본 발명의 일 측면은 뉴로모픽 시스템 응용을 위한 시냅스 장치를 제공한다. 상기 뉴로모픽 시스템 응용을 위한 시냅스 장치는 일단이 입력전압과 연결된 제1 저항, 상기 제1 저항의 타단과 연결되고, 비대칭적 시냅틱 특성을 가지는 시냅스 소자 및 상기 시냅스 소자와 병렬 연결된 제2 저항을 포함하고, 대칭적 시냅틱 특성을 가진다.According to an aspect of the present invention, there is provided a synaptic device for a neuromotor system application. The synapse device for use in the neuromotor system includes a first resistor connected at one end to an input voltage, a second resistor connected to the other end of the first resistor, a synapse device having an asymmetric synaptic characteristic, and a second resistor connected in parallel with the synapse device And has symmetrical synaptic properties.

상기 시냅틱 특성은 억제(depression) 특성 및 증강(potentiation) 특성을 포함할 수 있다.The synaptic properties may include depression and potentiation characteristics.

상기 상기 시냅스 소자에 걸리는 전압은 상기 시냅스 소자의 저항값에 따라 변화하는 것을 특징으로 한다.And the voltage applied to the synapse device changes according to a resistance value of the synapse device.

상기 시냅스소자는 비휘발성 메모리 소자인 것을 특징으로 한다. 이러한 비휘발성 메모리 소자는 상변화 메모리 소자, 강유전체 메모리소자 또는 저항변화 메모리소자일 수 있다.And the synapse element is a nonvolatile memory element. Such a nonvolatile memory element may be a phase change memory element, a ferroelectric memory element, or a resistance change memory element.

상기 비휘발성 메모리 소자는, 기판, 상기 기판 상에 위치하는 제1 전극, 상기 제1 전극 상에 위치하되, 반도체 물질을 포함하는 활성층 및 상기 활성층 상에 위치하는 제2 전극을 포함할 수 있다.The nonvolatile memory device may include a substrate, a first electrode located on the substrate, an active layer located on the first electrode, the active layer including a semiconductor material, and a second electrode located on the active layer.

상기 활성층은 TiO2, NiO, Al2O3, Nb2O5, HfO2, V2O5 또는 Pr1-xCaxMnO3(PCMO)를 포함할 수 있다.The active layer may include TiO 2 , NiO, Al 2 O 3 , Nb 2 O 5 , HfO 2 , V 2 O 5, or Pr 1-x Ca x MnO 3 (PCMO).

본 발명에 따르면, 비대칭적 시냅틱 특성을 가지는 시냅스 소자에 직렬저항 및 병렬저항을 연결함으로써 대칭적 시냅틱 특성을 가지는 시냅스 장치를 제공할 수 있다.According to the present invention, a synapse device having symmetrical synaptic characteristics can be provided by connecting a series resistor and a parallel resistor to a synapse device having asymmetric synaptic characteristics.

따라서, 이러한 대칭적 시냅틱 특성을 토대로 뉴로모픽 시스템의 인식률을 향상시킬 수 있다.Therefore, it is possible to improve the recognition rate of the novel Lomographic system based on this symmetric synaptic characteristic.

본 발명의 기술적 효과들은 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The technical effects of the present invention are not limited to those mentioned above, and other technical effects not mentioned can be clearly understood by those skilled in the art from the following description.

도 1은 본 발명의 일 실시예에 따른 뉴로모픽 시스템 응용을 위한 시냅스 장치의 회로블록도이다.
도 2는 본 발명의 일 실시예에 따른 시냅스 소자를 나타낸 단면도이다.
도 3은 비대칭적 시냅틱 특성을 가지는 시냅스 소자의 증강 특성만 사용한 경우의 특성 그래프이다.
도 4는 비대칭적 시냅틱 특성을 가지는 시냅스 소자의 두 가지 특성 모두 사용한 경우의 특성 그래프이다.
도 5는 시냅스 소자의 대칭성 정도에 따른 뉴로모픽 시스템의 인식률을 나타낸 그래프들이다.
도 6은 제조예에 따른 뉴로모픽 시스템 응용을 위한 시냅스 장치의 회로도이다.
도 7은 제조예에 따른 시냅스장치의 시냅틱 특성을 나타낸 그래프이다.
도 8은 PCMO 기반 시냅스 소자의 일 단면도이다.
도 9은 제조예에 따른 PCMO 기반 시냅스 소자의 TEM 이미지이다.
도 10은 제조예 1에 따른 시냅스 소자의 시냅틱 특성을 나타낸 그래프이다.
도 11은 제조예 2에 따른 시냅스 장치의 시냅틱 특성을 나타낸 그래프이다.
도 12는 제조예 1과 제조예 2의 패턴 인식률을 비교한 그래프이다.
도 13은 제조예 2에 따른 시냅스 장치의 특성을 나타낸 그래프이다.
도 14는 제조예 2에 따른 시냅스 장치의 Potentiation(Vread = - 0.5 V) 중의 시냅스소자의 저항의 인가전압(Vset)의 의존도를 나타낸 그래프이다.
도 15는 제조예 2에 따른 시냅스 장치의 Potentiation(Vread = - 0.5 V) 중의 시냅스소자의 저항의 인가전압(Vset)의 의존도를 나타낸 그래프이다.1 is a circuit block diagram of a synapse device for use in a neuromotor system according to an embodiment of the present invention.
2 is a cross-sectional view of a synapse device according to an embodiment of the present invention.
FIG. 3 is a characteristic graph when only the enhancement characteristics of a synapse device having an asymmetric synaptic characteristic are used.
FIG. 4 is a characteristic graph when both of the characteristics of a synapse device having asymmetric synaptic characteristics are used.
FIG. 5 is a graph showing the recognition rate of a neuromorphic system according to the degree of symmetry of a synapse element.
FIG. 6 is a circuit diagram of a synapse device for the application of a novel Lomocopic system according to a manufacturing example.
7 is a graph showing synaptic characteristics of the synapse device according to the production example.
8 is a cross-sectional view of a PCMO-based synapse device.
9 is a TEM image of a PCMO-based synapse device according to a production example.
10 is a graph showing synaptic characteristics of a synapse device according to Production Example 1. FIG.
11 is a graph showing synaptic characteristics of a synapse device according to Production Example 2. FIG.
12 is a graph comparing the pattern recognition rates of Production Example 1 and Production Example 2;
13 is a graph showing the characteristics of the synapse device according to Production Example 2. FIG.
14 is a graph showing the dependence of the applied voltage (Vset) of the resistance of the synapse device in the potentiation (V read = - 0.5 V) of the synapse device according to Production Example 2.
15 is a graph showing the dependence of the applied voltage (Vset) of the resistance of the synapse device in the potentiation (V read = - 0.5 V) of the synapse device according to Production Example 2.

이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다. While the invention is susceptible to various modifications and alternative forms, specific embodiments thereof are shown by way of example in the drawings and will herein be described in detail. Rather, the intention is not to limit the invention to the particular forms disclosed, but rather, the invention includes all modifications, equivalents and substitutions that are consistent with the spirit of the invention as defined by the claims.

층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다. It will be appreciated that when an element such as a layer, region or substrate is referred to as being present on another element "on," it may be directly on the other element or there may be an intermediate element in between .

비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할 것이다.
Although the terms first, second, etc. may be used to describe various elements, components, regions, layers and / or regions, such elements, components, regions, layers and / And should not be limited by these terms.

도 1은 본 발명의 일 실시예에 따른 뉴로모픽 시스템 응용을 위한 시냅스 장치의 회로블록도이다.1 is a circuit block diagram of a synapse device for use in a neuromotor system according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 뉴로모픽 시스템 응용을 위한 시냅스 장치는 제1 저항(10), 시냅스 소자(20) 및 제2 저항(30)을 포함한다.Referring to FIG. 1, a synapse device for a novel Lomoc system application according to an embodiment of the present invention includes a first resistor 10, a synapse device 20, and a second resistor 30.

제1 저항(10)은 일단이 입력전압과 연결되고 타단이 후술하는 시냅스 소자(20)와 연결된다. 따라서, 이러한 제1 저항(10)은 후술하는 시냅스 소자에 직렬 연결되는 직렬 저항이 된다. 한편 이러한 제1 저항(10)은 그 개수를 다양하게 선택할 수 있고, 저항소자 이외에도 다이오드, 캐패시터, 인덕터 또는 트랜지스터를 이용할 수도 있다.The first resistor 10 has one end connected to the input voltage and the other end connected to the synapse device 20 described later. Therefore, this first resistor 10 becomes a series resistor connected in series to a later-described synapse element. The number of the first resistors 10 may be variously selected, and a diode, a capacitor, an inductor, or a transistor may be used in addition to the resistance element.

제2 저항(30)은 후술하는 시냅스 소자(20)에 병렬 연결된다. 따라서, 이러한 제2 저항(30)은 후술하는 시냅스 소자(20)에 병렬 연결되는 병렬저항이 된다. 한편 이러한 제2 저항(30)은 그 개수를 다양하게 선택할 수 있고, 저항소자 이외에도 다이오드, 캐패시터, 인덕터 또는 트랜지스터를 이용할 수도 있다.The second resistor 30 is connected in parallel with the synapse element 20 to be described later. Thus, the second resistor 30 becomes a parallel resistor connected in parallel to the later-described synapse element 20. On the other hand, the number of the second resistors 30 may be variously selected, and a diode, a capacitor, an inductor or a transistor may be used in addition to the resistor element.

시냅스 소자(20)는 비대칭적 시냅틱 특성(synaptic weight change)을 가진다. 이때의 시냅틱 특성은 억제(depression) 특성 및 증강(potentiation) 특성을 포함한다.The synapse device 20 has an asymmetric synaptic weight change. The synaptic characteristic at this time includes the depression characteristic and the potentiation characteristic.

따라서, 시냅스 소자(20)는 비대칭적 시냅틱 특성을 가지는 다양한 소자들이 사용가능하다. 예를 들어, 이러한 시냅스 소자(20)는 비휘발성 메모리 소자일 수 있다. 예를 들어, 비휘발성 메모리 소자는 비대칭적 시냅틱 특성을 가지는 소자로서 상변화 메모리 소자(phase change memory, PCM), 강유전체 메모리 소자(Ferroelectric Random Access Memory, FeRAM) 또는 저항변화 메모리 소자 (Resistance Random Access Memory, ReRAM) 기반 소자일 수 있다. 예컨대, 비휘발성 메모리 소자는 PCMO, TiO2, NiO, Al2O3, Nb2O5, HfO2 또는 V2O5 기반 소자 일 수 있다.Therefore, the synapse device 20 can use various devices having asymmetric synaptic properties. For example, such a synapse device 20 may be a non-volatile memory device. For example, a nonvolatile memory device may be a device having asymmetric synaptic characteristics, such as a phase change memory (PCM), a ferroelectric random access memory (FeRAM), or a resistance random access memory , ReRAM) based devices. For example, the non-volatile memory device may be a PCMO, TiO 2 , NiO, Al 2 O 3 , Nb 2 O 5 , HfO 2 or V 2 O 5 based device.

이러한 비휘발성 메모리 소자에 대하여 도 2를 통하여 구체적으로 설명한다.This nonvolatile memory element will be described in detail with reference to FIG.

도 2는 본 발명의 일 실시예에 따른 시냅스 소자를 나타낸 단면도이다.2 is a cross-sectional view of a synapse device according to an embodiment of the present invention.

도 2를 참조하면, 도2의 시냅스 소자로서 비휘발성 메모리 소자의 단면도이다.2 is a cross-sectional view of a non-volatile memory device as the synapse device of FIG.

이러한 비휘발성 메모리 소자는 기판(100), 제1전극(200), 활성층(300) 및 제2 전극(300)을 포함할 수 있다.The nonvolatile memory device may include a substrate 100, a first electrode 200, an active layer 300, and a second electrode 300.

기판(100)은 Si를 포함할 수 있으며, Si 상에 SiO2가 형성된 SiO2/Si 기판일 수 있다. 그러나, 이에 한정되는 것은 아니며, 통상적의 반도체 소자 등에 적용되는 것이라면 어느 것이나 가능할 것이다.The substrate 100 may include Si and may be a SiO 2 / Si substrate on which SiO 2 is formed on Si. However, the present invention is not limited thereto, and any semiconductor device or the like can be used as long as it is applicable to a conventional semiconductor device.

제1 전극(200)은 상기 기판(100) 상에 위치한다. 이러한 제1 전극(200)은 Pt, Ru, Ir, W, Cu, Ag, Au, Al, Ti 또는 TiN을 포함할 수 있다. 이러한 제1 전극(200)은 스퍼터링법(Sputtering), RF 스퍼터링법, RF 마그네트론 스퍼터링법, 펄스 레이저 증착법(PLD, Pulsed Laser Deposition), 화학 기상 증착법(CVD, Chemical Vapor Deposition), 플라즈마 강화 화학 기상 증착법(PECVD, Plasma Enhanced Chemical Vapor Deposition), 원자층 증착법(ALD, Atomic Layer Deposition) 또는 분자선 에피택시 증착법(MBE, Molecular Beam Epitaxy)을 이용하여 형성할 수 있다. 예컨대, 실리콘 기판 상에 PECVD법을 이용하여 Pt 제1 전극층을 형성할 수 있다.The first electrode 200 is located on the substrate 100. The first electrode 200 may include Pt, Ru, Ir, W, Cu, Ag, Au, Al, Ti, or TiN. The first electrode 200 may be formed by sputtering, RF sputtering, RF magnetron sputtering, Pulsed Laser Deposition (PLD), Chemical Vapor Deposition (CVD), plasma enhanced chemical vapor deposition (PECVD), plasma enhanced chemical vapor deposition (ALD), atomic layer deposition (ALD), or molecular beam epitaxy (MBE). For example, a Pt first electrode layer can be formed on a silicon substrate by PECVD.

활성층(300)은 상기 제1 전극(200) 상에 위치한다. 이때의 비휘발성 메모리 소자가 저항변화 메모리 소자인 경우, 이러한 활성층(300)은 제1 전극(200) 및 제2 전극(300)에 인가되는 전압에 따라 저항이 변화되는 저항변화층일 수 있다. 예컨대, 이러한 활성층(300)은 반도체 물질을 포함할 수 있다. 예를 들어, 상기 활성층(300)은 TiO2, NiO, Al2O3, Nb2O5, HfO2, V2O5 또는 Pr1-xCaxMnO3(PCMO)를 포함할 수 있다. 이러한 활성층(300)은 스퍼터링법, RF 스퍼터링법, RF 마그네트론 스퍼터링법, 펄스 레이저 증착법, 화학 기상 증착법, 플라즈마 강화 화학 기상 증착법, 원자층 증착법 또는 분자선 에피택시 증착법을 이용하여 형성할 수 있다. 예를 들어, Pt 전극층 상에 PCMO 물질을 CVD법을 이용하여 증착할 수 있다.The active layer 300 is located on the first electrode 200. When the nonvolatile memory device is a resistance-change memory device, the active layer 300 may be a resistance-variable layer whose resistance changes according to a voltage applied to the first electrode 200 and the second electrode 300. For example, the active layer 300 may include a semiconductor material. For example, the active layer 300 may include TiO 2 , NiO, Al 2 O 3 , Nb 2 O 5 , HfO 2 , V 2 O 5, or Pr 1-x Ca x MnO 3 (PCMO). The active layer 300 may be formed by sputtering, RF sputtering, RF magnetron sputtering, pulsed laser deposition, chemical vapor deposition, plasma enhanced chemical vapor deposition, atomic layer deposition, or molecular beam epitaxy deposition. For example, the PCMO material may be deposited on the Pt electrode layer using the CVD method.

한편, 이때의 비휘발성 메모리 소자가 상변화 메모리 소자인 경우, 이러한 활성층(300)은 상변화층일 것이고, 이때의 비휘발성 메모리 소자가 강유전체 메모리 소자인 경우, 이러한 활성층(300)은 강유전체층일 것이다.When the nonvolatile memory element is a phase change memory element, the active layer 300 may be a phase change layer. If the nonvolatile memory element is a ferroelectric memory element, the active layer 300 may be a ferroelectric layer.

제2 전극(400)은 상기 활성층(300) 상에 위치한다. 이러한 제2 전극(400)은 Pt, Ru, Ir, W, Cu, Ag, Au, Al, Ti 또는 TiN을 포함할 수 있다. 이러한 제2 전극(400)은 스퍼터링법, RF 스퍼터링법, RF 마그네트론 스퍼터링법, 펄스 레이저 증착법, 화학 기상 증착법, 플라즈마 강화 화학 기상 증착법, 원자층 증착법 또는 분자선 에피택시 증착법을 이용하여 형성할 수 있다.The second electrode 400 is located on the active layer 300. The second electrode 400 may include Pt, Ru, Ir, W, Cu, Ag, Au, Al, Ti, or TiN. The second electrode 400 may be formed by sputtering, RF sputtering, RF magnetron sputtering, pulsed laser deposition, chemical vapor deposition, plasma enhanced chemical vapor deposition, atomic layer deposition, or molecular beam epitaxy deposition.

한편, 이러한 비휘발성 메모리소자가 PCMO 기반 소자인 경우, 활성층(300)과 제2 전극(400) 사이에 위치하는 금속질화물층(미도시)을 더 포함할 수 있다.If the nonvolatile memory device is a PCMO-based device, the device may further include a metal nitride layer (not shown) located between the active layer 300 and the second electrode 400.

이러한 금속질화물층은 예컨대 티타늄 질화물층일 수 있다. 예를 들어, 이러한 티타늄 질화물층은 티타늄 전구체와 질소가스를 이용하여 화학기상증착방법으로 형성될 수 있다.Such a metal nitride layer may be, for example, a titanium nitride layer. For example, such a titanium nitride layer may be formed by a chemical vapor deposition process using a titanium precursor and nitrogen gas.

따라서, PCMO 기반 소자는 제1 전극 및 제2 전극은 Pt이고, 이러한 제1 전극 및 제2 전극 사이에 위치하는 PCMO 활성층 및 TiNx층을 포함할 수 있다. 예컨대, PCMO 기반 소자는 Pt/PCMO/TiNx/Pt 또는 Pt/PCMO/TiNx/W 구조일 수 있다.Thus, the PCMO based device may include a first electrode and a second electrode Pt, and a PCMO active layer and a TiNx layer located between the first electrode and the second electrode. For example, a PCMO based device may be a Pt / PCMO / TiNx / Pt or Pt / PCMO / TiNx / W structure.

따라서, 이러한 PCMO 기반 소자는 PCMO와 티타늄질화물의 작용으로 스위칭 작용이 일어날 수 있다. 티타늄 질화물은 질소 함량에 따라 일함수가가 변화한다. 이에 의해 티타늄 질화물과 접해 있는 PCMO의 일함수, 모폴로지를 변화시켜 스위칭 작용이 가능하게 만들 수 있다. 특히 티타늄 질화물에 있는 질소의 작용에 의해 PCMO에 있는 산소가 산소저장소 역할을 하는 티타늄질화물층 사이를 이동하면서 스위칭이 나타나는 것으로 파악된다.
Therefore, such a PCMO-based device can have a switching action due to the action of PCMO and titanium nitride. Titanium nitride has a change in work function depending on the nitrogen content. Thus, the work function and the morphology of the PCMO in contact with the titanium nitride can be changed to make the switching operation possible. In particular, it is understood that the action of nitrogen in the titanium nitride shifts the oxygen in the PCMO while moving between the titanium nitride layers serving as an oxygen reservoir.

다시 도 1을 참조하면, 이러한 비휘발성 저항변화 메모리 소자들을 시냅틱 소자로 사용하는데, 종래에는 뉴로모픽 시스템 응용을 위한 시냅틱 소자의 특성에 대한 연구가 없었다. 본 발명은 이러한 시냅틱 소자가 대칭적 특성을 보여주는 경우 뉴로모픽 시스템의 성능을 향상시킴을 발견하였다.
Referring again to FIG. 1, these nonvolatile resistance-change memory elements are used as synaptic elements. In the past, there has been no research on the characteristics of synaptic elements for the application of a novelcompact system. The present invention finds that such a synaptic device improves the performance of a novel Lomocopic system when it exhibits symmetrical characteristics.

도 3은 비대칭적 시냅틱 특성을 가지는 시냅스 소자의 증강 특성만 사용하는 경우의 특성 그래프이다.FIG. 3 is a characteristic graph when only the enhancing property of a synapse device having an asymmetric synaptic characteristic is used.

도 3을 참조하면, Pp(Potentiation시의 weight change parameter)가 2.0인 한 가지의 시냅틱 특성을 가지는 시냅스 소자만 이용한 경우이다.Referring to FIG. 3, only a synaptic element having a synaptic characteristic P p (weight change parameter at the time of potentiation) of 2.0 is used.

이러한 시냅스 소자의 두 가지 특성 (Potentiation, Depression) 중 하나의 경우인 증강(Potentiation) 또는 감소(Depression) 특성만 사용하는 경우, 도시된 바와 같이 두 특성을 모두 사용하지 않고 한가지만 사용하게 뉴로모픽 시스템 동작에 영향을 줄 수 있다.
In the case of using only the potentiation or depression characteristics of one of the two characteristics (synaptic device) of the synapse device, as shown in the figure, This can affect system operation.

도 4는 비대칭적 시냅틱 특성을 가지는 시냅스 소자의 두 가지 특성 모두 사용한 경우의 특성 그래프이다.FIG. 4 is a characteristic graph when both of the characteristics of a synapse device having asymmetric synaptic characteristics are used.

도 4를 참조하면, Pp가 2.0이고, Pd(Depression시의 weight change parameter)가 -0.5인 비대칭적 시냅틱 특성을 가지는 시냅스 소자만 이용한 경우이다.Referring to FIG. 4, only a synaptic element having asymmetric synaptic characteristics having P p of 2.0 and P d (weight change parameter at depression) of -0.5 is used.

이러한 시냅스 소자의 시냅스 소자의 두 가지 특성(Potentiation, Depression) 을 모두 사용하지만 두 특성간의 대칭성이 없는 경우. 이러한 경우도 뉴로모픽 시스템의 학습률 및 인식률(Recognition rate)의 성능 저하를 야기하게 된다.
Both of these properties (Potentiation, Depression) of synaptic elements of these synaptic elements are used but there is no symmetry between the two characteristics. This case also results in degradation of the learning rate and the recognition rate of the new LomoPic system.

도 5는 시냅스 소자의 대칭성 정도에 따른 뉴로모픽 시스템의 인식률을 나타낸 그래프들이다.FIG. 5 is a graph showing the recognition rate of a neuromorphic system according to the degree of symmetry of a synapse element.

도 5를 참조하면, 시냅스 소자의 대칭성 정도에 따라 뉴로모픽 시스템의 인식률이 다르다. 즉, 시냅스 소자의 두 가지 특성(Potentiation, Depression)의 대칭성이 있는 경우에 보다 높은 인식율을 보여줌을 알 수 있다.
Referring to FIG. 5, the recognition rate of the novel Lomopic system differs depending on the degree of symmetry of the synapse element. In other words, it can be seen that the recognition rate is higher when there is symmetry of the two characteristics (potentiation, depression) of the synapse device.

따라서, 비대칭적 시냅틱 특성을 가진 시냅스 소자(20)에 직렬 저항인 제1 저항(10)과 병렬 저항인 제2 저항(20)을 연결시킴으로써 대칭적 시냅틱 특성을 가지는 시냅스 장치를 구현하였다.Accordingly, a synapse device having a symmetric synaptic characteristic is realized by connecting a first resistor 10, which is a serial resistor, and a second resistor 20, which is a parallel resistor, to the synapse device 20 having asymmetric synaptic characteristics.

즉, 상기 시냅스 소자(20)에 걸리는 전압은 상기 시냅스 소자(20)의 저항값에 따라 변화하는 것을 특징으로 한다.That is, the voltage applied to the synapse device 20 varies according to the resistance value of the synapse device 20.

따라서, 대칭적 시냅틱 특성을 가지는 시냅스 장치를 구현함으로써 뉴로모픽 시스템에 응용시, 뉴로모픽 시스템의 인식률(Recognition rate)을 향상시킬 수 있다.
Therefore, by implementing a synaptic device having symmetric synaptic characteristics, it is possible to improve the recognition rate of the novel Lomic Peak system when applied to a novel Lomic Peak system.

본 발명에 따른 시냅스 장치가 대칭적 시냅틱 특성에 보이는 것에 대하여 보다 구체적으로 설명한다.The sympathetic synaptic characteristics of the synapse device according to the present invention will be described in more detail.

도 6은 제조예에 따른 뉴로모픽 시스템 응용을 위한 시냅스 장치의 회로도이다.FIG. 6 is a circuit diagram of a synapse device for the application of a novel Lomocopic system according to a manufacturing example.

제1 저항(Rs)이 시냅스소자와 직렬 연결되고 제2 저항(Rp)이 시냅스소자와 병렬 연결된다.A first resistor (R s ) is connected in series with the synapse element and a second resistor (R p ) is connected in parallel with the synapse element.

Vin은 입력전압이고, Rs는 직렬저항, Rp는 병렬저항, Rpcmo는 PCMO소자의 저항이다. 또한, Rpcmo//Rp는 병렬저항의 총합이다. 그리고 VPCMO는 시냅스소자에 걸리는 전압이다.V in is the input voltage, R s is the series resistance, R p is the parallel resistance, and R pcmo is the resistance of the PCMO device. Also, R pcmo // R p is the sum of the parallel resistances. And V PCMO is the voltage across the synapse device.

이와 같이 시냅스 소자(Rpcmo)에 추가적인 직렬저항(Rs)과 병렬저항(Rp)을 구성하게 되면, 하기 식 1과 같이 시냅스 소자에 걸리는 전압(Vpcmo)은 시냅스 소자의 저항 값 (Rpcmo) 에 따라 변화게 된다.
Thus, the voltage (V pcmo) across the synaptic elements, such as the following formula 1 when the configuration of the synaptic elements further series resistance (R s) and the parallel resistor (R p) to (R pcmo) is the resistance value of the synaptic elements (R pcmo ).

<식 1><Formula 1>

Figure 112014115447977-pat00001

Figure 112014115447977-pat00001

도 7은 제조예에 따른 시냅스장치의 시냅틱 특성을 나타낸 그래프이다.7 is a graph showing synaptic characteristics of the synapse device according to the production example.

도 7을 참조하면, Vin은 일정하지만 시냅스 소자에 걸리는 전압은 시냅스 소자의 저항 값에 따라 변화하게 된다. 이 부분이 의미를 가지는 이유는 외부에서는 일정한 전압을 인가함에도 불구하고 시냅스 소자가 대칭성을 가지는 특성을 보여줄 수 있다는 것이다.Referring to FIG. 7, although V in is constant, the voltage applied to the synapse device changes according to the resistance value of the synapse device. The reason why this part has significance is that synapse devices can exhibit symmetry characteristics even though a constant voltage is applied from the outside.

외부에서 위 그림의 파란선(Vpcmo)과 같이 점차 증가하거나 감소하는 전압을 인가하기 위해서는 파워적인면 뿐만 아니라 회로의 복잡도 및 면적이 상당히 증가 할 수 밖에 없다. 본 발명에서는 이러한 부분을 단순한 병렬 저항과 직렬 저항으로 단순화 시켰다고 볼 수 있다.
In order to apply a gradually increasing or decreasing voltage like the blue line (Vpcmo) in the above figure, the complexity and area of the circuit as well as the power side must be increased considerably. In the present invention, it can be seen that this portion has been simplified to a simple parallel resistor and a series resistor.

제조예 1Production Example 1

본 발명의 일 실시예에 따른 시냅스장치에 사용된 PCMO 기반 시냅스 소자를 제조하였다.A PCMO-based synapse device used in a synapse device according to an embodiment of the present invention was manufactured.

도 8은 PCMO 기반 시냅스 소자의 일 단면도이다.8 is a cross-sectional view of a PCMO-based synapse device.

도 8을 참조하면, Si 상에 SiO2가 형성된 SiO2/Si 기판 상에 하부전극(BE)으로 Pt층을 증착하였다.Referring to FIG. 8, a Pt layer was deposited on a SiO 2 / Si substrate on which SiO 2 was formed on Si with a lower electrode BE.

그 다음에, Pt층 상에 PCMO 활성층을 증착하였다.Then, a PCMO active layer was deposited on the Pt layer.

그 다음에, PCMO 활성층 상에 층간절연막으로 SiNx를 증착하고, PCMO층의 일부를 노출하도록 SiNx층에 통상의 사진식각법을 사용하여 개구부를 형성하였다.Then, SiNx was deposited as an interlayer insulating film on the PCMO active layer, and an opening was formed in the SiNx layer using a normal photolithography method so as to expose a part of the PCMO layer.

그 다음에, 이러한 층간절연막과 층간절연막의 개구부를 통해 노출된 PCMO층 상에 티타늄질화물층(N:TiN)과 상부전극(TE)으로 Pt층을 차례로 형성하였다.Then, a titanium nitride layer (N: TiN) and a Pt layer were sequentially formed on the PCMO layer exposed through the openings of the interlayer insulating film and the interlayer insulating film and the upper electrode TE.

도 9은 제조예에 따른 PCMO 기반 시냅스 소자의 TEM 이미지이다.
9 is a TEM image of a PCMO-based synapse device according to a production example.

제조예 2Production Example 2

제조예 1에 따른 PCMO 기반 시냅스 소자를 이용하여 도 6의 회로도와 같이 구성하여 시냅스 장치를 제조하였다.
A synapse device was constructed by using the PCMO-based synapse device according to Production Example 1, as shown in the circuit diagram of FIG.

실험예 1Experimental Example 1

도 10은 제조예 1에 따른 시냅스 소자의 시냅틱 특성을 나타낸 그래프이다.10 is a graph showing synaptic characteristics of a synapse device according to Production Example 1. FIG.

도 10을 참조하면, 제조예 1에 따른 시냅스 소자에 추가적인 회로 없이 일정한 외부전압을 인가한 경우 비대칭적 시냅틱 특성을 가짐을 알 수 있다.
Referring to FIG. 10, when a constant external voltage is applied to the synapse device according to Production Example 1 without additional circuit, it can be seen that the device has asymmetric synaptic characteristics.

도 11은 제조예 2에 따른 시냅스 장치의 시냅틱 특성을 나타낸 그래프이다.11 is a graph showing synaptic characteristics of a synapse device according to Production Example 2. FIG.

도 11을 참조하면, 제조예 1에 따른 시냅스 소자에 추가적인 회로를 통하여 일정한 외부전압을 인가한 경우 대칭적 시냅틱 특성을 가짐을 알 수 있다. 따라서, 본 발명에 따른 회로구조를 통하여 시냅틱 장치가 대칭적 시냅틱 특성을 갖도록 구현하였다.
Referring to FIG. 11, when a certain external voltage is applied to the synapse device according to Production Example 1 through an additional circuit, it is found that the synaptic device has symmetrical synaptic characteristics. Thus, the inventive circuit structure allows the synaptic device to have symmetric synaptic properties.

도 12는 제조예 1과 제조예 2의 패턴 인식률을 비교한 그래프이다.12 is a graph comparing the pattern recognition rates of Production Example 1 and Production Example 2;

도 12를 참조하면, 제조예 1의 시냅틱 소자는 Pd= -1.0이고 Pp=2.5인 비대칭적 시냅틱 특성을 가지고, 제조예 2의 시냅틱 장치는 Pd = 2.5이고 Pp=2.5인 대칭적 시냅틱 특성을 가진다. 이러한 장치들의 시냅틱 특성을 토대로 뉴로모픽 시스템에서의 인식률 향상을 확인한 바, 제조예 1의 인식률이 약 30%에서 제조예 2의 인식률은 약 100%로 인식률 향상을 확인하였다.
12, the synaptic device of Production Example 1 has an asymmetric synaptic property with P d = -1.0 and P p = 2.5, and the synaptic device of Production Example 2 has a symmetric property with P d = 2.5 and P p = 2.5 It has synaptic properties. Based on the synaptic characteristics of these devices, it was confirmed that the recognition rate was improved in the novel Lomopic system. As a result, it was confirmed that the recognition rate was improved from about 30% in Production Example 1 to about 100% in Production Example 2.

실험예 2Experimental Example 2

도 13은 제조예 2에 따른 시냅스 장치의 특성을 나타낸 그래프이다.13 is a graph showing the characteristics of the synapse device according to Production Example 2. FIG.

도 13을 참조하면, 개발된 시냅스 장치를 동작 시킬 때에 STDP(spike timing dependent plasticity)의 컨셉을 이용하여 다양한 모양의 동작 pulse를 이용하여 무게비를 바꿀 수 있음을 알 수 있다.
Referring to FIG. 13, it can be seen that, when operating the developed synapse device, the weight ratio can be changed by using operation pulse of various shapes using the concept of STDP (spike timing dependent plasticity).

도 14는 제조예 2에 따른 시냅스 장치의 Potentiation(Vread = - 0.5 V) 중의 시냅스소자의 저항의 인가전압(Vset)의 의존도를 나타낸 그래프이다.14 is a graph showing the dependence of the applied voltage (V set ) of the resistance of the synapse device in the potentiation (V read = - 0.5 V) of the synapse device according to Production Example 2.

또한, 도 15는 제조예 2에 따른 시냅스 장치의 Depression(Vread = - 0.5 V) 중의 시냅스소자의 저항의 인가전압(Vset)의 의존도를 나타낸 그래프이다.FIG. 15 is a graph showing the dependence of the applied voltage (Vset) of the resistance of the synapse device in the depression (V read = - 0.5 V) of the synapse device according to Production Example 2.

도 14 및 도 15를 참조하면, 제조예 2에 따른 시냅스 장치는 아날로그적인 저항 변화를 갖음을 알 수 있다.
14 and 15, it can be seen that the synapse device according to Production Example 2 has an analog resistance change.

본 발명에 따르면, 비대칭적 시냅틱 특성을 가지는 시냅스 소자에 직렬저항 및 병렬저항을 연결함으로써 대칭적 시냅틱 특성을 가지는 시냅스 장치를 제공할 수 있다.According to the present invention, a synapse device having symmetrical synaptic characteristics can be provided by connecting a series resistor and a parallel resistor to a synapse device having asymmetric synaptic characteristics.

따라서, 이러한 대칭적 시냅틱 특성을 토대로 뉴로모픽 시스템의 인식률을 향상시킬 수 있다.
Therefore, it is possible to improve the recognition rate of the novel Lomographic system based on this symmetric synaptic characteristic.

한편, 본 명세서와 도면에 개시된 본 발명의 실시 예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.It should be noted that the embodiments of the present invention disclosed in the present specification and drawings are only illustrative of specific examples for the purpose of understanding and are not intended to limit the scope of the present invention. It will be apparent to those skilled in the art that other modifications based on the technical idea of the present invention are possible in addition to the embodiments disclosed herein.

10: 제1 저항 20: 시냅스 소자
30: 제2 저항 100: 기판
200: 제1 전극 300: 활성층
400: 제2 전극10: first resistor 20: synapse element
30: second resistor 100: substrate
200: first electrode 300: active layer
400: second electrode

Claims (7)

일단이 입력전압과 연결된 제1 저항;
상기 제1 저항의 타단과 연결되고, 비대칭적 시냅틱 특성을 가지는 시냅스 소자; 및
상기 시냅스 소자와 병렬 연결된 제2 저항을 포함하고,
상기 시냅스 소자에 걸리는 전압은 상기 입력전압을 일정하게 인가한 경우 상기 시냅스 소자가 갖는 저항값에 따라 변화하는 것을 특징으로 하고,
상기 시냅틱 특성은 억제 (depression) 특성 및 증강(potentiation) 특성을 포함하고,
대칭적 시냅틱 특성을 가지는 뉴로모픽 시스템 응용을 위한 시냅스 장치.A first resistor connected to the input voltage once;
A synapse element connected to the other end of the first resistor and having an asymmetric synaptic characteristic; And
And a second resistor connected in parallel with the synapse element,
Wherein a voltage applied to the synapse device changes according to a resistance value of the synapse device when the input voltage is constantly applied,
The synaptic properties include depression and potentiation properties,
A synaptic device for sympathetic synaptic characteristics of a novel Lomonote system. 삭제delete 삭제delete 제1항에 있어서,
상기 시냅스소자는 비휘발성 메모리 소자인 것을 특징으로 하는 뉴로모픽 시스템 응용을 위한 시냅스 장치.The method according to claim 1,
Wherein the synapse device is a non-volatile memory device. 제4항에 있어서,
상기 비휘발성 메모리 소자는 상변화 메모리 소자, 강유전체 메모리소자 또는 저항변화 메모리소자인 것을 특징으로 하는 뉴로모픽 시스템 응용을 위한 시냅스 장치.5. The method of claim 4,
Wherein the nonvolatile memory element is a phase change memory element, a ferroelectric memory element, or a resistance change memory element. 제4항에 있어서,
상기 비휘발성 메모리 소자는,
기판;
상기 기판 상에 위치하는 제1 전극;
상기 제1 전극 상에 위치하되, 반도체 물질을 포함하는 활성층; 및
상기 활성층 상에 위치하는 제2 전극을 포함하는 뉴로모픽 시스템 응용을 위한 시냅스 장치.5. The method of claim 4,
Wherein the nonvolatile memory element comprises:
Board;
A first electrode located on the substrate;
An active layer disposed on the first electrode, the active layer including a semiconductor material; And
And a second electrode located on the active layer. 제6항에 있어서,
상기 활성층은 TiO2, NiO, Al2O3, Nb2O5, HfO2, V2O5 또는 Pr1-xCaxMnO3(PCMO)를 포함하는 뉴로모픽 시스템 응용을 위한 시냅스 장치.The method according to claim 6,
Wherein the active layer comprises TiO 2 , NiO, Al 2 O 3 , Nb 2 O 5 , HfO 2 , V 2 O 5 or Pr 1-x Ca x MnO 3 (PCMO).
KR1020140167796A 2014-11-27 2014-11-27 Synapse Apparatus for neuromorphic system applications KR101671071B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140167796A KR101671071B1 (en) 2014-11-27 2014-11-27 Synapse Apparatus for neuromorphic system applications

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140167796A KR101671071B1 (en) 2014-11-27 2014-11-27 Synapse Apparatus for neuromorphic system applications

Publications (2)

Publication Number Publication Date
KR20160063908A KR20160063908A (en) 2016-06-07
KR101671071B1 true KR101671071B1 (en) 2016-10-31

Family

ID=56192967

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140167796A KR101671071B1 (en) 2014-11-27 2014-11-27 Synapse Apparatus for neuromorphic system applications

Country Status (1)

Country Link
KR (1) KR101671071B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11501130B2 (en) * 2016-09-09 2022-11-15 SK Hynix Inc. Neural network hardware accelerator architectures and operating method thereof
KR102083258B1 (en) * 2017-11-15 2020-03-02 한양대학교 산학협력단 Pulse operating apparatus for reducing asymmetry of weights in synapse devices, and the method thereof
KR102374300B1 (en) * 2019-06-10 2022-03-15 한국과학기술원 structure and operation method of vertical-type transistor acting as a neuron in neuromorphic system, and a neuromorphic system using it
US11322613B2 (en) 2019-06-10 2022-05-03 Korea Advanced Institute Of Science And Technology Structure and operation method of transistor acting as a neuron in neuromorphic system, and a neuromorphic system using it
KR102314918B1 (en) 2019-11-11 2021-10-21 한국과학기술원 Soft Memristor for Soft Neuromorphic System

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163332A (en) 2001-06-22 2003-06-06 Matsushita Electric Ind Co Ltd Semiconductor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101971166B (en) 2008-03-14 2013-06-19 惠普开发有限公司 Neuromorphic circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163332A (en) 2001-06-22 2003-06-06 Matsushita Electric Ind Co Ltd Semiconductor

Also Published As

Publication number Publication date
KR20160063908A (en) 2016-06-07

Similar Documents

Publication Publication Date Title
KR101671071B1 (en) Synapse Apparatus for neuromorphic system applications
TW589753B (en) Resistance random access memory and method for fabricating the same
Lee et al. High current density and nonlinearity combination of selection device based on TaO x/TiO2/TaO x structure for one selector–one resistor arrays
US8710483B2 (en) Memristive junction with intrinsic rectifier
KR100790861B1 (en) Resistive memory device comprising nanodot and manufacturing method for the same
KR101219774B1 (en) Method of forming semiconductor device having transition metal oxide layer and related device
US8513635B2 (en) Switching device and memory device including the same
US8853046B2 (en) Using TiON as electrodes and switching layers in ReRAM devices
US8586959B2 (en) Memristive switch device
KR20090126530A (en) Resistance random access memory
US20140124728A1 (en) Resistive memory device, resistive memory array, and method of manufacturing resistive memory device
US9853212B2 (en) Resistive switching in memory cells
KR20120020989A (en) Nonvolatile memory element and memory device including the same
KR20180057384A (en) Synapse device for application on neuromorphic system, method of fabricating the same, and synapse circuit component including the same
US20150137062A1 (en) Mimcaps with quantum wells as selector elements for crossbar memory arrays
KR20180123915A (en) Transparent and flexible resistive switching memory and fabrication method thereof
US8878240B2 (en) Variable resistance memory device and method for fabricating the same
CN105870321B (en) A kind of non-linear self-rectifying resistance-variable storing device and preparation method thereof
KR20120139082A (en) Multi-bit memory element, memory device including the same and manufacturing methods thereof
US20220406845A1 (en) Rram process integration scheme and cell structure with reduced masking operations
KR20080086759A (en) Nonvolatile memory device having threshold switching resistor, memory array containing the memory device and method for manufacturing the array
US9773204B2 (en) Neuromorphic device including synapses having carrier traps distributed at multiple energy levels
KR100785021B1 (en) Non-volatile variable resistance memory device comprising cu2o
Gogoi et al. Multifunctional Bipolar and Complementary Resistive Switching in HOIP Memristors by the Control of Compliance Current
CN106033780A (en) Diode with controllable rectification characteristic, manufacturing method and operating method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190925

Year of fee payment: 4