KR101657773B1 - 통합 코덱용 이산 코사인 변환 장치 및 그 방법 - Google Patents

통합 코덱용 이산 코사인 변환 장치 및 그 방법 Download PDF

Info

Publication number
KR101657773B1
KR101657773B1 KR1020140126768A KR20140126768A KR101657773B1 KR 101657773 B1 KR101657773 B1 KR 101657773B1 KR 1020140126768 A KR1020140126768 A KR 1020140126768A KR 20140126768 A KR20140126768 A KR 20140126768A KR 101657773 B1 KR101657773 B1 KR 101657773B1
Authority
KR
South Korea
Prior art keywords
matrix
size
additional
expansion
additional matrix
Prior art date
Application number
KR1020140126768A
Other languages
English (en)
Other versions
KR20160035317A (ko
Inventor
이성주
전영준
Original Assignee
세종대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세종대학교산학협력단 filed Critical 세종대학교산학협력단
Priority to KR1020140126768A priority Critical patent/KR101657773B1/ko
Publication of KR20160035317A publication Critical patent/KR20160035317A/ko
Application granted granted Critical
Publication of KR101657773B1 publication Critical patent/KR101657773B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/625—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding using discrete cosine transform [DCT]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/157—Assigned coding mode, i.e. the coding mode being predefined or preselected to be further used for selection of another element or parameter
    • H04N19/159—Prediction type, e.g. intra-frame, inter-frame or bidirectional frame prediction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H04N19/426—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements using memory downsizing methods
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/593—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial prediction techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Discrete Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Complex Calculations (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

본 발명은 통합 코덱용 이산 코사인 변환 장치 및 그 방법에 관한 것이다. 본 발명에 따른 통합 코덱용 이산 코사인 변환 장치에 있어서, 이산 코사인 변환(DCT)을 위한 N x N 크기를 가지는 기준 매트릭스 및 N/2 x N 크기를 가지는 추가 매트릭스를 저장하는 매트릭스 저장부, 상기 N/2 x N 크기를 가지는 추가 매트릭스를 대각선 방향의 기준선을 중심으로 대칭 이동시켜 N x N 크기를 가지는 추가 매트릭스를 생성하는 추가 매트릭스 변환부, 그리고 상기 N x N 크기를 가지는 기준 매트릭스와 상기 N x N 크기를 가지는 추가 매트릭스를 결합하여 2N x 2N 크기를 가지는 확장 매트릭스를 생성하는 확장 매트릭스 생성부를 포함한다.
이와 같이 본 발명에 의하면, N/2 x N 크기의 추가 매트릭스를 이용하여 N x N 크기의 추가 매트릭스로 변환하여 다양한 크기의 매트릭스를 생성할 수 있으므로, 모든 크기의 매트릭스를 모두 저장할 필요가 없으므로, 매트릭스 저장을 위한 메모리 사용량을 크게 줄일 수 있다.

Description

통합 코덱용 이산 코사인 변환 장치 및 그 방법{discrete cosine transform APPARATUS FOR INTEGRATED CODEC AND METHOD THEREOF}
본 발명은 통합 코덱용 이산 코사인 변환 장치 및 그 방법에 관한 것으로, 메모리 사용량을 줄일 수 있는 통합 코덱용 이산 코사인 변환 장치 및 그 방법에 관한 것이다.
이산 코사인 변환 (DCT: discrete cosine transform)은 영상신호를 공간영역의 정보에서 주파수 영역의 정보로 변환시키거나 반대로 주파수 영역의 정보를 공간영역의 정보로 변환시켜, 영상신호의 압축과 복원처리와 같은 응용분야에 많이 사용되는 기술이다.
이와 같은 이산 코사인 변환처리 동작에는 많은 연산량과 빠른 처리속도가 요구된다. 따라서 집적회로로 구현할 경우, 많은 횟수의 계산과 데이터 전이(transition)로 인하여 회로에서 소비되는 전력량이 크다. 휴대용 영상 기기 분야 등에 응용할 수 있는 집적회로로 구현하기 위해서는, 기기의 배터리 수명이나 회로 특성 등을 고려할 때 회로규모를 삭감하여 소비전력의 절감을 도모할 수 있는 구조를 필요로 한다.
그러나, 이산 코사인 변환 처리 동작에는 많은 연산량과 빠른 처리속도가 요구되기 때문에, 메모리의 사용량을 줄이는 것이 매우 중요하다. 메모리의 사용량에 따라 연산 속도와 처리 속도가 결정되기 때문에, 이산 코사인 변환 장치의 메모리 양을 줄이기 위한 다양한 연구가 진행되고 있다.
본 발명의 배경이 되는 기술은 대한민국 공개특허 제10-2002-0084334호(2002. 11. 07. 공개)에 개시되어 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 메모리 사용량을 줄일 수 있는 통합 코덱용 이산 코사인 변환 장치 및 그 방법을 제공하기 위한 것이다.
이러한 기술적 과제를 이루기 위한 본 발명의 한 실시예에 따른 통합 코덱용 이산 코사인 변환 장치는, 이산 코사인 변환(DCT)을 위한 N x N 크기를 가지는 기준 매트릭스 및 N/2 x N 크기를 가지는 추가 매트릭스를 저장하는 매트릭스 저장부, 상기 N/2 x N 크기를 가지는 추가 매트릭스를 대각선 방향의 기준선을 중심으로 대칭 이동시켜 N x N 크기를 가지는 추가 매트릭스를 생성하는 추가 매트릭스 변환부, 그리고 상기 N x N 크기를 가지는 기준 매트릭스와 상기 N x N 크기를 가지는 추가 매트릭스를 결합하여 2N x 2N 크기를 가지는 확장 매트릭스를 생성하는 확장 매트릭스 생성부를 포함한다.
상기 추가 매트릭스 변환부는, 상기 N/2 x N 크기를 가지는 추가 매트릭스 중에서 상단의 N/2 x N/2 영역을 우측 상단에서 좌측 하단 방향의 제1 대각선을 기준으로 대칭 변환시키되, 좌측 상단에서 우측 하단 방향의 제2 대각선에 위치하는 변수들의 부호를 반대로 변환시키며, 상기 N/2 x N 크기를 가지는 추가 매트릭스 중에서 하단의 N/2 x N/2 영역을 상기 제2 대각선을 기준으로 대칭 변환시킬 수 있다.
상기 추가 매트릭스 변환부는, 상기 제2 대각선에 위치하는 변수들의 부호를 반대로 변환시키는 2의 보수 변환부, 그리고 N개의 변수 중에서 하나를 선택하여 출력하는 복수의 먹스부를 포함할 수 있다.
상기 확장 매트릭스 생성부는, 상기 N x N 크기를 가지는 기준 매트릭스의 각 행을 상기 2N x 2N 크기를 가지는 확장 매트릭스의 홀수 행에 배열한 상태에서 좌우 대칭 변환시키고, 상기 N x N 크기를 가지는 추가 매트릭스의 각 행을 상기 2N x 2N 크기를 가지는 확장 매트릭스의 짝수 행에 배열한 상태에서, 변수들의 부호를 반대로 변환하면서 좌우 대칭 변환시킬 수 있다.
상기 매트릭스 저장부는, 상기 N/2 x N 크기를 가지는 추가 매트릭스에 대하여 2배씩 스케일이 증가된 하나 이상의 추가 매트릭스를 더 저장할 수 있다.
상기 추가 매트릭스 변환부는, N x 2N 크기를 가지는 추가 매트릭스를 대각선 방향의 기준선을 중심으로 대칭 이동시켜 2N x 2N 크기를 가지는 추가 매트릭스를 생성하고, 상기 확장 매트릭스 생성부는, 상기 2N x 2N 크기를 가지는 확장 매트릭스와 상기 2N x 2N 크기를 가지는 추가 매트릭스를 결합하여 4N x 4N 크기를 가지는 확장 매트릭스를 생성할 수 있다.
본 발명의 다른 실시예에 따르면, 통합 코덱용 이산 코사인 변환 장치를 이용한 이산 코사인 변환 방법에 있어서, 이산 코사인 변환(DCT)을 위한 N x N 크기를 가지는 기준 매트릭스 및 N/2 x N 크기를 가지는 추가 매트릭스를 저장하는 단계, 상기 N/2 x N 크기를 가지는 추가 매트릭스를 대각선 방향의 기준선을 중심으로 대칭 이동시켜 N x N 크기를 가지는 추가 매트릭스를 생성하는 단계, 그리고 상기 N x N 크기를 가지는 기준 매트릭스와 상기 N x N 크기를 가지는 추가 매트릭스를 결합하여 2N x 2N 크기를 가지는 확장 매트릭스를 생성하는 단계를 포함한다.
이와 같이 본 발명에 의하면, N/2 x N 크기의 추가 매트릭스를 이용하여 N x N 크기의 추가 매트릭스로 변환하여 다양한 크기의 매트릭스를 생성할 수 있으므로, 모든 크기의 매트릭스를 모두 저장할 필요가 없으므로, 매트릭스 저장을 위한 메모리 사용량을 크게 줄일 수 있다.
도 1은 본 발명의 실시예에 따른 통합 코덱용 이산 코사인 변환 장치의 구성을 나타낸 도면이다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 매트릭스 저장부에 저장되는 매트릭스를 나타낸 것이다.
도 3는 본 발명의 실시예에 따른 이산 코사인 변환(DCT) 방법을 설명하기 위한 순서도이다.
도 4a 및 도 4b는 2 x 4 크기의 추가 매트릭스로부터 4 x 4 크기의 추가 매트릭스를 생성하는 과정을 설명하기 위한 도면이다.
도 5는 2 x 4 크기의 추가 매트릭스로부터 4 x 4 크기의 추가 매트릭스를 생성하기 위한 추가 매트릭스 생성부의 동작을 나타낸 도면이다.
도 6은 본 발명의 실시예에 따른 8 x 8 크기의 확장 매트릭스를 나타내는 예시도이다.
도 7은 도 2c에 나타낸 4 x 8 크기의 추가 매트릭스로부터 생성된 8 x 8 크기의 추가 매트릭스를 나타낸 것이다.
도 8은 본 발명의 실시예에 따른 16 x 16 크기의 확장 매트릭스를 나타내는 예시도이다.
도 9는 도 2d에 나타낸 8 x 16 크기의 추가 매트릭스로부터 생성된 16 x 16 크기의 추가 매트릭스를 나타낸 것이다.
도 10은 본 발명의 실시예에 따른 32 x 32 크기의 확장 매트릭스를 나타내는 예시도이다.
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 통합 코덱용 이산 코사인 변환 장치의 구성을 나타낸 도면이다.
도 1에 따른 통합 코덱용 이산 코사인 변환 장치(100)는 매트릭스 저장부(110), 추가 매트릭스 변환부(120) 및 확장 매트릭스 생성부(130)를 포함한다.
매트릭스 저장부(110)는 이산 코사인 변환(DCT)을 위한 N x N 크기를 가지는 기준 매트릭스 및 N/2 x N 크기를 가지는 추가 매트릭스를 저장한다.
추가 매트릭스 변환부(120)는 N/2 x N 크기를 가지는 추가 매트릭스를 대각선 방향의 기준선을 중심으로 대칭 이동시켜 N x N 크기를 가지는 추가 매트릭스를 생성한다.
확장 매트릭스 생성부(130)는 N x N 크기를 가지는 기준 매트릭스와 N x N 크기를 가지는 추가 매트릭스를 결합하여 2N x 2N 크기를 가지는 확장 매트릭스를 생성한다.
이하에서는 도 2a 내지 도 10을 참조하여 본 발명의 실시예에 따른 이산 코사인 변환(DCT) 방법에 대하여 설명한다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 매트릭스 저장부에 저장되는 매트릭스를 나타낸 것이다.
도 2a는 기준 매트릭스이고, 도 2b 내지 도 2d는 기준 매트릭스에 결합될 추가 매트릭스를 나타낸다. 기준 매트릭스는 N x N 크기를 가지며, 추가 매트릭스는 N/2 x N 크기를 가지며, 2배씩 스케일이 증가된 매트릭스들을 포함한다.
도 2a에 따른 기준 매트릭스는 4 x 4 크기를 가지며, 도 2b에 나타낸 추가 매트릭스는 2 x 4 크기를 가지고, 도 2c에 나타낸 추가 매트릭스는 4 x 8 크기를 가지는 것으로 예시한다. 또한, 도 2d에 나타낸 추가 매트릭스는 8 x 16 크기를 가진다.
도 3는 본 발명의 실시예에 따른 이산 코사인 변환(DCT) 방법을 설명하기 위한 순서도이다.
먼저, 도 2a과 같은 4 x 4 크기의 기준 매트릭스를 준비한 상태에서(S305), 추가 매트릭스 변환부(120)는 도 2b에 나타낸 2 x 4 크기의 추가 매트릭스를 대각선 방향의 기준선을 중심으로 대칭이동시켜 4 x 4 크기의 확장 매트릭스를 생성한다(S310).
도 4a 및 도 4b는 2 x 4 크기의 추가 매트릭스로부터 4 x 4 크기의 추가 매트릭스를 생성하는 과정을 설명하기 위한 도면이다. 즉, 도 4a는 도 2b에 나타낸 2 x 4 크기의 추가 매트릭스를 설명하기 위한 도면이고, 도 4b는 도 4a에 나타낸 추가 매트릭스를 이용하여 생성된 4 x 4 크기의 추가 매트릭스를 설명하기 위한 도면이다.
도 4a에 나타낸 것처럼, 2 x 4 크기의 추가 매트릭스는 좌측 상단에서 우측 하단 방향의 대각선(ⓛ)과 우측 상단에서 좌측 하단 방향의 대각선(②)을 중심으로 대칭 변환된다.
먼저, 도 4a에 나타낸 2 x 4 크기의 추가 매트릭스의 상측의 2 x 2 크기 매트릭스(도 4a에서 "A 블록"으로 실선 표시함)은 대각선(②)을 기준으로 대칭 변환되는데, 이때 대각선(ⓛ) 상에 위치하는 변수들은 부호(음수, 양수)가 반대로 변환된다.
즉, 도 4b와 같이 대각선(ⓛ) 상의 (1,1)에 위치한 변수 89는 (-89)로 변환되어 (4,4)로 대칭이동되며, 대각선(ⓛ) 상의 (2,2)에 위치한 변수 (-18)은 18로 변환되어 (3,3)으로 대칭이동된다.
또한, 도 4a에 나타낸 2 x 4 크기의 추가 매트릭스의 하측의 2 x 2 크기 매트릭스(도 4a에서 "B 블록"으로 점선 표시함)은 대각선(ⓛ)을 기준으로 대칭 이동되는데, 대칭 이동시 변수 값이 그대로 유지된다(transpose).
즉, 도 4b와 같이 (1,3)에 위치한 변수 50은 그대로 변수 값이 유지된 상태로 (3,1)로 대칭이동되며, (2,4)에 위치한 변수 (-50) 역시 그대로 변수 값이 유지된 상태로 (4,2)로 대칭이동된다.
도 5는 2 x 4 크기의 추가 매트릭스로부터 4 x 4 크기의 추가 매트릭스를 생성하기 위한 추가 매트릭스 생성부의 동작을 나타낸 도면이다.
도 5와 같이 추가 매트릭스 변환부(120)는 2의 보수 변환부(121)와 복수의 먹스부(122)를 포함한다.
2의 보수 변환부(121)는 2 x 4 크기를 가지는 추가 매트릭스의 대각선(ⓛ) 상에 위치하는 변수들의 부호를 반대로 변환시킨다. 따라서, 2 x 4 크기를 가지는 추가 매트릭스는 4 x 4 크기를 가지는 추가 매트릭스로 변환된다.
그리고, 복수의 먹스부(다중화기, Multiplexer, MUX)(122)는 4 x 4 크기를 가지는 추가 매트릭스의 각 행 또는 열에 해당하는 N개의 변수 중에서 하나를 선택하여 출력한다.
따라서, 도 5와 같이 4 x 4 크기의 추가 매트릭스를 통하여 4개의 입력 값(X0, X1, X2, X3)이 입력되면 4개의 출력 값(Y0, Y1, Y2, Y3)이 출력될 수 있는 것이다.
이와 같이 4 x 4 크기의 추가 매트릭스가 생성되면, 확장 매트릭스 생성부(130)는 4 x 4 크기의 추가 매트릭스를 도 2a과 같은 4 x 4 크기의 기준 매트릭스에 결합시켜 8 x 8 크기의 확장 매트릭스를 생성한다(S320).
이하에서는 수학식 1 내지 수학식 3을 통하여 추가 매트릭스를 기준 매트릭스에 결합시키는 과정에 대하여 설명한다.
다음의 수학식 1은 4 x 4 크기의 기준 매트릭스의 예시이고, 수학식 2는 4 x 4 크기의 추가 매트릭스의 예시를 나타낸 것이다.
Figure 112014090219763-pat00001
Figure 112014090219763-pat00002
수학식 1과 수학식 2에 나타낸 4 x 4 크기의 기준 매트릭스와 추가 매트릭스를 결합시키면, 다음의 수학식 3과 같은 8 x 8 크기의 확장 매트릭스가 생성된다.
Figure 112014090219763-pat00003
즉, 수학식 1에 나타낸 각각의 행(1,2,3,4 행)은 수학식 3에서 홀수 행(1,3,5,7 행)에 각각 배열된 상태에서 좌우 대칭 이동된다. 예를 들어, 수학식 1의 두번째 행인 [f g -g -f]는 수학식 3의 세번째 행에 배열된 상태에서, 좌우 대칭으로 이동되어 [f g -g -f -f -g g f]로 변환된다.
또한, 수학식 2에 나타낸 각각의 행(1,2,3,4 행)은 수학식 3에서 짝수 행(2,4,6,8 행)에 배열되고, 부호(음수, 양수)가 반대로 변환된 상태로 좌우 대칭 이동된다. 예를 들어, 수학식 2의 두번째 행인 [c -e -b -d]는 수학식 3의 네번째 행에 배열되고, 음수, 양수가 바뀐 상태에서 좌우 대칭으로 이동되어 [c -e -b -d d b e -c]로 변환된다.
따라서, 도 2a에 나타낸 4 x 4 크기의 기준 매트릭스에 도 4b에 나타낸 4 x 4 크기의 추가 매트릭스를 결합시키면, 도 6과 같은 8 x 8 크기의 확장 매트릭스가 생성된다.
도 6은 본 발명의 실시예에 따른 8 x 8 크기의 확장 매트릭스를 나타내는 예시도이다.
도 2a에 나타낸 4 x 4 크기의 기준 매트릭스에 도 4b에 나타낸 4 x 4 크기의 추가 매트릭스를 결합시켜, 도 6과 같은 8 x 8 크기의 확장 매트릭스를 생성하는 과정은 수학식 1 내지 수학식 3을 통해 설명하였는바, 중복되는 설명은 생략한다.
이와 같이 8 x 8 크기의 확장 매트릭스가 생성되면, 추가 매트릭스 변환부(120)는 도 2c에 나타낸 4 x 8 크기의 추가 매트릭스를 대각선 방향의 기준선을 중심으로 대칭 이동시켜 8 x 8 크기의 추가 매트릭스를 생성한다(S330).
도 7은 도 2c에 나타낸 4 x 8 크기의 추가 매트릭스로부터 생성된 8 x 8 크기의 추가 매트릭스를 나타낸 것이다.
추가 매트릭스 변환부(120)가 4 x 8 크기의 추가 매트릭스로부터 8 x 8 크기의 추가 매트릭스를 생성하는 과정은, 도 4a 및 도 4b에서 설명한 2 x 4 크기의 추가 매트릭스로부터 4 x 4 크기의 추가 매트릭스를 생성하는 과정과 동일하므로, 중복되는 설명은 생략한다.
도 7과 같이 8 x 8 크기의 추가 매트릭스가 생성되면, 확장 매트릭스 생성부(130)는 생성된 추가 매트릭스를 도 6과 같은 8 x 8 크기의 확장 매트릭스에 결합시켜 도 8과 같은 16 x 16 크기의 확장 매트릭스를 생성한다(S340).
도 8은 본 발명의 실시예에 따른 16 x 16 크기의 확장 매트릭스를 나타내는 예시도이다.
도 6에 나타낸 8 x 8 크기의 확장 매트릭스에 도 7에 나타낸 8 x 8 크기의 추가 매트릭스를 결합시켜, 도 8과 같은 16 x 16 크기의 확장 매트릭스를 생성하는 과정은 S320 단계와 동일한 바, 중복되는 설명은 생략한다.
이와 같이 16 x 16 크기의 확장 매트릭스가 생성되면, 추가 매트릭스 변환부(120)는 도 2d에 나타낸 8 x 16 크기의 추가 매트릭스를 대각선 방향의 기준선을 중심으로 대칭 이동시켜 16 x 16 크기의 추가 매트릭스를 생성한다(S350).
도 9는 도 2d에 나타낸 8 x 16 크기의 추가 매트릭스로부터 생성된 16 x 16 크기의 추가 매트릭스를 나타낸 것이다.
8 x 16 크기의 추가 매트릭스로부터 16 x 16 크기의 추가 매트릭스를 생성하는 과정은, S310 단계 및 S330 단계와 동일하므로 중복되는 설명은 생략한다.
도 9와 같이 16 x 16 크기의 추가 매트릭스가 생성되면, 확장 매트릭스 생성부(130)는 16 x 16 크기의 추가 매트릭스를 도 8과 같은 16 x 16 크기의 확장 매트릭스에 결합시켜 도 10과 같은 32 x 32 크기의 확장 매트릭스를 생성한다(S360).
도 10은 본 발명의 실시예에 따른 32 x 32 크기의 확장 매트릭스를 나타내는 예시도이다.
도 8에 나타낸 16 x 16 크기의 확장 매트릭스에 도 9에 나타낸 16 x 16 크기의 추가 매트릭스를 결합시켜, 도 10과 같은 32 x 32 크기의 확장 매트릭스를 생성하는 과정은 S320 단계 및 S340 단계와 동일한 바, 중복되는 설명은 생략한다.
이와 같은 방법을 반복적으로 수행하여, 본 발명의 실시예에 따르면 32 x 32 크기의 확장 매트릭스뿐만 아니라, 더욱 큰 사이즈의 매트릭스를 용이하게 생성할 수 있다.
한편 본 발명의 실시예에 따르면, N/2 x N 크기의 추가 매트릭스를 이용하여 N x N 크기의 추가 매트릭스를 생성하는 것으로 설명하였으나, N x N/2 크기의 추가 매트릭스를 이용하여 N x N 크기의 추가 매트릭스를 생성할 수도 있다.
이와 같이 본 발명의 실시예에 따르면, 4 x 4 크기의 기준 매트릭스, 2 x 4 크기의 추가 매트릭스, 4 x 8 크기의 추가 매트릭스, 8 x 16 크기의 추가 매트릭스를 이용하여, 다양한 크기의 매트릭스(8 x 8 크기의 확장 매트릭스, 16 x 16 크기의 확장 매트릭스, 32 x 32 크기의 확장 매트릭스)를 모두 생성할 수 있으므로, 다양한 크기(8 x 8, 16 x 16, 32 x 32)의 매트릭스를 모두 매트릭스 저장부(110)와 같은 메모리에 저장할 필요가 없다.
또한, 2 x 4 크기의 추가 매트릭스, 4 x 8 크기의 추가 매트릭스, 8 x 16 크기의 추가 매트릭스를 이용하여, 4 x 4 크기의 추가 매트릭스, 8 x 8 크기의 추가 매트릭스, 16 x 16 크기의 추가 매트릭스를 각각 생성할 수 있으므로, 4 x 4 크기, 8 x 8 크기, 16 x 16 크기의 추가 매트릭스를 모두 메모리에 저장할 필요가 없다. 따라서, 본 발명의 실시예에 따르면 통합 코덱용 이산 코사인 변환 장치의 매트릭스 저장을 위한 메모리 사용량을 크게 줄일 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100: 통합 코덱용 이산 코사인 변환 장치, 110: 매트릭스 저장부,
120: 추가 매트릭스 변환부, 121: 2의 보수 변환부,
122: 먹스부, 130: 확장 매트릭스 생성부

Claims (11)

  1. 통합 코덱용 이산 코사인 변환 장치에 있어서,
    이산 코사인 변환(DCT)을 위한 N x N 크기를 가지는 기준 매트릭스 및 N/2 x N 크기를 가지는 추가 매트릭스를 저장하는 매트릭스 저장부,
    상기 N/2 x N 크기를 가지는 추가 매트릭스를 대각선 방향의 기준선을 중심으로 대칭 이동시켜 N x N 크기를 가지는 추가 매트릭스를 생성하는 추가 매트릭스 변환부, 그리고
    상기 N x N 크기를 가지는 기준 매트릭스와 상기 N x N 크기를 가지는 추가 매트릭스를 결합하여 2N x 2N 크기를 가지는 확장 매트릭스를 생성하는 확장 매트릭스 생성부를 포함하는 이산 코사인 변환 장치.
  2. 제1항에 있어서,
    상기 추가 매트릭스 변환부는,
    상기 N/2 x N 크기를 가지는 추가 매트릭스 중에서 상단의 N/2 x N/2 영역을 우측 상단에서 좌측 하단 방향의 제1 대각선을 기준으로 대칭 변환시키되, 좌측 상단에서 우측 하단 방향의 제2 대각선에 위치하는 변수들의 부호를 반대로 변환시키며,
    상기 N/2 x N 크기를 가지는 추가 매트릭스 중에서 하단의 N/2 x N/2 영역을 상기 제2 대각선을 기준으로 대칭 변환시키는 이산 코사인 변환 장치.
  3. 제2항에 있어서,
    상기 추가 매트릭스 변환부는,
    상기 제2 대각선에 위치하는 변수들의 부호를 반대로 변환시키는 2의 보수 변환부, 그리고
    N개의 변수 중에서 하나를 선택하여 출력하는 복수의 먹스부를 포함하는 이산 코사인 변환 장치.
  4. 제2항에 있어서,
    상기 확장 매트릭스 생성부는,
    상기 N x N 크기를 가지는 기준 매트릭스의 각 행을 상기 2N x 2N 크기를 가지는 확장 매트릭스의 홀수 행에 배열한 상태에서 좌우 대칭 변환시키고,
    상기 N x N 크기를 가지는 추가 매트릭스의 각 행을 상기 2N x 2N 크기를 가지는 확장 매트릭스의 짝수 행에 배열한 상태에서, 변수들의 부호를 반대로 변환하면서 좌우 대칭 변환시키는 이산 코사인 변환 장치.
  5. 제1항에 있어서,
    상기 매트릭스 저장부는,
    상기 N/2 x N 크기를 가지는 추가 매트릭스에 대하여 2배씩 스케일이 증가된 하나 이상의 추가 매트릭스를 더 저장하는 이산 코사인 변환 장치.
  6. 제5항에 있어서,
    상기 추가 매트릭스 변환부는,
    N x 2N 크기를 가지는 추가 매트릭스를 대각선 방향의 기준선을 중심으로 대칭 이동시켜 2N x 2N 크기를 가지는 추가 매트릭스를 생성하고,
    상기 확장 매트릭스 생성부는,
    상기 2N x 2N 크기를 가지는 확장 매트릭스와 상기 2N x 2N 크기를 가지는 추가 매트릭스를 결합하여 4N x 4N 크기를 가지는 확장 매트릭스를 생성하는 이산 코사인 변환 장치.
  7. 통합 코덱용 이산 코사인 변환 장치를 이용한 이산 코사인 변환 방법에 있어서,
    이산 코사인 변환(DCT)을 위한 N x N 크기를 가지는 기준 매트릭스 및 N/2 x N 크기를 가지는 추가 매트릭스를 저장하는 단계,
    상기 N/2 x N 크기를 가지는 추가 매트릭스를 대각선 방향의 기준선을 중심으로 대칭 이동시켜 N x N 크기를 가지는 추가 매트릭스를 생성하는 단계, 그리고
    상기 N x N 크기를 가지는 기준 매트릭스와 상기 N x N 크기를 가지는 추가 매트릭스를 결합하여 2N x 2N 크기를 가지는 확장 매트릭스를 생성하는 단계를 포함하는 이산 코사인 변환 방법.
  8. 제7항에 있어서,
    상기 추가 매트릭스를 생성하는 단계는,
    상기 N/2 x N 크기를 가지는 추가 매트릭스 중에서 상단의 N/2 x N/2 영역을 우측 상단에서 좌측 하단 방향의 제1 대각선을 기준으로 대칭 변환시키되, 좌측 상단에서 우측 하단 방향의 제2 대각선에 위치하는 변수들의 부호를 반대로 변환시키며,
    상기 N/2 x N 크기를 가지는 추가 매트릭스 중에서 하단의 N/2 x N/2 영역을 상기 제2 대각선을 기준으로 대칭 변환시키는 이산 코사인 변환 방법.
  9. 제8항에 있어서,
    상기 확장 매트릭스를 생성하는 단계는,
    상기 N x N 크기를 가지는 기준 매트릭스의 각 행을 상기 2N x 2N 크기를 가지는 확장 매트릭스의 홀수 행에 배열한 상태에서 좌우 대칭 변환시키고,
    상기 N x N 크기를 가지는 추가 매트릭스의 각 행을 상기 2N x 2N 크기를 가지는 확장 매트릭스의 짝수 행에 배열한 상태에서, 변수들의 부호를 반대로 변환하면서 좌우 대칭 변환시키는 이산 코사인 변환 방법.
  10. 제7항에 있어서,
    상기 기준 매트릭스 및 추가 매트릭스를 저장하는 단계는,
    상기 N/2 x N 크기를 가지는 추가 매트릭스에 대하여 2배씩 스케일이 증가된 하나 이상의 추가 매트릭스를 더 저장하는 이산 코사인 변환 방법.
  11. 제10항에 있어서,
    N x 2N 크기를 가지는 추가 매트릭스를 대각선 방향의 기준선을 중심으로 대칭 이동시켜 2N x 2N 크기를 가지는 추가 매트릭스를 생성하는 단계, 그리고
    상기 2N x 2N 크기를 가지는 확장 매트릭스와 상기 2N x 2N 크기를 가지는 추가 매트릭스를 결합하여 4N x 4N 크기를 가지는 확장 매트릭스를 생성하는 단계를 더 포함하는 이산 코사인 변환 방법.

KR1020140126768A 2014-09-23 2014-09-23 통합 코덱용 이산 코사인 변환 장치 및 그 방법 KR101657773B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140126768A KR101657773B1 (ko) 2014-09-23 2014-09-23 통합 코덱용 이산 코사인 변환 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140126768A KR101657773B1 (ko) 2014-09-23 2014-09-23 통합 코덱용 이산 코사인 변환 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20160035317A KR20160035317A (ko) 2016-03-31
KR101657773B1 true KR101657773B1 (ko) 2016-09-19

Family

ID=55652054

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140126768A KR101657773B1 (ko) 2014-09-23 2014-09-23 통합 코덱용 이산 코사인 변환 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR101657773B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3716629A4 (en) 2017-11-24 2020-10-07 Sony Corporation IMAGE PROCESSING DEVICE AND METHOD

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
F. Belghith, et al. Efficient hardware architecture of a modified 2-D transform for the HEVC standard. International Journal of Computer Science and Application. Nov. 2013, pp.59-69
M. Budagavi, et al. Core Transform Design in the High Efficiency Video Coding (HEVC) Standard. IEEE Journal of Selected Topics in Signal Processing. Dec. 2013, pp.1029-1041
P. K. Meher, et al. Efficient integer DCT architectures for HEVC. IEEE Trans. on Circuits and Systems for Video Technology, Jan. 2014, Vol.24, No.1, pp.168-178
P-T. Chiang, et al. A reconfigurable inverse transform architecture design for HEVC decoder. IEEE Int'l Symposium on Circuits and Systems. May. 2013, pp.1006-1009

Also Published As

Publication number Publication date
KR20160035317A (ko) 2016-03-31

Similar Documents

Publication Publication Date Title
TWI680409B (zh) 適用於人工神經網路之矩陣及向量相乘的方法
TWI570573B (zh) 矩陣轉置電路
Han Cosmological constant in loop quantum gravity vertex amplitude
Dehghan Nezhad et al. A physical example of algebraic hyperstructures: Leptons
WO2014080872A3 (ja) 再構成可能な半導体装置の論理構成方法
CN104462689A (zh) 线性最近邻量子电路生成器
KR101657773B1 (ko) 통합 코덱용 이산 코사인 변환 장치 및 그 방법
CN104144346B (zh) 用于执行空域和频域之间的变换的数据处理装置和方法
CN104244010A (zh) 提高数字信号变换性能的方法及数字信号变换方法和装置
JP6109964B2 (ja) 送信装置、受信装置、および送受信システム
CN109669666B (zh) 乘累加处理器
CN108184127B (zh) 一种可配置的多尺寸dct变换硬件复用架构
US20140237012A1 (en) Pseudorandom number generating circuit and method
Nan et al. Research of a reconfigurable coarse-grained cryptographic processing unit based on different operation similar structure
JP3661663B2 (ja) 乱数生成装置、乱数生成方法、乱数生成プログラムおよびオーディオ復号装置と復号方法
Jun et al. A high-performance pseudo-random number generator based on FPGA
KR101395143B1 (ko) 영상처리의 정수변환 방법 및 정수변환 장치
CN102333217B (zh) 一种视频编码4x4整数变换方法
Kak On the mesh array for matrix multiplication
Al Na'mneh et al. An efficient bit reversal permutation algorithm
Harremoës Maximum entropy and the Edgeworth expansion
JP7135263B2 (ja) 半導体装置
Raghunath et al. High speed area efficient multi-resolution 2-D 9/7 filter DWT processor
King et al. Construction of graded covariant GL (m/n) modules using tableaux
JP2023131901A (ja) 高速フーリエ変換装置、デジタルフィルタ装置、高速フーリエ変換方法、及びプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190722

Year of fee payment: 4