KR101656759B1 - Apparatus for frequency multiplier based on injection locking possible frequency fine controlling and method for driving the same - Google Patents

Apparatus for frequency multiplier based on injection locking possible frequency fine controlling and method for driving the same Download PDF

Info

Publication number
KR101656759B1
KR101656759B1 KR1020140194796A KR20140194796A KR101656759B1 KR 101656759 B1 KR101656759 B1 KR 101656759B1 KR 1020140194796 A KR1020140194796 A KR 1020140194796A KR 20140194796 A KR20140194796 A KR 20140194796A KR 101656759 B1 KR101656759 B1 KR 101656759B1
Authority
KR
South Korea
Prior art keywords
frequency
injection
vco
delay
sequentially
Prior art date
Application number
KR1020140194796A
Other languages
Korean (ko)
Other versions
KR20160083427A (en
Inventor
최재혁
김민아
Original Assignee
울산과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 울산과학기술원 filed Critical 울산과학기술원
Priority to KR1020140194796A priority Critical patent/KR101656759B1/en
Publication of KR20160083427A publication Critical patent/KR20160083427A/en
Application granted granted Critical
Publication of KR101656759B1 publication Critical patent/KR101656759B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/131—Digitally controlled

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 지연 고정 루프 회로에 루프형 전압 제어 발진기가 구비되도록 하고 루프형 전압 제어 발진기에 인젝션 펄스를 순차적으로 인가함으로써 더욱 세밀한 수로 주파수가 체배될 수 있도록 한 주파수 미세 조정이 가능한 인젝션 락킹 기반 주파수 체배기 및 그 구동방법에 관한 것으로, 외부로부터의 기준 클럭과 자체 피드백 클럭신호의 위상과 주파수 비교 결과에 따라 제어전압을 생성 및 출력하는 지연 고정 루프; 상기 기준 클럭을 이용해 적어도 한 클럭펄스 단위로 인젝션 클럭을 순차적으로 출력하는 펄스 발생부; 및 상기 펄스 발생부로부터 순차적으로 입력되는 인젝션 클럭 및 상기 지연 고정 루프로부터의 제어전압에 응답하여 출력신호의 주파수를 변경시켜 체배 주파수를 출력하는 VCO(Voltage Controlled Oscillator)를 구비한 것을 특징으로 한다. The present invention relates to an injection lock-based frequency multiplier capable of finely tuning a frequency so that a loop-type voltage-controlled oscillator is provided in a delay locked loop circuit and an injection pulse is sequentially applied to a loop- A delay locked loop for generating and outputting a control voltage according to a phase and frequency comparison result of an external reference clock and a self feedback clock signal; A pulse generator for sequentially outputting an injection clock in units of at least one clock pulse using the reference clock; And a VCO (Voltage Controlled Oscillator) for outputting a multiplication frequency by changing the frequency of an output signal in response to a control voltage from the delay locked loop and an injection clock sequentially input from the pulse generator.

Description

주파수 미세 조정이 가능한 인젝션 락킹 기반 주파수 체배기 및 그 구동방법{APPARATUS FOR FREQUENCY MULTIPLIER BASED ON INJECTION LOCKING POSSIBLE FREQUENCY FINE CONTROLLING AND METHOD FOR DRIVING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an injection locking frequency multiplier and a driving method thereof,

본 발명은 지연 고정 루프 회로와 루프형 전압 제어 발진기가 구비되도록 하고, 지연 고정 루프 회로의 지연 소자들이 공통의 제어전압을 공유함과 아울러 루프형 전압 제어 발진기에 인젝션 펄스를 순차적으로 인가함으로써, PVT 변화에 따른 루프형 전압 제어 발진기의 자주 주파수의 변화를 교정시켜줄 뿐만 아니라 더욱 세밀한 수로 주파수가 체배될 수 있도록 한 주파수 미세 조정이 가능한 인젝션 락킹 기반 주파수 체배기 및 그 구동방법에 관한 것이다. The present invention is characterized in that a delay locked loop circuit and a looped voltage controlled oscillator are provided and the delay elements of the delay locked loop circuit share a common control voltage and sequentially apply an injection pulse to the looped voltage controlled oscillator, And more particularly, to an injection locking frequency multiplier capable of fine tuning a frequency so that a more precise number of frequencies can be multiplied and a driving method thereof.

일반적으로 통신용 반도체 소자의 경우 하나의 기준 주파수로부터 여러가지 주파수를 생성할 수 있는 주파수 합성기가 필요하다. 이러한 주파수 합성기의 구조에는 대표적으로 지연 고정 루프(Phase Locked Loop), 지연 고정 루프(Delay Locked Loop), 인젝션 락킹을 기반으로 한 주파수 체배기 등이 있다. Generally, in the case of a semiconductor device for communication, a frequency synthesizer capable of generating various frequencies from one reference frequency is needed. Typical examples of such a frequency synthesizer include a phase locked loop, a delay locked loop, and a frequency multiplier based on injection locking.

이 중, 지연 고정 루프는 지터(jitter)특성과 위상 응답(phase response)특성 등이 좋으므로 직렬 데이터(serial data)를 복구하는데 많이 이용된다. 기준 클럭보다 빠른 주파수의 직렬 데이터가 입력되는 경우에, 기준 클럭을 받아들여 다중 위상을 갖는 동일 주파수의 클럭을 생성하여 기준클럭에 동기 되어 전송되는 직렬 데이터를 복구하게 된다. 대부분의 응용에서 사용되는 기준 클럭은 낮은 주파수에서부터 높은 주파수까지 넓은 범위를 가지므로, 지연 고정 루프는 넓은 범위에서 다중 위상 클럭을 생성할 수 있어야 한다. Among them, the delay locked loop has a good jitter characteristic and a phase response characteristic. Therefore, it is often used to recover serial data. When serial data having a frequency faster than the reference clock is input, the reference clock is received to generate a clock of the same frequency having multiple phases, and the serial data transmitted in synchronization with the reference clock is recovered. Since the reference clock used in most applications has a wide range from low frequency to high frequency, the delay locked loop must be able to generate a multiphase clock over a wide range.

인젝션 락킹을 기반으로 한 주파수 체배기의 경우는 기준 신호를 인젝션 시켜줌으로써 전압 제어 발진기의 순간적인 위상변화를 바로 잡아주며 이에 따라 기준 신호 주파수의 조화 주파수를 생성한다. In the case of a frequency multiplier based on injection locking, a reference signal is injected to correct the instantaneous phase change of the voltage controlled oscillator, thereby generating a harmonic frequency of the reference signal frequency.

하지만, 종래의 기술 방식으로는 주파수 체배율이 정수로 한정되기 때문에 출력 주파수 해상도가 세분화 될 수 없는 문제가 있었다. 또한, 실시간 공정, 전압, 및 온도(PVT; process, voltage, and temperature) 변화로 인한 전압 제어 발진기 자주 주파수 변동은 노이즈 성능을 저하시키며, 심하게는 전압 제어 발진기의 자주 주파수가 락킹 범위를 벗어나도록 한다. 따라서, 최근에는 PVT 변화에 강하면서도 주파수 체배율을 더욱 세분화할 수 있도록 한 주파수 체배기가 요구되고 있다. However, in the conventional technique, there is a problem that the output frequency resolution can not be subdivided because the frequency multiplication factor is limited to an integer. In addition, voltage controlled oscillator frequent frequency variations due to real-time process, voltage, and temperature (PVT) changes will degrade noise performance and severely deviate the frequency of the voltage controlled oscillator from the locking range . Therefore, recently, a frequency multiplier that is strong enough to change the PVT and can further subdivide the frequency multiplier is required.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 동일한 지연 소자로 이루어진 지연 고정 루프 회로와 루프형 전압 제어 발진기가 구비되도록 하고, 지연 소자들이 공통의 제어전압을 공유하도록 함과 아울러 루프형 전압 제어 발진기에 인젝션 펄스를 순차적으로 인가함으로써, PVT 변화에 따른 루프형 전압 제어 발진기의 자주 주파수의 변화를 교정시켜줄 뿐만 아니라 더욱 세밀한 수로 주파수가 체배될 수 있도록 한 주파수 미세 조정이 가능한 인젝션 락킹 기반 주파수 체배기 및 그 구동방법을 제공하는데 그 목적이 있다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and it is an object of the present invention to provide a delay locked loop circuit and a loop-type voltage-controlled oscillator having the same delay elements, An injection locking frequency multiplier capable of finely tuning the frequency so as to correct the frequency variation of the loop type voltage controlled oscillator according to PVT changes by sequentially applying an injection pulse to the oscillator, And a driving method thereof.

상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 인젝션 락킹 기반 주파수 체배기는 외부로부터의 기준 클럭과 자체 피드백 클럭신호의 위상과 주파수 비교 결과에 따라 제어전압을 생성 및 출력하는 지연 고정 루프; 상기 기준 클럭을 이용해 적어도 한 클럭펄스 단위로 인젝션 클럭을 순차적으로 출력하는 펄스 발생부; 및 상기 펄스 발생부로부터 순차적으로 입력되는 인젝션 클럭 및 상기 지연 고정 루프로부터의 제어전압에 응답하여 출력신호의 주파수를 변경시켜 체배 주파수를 출력하는 VCO(Voltage Controlled Oscillator)를 구비한 것을 특징으로 한다. According to another aspect of the present invention, there is provided an injection locking frequency multiplier including: a delay locked loop for generating and outputting a control voltage according to a phase and frequency comparison result of an external reference clock and a self feedback clock signal; A pulse generator for sequentially outputting an injection clock in units of at least one clock pulse using the reference clock; And a VCO (Voltage Controlled Oscillator) for outputting a multiplication frequency by changing the frequency of an output signal in response to a control voltage from the delay locked loop and an injection clock sequentially input from the pulse generator.

또한, 상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 인젝션 락킹 기반 주파수 체배기의 구동방법은 지연 고정 루프를 이용하여 외부로부터의 기준 클럭과 자체 피드백 클럭신호의 위상과 주파수 비교하고 그 결과에 따라 제어전압을 생성 및 출력하는 단계; 펄스 발생부를 이용하여 상기 기준 클럭에 따라 적어도 한 클럭펄스 단위로 인젝션 클럭을 순차적으로 출력하는 단계; 및 VCO(Voltage Controlled Oscillator)로 순차 입력되는 인젝션 클럭 및 상기 지연 고정 루프로부터의 제어전압에 응답하여 출력 신호의 주파수를 변경시켜 체배 주파수를 출력하는 단계를 포함한 것을 특징으로 한다. According to another aspect of the present invention, there is provided a method of driving an injection locking frequency multiplier, the method comprising: comparing a phase and a frequency of an external reference clock and a self feedback clock signal using a delay locked loop Generating and outputting a control voltage according to the control voltage; Sequentially outputting an injection clock in units of at least one clock pulse according to the reference clock using a pulse generator; And a VCO (Voltage Controlled Oscillator), and outputting a multiplication frequency by changing a frequency of an output signal in response to a control voltage from the delay locked loop.

상기와 같은 다양한 기술 특징을 갖는 본 발명의 실시 예에 따른 주파수 미세 조정이 가능한 인젝션 락킹 기반 주파수 체배기 및 그 구동방법은 동일한 지연 소자로 이루어진 지연 고정 루프 회로와 루프형 전압 제어 발진기가 구비되도록 하고, 루프형 전압 제어 발진기에 인젝션 펄스를 순차적으로 인가함으로써 PVT 변화에 따라 루프형 전압 제어 발진기의 자주 주파수를 교정 시켜줄 뿐만 아니라, 더욱 세밀한 수로 주파수가 체배되도록 할 수 있다. 즉, 본 발명은 인젝션 락킹 기반 주파수 체배기의 PVT 내성을 향상시키며 주파수 체배율을 더욱 세분화시킬수 있다. According to an aspect of the present invention, there is provided an injection locking frequency multiplier capable of finely tuning frequency and a driving method thereof, including a delay locked loop circuit having the same delay element and a loop voltage controlled oscillator, Injection pulses are sequentially applied to the loop-type voltage-controlled oscillator so that the frequent frequency of the loop-type voltage-controlled oscillator is corrected according to the PVT change, and the finer number of frequencies can be doubled. That is, the present invention improves the PVT immunity of the injection locking frequency multiplier and further refines the frequency multiplier.

도 1은 본 발명의 실시예에 따른 인젝션 락킹 기반 주파수 체배기를 나타낸 구성도.
도 2는 도 1에 도시된 펄스 발생부 및 VCO 구조를 구체적으로 나타낸 구성도.
도 3은 본 발명의 실시예에 의한 인젝션 락킹 기반 주파수 체배기의 구동 방법을 나타낸 순서도. Brief Description of the Drawings Fig. 1 is a block diagram of an injection locking based frequency multiplier according to an embodiment of the present invention; Fig.
2 is a block diagram specifically showing the pulse generating unit and the VCO structure shown in FIG.
3 is a flowchart illustrating a method of driving an injection locking based frequency multiplier according to an embodiment of the present invention.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. BRIEF DESCRIPTION OF THE DRAWINGS The present invention is capable of various modifications and various embodiments, and specific embodiments are illustrated in the drawings and described in detail in the detailed description. It is to be understood, however, that the invention is not to be limited to the specific embodiments, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention.

본 발명에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise.

이하, 본 발명의 실시예를 첨부한 도면들을 참조하여 상세히 설명하기로 한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 인젝션 락킹 기반 주파수 체배기를 나타낸 구성도이다. 1 is a block diagram illustrating an injection locking based frequency multiplier according to an embodiment of the present invention.

도 1의 인젝션 락킹 기반 주파수 체배기는 외부로부터의 기준 클럭(Fref)과 자체 피드백 클럭신호(Fvcdl)의 위상 비교 결과에 따라 제어전압(Vdll)을 생성 및 출력하는 지연 고정 루프, 기준 클럭(Fref)을 이용해 적어도 한 클럭펄스 단위로 인젝션 클럭을 순차적으로 출력하는 펄스 발생부(60), 및 펄스 발생부(60)로부터 순차적으로 입력되는 인젝션 클럭 및 지연 고정 루프로부터의 제어전압(Vdll)에 응답하여 출력신호(Fvco)의 주파수를 변경시켜 체배 주파수를 출력하는 VCO(Voltage Controlled Oscillator, 50)를 구비한다. The injection locking frequency multiplier of FIG. 1 includes a delay locked loop for generating and outputting a control voltage Vdll according to a result of phase comparison between a reference clock Fref and a self feedback clock signal Fvcdl, a reference clock Fref, (60) for sequentially outputting an injection clock in units of at least one clock pulse using a control signal (Vdll) and a control voltage (Vdll) from an injection clock and a delay locked loop sequentially input from the pulse generation unit And a VCO (Voltage Controlled Oscillator) 50 for changing the frequency of the output signal Fvco and outputting the multiplication frequency.

지연 고정 루프는 기준 클럭(Fref)과 자체 피드백 클럭신호(Fvcdl)의 위상과 주파수 비교 결과에 상응하는 제어전압(Vdll)을 생성하게 되는데, 이를 위해 지연 고정 루프는 기준 클럭(Fref)과 피드백 클럭신호(Fvcdl)의 위상과 주파수의 차이를 검출하는 위상 검출부(10), 위상 검출부(10)의 검출신호를 입력받아 충/방전신호를 출력하는 차지펌핑부(20), 차지펌핑부(20)로부터의 충/방전신호에 의해 충/방전되어 제어전압(Vdll)을 출력하는 루프 필터(Loop Filter)(30), 및 루프필터(30)의 충/방전에 의하여 출력되는 제어전압(Vdll)을 배수 분조하여 위상 검출부(10)에 상기 피드백 클럭신호로 공급하는 전압제어 지연라인(Voltage Controled Delay Line, 40)을 구비한다. The delay locked loop generates a control voltage Vdll corresponding to the phase and frequency comparison result of the reference clock Fref and the self feedback clock signal Fvcdl. To this end, the delay locked loop includes a reference clock Fref, A charge pumping unit 20 that receives a detection signal of the phase detector 10 and outputs a charge / discharge signal, a charge pumping unit 20, A loop filter 30 which is charged / discharged by the charge / discharge signal from the charge / discharge circuit 30 and outputs a control voltage Vdll, and a control voltage Vdll output by charge / discharge of the loop filter 30 And a voltage controlled delay line (40) for supplying the feedback clock signal to the phase detector (10).

구체적으로, 위상 검출부(10)는 기준 클럭신호(Fref)와 자체 피드백 클럭신호(Fvcdl)의 위상/주파수 차이를 검출하여 업 검출신호와 다운 검출신호를 생성한다. 업 검출신호는 피드백 클럭신호(Fvcdl)의 위상이 기준 클럭(Fref)의 위상보다 뒤서는 경우, 그 위상 차이 만큼에 해당하는 펄스 폭을 가지는 신호이고, 다운 검출신호는 피드백 클럭신호(Fvcdl)의 위상이 기준클럭(Fref)의 위상보다 앞서는 경우 그 위상 차이 만큼에 해당하는 펄스 폭을 가지는 신호이다. Specifically, the phase detector 10 detects the phase / frequency difference between the reference clock signal Fref and the self feedback clock signal Fvcdl to generate an up detection signal and a down detection signal. Up detection signal is a signal having a pulse width corresponding to the phase difference when the phase of the feedback clock signal Fvcdl is behind the phase of the reference clock Fref and the down detection signal is a signal having the phase difference of the feedback clock signal Fvcdl When the phase is ahead of the phase of the reference clock Fref, the signal has a pulse width corresponding to the phase difference.

차지 펌핑부(20)는 업 검출신호와 다운 검출신호에 대응하는 차지 펌핑 동작을 통해 루프필터(30)를 충전 또는 방전시키며, 이에 따라 루프 필터(30)에서 출력되는 발진 제어전압의 전압레벨이 달라지게 된다. 다시 말하면, 업 검출신호에 응답하여 발진 제어전압의 전압레벨은 높아지고 다운 검출신호에 응답하여 발진 제어전압의 전압레벨은 낮아진다. The charge pumping unit 20 charges or discharges the loop filter 30 through the charge pumping operation corresponding to the up detection signal and the down detection signal so that the voltage level of the oscillation control voltage output from the loop filter 30 becomes Will be different. In other words, in response to the up detection signal, the voltage level of the oscillation control voltage becomes high and the voltage level of the oscillation control voltage becomes low in response to the down detection signal.

루프필터(30)는 VCO(50)를 제어하기 위한 제어전압 생성부로 동작된다. 구체적으로, 루프필터(30)는 차지 펌핑부(120)의 포지티브 차지 펌핑 동작에 의해 공급된 전하만큼 충전하여 그에 대응하는 발진 제어전압(Vdll)을 생성하고, 네가티브 차지 펌핑 동작에 의해 빠져나간 전하만큼 방전하여 그에 대응하는 발진 제어전압(Vdll)을 생성하도록 동작된다. 다시 말하면, 루프필터(30)의 발진 제어전압(Vdll)은 차지펌핑부(20)의 충전 동작에 의해 전압레벨이 높아지고 방전 동작에 의해 전압레벨이 낮아지게 된다. The loop filter 30 is operated as a control voltage generator for controlling the VCO 50. Specifically, the loop filter 30 is charged by the charge supplied by the positive charge pumping operation of the charge pumping unit 120 to generate the corresponding oscillation control voltage Vdll, and the charge So as to generate the oscillation control voltage Vdll corresponding thereto. In other words, the voltage level of the oscillation control voltage Vdll of the loop filter 30 is raised by the charging operation of the charge pumping unit 20, and the voltage level is lowered by the discharging operation.

위상 검출부(10)는 기준 클럭(Fref)과 피드백 클럭신호(Fvcdl)의 위상 차이를 다시 검출하도록 동작되면서, 위와 같은 동작을 반복적으로 수행하면서 기준 클럭(Fref)과 동기화된 발진 제어전압(Vdll)을 출력한다. The phase detector 10 detects the phase difference between the reference clock Fref and the feedback clock signal Fvcdl and repeatedly performs the above operation while repeatedly performing the above operation to generate the oscillation control voltage Vdll synchronized with the reference clock Fref. .

전압제어 지연라인(40)은 기준 클럭의 주기(Tref)만큼의 지연 시간을 갖게 되어 기준 클럭(Fref)과 동기화된 형태의 DLL 클럭신호(Fvcdl)를 출력하게 된다. 이렇게, 기준 클럭(Fref)과 DLL 클럭신호(Fvcd)가 동기화되는 것을 "지연 락킹"이라 한다. The voltage control delay line 40 has a delay time equivalent to the period Tref of the reference clock and outputs the DLL clock signal Fvcdl in a form synchronized with the reference clock Fref. The synchronization of the reference clock Fref with the DLL clock signal Fvcd is referred to as "delay locking ".

전압제어 지연라인(40)은 입력된 신호 즉, 기준 클럭(Fref)을 입력받아 일정 시간 지연시킨 신호를 출력하게 되는데, 이때 지연 시간은 발진 제어전압(Vdll)에 따라 조절된다. 발진 제어전압(Vdll)이 높을수록 지연시간이 짧으며, 발진 제어전압(Vdll)이 낮을수록 지연시간이 길어진다. The voltage control delay line 40 receives the input signal, that is, the reference clock Fref, and outputs a signal delayed by a predetermined time. The delay time is controlled according to the oscillation control voltage Vdll. The higher the oscillation control voltage Vdll, the shorter the delay time, and the lower the oscillation control voltage Vdll, the longer the delay time.

지연 고정 루프에서는 루프를 돌면서 지속적으로 교정작업을 통해 전압제어 지연라인(40)의 지연 기간이 기준 클럭의 주기(Tref)와 같아지도록 발진 제어전압(Vdll)이 조절된다. 예를 들어, 지연 고정 루프가 락(lock) 되면, 전압제어 지연라인(40)의 지연 기간이 기준 클럭의 주기(Tref)와 같아지게 되는데, 전압제어 지연라인(40)은 여러 개의 지연 소자들로 이루어 지기 때문에 한 개의 지연소자가 갖는 지연 시간은 기준 클럭의 주기(Tref)/(전압제어 지연라인의 지연소자 개수)로 고정된다. In the delay locked loop, the oscillation control voltage Vdll is adjusted so that the delay period of the voltage control delay line 40 becomes equal to the period Tref of the reference clock through the calibration operation while continuously looping. For example, when the delay locked loop is locked, the delay period of the voltage controlled delay line 40 becomes equal to the period Tref of the reference clock. The voltage controlled delay line 40 includes a plurality of delay elements The delay time of one delay element is fixed to the period Tref of the reference clock / (the number of delay elements of the voltage control delay line).

지연 고정 루프의 전압제어 지연라인(40)과 VCO(50)가 동일한 지연 소자(replica delay cells)로 이루어지고, 공통의 제어 전압(Vdll) 또한 공유하기 때문에 지연 고정 루프가 락(lock) 되면서 결정되는 정보[지연소자 하나의 딜레이 = Tref/(전압제어 지연라인의 지연소자 개수)]가 VCO(50)의 지연소자에 전달된다. The delay locked loop is locked because the voltage control delay line 40 of the delay locked loop and the VCO 50 are made of the same replica delay cells and share the common control voltage Vdll (One delay element = Tref / (delay element number of the voltage control delay line)) of the delay element is transmitted to the delay element of the VCO 50. [

루프형 VCO(50)에서 지연소자 하나의 딜레이가 Td 일때 VCO(50)의 자주 주파수는 1/2/(VCO의 지연소자 개수)/Td 이기 때문에 지연 고정 루프가 락 되면 VCO의 자주주파수는 기준주파수의 [(VCDL의 지연소자 개수)/2/(VCO의 지연소자 개수)] 배가 된다. 따라서 전압제어 지연라인(40)의 지연소자 개수를 바꿀 수 있도록 설계하여 VCO(50)의 자주 주파수를 인젝션 락킹의 목표 주파수가 되도록 조절할 수 있다. 예를 들어, VCO(50)가 5개의 지연소자로 이루어진 경우, VCDL의 지연소자를 40개로 하면 VCO의 주파수는 기준주파수의 4 배(=40/2/5 배)가 되고 전압제어 지연라인(40)의 지연소자를 41개로 스위칭하면 VCO(50)의 주파수는 기준 주파수의 4.1 배(=41/2/5 배)가 된다. 지연 소자간의 미스매치로 인해 생기는 오차는 아주 작기 때문에 VCO(50)의 주파수는 인젝션 락킹 범위를 벗어나지 않는다. Since the frequency of the VCO 50 is 1/2 / (number of delay elements of the VCO) / Td when one delay element of the loop type VCO 50 is Td, if the delay locked loop is locked, ([(Number of delay elements of VCDL) / 2 / (number of delay elements of VCO)]. Therefore, the number of delay elements of the voltage control delay line 40 can be changed so that the frequent frequency of the VCO 50 can be adjusted to be the target frequency of the injection locking. For example, when the VCO 50 is composed of five delay elements, if the number of delay elements of the VCDL is 40, the frequency of the VCO becomes four times (= 40/2/5 times) 40 is switched to 41, the frequency of the VCO 50 is 4.1 times (= 41/2/5 times) the reference frequency. Since the error caused by the mismatch between the delay elements is very small, the frequency of the VCO 50 does not deviate from the injection locking range.

지연소자 하나의 딜레이(Td)가 DLL에 의해 일정하게 유지되기 때문에 PVT 변화가 있더라도 VCO 자주주파수는 변하지 않는다. 여기서, VCO(50)에 인젝션을 할 때, 목표 주파수(인젝션 됐을 때 VCO의 주파수)와 자주 주파수(인젝션이 되지 않을 때 VCO의 주파수)의 차이가 크면 VCO(50)의 노이즈 성능이 저하되고, 심하면 인젝션 락이 되지 않을 수도 있다. 하지만, 본 발명에서의 구조(전압제어 지연라인과 VCO의 지연소자를 동일하게 하고 같은 제어전압을 사용)를 도입하면 PVT 변화가 있더라도 VCO(50)의 자주 주파수가 항상 목표주파수에 가까이 있도록 할 수 있다.Since the delay (Td) of one delay element is held constant by the DLL, the VCO frequent frequency does not change even though there is a PVT change. Here, when injecting the VCO 50, if the difference between the target frequency (the frequency of the injected VCO when injected) and the frequent frequency (the frequency of the injected VCO when not injected) is large, the noise performance of the VCO 50 is reduced, In some cases, it may not be an injection lock. However, by introducing the structure of the present invention (using the same control voltage as the voltage control delay line and the delay element of the VCO), it is possible to make the frequent frequency of the VCO 50 always close to the target frequency have.

한편, VCO(50)는 높은 전압레벨의 루프필터(30)의 제어전압에 대응하여 높은 주파수의 출력신호(Fvco)를 생성하고 낮은 전압레벨의 발진 제어전압에 대응하여 낮은 주파수의 출력신호(Fvco)를 생성한다. 이러한 발진 제어전압(Vdll)의 전압레벨과 VCO(50)의 출력 주파수 관계는 설계에 따라 달라질 수 있다. 즉, 낮은 전압레벨의 발진 제어전압에 대응하여 높은 주파수의 출력신호(Fvco)를 생성하고, 높은 전압레벨의 발진 제어전압에 대응하여 낮은 주파수의 출력신호(Fvco)를 생성하는 것도 가능하다. On the other hand, the VCO 50 generates an output signal Fvco of a high frequency corresponding to the control voltage of the loop filter 30 of a high voltage level and outputs a low frequency output signal Fvco corresponding to the oscillation control voltage of the low voltage level ). The relationship between the voltage level of the oscillation control voltage Vdll and the output frequency of the VCO 50 may vary depending on the design. That is, it is possible to generate the output signal Fvco of high frequency corresponding to the oscillation control voltage of the low voltage level, and generate the output signal Fvco of the low frequency corresponding to the oscillation control voltage of the high voltage level.

본 발명에서는 주파수 체배 분주율을 더욱 세분화시키기 위해 루프형 VCO(50)를 적용하고, 루프형 VCO(50)에 인젝션 펄스를 순차적으로 인가함으로써, 더욱 세밀한 수로 주파수가 체배 되도록 한다. In the present invention, in order to further subdivide the frequency multiplication factor, the loop-type VCO 50 is applied, and the injection pulses are sequentially applied to the loop-type VCO 50 so that a finer number of frequencies are multiplied.

루프형 VCO(50)에 인젝션 펄스를 순차적으로 인가하기 위한 구성으로는 펄스 발생부(60)를 이용한다. 펄스 발생부(60)는 기준 클럭(Fref)을 이용해 적어도 한 클럭펄스 단위로 인젝션 클럭을 순차적으로 생성하고, 순차적으로 루프형 VCO(50)로 공급한다. 이에, 루프형 VCO(50)는 펄스 발생부(60)로부터 순차적으로 입력되는 인젝션 클럭 및 지연 고정 루프로부터의 제어 전압(Vdll)에 응답하여 출력신호(Fvco)의 주파수를 변경시켜 체배 주파수를 출력한다. The pulse generating unit 60 is used for sequentially applying the injection pulses to the loop-type VCO 50. The pulse generator 60 sequentially generates an injection clock in at least one clock pulse unit using the reference clock Fref and sequentially supplies the same to the loop-type VCO 50. The loop type VCO 50 changes the frequency of the output signal Fvco in response to the injection clock and the control voltage Vdll from the delay locked loop sequentially input from the pulse generator 60 to output the multiplication frequency do.

도 2는 도 1에 도시된 펄스 발생부 및 VCO 구조를 구체적으로 나타낸 구성도이다. FIG. 2 is a block diagram specifically illustrating the pulse generating unit and the VCO structure shown in FIG. 1. Referring to FIG.

도 2에 도시된 VCO(50)는 서로 직렬 구조로 연결되면서도 루프형으로 배치된 복수의 인버터(51), 및 직렬 연결된 각각의 인버터(51) 사이 노드들에 각각 접속되도록 배치되며 펄스 발생부(60)로부터 순차적으로 입력되는 인젝션 펄스에 순차적으로 응답하여 각 인버터(51) 간의 노드들을 순차적으로 접지 단자로 연결시키는 복수의 스위칭 소자(T1 내지 T5)를 구비한다. The VCO 50 shown in FIG. 2 is arranged to be connected to nodes between a plurality of inverters 51 arranged in a loop configuration and each inverter 51 connected in series with each other, and a pulse generator And sequentially connects the nodes of the inverters 51 to the ground terminal in response to the injection pulse sequentially input from the inverter 60 to the ground terminal.

펄스 발생부(60)는 입력되는 기준 클럭(Fref)의 주파수를 이용하여 인젝션 펄스를 생성하고, 인젝션 펄스를 각 인버터(51) 간에 배치된 각 스위칭 소자(T1 내지 T5)에 순차적으로 공급함으로써 각 스위칭 소자(T1 내지 T5)를 순차적으로 턴-온 시킨다. The pulse generator 60 generates an injection pulse using the frequency of the input reference clock Fref and sequentially supplies the injection pulse to each of the switching elements T1 to T5 disposed between the inverters 51, And sequentially turns on the switching elements T1 to T5.

펄스 발생부(60)는 인젝션 펄스가 인가되는 위치를 다음 인젝션 펄스가 인가될 때마다 순차적으로 바꿔줌으로써, 루프형 VCO(50)의 각 스위칭 소자(T1 내지 T5)들 또한 인젝션 펄스가 인가될 때마다 순차적으로 턴-온되도록 한다. The pulse generating unit 60 sequentially changes the position where the injection pulse is applied every time the next injection pulse is applied so that the switching elements T1 to T5 of the loop type VCO 50 are also turned on when the injection pulse is applied In turn, sequentially.

인젝션 체배 주파수가 N이고, VCO(50)의 자주 주파수가 목표 주파수(N × 인젝션 펄스의 주파수)에 가까우면 VCO(50)에 인젝션 펄스를 인가함으로써, VCO(50) 주파수를 목표 주파수로 락킹 시킬 수 있다. 따라서, N이 4인 경우에는 인젝션 펄스가 인가되는 위치는 제 1 스위칭 소자(T1)가 될 수 있으며, N이 4로 고정된 경우에는 인젝션 펄스가 계속 제 1 스위칭 소자(T1) 위치로 인가된다. When the injection multiplication frequency is N and the frequent frequency of the VCO 50 is close to the target frequency (N times the frequency of the injection pulse), an injection pulse is applied to the VCO 50 to lock the frequency of the VCO 50 to the target frequency . Therefore, when N is 4, the position where the injection pulse is applied may be the first switching element T1, and when N is fixed to 4, the injection pulse is continuously applied to the first switching element T1 position .

반면, N이 4+1/10으로 설정된 경우, 첫번째 인젝션 펄스가 인가되는 위치는 제 2 스위칭 소자(T2)가 될 수 있으며, 다음 인젝션 펄스들은 제 3, 4, 5 그리고 제 1 스위칭 소자 순서(T2 → T3 → T4 → T5 → T1 → T2 → T3 → T4 ...)로 순차 인가된다. On the other hand, when N is set to 4 + 1/10, the position where the first injection pulse is applied may be the second switching element T2, and the next injection pulses are applied to the third, fourth, T2, T3, T4, T5, T1, T2, T3, T4, ...).

또한, N이 4+2/10으로 설정된 경우, 첫번째 인젝션 펄스가 인가되는 위치는 제 3 스위칭 소자(T3)가 될 수 있으며, 다음 인젝션 펄스들은 제 5, 2, 4 그리고 제 1 스위칭 소자 순서(T3 → T5 → T2 → T4 → T1 → T3 → T5 → T2 ...)로 순차 인가된다. Further, when N is set to 4 + 2/10, the position where the first injection pulse is applied may be the third switching element T3, and the next injection pulses may be applied to the fifth, T3? T5? T2? T4? T1? T3? T5? T2 ...).

이하에서는 상술한 구성을 이용하여 본 발명의 실시예에 의한 인젝션 락킹 기반 주파수 체배기의 구동 방법에 대하여 설명한다.Hereinafter, a method of driving an injection locking based frequency multiplier according to an embodiment of the present invention will be described using the above-described configuration.

도 3은 본 발명의 실시예에 의한 인젝션 락킹 기반 주파수 체배기의 구동 방법을 나타낸 순서도이다. 3 is a flowchart illustrating a method of driving an injection locking based frequency multiplier according to an embodiment of the present invention.

도 3에 도시된 바와 같이, 위상 검출부(10)는 먼저 기준 클럭(Fref)과 피드백 클럭신호(Fvcdl)의 위상/주파수를 비교한 검출신호를 출력한다.(ST1) 그리고, 차지 펌핑부(20)는 위상 검출부(10)의 비교 검출신호에 의하여 루프필터(30)를 충/방전시키기 위한 펌핑 전류를 생성한다.(ST2) 3, the phase detector 10 first outputs a detection signal obtained by comparing the phase / frequency of the reference clock Fref and the feedback clock signal Fvcdl (ST1). Then, the charge pumping unit 20 Generates a pumping current for charging / discharging the loop filter 30 by the comparison detection signal of the phase detector 10. (ST2)

루프필터(30)에서 생성된 제어 전압(Vdll)은 전압제어 지연라인(40)의 제어 전압으로 인가되면서도 루프 바깥의 VCO(50)로 공급된다.(ST3) 위상 검출부(10)는 기준 클럭(Fref)과 주파수가 분주된 피드백 클럭신호(Fvcdl)의 위상 차이를 다시 검출하도록 동작되면서, 위와 같은 동작을 반복적으로 수행하면서 전압제어 지연라인(40)의 지연 시간이 기준 클럭 주파수(Tref)와 같아지도록 하는 제어전압(Vdll)을 출력한다. 여기서, 제어전압(Vdll)은 VCO로 전달됨으로써 VCO(50)의 자주 주파수가 [(VCDL의 지연소자 개수)/2/(VCO의 지연소자 개수) * 기준 클럭(Fref)과 주파수] 의 값을 유지할 수 있도록 한다. The control voltage Vdll generated in the loop filter 30 is supplied to the VCO 50 outside the loop while being applied to the control voltage of the voltage control delay line 40. (ST3) The delay time of the voltage control delay line 40 is equal to the reference clock frequency Tref while repeating the above operation while repeatedly detecting the phase difference between the feedback clock signal Fref and the divided frequency feedback clock signal Fvcdl And outputs the control voltage Vdll. Here, the control voltage Vdll is transferred to the VCO so that the frequency of the VCO 50 becomes equal to the value of [(VCDL number of delay elements) / 2 / (VCO number of delay elements) * reference clock Fref and frequency] .

한편, 펄스 발생부(60)는 입력되는 기준 클럭(Fref)의 주파수의 인젝션 펄스를 생성하고, 분주된 인젝션 펄스를 각 인버터(51) 간에 배치된 각 스위칭 소자(T1 내지 T5)에 순차적으로 공급함으로써, 각 스위칭 소자(T1 내지 T5)를 순차적으로 턴-온 시킨다.(ST4) 즉, 펄스 발생부(60)는 분주된 인젝션 펄스가 인가되는 위치를 다음 인젝션 펄스가 인가될 때마다 순차적으로 바꿔줌으로써, 루프형 VCO(50)의 각 스위칭 소자(T1 내지 T5)들 또한 인젝션 펄스가 인가될 때마다 순차적으로 턴-온되도록 한다. The pulse generator 60 generates an injection pulse of the frequency of the input reference clock Fref and sequentially supplies the divided injection pulses to the respective switching elements T1 to T5 disposed between the inverters 51, (ST4). In other words, the pulse generating unit 60 sequentially changes the position where the divided injection pulse is applied each time the next injection pulse is applied The switching elements T1 to T5 of the loop-type VCO 50 are also sequentially turned on every time the injection pulse is applied.

이에, VCO(50)에 루프형으로 배치된 복수의 인버터(51)는 각 스위칭 소자(T1 내지 T5)의 턴-온 위치에 따라서 순차적으로 기준신호를 인젝션 받음으로써, 기준신호의 정수배 만이 아니라 분수배의 체배 주파수 또한 출력할 수 있다. Accordingly, the plurality of inverters 51 arranged in a loop form in the VCO 50 sequentially receive the reference signal according to the turn-on positions of the switching elements T1 to T5, so that not only an integral multiple of the reference signal The multiplication frequency of several times can also be output.

이상에서 상술한 바와 같이, 상기와 같은 다양한 기술 특징을 갖는 본 발명의 실시 예에 따른 인젝션 락킹 기반 주파수 체배기 및 그 구동방법은 동일한 지연 소자로 이루어진 지연 고정 루프 회로와 루프형 전압 제어 발진기가 구비되도록 하고 루프형 전압 제어 발진기에 인젝션 펄스를 순차적으로 인가함으로써 PVT 변화에 따라 루프형 전압 제어 발진기의 자주 주파수를 교정 시켜줄 뿐만 아니라 더욱 세밀한 수로 주파수가 체배되도록 할 수 있다. 즉, 본 발명은 인젝션 락킹 기반 주파수 체배기의 PVT 내성을 향상시키며 주파수 체배율을 더욱 세분화시킬수 있다. As described above, the injection locking frequency multiplier and the driving method therefor according to the embodiment of the present invention having various technical features as described above are provided with a delay locked loop circuit composed of the same delay element and a looped voltage controlled oscillator And the injection pulses are sequentially applied to the loop-type voltage-controlled oscillator so that the frequent frequency of the loop-type voltage-controlled oscillator is corrected according to the change of the PVT, and the frequency is further multiplied by a finer number. That is, the present invention improves the PVT immunity of the injection locking frequency multiplier and further refines the frequency multiplier.

상기에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the following claims And changes may be made without departing from the spirit and scope of the invention.

Claims (10)

외부로부터의 기준 클럭과 자체 피드백 클럭신호의 위상 비교 결과에 따라 제어전압을 생성 및 출력하는 지연 고정 루프;
상기 기준 클럭을 이용해 적어도 한 클럭펄스 단위로 인젝션 클럭을 순차적으로 출력하는 펄스 발생부; 및
상기 펄스 발생부로부터 순차적으로 입력되는 인젝션 클럭 및 상기 지연 고정 루프로부터의 제어전압에 응답하여 출력신호의 주파수를 변경시켜 체배 주파수를 출력하는 VCO(Voltage Controlled Oscillator)를 구비하며,
상기 지연 고정 루프는
상기 제어전압을 배수 분조하여 상기 피드백 클럭신호로 자체 피드백 시키는 전압제어 지연라인을 포함하고,
상기 전압제어 지연라인은
상기 VCO와 동일한 지연 소자(replica delay cells)로 구성되면서도 상기 제어 전압을 공유하도록 연결 구성됨으로써 상기 지연 고정 루프가 락(lock) 되면서 결정되는 정보 [지연소자 하나의 딜레이 = Tref/(전압제어 지연라인의 지연소자 개수)]가 상기 VCO에 구비된 지연소자로 공급되도록 하며,
상기 VCO는 상기 지연 고정 루프가 락 되면 상기 VCO의 자주 주파수가 상기 기준 클럭에 따른 주파수 [(지연소자 개수)/2/(VCO의 지연소자 개수)]의 배가 되도록 설계되어 상기 VCO의 자주 주파수가 인젝션 락킹의 목표 주파수가 되도록 조절된 것을 특징으로 하는 주파수 미세 조정이 가능한 인젝션 락킹 기반 주파수 체배기.
A delay locked loop for generating and outputting a control voltage according to a result of phase comparison between a reference clock from the outside and a self feedback clock signal;
A pulse generator for sequentially outputting an injection clock in units of at least one clock pulse using the reference clock; And
And a VCO (Voltage Controlled Oscillator) for changing the frequency of the output signal in response to the control voltage from the delay locked loop and outputting the multiplication frequency in response to the injection clock sequentially input from the pulse generator,
The delay locked loop
And a voltage control delay line dividing the control voltage into a plurality of pieces and self-feeding back the control voltage to the feedback clock signal,
The voltage controlled delay line
(VCO), and is configured to share the control voltage, so that the information is determined by locking the delay locked loop (one delay element = Tref / (voltage control delay line) The number of delay elements of the VCO) is supplied to the delay element provided in the VCO,
When the delay locked loop is locked, the VCO is designed so that the frequent frequency of the VCO becomes twice the frequency [(number of delay elements) / 2 / (number of delay elements of the VCO)] according to the reference clock, And the injection locking frequency is adjusted to be a target frequency of injection locking.
제 1 항에 있어서,
상기 지연 고정 루프는
상기 기준 클럭과 상기 피드백 클럭신호의 위상과 주파수의 차이를 검출하는 위상 검출부,
상기 위상 검출부의 검출신호를 입력받아 충/방전신호를 출력하는 차지펌핑부, 및
상기 차지펌핑부로부터의 충/방전신호에 의해 충/방전되어 상기 제어전압을 출력하는 루프 필터(Loop Filter)을 더 포함한 것을 특징으로 하는 주파수 미세 조정이 가능한 인젝션 락킹 기반 주파수 체배기.
The method according to claim 1,
The delay locked loop
A phase detector for detecting a phase difference between the reference clock and the feedback clock signal,
A charge pumping unit for receiving a detection signal of the phase detecting unit and outputting a charge / discharge signal,
Further comprising a loop filter that is charged / discharged by charge / discharge signals from the charge pumping unit to output the control voltage.
제 1 항에 있어서,
상기 VCO는
서로 직렬 구조로 연결되면서도 루프형으로 배치된 복수의 인버터, 및
상기 직렬 연결된 각각의 인버터 사이 노드들에 각각 접속되도록 배치되며 상기 펄스 발생부로부터 순차적으로 입력되는 인젝션 펄스에 순차적으로 응답하여 상기 각 인버터 간의 노드들을 순차적으로 접지 단자로 연결시키는 복수의 스위칭 소자를 구비한 것을 특징으로 하는 주파수 미세 조정이 가능한 인젝션 락킹 기반 주파수 체배기. The method according to claim 1,
The VCO
A plurality of inverters arranged in a loop configuration and connected in series to each other, and
And a plurality of switching elements arranged to be connected respectively to the nodes between the inverters connected in series and successively responsive to injection pulses sequentially input from the pulse generator to sequentially connect the nodes of the inverters to the ground terminal In frequency lock-based frequency multiplier capable of fine-tuning the frequency. 제 3 항에 있어서,
상기 펄스 발생부는
상기 기준 클럭의 주파수를 이용하여 인젝션 펄스를 생성하고, 상기 인젝션 펄스를 상기 각 인버터 간에 배치된 각 스위칭 소자에 순차적으로 공급함으로써 각 스위칭 소자를 순차적으로 턴-온 시키는 것을 특징으로 하는 주파수 미세 조정이 가능한 인젝션 락킹 기반 주파수 체배기. The method of claim 3,
The pulse generator
The injection pulse is generated by using the frequency of the reference clock and the injection pulse is sequentially supplied to each switching element disposed between the inverters so that each switching element is sequentially turned on. Possible Injection Locking Based Frequency Multiplier. 제 4 항에 있어서,
상기 펄스 발생부는
상기 인젝션 펄스가 인가되는 위치를 다음 인젝션 펄스가 인가될 때마다 순차적으로 바꿔줌으로써,
루프형으로 형성된 상기 VCO의 각 스위칭 소자들 또한 인젝션 펄스가 인가될 때마다 순차적으로 턴-온되도록 한 것을 특징으로 하는 주파수 미세 조정이 가능한 인젝션 락킹 기반 주파수 체배기. 5. The method of claim 4,
The pulse generator
The position where the injection pulse is applied is sequentially changed every time the next injection pulse is applied,
Wherein each switching element of the VCO formed in a loop shape is sequentially turned on every time an injection pulse is applied. 지연 고정 루프를 이용하여 외부로부터의 기준 클럭과 자체 피드백 클럭신호의 위상 비교 결과에 따라 제어전압을 생성 및 출력하는 단계;
펄스 발생부를 이용하여 상기 기준 클럭에 따라 적어도 한 클럭펄스 단위로 인젝션 클럭을 순차적으로 출력하는 단계; 및
VCO(Voltage Controlled Oscillator)로 순차 입력되는 인젝션 클럭 및 상기 지연 고정 루프로부터의 제어전압에 응답하여 출력 신호의 주파수를 변경시켜 체배 주파수를 출력하는 단계를 포함하며,
상기 제어전압을 생성 및 출력하는 단계는
상기 지연 고정 루프에 포함된 전압제어 지연라인을 통해 상기 제어전압을 배수 분조하여 상기 피드백 클럭신호로 자체 피드백시키고,
상기 지연 고정 루프에 포함된 전압제어 지연라인은 상기 VCO와 동일한 지연 소자(replica delay cells)로 구성되면서도 상기 제어 전압을 공유하도록 연결 구성됨으로써, 상기 지연 고정 루프가 락(lock) 되면서 결정되는 정보 [지연소자 하나의 딜레이 = Tref/(전압제어 지연라인의 지연소자 개수)]가 상기 VCO에 구비된 지연소자로 공급되도록 하며,
상기 주파수를 변경시켜 체배 주파수를 출력하는 단계는
상기 VCO를 상기 지연 고정 루프가 락 되면 상기 VCO의 자주 주파수가 상기 기준 클럭에 따른 주파수 [(지연소자 개수)/2/(VCO의 지연소자 개수)]의 배가 되도록 설계함으로써, 상기 VCO의 자주 주파수가 인젝션 락킹의 목표 주파수가 되도록 조절하는 것을 특징으로 하는 것을 특징으로 하는 주파수 미세 조정이 가능한 인젝션 락킹 기반 주파수 체배기의 구동방법.
Generating and outputting a control voltage according to a result of phase comparison between a reference clock and a self feedback clock signal from outside using a delay locked loop;
Sequentially outputting an injection clock in units of at least one clock pulse according to the reference clock using a pulse generator; And
Changing a frequency of an output signal in response to an injection clock that is sequentially input to a VCO (Voltage Controlled Oscillator) and a control voltage from the delay locked loop to output a multiplication frequency,
The step of generating and outputting the control voltage
Feeds back the control voltage to the feedback clock signal by dividing the control voltage through a voltage control delay line included in the delay locked loop,
The voltage control delay line included in the delay locked loop is configured to be composed of the same replica delay cells as the VCO and is configured to share the control voltage so that information [ Tref / (number of delay elements of the voltage-controlled delay line)] of one delay element is supplied to the delay element provided in the VCO,
The step of changing the frequency and outputting the multiplication frequency
The frequency of the VCO is designed to be twice the frequency [(number of delay elements) / 2 / (number of delay elements of the VCO)] according to the reference clock when the VCO is locked by the delay locked loop, Is adjusted so as to be a target frequency of injection locking. The injection locking system of claim 1,
제 6 항에 있어서,
상기 제어전압을 생성 및 출력하는 단계는
위상 검출부를 통해 상기 기준 클럭과 상기 피드백 클럭신호의 위상 차이를 검출하는 단계,
차지 펌핑부를 통해 상기 위상 검출부의 검출신호를 입력받아 충/방전신호를 출력하는 단계,
루프 필터를 통해 상기 충/방전신호에 의해 충/방전되도록 하여 상기 제어전압을 출력하는 단계,
상기 루프필터에서 출력되는 상기 제어전압을 배수 분조하여 상기 위상 검출부에 상기 피드백 클럭신호로 공급하는 단계를 포함한 것을 특징으로 하는 주파수 미세 조정이 가능한 인젝션 락킹 기반 주파수 체배기의 구동방법. The method according to claim 6,
The step of generating and outputting the control voltage
Detecting a phase difference between the reference clock and the feedback clock signal through a phase detector,
Receiving a detection signal of the phase detecting unit through a charge pumping unit and outputting a charge / discharge signal,
Discharging the charge / discharge signal through the loop filter to output the control voltage,
And feeding the control voltage output from the loop filter to the phase detector as the feedback clock signal. A method of driving an injection locking based frequency multiplier capable of fine tuning of frequency. 제 6 항에 있어서,
상기 체배 주파수를 출력하는 단계는
서로 직렬 구조로 연결되면서도 루프형으로 배치된 복수의 인버터, 및 상기 직렬 연결된 각각의 인버터 사이 노드들에 각각 접속되도록 배치되며 상기 펄스 발생부로부터 순차적으로 입력되는 인젝션 펄스에 순차적으로 응답하여 상기 각 인버터 간의 노드들을 순차적으로 접지 단자로 연결시키는 복수의 스위칭 소자를 구비한 상기 VCO를 이용해 상기 체배 주파수를 출력하는 것을 특징으로 하는 주파수 미세 조정이 가능한 인젝션 락킹 기반 주파수 체배기의 구동방법. The method according to claim 6,
The step of outputting the multiplication frequency
A plurality of inverters arranged in a loop configuration and connected to the nodes between the inverters in series and sequentially responsive to injection pulses sequentially input from the pulse generator, And outputting the multiplied frequency using the VCO having a plurality of switching elements that sequentially connect the nodes between the nodes to the ground terminal. The driving method of the injection locking-based frequency multiplier according to claim 1, 제 8 항에 있어서,
상기 인젝션 클럭을 순차적으로 출력하는 단계는
상기 기준 클럭의 주파수를 이용하여 인젝션 펄스를 생성하고,
상기 인젝션 펄스를 상기 각 인버터 간에 배치된 각 스위칭 소자에 순차적으로 공급함으로써 각 스위칭 소자를 순차적으로 턴-온 시키는 단계를 포함한 것을 특징으로 하는 주파수 미세 조정이 가능한 인젝션 락킹 기반 주파수 체배기의 구동방법. 9. The method of claim 8,
The step of sequentially outputting the injection clock
An injection pulse is generated using the frequency of the reference clock,
And sequentially turning on the switching elements by sequentially supplying the injection pulses to the respective switching elements disposed between the respective inverters. The driving method of an injection locking based frequency multiplier according to claim 1, 제 9 항에 있어서,
상기 인젝션 클럭을 순차적으로 출력하는 단계는
상기 인젝션 펄스가 인가되는 위치를 다음 인젝션 펄스가 인가될 때마다 순차적으로 바꿔줌으로써,
루프형으로 형성된 상기 VCO의 각 스위칭 소자들 또한 인젝션 펄스가 인가될 때마다 순차적으로 턴-온되도록 한 것을 특징으로 하는 주파수 미세 조정이 가능한 인젝션 락킹 기반 주파수 체배기의 구동방법. 10. The method of claim 9,
The step of sequentially outputting the injection clock
The position where the injection pulse is applied is sequentially changed every time the next injection pulse is applied,
Wherein each switching element of the VCO formed in a loop shape is sequentially turned on every time an injection pulse is applied.
KR1020140194796A 2014-12-31 2014-12-31 Apparatus for frequency multiplier based on injection locking possible frequency fine controlling and method for driving the same KR101656759B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140194796A KR101656759B1 (en) 2014-12-31 2014-12-31 Apparatus for frequency multiplier based on injection locking possible frequency fine controlling and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140194796A KR101656759B1 (en) 2014-12-31 2014-12-31 Apparatus for frequency multiplier based on injection locking possible frequency fine controlling and method for driving the same

Publications (2)

Publication Number Publication Date
KR20160083427A KR20160083427A (en) 2016-07-12
KR101656759B1 true KR101656759B1 (en) 2016-09-13

Family

ID=56504975

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140194796A KR101656759B1 (en) 2014-12-31 2014-12-31 Apparatus for frequency multiplier based on injection locking possible frequency fine controlling and method for driving the same

Country Status (1)

Country Link
KR (1) KR101656759B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190081415A (en) 2017-12-29 2019-07-09 성균관대학교산학협력단 Injection locked frequency multiplier and method for multiplying frequency thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013106062A (en) 2011-11-10 2013-05-30 Handotai Rikougaku Kenkyu Center:Kk Frequency divider circuit and pll circuit
US20140021987A1 (en) 2011-03-31 2014-01-23 Semiconductor Technology Academic Research Center Injection-locked-type frequency-locked oscillator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140021987A1 (en) 2011-03-31 2014-01-23 Semiconductor Technology Academic Research Center Injection-locked-type frequency-locked oscillator
JP2013106062A (en) 2011-11-10 2013-05-30 Handotai Rikougaku Kenkyu Center:Kk Frequency divider circuit and pll circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190081415A (en) 2017-12-29 2019-07-09 성균관대학교산학협력단 Injection locked frequency multiplier and method for multiplying frequency thereof

Also Published As

Publication number Publication date
KR20160083427A (en) 2016-07-12

Similar Documents

Publication Publication Date Title
US8242820B2 (en) Phase locked loop and method for operating the same
EP1792399B1 (en) False-lock-free delay locked loop circuit and method
US9998128B2 (en) Frequency synthesizer with injection locked oscillator
US20120319748A1 (en) Digital phase locked loop system and method
US7696831B2 (en) Phase locked loop and method for controlling the same
EP2359469B1 (en) A phase frequency detector
US20080315926A1 (en) Frequency Synthesizer
US9973195B2 (en) Local phase detection in realigned oscillator
KR101656759B1 (en) Apparatus for frequency multiplier based on injection locking possible frequency fine controlling and method for driving the same
KR20150044617A (en) Apparatus for pvt varactor calibration of frequency multiplier based on injection locking system and the method thereof
KR101628160B1 (en) Phase generator based on delay lock loop circuit and delay locking method thereof
KR20140090455A (en) Phase locked loop circuit
KR101765306B1 (en) Fractional frequency multiplying delay locked loop
CN107710622B (en) Clock generation circuit and method for generating clock signal
KR20060090909A (en) Phase locked loop with dual-loop and control method thereof
KR101327100B1 (en) Frequency divider, phase locked loop circuit thereof and method for controlling phase locked loop circuit
KR101621382B1 (en) Phase locked loop and injection locking method for the same
KR102205037B1 (en) A multi-modulus frequency divider for removing glitch and an electronic device including the multi-modulus frequency divider
JP2005079835A (en) Pll oscillation circuit and electronic apparatus using the same
KR101823790B1 (en) Phase Lock Loop by using Time-Matching of Up or Down Pulse
US20200186152A1 (en) Phase locked loop
KR100810402B1 (en) Method and device for generating an output signal having a predetermined phase shift with respect to an input signal
KR101697309B1 (en) Delay lock loop circuit for wide band anti-harmonic lock and pdelay locking method thereof
TWI502895B (en) Clock generator
US20180026646A1 (en) Multiple-output oscillator circuits

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190711

Year of fee payment: 4