KR101648144B1

KR101648144B1 - 프로그래머블 게이트웨이 제어 시스템 및 이를 이용한 프로그래머블 게이트웨이 제어방법

Info

Publication number: KR101648144B1
Application number: KR1020160026604A
Authority: KR
Inventors: 김교봉
Original assignee: (주)동국일렉콘스
Priority date: 2016-03-04
Filing date: 2016-03-04
Publication date: 2016-08-16

Abstract

본 발명은 다수의 외부장치와 통신장치(네트워크)가 혼재되어 있는 상황에서 간단한 프로그램으로 단 시간 내에 상호 연결이 가능한 프로그래머블 게이트웨이 제어 시스템 및 이를 이용한 프로그래머블 게이트웨이 제어방법에 관한 것이다.

Description

프로그래머블 게이트웨이 제어 시스템 및 이를 이용한 프로그래머블 게이트웨이 제어방법{CONTROL SYSTEM FOR PROGRAMMABLE GATEWAY AND CONTROL METHOD FOR PROGRAMMABLE GATEWAY USING THE SAME}

본 발명은 프로그래머블 게이트웨이 제어 시스템 및 이를 이용한 프로그래머블 게이트웨이 제어방법에 관한 것으로,

보다 상세하게는 다수의 외부장치와 통신장치(네트워크)가 혼재되어 있는 상황에서 간단한 프로그램으로 단 시간 내에 상호 연결이 가능한 프로그래머블 게이트웨이 제어 시스템 및 이를 이용한 프로그래머블 게이트웨이 제어방법에 관한 것이다.

네트워크 시스템은 사용되는 기기별, 나라별, 산업 현장별로 수십에서 수백가지에 이르는 다양한 종류가 사용되고 있다. 이러한 기기들에 종류에 따라 적용되는 네트워크 시스템도 당연히 구분되어 사용되는데, 대부분 현장에서는 여러 종류의 기기를 혼합하여 사용하고 있기 때문에 이를 하나의 네트워크로 연결 및 중계하는 게이트웨이(G)를 필요로 한다.

도 1에는 종래의 게이트웨이(G)의 구성이 도시되어 있는데, 일반적으로 게이트웨이를 구비한 네트워크 시스템은 통신장치(I), 게이트웨이(G), 외부장치(E)로 이루어진다.

일예로, 도 1에 도시된 바와 같이 통신장치(I)는 HMI(Human Machine Interface), 외부장치(E)는 PLC(Programmable Logic Controller)가 될 수 있는데, 게이트웨이(G)는 입력된 프로그램에 의해 주기적으로 PLC(외부장치)와 통신(읽기/쓰기)하고, HMI(통신장치)는 주기적으로 게이트웨이(G)의 데이터를 읽기(Read)하여 사용자에게 표시하며 사용자의 명령이 입력되면 게이트웨이(G)로 데이터를 쓰기(Write)한다.

따라서 이러한 게이트웨이(G)는 통신장치(I)와 외부장치(E)를 연결하여 각 외부장치(E) 별로 통신방식(RS-232C, RS-485, Ethernet 등), 프로토콜(Modbus, Fieldbus 등 범용프로토콜)이 다르더라도 상호 통신, 즉 데이터의 전송이 가능하도록 하는 것이다.

이러한 종래의 게이트웨이 통신에는 크게 세 가지의 문제점이 있는데, 도 1 [A]에 도시된 형태의 게이트웨이 통신은 통신장치(I)에서 게이트웨이(G)로 쓰기(Write)하여 게이트웨이(G)의 데이터를 수정한 뒤, 게이트웨이(G)가 바로 외부장치(E)로 쓰기(Write)하지 않고 읽기(Read)하면 통신장치(I)에서 전송된 데이터는 중복쓰기(Overwrite)되어 외부장치(E)까지 도달될 수 없다는 문제점이 발생한다.

이를 해결하기 위해, 종래에는 도 1 [B]에 도시된 바와 같이, 게이트웨이의 메모리 주소를 읽기 영역과 쓰기 영역으로 분리하여 사용하고 있는데, 이 같은 형태는 통신장치로부터 전송된 데이터가 외부장치에 올바르게 전달되었는지 확인하기 위해 외부장치 측에 수신용 메모리주소영역에서 전송용 메모리주소영역으로 데이터를 복사하는 추가적인 프로그램을 구비해야 하고, 또한 불필요한 메모리를 추가적으로 구비해야 한다는 부담이 있다.

또한 도 1 [C]와 같은 형태의 게이트웨이 통신에서는 게이트웨이 내부 메모리를 연결된 다수의 외부장치에서 공유하기 때문에 각 장치 별로 메모리 주소를 구분해서 사용해야 하고, 결국 통신장치에서 사용하는 메모리 주소와 외부장치에서 사용하는 메모리 주소가 서로 상이하여 데이터의 표시 및 시스템 구성에 어려움이 따른다.

이러한 게이트웨이 통신에 관한 종래의 기술로, 등록특허 제10-1526326호 (2015년06월01일) [사용자 단말기와 인터넷 공유기 간 폴더 동기화 방법 및 이를 수행하는 인터넷 공유기](이하 종래기술)가 있는데, 종래기술은 도 1에 도시된 게이트웨이의 구성을 채택하고 있어, 상기 문제점을 그대로 가지고 있다.

본 발명은 상기 문제점을 해결하기 위한 것으로,

처리부가 각 외부장치와 연결되는 스테이션을 설정하고, 각 스테이션 별로 서로 공유되지 않는 동기화 메모리를 할당하여 마스터 동작 또는 슬레이브 동작의 읽기/쓰기 동작을 처리함으로써, 게이트웨이 내부 메모리와 외부장치와 같은 메모리 주소를 사용할 수 있어 시스템 구성이 용이하고, 이에 다수의 외부장치와 통신장치(네트워크)가 혼재되어 있는 상황에서 간단한 프로그램으로 단 시간 내에 상호 연결이 가능하도록 하는 것을 목적으로 한다.

또한 동기화 메모리에 대한 데이터 변경 명령 입력 시, 바로 처리하지 않고 구비된 명령어 힙에 데이터 변경 명령을 저장하고, 데이터 변경 명령이 존재할 때에만 쓰기를 진행함으로써, 중복쓰기를 방지할 수 있고, 통신 데이터를 줄일 수 있으며, 불필요한 프로그램 및 메모리의 사용을 줄일 수 있도록 하는 것을 목적으로 한다.

상기 목적을 갖는 본 발명에 따른 프로그래머블 게이트웨이 제어 시스템은

데이터를 저장하는 저장부와, 상기 통신장치 및 상기 외부장치에 연결되어 데이터를 주고받는 입/출력부와, 처리부를 포함하여 이루어지되, 상기 처리부가 게이트웨이 설정용 소프트웨어를 통해 마스터(master)로 동작하여, 상기 입/출력부를 통해 상기 외부장치와 연결되는 스테이션(station)들을 설정하고, 상기 저장부에 각 스테이션 별로 서로 공유되지 않는 동기화 메모리를 할당하고, 기 설정된 주기마다, 각 외부장치의 메모리에 저장된 데이터를 읽기(read)하여 상기 동기화 메모리에 저장하는 것을 특징으로 한다.

또한 상기 스테이션 중, 슬레이브(Slave)로 동작 설정된 스테이션 존재 시, 해당 스테이션과 연결된 입/출력부를 개방하여, 연결된 외부장치가 전송하는 읽기 또는 쓰기 프레임을 수신하여 수행하는 것을 특징으로 한다.

아울러 상기 처리부는 상기 동기화 메모리에 대한 데이터 변경 명령이 입력되면, 이 데이터 변경 명령을 저장하는 명령어 힙(heap)을 구비하고, 상기 명령어 힙에 데이터 변경 명령이 존재하면, 읽기 동작을 중단한 후, 상기 명령어 힙에 저장된 데이터 변경 명령을 상기 동기화 메모리에 적용하고, 상기 외부장치로 쓰기를 진행하여 상기 동기화 메모리의 데이터 변경 명령 처리를 완료한 후, 읽기 동작을 재개하는 것을 특징으로 한다.

나아가 상기 본 시스템을 이용한 프로그래머블 게이트웨이 제어 방법은 상기 처리부가 상기 스테이션들을 설정하고, 상기 저장부에서 상기 스테이션들의 설정 내용에 대한 읽기 동작을 수행하는 단계와, 상기 저장부에 각 스테이션 별 동기화 메모리를 할당하는 단계와, 마스터로 동작 설정된 스테이션들이 각 외부장치 별로 설정된 통신방식과 프로토콜에 따라 각 외부장치의 메모리에 저장된 데이터에 대해 읽기(read) 동작을 수행하는 단계와, 읽기(read)된 외부장치의 메모리에 저장된 데이터를 할당된 상기 동기화 메모리에 저장하는 단계를 포함하여 이루어진다.

상기 구성 및 특징으로 이루어진 본 발명은

통신장치에서 게이트웨이로 쓰기가 진행되는 상황에서, 게이트웨이와 외부장치 간의 읽기 동작에 의해 데이터의 중복쓰기가 발생하는 것을 방지할 수 있다.

또한 중복쓰기 방지를 위해 외부장치 측에 마련되는 데이터 복사용 프로그램 및 메모리로 인한 부담을 해소함과 더불어 시스템 효율성을 극대화할 수 있다.

아울러 통신장치 및 외부장치 각각에 사용되는 메모리 주소를 통일할 수 있어, 데이터의 표시 및 시스템의 구성을 용이하게 진행할 수 있다는 효과를 갖는다.

도 1은 종래의 게이트웨이 통신 시스템의 구성도.
도 2는 본 발명(시스템)의 구성도.
도 3은 본 발명의 동작 개념을 설명한 설명도.
도 4는 본 발명의 실시예.
도 5는 본 발명(방법)의 각 단계를 도시한 알고리즘.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 구현예(態樣, aspect)(또는 실시예)들을 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

각 도면에서 동일한 참조부호, 특히 십의 자리 및 일의 자리 수, 또는 십의 자리, 일의 자리 및 알파벳이 동일한 참조부호는 동일 또는 유사한 기능을 갖는 부재를 나타내고, 특별한 언급이 없을 경우 도면의 각 참조부호가 지칭하는 부재는 이러한 기준에 준하는 부재로 파악하면 된다.

본 명세서에서 사용한 용어는 단지 특정한 구현예(태양, 態樣, aspect)(또는 실시예)를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, ~포함하다~ 또는 ~이루어진다~ 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

본 명세서에서 기재한 ~제1~, ~제2~ 등은 서로 다른 구성 요소들임을 구분하기 위해서 지칭할 것일 뿐, 제조된 순서에 구애받지 않는 것이며, 발명의 상세한 설명과 청구범위에서 그 명칭이 일치하지 않을 수 있다.

본 발명은 다수의 외부장치(E)와 통신장치(I)(네트워크)가 혼재되어 있는 상황에서 간단한 프로그램으로 단 시간 내에 상호 연결이 가능한 프로그래머블 게이트웨이 제어 시스템 및 이를 이용한 프로그래머블 게이트웨이 제어방법에 관한 것이다.

이하 첨부된 도면을 참고하여 본 발명에 따른 프로그래머블 게이트웨이 제어 시스템(이하 본 시스템(S)) 및 이를 이용한 프로그래머블 게이트웨이 제어방법(이하 본 방법(M))에 대해 구체적으로 설명하기로 한다.

상기한 바와 같이, 또한 도 1에서 확인 가능한 바와 같이, 종래의 게이트웨이(G)의 통신에서는 데이터의 중복쓰기(Overwrite) 문제가 발생할 수 있다.(도 1 [A]참조)

또한 중복쓰기를 방지하기 위해 게이트웨이(G) 내부 메모리(저장부(1)) 주소를 읽기 영역과 쓰기 영역으로 분리하여 사용하는 경우, 통신장치(I)(HMI)로부터 전송된 데이터가 외부장치(E)(PLC)에 올바르게 전달되었는지 확인하기 위해 외부장치(E) 측에 수신용 메모리주소영역에서 전송용 메모리주소영역으로 데이터를 복사하는 추가적인 프로그램 구비 및 메모리의 구비에 따른 부담이 있다.(도 1 [B]참조)

또한 다수의 외부장치(E)를 중계하는 경우, 게이트웨이(G) 내부 메모리(저장부(1)) 주소를 각 외부장치(E)별로 구분하여 사용해야하기 때문에 결국 통신장치(I)(HMI)에서 사용하는 메모리의 주소와 외부장치(E)(PLC)에서 사용하는 메모리 주소가 서로 상이하여 데이터 표시 및 시스템 구성에 불편함이 따른다.(도1 [C]참조)

본 발명은 이러한 문제점을 해결하여, 여러 종류의 통신장치(I) 및 외부장치(E)가 혼재되어 있는 상황에서도 단 시간 내에 서로 다른 통신 네트워크를 손쉽게 연결할 수 있다는 효과를 제공한다.

도 2는 본 발명의 구성을 도시한 구성도이다. 특히 도 2 [A]는 통신 개념을 도시한 개념도이고, 도 2 [B]는 하드웨어 구성도이다.

도 2에 도시된 바와 같이, 본 시스템(S)은 통신장치(I)와 다수의 외부장치(E) 사이에 구비되어 통신장치(I) 및 외부장치(E) 간의 통신을 제공하는 프로그래머블 게이트웨이 제어 시스템으로,

데이터를 저장하는 저장부(1)와, 통신장치(I) 및 상기 외부장치(E)에 연결되어 데이터를 주고받는 입/출력부(2)와, 처리부(3)를 포함하여 이루어진다.

각 부 별로, 저장부(1)는 게이트웨이 자체(내부)에 구비된 메모리로, 도 2에 도시된 바와 같이 플래시 메모리(Flash memory), 램(RAM) 등이 이에 해당한다.

다음으로, 입/출력부(2)는 통신장치(I) 및 외부장치(E)와 데이터를 주고받을 수 있도록 포트를 개방하는 구성으로, 통신방식으로는 RS-232C, RS-485, Ethernet 등이 사용될 수 있고, 프로토콜로는 장치 전용 프로토콜, Modbus, Fieldbus 등 범용프로토콜과 사용자정의프로토콜 등이 사용될 수 있다. 이러한 통신방식 및 프로토콜의 설정은 연결된 통신장치(I) 또는 외부장치(E)에 따라 적절하게 선택되는 것이 바람직하다. 이러한 통신방식 및 프로토콜에 대한 설정은 저장부(1)에 저장되는 것이 바람직하다.

다음으로, 처리부(3)는 본 발명의 핵심 특징으로, 상기 입/출력부(2)를 제어하기 위한 프로그램 인터페이스(Program Interface), Ethernet 컨트롤러(Ethernet Controller), UART 컨트롤러(UART Cotroller) 등을 포함하여 이루어진다.

특히 처리부(3)는 도 2에서 확인할 수 있는 바와 같이 각 외부장치(E)마다 구분되어 연결되는 스테이션(31)을 구비하는 것을 특징으로 하는데, 이하 도 3을 참고하여 처리부(3)의 특징에 대해 설명하기로 한다.

도 3은 본 발명의 동작 개념을 설명한 도면이다.

도 3에 도시된 바와 같이, 본 시스템(S)은 처리부(3)가 게이트웨이 설정용 소프트웨어(P)를 통해 마스터(master)로 동작하여, 입/출력부(2)를 통해 상기 외부장치(E)와 연결되는 스테이션(31)(station)들을 설정하고, 저장부(1)에 각 스테이션(31) 별로 서로 공유되지 않는 동기화 메모리(33)를 할당하고, 기 설정된 주기마다 각 외부장치(E)의 메모리에 저장된 데이터를 읽기(read)하여 동기화 메모리(33)에 저장하는 것을 특징으로 한다.

일반적으로 마스터 동작은 게이트웨이(G)에 연결된 외부장치(E)와 통신할 수 있도록 읽기/쓰기 명령을 프로그래밍하여, 프로그래밍된 명령에 따라 외부장치(E)와 통신(읽기 또는 쓰기)을 수행하는 동작이다.

본 발명에서의 마스터동작은 기 설정된 주기로 프로그래밍된 명령에 따라 외부장치(E)에 읽기 프레임을 전송하고, 응답 프레임을 수신하여 저장부(1)에 저장하는 동작이다. 다시 말해 본 발명에서, 프로그래밍된 명령에 따라 동작하는 마스터동작은 읽기 동작만을 의미하고, 저장부(1)에 저장된 데이터를 외부장치(E)로 전송하는 쓰기 동작은 후술하는 명령어 힙에 의해 자동으로 동작하게 되는 것이다.

이러한 마스터 동작 시, 처리부(3)는 다수의 외부장치(E)들 각각에 연결되는 다수의 스테이션(31)을 설정하는데, 다시 말해 각 외부장치(E) 별로 고유의 스테이션(31)이 배정되는 것이다.

이러한 각 스테이션(31)들은 저장부(1)에 상호 공유되지 않는 고유의 동기화 메모리(33)를 할당하여 각 스테이션(31)마다 동기화 메모리(33)를 갖게 되어 중복쓰기(Overwrite)를 방지할 수 있다.

아울러 각 스테이션(31)은 (데이터 변경 명령이 입력되지 않는 한) 기 설정된 주기마다 각 외부장치(E)의 메모리에 저장된 데이터를 읽기(read)하여 동기화 메모리(33)에 저장하기 때문에, 불필요한 프로그램(데이터 복사용)이나 메모리를 구비할 필요가 없기 때문에 시스템 효율성을 극대화할 수 있다.

나아가 저장부(1)의 주소를 각 외부장치(E)별로 구분하여 사용할 필요가 없기 때문에 통신장치(I)와 외부장치(E)에 사용되는 메모리 주소가 동일하여 데이터의 표시 및 시스템의 구성을 보다 용이하게 할 수 있다.

한편, 본 시스템(S)의 슬레이브(Slave) 동작은 외부장치(E)로부터 읽기 또는 쓰기 프레임을 수신하여 그에 해당하는 동작을 수행하는 것이다.

보다 구체적으로, 슬레이브 동작 하에서 읽기 동작(읽기 프레임 수신 시)은 저장부(1)의 데이터를 외부장치(E)로 전달하는 동작이고, 슬레이브 동작 하에서 쓰기 동작(쓰기 프레임 수신 시)은 외부장치(E)로부터 수신된 데이터를 저장부(1)에 저장하는 동작이다.(읽기 또는 쓰기 프레임에 대한 응답 프레임을 송신함으로써 해당 동작 수행)

본 시스템(S)의 특징은 각 스테이션(31)이 마스터 또는 슬레이브로 동작할 수 있고, 스테이션(31) 중, 슬레이브로 동작 설정된 스테이션(31) 존재 시, 해당 스테이션(31)과 연결된 입/출력부(2)를 개방하여, 연결된 외부장치(E)가 전송하는 읽기 또는 쓰기 프레임을 수신하여 수행하는 것이다.

따라서 종래의 게이트웨이(G)가 읽기 또는 쓰기 프레임을 수신하여 하나의 동작을 수행하는 반면, 본 시스템(S)은 스테이션(31)별로 마스터 또는 슬레이브 동작을 구분하여 수행하는 것이고, 이러한 특징은 슬레이브 동작 하에서도 상기한 '중복쓰기 방지', '시스템 효율성 극대화', '동일 메모리 주소 사용'의 효과를 제공할 수 있다는 것이다.

상기한 처리부(3)의 스테이션(31) 설정은 통신방식과 프로토콜의 선택, 각 장치마다(각 스테이션(31)마다) 할당될 메모리 영역의 지정이 필요하다. 또한 각 스테이션(31)이 슬레이브로 동작할 필요가 있는 경우, 슬레이브 동작에 따른 통신방식과 프로토콜의 선택이 필요하다. 아울러 스테이션(31) 간의 데이터 복사, 데이터 연산 등이 필요한 경우 해당 내용의 입력을 통해 작업을 수행할 수 있다.

(이러한 동작들에 대한 변경 요청을 통칭하여, 이하 '데이터 변경 명령'이라 한다.)

도 4(본 발명의 실시예)에는 이러한 데이터 변경 명령의 처리를 위한 명령어 힙(35)의 구비가 도시되어 있다.

구체적으로 도 4에 도시된 바와 같이, 본 시스템(S)은 처리부(3)가 동기화 메모리(33)에 대한 데이터 변경 명령이 입력되면, 이 데이터 변경 명령을 저장하는 명령어 힙(35)(heap)을 구비하고, 명령어 힙(35)에 데이터 변경 명령이 존재하면, 읽기 동작을 중단한 후, 명령어 힙(35)에 저장된 데이터 변경 명령을 동기화 메모리(33)에 적용하고, 외부장치(E)로 쓰기를 진행하여 동기화 메모리(33)의 데이터 변경 명령 처리를 완료한 후, 읽기 동작을 재개하는 것을 특징으로 한다.

구체적으로, 본 시스템(S)의 일 스테이션(31)은 슬레이브 동작 시, 외부장치(E)에서 쓰기 프레임이 수신되거나 타 스테이션(31)에서 메모리 복사 명령 등 데이터 변경 명령이 입력되면, 바로 적용하지 않고, 명령어 힙(35)에 저장하게 되고, 명령어 힙(35)에 데이터 변경 명령이 존재하면 마스터 동작의 읽기 동작을 중단, 변경 내용을 동기화 메모리(33)에 적용함과 동시에 외부장치(E)로 쓰기 동작을 실행하고, 데이터 변경 명령 처리가 완료된 후 다시마스터 동작의 읽기 동작을 재개한다.

상기 특징으로 인해 본 시스템(S)은 필요한 경우에만 쓰기 동작을 실행할 수 있기 때문에 중복쓰기를 방지할 수 있고, 통신 데이터양을 줄일 수 있으며, 쓰기(Write)된 데이터가 올바른지 확인할 때에 저장부(1) 또는 외부장치(E)의 메모리 주소를 그대로 읽기(read)하면 되므로 데이터복사를 위한 프로그램 및 메모리의 구비를 생략할 수 있다는 효과를 갖는다.

도 5에는 본 시스템(S)을 이용한 본 방법(M)의 단계를 도시한 알고리즘에 관한 것이다. 도 5를 참고하여, 본 방법(M)의 각 단계를 구체적으로 설명하기로 한다.

도시된 봐와 같이, 본 방법(M)은 스테이션(31) 설정 단계(S1), 동기화 메모리(33) 할당 단계(S2), 읽기 동작 수행단계(S3), 데이터 저장 단계(S4)를 포함하여 이루어진다.

각 단계 별로, 먼저 스테이션(31) 설정 단계(S1)는 처리부(3)가 스테이션(31)들을 설정하고, 저장부(1)에서 스테이션(31)들의 설정 내용에 대한 읽기 동작을 수행하는 단계로, 다수의 외부장치(E)들 각각에 연결되는 다수의 스테이션(31)을 설정하여, 각 외부장치(E) 별로 고유의 스테이션(31)을 배정한다.

다음, 동기화 메모리(33) 할당 단계(S2)는 저장부(1)에 각 스테이션(31) 별 동기화 메모리(33)를 할당하는 단계로, 이 단계를 통해 각 외부장치(E) 별 메모리 주소를 동일하게 사용할 수 있다.

다음, 읽기 동작 수행단계(S3)는 마스터로 동작 설정된 스테이션(31)들이 각 외부장치(E) 별로 설정된 통신방식과 프로토콜에 따라 각 외부장치(E)의 메모리에 저장된 데이터에 대해 읽기(read) 동작을 수행하는 단계로, 이 단계(S3)에 앞서 스테이션(31)의 마스터 또는 슬레이브로 동작하도록 설정하는 과정이 선행되어야 하고, 마스터로 동작하도록 설정된 스테이션(31)에 한해 상기 단계(S3)를 수행하게 된다.

다음, 데이터 저장 단계(S4)는 읽기(read)된 외부장치(E)의 메모리에 저장된 데이터를 할당된 동기화 메모리(33)에 저장하는 단계이다.

상기 단계들로 이루어진 본 방법(M)은 상기 본 시스템(S)에서 언급한 바와 같이 '중복쓰기 방지', '시스템 효율성 극대화', '동일 메모리 주소 사용'의 효과를 제공할 수 있다.

한편, 도 5에서는 본 시스템(S)의 추가적인 특징에 의한 본 방법(M)의 추가적인 단계 역시 확인할 수 있다.

이를 설명하면, 본 방법(M)은 입/출력부(2) 개방 단계(S30), 프레임 수신 단계(S40), (슬레이브)읽기 동작 단계(S50), (슬레이브)쓰기 동작 단계(S60)를 더 포함하여 이루어진다.

상기 각 단계는 슬레이브 설정된 스테이션(31)의 동작 과정에 관한 것으로, 먼저 입/출력부(2) 개방 단계(S30)는 슬레이브로 동작 설정된 스테이션(31)들이 해당 스테이션(31)과 연결된 입/출력부(2)를 개방하는 단계로, 외부장치(E)로부터 프레임 수신을 위한 준비 과정에 해당한다.

다음, 프레임 수신 단계(S40)는 입/출력부(2)에 연결된 해당 외부장치(E)로부터 읽기 또는 쓰기 프레임을 수신하는 단계로, 읽기 프레임 수신 시 저장부(1)의 데이터를 외부장치(E)로 전달하고, 쓰기 프레임 수신 시 외부장치(E)로부터 수신된 데이터를 저장부(1)에 저장한다.

다음, (슬레이브)읽기 동작 단계(S50)는 수신된 프레임이 읽기 프레임인 경우, 동기화 메모리(33)에 저장된 데이터를 해당 외부장치(E)로 전달하는 단계이다.

다음, (슬레이브)쓰기 동작 단계(S60)는 수신된 프레임이 쓰기 프레임인 경우, 명령어 힙(35)에 데이터 변경 명령을 저장하는 단계로, 상기한 (슬레이브)읽기 동작 단계(S50)와 (슬레이브)쓰기 동작 단계(S60)는 수신된 프레임의 종류에 따라 선택적으로 진행된다.

아울러 본 시스템(S)의 실시예에 따른 본 방법(M)의 추가적인 단계로, 도 5에 도시된 바와 같이 본 방법(M)은 데이터 변경 명령 적용 단계(S5), 데이터 변경 명령 처리 단계(S6) 및 읽기 동작 재개 단계(S7)를 더 포함하여 이루어질 수 있다.

중복 설명을 피하기 위해 각 단계 별로 간단하게 설명하면, 데이터 변경 명령 적용 단계(S5)는 명령어 힙(35)에 데이터 변경 명령이 존재하면, 마스터 동작의 읽기를 중단한 후, 저장된 데이터 변경 명령을 상기 동기화 메모리(33)에 적용하는 단계이다.

또한 데이터 변경 명령 처리 단계(S6)는 데이터 변경 명령에 의해 외부장치(E)로 저장부(1)에 저장된 데이터의 쓰기를 진행하여 동기화 메모리(33)의 데이터 변경 명령을 처리하는 단계이다.

또한 읽기 동작 재개 단계(S7)는 읽기 동작 수행단계(S3)로 복귀하여 읽기 동작을 재개하는 단계이다.

상기한 본 시스템(S) 및 본 방법(M)을 통해, '중복쓰기 방지', '시스템 효율성 극대화', '동일 메모리 주소 사용'과 같은 기술적 과제의 해결을 기대할 수 있다.

또한 설명의 편의를 위해 구체적인 회로 및 기구적 구성에 대한 설명은 생략하였으나, 상기 설명을 통해 통상의 기술자가 본 발명을 실시하기에는 무리가 없을 것으로 예상된다.

아울러 이상에서 첨부된 도면을 참조하여 설명한 본 발명은 당업자에 의하여 다양한 변형 및 변경이 가능하고, 이러한 변형 및 변경은 본 발명의 권리범위에 포함되는 것으로 해석되어야 한다.

S: 본 시스템 M: 본 방법
I: 통신장치 E: 외부장치
G: 게이트웨이
1: 저장부 2: 입/출력부
3: 처리부
31: 스테이션 33: 동기화 메모리
35: 명령어 힙

Claims

통신장치와 다수의 외부장치 사이에 구비되어 통신장치 및 외부장치 간의 통신을 제공하는 프로그래머블 게이트웨이 제어 시스템에 있어서,
데이터를 저장하는 저장부;
상기 통신장치 및 상기 외부장치에 연결되어 데이터를 주고받는 입/출력부; 및
처리부;
를 포함하여 이루어지되,
상기 처리부가 게이트웨이 설정용 소프트웨어를 통해 마스터(master)로 동작하여,
상기 입/출력부를 통해 상기 외부장치와 연결되는 스테이션(station)들을 설정하고,
상기 저장부에 각 스테이션 별로 서로 공유되지 않는 동기화 메모리를 할당하고,
기 설정된 주기마다, 각 외부장치의 메모리에 저장된 데이터를 읽기(read)하여 상기 동기화 메모리에 저장하는 것을 특징으로 하는 프로그래머블 게이트웨이 제어 시스템.
청구항 1에 있어서,
상기 스테이션 중, 슬레이브(Slave)로 동작 설정된 스테이션 존재 시, 해당 스테이션과 연결된 입/출력부를 개방하여, 연결된 외부장치가 전송하는 읽기 또는 쓰기 프레임을 수신하여, 해당 프레임(읽기 또는 쓰기)에 대한 응답 프레임을 송신하는 것을 특징으로 하는 프로그래머블 게이트웨이 제어 시스템.
청구항 2에 있어서,
상기 처리부는 상기 동기화 메모리에 대한 데이터 변경 명령이 입력되면, 이 데이터 변경 명령을 저장하는 명령어 힙(heap)을 구비하고,
상기 명령어 힙에 데이터 변경 명령이 존재하면, 읽기 동작을 중단한 후, 상기 명령어 힙에 저장된 데이터 변경 명령을 상기 동기화 메모리에 적용하고, 상기 외부장치로 쓰기를 진행하여 상기 동기화 메모리의 데이터 변경 명령 처리를 완료한 후, 읽기 동작을 재개하는 것을 특징으로 하는 프로그래머블 게이트웨이 제어 시스템.
청구항 1에 기재된 프로그래머블 게이트웨이 제어 시스템을 이용한 프로그래머블 게이트웨이 제어 방법에 있어서,
(S1) 상기 처리부가 상기 스테이션들을 설정하고, 상기 저장부에서 상기 스테이션들의 설정 내용에 대한 읽기 동작을 수행하는 단계;
(S2) 상기 저장부에 각 스테이션 별 동기화 메모리를 할당하는 단계;
(S3) 마스터로 동작 설정된 스테이션들이 각 외부장치 별로 설정된 통신방식과 프로토콜에 따라 각 외부장치의 메모리에 저장된 데이터에 대해 읽기(read) 동작을 수행하는 단계; 및
(S4) 읽기(read)된 외부장치의 메모리에 저장된 데이터를 할당된 상기 동기화 메모리에 저장하는 단계;
를 포함하여 이루어진 프로그래머블 게이트웨이 제어 방법.