KR101643075B1

KR101643075B1 - ePDCCH에 의한 PUCCH 리소스 할당

Info

Publication number: KR101643075B1
Application number: KR1020147030657A
Authority: KR
Inventors: 승희 한; 유안 주; 종-카에 퓨
Original assignee: 인텔 코포레이션
Priority date: 2012-05-30
Filing date: 2013-05-10
Publication date: 2016-07-26
Also published as: HK1246525A1; US10237855B2; KR20150000497A; EP3182625A1; WO2013180935A1; JP2015516125A; CN107317663A; AU2016200389B2; EP2856675A1; US9072088B2; US20130322352A1; US20140241278A1; ES2625395T3; US9743387B2; ES2697344T3; CN107317663B; US8743820B2; RU2578673C1; JP6409801B2; EP2856675B1

Abstract

본 발명의 실시예는, 3GPP(Third Generation Partnership Project) 네트워크의 UE(User Equipment)에서, 다운링크 제어 정보에서의 복수의 오프셋 값으로부터 선택되는 오프셋 값을 수신하는 방법, 장치 및 명령어를 개시한다. UE는 또한 ePDCCH(enhanced Physical Downlink Control CHannel)의 하나 이상의 eCCE(enhanced Control Channel Element)를 수신한다. 그리고, UE는 제1 eCCE의 인덱스 및 오프셋 값에 적어도 일부 기초하여, PUCCH(Physical Uplink Control CHannel) 상의 송신용 업링크 리소스의 할당을 결정할 수 있다.

Description

ePDCCH에 의한 PUCCH 리소스 할당{PUCCH RESOURCE ALLOCATION WITH ENHANCED PDCCH}

<관련 출원의 상호 참조>

본 출원은, 2012년 5월 30일 "Advanced Wireless Communication Systems and Techniques"라는 제목으로 출원된 미국 가특허 출원 61/653,369호, 2012년 9월 28일 "Advanced Wireless Communication Systems and Techniques"라는 제목으로 출원된 미국 가특허 출원 61/707,784호 및 2013년 11월 9일 "PUCCH RESOURCE ALLOCATION WITH ENHANCED PDCCH"라는 제목으로 출원된 미국 특허 출원 13/673,791호에 대한 우선권을 주장하며, 그 전체 개시내용이 전부 본 명세서에 참조로 통합된다.

본 발명의 실시예는 일반적으로 3GPP(Third Generation Partnership Project) 네트워크에서의 리소스 할당의 기술 분야에 관한 것이다. 구체적으로, 실시예는 3GPP 네트워크가 PDCCH(Physical Downlink Control CHannel) 및 ePDCCH(enhanced Physical Downlink Control CHannel) 양자 모두에서 다운링크 신호를 송출할 때의 업링크 리소스 할당을 개시한다.

본 명세서에 제공되는 배경기술 설명은 본 명세서의 맥락을 일반적으로 제시하려는 목적이다. 그렇지 않다면 출원 시점에 종래 기술로서 자격이 있을 수 없는 설명의 양상들 뿐만 아니라, 본 배경기술 섹션에 설명되는 정도로, 현재 명명되는 발명자들의 작업은, 명백하게도 함축적으로도 본 명세서에 대해 종래 기술로서 인정되지 않는다. 본 명세서에 달리 표시되지 않는다면, 본 섹션에 개시되는 접근방식들은 본 명세서의 특허청구범위에 대한 종래 기술이 아니고 본 섹션에의 포함에 의해 종래 기술이 되는 것으로 인정되지 않는다.

3GPP 네트워크에서는, UE로부터 3GPP eNodeB(eNB)에 UCI(Uplink Control Information)를 송신하는데 PUCCH(Physical Uplink Control CHannel)이 사용된다. UCI 정보의 일 예로는 HARQ(Hybrid-ARQ) 프로세서에서의 수신확인 신호가 있다. 통상적으로, 하나 이상의 CCE(Carrier Control Element)를 사용하는 eNB에 의해 PDCCH에서 송신되는 신호의 최저 CCE 인덱스에 기초하여 PUCCH 리스소가 이동국에 다이나믹하게 할당된다. PDCCH 송신은 주어진 UE에 고유하기 때문에, CCE 인덱스의 사용은 UE에 PUCCH에서 고유 업링크 리소스가 할당되는 결과를 낳는다.

그러나, 하나 이상의 eCCE(enhanced Carrier Control Element)를 사용하는 ePDCCH가 최근 3GPP 사양에 도입되었다. PUCCH의 업링크 리소스는 ePDCCH에서의 송신에 사용되는 하나 이상의 eCCE에 대한 최저 eCCE 인덱스에 기초할 수 있다. 특정의 경우, 최저 CCE 인덱스 및 최저 eCCE 인덱스는 동일할 수 있다. 이러한 경우, PDCCH의 최저 CCE 인덱스를 사용하여 제1 UE에 할당되는 업링크 리소스는 ePDCCH의 최저 eCCE 인덱스를 사용하여 제2 UE에 할당되는 업링크 리소스와 동일할 수 있어, 리소스 할당 충돌을 초래하게 된다.
[선행기술문헌]
Samsung, 'HARQ-ACK PUCCH Resources in Response to ePDCCH Detections', R1-122259, 3GPP TSG RAN WG1 #69, Prague, Czech Republic, 2012년 5월 21-25일
Samsung, 'PUCCH Resource Allocation for UL CoMP', R1-122247, 3GPP TSG RAN WG1 Meeting #69, Prague, Czech Republic, 2012년 5월 21-25일
RESEARCH IN MOTION, UK LIMITED, 'Rel-11 Channel Selection Transmit Diversity Alternatives', R1-122725, 3GPP TSG RAN WG1 Meeting #69, Prague, Czech Republic, 2012년 5월 21-25일
PANTECH, 'PUCCH resource allocation in response to E-PDCCH', R1-122456, 3GPP TSG RAN WG1 #69, Prague, Czech Republic, 2012년 5월 21-25일
LG ELECTRONICS, 'Discussion on PUCCH Resource for ePDCCH', R1-122314, 3GPP TSG RAN WG1 #69, Prague, Czech Republic, 2012년 5월 21-25일

첨부 도면과 함께 이하의 상세한 설명에 의하면 실시예들이 용이하게 이해될 것이다. 이러한 설명을 용이하게 하기 위해서, 동일 참조 번호는 동일 구성 요소들을 지칭한다. 첨부 도면들에서 실시예들은 예로서 도시되는 것이지 한정으로서 도시되는 것은 아니다.
도 1은, 다양한 실시예에 따라, UE 및 eNB를 포함하는 네트워크 시스템의 하이-레벨 예를 개략적으로 도시한다.
도 2는, 다양한 실시예에 따라, 업링크 리소스 인덱스 예를 도시한다.
도 3은, 다양한 실시예에 따라, 업링크 리소스 오프셋 값들의 예를 도시한다.
도 4는, 다양한 실시예에 따라, 업링크 리소스 오프셋 값들의 다른 예를 도시한다.
도 5는, 다양한 실시예에 따라, 업링크 리소스 오프셋 값들의 다른 예를 도시한다.
도 6은 본 명세서에 개시되는 다양한 실시예를 실시하는데 사용될 수 있는 시스템의 일 예를 도시한다.

본 명세서에는 업링크 리소스를 할당하는 장치, 방법 및 스토리지 매체가 개시된다. 특정 실시예에서, PDCCH에서의 송신시 수신되는 CCE 및 정보에 관련되는 업링크 리소스가 제1 세트의 값에 따라 할당될 수 있다. ePDCCH에서의 송신시 수신되는 eCCE 및 정보에 관련되는 업링크 리소스가 오프셋 값이 추가된 유사한 세트의 값들에 따라 할당될 수 있다. 특정 실시예에서, 예를 들어 UE가 PUCCH에 대한 송신 다이버시티를 사용할 때는, 오프셋 값이 짝수인 것이 바람직할 수 있다. 일부 실시예에서, 오프셋 값은 음수일 수 있다. 일부 실시예에서, 오프셋 값은, RRC에 의해 특별히 시그널링되거나, 또는 ePDCCH 송신과 관련되는 안테나 포트에 의해 지시될 수 있다. 특정 실시예에서, 리소스 할당은 시작 오프셋 값에 적어도 일부 기초할 수 있다.

이하 상세한 설명에서는, 본 명세서의 일부를 구성하며, 전반적으로 동일 참조번호가 동일 부분을 지정하고, 실시될 수 있는 실시예가 예시로서 도시되는 첨부 도면들을 참조한다. 본 명세서의 범위를 벗어나지 않고도, 다른 실시예들이 활용될 수 있고, 구조적 또는 논리적 변경사항들이 이루어질 수 있다는 점이 이해되어야 한다. 따라서, 이하의 상세한 설명은 제한적인 의미로 받아들여져서는 안 되며, 실시예들의 범위는 첨부된 특허청구범위 및 그 등가물들에 의해 정의된다.

특허청구범위의 청구대상을 이해하는데 가장 도움이 되는 방식으로 다양한 작업들이 다수의 분산 액션 또는 작업으로서 차례로 설명될 것이다. 그러나, 설명의 순서가 이들 작업이 반드시 그러한 순서라는 것을 함축하는 것으로 해석되어서는 안 된다. 특히, 이들 작업은 제시된 순서로 수행되지 않을 수 있다. 설명되는 작업은 설명되는 실시예와는 다른 순서로 수행될 수 있다. 다양한 추가적인 작업들이 수행될 수 있고 및/또는 설명된 작업들이 추가적인 실시예들에서 생략될 수 있다.

본 명세서의 목적으로, "A 또는 B" 및 "A 및/또는 B"라는 문구는 (A), (B) 또는 (A 및 B)를 의미한다. 본 명세서의 목적으로, "A, B 및/또는 C"라는 문구는 (A), (B), (C), (A 및 B), (A 및 C), (B 및 C), 또는 (A, B 및 C)를 의미한다.

본 설명은 "일 실시예에서" 또는 "실시예들에서"라는 문구를 사용할 수 있고, 이는 각각 동일하거나 다른 실시예들을 하나 이상 지칭한다. 더욱이, 본 명세서의 실시예들에 관하여 사용되는 바와 같은 "구성하는(comprising)", "포함하는(including)", "구비하는(having)" 등의 용어는 동의어이다.

도 1은 다양한 실시예에 따라 무선 통신 네트워크(100)를 개략적으로 도시한다. 무선 통신 네트워크(100)(이하, "네트워크(100)")는 E-UTRAN(Evolved Universal Terrestrial Radio Access Network) 등의 3GPP LTE 네트워크의 액세스 네트워크일 수 있다. 네트워크(100)는 UE(110)와 무선으로 통신하도록 구성되는 eNB(105)를 포함할 수 있다.

도 1에 도시된 바와 같이, UE(110)는 송수신기 모듈(120)을 포함할 수 있다. 송수신기 모듈(120)은, 예를 들어 eNB(105) 등 네트워크(100)의 다른 컴포넌트와 무선으로 통신하기 위해 UE(110)의 복수의 안테나(125) 중 하나 이상과 연결될 수도 있다. 안테나(125)는, 도 1에 도시된 바와 같이, 송수신기 모듈(120)의 컴포넌트일 수 있거나 또는 UE(110)의 별도 컴포넌트일 수 있는 전력 증폭기(130)에 의해 전력을 공급받을 수 있다. 일 실시예에서, 전력 증폭기(130)는 안테나(125) 상의 모든 송신에 대한 전력을 제공한다. 다른 실시예에서는, UE(110) 상에 다수의 전력 증폭기가 존재할 수 있다. 다수 안테나(125)의 사용은 UE(110)가 SORTD(Spatial Orthogonal Resource Transmit Diversity) 등 송신 다이버시티 기술을 사용하는 것을 허용할 수 있다. 특정 실시예에서 송수신기 모듈(120)은 송신 및 수신 회로 양자 모두를 포함할 수 있다. 다른 실시예에서, 송수신기 모듈(120)은 상호 별개인 송신 회로 및 수신 회로(도시되지 않음)로 대체될 수 있다. 다른 실시예에서, 송수신기 모듈(120)은 송수신기 모듈(120)로부터 수신되거나 송수신기 모듈(120)에 송신되는 신호나 데이터를 변경하거나, 처리하거나 또는 변환하도록 구성되는 처리 회로(도시되지 않음)와 연결될 수 있다.

도 2는 예시적인 CCE/eCCE 인덱스(200)를 도시한다. 이러한 인덱스는 최저 인덱스 #m 및 순차 증가하는 인덱스 #m+1, #m+2 ... #m+7을 포함한다. 상술된 바와 같이, PDCCH 송신의 최저 CCE 인덱스는, 일부 경우, ePDCCH 송신의 최저 eCCE 인덱스와 동일할 수 있다. 예를 들어, 최저 CCE 인덱스 및 최저 eCCE 인덱스는, 예를 들어 양자 모두 인덱스 #m+2를 사용하는 등 동일할 수 있다. 제1 UE의 PUCCH 송신 및 제2 UE의 PUCCH 송신이 CCE/eCCE 인덱스 #m+2를 사용하여 스케쥴되었다면, PUCCH의 송신은 동일 CCE/eCCE 인덱스를 사용한 것으로 인해서 충돌할 수 있다.

그러나, eCCE를 사용하는 업링크 리소스의 다이나믹 리소스 할당에 오프셋 값이 사용되면 충돌 송신이 회피될 수 있다. 일부 실시예에서, 이러한 오프셋 값은 네트워크(100)의 RRC(Radio Resource Control) 엔티티에 의해 구성될 수 있지만, 다른 실시예에서는 다른 엔티티가 오프셋 값을 구성할 수 있다. 일부 실시예에서, 오프셋 값은 ARI(A/N Resource Indicator)일 수 있다. 다른 실시예에서, 오프셋 값은 ePDCCH 상에서 UE(110)에 데이터를 송신하기 위해 eNB(105)에 의해 사용되는 안테나 포트에 관련될 수 있다.

오프셋 값을 사용하는 예로서, FDD(Frequency Division Duplex) 시나리오에서의 UE가 SORTD 등 PUCCH에 대한 송신 다이버시티를 사용한다면, UE의 PUCCH 리소스는, 안테나 포트 0 및 1에 대해 각각

및

- 여기서,

는 포트 0에 대한 PUCCH 리소스이고,

는 포트 1에 대한 PUCCH 리소스이고,

는 CCE 인덱스이며,

는 미리-구성된 값임 - 에 따른 CCE 인덱스를 사용하여 할당될 수 있다. 채널 선택과 함께 PUCCH 포맷 1b를 사용하는 FDD 캐리어 집합에서는,

에 따라 PUCCH 리소스가 할당될 수 있고,

에 따라 다른 PUCCH 리소스가 할당될 수 있다.

TDD(Time Division Duplex) 시나리오에 대해서, 안테나 포트 0 및 1에 대한 리소스는 각각

및

이며, 여기서 value는, 예를 들어, 3GPP 기술 사양 36.213 v 10.5.0(2012-03)에서 개시된 바와 같은, 특정 서브프레임, 시그널링된 값, 물리적 다운링크 공유 채널, 또는 SPS(Semi-Persistent Scheduling) 값 중 하나 이상과 관련된 값이다.

이와는 대조적으로, FDD 시나리오에서 UE의 PUCCH 리소스는, 안테나 포트 0 및 1에 대해서 각각,

및

에 따라 eCCE를 사용하여 할당될 수 있고, 여기서

는 ePDCCH 세트 k를 위한 PUCCH 리소스에 대한 UE 특정 시작 오프셋을 나타낸다. 특정 실시예에서는, 2개의 ePDCCH 세트가 존재할 수 있어, k는 0 또는 1일 수 있지만, 다른 실시예에서는 보다 많거나 또는 보다 적은 ePDCCH 세트가 존재하거나, 또는 k가 주어진 ePDCCH 세트에 대해 어떤 다른 값을 가질 수 있다. 더욱이, TDD 시나리오에서의 UE의 PUCCH 리소스는, 안테나 포트 0에 대하여

및 안테나 포트 1에 대하여

에 따르는 eCCE를 사용하여 할당될 수 있다.

일부 실시예에서,

은 PDCCH 또는 ePDCCH 상에서 송신되는 DCI(Downlink Control Information)를 통해 UE에 송신되는 오프셋 값일 수 있다. 상술된 바와 같이, 일부 실시예에서

은 ARI일 수 있다. 대안적으로, 오프셋 값

은 안테나 포트 p와 관련된 안테나 특정 오프셋 k _p 일 수 있고, 여기서 p는 대응 ePDCCH의 제1 CCE에 할당된 안테나 포트이다. 분산형 ePDCCH를 사용하는 실시예에서, p가 107 또는 109일 때 k _p 는 제로일 수 있다. 국부형 ePDCCH를 사용하는 실시예에서, p가 107, 108, 109 또는 110일 때 k _p 는 p - 107일 수 있다. 이들 실시예에서,

은

일 수 있고, 여기서 m은 정수이다. 특정 실시예에서, m은 1이고, 따라서,

이다.

다른 실시예에서, 안테나 특정 오프셋 k _p 를 사용할 때,

은 k _p 와 동일할 수 있고, FDD 리소스 할당은 안테나 포트 0 및 1에 대하여 각각

및

가 될 수 있으며, 여기서,

는 상술된 바와 같이 ePDCCH 세트 k를 위한 PUCCH 리소스에 대한 UE 특정 시작 오프셋을 나타낸다. TDD 리소스 할당은 마찬가지로 안테나 포트 0 및 1에 대하여 각각

및

가 될 수 있다.

특정 실시예에서, 예를 들어 ARI와 관련된 DCI 시그널링된

값 및 k _p 등의 안테나 특정 오프셋 값과 관련된

등

값들의 조합이 사용될 수 있다. 이하의 예를 용이하게 이해하기 위해서, ARI 등 DCI-시그널링된 값과 관련된

은

라 지칭될 것이다. 안테나 포트와 관련된

은

라 지칭될 것이다.

는 상술된 바와 같이 k _p 값 또는 2k _p 또는 2mk _p 등의 k _p 의 배수 값과 동일할 수 있는 것이 이해될 것이다.

일 예로서, 국부형 ePDCCH 송신에 대하여, FDD 시나리오에서의 업링크 리소스는, 안테나 포트 0 및 1에 대하여, 각각

및

에 따라 할당될 수 있다. 분산형 ePDCCH 송신에 대하여, FDD 시나리오에서의 업링크 리소스는, 안테나 포트 0 및 1에 대하여, 각각

및

에 따라 할당될 수 있다.

국부형 ePDCCH 송신에 대하여, TDD 시나리오에서의 업링크 리소스는, 안테나 포트 0 및 1에 대하여, 각각

및

에 따라 할당될 수 있다. 분산형 ePDCCH 송신에 대하여, TDD 시나리오에서의 업링크 리소스는, 안테나 포트 0 및 1에 대하여, 각각

및

에 따라 할당될 수 있다.

특정 실시예에서, 다이나믹 리소스 할당에 대한 시작 오프셋을 나타내는 RRC 구성

이 도입될 수 있다. 본 실시예에서,

는 FDD 및 TDD 리소스 할당에 대한 위 방정식에서의

를 대체할 수 있다.

도 3은 다양한 실시예에서 시그널링될 수 있는

값(300)의 예를 도시한다. 상술된 바와 같이,

값은 ePDCCH의 DCI를 통해 시그널링될 수 있다. 일부 실시예에서, 논의된

값이 상술된 ARI 값일 수 있다.

값(300)의 예는 DCI 상에서 시그널링된 값의 세트(305)에 대응한다.

도 3에서, 제1 세트의

값(310)은 제1 실시예에서 DCI 상에 시그널링된 값의 세트(305)에 대응할 수 있다. 예를 들어, 0, 2, 4 또는 6의

은 00, 01, 10 또는 11의 DCI 시그널에 각각 대응할 수 있다. 제2 세트의

값(315)은 제2 실시예에서 DCI 상에 시그널링된 값의 세트(305)에 대응할 수 있다. 예를 들어, -2, 0, 2 또는 4의

은 00, 01, 10 또는 11의 DCI 시그널에 각각 대응할 수 있다. 제3 세트의

값(320)은 제3 실시예에서 DCI 상에 시그널링된 값의 세트(305)에 대응할 수 있다. 예를 들어, -4, -2, 0 또는 2의

은 00, 01, 10 또는 11의 DCI 시그널에 각각 대응할 수 있다. 제4 세트의

값(325)은 제4 실시예에서 DCI 상에 시그널링된 값의 세트(305)에 대응할 수 있다. 예를 들어, -6, -4, -2 또는 0의

은 00, 01, 10 또는 11의 DCI 시그널에 각각 대응할 수 있다. 제5 세트의

값(330)은 제5 실시예에서 DCI 상에 시그널링된 값의 세트(305)에 대응할 수 있다. 예를 들어, 0, 2, 6 또는 8의

은 00, 01, 10 또는 11의 DCI 시그널에 각각 대응할 수 있다.

SORTD 등의 송신 다이버시티 구성을 사용하거나 또는 FDD 캐리어 집합이 채널 선택을 갖는 PUCCH 포맷 1b를 사용하여 충돌 회피의 가능성을 최대화할 때, 리소스 스케줄러가 2개 안테나 포트에 대해 2개의 서로 다른 리소스를 고려할 수 있도록,

은 짝수 값인 것이 바람직할 것이다. 상술된 바와 같이, 포트 0과 1 사이의 업링크 리소스 할당 또는 채널 선택을 갖는 PUCCH 포맷 1b에 대한 업링크 리소스 할당은, 1의 값씩 증가될 수 있다. 환언하면, 포트 0이 #m+2에 대응하는 업링크 리소스를 사용하면, 포트 1은 #m+3에 대응하는 업링크 리소스를 사용할 수 있다. 본 예에서, eCCE에 기초하는 포트 0의 업링크 리소스 할당이 CCE에 기초하는 포트 1의 업링크 리소스 할당과 충돌하지 않도록, eCCE에 대응하는 업링크 리소스는 짝수 값으로 증가될 필요가 있을 수 있다. 예를 들어, 도 2를 참조하면, 최저 CCE 인덱스가 #m+2이고, 최저 eCCE 인덱스가 #m+4이면, 포트 1에 대해 CCE를 사용하여 생성되는 업링크 리소스 할당과 포트 0에 대해 eCCE를 사용하여 생성되는 업링크 리소스 할당 양자 모두가 #m+3에 대응하는 업링크 리소스를 가리키기 때문에, -1의

값은 충돌을 발생시킬 수 있다. 대안적으로, 최저 CCE 인덱스가 #m+2이고, 최저 eCCE 인덱스가 #m+2이면, 포트 1에 대해 CCE를 사용하여 생성되는 업링크 리소스 할당과 포트 0에 대해 eCCE를 사용하여 생성되는 업링크 리소스 할당 양자 모두가 #m+3에 대응하는 업링크 리소스를 가리키기 때문에, 1의

값은 충돌을 발생시킬 수 있다.

알 수 있듯이, 미래 표준 정정본이

값을 바람직하지 않거나 또는 더 이상 쓸모가 없는 것으로 만들면, 특정 실시예에서는 가능한

값들 중 적어도 하나가

값의 중립화를 허용하는 0인 것이 바람직할 수 있다. 그러나, 다른

값 세트는 0의

값을 포함하지 않을 수 있다. 일부 실시예에서는, 비록 다른 실시예들이 모두 양의(또는 모두 음의)

값을 가지더라도, 이전 PDCCH에 대하여 큰 집합 레벨, 즉 이전 PDCCH를 송신하는데 사용된 연속적인 CCE의 수를 설명하도록 적어도 하나의

값이 음수인 것이 바람직할 수 있다. 궁극적으로, 세트 310, 315, 320, 325 및 330에 도시된

값들은 단지 예시적인 것으로, 보다 크거나 또는 보다 작은 값들이 바람직할 수 있다.

값을 시그널링하는 자유도를 보다 크거나 또는 작게 하는 것을 허용하기 위해서는 보다 크거나 작은 비트를 사용하여

값을 나타내는 것이 바람직할 수 있다. 예를 들어, 2비트를 사용하는 것은 4의 자유도를 허용하지만, 3비트를 사용하는 것은 8의 자유도를 허용할 수 있고, x 비트를 사용하는 것은 2^x의 자유도를 허용할 수 있다. 일부 실시예에서는, 전력 절감 또는 시그널 오버헤드의 목적으로

값을 시그널링하는데 단일 비트만을 사용하는 것이 바람직할 수 있다. 일반적으로 오프셋을 위한 DCI 비트는, 기존 DCI 필드에 비트를 추가하거나, 또는 DCI에서 기존 필드를 재사용하여 정의될 수 있다.

예를 들어, 도 4는 DCI 상에 시그널링된 값의 세트(405)에 단일 비트만이 사용되는 실시예에 대한

값(400)의 예를 도시한다. 도 3과 유사하게, 논의된

값은 상술된 ARI 값일 수 있다. 예를 들어, 제6 세트의

값(410)은 제6 실시예에서 DCI 상에 시그널링된 값의 세트(405)에 대응할 수 있다. 예를 들어, -2 또는 0의

은 각각 0 또는 1의 DCI 시그널에 대응할 수 있다. 제7 세트의

값(415)은 제7 실시예에서 DCI 상에 시그널링된 값의 세트(405)에 대응할 수 있다. 예를 들어, 0 또는 2의

은 각각 0 또는 1의 DCI 시그널에 대응할 수 있다.

일부 실시예에서, 오프셋 값은 짝수 및 홀수 값의 조합을 포함할 수 있다. 도 5는 짝수 및 홀수 값의 조합을 포함하는 실시예에 대한

값(500)의 예를 도시한다. 도 3 및 4와 유사하게, 논의된

값은 상술된 ARI 값일 수 있다. 도 5에서, 제8 세트의

값(510)은 제8 실시예에서 DCI 상에 시그널링된 값의 세트(505)에 대응할 수 있다. 예를 들어, -4, -2, 0 또는 1의

은 각각 00, 01, 10 또는 11의 DCI 시그널에 대응할 수 있다. 제9 세트의

값(515)은 제9 실시예에서 DCI 상에 시그널링된 값의 세트(505)에 대응할 수 있다. 예를 들어, -2, 0, 1 또는 2의

은 각각 00, 01, 10 또는 11의 DCI 시그널에 대응할 수 있다. 제10 세트의

값(520)은 제10 실시예에서 DCI 상에 시그널링된 값의 세트(505)에 대응할 수 있다. 예를 들어, -2, -1, 0 또는 2의

은 각각 00, 01, 10 또는 11의 DCI 시그널에 대응할 수 있다.

홀수 값과 짝수 값의 조합을 사용하는 것이 여러 이유로 바람직할 수 있다. 먼저, 스케일링 값이 적용되어

값의 적응성을 최대화할 수 있다. 예를 들어, SORTD 등의 송신 다이버시티가 PUCCH 송신에 사용되지 않으면, 짝수가 아닌

값이 수용될 수 있다. 그러나, PUCCH가 SORTD를 사용하여 나중에 송신되면, 짝수

값이 바람직할 수 있다. 2 등의 스케일링 팩터가 적용되어 홀수 값이 SORTD 송신에 바람직한 짝수 값이 될 수 있기 때문에, 홀수 및 짝수 값의 조합은 양쪽 시나리오 모두를 허용한다. 일 예로서 제9 실시예의

값(515)을 참조하면, 2 등의 스케일링 팩터의 사용은 값 (-2, 0, 1, 2)를 짝수 값(-4, 0, 2, 4)가 되게 할 수 있다. 일부 실시예에서는 RRC가 스케일링 팩터를 구성할 수 있는 한편, 다른 실시예에서는 eNB가 PUCCH 송신을 위해 UE가 사용하는 스케일링 팩터를 구성할 수 있다.

ePDCCH가, 예를 들어 PCell로서, 독립형 NCT(New Carrier Type)에 사용되는 특정 실시예에서는, 상술된 실시예들이 변경될 수 있다. 예를 들어, 다운링크 MU-MIMO(Multiuser Multiple Input and Multiple Output) 또는 CoMP(Coordinated Multipoint Transmission) 등 가능한 미래 확장을 고려하여

값이 유지될 수 있다. 대안적으로, 예를 들어

값을 항상 0으로 설정하는 것에 의해,

값이 효과적으로 제거될 수 있다. 이러한 경우,

값은 가상 CRC(Cyclic Redundancy Check) 필드로서 사용될 수 있다. 다른 실시예에서,

값은 DCI로부터 완전히 제거될 수 있다.

상술된 바와 같이, 특정 실시예에서는 다이나믹 리소스 할당을 위한 시작 오프셋이 RRC 시그널링에 의해 나타나는 RRC 파라미터에 의해 제공될 수 있다. 이러한 실시예에서는, 적어도 하나의

값이 적어도 하나의 RRC 파라미터를 포함할 수 있다. 예를 들어, ePDCCH 세트 k에 대한 UE-특정 시작 오프셋 RRC 파라미터로서

(여기서, k = 0, 1)를 나타내면,

값은

및/또는

중 적어도 하나를 포함할 수 있다.

UE 특정 시작 오프셋 값

는,

에서의 RRC 파라미터를 사용하여 PUCCH 파라미터를 오프셋함으로써, 주어진 PUCCH 리소스 영역을 효과적으로 사용하여, PUSCH(Physical Uplink Shared CHannel) 신호도 eNB 스케줄링에 의존하여 PUCCH 영역에서 송신될 수 있도록 하는데 도움이 될 수 있다.

이들 실시예에서, 오프셋 값

은 0, 2,

또는

일 수 있다. 이들 실시예에서,

파라미터는 따라서 상술된 바와 같이 짝수 오프셋 값과 ePDCCH 오프셋 값의 하이브리드 버전일 수 있다.

의 다른 변종은, 0, N,

, 또는

를 포함할 수 있고, 여기서, N, M1 및 M2는 정수 값이다. 본 예에서, N, M1 및 M2는 각각 1 또는 -1일 수 있다. 일부 실시예에서는, 3개의 변수 모두가 상호 동일할 수 있고, 다른 실시예에서는 적어도 하나의 변수가 다른 변수들과 다른 값을 가질 수 있다. 다른 실시예에서, N은 1 또는 -1일 수 있고, M1 및/또는 M2는 0일 수 있다. 특정 실시예에서, N, M1 및 M2는 2, -2 또는 기타 짝수 등의 짝수일 수 있어 SORTD 또는 FDD 채널 선택에 의한 리소스 충돌을 회피할 수 있다. 예를 들어, 본 실시예에서

은 0, ±2,

,

일 수 있고, 여기서 "±A"는 +A 또는 -A를 나타낸다.

특정 실시예에서, ePDCCH 세트 k에 대한 오프셋 값

은 0, 2,

또는

일 수 있다. 이들 실시예에서,

파라미터는 따라서 ePDCCH 세트 k에 대한 UE 특정 시작 오프셋을, 예를 들어 상술된 바와 같이 ARI에 의해 표시되는

등 시그널링된

값으로 효과적으로 변경할 수 있다. 다른 실시예에서는,

에 대한 다른 변종이 0, N,

또는

를 포함할 수 있고, 여기서 N, M1 및 M2는 정수 값이다. 본 예에서, N, M1 및 M2는 각각 1 또는 -1일 수 있다. 특정 실시예에서는 3개의 변수 모두가 상호 동일할 수 있고, 다른 실시예에서는 적어도 하나의 변수가 다른 변수들과 다른 값을 가질 수 있다. 다른 실시예에서, N은 1 또는 -1일 수 있고, M1 및/또는 M2는 0일 수 있다. 특정 실시예에서, N, M1 및 M2는 2, -2 또는 기타 짝수 등의 짝수일 수 있어 SORTD 또는 FDD 채널 선택에 의한 리소스 충돌을 회피할 수 있다. 예를 들어, 본 실시예에서

은 0, ±2,

,

일 수 있고, 여기서 "±A"는 +A 또는 -A를 나타낸다. 제2 ePDCCH 세트 k=1에 대한 시작 오프셋,

이 구성되지 않은 실시예에서,

의 값은 셀 특정 시작 오프셋

으로 대체될 수 있다. 이들 실시예에서,

의 값은 0, N,

또는

일 수 있고, 여기서 N, M1 및 M2는 정수 값이다.

본 명세서의 실시예는 원하는 바대로 구성하기에 적합한 임의의 하드웨어 및/또는 소프트웨어를 사용하는 시스템으로 구현될 수 있다. 도 6은 본 명세서에 개시되는 다양한 실시예를 실시하는데 사용될 수 있는 시스템(600)의 일 예를 도시한다. 도 6은, 일 실시예에 대하여, 하나 이상의 프로세서(들)(605), 적어도 하나의 프로세서(605)에 연결되는 시스템 제어 모듈(610), 시스템 제어 모듈(610)에 연결되는 시스템 메모리(615), 시스템 제어 모듈(610)에 연결되는 NVM(Non-Volatile Memory)/스토리지(620), 및 시스템 제어 모듈(610)에 연결되는 하나 이상의 통신 인터페이스(들)(625)를 구비하는 시스템(600)의 일 예를 도시한다.

일부 실시예에서, 시스템(600)은 본 명세서에 개시되는 바와 같은 UE(110)로서 기능할 수 있다. 다른 실시예에서, 시스템(600)은 도 1에 도시된 실시예에서 또는 개시된 다른 실시예들 중 임의의 것에서 묘사되는 eNB(105)로서 기능할 수 있다. 일부 실시예에서, 시스템(600)은, 명령어를 갖는 하나 이상의 컴퓨터-판독가능 매체(예를 들어, 시스템 메모리 또는 NVM/스토리지(620) 등), 및 하나 이상의 컴퓨터-판독가능 매체와 연결되고 본 명세서에 개시되는 액션들을 수행하는 모듈을 구현하는 명령어들을 실행하도록 구성된 하나 이상의 프로세서들(예를 들어, 프로세서(들)(605) 등)을 포함할 수 있다.

일 실시예에 대한 시스템 제어 모듈(610)은, 적어도 하나의 프로세서(들)(605) 및/또는 시스템 제어 모듈(610)과 통신하기에 적합한 임의의 디바이스 또는 컴포넌트에 적합한 임의의 인터페이스를 제공하는 임의의 적합한 인터페이스 제어기를 포함할 수 있다.

시스템 제어 모듈(610)은 시스템 메모리(615)에 인터페이스를 제공하는 메모리 제어기 모듈(630)을 포함할 수 있다. 메모리 제어기 모듈(630)은 하드웨어 모듈, 소프트웨어 모듈 및/또는 펌웨어 모듈일 수 있다.

시스템 메모리(615)는, 예를 들어, 시스템(600)에 대한 데이터 및/또는 명령어를 로드하고 저장하는데 사용될 수 있다. 일 실시예에 대한 시스템 메모리(615)는, 예를 들어, 적합한 DRAM 등 임의의 적합한 휘발성 메모리를 포함할 수 있다. 일부 실시예에서, 시스템 메모리(615)는 DDR4 SDRAM(Double Data Rate type Four Synchronous Dynamic Random-Access Memory)를 포함할 수 있다.

일 실시예에 대한 시스템 제어 모듈(610)은 NVM/스토리지(620) 및 통신 인터페이스(들)(625)에 인터페이스를 제공하는 하나 이상의 I/O(Input/Output) 제어기(들)를 포함할 수 있다.

NVM/스토리지(620)는 예를 들어 데이터 및/또는 명령어를 저장하는데 사용될 수 있다. NVM/스토리지(620)는, 예를 들어 플래시 메모리 등 임의의 적합한 불휘발성 메모리를 포함할 수 있고, 및/또는 예를 들어 하나 이상의 HDD(Hard Disk Drive)(들), 하나 이상의 CD(Compact Disc) 드라이브(들), 및/또는 하나 이상의 DVD(Digital Versatile Disc) 드라이브(들) 등 임의의 적합한 불휘발성 스토리지 디바이스(들)를 포함할 수 있다.

NVM/스토리지(620)는, 시스템(600)이 인스톨되는 디바이스의 물리적으로 일부인 스토리지 리소스를 포함할 수 있거나, 또는, 그것은 반드시 그런 것은 아니지만 그 디바이스의 일부에 의해 액세스될 수 있다. 예를 들어, NVM/스토리지(620)는 통신 인터페이스(들)(625)를 통해 네트워크를 통하여 액세스될 수 있다.

통신 인터페이스(들)(625)는 시스템(600)이 하나 이상의 네트워크(들)를 통하여 그리고/또는 임의의 다른 적합한 디바이스와 통신하기 위한 인터페이스를 제공할 수 있다. 시스템(600)은 하나 이상의 무선 네트워크 표준 및/또는 프로토콜 중 임의의 것에 따라 무선 네트워크의 하나 이상의 컴포넌트와 무선으로 통신할 수 있다. 예를 들어, 통신 인터페이스(들)(625)는 도 1을 참조하여 상술된 송수신기 모듈(120)과 연결될 수 있다.

일 실시예에 대하여, 적어도 하나의 프로세서(들)(605)는, 예를 들어 메모리 제어기 모듈(630) 등 시스템 제어 모듈(610)의 하나 이상의 제어기(들)에 대한 로직과 함께 패키지화될 수 있다. 일 실시예에 대하여, 적어도 하나의 프로세서(들)(605)는 시스템 제어 모듈(610)의 하나 이상의 제어기에 대한 로직과 함께 패키지화되어 SiP(System in Package)를 형성할 수 있다. 일 실시예에 대하여, 적어도 하나의 프로세서(들)(605)는 시스템 제어 모듈(610)의 하나 이상의 제어기(들)에 대한 로직과 함께 동일 다이(die)에 집적될 수 있다. 일 실시예에 대하여, 적어도 하나의 프로세서(들)(605)는 시스템 제어 모듈(610)의 하나 이상의 제어기(들)에 대한 로직과 함께 동일 다이에 집적되어 SoC(System on Chip)을 형성할 수 있다.

다양한 실시예에서, 시스템(600)은, 이에 한정되는 것은 아니지만, 서버, 워크스테이션, 데스크탑 컴퓨팅 디바이스 또는 모바일 컴퓨팅 디바이스(예를 들어, 랩탑 컴퓨팅 디바이스, 핸드헬드 컴퓨팅 디바이스, 태블릿, 넷북 등)일 수 있다. 다양한 실시예에서, 시스템(600)은 더 많거나 더 적은 컴포넌트를 가질 수 있고, 및/또는 상이한 아키텍쳐를 가질 수 있다. 예를 들어, 일부 실시예에서, 시스템(600)은 카메라, 키보드, LCD(Liquid Crystal Display) 스크린(터치 스크린 디스플레이를 포함함), 불휘발성 메모리 포트, 다수 안테나, 그래픽스 칩, ASIC(Application-Specific Integrated Circuit) 및 스피커 중 하나 이상을 포함한다.

본 명세서에는 업링크 제어 채널 리소스를 다이나믹하게 할당하는 방법 및 장치가 제공된다. 특정 실시예에서, UE 회로는 ePDCCH 상에서 오프셋 값의 표시를 수신하기 위한 것일 수 있다. UE 회로는 ePDCCH의 하나 이상의 eCCE를 더욱 수신할 수 있다. 그리고, UE 회로는, 오프셋 값의 표시에 기초하여, 복수의 저장된 오프셋 값들을 포함하는 테이블로부터 오프셋 값을 선택할 수 있고, 복수의 저장된 오프셋 값들은 -2, -1, 0 및 2를 포함한다. 그리고, UE 회로는 하나 이상의 eCCE 중 제1 eCCE의 인덱스 및 선택된 오프셋 값에 적어도 일부 기초하여 PUCCH의 업링크 리소스의 할당을 결정할 수 있다. 특정 실시예에서는 오프셋 값의 표시가 ePDCCH에 송신되는 다운링크 제어 정보에 수신될 수 있는 한편, 다른 실시예에서는 오프셋 값이 ePDCCH와 관련된 안테나 포트에 적어도 일부 기초하는 것일 수 있다. 적어도 하나의 실시예에서 안테나 포트는 제1 eCCE에 할당될 수 있다. 일부 실시예에서 업링크 리소스의 할당은 ePDCCH의 세트에 대한 UE 특정 시작 오프셋 값에 적어도 일부 기초하는 것일 수 있다. 또한, 오프셋 값은 UE 특정 시작 오프셋 값 또는 셀 특정 시작 오프셋 값에 기초할 수 있다. 일부 실시예에서는 복수의 오프셋 값들 중 적어도 하나가 짝수이거나 또는 음수일 수 있고, 오프셋 값을 곱셈하는데 스케일링 팩터가 사용될 수 있다. 또한, 제1 eCCE의 인덱스는 하나 이상의 eCCE들 중 다른 eCCE의 인덱스보다 적을 수 있다. 일부 실시예에서, UE 회로는 그래픽스 칩과 연결될 수 있다.

특정 실시예는 상술된 실시예와 유사한 기능을 수행하는 수신 및 처리 회로를 갖는 UE를 더 포함할 수 있다. 특히, 수신 회로는 2의 오프셋 값에 대해 ePDCCH를 모니터하고, ePDCCH의 하나 이상의 eCCE를 취득하기 위한 것일 수 있다. 또한, 수신 회로는 PDCCH의 하나 이상의 CCE를 취득하기 위한 것일 수 있고, 처리 회로는, 하나 이상의 eCCE들 중 제1 eCCE의 인덱스 및 오프셋 값에 적어도 일부 기초하여 PUCCH의 업링크 리소스의 제1 할당을 결정하고, 하나 이상의 CCE 중 제1 CCE의 인덱스에 적어도 일부 기초하여 PUCCH의 업링크 리소스의 제2 할당을 결정하기 위한 것일 수 있다. 일부 실시예에서 제1 할당 및 제2 할당은 상호 다른 것일 수 있다. 일부 실시예에서, 오프셋 값은 ePDCCH에서의 다운링크 제어 정보에 시그널링될 수 있다. 일부 실시예에서, 처리 회로는 스케일링 팩터가 곱셈된 오프셋 값의 결과에 적어도 일부 기초하여 제1 할당을 결정하기 위한 것일 수 있다. 일부 실시예에서, 제1 eCCE의 인덱스는 하나 이상의 eCCE들 중 다른 eCCE들의 인덱스보다 적을 수 있다. 일부 실시예에서, 처리 회로는 복수 세트의 ePDCCH로부터 선택되는 ePDCCH의 세트에 대한 시작 오프셋 값에 적어도 일부 기초하여 업링크 리소스의 제1 할당을 결정하기 위한 것일 수 있다. 일부 실시예에서, 시작 오프셋 값은 UE에 특정된 시작 오프셋 값일 수 있다. 일부 실시예에서, 오프셋 값은 상기 시작 오프셋 값 또는 셀에 특정된 오프셋 값에 적어도 일부 기초할 수 있다. 일부 실시예에서, 2의 오프셋 값은 -2, -1, 0 및 2로 이루어지는 세트로부터 선택될 수 있다.

다른 실시예는 2의 오프셋 값을 수신하는 수신기 및 ePDCCH의 하나 이상의 eCCE를 포함하는 UE를 포함할 수 있다. UE는 하나 이상의 eCCE 중 제1 eCCE의 인덱스 및 오프셋 값에 적어도 일부 기초하여 PUCCH의 업링크 리소스를 할당하도록 수신기와 연결되는 프로세서를 더 포함할 수 있다. UE는 또한 제1 업링크 리소스를 사용하여 물리적 업링크 제어 채널 상에 신호를 송신하도록 구성되는 송신기를 포함할 수 있다. 실시예에서, 수신기는 ePDCCH의 다운링크 제어 정보에서 오프셋 값을 수신하기 위한 것일 수 있다. 실시예에서, 프로세서는 스케일링 팩터가 곱셈된 오프셋 값에 적어도 일부 기초하여 업링크 리소스를 할당하기 위한 것일 수 있다. 실시예에서, 제1 eCCE의 인덱스는 하나 이상의 eCCE들 중 다른 eCCE의 인덱스보다 적다. 실시예에서, 프로세서는 ePDCCH의 세트에 대한 시작 오프셋 값에 적어도 일부 기초하여 업링크 리소스를 할당하기 위한 것일 수 있다. 실시예에서, 시작 오프셋 값은 UE에 특정한 것이다. 실시예에서, 오프셋 값은, 상기 시작 오프셋 값 또는 셀에 특정된 시작 오프셋 값에 적어도 일부 기초한다. 실시예에서, 2의 오프셋 값은 -2, -1, 0 및 2로 구성되는 세트로부터 선택된다. 실시예에서, 디스플레이가 프로세서와 연결될 수 있다.

특정 실시예들이 설명의 목적으로 본 명세서에 도시되고 개시되었지만, 본 출원은 본 명세서에 논의된 실시예들의 임의의 적응 또는 변경사항들을 커버하고자 하는 것이다. 따라서, 본 명세서에 개시되는 실시예들은 특허청구범위에 의해서만 제한된다는 점이 명백히 의도된다.

본 명세서가 "a" 또는 "a first" 엘리먼트 또는 그 등가물을 인용하는 곳에서, 이러한 개시사항은 그러한 엘리먼트를 2개 이상 필요로 하지도 않고 배제하지도 않으며 하나 이상 포함한다. 또한, 식별되는 엘리먼트들에 대한 서수적 표시자(예를 들어, 제1, 제2 또는 제3 등)는 엘리먼트들 사이를 구별하기 위해 사용되는 것으로, 이러한 엘리먼트의 요구되거나 제한되는 수를 나타내거나 시사하지 않으며, 달리 구체적으로 언급되지 않는 한 그러한 엘리먼트의 특정 위치 또는 순서를 나타내는 것이 아니다.

Claims

UE(User Equipment) 회로로서,
ePDCCH(enhanced Physical Downlink Control CHannel) 상에서, 오프셋 값의 표시를 수신하고;
상기 ePDCCH 상에서, 상기 ePDCCH의 하나 이상의 eCCE(enhanced Control Channel Element)를 수신하고;
상기 오프셋 값의 표시에 기초하여, 복수의 저장된 오프셋 값을 포함하는 테이블로부터 오프셋 값을 선택하고 - 상기 복수의 저장된 오프셋 값은 -2, -1, 0 및 2의 오프셋 값을 포함함 -;
상기 하나 이상의 eCCE 중 제1 eCCE의 인덱스 및 상기 선택된 오프셋 값에 적어도 일부 기초하여, PUCCH(Physical Uplink Control CHannel)의 업링크 리소스의 할당을 결정하는 것인 UE 회로.
제1항에 있어서,
상기 UE 회로는 상기 ePDCCH에서 송신된 다운링크 제어 정보에서 상기 오프셋 값의 표시를 수신하는 것인 UE 회로.
제1항에 있어서,
상기 UE 회로는 상기 선택된 오프셋 값을 스케일링 팩터로 곱셈하는 것에 적어도 일부 기초하여 상기 업링크 리소스의 할당을 결정하는 것인 UE 회로.
제1항에 있어서,
상기 제1 eCCE의 인덱스는 상기 하나 이상의 eCCE 중 다른 eCCE의 인덱스보다 적은 것인 UE 회로.
제1항 내지 제4항 중 어느 한 항에 있어서,
상기 UE 회로는 상기 ePDCCH의 세트에 대한 시작 오프셋 값에 적어도 일부 기초하여 상기 업링크 리소스의 할당을 결정하는 것인 UE 회로.
제5항에 있어서,
상기 시작 오프셋 값은 UE 특정 시작 오프셋 값인 UE 회로.
제6항에 있어서,
상기 선택된 오프셋 값은 상기 UE 특정 시작 오프셋 값 또는 셀 특정 시작 오프셋 값을 더 포함하는 것인 UE 회로.
제1항 내지 제4항 중 어느 한 항에 있어서,
상기 UE 회로는 그래픽스 칩에 연결되는 것인 UE 회로.
UE(User Equipment)로서,
2의 오프셋 값에 대해 ePDCCH(enhanced Physical Downlink Control CHannel)를 모니터하고;
상기 ePDCCH의 하나 이상의 eCCE(enhanced Control Channel Element)를 취득하고;
PDCCH(Physical Downlink Control CHannel)의 하나 이상의 CCE(Control Channel Element)를 취득하는
수신 회로; 및
상기 수신 회로와 연결되며,
상기 하나 이상의 eCCE 중 제1 eCCE의 인덱스 및 상기 오프셋 값에 적어도 일부 기초하여, PUCCH(Physical Uplink Control CHannel)의 업링크 리소스의 제1 할당을 결정하고;
상기 하나 이상의 CCE 중 제1 CCE의 인덱스에 적어도 일부 기초하여, 상기 PUCCH의 업링크 리소스의 제2 할당을 결정하는 - 상기 제1 할당 및 제2 할당은 상호 상이함 -
처리 회로
를 포함하는 UE.
제9항에 있어서,
상기 오프셋 값은 상기 ePDCCH에서의 다운링크 제어 정보에서 시그널링되는 UE.
제9항에 있어서,
상기 처리 회로는 상기 오프셋 값을 스케일링 팩터로 곱셈한 결과에 적어도 일부 기초하여 상기 제1 할당을 결정하는 것인 UE.
제9항에 있어서,
상기 제1 eCCE의 인덱스는 상기 하나 이상의 eCCE 중 다른 eCCE의 인덱스보다 적은 것인 UE.
제9항 내지 제12항 중 어느 한 항에 있어서,
상기 처리 회로는 복수 세트의 ePDCCH로부터 선택되는 ePDCCH의 세트에 대한 시작 오프셋 값에 적어도 일부 기초하여 상기 업링크 리소스의 제1 할당을 결정하는 것인 UE.
제13항에 있어서,
상기 시작 오프셋 값은 상기 UE에 특정된 시작 오프셋 값인 UE.
제14항에 있어서,
상기 오프셋 값은 상기 시작 오프셋 값 또는 셀에 특정된 시작 오프셋 값에 적어도 일부 기초하는 것인 UE.
제9항 내지 제12항 중 어느 한 항에 있어서,
상기 2의 오프셋 값은, -2, -1, 0 및 2로 이루어진 세트로부터 선택된 것인 UE.
UE(User Equipment)로서,
2의 오프셋 값, 및 ePDCCH(enhanced Physical Downlink Control CHannel)의 하나 이상의 eCCE(enhanced Control Channel Element)를 수신하는 수신기;
상기 수신기와 연결되고, 상기 하나 이상의 eCCE 중 제1 eCCE의 인덱스 및 상기 오프셋 값에 적어도 일부 기초하여, PUCCH(Physical Uplink Control CHannel)의 업링크 리소스를 할당하는 프로세서; 및
상기 프로세서와 연결되고, 제1 업링크 리소스를 사용하여 상기 PUCCH 상에서 신호를 송신하는 송신기
를 포함하는 UE.
제17항에 있어서,
상기 수신기는 상기 ePDCCH의 다운링크 제어 정보에서 상기 오프셋 값을 수신하는 것인 UE.
제17항에 있어서,
상기 프로세서는 스케일링 팩터가 곱셈된 상기 오프셋 값에 적어도 일부 기초하여 상기 업링크 리소스를 할당하는 것인 UE.
제17항에 있어서,
상기 제1 eCCE의 인덱스는 상기 하나 이상의 eCCE 중 다른 eCCE의 인덱스보다 적은 것인 UE.
제17항 내지 제20항 중 어느 한 항에 있어서,
상기 프로세서는 상기 ePDCCH의 세트에 대한 시작 오프셋 값에 적어도 일부 기초하여 상기 업링크 리소스를 할당하는 것인 UE.
제21항에 있어서,
상기 시작 오프셋 값은 상기 UE에 특정인 것인 UE.
제22항에 있어서,
상기 오프셋 값은 상기 시작 오프셋 값 또는 셀에 특정된 시작 오프셋 값에 적어도 일부 기초하는 것인 UE.
제17항 내지 제20항 중 어느 한 항에 있어서,
상기 2의 오프셋 값은, -2, -1, 0 및 2로 이루어진 세트로부터 선택된 것인 UE.
제17항 내지 제20항 중 어느 한 항에 있어서,
상기 프로세서와 연결되는 디스플레이를 더 포함하는 UE.