KR101636610B1 - Method and Apparatus for Time Amplifier using Voltage Controlled Delay Line - Google Patents
Method and Apparatus for Time Amplifier using Voltage Controlled Delay Line Download PDFInfo
- Publication number
- KR101636610B1 KR101636610B1 KR1020140073502A KR20140073502A KR101636610B1 KR 101636610 B1 KR101636610 B1 KR 101636610B1 KR 1020140073502 A KR1020140073502 A KR 1020140073502A KR 20140073502 A KR20140073502 A KR 20140073502A KR 101636610 B1 KR101636610 B1 KR 101636610B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- time
- delay line
- controlled delay
- input pulse
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
- G04F10/005—Time-to-digital converters [TDC]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/14—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines
Abstract
전압 제어 지연 라인을 이용한 시간 증폭 방법 및 장치가 제시된다.
전압 제어 지연 라인을 이용한 시간 증폭 방법에 있어서, 시간-디지털 변환기(Time-to-Digital Converter; TDC)를 통해 입력되는 두 신호의 위상 차이를 디지털 값으로 변환하는 단계; 변환된 상기 디지털 값이 입력되는 시간 증폭기(Time Amplifier; TA)의 회로도에서 제1 입력 펄스전압과 제2 입력 펄스전압의 상승 에지(edge)부터 상기 제2 입력 펄스전압의 지연된 신호인 충전전압의 상승 에지까지 각각의 커패시터에 전압을 충전하는 단계; 상기 각각의 커패시터에 충전된 상기 전압을 상기 전압 제어 지연 라인(Voltage Controlled Delay Line; VCDL)의 컨트롤 전압으로 사용하여 출력을 생성하는 단계; 및 상기 제2 입력 펄스전압의 하강 에지에 동기되는 리셋(reset) 펄스를 생성하여 충전된 커패시터의 전하를 방전시키는 단계를 포함한다.A time amplification method and apparatus using a voltage controlled delay line are presented.
A time amplification method using a voltage controlled delay line, the method comprising: converting a phase difference between two signals inputted through a time-to-digital converter (TDC) into a digital value; The digital value of the converted digital value is input to a time amplifier (TA) circuit in which the digital value is input, the rising edge of the first input pulse voltage and the rising edge of the second input pulse voltage, Charging each capacitor to a rising edge; Generating an output by using the voltage charged in each of the capacitors as a control voltage of the voltage controlled delay line (VCDL); And generating a reset pulse synchronized with a falling edge of the second input pulse voltage to discharge the charge of the charged capacitor.
Description
본 발명은 전압 제어 지연 라인을 이용한 시간 증폭 방법 및 장치에 관한 것이다. 더욱 상세하게는 시간 증폭기를 이용한 시간-디지털 변환기를 구성하여 해상도를 높이는 전압 제어 지연 라인을 이용한 시간 증폭 방법 및 장치에 관한 것이다. The present invention relates to a time amplification method and apparatus using a voltage-controlled delay line. More particularly, the present invention relates to a time amplification method and apparatus using a voltage-controlled delay line that increases resolution by configuring a time-to-digital converter using a time amplifier.
시간-디지털 변환기(Time-to-Digital Converter; TDC)는 저전압 환경에서의 데이터 변환 기술로 두 신호의 에지(edge) 간격을 디지털로 변환하는 회로이다. 여기서, 기본적인 시간-디지털 변환기는 버퍼 체인과 다수의 플립플롭(또는 래치)로 이루어질 수 있다.Time-to-Digital Converter (TDC) is a circuit that converts the edge interval of two signals to digital by a data conversion technique in a low-voltage environment. Here, the basic time-to-digital converter can consist of a buffer chain and a number of flip-flops (or latches).
이러한, 구조의 시간-디지털 변환기(TDC)는 버퍼의 최소 지연에 따라 해상도의 제약을 받을 수 있다. 이에 따라, 시간-디지털 변환기에서 더 높은 해상도를 얻기 위해서 다양한 방안이 연구되고 있다. Such a structured time-to-digital converter (TDC) may be subject to resolution depending on the minimum delay of the buffer. Accordingly, various schemes are being studied to obtain higher resolution in a time-to-digital converter.
본 발명이 이루고자 하는 기술적 과제는 시간 증폭기를 이용한 시간-디지털 변환기를 구성하여 버퍼 지연에 따른 해상도 한계점을 극복하고, 전위차의 범위를 작게 설계하여, 전압 제어 지연 라인(VCDL)의 이득 곡선(gain curve)에 따른 시간 증폭기의 선형성을 향상시킴으로써, 고 이득을 얻을 수 있는 전압 제어 지연 라인을 이용한 시간 증폭 방법 및 장치를 제공하는데 있다. SUMMARY OF THE INVENTION The present invention provides a time-to-digital converter using a time amplifier to overcome a resolution limit due to a buffer delay and to design a small range of potential difference so that a gain curve of a voltage controlled delay line (VCDL) The present invention provides a time amplification method and apparatus using a voltage controlled delay line capable of achieving a high gain by improving the linearity of a time amplifier according to the present invention.
일 측면에 있어서, 본 발명에서 제안하는 전압 제어 지연 라인을 이용한 시간 증폭 방법에 있어서, 시간-디지털 변환기(TDC)를 통해 입력되는 두 신호의 위상 차이를 디지털 값으로 변환하는 단계; 제1 입력 펄스전압과 제2 입력 펄스전압을 시간 증폭기(Time Amplifier; TA)로 입력하고, 상기 시간 증폭기에서 상기 제1 입력 펄스전압과 상기 제2 입력 펄스전압의 상승 에지(edge)부터 상기 제2 입력 펄스전압의 지연된 신호인 충전전압의 상승 에지까지 각각의 커패시터에 전압을 충전하는 단계; 상기 각각의 커패시터에 충전된 상기 전압을 상기 전압 제어 지연 라인(Voltage Controlled Delay Line; VCDL)의 컨트롤 전압으로 사용하여 출력을 생성하는 단계; 및 상기 제2 입력 펄스전압의 하강 에지에 동기되는 리셋(reset) 펄스를 생성하여 충전된 커패시터의 전하를 방전시키는 단계를 포함하고, 상기 제1 입력 펄스전압은 상기 입력된 두 신호 중 하나의 신호의 지연된 신호를 제1 멀티플렉서에 입력하고 상기 시간-디지털 변환기의 출력 신호를 온도계 이진 디코더(Thermometer to binary decoder)를 통해 2진 디지털 코드로 변환하며 변환한 신호를 상기 제1 멀티플렉서의 선택신호로 하여 출력되며, 상기 제2 입력 펄스전압은 상기 입력된 두 신호 중 다른 하나의 신호를 제2 멀티플렉서에 입력하고 상기 시간-디지털 변환기의 출력 신호를 상기 온도계 이진 디코더(Thermometer to binary decoder)를 통해 2진 디지털 코드로 변환하며 변환한 신호를 상기 제2 멀티플렉서의 선택신호로 하여 출력될 수 있다. In one aspect, the present invention provides a time amplification method using a voltage-controlled delay line, comprising: converting a phase difference between two signals input through a time-to-digital converter (TDC) into a digital value; Wherein the first input pulse voltage and the second input pulse voltage are inputted to a time amplifier (TA), and a rising edge of the first input pulse voltage and a rising edge of the second input pulse voltage, Charging each capacitor to a rising edge of a charging voltage which is a delayed signal of a two input pulse voltage; Generating an output by using the voltage charged in each of the capacitors as a control voltage of the voltage controlled delay line (VCDL); And generating a reset pulse synchronized with a falling edge of the second input pulse voltage to discharge the charge of the charged capacitor, wherein the first input pulse voltage is one of the two input signals To a first multiplexer, converts the output signal of the time-to-digital converter into a binary digital code through a thermometer to binary decoder, and outputs the converted signal as a selection signal of the first multiplexer And the second input pulse voltage is input to the second multiplexer of the other one of the two input signals, and the output signal of the time-to-digital converter is converted into a binary signal through the thermometer to binary decoder And outputs the converted signal as a selection signal of the second multiplexer.
상기 각각의 커패시터에 전압을 충전하는 단계는 시간차에 따른 전위차를 형성할 수 있다.The step of charging a voltage to each of the capacitors may form a potential difference according to a time difference.
상기 각각의 커패시터에 충전된 상기 전압을 상기 전압 제어 지연 라인의 컨트롤 전압으로 사용하여 출력을 생성하는 단계는 상기 각각의 커패시터에 충전된 상기 전압은 상기 충전전압이 1이 되는 시점에 홀드(hold)시키는 단계; 상기 전압을 상기 전압 제어 지연 라인의 컨트롤 전압으로 사용하는 단계; 및 전위차에 따른 지연 차를 가지는 상기 시간 증폭기의 출력을 생성하는 단계를 포함할 수 있다.Generating the output by using the voltage charged in each of the capacitors as a control voltage of the voltage control delay line, the voltage charged in each capacitor is held at a time when the charge voltage becomes 1, ; Using the voltage as a control voltage for the voltage controlled delay line; And generating an output of the time amplifier having a delay difference according to a potential difference.
상기 각각의 커패시터에 충전된 상기 전압을 상기 전압 제어 지연 라인의 컨트롤 전압으로 사용하여 출력을 생성하는 단계는 충전된 전위차의 범위를 작게 설계할수록, 상기 전압 제어 지연 라인(VCDL)의 이득 곡선(gain curve)에 따른 상기 시간 증폭기의 선형성을 향상시킬 수 있다.The step of generating the output by using the voltage charged in each of the capacitors as the control voltage of the voltage control delay line includes the step of controlling the gain of the voltage control delay line (VCDL) the linearity of the time amplifier according to the curve can be improved.
다른 측면에 있어서, 본 발명에서 제안하는 전압 제어 지연 라인을 이용한 시간 증폭 장치에 있어서, 입력되는 두 신호의 위상 차이를 디지털 값으로 변환하는 시간-디지털 변환기(TDC); 및 제1 입력 펄스전압과 제2 입력 펄스전압을 시간 증폭기(Time Amplifier; TA)로 입력하고, 상기 시간 증폭기에서 상기 제1 입력 펄스전압과 상기 제2 입력 펄스전압의 상승 에지(edge)부터 상기 제2 입력 펄스전압의 지연된 신호인 충전전압의 상승 에지까지 각각의 커패시터에 전압을 충전하고, 상기 각각의 커패시터에 충전된 상기 전압을 상기 전압 제어 지연 라인(Voltage Controlled Delay Line; VCDL)의 컨트롤 전압으로 사용하여 출력을 생성하는 시간 증폭기를 포함하고, 상기 제1 입력 펄스전압은 상기 입력된 두 신호 중 하나의 신호의 지연된 신호를 제1 멀티플렉서에 입력하고 상기 시간-디지털 변환기의 출력 신호를 온도계 이진 디코더(Thermometer to binary decoder)를 통해 2진 디지털 코드로 변환하며 변환한 신호를 상기 제1 멀티플렉서의 선택신호로 하여 출력되며, 상기 제2 입력 펄스전압은 상기 입력된 두 신호 중 다른 하나의 신호를 제2 멀티플렉서에 입력하고 상기 시간-디지털 변환기의 출력 신호를 상기 온도계 이진 디코더(Thermometer to binary decoder)를 통해 2진 디지털 코드로 변환하며 변환한 신호를 상기 제2 멀티플렉서의 선택신호로 하여 출력될 수 있다.According to another aspect of the present invention, there is provided a time amplification apparatus using a voltage-controlled delay line according to the present invention, comprising: a time-to-digital converter (TDC) for converting a phase difference between two input signals into a digital value; And inputting a first input pulse voltage and a second input pulse voltage into a time amplifier (TA), wherein the rising edge of the first input pulse voltage and the rising edge of the second input pulse voltage, The voltage of each capacitor is charged until the rising edge of the charge voltage, which is a delayed signal of the second input pulse voltage, and the voltage charged in each capacitor is set to the control voltage of the voltage controlled delay line (VCDL) Wherein the first input pulse voltage inputs a delayed signal of one of the two input signals to a first multiplexer and outputs the output signal of the time- Converts the digital signal into a binary digital code through a thermometer to binary decoder and outputs the converted signal as a selection signal of the first multiplexer, The second input pulse voltage is input to the second multiplexer of the other of the two input signals and the output signal of the time-to-digital converter is converted into a binary digital code through the thermometer to binary decoder And outputs the converted signal as a selection signal of the second multiplexer.
본 발명의 실시예들에 따르면 시간 증폭기를 이용한 시간-디지털 변환기를 구성하여 버퍼 지연에 따른 해상도 한계점을 극복하고, 전위차의 범위를 작게 설계하여, 전압 제어 지연 라인(VCDL)의 이득 곡선(gain curve)에 따른 시간 증폭기의 선형성을 향상시킴으로써, 고 이득을 얻을 수 있는 전압 제어 지연 라인을 이용한 시간 증폭 방법 및 장치를 제공할 수 있다.According to embodiments of the present invention, a time-to-digital converter using a time amplifier is constructed to overcome a resolution limit due to a buffer delay and to design a small range of potential difference so that a gain curve of a voltage controlled delay line (VCDL) The present invention can provide a time amplification method and apparatus using a voltage control delay line that can achieve high gain by improving the linearity of the time amplifier according to the time delay.
도 1은 본 발명의 일 실시예에 따른 기본적인 시간-디지털 변환기를 나타낸 구조도이다.
도 2는 본 발명의 일 실시예에 따른 전압 제어 지연 라인을 이용한 시간 증폭 장치를 나타낸 구조도이다.
도 3은 본 발명의 일 실시예에 따른 시간 증폭기를 나타낸 회로도이다.
도 4는 본 발명의 일 실시예에 따른 전압 제어 지연 라인을 이용한 시간 증폭 방법을 나타낸 흐름도이다.
도 5는 본 발명의 일 실시예에 따른 전압을 전압 제어 지연 라인의 컨트롤 전압으로 사용하여 출력을 생성하는 방법을 나타낸 흐름도이다.
도 6은 본 발명의 일 실시예에 따른 시간 증폭기의 이득 곡선을 나타낸 그래프이다.1 is a block diagram illustrating a basic time-to-digital converter according to an embodiment of the present invention.
2 is a block diagram illustrating a time amplification apparatus using a voltage control delay line according to an embodiment of the present invention.
3 is a circuit diagram illustrating a time amplifier according to an embodiment of the present invention.
4 is a flowchart illustrating a time amplification method using a voltage control delay line according to an embodiment of the present invention.
5 is a flowchart illustrating a method of generating an output using a voltage according to an embodiment of the present invention as a control voltage of a voltage control delay line.
6 is a graph illustrating a gain curve of a time amplifier according to an embodiment of the present invention.
이하, 본 발명의 실시 예를 첨부된 도면을 참조하여 상세하게 설명한다.
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일 실시예에 따른 기본적인 시간-디지털 변환기를 나타낸 구조도이다.1 is a block diagram illustrating a basic time-to-digital converter according to an embodiment of the present invention.
도 1을 참조하면, 기본적인 시간-디지털 변환기의 구조를 확인할 수 있다.Referring to FIG. 1, the structure of a basic time-to-digital converter can be confirmed.
시간-디지털 변환기(Time-to-Digital Converter; TDC)는 저전압 환경에서의 데이터 변환 기술로 두 신호(클럭)의 에지(edge) 간격을 디지털로 변환하는 회로이다. 여기서, 기본적인 시간-디지털 변환기는 버퍼 체인과 다수의 플립플롭(또는 래치)로 이루어질 수 있다.Time-to-Digital Converter (TDC) is a circuit that converts the edge interval of two signals (clock) into digital by a data conversion technique in a low voltage environment. Here, the basic time-to-digital converter can consist of a buffer chain and a number of flip-flops (or latches).
이러한 구조의 시간-디지털 변환기(TDC)는 버퍼의 최소 지연에 따라 해상도의 제약을 받을 수 있다. 이에 따라, 시간-디지털 변환기에서 더 높은 해상도를 얻기 위해서 다양한 방안이 연구되고 있는데, 그 중 하나로 시간 증폭기(Time Amplifier, TA)를 사용한 다중 단계 시간-디지털 변환기(Multi-step TDC)를 이용할 수 있다. The time-to-digital converter (TDC) of such a structure can be limited in resolution depending on the minimum delay of the buffer. Accordingly, various schemes have been studied in order to obtain a higher resolution in a time-to-digital converter, and a multi-step TDC using a time amplifier (TA) can be used as one of them. .
최근, 시간 증폭기의 설계 이슈 중 가장 고려되고 있는 것이 선형성(Linearity)인데, 최근 발표된 시간 증폭기 메커니즘들은 이득 증가에 따른 선형성 저하가 크기 때문에 높은 이득 설계가 어렵다. 따라서, 보다 높은 이득을 얻으면서 선형성을 유지할 수 있는 메커니즘이 요구되고 있다.
Recently, the most important design issue of the time amplifier is linearity. Recently, the timing amplifier mechanisms have difficulty in designing a high gain because of the large linearity degradation due to the gain increase. Therefore, there is a demand for a mechanism capable of maintaining linearity while obtaining higher gain.
도 2는 본 발명의 일 실시예에 따른 전압 제어 지연 라인을 이용한 시간 증폭 장치를 나타낸 구조도이다.2 is a block diagram illustrating a time amplification apparatus using a voltage control delay line according to an embodiment of the present invention.
도 2를 참조하면, 전압 제어 지연 라인을 이용한 시간 증폭 장치는 시간 증폭기(TA)를 사용한 2 단계의 시간-디지털 변환기(2-step TDC)의 간략한 토폴로지로 구성될 수 있다.Referring to FIG. 2, a time amplification apparatus using a voltage-controlled delay line may be configured with a simple topology of a 2-step TDC using a time amplifier (TA).
전압 제어 지연 라인을 이용한 시간 증폭 장치(200)는 시간-디지털 변환기(TDC)(210)와 시간 증폭기(TA)(220)을 포함할 수 있다.The
시간-디지털 변환기(Time-to-Digital Converter; TDC)(210)는 두 신호의 위상 차이를 그에 상응하는 디지털 값으로 변환시키는 회로로써, 기준 신호와 시간 도메인 상의 궤환 신호의 위상 차이를 측정하여 디지털 신호로 변환할 수 있다. 그리고, 시간-디지털 변환기(TDC)는 입력 위상 차이나 시간 간격을 디지털화하는 과정에서 양자화 에러(Quantization error)가 발생될 수 있다. 따라서, 양자화 에러를 줄이기 위해 높은 해상도를 가진 시간-디지털 변환기의 설계가 매우 중요하다.A time-to-digital converter (TDC) 210 converts a phase difference between two signals into a corresponding digital value. The
시간 증폭기(Time Amplifier; TA)(220)는 입력 신호의 시간 차이를 선형적으로 증폭시키는 것으로, 시간-디지털 변환기(TDC)에서 시간 증폭기(TA)를 사용하여 고해상도를 얻을 수 있다.A Time Amplifier (TA) 220 linearly amplifies the time difference of the input signal, and can obtain a high resolution using a time amplifier (TA) in a time-to-digital converter (TDC).
여기서, 시간 증폭기(TA)(220)는 제1 입력 펄스전압(Vina)과 제2 입력 펄스전압(Vinb)을 입력으로 가질 수 있다. 제1 입력 펄스전압(Vina)은 시간-디지털 변환기(TDC)(210)로 입력된 두 신호(Start, Stop) 중 하나의 신호(Start)에서 버퍼에 의해 지연된 신호들(a[1], a[2], a[3], a[4], a[5], ...)을 제1 멀티플렉서(MUX)에 입력하고 시간-디지털 변환기(TDC)(210)의 출력 신호(T[1:2n-1])를 온도계 이진 디코더(Thermometer to binary decoder)를 이용하여 2진 디지털 코드로 변환하며 변환한 신호(B[0:n+m-1])를 제1 멀티플렉서의 선택신호(Sel)로 하여 출력되는 것으로, 시간 증폭기(TA)(220)의 입력 신호 중 하나가 될 수 있다. 그리고 제2 입력 펄스전압(Vinb)은 시간-디지털 변환기(TDC)(210)로 입력된 두 신호(Start, Stop) 중 다른 하나의 신호(Stop)를 제2 멀티플렉서(MUX)에 입력하고 시간-디지털 변환기(TDC)(210)의 출력 신호(T[1:2n-1])를 온도계 이진 디코더(Thermometer to binary decoder)를 이용하여 2진 디지털 코드로 변환하며 변환한 신호(B[0:n+m-1])를 제2 멀티플렉서의 선택신호(Sel)로 하여 출력되는 것으로, 시간 증폭기(TA)(220)의 입력 신호 중 다른 하나의 신호가 될 수 있다. 이러한 제1 입력 펄스전압(Vina)과 제2 입력 펄스전압(Vinb)은 온도계 이진 디코더(Themometer to binary decoder)를 통해 출력한 신호(B[0:n+m-1])를 선택신호(Sel)로 하여 출력된 신호가 될 수 있다. 그리고, 시간 증폭기(TA)(220)에서 제1 입력 펄스전압(Vina)과 제2 입력 펄스전압(Vinb)의 상승 에지(edge)부터 제2 입력 펄스전압(Vinb)의 지연된 신호인 충전전압(Vinb_d)의 상승 에지까지 각각의 커패시터에 전압을 충전하고, 충전된 충전전압(Vinb_d)을 전압 제어 지연 라인(Voltage Controlled Delay Line; VCDL)의 컨트롤 전압(Vctrl)으로 사용하여 출력을 생성할 수 있다. 여기서 시간 증폭기(TA)(220)는 통상의 시간 증폭기(TA)가 사용될 수 있으며, 복수의 커패시터가 구성되어 전압을 충전할 수 있는 시간 증폭기(TA)가 사용될 수 있다. 이에 따라, 버퍼 지연에 따른 해상도 한계점을 극복할 수 있다.Here, the time amplifier (TA) 220 may have a first input pulse voltage Vina and a second input pulse voltage Vinb as inputs. The first input pulse voltage Vina is input to the first input pulse voltage Vina in response to a signal a [1], a (1) delayed by the buffer at one of the two signals Start, Stop input to the time- (2), a [3], a [4], a [5], ...) to the first multiplexer (MUX) : 2 n -1]) into a binary digital code using a thermometer to binary decoder and outputs the converted signal B [0: n + m-1] as a selection signal of the first multiplexer Sel), and may be one of the input signals of the time amplifier (TA) 220. The second input pulse voltage Vinb is input to the second multiplexer MUX of the other one of the two signals Start and Stop input to the time-to-digital converter (TDC) digital converter (TDC) (210) of the output signal (T [1: 2 n -1 ]) a thermometer, a binary decoder (thermometer to binary decoder) 2 is converted into the digital binary code, converts a signal (B [0 using: n + m-1]) of the second multiplexer, and may be another one of the input signals of the time amplifier (TA) 220. The first input pulse voltage Vina and the second input pulse voltage Vinb are supplied to the thermometer binary decoder through a signal B [0: n + m-1] ) Can be the output signal. In the time amplifier (TA) 220, the charging voltage (Vb), which is a delayed signal of the second input pulse voltage Vinb from the rising edge of the first input pulse voltage Vina and the second input pulse voltage Vinb And the charged voltage Vinb_d may be used as the control voltage Vctrl of the voltage controlled delay line (VCDL) to charge the respective capacitors up to the rising edge of the voltage control delay line (Vinb_d) . Here, the time amplifier (TA) 220 may be a conventional time amplifier (TA), and a time amplifier (TA) in which a plurality of capacitors can be configured to charge the voltage may be used. Thus, the resolution limit due to the buffer delay can be overcome.
그리고, 시간 증폭기의 이득(gain)은 입력되는 두 신호의 위상차가 커질수록 서서히 감소하게 된다. 따라서, 충전된 전위차의 범위를 작게 설계하여 시간 증폭기의 선형성을 향상시킬 수 있다.The gain of the time amplifier gradually decreases as the phase difference between the input signals becomes larger. Therefore, the linearity of the time amplifier can be improved by designing a small range of the charged potential difference.
이와 같이, 전압 제어 지연 라인을 이용한 시간 증폭 장치는 다중 단계 시간-디지털 변환기(Multi-step TDC)로 구성될 수 있다. 이러한, 다중 단계 시간-디지털 변환기는 다중 단계 아날로그-디지털변환기(Multi-step Analog-Digital Converter; Multi-step ADC) 또는 파이프 라인 아날로그-디지털변환기(Analog-Digital Converter; ADC)를 모티브로 한 방식으로, 기본적인 시간-디지털 변환기(TDC) 동작에서 1차적으로 데이터 변환을 한 다음, 나머지 잔여 시간 차를 선형적으로 증폭시켜 같은 변환과정을 반복할 수 있다. As such, the time amplification apparatus using the voltage-controlled delay line may be configured as a multi-step TDC. Such a multi-stage time-to-digital converter can be implemented by a multi-step analog-to-digital converter (ADC) or a pipelined analog-to-digital converter , It is possible to perform the data conversion primarily in the basic time-digital converter (TDC) operation, and then linearly amplify the remaining time difference to repeat the same conversion process.
따라서, 시간 증폭기(TA)를 사용하여 2 단계 시간-디지털 변환기 또는 다중 단계 시간-디지털 변환기(Multi-step TDC)를 형성함으로써, 버퍼 지연에 따른 해상도 한계점을 극복할 수 있다.
Thus, by forming a two-stage time-to-digital converter or a multi-step TDC using the time amplifier TA, the resolution limit due to the buffer delay can be overcome.
도 3은 본 발명의 일 실시예에 따른 시간 증폭기를 나타낸 회로도이다.3 is a circuit diagram illustrating a time amplifier according to an embodiment of the present invention.
도 3을 참조하면, 시간 증폭기(TA)의 회로도에서 두 입력 펄스의 상승 에지(edge)부터 제2 입력 펄스전압(Vinb)의 지연된 신호인 충전전압(Vinb_d)의 상승 에지(edge)까지 각 커패시터에 전압 충전을 시켜준다. 아주 짧은 시간의 충전이기 때문에 충전되는 전압은 충전시간과 비례한다고 가정이 가능하다(Vx∝tx, Vy∝ty). 3, in the circuit diagram of the time amplifier TA, from the rising edge of two input pulses to the rising edge of the charging voltage Vinb_d, which is a delayed signal of the second input pulse voltage Vinb, To charge the voltage. Since it is a very short time charge, it can be assumed that the charge voltage is proportional to the charge time (Vxαtx, Vyαty).
이에 따라, 시간차에 따른 전위차를 만들 수 있다. 이렇게 충전된 전압을 충전전압(Vinb_d) = 1이 되는 순간에 홀드(hold)하고, 각각의 충전된 전압을 전압 제어 지연 라인(Voltage Controlled Delay Line; VCDL)의 컨트롤 전압으로 사용하면 전위차에 따른 지연 차를 가지는 시간 증폭기의 출력을 생성할 수 있다.
Thus, a potential difference according to a time difference can be produced. When the charged voltage is held at the instant when the charging voltage Vinb_d = 1 and each charged voltage is used as the control voltage of the voltage controlled delay line (VCDL), a delay due to the potential difference The output of the time amplifier having a difference can be generated.
도 4는 본 발명의 일 실시예에 따른 전압 제어 지연 라인을 이용한 시간 증폭 방법을 나타낸 흐름도이다.4 is a flowchart illustrating a time amplification method using a voltage control delay line according to an embodiment of the present invention.
도 4를 참조하면, 전압 제어 지연 라인을 이용한 시간 증폭 방법은 전압 제어 지연 라인을 이용한 시간 증폭 장치를 이용할 수 있다. 이때, 전압 제어 지연 라인은 앞에서 언급한 바와 같이, 시간 증폭기를 이용한 시간-디지털 변환기로 구성될 수 있다.Referring to FIG. 4, the time amplification method using the voltage-controlled delay line can use a time amplification device using a voltage-controlled delay line. At this time, as mentioned above, the voltage control delay line can be configured as a time-to-digital converter using a time amplifier.
단계(410)에서, 시간-디지털 변환기(TDC)는 입력되는 두 신호의 위상 차이를 측정하여 그에 상응하는 디지털 값으로 변환할 수 있다. 그리고, 시간-디지털 변환기(TDC)는 1차적으로 데이터 변환을 한 다음, 나머지 잔여 시간 차를 선형적으로 증폭시켜 같은 변환 과정을 반복할 수 있다.In
단계(420)에서, 시간 증폭기를 이용한 시간-디지털 변환기는 시간-디지털 변환기(TDC)에 입력된 두 신호(Start, Stop) 중 하나의 신호(Start)에서 버퍼에 의해 지연된 신호들(a[1], a[2], a[3], a[4], a[5], ...)을 제1 멀티플렉서(MUX)에 입력하고 시간-디지털 변환기(TDC)의 출력 신호(T[1:2n-1])를 온도계 이진 디코더(Thermometer to binary decoder)를 이용하여 2진 디지털 코드로 변환하며 변환한 신호(B[0:n+m-1])를 제1 멀티플렉서의 선택신호(Sel)로 하여 출력되는 제1 입력 펄스전압(Vina)과, 두 신호(Start, Stop) 중 다른 하나의 신호(Stop)를 제2 멀티플렉서(MUX)에 입력하고 시간-디지털 변환기(TDC)의 출력 신호를 온도계 이진 디코더(Thermometer to binary decoder)를 이용하여 2진 디지털 코드로 변환하며 변환한 신호(B[0:n+m-1])를 제2 멀티플렉서의 선택신호(Sel)로 하여 출력되는 제2 입력 펄스전압(Vinb)을 시간 증폭기(TA)로 입력할 수 있다. 이러한 제1 입력 펄스전압(Vina)과 제2 입력 펄스전압(Vinb)은 온도계 이진 디코더(Themometer to binary decoder)를 통해 출력한 신호(B[0:n+m-1])를 선택신호(Sel)로 하여 출력된 신호가 될 수 있다. 그리고, 시간 증폭기(TA)에서 제1 입력 펄스전압(Vina)과 제2 입력 펄스전압(Vinb)의 상승 에지(edge)부터 제2 입력 펄스전압(Vinb)의 지연된 신호인 충전전압(Vinb_d)의 상승 에지까지 각각의 커패시터에 전압을 충전할 수 있다.In
또한, 시간 증폭기(TA)는 아주 짧은 시간의 충전이기 때문에 충전되는 전압은 충전시간과 비례한다고 가정할 수 있다(즉, Vx∝tx, Vy∝ty). 이에 따라, 시간 증폭기(TA)는 각각의 커패시터에 전압을 충전할 때, 시간차에 따른 전위차를 형성할 수 있다.In addition, since the time amplifier TA is charged for a very short time, it can be assumed that the charged voltage is proportional to the charging time (i.e., Vx? Tx, Vy? Tty). Accordingly, the time amplifier TA can form a potential difference according to the time difference when charging the voltage to each capacitor.
단계(430)에서, 시간 증폭기(TA)는 각각의 커패시터에 충전된 전압(Vx, Vy)을 전압 제어 지연 라인(Voltage Controlled Delay Line; VCDL)의 컨트롤 전압(Vctrl1, Vctrl2)으로 사용하여 출력을 생성할 수 있다.In
여기서, 시간 증폭기(TA)는 충전된 전압의 전위차 범위를 작게 설계할수록, 전압 제어 지연 라인(VCDL)의 이득 곡선(gain curve)에 따른 시간 증폭기의 선형성을 향상시킬 수 있다. The time amplifier TA can improve the linearity of the time amplifier according to the gain curve of the voltage control delay line VCDL as the potential difference range of the charged voltage is designed smaller.
단계(440)에서, 제2 입력 펄스전압(Vinb)의 하강 에지(edge)에 맞추어 동기되는 리셋(reset) 펄스를 생성하여 충전된 커패시터의 전하를 방전시킬 수 있다.
At
도 5는 본 발명의 일 실시예에 따른 전압을 전압 제어 지연 라인의 컨트롤 전압으로 사용하여 출력을 생성하는 방법을 나타낸 흐름도이다.5 is a flowchart illustrating a method of generating an output using a voltage according to an embodiment of the present invention as a control voltage of a voltage control delay line.
도 5를 참조하면, 전압 제어 지연 라인을 이용한 시간 증폭 방법에서 충전된 전압을 전압 제어 지연 라인의 컨트롤 전압(Vctrl)으로 사용하여 출력을 생성할 수 있다.Referring to FIG. 5, in the time amplification method using a voltage control delay line, an output can be generated by using a charged voltage as a control voltage Vctrl of a voltage control delay line.
단계(431)에서, 각각의 커패시터에 충전된 전압(Vx, Vy)은 충전전압(Vinb_d)이 1이 되는 시점에 홀드(hold)시킬 수 있다(Vinb_d = 1). In
단계(432)에서, 시간 증폭기(TA)는 각각의 커패시터에 충전된 전압(Vx, Vy)을 전압 제어 지연 라인의 컨트롤 전압(Vctrl)으로 사용함으로써, 단계(433)에서, 시간 증폭기(TA)는 전위차에 따른 지연 차를 가지는 시간 증폭기의 출력을 생성할 수 있다. 여기서, 충전된 전압의 전위차 범위를 작게 설계 할수록, 전압 제어 지연 라인(VCDL)의 이득 곡선(gain curve)에 따른 시간 증폭기의 선형성을 향상시킬 수 있다.
In
도 6은 본 발명의 일 실시예에 따른 시간 증폭기의 이득 곡선을 나타낸 그래프이다.6 is a graph illustrating a gain curve of a time amplifier according to an embodiment of the present invention.
도 6에 도시된 바와 같이, 전압 제어 지연 라인을 이용한 시간 증폭 방법 및 장치를 이용하여 입력 시간차 대비 출력 시간차의 이득 곡선을 획득할 수 있으며, 그 예를 그래프로 표현할 수 있다.As shown in FIG. 6, the gain curve of the output time difference relative to the input time difference can be obtained by using the time amplification method and apparatus using the voltage control delay line, and an example thereof can be expressed in a graph.
여기서, 제안된 회로는 180nm CMOS 공정에서 테스트 하였고, 입력 시간차의 범위는 최대 40ps, 목표 이득은 20으로 설계되었다. 이때, 입력 시간차 40ps에서 약 5%의 이득 오차가 생기는 것을 확인할 수 있다. 이 회로는 버퍼 체인 수만으로 더 높은 이득 설계가 가능하기 때문에 이득 오차 증가는 오로지 버퍼의 지터 누적에만 영향을 받을 수 있다. 따라서, 시간 증폭 장치의 고 이득 설계에 용이하다.Here, the proposed circuit was tested in a 180nm CMOS process, and the input time difference range was designed to be 40ps maximum and the
그러므로, 본 발명의 전압 제어 지연 라인을 이용한 시간 증폭 방법 및 장치를 이용함으로써, 기존 시간-디지털 변환기(TDC)의 버퍼 지연에 따른 해상도 한계점을 극복할 수 있다. 특히, 이득 증가에 따른 선형성 저하가 둔감하기 때문에, 고 이득 시간 증폭기 설계에 용이하다. 이러한, 고 이득 방식으로 보다 적은 단계(step) 수에서 높은 해상도를 얻는 시간-디지털 변환기(TDC)의 개발을 기대할 수 있다.
Therefore, by using the time amplification method and apparatus using the voltage controlled delay line of the present invention, the resolution limit due to the buffer delay of the conventional time-digital converter (TDC) can be overcome. In particular, since linearity degradation due to gain increase is insensitive, it is easy to design a high gain time amplifier. The development of a time-to-digital converter (TDC) that achieves high resolution in fewer steps in a high gain manner can be expected.
이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 컨트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPA(field programmable array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 컨트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.The apparatus described above may be implemented as a hardware component, a software component, and / or a combination of hardware components and software components. For example, the apparatus and components described in the embodiments may be implemented within a computer system, such as, for example, a processor, controller, arithmetic logic unit (ALU), digital signal processor, microcomputer, field programmable array (FPA) A programmable logic unit (PLU), a microprocessor, or any other device capable of executing and responding to instructions. The processing device may execute an operating system (OS) and one or more software applications running on the operating system. The processing device may also access, store, manipulate, process, and generate data in response to execution of the software. For ease of understanding, the processing apparatus may be described as being used singly, but those skilled in the art will recognize that the processing apparatus may have a plurality of processing elements and / As shown in FIG. For example, the processing apparatus may comprise a plurality of processors or one processor and one controller. Other processing configurations are also possible, such as a parallel processor.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.The software may include a computer program, code, instructions, or a combination of one or more of the foregoing, and may be configured to configure the processing device to operate as desired or to process it collectively or collectively Device can be commanded. The software and / or data may be in the form of any type of machine, component, physical device, virtual equipment, computer storage media, or device , Or may be permanently or temporarily embodied in a transmitted signal wave. The software may be distributed over a networked computer system and stored or executed in a distributed manner. The software and data may be stored on one or more computer readable recording media.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.The method according to an embodiment may be implemented in the form of a program command that can be executed through various computer means and recorded in a computer-readable medium. The computer-readable medium may include program instructions, data files, data structures, and the like, alone or in combination. The program instructions to be recorded on the medium may be those specially designed and configured for the embodiments or may be available to those skilled in the art of computer software. Examples of computer-readable media include magnetic media such as hard disks, floppy disks and magnetic tape; optical media such as CD-ROMs and DVDs; magnetic media such as floppy disks; Magneto-optical media, and hardware devices specifically configured to store and execute program instructions such as ROM, RAM, flash memory, and the like. Examples of program instructions include machine language code such as those produced by a compiler, as well as high-level language code that can be executed by a computer using an interpreter or the like. The hardware devices described above may be configured to operate as one or more software modules to perform the operations of the embodiments, and vice versa.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. For example, it is to be understood that the techniques described may be performed in a different order than the described methods, and / or that components of the described systems, structures, devices, circuits, Lt; / RTI > or equivalents, even if it is replaced or replaced.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다. Therefore, other implementations, other embodiments, and equivalents to the claims are also within the scope of the following claims.
Claims (5)
시간-디지털 변환기(Time-to-Digital Converter; TDC)를 통해 입력되는 두 신호의 위상 차이를 디지털 값으로 변환하는 단계;
제1 입력 펄스전압과 제2 입력 펄스전압을 시간 증폭기(Time Amplifier; TA)로 입력하고, 상기 시간 증폭기에서 상기 제1 입력 펄스전압과 상기 제2 입력 펄스전압의 상승 에지(edge)부터 상기 제2 입력 펄스전압의 지연된 신호인 충전전압의 상승 에지까지 각각의 커패시터에 전압을 충전하는 단계;
상기 각각의 커패시터에 충전된 상기 전압을 상기 전압 제어 지연 라인(Voltage Controlled Delay Line; VCDL)의 컨트롤 전압으로 사용하여 출력을 생성하는 단계; 및
상기 제2 입력 펄스전압의 하강 에지에 동기되는 리셋(reset) 펄스를 생성하여 충전된 커패시터의 전하를 방전시키는 단계
를 포함하고,
상기 제1 입력 펄스전압은,
상기 입력된 두 신호 중 하나의 신호의 지연된 신호를 제1 멀티플렉서에 입력하고 상기 시간-디지털 변환기의 출력 신호를 온도계 이진 디코더(Thermometer to binary decoder)를 이용하여 2진 디지털 코드로 변환하며 변환한 신호를 상기 제1 멀티플렉서의 선택신호로 하여 출력되며,
상기 제2 입력 펄스전압은,
상기 입력된 두 신호 중 다른 하나의 신호를 제2 멀티플렉서에 입력하고 상기 시간-디지털 변환기의 출력 신호를 상기 온도계 이진 디코더(Thermometer to binary decoder)를 이용하여 2진 디지털 코드로 변환하며 변환한 신호를 상기 제2 멀티플렉서의 선택신호로 하여 출력되는 것
을 특징으로 하는 전압 제어 지연 라인을 이용한 시간 증폭 방법.A time amplification method using a voltage controlled delay line,
Converting a phase difference between two signals inputted through a time-to-digital converter (TDC) into a digital value;
Wherein the first input pulse voltage and the second input pulse voltage are inputted to a time amplifier (TA), and a rising edge of the first input pulse voltage and a rising edge of the second input pulse voltage, Charging each capacitor to a rising edge of a charging voltage which is a delayed signal of a two input pulse voltage;
Generating an output by using the voltage charged in each of the capacitors as a control voltage of the voltage controlled delay line (VCDL); And
Generating a reset pulse synchronized with a falling edge of the second input pulse voltage to discharge the charge of the charged capacitor
Lt; / RTI >
Wherein the first input pulse voltage comprises:
A delayed signal of one of the two input signals is input to a first multiplexer, and the output signal of the time-to-digital converter is converted into a binary digital code using a thermometer to binary decoder, Is output as a selection signal of the first multiplexer,
Wherein the second input pulse voltage comprises:
A second multiplexer for inputting the other one of the two input signals, converting the output signal of the time-to-digital converter into a binary digital code using the thermometer to binary decoder, Output as a selection signal of the second multiplexer
Wherein the voltage-controlled delay line comprises a voltage-controlled delay line.
상기 각각의 커패시터에 전압을 충전하는 단계는
시간차에 따른 전위차를 형성하는 것
을 특징으로 하는 전압 제어 지연 라인을 이용한 시간 증폭 방법.The method according to claim 1,
The step of charging a voltage to each of the capacitors
To form a potential difference according to time difference
Wherein the voltage-controlled delay line comprises a voltage-controlled delay line.
상기 각각의 커패시터에 충전된 상기 전압을 상기 전압 제어 지연 라인의 컨트롤 전압으로 사용하여 출력을 생성하는 단계는
상기 각각의 커패시터에 충전된 상기 전압은 상기 충전전압이 1이 되는 시점에 홀드(hold)시키는 단계;
상기 전압을 상기 전압 제어 지연 라인의 컨트롤 전압으로 사용하는 단계; 및
전위차에 따른 지연 차를 가지는 상기 시간 증폭기의 출력을 생성하는 단계
를 포함하는 전압 제어 지연 라인을 이용한 시간 증폭 방법.3. The method according to claim 1 or 2,
Generating an output by using the voltage charged in each capacitor as a control voltage of the voltage controlled delay line
Holding the voltage charged in each of the capacitors at a time when the charging voltage becomes 1;
Using the voltage as a control voltage for the voltage controlled delay line; And
Generating an output of the time amplifier having a delay difference according to a potential difference
And a voltage-controlled delay line.
상기 각각의 커패시터에 충전된 상기 전압을 상기 전압 제어 지연 라인의 컨트롤 전압으로 사용하여 출력을 생성하는 단계는
충전된 상기 전압의 전위차 범위를 작게 설계할수록, 상기 전압 제어 지연 라인(VCDL)의 이득 곡선(gain curve)에 따른 상기 시간 증폭기의 선형성을 향상시키는 것
을 특징으로 하는 전압 제어 지연 라인을 이용한 시간 증폭 방법.3. The method according to claim 1 or 2,
Generating an output by using the voltage charged in each capacitor as a control voltage of the voltage controlled delay line
As the potential difference range of the charged voltage is designed to be smaller, the linearity of the time amplifier according to the gain curve of the voltage control delay line (VCDL) is improved
Wherein the voltage-controlled delay line comprises a voltage-controlled delay line.
입력되는 두 신호의 위상 차이를 디지털 값으로 변환하는 시간-디지털 변환기(Time-to-Digital Converter; TDC); 및
제1 입력 펄스전압과 제2 입력 펄스전압을 시간 증폭기(Time Amplifier; TA)로 입력하고, 상기 시간 증폭기에서 상기 제1 입력 펄스전압과 상기 제2 입력 펄스전압의 상승 에지(edge)부터 상기 제2 입력 펄스전압의 지연된 신호인 충전전압의 상승 에지까지 각각의 커패시터에 전압을 충전하고, 상기 각각의 커패시터에 충전된 상기 전압을 상기 전압 제어 지연 라인(Voltage Controlled Delay Line; VCDL)의 컨트롤 전압으로 사용하여 출력을 생성하는 시간 증폭기
를 포함하고,
상기 제1 입력 펄스전압은,
상기 입력된 두 신호 중 하나의 신호의 지연된 신호를 제1 멀티플렉서에 입력하고 상기 시간-디지털 변환기의 출력 신호를 온도계 이진 디코더(Thermometer to binary decoder)를 이용하여 2진 디지털 코드로 변환하며 변환한 신호를 상기 제1 멀티플렉서의 선택신호로 하여 출력되며,
상기 제2 입력 펄스전압은,
상기 입력된 두 신호 중 다른 하나의 신호를 제2 멀티플렉서에 입력하고 상기 시간-디지털 변환기의 출력 신호를 상기 온도계 이진 디코더(Thermometer to binary decoder)를 이용하여 2진 디지털 코드로 변환하며 변환한 신호를 상기 제2 멀티플렉서의 선택신호로 하여 출력되는 것
을 특징으로 하는 전압 제어 지연 라인을 이용한 시간 증폭 장치.A time amplification apparatus using a voltage control delay line,
A time-to-digital converter (TDC) for converting a phase difference between two input signals into a digital value; And
Wherein the first input pulse voltage and the second input pulse voltage are inputted to a time amplifier (TA), and a rising edge of the first input pulse voltage and a rising edge of the second input pulse voltage, The voltage charged in each of the capacitors is charged to the control voltage of the voltage controlled delay line (VCDL) by charging the capacitors to the rising edge of the charge voltage, which is a delayed signal of the two input pulse voltages, Using the time amplifier to generate the output
Lt; / RTI >
Wherein the first input pulse voltage comprises:
A delayed signal of one of the two input signals is input to a first multiplexer, and the output signal of the time-to-digital converter is converted into a binary digital code using a thermometer to binary decoder, Is output as a selection signal of the first multiplexer,
Wherein the second input pulse voltage comprises:
A second multiplexer for inputting the other one of the two input signals, converting the output signal of the time-to-digital converter into a binary digital code using the thermometer to binary decoder, Output as a selection signal of the second multiplexer
Wherein the voltage-controlled delay line comprises a voltage-controlled delay line.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140073502A KR101636610B1 (en) | 2014-06-17 | 2014-06-17 | Method and Apparatus for Time Amplifier using Voltage Controlled Delay Line |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140073502A KR101636610B1 (en) | 2014-06-17 | 2014-06-17 | Method and Apparatus for Time Amplifier using Voltage Controlled Delay Line |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150144863A KR20150144863A (en) | 2015-12-29 |
| KR101636610B1 true KR101636610B1 (en) | 2016-07-06 |
Family
ID=55085180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140073502A KR101636610B1 (en) | 2014-06-17 | 2014-06-17 | Method and Apparatus for Time Amplifier using Voltage Controlled Delay Line |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101636610B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102200184B1 (en) * | 2019-11-05 | 2021-01-08 | 인하대학교 산학협력단 | Minimum Error Range Time Difference Repeated Generation circuit |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101884553B1 (en) | 2017-01-23 | 2018-08-01 | 연세대학교 산학협력단 | Multi-chain based long range navigation positioning system and operation method thereof |
| KR101882136B1 (en) | 2017-03-16 | 2018-07-25 | 연세대학교 산학협력단 | Apparatus and method for controlling energy investing time in battery energy investing based energy harvester by using voltage control delay line |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101629970B1 (en) * | 2010-04-23 | 2016-06-13 | 삼성전자주식회사 | A time to digital converter and proceesing method of the time to converter |
| KR101212625B1 (en) * | 2010-07-29 | 2012-12-14 | 연세대학교 산학협력단 | Time to digital converter and operating method thereof |
| KR101202742B1 (en) * | 2011-04-05 | 2012-11-19 | 연세대학교 산학협력단 | Time to digital converter and converting method |
| KR101404084B1 (en) * | 2012-10-11 | 2014-06-05 | 연세대학교 산학협력단 | Time amplifier and time amplifying method |
-
2014
- 2014-06-17 KR KR1020140073502A patent/KR101636610B1/en active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102200184B1 (en) * | 2019-11-05 | 2021-01-08 | 인하대학교 산학협력단 | Minimum Error Range Time Difference Repeated Generation circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20150144863A (en) | 2015-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9337852B2 (en) | Removing deterministic phase errors from fractional-N PLLs | |
| US9300317B2 (en) | Adaptive delay based asynchronous successive approximation analog-to-digital converter | |
| US8786483B1 (en) | Use of a DLL to optimize an ADC performance | |
| JP6722900B2 (en) | Time interleave type AD converter | |
| US9369137B2 (en) | Clock generation circuit, successive comparison A/D converter, and integrated circuit device | |
| KR101082415B1 (en) | Hierarchical Time to Digital Converter | |
| US8816888B2 (en) | Ad conversion circuit, semiconductor device, and ad conversion method | |
| US8659464B2 (en) | Analog-digital converter and converting method using clock delay | |
| US9344072B2 (en) | High-resolution pulse width modulation signal generation circuit and method | |
| US8878582B2 (en) | Apparatus and method for duty cycle calibration | |
| US8362933B2 (en) | Time-to-digital converter and operating method | |
| US10101709B2 (en) | Time register | |
| KR101636610B1 (en) | Method and Apparatus for Time Amplifier using Voltage Controlled Delay Line | |
| JP6371407B2 (en) | Time detection circuit, AD conversion circuit, and solid-state imaging device | |
| KR102204827B1 (en) | 8bit, 5ps Two-step Time-to-Digital Converter using Pulse-Shifting Time Difference Repetition circuit | |
| JP2009218964A (en) | Analog-digital conversion circuit and imaging apparatus mounted with the same | |
| TWI650955B (en) | Sigma delta modulator and signal conversion method thereof | |
| Narku-Tetteh et al. | A 15b, Sub-10ps resolution, low dead time, wide range two-stage TDC | |
| KR101222625B1 (en) | Signal sampling apparatus and method | |
| KR101989696B1 (en) | Apparatus and method having reduced static phase offset | |
| KR101609926B1 (en) | Method and Apparatus of Fine Multi-Sampling Time-to-Digital Converter for All-Digital Phase-Locked Loop | |
| US20160182070A1 (en) | Analog-to-digital converter and analog-to-digital conversion method | |
| KR102200184B1 (en) | Minimum Error Range Time Difference Repeated Generation circuit | |
| KR20160029184A (en) | Auto-Delay Offset Cancellation System for Time Difference Repeating Amplifier and Method thereof | |
| US11146281B2 (en) | Multi-stage switched capacitor circuit and operation method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190408 Year of fee payment: 4 |