KR101404084B1

KR101404084B1 - Time amplifier and time amplifying method

Info

Publication number: KR101404084B1
Application number: KR1020120112915A
Authority: KR
Inventors: 김여명; 김태욱
Original assignee: 연세대학교 산학협력단
Priority date: 2012-10-11
Filing date: 2012-10-11
Publication date: 2014-06-05
Also published as: KR20140046803A

Abstract

본 발명은 시간 증폭기 및 시간 증폭 방법에 관한 것이다. 본 발명의 일 실시예에 따른 시간 증폭기는, 전하를 저장하는 전하 저장부; 복수의 입력 신호에 따라 상기 전하 저장부를 제 1 전류로 방전시키는 방전부; 복수의 출력 신호 중 적어도 하나에 따라 상기 전하 저장부를 제 2 전류로 충전하는 충전부; 그리고 상기 전하 저장부의 전압을 기준 전압과 비교하여 상기 복수의 출력 신호 중 하나를 제공하는 비교부를 포함할 수 있다.The present invention relates to a time amplifier and a time amplification method. According to an aspect of the present invention, there is provided a time amplifier including: a charge storage unit for storing a charge; A discharging unit discharging the charge storage unit to a first current according to a plurality of input signals; A charging unit charging the charge storage unit with a second current according to at least one of a plurality of output signals; And a comparator for comparing the voltage of the charge storage unit with a reference voltage to provide one of the plurality of output signals.

Description

[0001] TIME AMPLIFIER AND TIME AMPLIFIING METHOD [0002]

본 발명은 시간 증폭기 및 시간 증폭 방법에 관한 것이다.The present invention relates to a time amplifier and a time amplification method.

CMOS Technology Scaling은 디지털 회로의 성능 향상과 높은 집적도로 인한 소형화 등 많은 긍정적인 면을 수반하는데 반해, 아날로그 회로 설계자들은 점점 더 낮아지는 VDD로 인해 회로 설계에 어려움을 겪고 있다. 이에 대한 대안으로, 전압에 정보를 실어 ADC(Analog to Digital Converter)로 정보를 획득하는 기존 방식에서 시간에 정보를 실어 TDC(Time to Digital Converter)를 이용하여 정보를 획득하는 방식이 최근에 등장하기 시작했다. 이러한 TDC는 시간 증폭기(time amplifier) 블록을 포함하는 경우가 많으며, 상기 시간 증폭기는 TDC의 해상도에 큰 영향을 미친다. While CMOS Technology Scaling involves many positive aspects such as improved performance of digital circuits and miniaturization due to high integration, analog circuit designers are struggling with circuit design due to the increasingly lower VDD. As an alternative to this, a method of acquiring information using time-to-digital converter (TDC) by putting information on time in an existing method of acquiring information by applying voltage to an ADC (Analog to Digital Converter) it started. Such a TDC often includes a time amplifier block, which greatly affects the resolution of the TDC.

종래의 시간 증폭기 회로는 기본적으로 트랜지스터의 준안정성(metastability)을 이용한다. 트랜지스터의 준안정성 상태는 트랜지스터의 게이트에 전압이 충분히 인가되지 않아 발생되며, 일반적인 디지털 회로에서는 피해야 할 현상이다. 준안정성 상태에서 트랜지스터의 전류는 지수함수의 형태를 나타낸다. 따라서, 종래의 시간 증폭기가 트랜지스터의 준안정성 상태를 이용하여 두 입력 신호 사이의 시간 차(입력값)를 증폭시키는 경우, 입력값의 범위가 상당히 제한된다. 또한, 종래의 시간 증폭기에서는, 입력값의 범위가 넓어지면 해당 입력값의 범위 내에서 시간 증폭 이득을 일정하게 유지하는 것이 매우 어렵다.Conventional time amplifier circuits basically utilize the metastability of transistors. The metastable state of a transistor is caused by insufficient voltage applied to the gate of the transistor, which is a phenomenon that should be avoided in general digital circuits. In the metastable state, the current of the transistor represents the form of an exponential function. Thus, when a conventional time amplifier amplifies the time difference (input value) between two input signals using the metastable state of the transistor, the range of the input value is considerably limited. In addition, in the conventional time amplifier, if the range of the input value is widened, it is very difficult to keep the time amplification gain constant within the range of the input value.

본 발명의 일 실시예는, 입력값의 범위에 제한이 없고 입력값의 범위 내에서 일정한 이득을 갖는 시간 증폭기 및 시간 증폭 방법을 제공하는 것을 목적으로 한다.It is an object of the present invention to provide a time amplifier and a time amplification method which have no limitation on the range of the input value and have a constant gain within the range of the input value.

본 발명의 일 실시예에 따른 시간 증폭기는, 전하를 저장하는 전하 저장부; 상기 전하 저장부에 제 1 입력단이 연결되고, 기준 전압에 제 2 입력단이 연결된 비교부; 상기 전하 저장부를 방전시키되, 제 1 입력 신호에 응답하여 방전을 시작하고, 제 2 입력 신호에 응답하여 방전을 중단하는 방전부; 그리고 상기 전하 저장부를 충전시키되, 상기 제 1 입력 신호가 지연된 제 1 출력 신호에 응답하여 충전을 시작하고, 상기 비교부가 출력하는 제 2 출력 신호에 응답하여 충전을 중단하는 충전부를 포함할 수 있다.According to an aspect of the present invention, there is provided a time amplifier including: a charge storage unit for storing a charge; A comparison unit having a first input terminal connected to the charge storage unit and a second input terminal connected to the reference voltage; A discharging unit discharging the charge storage unit, starting discharging in response to a first input signal, and stopping discharging in response to a second input signal; And a charging unit for charging the charge storage unit and starting charging in response to the first output signal delayed by the first input signal and for stopping charging in response to the second output signal outputted by the comparison unit.

본 발명의 일 실시예에 따른 시간 증폭 방법은, 입력 신호로 전하 저장부의 방전을 제어하고, 출력 신호로 상기 전하 저장부의 충전을 제어하고, 방전 전류를 충전 전류보다 더 크게 설정하여, 출력 신호 간의 시간 차가 입력 신호 간의 시간 차보다 커지게 할 수 있다. 본 발명의 일 실시예에 따른 시간 증폭 방법은, 상기 전하 저장부에 전하를 저장하는 단계; 제 1 입력 신호가 인가되면, 상기 전하 저장부를 제 1 전류로 방전시키는 단계; 제 2 입력 신호가 인가되면, 상기 전하 저장부의 방전을 중단하는 단계; 제 1 출력 신호를 제공하고, 상기 전하 저장부를 제 2 전류로 충전하는 단계; 그리고 상기 전하 저장부의 전압과 상기 기준 전압을 비교하여, 상기 전압이 상기 기준 전압에 도달하면 제 2 출력 신호를 제공하는 단계를 포함할 수 있다.The time amplification method according to an embodiment of the present invention controls the discharging of the charge storage unit with the input signal and controls the charging of the charge storage unit with the output signal, sets the discharging current to be larger than the charging current, The time difference can be made larger than the time difference between the input signals. A time amplification method according to an embodiment of the present invention includes: storing charges in the charge storage unit; Discharging the charge storage to a first current when a first input signal is applied; Stopping discharging of the charge storage unit when a second input signal is applied; Providing a first output signal and charging the charge storage to a second current; And comparing the voltage of the charge storage with the reference voltage to provide a second output signal when the voltage reaches the reference voltage.

본 발명의 일 실시예에 따른 시간 증폭기는, 제 1 입력 신호 및 제 2 입력 신호를 수신하는 입력단; 기설정된 전압으로 충전되거나 방전되는 커패시터; 상기 제 1 입력 신호에 의해 제어되는 제 1 스위치 및 상기 제 2 입력 신호에 의해 제어되는 제 2 스위치를 포함하고, 상기 제 1 입력 신호가 수신되면 상기 커패시터를 방전시키고, 상기 제 2 입력 신호가 수신되면 방전을 중단하는 방전부; 상기 제 1 입력 신호를 지연시켜 지연 신호를 제공하는 지연부; 상기 지연 신호에 의해 제어되는 제 3 스위치를 포함하고, 상기 지연 신호가 수신되면 상기 커패시터를 충전시키는 충전부; 상기 커패시터의 전압과 기설정된 기준 전압을 비교하여 결과 신호를 제공하는 비교부; 그리고 상기 지연 신호를 제 1 출력 신호로 제공하고, 상기 결과 신호를 제 2 출력 신호로 제공하는 출력단을 포함할 수 있다.A time amplifier according to an embodiment of the present invention includes: an input terminal for receiving a first input signal and a second input signal; A capacitor charged or discharged at a predetermined voltage; A first switch controlled by the first input signal and a second switch controlled by the second input signal and discharging the capacitor when the first input signal is received, A discharge unit for stopping the discharge; A delay unit for delaying the first input signal and providing a delay signal; A charging unit including a third switch controlled by the delay signal and charging the capacitor when the delay signal is received; A comparator comparing a voltage of the capacitor with a predetermined reference voltage to provide a resultant signal; And an output stage for providing the delay signal as a first output signal and providing the result signal as a second output signal.

본 발명의 일 실시예에 따르면, 시간 증폭기가 동작할 수 있는 입력값의 범위가 제한없이 늘어날 수 있다.According to an embodiment of the present invention, the range of input values from which the time amplifier can operate can be increased without limit.

또한, 본 발명의 일 실시예에 따르면, 시간 증폭기의 입력값 범위 내에서 시간 증폭 이득의 일정하게 유지될 수 있다.Also, according to one embodiment of the present invention, the time amplification gain can be kept constant within the input value range of the time amplifier.

또한, 본 발명의 일 실시예에 따르면, 커패시터를 충전 또는 방전시키는 전류의 크기를 가변 전류원 등을 통해 변경함으로써 시간 증폭기의 이득을 자유롭게 조절할 수 있다.Also, according to an embodiment of the present invention, the gain of the time amplifier can be freely adjusted by changing the magnitude of the current for charging or discharging the capacitor through a variable current source or the like.

도 1은 본 발명의 일 실시예에 따른 시간 증폭기의 회로도이다.
도 2는 본 발명의 일 실시예에 따른 방전부의 일 예를 나타내는 회로도이다.
도 3은 본 발명의 일 실시예에 따른 충전부의 일 예를 나타내는 회로도이다.
도 4는 본 발명의 일 실시예에 따른 충전부의 다른 예를 나타내는 회로도이다.
도 5는 본 발명의 일 실시예에 따른 시간 증폭기의 입력 신호 및 출력 신호의 인가 시간을 비교한 그래프이다.
도 6은 본 발명의 일 실시예에 따른 전하 저장부의 전압이 시간에 따라 변화하는 추이를 나타내는 그래프이다.
도 7 내지 도 11은 본 발명의 일 실시예에 따른 시간 증폭기의 각 시간대 별 스위칭 상태를 도시하는 회로도이다.
도 12는 본 발명의 일 실시예에 따라 시간 증폭기에 포함될 수 있는 가변 전류원의 일 예를 도시한다.
도 13은 본 발명의 일 실시예에 따른 시간 증폭 방법을 설명하는 흐름도이다.1 is a circuit diagram of a time amplifier according to an embodiment of the present invention.
2 is a circuit diagram showing an example of a discharge unit according to an embodiment of the present invention.
3 is a circuit diagram showing an example of a charging unit according to an embodiment of the present invention.
4 is a circuit diagram showing another example of the charging unit according to the embodiment of the present invention.
FIG. 5 is a graph comparing the application time of an input signal and an output signal of a time amplifier according to an embodiment of the present invention. Referring to FIG.
FIG. 6 is a graph illustrating a change in voltage of a charge storage unit according to an exemplary embodiment of the present invention. Referring to FIG.
7 to 11 are circuit diagrams illustrating switching states of the time amplifiers according to the respective time zones according to an embodiment of the present invention.
12 illustrates an example of a variable current source that may be included in a time amplifier according to an embodiment of the present invention.
13 is a flowchart illustrating a time amplification method according to an embodiment of the present invention.

본 발명의 다른 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술 되는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.Other advantages and features of the present invention and methods of achieving them will become apparent with reference to the embodiments described below in detail with reference to the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the concept of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims.

만일 정의되지 않더라도, 여기서 사용되는 모든 용어들(기술 혹은 과학 용어들을 포함)은 이 발명이 속한 종래 기술에서 보편적 기술에 의해 일반적으로 수용되는 것과 동일한 의미를 가진다. 일반적인 사전들에 의해 정의된 용어들은 관련된 기술 그리고/혹은 본 출원의 본문에 의미하는 것과 동일한 의미를 갖는 것으로 해석될 수 있고, 그리고 여기서 명확하게 정의된 표현이 아니더라도 개념화되거나 혹은 과도하게 형식적으로 해석되지 않을 것이다.Unless defined otherwise, all terms (including technical or scientific terms) used herein have the same meaning as commonly accepted by the generic art in the prior art to which this invention belongs. Terms defined by generic dictionaries may be interpreted to have the same meaning as in the related art and / or in the text of this application, and may be conceptualized or overly formalized, even if not expressly defined herein I will not.

본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다' 및/또는 이 동사의 다양한 활용형들 예를 들어, '포함', '포함하는', '포함하고', '포함하며' 등은 언급된 조성, 성분, 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 조성, 성분, 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 본 명세서에서 '및/또는' 이라는 용어는 나열된 구성들 각각 또는 이들의 다양한 조합을 가리킨다.The terminology used herein is for the purpose of illustrating embodiments and is not intended to be limiting of the present invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. As used herein, the terms' comprise 'and / or various forms of use of the verb include, for example,' including, '' including, '' including, '' including, Steps, operations, and / or elements do not preclude the presence or addition of one or more other compositions, components, components, steps, operations, and / or components. The term 'and / or' as used herein refers to each of the listed configurations or various combinations thereof.

한편, 본 명세서 전체에서 사용되는 '~부', '~기', '~블록', '~모듈' 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미할 수 있다. 예를 들어 소프트웨어, FPGA 또는 ASIC과 같은 하드웨어 구성요소를 의미할 수 있다. 그렇지만 '~부', '~기', '~블록', '~모듈' 등이 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '~부', '~기', '~블록', '~모듈'은 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다.It should be noted that the terms such as '~', '~ period', '~ block', 'module', etc. used in the entire specification may mean a unit for processing at least one function or operation. For example, a hardware component, such as a software, FPGA, or ASIC. However, '~ part', '~ period', '~ block', '~ module' are not meant to be limited to software or hardware. Modules may be configured to be addressable storage media and may be configured to play one or more processors. &Lt; RTI ID = 0.0 >

따라서, 일 예로서 '~부', '~기', '~블록', '~모듈'은 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로 코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들 및 변수들을 포함한다. 구성요소들과 '~부', '~기', '~블록', '~모듈'들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '~부', '~기', '~블록', '~모듈'들로 결합되거나 추가적인 구성요소들과 '~부', '~기', '~블록', '~모듈'들로 더 분리될 수 있다.Thus, by way of example, the terms 'to', 'to', 'to block', 'to module' refer to components such as software components, object oriented software components, class components and task components Microcode, circuitry, data, databases, data structures, tables, arrays, and the like, as well as components, Variables. The functions provided in the components and in the sections ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~ ' , '~', '~', '~', '~', And '~' modules with additional components.

도 1은 본 발명의 일 실시예에 따른 시간 증폭기의 회로도이다. 본 발명의 일 실시예에 따른 시간 증폭기(100)는 전하를 저장하는 전하 저장부에 대한 충전 전류 및 방전 전류를 서로 다르게 설정하고, 상기 전하 저장부의 전압과 기준 전압을 비교한 결과를 기반으로 복수의 출력 신호 간의 시간 차가 복수의 입력 신호 간의 시간 차보다 커지게 증폭시킬 수 있다. 도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 시간 증폭기(100)는 전하 저장부(11), 방전부(12), 충전부(13) 및 비교부(14)를 포함할 수 있다.1 is a circuit diagram of a time amplifier according to an embodiment of the present invention. The time amplifier 100 according to an embodiment of the present invention sets the charging current and the discharging current for the charge storage unit for storing the electric charges differently from each other, and based on the result of comparing the voltage of the electric charge storage unit with the reference voltage, Can be amplified so that the time difference between the output signals of the plurality of input signals becomes larger than the time difference between the plurality of input signals. 1, the time amplifier 100 according to an embodiment of the present invention may include a charge storage unit 11, a discharge unit 12, a charging unit 13, and a comparison unit 14 .

상기 전하 저장부(11)는 전하를 저장할 수 있다. 상기 방전부(12)는 복수의 입력 신호(IN1 및 IN2)에 따라 상기 전하 저장부(11)를 제 1 전류(I1)로 방전시킬 수 있다. 상기 충전부(13)는 복수의 출력 신호(OUT1 및 OUT2) 중 적어도 하나에 따라 상기 전하 저장부(11)를 제 2 전류(I2)로 충전할 수 있다. 상기 비교부(14)는 상기 전하 저장부(11)의 전압(Vc)을 기준 전압(Vref)과 비교하여 상기 복수의 출력 신호(OUT1 및 OUT2) 중 하나를 제공할 수 있다.The charge storage section 11 may store the charge. The discharge unit 12 may discharge the charge storage unit 11 to the first current I1 according to the plurality of input signals IN1 and IN2. The charging unit 13 may charge the charge storage unit 11 with the second current I2 according to at least one of the plurality of output signals OUT1 and OUT2. The comparing unit 14 may provide one of the plurality of output signals OUT1 and OUT2 by comparing the voltage Vc of the charge storage unit 11 with a reference voltage Vref.

상기 전하 저장부(11)는 전하를 저장하는 회로 블록으로서, 본 발명의 일 실시예에 따르면 상기 전하 저장부(11)는 커패시터(111)를 포함할 수 있다. 상기 커패시터(111)는 시간 증폭기(100)의 동작 전(예컨대, 입력 신호가 수신되기 전)에 소정의 전압, 예컨대 VDD로 충전될 수 있다. The charge storage unit 11 is a circuit block for storing charges. According to an embodiment of the present invention, the charge storage unit 11 may include a capacitor 111. The capacitor 111 may be charged to a predetermined voltage, for example, VDD, before the time amplifier 100 is operated (e.g., before the input signal is received).

상기 전하 저장부(11)는 상기 커패시터(111)와 전압원 사이에 스위치(SW5)를 더 포함할 수도 있다. 상기 스위치(SW5)가 포함된 경우, 상기 시간 증폭기(100)는 입력 신호(IN1 및 IN2)가 수신되기 전에, 스위치(SW5)를 닫아 커패시터(111)를 VDD로 충전시킬 수 있다. 커패시터(111)의 충전이 완료되면, 상기 시간 증폭기(100)는 스위치(SW5)를 열어 커패시터(111)의 전압을 VDD로 유지시킬 수 있다. 상기 스위치(SW5)는 시간 증폭기(100)의 동작 시, 즉 시간 증폭기(100)에 입력 신호(IN1 및 IN2)가 수신되어 출력 신호(OUT1 및 OUT2)가 제공될 때까지는 열려 있도록 제어될 수 있다.The charge storage unit 11 may further include a switch SW5 between the capacitor 111 and the voltage source. When the switch SW5 is included, the time amplifier 100 may close the switch SW5 to charge the capacitor 111 to VDD before the input signals IN1 and IN2 are received. When charging of the capacitor 111 is completed, the time amplifier 100 can open the switch SW5 and maintain the voltage of the capacitor 111 at VDD. The switch SW5 can be controlled to be open during the operation of the time amplifier 100, that is, until the input signals IN1 and IN2 are received by the time amplifier 100 and the output signals OUT1 and OUT2 are provided .

상기 방전부(12)는 복수의 입력 신호(IN1 및 IN2)에 따라 상기 전하 저장부(11)를 제 1 전류(I1)로 방전시킬 수 있다. 상기 방전부(12)는 상기 커패시터(111)의 일단에 연결될 수 있다. 본 발명의 일 실시예에 따르면, 상기 방전부(12)는 상기 전하 저장부(11)로부터 전하를 방출시키는 전하 이동경로(즉, 전하 방출경로)를 형성할 수 있다. The discharge unit 12 may discharge the charge storage unit 11 to the first current I1 according to the plurality of input signals IN1 and IN2. The discharge unit 12 may be connected to one end of the capacitor 111. According to an embodiment of the present invention, the discharge unit 12 may form a charge transfer path (i.e., a charge discharge path) for discharging charge from the charge storage unit 11. [

상기 방전부(12)는 전하의 이동경로 상에, 상기 복수의 입력 신호 중 제 1 입력 신호(IN1)에 의해 제어되는 제 1 스위치(SW1) 및 상기 복수의 입력 신호 중 제 2 입력 신호(IN2)에 의해 제어되는 제 2 스위치(SW2)를 포함할 수 있다. 본 발명의 일 실시예에 따르면, 상기 제 1 스위치(SW1)는 제 1 입력 신호(IN1)가 인가되면 닫히도록 구성되고, 상기 제 2 스위치(SW2)는 제 2 입력 신호(IN2)가 인가되면 열리도록 구성될 수 있다. The discharge unit 12 includes a first switch SW1 controlled by a first input signal IN1 of the plurality of input signals and a second switch SW2 of the plurality of input signals IN2 And a second switch SW2 that is controlled by the second switch SW2. According to an embodiment of the present invention, the first switch SW1 is configured to be closed when the first input signal IN1 is applied, and the second switch SW2 is configured to be closed when the second input signal IN2 is applied Lt; / RTI >

도 2는 본 발명의 일 실시예에 따른 방전부(12)의 일 예를 나타내는 회로도이다. 도 2에 도시된 바와 같이, 상기 방전부(12)는 제 1 스위치(SW1) 및 제 2 스위치(SW2)를 포함할 수 있으며, 상기 제 1 스위치(SW1)와 상기 제 2 스위치(SW2)는 직렬로 연결될 수 있다. 상기 제 1 스위치(SW1)는 게이트에 제 1 입력 신호(IN1)가 인가되면 드레인으로부터 소스로 전류가 흐르는 NMOS 트랜지스터일 수 있다. 또한, 상기 제 2 스위치(SW2)는 게이트에 제 2 입력 신호(IN2)가 인가되면 드레인으로부터 소스로 흐르던 전류가 차단되는 PMOS 트랜지스터일 수 있다. 하지만, 상기 제 1 스위치(SW1) 및 상기 제 2 스위치(SW2)는 NMOS 및 PMOS 트랜지스터로 제한되지 않고, 제 1 입력 신호(IN1)가 인가되면 회로를 연결하도록 동작하는 스위치 및 제 2 입력 신호(IN2)가 인가되면 회로를 차단하도록 동작하는 스위치라면 어떠한 형태로도 구현될 수 있다. 본 발명의 일 실시예에 따르면, 상기 제 1 입력 신호(IN1)는 시간상 상기 제 2 입력 신호(IN2)보다 먼저 인가될 수 있다.2 is a circuit diagram showing an example of a discharge unit 12 according to an embodiment of the present invention. 2, the discharge unit 12 may include a first switch SW1 and a second switch SW2, and the first switch SW1 and the second switch SW2 may be connected to each other, They can be connected in series. The first switch SW1 may be an NMOS transistor in which a current flows from the drain to the source when the first input signal IN1 is applied to the gate. Also, the second switch SW2 may be a PMOS transistor in which the current flowing from the drain to the source is cut off when the second input signal IN2 is applied to the gate. However, the first switch SW1 and the second switch SW2 are not limited to the NMOS and PMOS transistors. Instead, the first switch SW1 and the second switch SW2 may include a switch operating to connect a circuit when the first input signal IN1 is applied, IN2 may be implemented in any form as long as the switch is operated to cut off the circuit. According to an embodiment of the present invention, the first input signal IN1 may be applied before the second input signal IN2 in time.

그 결과, 상기 방전부(12)는 두 입력 신호 중 하나만 인가된 경우 상기 전하 저장부(11)를 제 1 전류(I1)로 방전시키고, 두 입력 신호 모두가 인가된 경우에는 상기 전하 저장부(11)의 방전을 중단할 수 있다.As a result, the discharge unit 12 discharges the charge storage unit 11 to the first current I1 when only one of the two input signals is applied, and when both input signals are applied, the charge storage unit 11 11 can be stopped.

상기 충전부(13)는 복수의 출력 신호(OUT1 및 OUT2) 중 적어도 하나에 따라 상기 전하 저장부(11)를 제 2 전류(I2)로 충전할 수 있다. 상기 충전부(13)는 상기 커패시터(111)의 일단에 연결될 수 있다. 본 발명의 일 실시예에 따르면, 상기 충전부(13)는 상기 전하 저장부(11)에 전하를 공급하는 전하 이동경로(즉, 전하 공급경로)를 형성할 수 있다. The charging unit 13 may charge the charge storage unit 11 with the second current I2 according to at least one of the plurality of output signals OUT1 and OUT2. The charging unit 13 may be connected to one end of the capacitor 111. According to an embodiment of the present invention, the charging unit 13 may form a charge transfer path (that is, a charge supply path) for supplying charge to the charge storage unit 11.

상기 충전부(13)는 전하의 이동경로 상에, 복수의 출력 신호 중 제 1 출력 신호(OUT1)에 의해 제어되는 제 3 스위치(SW3)를 포함할 수 있다. 본 발명의 일 실시예에 따르면, 상기 제 3 스위치(SW3)는 제 1 출력 신호(OUT1)가 인가되면 닫히도록 구성될 수 있다. The charging unit 13 may include a third switch SW3 controlled by the first output signal OUT1 of the plurality of output signals on the path of the charge. According to an embodiment of the present invention, the third switch SW3 may be configured to be closed when the first output signal OUT1 is applied.

도 3은 본 발명의 일 실시예에 따른 충전부(13)의 일 예를 나타내는 회로도이다. 도 3에 도시된 바와 같이, 상기 충전부(13)는 제 3 스위치(SW3)를 포함할 수 있으며, 상기 제 3 스위치(SW3)는 게이트에 제 1 출력 신호(OUT1)가 인가되면 드레인으로부터 소스로 전류가 흐르는 NMOS 트랜지스터일 수 있다. 하지만, 상기 제 3 스위치(SW3)는 NMOS 트랜지스터로 제한되지 않고, 제 1 출력 신호(OUT1)가 인가되면 회로를 연결하도록 동작하는 스위치라면 어떠한 형태로도 구현될 수 있다. 3 is a circuit diagram showing an example of the charging unit 13 according to the embodiment of the present invention. 3, the charging unit 13 may include a third switch SW3. When the first output signal OUT1 is applied to the gate of the third switch SW3, It may be an NMOS transistor through which current flows. However, the third switch SW3 is not limited to the NMOS transistor, and may be implemented in any form as long as it is a switch operating to connect the circuit when the first output signal OUT1 is applied.

본 발명의 다른 실시예에 따르면, 상기 충전부(13)는 전하의 이동경로 상에, 복수의 출력 신호 중 제 2 출력 신호(OUT2)에 의해 제어되는 제 4 스위치(SW4)를 더 포함할 수 있다. 상기 제 4 스위치(SW4)는 제 2 출력 신호(OUT2)가 인가되면 열리도록 구성될 수 있다. According to another embodiment of the present invention, the charging unit 13 may further include a fourth switch SW4 controlled by the second output signal OUT2 of the plurality of output signals on the path of electric charge . The fourth switch SW4 may be configured to be opened when the second output signal OUT2 is applied.

도 4는 본 발명의 일 실시예에 따른 충전부(13)의 다른 예를 나타내는 회로도이다. 도 4에 도시된 바와 같이, 상기 충전부(13)는 제 3 스위치(SW3) 및 제 4 스위치(SW4)를 포함할 수 있으며, 상기 제 3 스위치(SW3)와 상기 제 4 스위치(SW4)는 직렬로 연결될 수 있다. 상기 제 4 스위치(SW4)는 게이트에 제 2 출력 신호(OUT2)가 인가되면 드레인으로부터 소스로 흐르던 전류가 차단되는 PMOS 트랜지스터일 수 있다. 하지만, 제 4 스위치(SW4)는 PMOS 트랜지스터로 제한되지 않고, 제 2 출력 신호(OUT2)가 인가되면 회로를 차단하도록 동작하는 스위치라면 어떠한 형태로도 구현될 수 있다. 4 is a circuit diagram showing another example of the charging unit 13 according to the embodiment of the present invention. 4, the charging unit 13 may include a third switch SW3 and a fourth switch SW4, and the third switch SW3 and the fourth switch SW4 may be connected in series Lt; / RTI > The fourth switch SW4 may be a PMOS transistor in which the current flowing from the drain to the source is cut off when the second output signal OUT2 is applied to the gate. However, the fourth switch SW4 is not limited to the PMOS transistor, and can be implemented in any form as long as the switch operates to cut off the circuit when the second output signal OUT2 is applied.

본 발명의 일 실시예에 따르면, 상기 시간 증폭기(100)는 복수의 입력 신호 중 하나를 지연시켜 제 1 출력 신호(OUT1)를 제공하는 지연부(15)를 더 포함할 수 있다. 상기 지연부(15)는 짝수 개의 인버터를 직렬로 연결하여 구성되거나, 플립플롭 또는 래치를 사용하여 구성될 수 있지만, 이에 제한되지 않고 먼저 입력된 신호를 일정 시간이 지난 후 동일하게 출력하도록 동작하는 회로블록이라면 어떠한 형태로도 구현될 수 있다.According to an embodiment of the present invention, the time amplifier 100 may further include a delay unit 15 for delaying one of a plurality of input signals to provide a first output signal OUT1. The delay unit 15 may be configured by connecting an even number of inverters in series or by using a flip-flop or a latch. However, the delay unit 15 is not limited to this, Any circuit block can be implemented.

상기 시간 증폭기(100)가 지연부(15)를 포함하는 경우, 복수의 출력 신호(OUT1 및 OUT2) 중 하나, 예컨대 제 1 출력 신호(OUT1)는 복수의 입력 신호(IN1 및 IN2) 중 하나, 예컨대 제 1 입력 신호(IN1)를 소정 시간 지연시킨 신호이다.One of the plurality of output signals OUT1 and OUT2 such as the first output signal OUT1 may be one of the plurality of input signals IN1 and IN2, For example, a signal obtained by delaying the first input signal IN1 by a predetermined time.

본 발명의 다른 실시예에 따르면, 상기 시간 증폭기(100)는 제 1 입력 신호(IN1)를 지연시켜 제 1 출력 신호(OUT1)를 제공하는 대신, 복수의 입력 신호(IN1 및 IN2)가 모두 수신되고 나서 소정 시간이 지난 뒤 제 1 출력 신호(OUT1)를 제공할 수 있다.According to another embodiment of the present invention, instead of providing the first output signal OUT1 by delaying the first input signal IN1, the time amplifier 100 may receive all of the input signals IN1 and IN2 And then provide the first output signal OUT1 after a predetermined time elapses.

상기 방전부(12)에 흐르는 제 1 전류(I1)와 상기 충전부(13)에 흐르는 제 2 전류(I2)는 방향이 서로 반대일 수 있다. 또한, 상기 제 1 전류(I1)는 상기 제 2 전류(I2)보다 크기가 클 수 있다.The first current I1 flowing through the discharge unit 12 and the second current I2 flowing through the charging unit 13 may be opposite in direction. Also, the first current I1 may be larger than the second current I2.

상기 비교부(14)는 상기 전하 저장부(11)의 전압(Vc)을 기준 전압(Vref)과 비교하여 상기 복수의 출력 신호(OUT1 및 OUT2) 중 하나를 제공할 수 있다. 상기 비교부(14)는 전하 저장부(11)에 제 1 입력단(+ 입력 단자)이 연결되고, 기준 전압(Vref)에 제 2 입력단(- 입력 단자)이 연결될 수 있다. 본 발명의 일 실시예에 따르면, 상기 비교부(14)가 제공하는 신호는 출력 신호 중 시간 상 늦게 제공되는 제 2 출력 신호(OUT2)일 수 있다. The comparing unit 14 may provide one of the plurality of output signals OUT1 and OUT2 by comparing the voltage Vc of the charge storage unit 11 with a reference voltage Vref. The comparator 14 may have a first input terminal (+ input terminal) connected to the charge storage unit 11 and a second input terminal (- input terminal) connected to the reference voltage Vref. According to an embodiment of the present invention, the signal provided by the comparator 14 may be a second output signal OUT2 provided later in time of the output signal.

상기 비교부(14)의 기준 전압(Vref)은 상기 전하 저장부(11)의 최대 충전 전압으로 설정될 수 있다. 도 1에 도시된 본 발명의 일 실시예에 따른 시간 증폭기(100)에서는, 상기 전하 저장부(11)가 최대 VDD로 충전될 수 있으며, 상기 기준 전압(Vref)은 VDD로 설정될 수 있다. 본 발명의 일 실시예에 따르면, 상기 비교부(14)는 상기 전하 저장부(11)의 전압(Vc)이 상기 기준 전압(Vref)에 도달하면 출력 신호를 제공할 수 있다. 예를 들어, 상기 비교부(14)는 + 입력 단자의 전압이 - 입력 단자의 전압보다 작으면 출력 신호를 제공하지 않고, + 입력 단자의 전압이 - 입력 단자의 전압보다 크거나 같으면 출력 신호를 제공할 수 있다. The reference voltage Vref of the comparator 14 may be set to a maximum charge voltage of the charge storage unit 11. [ In the time amplifier 100 according to an embodiment of the present invention shown in FIG. 1, the charge storage unit 11 can be charged up to a maximum VDD, and the reference voltage Vref can be set to VDD. According to an embodiment of the present invention, the comparison unit 14 may provide an output signal when the voltage Vc of the charge storage unit 11 reaches the reference voltage Vref. For example, if the voltage of the + input terminal is less than the voltage of the - input terminal, the comparator 14 does not provide the output signal. If the voltage of the + input terminal is equal to or greater than the voltage of the - input terminal, .

도 5는 본 발명의 일 실시예에 따른 시간 증폭기(100)의 입력 신호(IN1 및 IN2) 및 출력 신호(OUT1 및 OUT2)의 인가 시간을 비교한 그래프이고, 도 6은 본 발명의 일 실시예에 따른 전하 저장부의 전압(Vc)이 시간에 따라 변화하는 추이를 나타내는 그래프이다.5 is a graph comparing the application times of the input signals IN1 and IN2 and the output signals OUT1 and OUT2 of the time amplifier 100 according to the embodiment of the present invention. And the voltage Vc of the charge storage unit varies with time.

도 5에 도시된 바와 같이, 제 1 입력 신호(IN1)가 시간 T1에 인가되고, 제 2 입력 신호(IN2)가 시간 T2에 인가될 수 있다. 두 입력 신호 간의 시간 차(T_IN)는 시간 증폭기(100)의 입력값으로서, 상기 시간 증폭기(100)는 두 입력 신호 간의 시간 차(T_IN)를 소정의 이득 A만큼 증폭시켜 출력할 수 있다. 예를 들어, 도 5에 도시된 바와 같이, 상기 시간 증폭기(100)는 시간 T3에 제 1 출력 신호(OUT1)를 제공하고, 시간 T3로부터 T_OUT = A*T_IN의 시간이 경과한 시간 T4에 제 2 출력 신호(OUT2)를 제공할 수 있다.As shown in Fig. 5, the first input signal IN1 may be applied at time T1, and the second input signal IN2 may be applied at time T2. The time difference T _IN between the two input signals is an input value of the time amplifier 100 and the time amplifier 100 amplifies the time difference T _IN between the two input signals by a predetermined gain A . 5, the time amplifier 100 provides a first output signal OUT1 at a time T3, and a time T4 from the time T3 to the time T _OUT = A * T _IN elapses The second output signal OUT2 may be provided.

상기 시간 증폭기(100)가 지연부(15)를 포함하는 경우, 상기 제 1 출력 신호(OUT1)는 상기 제 1 입력 신호(IN1)를 소정의 시간 T_D만큼 지연시켜 출력한 신호이다. 상기 제 2 입력 신호(IN2)는 제 1 입력 신호(IN1)가 인가된 시간 T1으로부터 시간 T_D가 경과하기 전에 인가된다. 다시 말해, 시간 T_D는 두 입력 신호(IN1 및 IN2) 간의 시간 차를 제한하는 팩터이며, 시간 증폭기(100)가 사용되는 응용에서 요구하는 입력값의 범위에 따라 상기 시간 T_D를 설정할 수 있다.When the time amplifier 100 includes the delay unit 15, the first output signal OUT1 is a signal obtained by delaying the first input signal IN1 by a predetermined time T _D. The second input signal IN2 is applied before the elapse of the time T _D from the time T1 when the first input signal IN1 is applied. In other words, the time T _D is a factor limiting the time difference between the two input signals IN1 and IN2, and the time T _D can be set according to the range of input values required by the application in which the time amplifier 100 is used .

도 6에 도시된 바와 같이, 본 발명의 일 실시예에 따르면, 상기 전하 저장부(11)는 제 1 입력 신호(IN1)가 인가되기 전(시간 0 ~ T1)에 최대 충전 전압 VDD으로 충전될 수 있다. 이 시간대에 제 1 입력 신호(IN1) 및 제 2 입력 신호(IN2)는 모두 0이며, 따라서 제 1 스위치(SW1)는 열려 있고 제 2 스위치(SW2)는 닫혀 있다(도 7 참조). 그 결과, 상기 방전부(12)를 통해 제 1 전류(I1)가 흐를 수 없어, 상기 전하 저장부(11)에 저장된 전하는 그대로 유지될 수 있다. As shown in FIG. 6, according to an embodiment of the present invention, the charge storage unit 11 is charged to the maximum charge voltage VDD before the first input signal IN1 is applied (time 0 to T1) . In this time period, the first input signal IN1 and the second input signal IN2 are both 0, so that the first switch SW1 is open and the second switch SW2 is closed (see FIG. 7). As a result, the first current (I1) can not flow through the discharge unit (12), and the charge stored in the charge storage unit (11) can be maintained as it is.

시간 T1에서 제 1 입력 신호(IN1)가 1이 되면, 상기 제 1 스위치(SW1)는 닫히게 되고, 상기 방전부(12)를 통해 제 1 전류(I1)가 흐르게 된다(도 8 참조). 도 1에 도시된 바와 같이, 상기 방전부(12)는 제 1 전류(I1)를 생성하는 전류원(121)을 포함할 수 있으며, 전하 저장부(11)에 저장된 전하는 제 1 전류(I1)의 비율로 배출될 수 있다. 상기 전하 저장부(11)로부터 전하가 배출되면서, 전하 저장부(11)의 전압(Vc)은 VDD 아래로 떨어진다. 전하 저장부(11)의 전압(Vc)이 감소하므로, 비교부(14)의 + 입력 단자의 전압이 - 입력 단자의 전압보다 더 작아지게 되고, 그 결과 비교부(14)의 출력 신호(OUT2)는 1에서 0으로 변한다. 비교부의 출력 신호인 제 2 출력 신호(OUT2)가 0이 되면서, 충전부(13)의 제 4 스위치(SW4)는 닫히게 된다(도 8 참조).When the first input signal IN1 becomes 1 at time T1, the first switch SW1 is closed and the first current I1 flows through the discharge unit 12 (see FIG. 8). 1, the discharge unit 12 may include a current source 121 for generating a first current I1, and the charge stored in the charge storage unit 11 may be a current of a first current I1 . &Lt; / RTI > As the charge is discharged from the charge storage part 11, the voltage Vc of the charge storage part 11 drops below VDD. The voltage Vc of the charge storage section 11 decreases so that the voltage at the + input terminal of the comparator 14 becomes smaller than the voltage at the - input terminal. As a result, the output signal OUT2 ) Changes from 1 to 0. The second output signal OUT2, which is the output signal of the comparator, becomes zero, and the fourth switch SW4 of the charger 13 is closed (see Fig. 8).

시간 T2에서 제 2 입력 신호(IN2)가 1이 되면, 방전부(12)의 제 2 스위치(SW2)가 열려 전하 저장부(11)는 더 이상 방전되지 않는다(도 9 참조). 제 2 입력 신호(IN2)가 인가된 시간 T2부터 제 1 출력 신호(OUT1)가 제공되는 시간 T3까지 상기 전하 저장부(11)에 저장된 전하는 일정하게 유지될 수 있다.When the second input signal IN2 becomes 1 at time T2, the second switch SW2 of the discharging unit 12 is opened and the charge storage unit 11 is no longer discharged (see FIG. 9). The charge stored in the charge storage unit 11 can be maintained constant from the time T2 when the second input signal IN2 is applied to the time T3 when the first output signal OUT1 is provided.

시간 T3에서 제 1 출력 신호(OUT1)가 1이 되면, 제 3 스위치(SW3)는 닫히게 되고, 상기 충전부(13)를 통해 제 2 전류(I2)가 흐른다(도 10 참조). 본 발명의 일 실시예에 따르면, 상기 충전부(13)는 제 2 전류(I2)를 생성하는 전류원(131)을 포함할 수 있으며, 상기 전하 저장부(11)에 제 2 전류(I2)의 비율로 전하가 공급될 수 있다. 상기 전하 저장부(11)로 전하가 공급되면서, 전하 저장부(11)의 전압(Vc)은 다시 상승하게 된다. When the first output signal OUT1 becomes 1 at time T3, the third switch SW3 is closed and the second current I2 flows through the charging unit 13 (see FIG. 10). According to an embodiment of the present invention, the charging unit 13 may include a current source 131 for generating a second current I2, and the ratio of the second current I2 to the charge storage unit 11 Charge can be supplied. As the charge is supplied to the charge storage part 11, the voltage Vc of the charge storage part 11 rises again.

상기 전하 저장부(11)가 제 2 전류(I2)로 충전되어 전하 저장부(11)의 전압(Vc)이 비교부(14)의 기준 전압인 VDD에 도달하면(도 6의 시간 T4), 상기 비교부(14)의 출력 신호(OUT2)는 1로 상승하게 된다. 그 결과, 상기 충전부(13)의 제 4 스위치(SW4)는 열리게 되고, 상기 전하 저장부(11)는 더 이상 충전되지 않는다(도 11 참조).When the voltage storage unit 11 is charged with the second current I2 and the voltage Vc of the charge storage unit 11 reaches the reference voltage VDD of the comparison unit 14 (time T4 in FIG. 6) The output signal OUT2 of the comparator 14 rises to one. As a result, the fourth switch SW4 of the charging unit 13 is opened, and the charge storage unit 11 is no longer charged (see FIG. 11).

본 발명의 일 실시예에 따르면, 상기 전하 저장부(11)를 방전시키는 제 1 전류(I1)는 상기 전하 저장부(11)를 충전하는 제 2 전류(I2)보다 클 수 있으며, 제 1 전류(I1)와 제 2 전류(I2) 간의 관계는 다음과 같다:According to an embodiment of the present invention, the first current I1 discharging the charge storage part 11 may be larger than the second current I2 charging the charge storage part 11, The relationship between the first current I1 and the second current I2 is as follows:

I2 = I1/AI2 = I1 / A

여기서, A는 시간 증폭기(100)의 이득이다.Here, A is the gain of the time amplifier 100.

다시 말해, 본 발명의 일 실시예에 따른 시간 증폭기(100)는 입력 신호(IN1 및 IN2)로 전하 저장부(11)의 방전을 제어하고, 출력 신호(OUT1 및 OUT2)로 전하 저장부(11)의 충전을 제어하고, 방전 전류 I1를 충전 전류 I2보다 더 크게 설정하여, 출력 신호 간의 시간 차(T_OUT)가 입력 신호 간의 시간 차(T_IN)보다 커지게 할 수 있다. 이 경우, 복수의 출력 신호(OUT1 및 OUT2) 간의 시간 차(T_OUT)는, 복수의 입력 신호(IN1 및 IN2) 간의 시간 차(T_IN)에, 상기 충전 전류(I2)에 대한 상기 방전 전류(I1)의 비율, 즉 이득 A를 곱한 값이다.In other words, the time amplifier 100 according to the embodiment of the present invention controls the discharging of the charge storage part 11 with the input signals IN1 and IN2 and outputs the charges to the charge storage part 11 And the discharge current I1 is set to be larger than the charge current I2 so that the time difference T _OUT between the output signals can be made larger than the time difference T _IN between the input signals. In this case, the time difference (T _OUT ) between the plurality of output signals (OUT1 and OUT2) is different from the time difference (T _IN ) between the plurality of input signals (IN1 and IN2) (I1), that is, the gain A.

본 발명의 일 실시예에 따르면, 상기 제 1 전류(I1)를 생성하는 전류원(121) 및 상기 제 2 전류(I2)를 생성하는 전류원(131) 중 적어도 하나는 가변 전류원일 수 있다. 상기 제 1 및 제 2 전류의 크기가 변경 가능한 경우, 사용자는 시간 증폭기(100)의 이득을 필요에 따라 조절할 수 있게 된다.According to an embodiment of the present invention, at least one of the current source 121 for generating the first current I1 and the current source 131 for generating the second current I2 may be a variable current source. When the magnitudes of the first and second currents are changeable, the user can adjust the gain of the time amplifier 100 as needed.

도 7은 본 발명의 일 실시예에 따라 시간 증폭기(100)에 포함될 수 있는 가변 전류원의 일 예를 도시한다. 제 2 전류(I2)를 생성하는 전류원(131)을 도 7에 도시된 가변 전류원으로 구성하는 경우, 사용자는 여러 개의 전류원 중 원하는 이득에 대응하는 전류원을 선택하여 충전부(13)에 연결시킬 수 있다. 예를 들어, 출력 신호 간의 시간 차(T_OUT)를 입력 신호 간의 시간 차(T_IN)의 5배로 증폭하고자 하는 경우, 도 7에 도시된 여러 개의 전류원 중 I1/5의 전류를 생성하는 전류원을 연결시켜 시간 증폭기(100)를 구성할 수 있다.FIG. 7 illustrates an example of a variable current source that may be included in the time amplifier 100 according to an embodiment of the present invention. In the case where the current source 131 for generating the second current I2 is constituted by the variable current source shown in FIG. 7, the user can select a current source corresponding to a desired gain among the plurality of current sources, and connect the selected current source to the charging unit 13 . For example, when it is desired to amplify the time difference (T _OUT ) between the output signals by five times the time difference (T _IN ) between the input signals, a current source for generating a current of I 1/5 among the plurality of current sources shown in FIG. 7 So that the time amplifier 100 can be constructed.

도 8은 본 발명의 일 실시예에 따른 시간 증폭 방법을 설명하는 흐름도이다. 본 발명의 일 실시예에 따른 시간 증폭 방법(20)은, 입력 신호(IN1 및 IN2)로 전하 저장부(11)의 방전을 제어하고, 출력 신호(OUT1 및 OUT2)로 상기 전하 저장부(11)의 충전을 제어하고, 방전 전류(I1)를 충전 전류(I2)보다 더 크게 설정하여, 출력 신호 간의 시간 차(T_OUT)가 입력 신호 간의 시간 차(T_IN)보다 커지게 할 수 있다. 8 is a flowchart illustrating a time amplification method according to an embodiment of the present invention. The time amplification method 20 according to the embodiment of the present invention controls the discharging of the charge storage part 11 with the input signals IN1 and IN2 and outputs the charges stored in the charge storage part 11 And the discharge current I1 is set to be larger than the charge current I2 so that the time difference T _OUT between the output signals can be made larger than the time difference T _IN between the input signals.

도 8에 도시된 바와 같이, 본 발명의 일 실시예에 따른 시간 증폭 방법(20)은, 전하 저장부(11)에 전하를 저장하는 단계(S21), 제 1 입력 신호(IN1)가 인가되면 상기 전하 저장부(11)를 제 1 전류(I1)로 방전시키는 단계(S22), 제 2 입력 신호(IN2)가 인가되면 상기 전하 저장부(11)의 방전을 중단하는 단계(S23), 제 1 출력 신호(OUT1)를 제공하고 상기 전하 저장부(11)를 제 2 전류(IN2)로 충전하는 단계(S24), 및 상기 전하 저장부(11)의 전압(Vc)과 기준 전압(Vref)을 비교하여 상기 전압(Vc)이 상기 기준 전압(Vref)에 도달하면(S25에서 예), 제 2 출력 신호(OUT2)를 제공하는 단계(S26)를 포함할 수 있다. 8, the time amplification method 20 according to an embodiment of the present invention includes a step S21 of storing a charge in the charge storage unit 11, a step S21 of applying a first input signal IN1 (S22) discharging the charge storage part (11) to the first current (I1), stopping the discharge of the charge storage part (11) when the second input signal (IN2) (S24) of providing the first output signal OUT1 and charging the charge storage part 11 with the second current IN2 and a step S24 of supplying the voltage Vc and the reference voltage Vref of the charge storage part 11, And providing a second output signal OUT2 when the voltage Vc reaches the reference voltage Vref (YES in S25).

단계(S21)에서, 상기 시간 증폭기(100)는 전하 저장부(11)에 전하를 저장한다. 상기 전하 저장부(11)는 커패시터(111)를 포함할 수 있다. 단계(S21)는 도 5 및 도 6에 도시된 그래프에서 시간 0 ~ T1 구간에 대응한다.In step S21, the time amplifier 100 stores the charge in the charge storage section 11. [ The charge storage unit 11 may include a capacitor 111. The step S21 corresponds to the time interval 0 to T1 in the graphs shown in FIG. 5 and FIG.

단계(S22)에서, 상기 시간 증폭기(100)는 제 1 입력 신호(IN1)를 수신하며, 상기 전하 저장부(11)를 제 1 전류(I1)로 방전시킨다. 단계(S22)는 도 5 및 도 6에 도시된 그래프에서 시간 T1 ~ T2 구간에 대응한다. 제 1 입력 신호(IN1)가 수신되면, 제 1 스위치(SW1)가 닫히게 되고, 방전부(12)가 형성한 전하 이동경로를 통해 전하 저장부(11)에 저장된 전하가 제 1 전류(I1)의 비율로 방출될 수 있다.In step S22, the time amplifier 100 receives the first input signal IN1 and discharges the charge storage part 11 to the first current I1. The step S22 corresponds to the time T1 to T2 in the graphs shown in FIGS. When the first input signal IN1 is received, the first switch SW1 is closed and the charge stored in the charge storage unit 11 through the charge transfer path formed by the discharge unit 12 is the first current I1. By weight.

단계(S23)에서, 상기 시간 증폭기(100)는 제 2 입력 신호(IN2)를 수신하며, 상기 전하 저장부(11)의 방전을 중단한다. 단계(S23)는 도 5 및 도 6에 도시된 그래프에서 시간 T2에 대응한다. 제 2 입력 신호(IN2)가 수신되면, 제 2 스위치(SW2)가 열리게 되고, 방전부(12)의 전하 이동경로는 차단된다.In step S23, the time amplifier 100 receives the second input signal IN2 and stops discharging the charge storage part 11. [ Step S23 corresponds to time T2 in the graphs shown in Figs. 5 and 6. When the second input signal IN2 is received, the second switch SW2 is opened, and the charge transfer path of the discharge part 12 is cut off.

단계(S24)에서, 상기 시간 증폭기(100)는 제 1 출력 신호(OUT1)를 제공하고, 상기 전하 저장부(11)를 제 2 전류(I2)로 충전한다. 단계(S24)는 도 5 및 도 6에 도시된 그래프에서 시간 T3 ~ T4 구간에 대응한다. 제 1 출력 신호(OUT1)가 제공되면, 제 3 스위치(SW3)가 닫히게 되고, 충전부(13)가 형성한 전하 이동경로를 통해 전하 저장부(11)로 전하가 제 2 전류(I2)의 비율로 공급될 수 있다.In step S24, the time amplifier 100 provides the first output signal OUT1 and charges the charge storage part 11 with the second current I2. The step S24 corresponds to the period of time T3 to T4 in the graphs shown in Figs. 5 and 6. When the first output signal OUT1 is provided, the third switch SW3 is closed, and the charge is transferred to the charge storage section 11 through the charge transfer path formed by the charging section 13 with the ratio of the second current I2 .

본 발명의 일 실시예에 따르면, 상기 단계(S24)는 제 1 입력 신호(IN1)를 지연시키고 지연된 신호를 제 1 출력 신호(OUT1)로 제공하는 단계를 포함할 수 있다. 다시 말해, 상기 제 1 출력 신호(OUT1)는 상기 제 1 입력 신호(IN1)를 소정 시간 지연시켜 생성된 신호일 수 있다.According to an embodiment of the present invention, the step S24 may include delaying the first input signal IN1 and providing the delayed signal as the first output signal OUT1. In other words, the first output signal OUT1 may be a signal generated by delaying the first input signal IN1 by a predetermined time.

단계(S26)에서, 상기 시간 증폭기(100)는 상기 전하 저장부(11)의 전압(Vc)과 기준 전압(Vref)을 비교하고, 상기 전압(Vc)이 상기 기준 전압(Vref)에 도달하면 제 2 출력 신호(OUT2)를 제공한다. 단계(S26)는 도 5 및 도 6에 도시된 그래프에서 시간 T4에 대응한다. 본 발명의 일 실시예에 따르면, 상기 단계(S25)는 전하 저장부(11)의 충전을 중단하는 단계를 포함할 수 있다. 예를 들어, 제 2 출력 신호(OUT2)가 제공되면, 제 4 스위치(SW4)가 열리게 되고, 충전부(13)의 전하 이동경로는 차단된다.In step S26, the time amplifier 100 compares the voltage Vc of the charge storage part 11 with the reference voltage Vref, and when the voltage Vc reaches the reference voltage Vref And provides a second output signal OUT2. Step S26 corresponds to time T4 in the graphs shown in Figs. 5 and 6. Fig. According to an embodiment of the present invention, the step S25 may include stopping the charging of the charge storage unit 11. [ For example, when the second output signal OUT2 is provided, the fourth switch SW4 is opened, and the charge transfer path of the charging unit 13 is shut off.

본 발명의 일 실시예에 따르면, 상기 제 1 전류(I1)는 상기 제 2 전류(I2)보다 크며, 제 1 전류와 제 2 전류 간의 관계는 I2 = I1/A일 수 있다. 여기서, A는 시간 증폭기(100)의 시간 증폭 이득이다. According to an embodiment of the present invention, the first current I1 is greater than the second current I2, and the relationship between the first current and the second current may be I2 = I1 / A. Here, A is the time amplification gain of the time amplifier 100.

상기 기준 전압(Vref)은 상기 전하 저장부(11)의 최대 충전 전압으로 설정될 수 있으며, 도 1에 도시된 시간 증폭기(100)에서 최대 충전 전압은 VDD이다.The reference voltage Vref may be set to a maximum charging voltage of the charge storage unit 11, and the maximum charging voltage in the time amplifier 100 shown in FIG. 1 is VDD.

본 발명의 일 실시예에 따르면, 상기 제 1 전류(I1) 및 상기 제 2 전류(I2) 중 적어도 하나는 조절 가능하다. 전류의 조절은 예를 들어 도 7에 도시된 가변 전류원을 사용하여 구현될 수 있다. According to an embodiment of the present invention, at least one of the first current I1 and the second current I2 is adjustable. The adjustment of the current can be realized using the variable current source shown in Fig. 7, for example.

이상에서, 출력 신호 간의 시간 차가 입력 신호 간의 시간 차보다 커지도록 시간 차를 증폭시키는 본 발명의 일 실시예에 따른 시간 증폭기 및 시간 증폭 방법이 설명되었다. 본 발명의 일 실시예에 따르면, 시간 증폭기가 증폭시킬 수 있는 입력값, 즉 두 입력 신호 간의 시간 차의 범위가 제한없이 설정될 수 있으며, 상기 입력값의 범위 내에서 이득이 일정하게 유지될 수 있다. 나아가, 충전 전류 또는 방전 전류의 변경을 통해, 시간 증폭기의 이득을 간편하게 조절할 수 있는 효과를 얻을 수 있다.In the above, a time amplifier and a time amplification method according to an embodiment of the present invention for amplifying a time difference such that a time difference between output signals is larger than a time difference between input signals has been described. According to an embodiment of the present invention, an input value that can be amplified by the time amplifier, that is, a range of time difference between two input signals can be set without limitation, and the gain can be kept constant within the range of the input value have. Furthermore, by changing the charging current or the discharging current, the gain of the time amplifier can be easily adjusted.

11: 전하 저장부 12: 방전부
13: 충전부 14: 비교부
15: 지연부 100: 시간 증폭기11: charge storage part 12: discharge part
13: charger 14: comparator
15: Delay unit 100: Time amplifier

Claims

A charge storage unit for storing charges;
A comparison unit having a first input terminal connected to the charge storage unit and a second input terminal connected to the reference voltage;
A discharging unit discharging the charge storage unit, starting discharging in response to a first input signal, and stopping discharging in response to a second input signal; And
A charging unit charging the charge storage unit to start charging in response to a first output signal delayed by the first input signal and stopping charging in response to a second output signal outputted by the comparison unit;
&Lt; / RTI >

The method according to claim 1,
Wherein the charge storage comprises a capacitor.

The method according to claim 1,
The discharge unit includes:
A first switch controlled by the first input signal; And
A second switch controlled by the second input signal;
&Lt; / RTI >

The method of claim 3,
Wherein the first switch is configured to close when the first input signal is applied,
And the second switch is configured to open when the second input signal is applied.

The method according to claim 3 or 4,
Wherein the first input signal is applied prior to the second input signal.

The method according to claim 1,
The charging unit comprises:
A third switch controlled by the first output signal; And
A fourth switch controlled by the second output signal;
&Lt; / RTI >

The method according to claim 6,
The third switch is configured to close when the first output signal is applied,
And the fourth switch is configured to open when the second output signal is applied.

8. The method according to claim 6 or 7,
Wherein the first output signal is applied prior to the second output signal.

The method according to claim 1,
And a delay unit for delaying the first input signal to provide the first output signal.

The method according to claim 1,
Wherein the reference voltage is set to a maximum charge voltage of the charge storage portion.

The method according to claim 1,
Wherein the comparator provides the second output signal when the voltage of the charge storage unit reaches the reference voltage.

The method according to claim 1,
Wherein the first current flowing through the discharge portion is larger than the second current flowing through the charging portion.

13. The method of claim 12,
Wherein the time difference between the first output signal and the second output signal is a time difference between the first input signal and the second input signal multiplied by a ratio of the first current to the second current.

A charge control unit for controlling the charge of the charge storage unit by an output signal and setting the discharge current to be larger than the charge current so that the time difference between the output signals is larger than the time difference between the input signals, Way.

15. The method of claim 14,
The time amplification method comprises:
Storing charge in the charge storage;
Discharging the charge storage to a first current when a first input signal is applied;
Stopping discharging of the charge storage unit when a second input signal is applied;
Providing a first output signal and charging the charge storage to a second current; And
Comparing the voltage of the charge storage with a reference voltage to provide a second output signal when the voltage reaches the reference voltage;
/ RTI >

16. The method of claim 15,
Wherein providing the first output signal and charging the charge storage portion with a second current comprises:
Delaying the first input signal and providing the delayed signal as the first output signal.

16. The method of claim 15,
And in response to the second output signal, stopping charging of the charge storage.

16. The method of claim 15,
Wherein the first current is greater than the second current.

16. The method of claim 15,
Wherein the reference voltage is set to a maximum charge voltage of the charge storage unit.

An input for receiving a first input signal and a second input signal;
A capacitor charged or discharged at a predetermined voltage;
A first switch controlled by the first input signal and a second switch controlled by the second input signal and discharging the capacitor when the first input signal is received, A discharge unit for stopping the discharge;
A delay unit for delaying the first input signal and providing a delay signal;
A charging unit including a third switch controlled by the delay signal and charging the capacitor when the delay signal is received;
A comparator comparing a voltage of the capacitor with a predetermined reference voltage to provide a resultant signal; And
An output stage for providing the delay signal as a first output signal and providing the result signal as a second output signal;
&Lt; / RTI >

21. The method of claim 20,
Wherein the first input signal is received prior to the second input signal.

21. The method of claim 20,
Wherein the first switch is configured to close when the first input signal is applied,
And the second switch is configured to open when the second input signal is applied.

21. The method of claim 20,
And the third switch is configured to close when the delay signal is applied.

21. The method of claim 20,
The charging unit comprises:
And a fourth switch controlled by the result signal, and stops charging when the result signal is received.

25. The method of claim 24,
And the fourth switch is configured to open when the result signal is applied.

21. The method of claim 20,
Wherein the reference voltage is set to a maximum charge voltage of the capacitor.

21. The method of claim 20,
Wherein the comparator provides the result signal when the voltage of the capacitor reaches the reference voltage.

21. The method of claim 20,
A first current flowing through the discharge portion flows in a direction from the capacitor,
And a second current flowing through the charging unit flows in a direction of flowing into the capacitor.

21. The method of claim 20,
Wherein the first current flowing through the discharge portion is larger than the second current flowing through the charging portion.