KR101634091B1 - Upper Polyimide Stacking Flexible Substrate and Manufacturing Method of the Same - Google Patents
Upper Polyimide Stacking Flexible Substrate and Manufacturing Method of the Same Download PDFInfo
- Publication number
- KR101634091B1 KR101634091B1 KR1020150181582A KR20150181582A KR101634091B1 KR 101634091 B1 KR101634091 B1 KR 101634091B1 KR 1020150181582 A KR1020150181582 A KR 1020150181582A KR 20150181582 A KR20150181582 A KR 20150181582A KR 101634091 B1 KR101634091 B1 KR 101634091B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- pdms
- coating
- flexible substrate
- laminated
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133305—Flexible substrates, e.g. plastics, organic film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
- H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
-
- H01L51/0097—
Abstract
Description
본 발명은 상부 PI 적층 유연기판 및 그 제조 방법에 관한 것으로, 더욱 상세하게 연신율 및 열팽창 계수가 낮은 PI의 특성과, 연신율이 높은 반면 가공성이 떨어지는 PDMS의 단점을 고려하여 PDMS 층 상부에 PI 코팅층이 형성되는 상부 PI 적층 유연기판 및 그 제조 방법에 관한 것이다.The present invention relates to an upper PI laminated flexible substrate and a method of manufacturing the same, and more particularly, a PI coating layer is formed on the PDMS layer in consideration of the characteristics of PI having a low elongation and a thermal expansion coefficient and a drawback of PDMS, And a method of manufacturing the same.
현재 널리 보급되고 있는 디스플레이 장치(예컨대, 액정표시장치)는 유리 소재로 이루어진 투명전극 기판을 사용하고 있다. 그러나 유리 기판은 두꺼운 두께와 무거운 중량으로 인해 액정표시장치의 박형화 및 경량화에 한계가 있고, 내충격에 취약하며, 특히 유리 소재의 취성으로 인해 플렉서블 디스플레이에 사용하기에 부적합하다.2. Description of the Related Art A widely used display device (for example, a liquid crystal display device) uses a transparent electrode substrate made of a glass material. However, the glass substrate has a limitation in thickness and weight of the liquid crystal display device due to its thick thickness and heavy weight, is vulnerable to impact resistance, and is unsuitable for use in flexible displays due to the brittleness of glass materials in particular.
이에 따라, 플라스틱 광학 필름 소재의 플렉서블(flexible) 기판이 종래 유리 기판을 대체할 소재로 각광받고 있는데, 플렉서블 기판은 액정디스플레이를 비롯하여 유기 EL, 전자페이퍼(e-paper) 등과 같은 차세대 디스플레이 장치에 매우 적합한 특성을 갖고 있다.Accordingly, a flexible substrate of a plastic optical film material has been spotlighted as a substitute for a conventional glass substrate. Flexible substrates are widely used for next generation display devices such as liquid crystal displays, organic EL, and electronic paper It has suitable characteristics.
플라스틱 광학 필름 소재의 플렉서블 기판을 종래 디스플레이 패널에 사용되고 있는 유리 기판과 비교해 보면, 얇고 가벼우며 플렉서블한 연성을 지니고 있고 다양한 형태로의 가공이 가능하여, 차세대 디스플레이 장치에 핵심적으로 요구되는 경량화, 박형화 및 곡면 표시 기능 등을 구현할 수 있게 된다.Compared with glass substrates used in conventional display panels, flexible substrates of plastic optical film materials have thin, light, flexible ductility and can be processed into various shapes, making it possible to reduce the weight, thickness, and thickness required for the next- A curved surface display function and the like can be implemented.
전술한 바와 같은 플렉서블 기판의 이점으로 인해 플렉서블 기판의 소재 및 구조 등에 대한 다양한 연구 개발이 이루어지고 있는 실정이다.Due to the advantages of the flexible substrate as described above, various researches and developments have been made on the material and structure of the flexible substrate.
구체적으로 살펴보면, 개발 초기에는 단순히 플라스틱 고분자로 이루어진 투명 필름 소재를 채용하는 것을 시작으로 하여 에폭시 수지, 산무수물계 경화제, 알코올 경화촉매를 이용한 조성물 등을 플렉서블 기판의 소재로 적용한 예가 있다.Specifically, in the early stage of development, there is an example of applying a transparent film material made of a plastic polymer, a composition using an epoxy resin, an acid anhydride-based curing agent, or an alcohol curing catalyst as a material for a flexible substrate.
그러나 상기와 같은 소재로 구성된 플렉서블 기판은 선팽창계수가 크고, 특히 액티브 매트릭스 표시소자 기판에 적용할 경우, 제조 공정에 있어서 휘어짐이나 알루미늄 배선의 단선 등과 같은 문제점을 야기하고, 유리 기판에 비하여 내열성, 열팽창계수(CTE : Coefficient of Thermal Expansion)와 같은 열적 특성 및 투명성이나 굴절률 등의 광학적 특성이 취약한 문제점으로 인해 플렉서블 기판의 적용에 한계가 있었다.However, the flexible substrate made of such a material has a large coefficient of linear expansion. In particular, when applied to an active matrix display element substrate, it causes problems such as warping in the manufacturing process and disconnection of aluminum wiring, There are limitations in the application of the flexible substrate due to the thermal properties such as coefficient of thermal expansion (CTE) and the poor optical characteristics such as transparency and refractive index.
따라서 플라스틱 광학 필름 소재를 디스플레이 패널용 기판 특히, 매트릭스 표시소자용 기판에 적용하기 위해서는 내열성 및 투과율을 만족해야 하며, 무엇보다도 열팽창계수 및 표면의 거칠기(Roughness)가 낮은 플라스틱 광학 필름 소재를 개발하는 것이 필수적이다.Accordingly, in order to apply a plastic optical film material to a substrate for a display panel, in particular, a substrate for a matrix display device, it is necessary to satisfy a heat resistance and transmittance, and to develop a plastic optical film material having a low coefficient of thermal expansion and a low surface roughness It is essential.
열팽창 계수가 낮은 소재 중에는 폴리이미드(Polyimide)가 있는데, 폴리이미드는 열팽창 계수가 대략 20 x 10-6 K-1로 낮은 반면, 연신율(Stretchability)이 낮아 플렉서블 기판에 단독으로 사용하기에는 부적합하다.Polyimide is one of the materials with low coefficient of thermal expansion. Polyimide has a low thermal expansion coefficient of about 20 x 10 -6 K -1 , but has a low stretchability, which is unsuitable for use on a flexible substrate alone.
또 다른 소재로, PDMS(Polydimethylsiloxane)은 연신율이 높은 반면, 열팽창 계수가 높아 표면에 금속을 증착할 경우, 온도가 하강하면서 각 물질이 수축하는 과정에서 열팽창 계수 차이로 서로 다른 압축응력이 발생함에 따라 좌굴이 발생된다는 문제점이 있다.As another material, PDMS (Polydimethylsiloxane) has a high elongation rate, but it has a high thermal expansion coefficient. When a metal is deposited on the surface, different compressive stresses are generated due to differences in thermal expansion coefficient There is a problem that buckling occurs.
관련 기술로, 일본공개특허 제2006-145934호(공개일 : 2006.06.08, 명칭 : 디스플레이용 기판 및 그 제조 방법)에서는 Ni-Fe Alloy 시트와 폴리이미드 수지 필름을 접착시킨 후 250℃ 소성하여 열 압착 방식을 통해 플렉서블 기판을 제작 하였으나, 이는 두 물질간의 팽창계수 차이로 인해 금속과 수지와의 접착 면에서 응력(Stress)이 발생하여 LCD 패널 구동시 빛샘 현상을 야기하는 문제점이 있었다.In the related art, Japanese Patent Application Laid-Open No. 2006-145934 (published on June 6, 2006, name: display substrate and its manufacturing method) discloses a method of bonding a Ni-Fe alloy sheet and a polyimide resin film, The flexible substrate is manufactured through the compression bonding method. However, the stress is generated on the bonding surface between the metal and the resin due to the difference in expansion coefficient between the two materials, which causes a problem of light leakage during operation of the LCD panel.
따라서 상술한 바와 같은 문제점을 개선할 수 있는 플렉서블 기판의 개발이 필요한 실정이다.Therefore, it is necessary to develop a flexible substrate that can solve the above-described problems.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 유연기판 제조 시 PDMS 층 상부에 PI 코팅층이 형성되도록 함으로써, 연신율이 낮은 PI의 단점과 가공성이 떨어지는 PDMS 층의 단점을 극복하고, 기계적 가공성을 높이면서도 충분한 연성을 확보할 수 있는 상부 PI 적층 유연기판 및 그 제조 방법에 관한 것이다.DISCLOSURE Technical Problem Accordingly, the present invention has been made to solve the above-mentioned problems, and it is an object of the present invention to provide a method of manufacturing a flexible printed circuit board by forming a PI coating layer on a PDMS layer, To an upper PI laminated flexible substrate capable of securing sufficient ductility while improving mechanical workability and a manufacturing method thereof.
본 발명에 따른 상부 PI 적층 유연기판 제조 방법은 희생층인 SiO2가 상부에 적층된 실리콘 웨이퍼에 PI(Polyimide)를 코팅하는 PI 코팅 단계; 상기 PI 층상부에 PDMS를 도포하는 PDMS 도포 단계; 희생층을 에칭 하는 에칭 단계; 상기 희생층 에칭을 통해 분리된 PI 및 PDMS 층을 뒤집어 하측에 PDMS 층이 위치하도록 하는 스위칭 단계; 및 상기 PDMS 층을 실리콘 웨이퍼 위에 본딩하는 본딩 단계; 를 포함하는 것을 특징으로 한다.The method for manufacturing an upper PI laminated flexible substrate according to the present invention comprises: PI coating step of coating PI (Polyimide) on a silicon wafer on which SiO 2 as a sacrifice layer is laminated; Applying PDMS onto the PI layer; An etching step of etching the sacrificial layer; A step of inverting the PI and PDMS layers separated through the sacrificial layer etching so that the PDMS layer is positioned on the lower side; And bonding the PDMS layer onto a silicon wafer; And a control unit.
또한, 상기 PI 코팅 단계는 스핀 코팅, 바코팅, 슬롯 다이 코팅, 몰드 코팅 방법 중 어느 한 방법으로 수행될 수 있다.The PI coating may be performed by any one of spin coating, bar coating, slot die coating and mold coating.
또한, 상기 PI 코팅 단계에서는 상기 PI 코팅층이 0.5~50um의 두께로 형성될 수 있다.Also, in the PI coating step, the PI coating layer may be formed to a thickness of 0.5 to 50 탆.
또한, 상기 PDMS 도포 단계에서는 상기 PDMS 층이 상기 PI 코팅층보다 두껍게 형성될 수 있다.Also, in the PDMS application step, the PDMS layer may be thicker than the PI coating layer.
또한, 상기 에칭 단계에서는 BOE(Buffered Oxide Etch) 용매를 통한 버퍼 산화 에칭으로 상기 희생층이 에칭될 수 있다.Also, in the etching step, the sacrificial layer may be etched by buffer oxidation etching through a BOE (Buffered Oxide Etch) solvent.
또한, 상기 본딩 단계에서는 플라즈마 처리를 한 상기 실리콘 웨이퍼 표면에 상기 PDMS 층을 본딩할 수 있다.In addition, in the bonding step, the PDMS layer may be bonded to the surface of the silicon wafer subjected to the plasma treatment.
또, 상부 PI 적층 유연기판 제조 방법에 의해 제조된 상부 PI 적층 유연기판 상기 PDMS층 상부에 적층된 상기 PI 층 표면에 부품이 실장되는 것을 특징으로 한다.An upper PI laminated flexible substrate manufactured by an upper PI laminated flexible substrate manufacturing method is characterized in that parts are mounted on the surface of the PI layer laminated on the PDMS layer.
이에 따라, 본 발명의 상부 PI 적층 유연기판 및 그 제조 방법은 PDMS 층 상부에 PI 코팅층이 형성되도록 함으로써, 연신율이 낮은 PI의 단점과 가공성이 떨어지는 PDMS 층의 단점을 극복하고, 기계적 가공성을 높이면서도 충분한 연성을 확보할 수 있다는 장점이 있다.Accordingly, the upper PI laminated flexible substrate of the present invention and the manufacturing method thereof can overcome the disadvantages of the PDMS layer, which has a disadvantage of low elongation PI and poor processability, by forming a PI coating layer on the PDMS layer, There is an advantage that sufficient ductility can be ensured.
좀 더 상세히 설명하면, PI(Polyimide) 열팽창 계수가 대략 20 x 10-6 K-1로 낮고 가공성이 좋은 반면, 연신율(Stretchability)이 낮아 플렉서블 기판에 단독으로 사용하기에는 부적합하다. 이에 반해 PDMS(Polydimethylsiloxane)은 연신율이 높고 가공성은 반면, 열팽창 계수가 높아 표면에 금속을 증착할 경우, 온도가 하강하면서 각 물질이 수축하는 과정에서 열팽창 계수 차이로 서로 다른 압축응력이 발생함에 따라 좌굴이 발생된다는 문제점이 있다.More specifically, the PI (Polyimide) has a low coefficient of thermal expansion of about 20 x 10 -6 K -1 and good workability, but has low elongation (stretchability) and is therefore unsuitable for use on a flexible substrate alone. On the other hand, PDMS (Polydimethylsiloxane) has a high elongation and processability, while it has a high thermal expansion coefficient. When metal is deposited on the surface, different compressive stresses are generated due to difference in thermal expansion coefficient Is generated.
따라서 본 발명에서는 연신율 및 열팽창 계수가 높은 PDMS가 아래에 위치하도록 하고, 그 상부에 연신율 및 열팽창 계수가 낮은 PI가 적층되도록 하여 PI 층상부에 금속이 증착되더라도 좌굴이 발생되지 않도록 하는 동시에, PI 층 상부에 실장된 부품에 스트레스가 가해질 경우 PDMS 층에서 스트레스가 흡수되도록 하여 크랙 발생을 방지할 수 있다.Therefore, in the present invention, the PDMS having a high elongation and a high thermal expansion coefficient is positioned below, a PI having a low elongation and a low thermal expansion coefficient is stacked on the PI layer, a buckling is not generated even when metal is deposited on the PI layer, When stress is applied to the parts mounted on the upper part, the stress is absorbed in the PDMS layer, and cracks can be prevented.
아울러, 본 발명의 상부 PI 적층 유연기판은 튼튼하면서도 신축성이 좋아 유연기판의 적용 가능 범위를 확장시킬 수 있다는 장점이 있다.In addition, the upper PI laminated flexible substrate of the present invention is advantageous in that it is robust yet flexible enough to extend the applicable range of the flexible substrate.
도 1은 본 발명에 따른 상부 PI 적층 유연기판 제조방법의 각 단계를 순차적으로 나타낸 도면.
도 2는 본 발명에 따른 상부 PI 적층 유연기판의 개략도 및 일부 영역을 확대한 사진.
도 3은 PI층 상부에 PDMS 층이 적층된 기판의 개략도 및 일부 영역을 확대한 사진.
도 4는 PI 기판 위에 SiNx Island를 Patterning 한 시편을 나타낸 도면.
도 5는 PI 기판과 SiNx Island 사이에 Buffer Layer로써 PDMS를 삽입한 시편을 나타낸 도면.
도 6은 도 4 및 도 5의 시편을 가지고 연신율을 시험한 결과그래프.BRIEF DESCRIPTION OF THE DRAWINGS Figure 1 is a sequential view of each step of a method of manufacturing an upper PI laminated flexible substrate according to the present invention;
FIG. 2 is a schematic view of an upper PI laminated flexible substrate according to the present invention, and a photograph showing an enlarged view of a part of the upper PI laminated flexible substrate.
3 is a schematic view of a substrate having a PDMS layer stacked on top of a PI layer,
4 is a view showing a SiNx island patterned specimen on a PI substrate.
5 is a view showing a specimen in which PDMS is inserted as a buffer layer between a PI substrate and a SiNx island.
Fig. 6 is a graph showing the elongation test results of the specimens of Figs. 4 and 5;
이하, 상술한 바와 같은 본 발명에 따른 상부 PI 적층 유연기판 및 그 제조 방법을 설명하기로 한다.Hereinafter, an upper PI laminated flexible substrate according to the present invention and a method of manufacturing the upper PI laminated flexible substrate will be described.
본 발명에 따른 상부 PI 적층 유연기판(1) 제조 방법은 연신율이 낮은 PI의 단점과 가공성이 떨어지는 PDMS 층(400)의 단점을 극복하고, 기계적 가공성을 높이면서도 충분한 연성을 확보할 수 있는 상부 PI 적층 유연기판(1)을 제조하기 위한 것이다.The upper PI laminated
즉, 본 발명에 따른 상부 PI 적층 유연기판(1) 제조 방법은 PDMS 층(400) 상부에 PI가 위치한 유연기판(1)을 제조하기 위한 방법에 관한 것이다.That is, the method for manufacturing an upper PI laminated
먼저, 도 2는 본 발명에 따른 상부 PI 적층 유연기판(1)의 개략도 및 일부 영역을 확대한 사진으로, 상기 PI 층(300) 상부에 금속(Cu)이 증착된 것을 나타낸 것인데, PI와 금속의 열팽창 계수(CTE) 차이가 크지 않기 때문에 에어 브리지(Air Bridge)가 끊어지지 않고 잘 형성된 것을 확인할 수 있다.2 is a schematic view and a partial enlarged view of an upper PI laminated
도 3은 PI층 상부에 PDMS 층(400)이 적층된 기판의 개략도 및 일부 영역을 확대한 사진으로 상기 PDMS 층(400) 상부에 금속(Cu)이 증착된 것을 나타낸 것인데, PDMS와 금속의 열팽창 계수(CTE) 차이가 크기 때문에 금속 증착 후 온도가 하강하면서 얇은 층으로 갈라지면서 마이크로 크랙이 발생되고, 에어 브리지(Air Bridge)가 끊어진 것을 확인할 수 있다.FIG. 3 is a schematic view of a substrate on which a
도 4는 PI 단독으로 이루어진 기판 위에 SiNx Island를 Patterning 한 시편이며, 도 5는 PI 기판과 SiNx Island 사이에 Buffer Layer로써 PDMS를 삽입한 시편을 도시한 도면이다.FIG. 4 is a view showing a SiNx island patterned pattern on a substrate made of a PI alone, and FIG. 5 is a view showing a specimen in which a PDMS is inserted as a buffer layer between a PI substrate and a SiNx island.
도 6은 도 4 및 도 5의 시편을 가지고 연신율을 테스트한 결과인데, 상술한 바와 같아 PI는 연신율이 낮아 단독으로 유연기판(1)에 사용되기 부적합하며, PI 층(300) 위에 PDMS가 적층된 경우 연신율이 좋아 24.7%까지 Islands에 크랙이 발견되지는 않아 유연기판(1)에 적합하지만, 열팽창 계수 차이로 금속 증착이 어려우므로 상단에 위치하는 것은 부적합하다는 결론을 얻을 수 있다.FIG. 6 is a result of testing the elongation with the specimens of FIGS. 4 and 5. As described above, the PI is not suitable for use in the
이에 따라, 본 발명에 따른 상부 PI 적층 유연기판(1) 제조 방법은 PI 코팅 단계(S100), PDMS 도포 단계(S200), 에칭 단계(S300), 스위칭 단계(S400) 및 본딩 단계(S500)를 거쳐 상부에 PI가 적층된 유연기판(1)을 제조하게 된다.Accordingly, the method for manufacturing the upper PI laminated
먼저, PI 코팅 단계(S100)는 희생층(200)인 SiO2가 상부에 적층된 실리콘 웨이퍼(100)에 PI(Polyimide)를 코팅하는 단계이다.First, in the PI coating step (S100), PI (polyimide) is coated on the silicon wafer (100) on which the sacrificial layer (200) SiO2 is laminated.
PI는 희생층(200)에 코팅된 다음, 200~300℃ 정도의 고온에서 경화가 이루어지며, 코팅 방법으로는 스핀 코팅, 바코팅, 슬롯 다이 코팅, 몰드 코팅 방법 중 어느 한 방법이 사용될 수 있다.The PI is coated on the sacrificial layer 200 and then cured at a high temperature of about 200 to 300 ° C. As the coating method, any one of spin coating, bar coating, slot die coating and mold coating can be used .
일반적으로 PI는 대략 100um 정도의 두께가 사용되는데, 본 발명의 상기 PI 코팅 단계(S100)에서는 상기 PI 코팅층이 0.5~50um의 두께로 매우 얇게 형성되어야 하므로 상술한 바와 같은 스핀 코팅, 바코팅, 슬롯 다이 코팅, 몰드 코팅 방법을 통해 코팅이 이루어진다.In general, PI is used in a thickness of about 100 .mu.m. In the PI coating step (S100) of the present invention, the PI coating layer should be formed to a very thin thickness of 0.5 to 50 .mu.m. Die coating, mold coating method.
스핀 코팅, 바코팅, 슬롯 다이 코팅, 몰드 코팅 방법은 이미 널리 공지된 기술이므로, 설명은 생략하기로 한다.The spin coating, bar coating, slot die coating, and mold coating methods are well known in the art, and a description thereof will be omitted.
다음으로, 상기 PDMS 도포 단계(S200)에서는 상기 PI 층(300)상부에 PDMS를 편평하게 도포한다.Next, in the PDMS applying step (S200), PDMS is flatly applied on the PI layer (300).
이때, 상기 PDMS 층(400)은 상기 PI 코팅층보다 두껍게 형성되는 것이 바람직하다. 상술한 바와 같이 PI 코팅층은 얇게 형성되는데, PI 코팅층에 실장되는 부품 또는 기타 구조물에 스트레스가 가해졌을 때, 국소적으로 가해지는 스트레스는 PI 코팅층에서 퍼지지 않고, 그 아래층인 상기 PDMS 층(400)으로 전해지며, PDMS는 연신율이 좋기 때문에 이러한 스트레스를 흡수해서 크랙이 발생하는 것을 방지하게 된다.At this time, it is preferable that the
즉, 상기 PI 코팅층은 상기 PDMS 층(400)으로 스트레스를 전달해야 하므로 최대한 얇게 형성되고, 상기 PDMS층은 상대적으로 PI 코팅층보다 두껍게 형성되어 스트레스를 흡수할 수 있도록 하는 것이 바람직하다.That is, since the PI coating layer is required to transmit stress to the
다음으로, 상기 에칭 단계(S300)에서는 희생층(200)을 에칭하게 되는데, 습식화학에칭 방법 중 하나인 BOE(Buffered Oxide Etch) 용매를 통한 버퍼 산화 에칭을 사용할 수 있다.Next, in the etching step (S300), the sacrificial layer 200 is etched. A buffer oxidation etching through a BOE (Buffered Oxide Etch) solvent, which is one of wet chemical etching methods, may be used.
BOE는 불화수소(HF)를 함유한 용매이고, 이 용매에 실리콘 웨이퍼(100)를 담가 에칭을 하게 되는데, 실온에서 HF는 감광제나 실리콘을 에칭 하는 것보다 더 빨리 SiO2를 에칭 하게 되므로, 실리콘 웨이퍼(100)와, PI 층(300) 및 PDMS 층(400)을 분리할 수 있다.BOE is a solvent containing hydrogen fluoride (HF), and the silicon wafer 100 is immersed and etched in this solvent. Since HF at the room temperature etches SiO 2 faster than etching the photosensitive agent or silicon, The
이후, 상기 스위칭 단계(S400)에서는 상기 희생층(200) 에칭을 통해 분리된 PI 층(300) 및 PDMS 층(400)을 뒤집어 하측에 PDMS 층(400)이 위치하도록 한다.In the switching step S400, the
상술한 바와 같이, 본 발명의 상부 PI 적층 유연기판(1) 제조 방법에서는 처음부터 실리콘 웨이퍼(100) 상측에 PDMS 층(400)을 형성하고, 그 위에 PI 층(300)을 형성하는 것이 아니라, 희생층(200)과 PI층 및 PDMS 층(400)을 분리한 다음, 상기 스위칭 단계(S400)에서 PI층 및 PDMS 층(400)을 뒤집는 과정을 거치게 된다.As described above, in the method of manufacturing the upper PI laminated
그 이유는 PI는 재료의 특성상 200~300℃ 정도의 고온에서 경화가 이루어지고, PDMS는 대략 100℃에서 경화가 이루어기 때문에, 상기 PDMS 층(400)을 먼저 형성하고 그 위에 PI 층(300)을 형성하게 될 경우, PDMS는 200℃이상의 열이 가해지면 이를 버티지 못하고 녹아버리게 된다.Because the PI is hardened at a high temperature of about 200 to 300 DEG C due to the characteristics of the material and the PDMS is cured at about 100 DEG C, the
따라서 본 발명의 상부 PI 적층 유연기판(1) 제조 방법에서는 200℃ 이상의 열이 가해지더라도 손상이 없는 SiO2 희생층(200)을 먼저 형성한 다음, 그 위에 PI층을 적층한 후, PDMS 층(400)을 적층하게 된다.Therefore, in the method of manufacturing the upper PI laminated
다음으로, 상기 본딩 단계(S500)에서는 플라즈마 처리를 한 상기 실리콘 웨이퍼(100) 표면에 상기 PDMS 층(400)을 본딩하게 된다.Next, in the bonding step S500, the
이때, 상기 실리콘 웨이퍼(100)는 플라즈마를 통해 표면을 매끄럽고 물을 잘 흡수(Hydrophilic)하게 처리하여 그 위에 상기 PDMS 층(400)이 잘 본딩될 수 있도록 형성된다.At this time, the silicon wafer 100 is formed so that the
상술한 바와 같은 과정을 통해 상부에 PI가 적층된 유연기판(1)이 제조될 수 있는데, 상기 상부 PI 적층 유연기판(1)은 최종적으로 사용될 때, 상기 실리콘 웨이퍼(100)를 떼어 내고 사용하게 된다.The
필요에 따라, 상기 상부 PI 적층 유연기판(1)은 상기 PI 코팅층 표면에 금속층을 증착하기도 하며, 상기 PI 코팅층 표면에 전자 부품과 같은 디바이스가 실장될 수도 있다.If necessary, the upper PI laminated
이에 따라, 본 발명의 상부 PI 적층 유연기판(1) 및 그 제조 방법은 PDMS 층(400) 상부에 PI 코팅층이 형성되도록 함으로써, 연신율이 낮은 PI의 단점과 가공성이 떨어지는 PDMS 층(400)의 단점을 극복하고, 기계적 가공성을 높이면서도 충분한 연성을 확보할 수 있다.Thus, the upper PI laminated
다시 한 번 설명하면, 본 발명에서는 연신율 및 열팽창 계수가 높은 PDMS가 아래에 위치하도록 하고, 그 상부에 연신율 및 열팽창 계수가 낮은 PI가 적층되도록 하여 PI 층(300)상부에 금속이 증착되더라도 좌굴이 발생되지 않도록 하는 동시에, PI 층(300) 상부에 실장된 부품에 스트레스가 가해질 경우 PDMS 층(400)에서 스트레스가 흡수되도록 하여 크랙 발생을 방지할 수 있다.In the present invention, a PDMS having a high elongation and a high thermal expansion coefficient is positioned below, a PI having a low elongation and a low thermal expansion coefficient is stacked on the PDMS, and even if a metal is deposited on the
아울러, 본 발명의 상부 PI 적층 유연기판(1)은 튼튼하면서도 신축성이 좋아 유연기판(1)의 적용 가능 범위를 확장시킬 수 있다는 장점이 있다.In addition, the upper PI laminated
본 발명은 상기한 실시 예에 한정되지 아니하며, 적용범위가 다양함은 물론이고, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이다.It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. It goes without saying that various modifications can be made.
1 : 상부 PI 적층 유연기판
100 : 실리콘 웨이퍼
200 : 희생층
300 : PI 층
400 : PDMS 층
S100 ~ S500 : 상부 PI 적층 유연기판 제조방법의 각 단계 1: Upper PI laminated flexible substrate
100: Silicon wafer
200: sacrificial layer
300: PI layer
400: PDMS layer
S100 to S500: Each step of the upper PI laminated flexible substrate manufacturing method
Claims (8)
상기 PI 층과 동일 면적으로 도포되어 상기 PI 층 상부에 적층되도록 상기 PI 층 상부에 PDMS를 도포하는 PDMS 도포 단계;
희생층을 에칭 하는 에칭 단계;
상기 희생층 에칭을 통해 분리된 PI 및 PDMS 층을 뒤집어 하측에 PDMS 층이 위치하도록 하는 스위칭 단계; 및
플라즈마 처리를 한 상기 실리콘 웨이퍼 표면에 상기 PDMS 층을 본딩하는 것을 본딩 단계; 를 포함하는 것을 특징으로 하는 상부 PI 적층 유연기판 제조 방법.
A PI coating step of coating PI (Polyimide) on a silicon wafer on which a sacrificial layer of SiO 2 is laminated on top;
Applying PDMS to the upper part of the PI layer so as to be laminated on the PI layer in the same area as the PI layer;
An etching step of etching the sacrificial layer;
A step of inverting the PI and PDMS layers separated through the sacrificial layer etching so that the PDMS layer is positioned on the lower side; And
Bonding the PDMS layer to the surface of the silicon wafer subjected to the plasma treatment ; Wherein the upper PI laminated flexible substrate has a thickness of at least 10 microns.
상기 PI 코팅 단계는
스핀 코팅, 바코팅, 슬롯 다이 코팅, 몰드 코팅 방법 중 어느 한 방법으로 수행되는 것을 특징으로 하는 상부 PI 적층 유연기판 제조 방법.
The method according to claim 1,
The PI coating step
Wherein the coating is performed by any one of spin coating, bar coating, slot die coating, and mold coating.
상기 PI 코팅 단계에서는
상기 PI 코팅층이 0.5~50um의 두께로 형성되는 것을 특징으로 하는 상부 PI 적층 유연기판 제조 방법.
3. The method of claim 2,
In the PI coating step
Wherein the PI coating layer is formed to a thickness of 0.5 to 50 탆.
상기 PDMS 도포 단계에서는
상기 PDMS 층이 상기 PI 코팅층보다 두껍게 형성되는 것을 특징으로 하는 상부 PI 적층 유연기판 제조 방법.
The method of claim 3,
In the PDMS application step
Wherein the PDMS layer is thicker than the PI coating layer.
상기 에칭 단계에서는
BOE(Buffered Oxide Etch) 용매를 통한 버퍼 산화 에칭으로 상기 희생층이 에칭 되는 것을 특징으로 하는 상부 PI 적층 유연기판 제조 방법.
The method according to claim 1,
In the etching step
Wherein the sacrificial layer is etched by buffer oxidation etching through a BOE (Buffered Oxide Etch) solvent.
An upper PI laminated flexible substrate produced by the method of manufacturing an upper PI laminated flexible substrate according to any one of claims 1 to 5 .
상부 PI 적층 유연기판은
상기 PDMS층 상부에 적층된 상기 PI 층 표면에 부품 및 디바이스들이 실장되는 것을 특징으로 하는 상부 PI 적층 유연기판.8. The method of claim 7,
The upper PI laminated flexible substrate
And the parts and devices are mounted on the surface of the PI layer laminated on the PDMS layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150181582A KR101634091B1 (en) | 2015-12-18 | 2015-12-18 | Upper Polyimide Stacking Flexible Substrate and Manufacturing Method of the Same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150181582A KR101634091B1 (en) | 2015-12-18 | 2015-12-18 | Upper Polyimide Stacking Flexible Substrate and Manufacturing Method of the Same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101634091B1 true KR101634091B1 (en) | 2016-06-29 |
Family
ID=56365929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150181582A KR101634091B1 (en) | 2015-12-18 | 2015-12-18 | Upper Polyimide Stacking Flexible Substrate and Manufacturing Method of the Same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101634091B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230014963A (en) * | 2021-07-22 | 2023-01-31 | 한국과학기술원 | Stretchable oleds using laser patterned plastic substrate and method for manufacturing the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006145934A (en) | 2004-11-22 | 2006-06-08 | Hitachi Metals Ltd | Substrate for display and its manufacturing method |
| KR20100123755A (en) * | 2008-03-05 | 2010-11-24 | 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 | Stretchable and foldable electronic devies |
| KR101093133B1 (en) * | 2011-05-12 | 2011-12-12 | 한국기계연구원 | Flexible device having inorganic solid layer and method for manufacturing the same |
| KR101551823B1 (en) * | 2014-04-29 | 2015-09-09 | 전자부품연구원 | Stretchable light-emitting device and manufacturing method of the same |
-
2015
- 2015-12-18 KR KR1020150181582A patent/KR101634091B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006145934A (en) | 2004-11-22 | 2006-06-08 | Hitachi Metals Ltd | Substrate for display and its manufacturing method |
| KR20100123755A (en) * | 2008-03-05 | 2010-11-24 | 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 | Stretchable and foldable electronic devies |
| KR101093133B1 (en) * | 2011-05-12 | 2011-12-12 | 한국기계연구원 | Flexible device having inorganic solid layer and method for manufacturing the same |
| KR101551823B1 (en) * | 2014-04-29 | 2015-09-09 | 전자부품연구원 | Stretchable light-emitting device and manufacturing method of the same |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230014963A (en) * | 2021-07-22 | 2023-01-31 | 한국과학기술원 | Stretchable oleds using laser patterned plastic substrate and method for manufacturing the same |
| KR102582188B1 (en) * | 2021-07-22 | 2023-09-26 | 한국과학기술원 | Stretchable oleds using laser patterned plastic substrate and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5879343B2 (en) | Flexible electronic element manufacturing method, flexible electronic element, and flexible substrate | |
| KR101285442B1 (en) | Thin sheet glass laminate and method for manufacturing display using thin sheet glass laminate | |
| WO2015119210A1 (en) | Glass laminate | |
| JP3974749B2 (en) | Functional element transfer method | |
| US20110026236A1 (en) | Glass laminate, display panel with support, method for producing glass laminate and method for manufacturing display panel with support | |
| KR20090037856A (en) | Glass substrate with protective glass, process for producing display using glass substrate with protective glass, and silicone for release paper | |
| JPWO2010079688A1 (en) | Glass laminate and method for producing the same | |
| JP6252490B2 (en) | GLASS LAMINATE, PROCESS FOR PRODUCING THE SAME, AND SUPPORT SUBSTRATE WITH SILICONE RESIN LAYER | |
| JP5518374B2 (en) | Adhesive layer for suppressing oligomer precipitation of laminated laminated PET film | |
| JP2009186916A (en) | Method of manufacturing display device panel | |
| TW201806761A (en) | Glass laminate and manufacturing method therefor | |
| TWI695820B (en) | Method for manufacturing carrier substrate, laminate and electronic device | |
| KR20160010500A (en) | Glass structures and methods of creating and processing glass structures | |
| KR102526047B1 (en) | Glass laminate and method for producing same | |
| TW201422425A (en) | Glass film laminate and electronic and electric devices | |
| CN109244238A (en) | Flexible base board and preparation method thereof for display panel | |
| KR101634091B1 (en) | Upper Polyimide Stacking Flexible Substrate and Manufacturing Method of the Same | |
| Chen et al. | Interfacial liquid film transfer printing of versatile flexible electronic devices with high yield ratio | |
| TW201420335A (en) | Glass laminate and manufacturing method for same, and support substrate having silicone resin layer attached thereto and manufacturing method for same | |
| JP2005078064A (en) | Method for manufacturing flexible panel | |
| JP4186502B2 (en) | Thin film device manufacturing method, thin film device, and display device | |
| US11398621B2 (en) | Display panel and method of manufacturing the same | |
| KR102540370B1 (en) | Delayed Via Formation in Electronic Devices | |
| JPWO2015016113A1 (en) | Manufacturing method of electronic device | |
| JPH07287218A (en) | Transparent conductive substrate and display device using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190311 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20200309 Year of fee payment: 5 |