KR101633116B1 - 표시장치 및 그 제조방법 - Google Patents

표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR101633116B1
KR101633116B1 KR1020090124052A KR20090124052A KR101633116B1 KR 101633116 B1 KR101633116 B1 KR 101633116B1 KR 1020090124052 A KR1020090124052 A KR 1020090124052A KR 20090124052 A KR20090124052 A KR 20090124052A KR 101633116 B1 KR101633116 B1 KR 101633116B1
Authority
KR
South Korea
Prior art keywords
display
display area
display region
electrode
signal lines
Prior art date
Application number
KR1020090124052A
Other languages
English (en)
Other versions
KR20110067448A (ko
Inventor
박동식
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090124052A priority Critical patent/KR101633116B1/ko
Publication of KR20110067448A publication Critical patent/KR20110067448A/ko
Application granted granted Critical
Publication of KR101633116B1 publication Critical patent/KR101633116B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/814—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 표시영역 및 비표시영역을 포함하는 플렉서블기판, 상기 표시영역의 전면에 형성된 박막 트랜지스터 및 유기발광다이오드 및 상기 비표시영역에 위치하며, 상기 박막 트랜지스터와 연결된 복수의 신호라인들을 포함하며, 상기 비표시영역은 상기 표시영역의 배면으로 폴딩된 표시장치에 관한 것이다.
표시장치

Description

표시장치 및 그 제조방법{Display Device And Manufacturing Method Of The Same}
본 발명은 플렉서블한 표시장치 및 그 제조방법에 관한 것이다.
평판표시장치(FPD: Flat Panel Display)는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 디스플레이(Liquid Crystal Display: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 전계방출표시장치(Field Emission Display: FED), 유기전계발광소자(Organic Light Emitting Device) 등과 같은 여러 가지의 평면형 디스플레이가 실용화되고 있다.
특히, 유기전계발광소자는 응답속도가 1ms 이하로서 고속의 응답속도를 가지며, 소비 전력이 낮고 자체 발광이다. 또한, 시야각에 문제가 없어서 장치의 크기에 상관없이 동화상 표시 매체로서 장점이 있다. 또한, 저온 제작이 가능하고, 기존의 반도체 공정 기술을 바탕으로 제조 공정이 간단하므로 향후 차세대 평판 표시 장치로 주목받고 있다.
이러한 표시장치들은 유리 기판 상에 표시소자들을 형성하고 있지만, 최근에는 기존의 유연성이 없는 유리기판 대신에 플라스틱 또는 금속 호일과 같이 유연성 있는 재료를 사용하여 종이처럼 휘어져도 표시 성능을 그대로 유지할 수 있게 제조된 플렉서블한 표시장치가 차세대 표시장치로 떠오르고 있다.
그러나, 유연성이 없는 표시장치나 유연성이 있는 표시장치들은 화상이 표시되는 표시영역과 화상이 표시되지 않는 비표시영역이 구비되어 있으며, 특히 비표시영역은 베젤로 작용하여 표시장치의 크기가 커지는 문제점이 있다.
따라서, 본 발명은 플렉서블하면서도 베젤이 존재하지 않는 표시장치 및 그 제조방법을 제공한다.
상기한 목적을 달성하기 위해, 본 발명의 일 실시 예에 따른 표시장치는 표시영역 및 비표시영역을 포함하는 플렉서블기판, 상기 표시영역의 전면에 형성된 박막 트랜지스터 및 유기발광다이오드 및 상기 비표시영역에 위치하며, 상기 박막 트랜지스터와 연결된 복수의 신호라인들을 포함하며, 상기 비표시영역은 상기 표시영역의 배면으로 폴딩된 것일 수 있다.
상기 비표시영역은 상기 표시영역의 적어도 일 가장자리일 수 있다.
상기 복수의 신호라인들은 각각 병렬 구조로 이루어질 수 있다.
상기 병렬 구조로 이루어진 복수의 신호라인들에 대해 교차하도록 상기 비표시영역이 폴딩된 것일 수 있다.
상기 박막 트랜지스터는, 상기 플렉서블기판 상에 위치하는 반도체층, 상기 반도체층 상에 위치하는 제 1 절연막, 상기 제 1 절연막 상에 위치하는 게이트 전극, 상기 게이트 전극 상에 위치하는 제 2 절연막 및 상기 제 2 절연막 상에 위치하며, 상기 반도체층과 연결된 소스 전극 및 드레인 전극을 포함할 수 있다.
상기 유기발광다이오드는, 상기 박막 트랜지스터 상에 위치하는 제 3 절연 막, 상기 제 3 절연막 상에 위치하며, 상기 드레인 전극과 연결된 제 1 전극, 상기 제 1 전극 상에 위치하며, 상기 제 1 전극을 노출시키는 제 4 절연막, 상기 노출된 제 1 전극 상에 위치하는 유기막층 및 상기 유기막층 상에 위치하는 제 2 전극을 포함할 수 있다.
상기 비표시영역은, 상기 플렉서블기판 상에 위치하는 복수의 신호라인들 및 상기 복수의 신호라인들 상에 위치하는 상기 제 3 절연막을 포함하며, 상기 제 3 절연막은 유기물로 이루어질 수 있다.
또한, 본 발명의 일 실시 예에 따른 표시장치의 제조방법은 표시영역 및 비표시영역을 포함하는 플렉서블기판을 제공하는 단계, 상기 표시영역의 전면에 박막 트랜지스터 및 유기발광다이오드을 형성하고 상기 비표시영역에 상기 박막 트랜지스터와 연결되도록 복수의 신호라인들을 형성하는 단계 및 상기 표시영역의 배면으로 상기 비표시영역을 폴딩하는 단계를 포함할 수 있다.
상기 복수의 신호라인들은 각각 병렬 구조로 형성할 수 있다.
상기 표시영역의 배면으로 상기 비표시영역을 폴딩하는 단계는, 상기 병렬 구조로 형성된 복수의 신호라인들에 대해 수직 교차하도록 상기 비표시영역을 폴딩할 수 있다.
본 발명의 표시장치 및 그 제조방법은 화상이 표시되지 않아 베젤로 작용하는 비표시영역을 표시영역의 하부로 폴딩함으로써, 베젤이 존재하지 않는 표시장치 를 제공할 수 있는 이점이 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시 예들을 상세하게 설명하면 다음과 같다.
도 1은 본 발명의 일 실시 예에 따른 표시장치의 평면도이고, 도 2는 도 1의 I-I'에 따른 표시장치의 단면도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 표시장치는 플렉서블기판(100) 상에 다수 개의 서브픽셀을 포함하는 표시영역(200), 상기 표시영역(200) 이외의 영역인 비표시영역(230), 상기 비표시영역(230)에 위치하며 상기 표시영역(200)에 구동 신호를 인가하는 구동부(250) 및 상기 구동부(250)의 신호를 상기 표시영역(200)으로 전달하는 복수의 신호라인들(270)을 포함할 수 있다.
도 2를 참조하면, 본 발명의 일 실시 예에 따른 표시장치의 표시영역(200)은 다수 개의 서브픽셀을 포함하는 소자로 이루어질 수 있는데, 본 실시예에서는 발광층이 유기물로 이루어진 유기전계발광소자를 예로 설명한다.
플렉서블기판(100) 상에 비정질 또는 다결정 실리콘일 수 있는 반도체층(110)이 위치한다. 반도체층(110) 상에 게이트 절연막인 제 1 절연막(115)이 위치하고, 제 1 절연막(115) 상에 반도체층(110)의 일정 영역과 대응되는 게이트 전극(120)이 위치한다. 그리고, 비표시영역(230)에는 게이트 전극(120)과 동일한 물질로 이루어진 신호라인(270)이 위치할 수 있다.
게이트 전극(120)을 포함하는 제 1 기판(100) 상에 층간 절연막인 제 2 절연막(125)이 위치하고, 제 2 절연막(125) 상에 위치하며 제 1 및 제 2 절연막(115, 125)을 관통하는 콘택홀들(130a, 130b)을 통해 반도체층(110)의 일정 영역과 전기적으로 연결된 소오스 전극(135a) 및 드레인 전극(135b)이 위치한다.
따라서, 반도체층(110), 제 1 절연막(115), 게이트 전극(120), 제 2 절연막(125), 소오스 전극(135a) 및 드레인 전극(135b)을 포함하는 박막 트랜지스터를 구성한다.
그리고, 박막 트랜지스터를 포함하는 플렉서블기판(100) 상에 평탄화막인 제 3 절연막(140)이 위치한다. 제 3 절연막(140)은 비표시영역(230)의 신호라인(270) 상에도 위치한다. 그리고, 제 3 절연막(140) 상에 소오스 전극(135a) 또는 드레인 전극(135b)과 전기적으로 연결된 제 1 전극(150)이 위치한다.
제 1 전극(150) 상에는 화소정의막인 제 4 절연막(155)이 위치하며, 제 4 절연막(155)은 제 1 전극(150)의 일부 영역을 노출시키는 개구부(160)를 구비한다. 그리고, 제 4 절연막(155)은 비표시영역(230)의 신호라인(270) 상에 위치하는 제 3 절연막(140) 상에 위치할 수 있다.
그리고, 제 4 절연막(155) 및 개구부(160) 상에 발광층(170)이 위치하고, 발광층(170) 상에 제 2 전극(175)이 위치하여 제 1 전극(150), 발광층(170) 및 제 2 전극(175)을 포함하는 유기발광다이오드를 구성한다.
도 3은 본 발명의 일 실시 예에 따른 표시장치를 도시한 사시도이고, 도 4는 도 3의 A 영역을 확대한 확대도이고, 도 5는 본 발명의 일 실시 예에 따른 표시장 치의 다양한 형상을 도시한 사시도이다.
도 3을 참조하면, 전술한 구조를 갖는 본 발명의 표시장치는 표시영역(200)의 배면으로 비표시영역(230)이 폴딩될 수 있다. 본 실시 예의 표시장치는 플렉서블기판 상에 표시영역(200)과 비표시영역(230)이 구비됨으로써, 표시장치를 유연하게 변형시킬 수 있다. 따라서, 본 실시 예에서는 구동부(250)가 구비된 비표시영역(230)을 표시영역(200)의 배면으로 폴딩할 수 있다.
이러한 비표시영역(230)은 화상이 표시되지 않는 영역으로 추후 프레임이나 케이스 등으로 가려지는 베젤로 작용될 수 있다. 이로 인해 화상이 표시되는 표시영역에 비해 표시장치의 크기가 훨씬 크게 형성되게 된다.
따라서, 본 발명에서는 베젤로 작용할 수 있는 비표시영역(230)을 표시영역(200)의 하부로 폴딩하여 비표시영역(230)으로 인한 베젤이 발생하는 것을 방지할 수 있다.
보다 자세하게, 도 4를 참조하면, 표시영역(200)은 복수의 서브픽셀로 이루어지며, 서브픽셀은 구동신호를 인가하는 스캔 라인(120a), 데이터 신호를 인가하는 데이터 라인(135c)이 상기 스캔 라인(120a)에 수직하게 배열되고, 상기 데이터 라인(135c)과 평행하게 배열되어 전원 신호를 인가하는 전원 라인(135d)이 위치할 수 있다.
상기 스캔 라인(120a)과 데이터 라인(135c)이 수직으로 교차되는 영역 상에는 스위칭 소자인 스위칭 박막 트랜지스터(S-TFT)가 위치한다. 그리고, 스위칭 박막 트랜지스터(S-TFT)와 전원 라인(135d)에 연결된 커패시터(Cst)가 위치하고, 상 기 커패시터(Cst)와 전원 라인(135d)에 연결된 구동 소자인 구동 박막 트랜지스터(D-TFT)가 위치한다. 그리고, 상기 구동 박막 트랜지스터(D-TFT)와 전기적으로 연결된 제 1 전극(175)이 위치한다.
비표시영역(230)에는 스위칭 박막 트랜지스터(S-TFT)의 스캔 라인(120a)에 연결된 복수의 신호라인(270)이 위치할 수 있다. 신호라인(270)은 표시영역(200)으로부터 단일 라인으로 인출되나, 비표시영역(230)에 도달하면 병렬 구조로 형성될 수 있다.
특히, 본 실시 예에서는 비표시영역(230)에 위치한 병렬 구조의 신호라인(270)과 교차하도록 비표시영역(230)을 폴딩할 수 있다. 따라서, 신호라인(270)을 병렬 구조로 형성함으로써, 추후 비표시영역(230)의 폴딩 시, 신호라인(270)이 단선되어도 병렬 구조에 의해 신호가 인가될 수 있는 이점이 있다.
한편, 도 5를 참조하면, 전술한 본 발명의 표시장치는 표시영역의 일측에 위치한 비표시영역을 폴딩하는 것을 개시하였지만, 도 5의 (a)에 도시된 바와 같이, 표시영역(200)의 양측에 위치한 비표시영역(230)을 폴딩할 수 있고, 도 5의 (b)에 도시된 바와 같이, 표시영역(200)의 네측에 위치한 비표시영역(230)을 모두 폴딩할 수 있다. 특히, 비표시영역(230)의 폴딩 시, 폴딩된 비표시영역(230) 간에 중첩되지 않도록 신호라인들이 형성되지 않은 비표시영역(230)의 외곽 부분을 일부 제거할 수도 있다.
이하, 전술한 본 발명의 일 실시 예에 따른 표시장치의 제조방법을 설명하면 하기와 같다.
도 6a 내지 도 6d는 본 발명의 일 실시 예에 따른 표시장치의 제조방법을 공정별로 나타낸 도면이다.
도 6a를 참조하면, 표시영역(500) 및 비표시영역(530)을 포함하는 플렉서블기판(400)을 제공한다. 플렉서블기판(400)의 표시영역(500)에 비정질 실리콘층 또는 비정질 실리콘층을 결정화한 다결정 실리콘층을 형성하고, 이를 패터닝하여 반도체층(410)을 형성한다. 상기 반도체층(410)은 불순물을 포함함으로써 소오스 영역 및 드레인 영역이 형성될 수 있으며, 상기 소오스 영역 및 드레인 영역 이외의 채널 영역을 포함할 수 있다.
이어, 표시영역(500)의 반도체층(410) 상에 게이트 절연막인 제 1 절연막(415)을 형성하고, 비표시영역(530)에는 제 1 절연막(415)을 형성하지 않는다. 상기 제 1 절연막(415)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중충일 수 있다. 다음, 제 1 절연막(415) 상에 상기 반도체층(410)의 일정 영역, 즉 불순물이 주입되었을 경우의 채널 영역과 대응되는 위치에 게이트 전극(420a)을 형성한다. 표시영역(500)에 게이트 전극(420a)이 형성됨과 동시에 비표시영역(530)에 복수의 신호라인들(420b)을 형성한다.
이때, 신호라인(420b)은 단일 라인으로부터 복수의 갈래로 분리되는 병렬 구조로 형성될 수 있다. 따라서, 추후 비표시영역(530)의 폴딩 시, 신호라인(420b)이 단선되어도 병렬 구조로 인해 신호가 끊어지지 않도록 하는 역할을 할 수 있다.
또한, 게이트 전극(420a)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 게이트 전극(420a)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. 예를 들면, 게이트 전극(420a)은 몰리브덴/알루미늄-네오디뮴 또는 몰리브덴/알루미늄의 2중층일 수 있다.
다음, 도 6b를 참조하면, 표시영역(500)에 형성된 게이트 전극(420a) 상에 층간 절연막인 제 2 절연막(425)을 형성하고, 비표시영역(530)에는 제 2 절연막(425)을 형성하지 않는다. 제 2 절연막(425)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있다.
여기서, 비표시영역(530)에 형성된 신호라인(420b)에는 제 1 절연막(415)과 제 2 절연막(425)이 위치하지 않을 수 있다. 이는 추후 비표시영역(530)을 폴딩할 때, 무기막으로 이루어진 제 1 절연막(415) 또는 제 2 절연막(425)이 물리적인 폴딩 공정 시 손상되어 신호라인(420b)이 외부로 노출되거나 손상되는 것을 방지하기 위함이다.
이어, 제 2 절연막(425) 및 제 1 절연막(415)의 일부 영역을 식각하여, 반도체층(410)의 일부를 노출시키는 콘택홀(430a, 430b)을 형성한다. 다음, 콘택홀(430a, 430b)이 형성된 플렉서블기판(400) 상에 금속 물질을 적층시키고, 이를 패터닝하여 소스 전극(435a) 및 드레인 전극(435b)을 형성한다.
소스 전극(435a) 및 드레인 전극(435b)은 제 2 절연막(425) 및 제 1 절연막(415)을 관통하는 콘택홀(430a, 430b)을 통하여 반도체층(410)과 전기적으로 연 결될 수 있다. 또한, 소스 전극(435a) 및 드레인 전극(435b)은 단일층 또는 다중층으로 이루어질 수 있으며, 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 그리고, 소스 전극(435a) 및 드레인 전극(435b)이 다중층일 경우에는 몰리브덴/알루미늄-네오디뮴의 2중층, 티타늄/알루미늄/티타늄, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다.
따라서, 반도체층(410), 게이트 전극(420a), 소스 전극(435a) 및 드레인 전극(435b)을 포함하는 박막 트랜지스터가 제조된다.
이어, 도 6c를 참조하면, 표시영역(500)에 형성된 소스 전극(435a) 및 드레인 전극(435b)과 비표시영역(530)에 형성된 신호라인(420b) 상에 제 3 절연막(440)을 형성한다. 제 3 절연막(440)은 하부 구조의 단차를 완화시키기 위한 평탄화막일 수 있으며, 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물 등을 액상 형태로 코팅한 다음 경화시키는 스핀 코팅(spin coating)과 같은 방법으로 형성될 수 있다. 이와는 달리, 제 3 절연막(440)은 패시베이션막일 수 있으며, 실리콘 질화막(SiNx), 실리콘 산화막(SiOx) 또는 이들의 다중층일 수 있다.
이어, 상기 보호막(440)을 식각하여 드레인 전극(435b)을 노출시키는 비어홀(445)을 형성한다.
다음, 비어홀(445)이 형성된 플렉서블기판(400) 상에 투명도전물질을 적층하 고 이를 패터닝하여, 비어홀(445)을 통해 드레인 전극(435b)과 연결된 제 1 전극(450)을 형성한다. 제 1 전극(450)은 애노드일 수 있으며, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 또는 ZnO(Zinc Oxide) 등의 투명한 물질로 형성될 수 있다.
그리고, 제 1 전극(450)을 포함하는 플렉서블기판(400) 상에 제 4 절연막(455)을 형성한다. 제 4 절연막(455)은 제 1 전극(450)의 일부를 개구시키는 개구부(460)가 형성되어 화소영역을 정의하는 화소정의막일 수 있으며, 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물 등을 액상 형태로 코팅한 다음 경화시키는 스핀 코팅(spin coating)과 같은 방법으로 형성될 수 있다.
다음, 제 4 절연막(455)에 의해 노출된 제 1 전극(450) 상에 유기막층(470)을 형성한다. 유기막층(470)은 적어도 R, G 및 B를 발광하는 발광층을 포함하며, 정공주입층, 정공수송층, 전자수송층 또는 전자주입층을 더 포함할 수 있다.
그리고, 유기막층(470)이 형성된 플렉서블기판(400) 상에 알루미늄(Al), 은(Ag), 마그네슘(Mg) 또는 이들의 합금을 증착하여 제 2 전극(475)을 형성한다. 따라서, 제 1 전극(450), 유기막층(470) 및 제 2 전극(475)을 포함하는 유기발광다이오드가 제조된다.
다음, 도 6d를 참조하면, 전술한 공정을 통해 표시영역(500) 및 비표시영역(530)이 형성된 표시장치에서 비표시영역(530)을 표시영역(500)의 배면으로 폴딩한다. 이때, 전술한 도 6a에서 본 바와 같이, 병렬 구조로 이루어진 신호라 인(420b)에 대해 교차하도록 비표시영역(530)을 폴딩할 수 있다.
따라서, 비표시영역(530)이 표시영역(500)의 배면에 위치하여, 베젤이 없는 표시장치를 제조할 수 있다.
도 7은 본 발명의 일 실시 예에 따른 표시장치를 이용한 멀티비전을 나타낸 도면이다.
도 7을 참조하면, 본 발명의 일 실시 예에 따른 표시장치는 다수 개의 표시장치가 배열된 멀티비전에 사용될 수 있다. 종래 멀티비전의 경우, 베젤 영역이 존재하는 표시장치들이 다수 배열되어 각 표시장치마다 그 경계가 분명히 나타나는 반면에, 본 발명의 일 실시 예에 따른 표시장치의 경우, 베젤 영역이 존재하지 않기 때문에 멀티비전에서 각 표시장치마다 그 경계가 나타나지 않고 하나의 표시장치인 것으로 인식될 수 있는 이점이 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 본 발명의 일 실시 예에 따른 표시장치의 평면도.
도 2는 도 1의 I-I'에 따른 표시장치의 단면도.
도 3은 본 발명의 일 실시 예에 따른 표시장치를 도시한 사시도.
도 4는 도 3의 A 영역을 확대한 확대도.
도 5는 본 발명의 일 실시 예에 따른 표시장치의 다양한 형상을 도시한 사시도.
도 6a 내지 도 6d는 본 발명의 일 실시 예에 따른 표시장치의 제조방법을 공정별로 나타낸 도면.
도 7은 본 발명의 일 실시 예에 따른 표시장치를 이용한 멀티비전을 나타낸 도면.

Claims (10)

  1. 표시영역 및 비표시영역을 포함하는 플렉서블기판;
    상기 표시영역의 전면에 형성된 박막 트랜지스터 및 유기발광다이오드; 및
    상기 비표시영역에 위치하며, 상기 박막 트랜지스터와 연결된 복수의 신호라인들을 포함하며,
    상기 비표시영역은 상기 표시영역의 배면으로 폴딩되고,
    상기 복수의 신호라인들은 각각 병렬 구조로 이루어진 표시장치.
  2. 제 1항에 있어서,
    상기 비표시영역은 상기 표시영역의 적어도 일 가장자리인 표시장치.
  3. 삭제
  4. 제 1항에 있어서,
    상기 병렬 구조로 이루어진 복수의 신호라인들에 대해 교차하도록 상기 비표시영역이 폴딩된 표시장치.
  5. 제 1항에 있어서,
    상기 박막 트랜지스터는,
    상기 플렉서블기판 상에 위치하는 반도체층;
    상기 반도체층 상에 위치하는 제 1 절연막;
    상기 제 1 절연막 상에 위치하는 게이트 전극;
    상기 게이트 전극 상에 위치하는 제 2 절연막; 및
    상기 제 2 절연막 상에 위치하며, 상기 반도체층과 연결된 소스 전극 및 드레인 전극을 포함하는 표시장치.
  6. 제 5항에 있어서,
    상기 유기발광다이오드는,
    상기 박막 트랜지스터 상에 위치하는 제 3 절연막;
    상기 제 3 절연막 상에 위치하며, 상기 드레인 전극과 연결된 제 1 전극;
    상기 제 1 전극 상에 위치하며, 상기 제 1 전극을 노출시키는 제 4 절연막;
    상기 노출된 제 1 전극 상에 위치하는 유기막층; 및
    상기 유기막층 상에 위치하는 제 2 전극을 포함하는 표시장치.
  7. 제 6항에 있어서,
    상기 비표시영역은,
    상기 플렉서블기판 상에 위치하는 복수의 신호라인들; 및
    상기 복수의 신호라인들 상에 위치하는 상기 제 3 절연막을 포함하며,
    상기 제 3 절연막은 유기물로 이루어진 표시장치.
  8. 표시영역 및 비표시영역을 포함하는 플렉서블기판을 제공하는 단계;
    상기 표시영역의 전면에 박막 트랜지스터 및 유기발광다이오드을 형성하고 상기 비표시영역에 상기 박막 트랜지스터와 연결되도록 복수의 신호라인들을 각각 병렬 구조로 형성하는 단계; 및
    상기 표시영역의 배면으로 상기 비표시영역을 폴딩하는 단계를 포함하는 표시장치의 제조방법.
  9. 삭제
  10. 제 8항에 있어서,
    상기 표시영역의 배면으로 상기 비표시영역을 폴딩하는 단계는,
    상기 병렬 구조로 형성된 복수의 신호라인들에 대해 수직 교차하도록 상기 비표시영역을 폴딩하는 표시장치의 제조방법.
KR1020090124052A 2009-12-14 2009-12-14 표시장치 및 그 제조방법 KR101633116B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090124052A KR101633116B1 (ko) 2009-12-14 2009-12-14 표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090124052A KR101633116B1 (ko) 2009-12-14 2009-12-14 표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110067448A KR20110067448A (ko) 2011-06-22
KR101633116B1 true KR101633116B1 (ko) 2016-06-24

Family

ID=44399891

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090124052A KR101633116B1 (ko) 2009-12-14 2009-12-14 표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101633116B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9210810B2 (en) * 2012-07-12 2015-12-08 Universal Display Corporation Method of fabricating flexible devices
KR102117890B1 (ko) 2012-12-28 2020-06-02 엘지디스플레이 주식회사 플렉서블 표시 장치 및 플렉서블 표시 장치 제조 방법
KR101969101B1 (ko) * 2013-03-28 2019-04-15 엘지디스플레이 주식회사 플렉서블 표시장치 및 이의 제조방법
KR102100656B1 (ko) * 2013-07-09 2020-04-14 엘지디스플레이 주식회사 유기전계발광 표시소자 및 그 제조방법
KR102262790B1 (ko) * 2013-12-03 2021-06-08 엘지디스플레이 주식회사 휘어진 디스플레이 장치
KR102086644B1 (ko) 2013-12-31 2020-03-09 엘지디스플레이 주식회사 플렉서블표시장치 및 이의 제조방법
KR102367246B1 (ko) 2015-07-27 2022-02-25 삼성디스플레이 주식회사 표시 장치
KR102604309B1 (ko) * 2016-08-31 2023-11-21 엘지디스플레이 주식회사 유기발광 표시장치
KR101865007B1 (ko) * 2017-12-01 2018-06-05 엘지디스플레이 주식회사 플렉서블표시장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005242148A (ja) * 2004-02-27 2005-09-08 Toppan Printing Co Ltd 表示装置用前面板及び表示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732558B1 (ko) * 2005-04-15 2007-06-27 주식회사 대우일렉트로닉스 유기 ｅｌ 디스플레이 패널과 플렉시블 인쇄회로기판의결합구조
UA90565C2 (ru) * 2005-11-14 2010-05-11 Ирина Кирющева Дисплейный модуль и способы изготовления многомодульного устройства отображения и дисплейного модуля
KR100804527B1 (ko) * 2006-07-05 2008-02-20 삼성에스디아이 주식회사 박막 트랜지스턱 기판의 제조방법 및 이를 이용한 유기발광 디스플레이 장치의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005242148A (ja) * 2004-02-27 2005-09-08 Toppan Printing Co Ltd 表示装置用前面板及び表示装置

Also Published As

Publication number Publication date
KR20110067448A (ko) 2011-06-22

Similar Documents

Publication Publication Date Title
KR101633116B1 (ko) 표시장치 및 그 제조방법
KR101267529B1 (ko) 플렉서블한 유기전계 발광소자 제조 방법
US9379170B2 (en) Organic light emitting diode display device and method of fabricating the same
EP3297027B1 (en) Oled pixel unit, transparent display apparatus and manufacturing method, and display device
KR101818451B1 (ko) 유기발광다이오드 표시소자 및 그 제조방법
US11069876B2 (en) Organic electroluminescence display device and manufacturing method thereof
US10566402B2 (en) Organic light-emitting diode display and method of manufacturing the same
US9039477B2 (en) Method of manufacturing an organic light emitting display
WO2016173330A1 (zh) 阵列基板及其制造方法、显示装置
CN100463213C (zh) 有机电致发光器件及其制造方法
CN103178082B (zh) 显示设备及其制造方法
KR101969101B1 (ko) 플렉서블 표시장치 및 이의 제조방법
KR20140122960A (ko) 플렉서블 표시패널
US20220254865A1 (en) Display substrate, manufacturing method thereof and display device
KR102033615B1 (ko) 유기전계발광표시장치 및 그 제조방법
KR20160141902A (ko) 액정 표시 장치
KR101476433B1 (ko) 유기전계발광표시장치 및 그 제조방법
KR20080062308A (ko) 유기 전계발광소자 및 그 제조방법
KR20060078574A (ko) 폴리 액정 표시 패널 및 그 제조 방법
KR102554738B1 (ko) 유기발광표시장치 및 이의 제조방법
KR101604163B1 (ko) 표시장치 및 그 제조방법
KR102632170B1 (ko) 표시 장치 및 이의 제조 방법
KR102462238B1 (ko) 유기발광표시장치
KR102047856B1 (ko) 배면발광형 유기발광 표시장치 및 그 제조방법
KR20080102664A (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 4