KR101625452B1 - 이미지 센서 및 그 제조 방법 - Google Patents
이미지 센서 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101625452B1 KR101625452B1 KR1020090058313A KR20090058313A KR101625452B1 KR 101625452 B1 KR101625452 B1 KR 101625452B1 KR 1020090058313 A KR1020090058313 A KR 1020090058313A KR 20090058313 A KR20090058313 A KR 20090058313A KR 101625452 B1 KR101625452 B1 KR 101625452B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- region
- photodiode
- buried channel
- gate electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 15
- 238000009792 diffusion process Methods 0.000 claims abstract description 82
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 230000004888 barrier function Effects 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 11
- 230000002265 prevention Effects 0.000 abstract description 6
- 239000002019 doping agent Substances 0.000 description 11
- 239000007943 implant Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000002955 isolation Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14654—Blooming suppression
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
실시예에 따른 이미지 센서는, 반도체 기판 상에 형성된 게이트 전극, 상기 게이트 전극 일측의 상기 반도체 기판에 형성된 포토다이오드영역, 상기 게이트 전극 타측의 상기 반도체 기판에 형성된 플로팅확산영역, 상기 게이트 전극 하부에서 상기 반도체 기판 표면과 이격하여 형성되며, 상기 포토다이오드영역 및 상기 플로팅확산영역을 연결하는 매립채널층 및 상기 반도체 기판 표면과 이격하여 형성되며, 상기 매립채널층의 상, 하에 형성된 상부 확산방지층 및 하부 확산방지층을 포함한다. 이로써, 실시예에 따른 이미지 센서는 포토다이오드에 전자를 축적하는 동안 트랜스퍼 트랜지스터가 턴 오프 상태를 유지하는데, 포토다이오드에 초과 축적된 전자들은 플로팅확산 영역으로 빼냄으로써 블루밍을 제어하고 화질을 향상시킬 수 있다.
매립채널층, 블루밍 제어
Description
실시예는 이미지 센서 및 그 제조 방법을 제공한다.
CMOS 이미지 센서는 제어회로(Control Circuit) 및 신호처리회로(Signal Processing Circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 픽셀(Pixel) 수 만큼 MOS 트랜지스터를 만들고 이것을 이용하여 순차적으로 출력을 검출하는 스위칭 방식을 채용하는 소자이다. 이러한 CMOS 이미지 센서는 구동 방식이 간편하고, 다양한 스캐닝 방식의 구현이 가능하며, 신호 처리 회로를 단일 칩에 집적할 수 있어 제품의 소형화가 가능할 뿐만 아니라, 호환성의 CMOS 기술을 사용하므로 제조 단가를 낮출 수 있고, 전력 소모 또한 CCD에 비해 크게 낮은 장점이 있어 광범위한 제품에서 사용되고 있다.
일반적으로, 씨모스 이미지센서의 단위 화소(Pixel)는 1개의 포토다이오드(Photo Diode)와 4개의 트랜지스터로 구성되는데, 각각 포토 다이오드에 축적된 전자를 플로팅확산(Floating Diffusion) 영역으로 옮기는 트랜스퍼 트랜지스터(Transfer Transistor), 포토다이오드 및 플로팅확산 영역 에 리셋 신호를 전달 하는 리셋 트랜지스터(Reset Transistor), 소스 팔로워(source follower) 증폭기 역할을 하는 드라이버 트랜지스터(Driver Transitor), 스위칭(switching) 및 어드레싱(addressing) 역할을 하는 셀렉트 트랜지스터(Select Transistor) 로 이루어진다. 트랜스퍼 트랜지스터와 리셋 트랜지스터는 트랜지스터의 전압 전달 효율을 최대화하기 위해, 일반적으로 낮은 문턱전압을 가지는 네거티브 NMOS 트랜지스터로 제작할 수도 있다. 그리고, 드라이버 트랜지스터와 셀렉트 트랜지스터는 보통의 문턱전압을 가지는 트랜지스터로 제작된다. 또한 일반적으로 상기 4개의 트랜지스터가 모두 면채널(Surface Channel)로 제작된다. 이때 트랜스퍼 트랜지스터의 경우에는 면채널이 형성되는 트랜스퍼 트랜지스터의 턴온(Turn on) 상태 이전에 광전하를 집속하는 과정에서 포토다이오드에 모아지는 전자의 양이 많으면, 일부 전자가 기판으로 흘러 넘쳐 이웃 단위 화소까지 도달하여 해당 단위 화소의 특성을 나빠지게 만드는 블루밍(Blooming) 현상이 발생하게 된다.
실시예는 블루밍 현상을 효과적으로 제어할 수 있는 이미지 센서 및 그 제조 방법을 제공한다.
실시예는 포토다이오드에 전자를 축적하는 동안 트랜스퍼 트랜지스터가 턴 오프 상태를 유지하는데, 포토다이오드에 초과 축적된 전자들은 플로팅확산 영역으로 빼냄으로써 리셋 트랜지스터를 통해 제거하는 이미지 센서 및 그 제조 방법을 제공한다.
실시예에 따른 이미지 센서는, 반도체 기판 상에 형성된 게이트 전극, 상기 게이트 전극 일측의 상기 반도체 기판에 형성된 포토다이오드영역, 상기 게이트 전극 타측의 상기 반도체 기판에 형성된 플로팅확산영역, 상기 게이트 전극 하부에서 상기 반도체 기판 표면과 이격하여 형성되며, 상기 포토다이오드영역 및 상기 플로팅확산영역을 연결하는 매립채널층 및 상기 반도체 기판 표면과 이격하여 형성되며, 상기 매립채널층의 상, 하에 형성된 상부 확산방지층 및 하부 확산방지층을 포함한다.
실시예에 따른 이미지 센서의 제조 방법은, 반도체 기판 내에 블루밍 제어를 위한 매립채널층을 형성하는 단계, 상기 매립채널층 위에 상부 확산방지층 및 상기 매립채널층 아래에 각각 상부 확산방지층 및 하부 확산방지층을 형성하는 단계, 상 기 매립채널층, 상기 상부 확산방지층 및 상기 하부 확산방지층 상부의 상기 반도체 기판 상에 트랜스퍼 트랜지스터의 게이트 전극을 형성하는 단계, 상기 게이트 전극 일측의 상기 반도체 기판에 상기 매립채널층, 상기 상부 확산방지층 및 상기 하부 확산방지층과 연결되도록 포토다이오드 영역을 형성하는 단계 및 상기 게이트 전극 타측의 상기 반도체 기판에 상기 매립채널층, 상기 상부 확산방지층 및 상기 하부 확산방지층과 연결되도록 플로팅확산영역을 형성하는 단계를 포함한다.
실시예에 따른 이미지 센서는 포토다이오드에 전자를 축적하는 동안 트랜스퍼 트랜지스터가 턴 오프 상태를 유지하는데, 포토다이오드에 초과 축적된 전자들은 플로팅확산 영역으로 빼냄으로써 블루밍을 제어하고 화질을 향상시킬 수 있는 효과가 있다.
이하, 첨부한 도면들을 참조하여 실시예들을 상세히 설명하도록 한다.
씨모스(CMOS) 이미지 센서는 트랜지스터의 개수에 따라 3T형, 4T형, 5T형 등으로 구분된다. 3T형은 1개의 포토다이오드와 3개의트랜지스터로 구성되며, 4T형은 1개의 포토다이오드와 4개의 트랜지스터로 구성된다. 하기 실시예에서 4T형으로 설명하고 있으나, 본 발명은 이에 한정되는 것은 아니다.
도 1은 일 실시예에 다른 이미지 센서를 보여주는 회로도이고, 도 2는 도 1 의 회로도에 따른 이미지 센서의 일부를 보여주는 단면도이다. 여기서, 도 2는 이미지 센서의 포토다이오드(PD), 트랜스퍼 트랜지스터(Tx), 플로팅확산 영역(FD)을 보여준다.
도 1 및 도 2에 도시한 바와 같이, 실시예에 따른 이미지 센서의 단위 화소는 반도체 기판(101)에 액티브 영역(active area)이 정의되며, 액티브 영역을 제외한 부분은 소자분리 영역이 형성된다.
액티브 영역에서 가장 넓은 면적을 가지는 부분에 형성되는 포토 다이오드 영역(PD)과, 포토 다이오드 영역(PD) 이외의 액티브 영역과 오버랩되도록 형성되는 트랜스퍼 트랜지스터(Tx), 리셋 트랜지스터(Rx), 드라이브 트랜지스터(Dx) 및 셀렉트 트랜지스터(Sx)가 있다.
즉, 액티브 영역 상에 각 트랜지스터들의 게이트 전극들이 배치되고, 상기 게이트 전극들 양측의 반도체 기판에 불순물이 주입되어 소스 영역 및 드레인 영역이 형성된다.
포토 다이오드(PD)는 입사되는 광을 감지하여 광량에 따라 전하를 생성한다.
트랜스퍼 트랜지스터(Tx)는 포토 다이오드(PD)에서 생성된 전하를 턴온 동작시에 플로팅 확산 영역(FD)으로 운송하는 역할을 한다. 운송 전에 플로팅 확산 영역(FD)은 포토 다이오드(PD)로부터의 전자들을 리셋 트랜지스터(Rx)를 온 시킴으로써 소정의 저 전하 상태(low charge state)로 설정된다.
트랜스퍼 트랜지스터(Tx)는 게이트 전극(111) 하부의 채널 아래에 포토다이오드(PD)와 플로팅확산 영역(FD)을 연결시켜주는 PNP층이 형성되어 있어, 이 PNP층 을 통해 포토다이오드(FD)에서 발생된 과잉전자가 빠져나가 턴온 상태의 리셋 트랜지스터(Rx)를 통해서 제거된다.
상기 PNP층은 매립채널층(buried channel layer, 120) 및 상기 매립 채널층(120)의 위, 아래에 각각 형성된 확산방지층(diffusion blocking layer, 121, 122)으로 이루어진다.
상기 매립채널층(120)은 N형 불순물이 주입되어 형성되며, 상기 포토다이오드(PD) 및 상기 플로팅확산 영역(FD)과 연결된다.
상기 확산방지층(121, 122)은 상기 매립채널층(120)과 인접하여 위, 아래에 각각 형성되며, P형 불순물이 주입되어 형성된다. 상기 확산방지층(121, 122)은 상기 매립채널층(120)과 반대 형의 불순물을 주입함으로써 상기 매립채널층(120)의 도펀트(dopant)가 에피택셜층(103) 표면의 채널층 또는 에피택셜층(103) 아래로 확산되는 것을 방지하는 역할을 한다.
상기 채널층은 상기 트랜스퍼 트랜지스터(Tx)의 게이트 전극(111)과 에피택셜층(103) 사이의 계면을 따라 형성된 영역으로, 상기 트랜스퍼 트랜지스터(Tx)가 턴온(turn on)되면 포토다이오드(PD)에 축적된 전하가 상기 채널층을 통해 플로팅확산영역(FD)으로 이동한다.
리셋 트랜지스터(Rx)는 신호 검출을 위해 상기 플로팅 확산 영역(FD)에 저장되어 있는 전하를 배출하는 역할을 한다.
드라이브 트랜지스터(Dx)는 포토 다이오드(PD)로부터의 전하들을 전압 신호로 변환시키는 소스 팔로워(source follower) 역할을 수행한다.
도 2를 참조하여 실시예에 따른 CMOS 이미지 센서의 트랜스퍼 트랜지스터를 살펴보면, 포토 다이오드 영역(PD) 및 액티브 영역과 소자분리 영역으로 정의된 P++형 반도체 기판(101)과, 상기 반도체 기판(101) 상에 형성되는 P-형 에피택셜층(103)과, 상기 소자 분리 영역에 형성되는 소자 분리막(105)과, 에피택셜층(103) 상에 게이트 절연막(113)을 개재하여 형성되는 게이트 전극(111)과, 상기 포토 다이오드 영역(PD)의 에피택셜층(103)에 형성되는 N-형 확산 영역(133)과, 게이트 전극(111) 양 측벽에 형성되는 게이트 스페이서(115)와, 상기 게이트 스페이서(115) 아래의 액티브 영역에 형성된 각 트랜지스터(Tx, Rx, Dx) 사이의 액티브 영역에 형성된 LDD 영역(131)과, 플로팅 확산 영역(FD)의 에피택셜층(103)에 n+형 불순물 이온을 주입하여 형성되는 n+형 확산 영역(137)을 구비한다.
트랜스퍼 트랜지스터(Tx)는 게이트 전극(111) 하부의 채널 아래에 포토다이오드(PD)와 플로팅확산 영역(FD)을 연결시켜주는 PNP층이 형성되어 있어, 이 PNP층을 통해 포토다이오드(FD)에서 발생된 과잉전자가 빠져나가 턴 온 상태의 리셋 트랜지스터(Rx)를 통해서 제거된다.
상기 PNP층은 매립채널층(buried channel layer, 120) 및 상기 매립 채널층(120)의 위, 아래에 각각 형성된 확산방지층(diffusion blocking layer, 121, 122)으로 이루어진다.
상기 매립채널층(120)은 N형 불순물이 주입되어 형성되며, 상기 포토다이오드(PD) 및 상기 플로팅확산 영역(FD)과 연결된다.
상기 확산방지층(121, 122)은 상기 매립채널층(120)과 인접하여 위, 아래에 각각 형성되며, P형 불순물이 주입되어 형성된다. 상기 확산방지층(121, 122)은 상기 매립채널층(120)과 반대 형의 불순물을 주입함으로써 상기 매립채널층(120)의 도펀트가 에피택셜층(103) 표면의 채널층 또는 에피택셜층 아래로 확산되는 것을 방지하는 역할을 한다.
이로써, 실시예는 이미지 센서에서 포토다이오드(PD)와 연결된 트랜스퍼 트랜지스터(Tx)가 턴 오프(turn off) 상태에서 전자를 포토다이오드(PD)에 축적하는 동안 블루밍 현상을 효과적으로 개선할 수 있다.
도 3은 실시예에 따른 이미지 센서의 제조 방법을 보여주는 순서도이다.
먼저, P++형 반도체 기판(101)에 에피택셜 공정을 실시하여 P-형 에피택셜층(103)을 형성한다(S100).
상기 에피택셜층(103)에 액티브 영역 및 소자분리 영역을 정의하기 위하여 소자분리막(105)을 형성한다(S110).
상기 소자분리막(105)은 상기 에피택셜층(103)에 소정 깊이의 트렌치(trench)를 형성하고, 트렌치 내에 절연막을 매립시켜 형성할 수 있다.
소자분리막(105)이 형성된 에피택셜층(103)에 임플란트 공정을 통해 웰 영역을 형성한다(S120).
예를 들면, 드라이브 트랜지스터(Dx) 및 셀렉트 트랜지스터(Sx)를 위한 웰 영역을 형성하기 위하여 선택적으로 P형 임플란트 공정을 실시할 수 있다.
이후, 포토다이오드 영역(PD) 및 트랜스퍼 트랜지스터(Tx) 아래의 일부 영역에 실리콘 기판 표면의 다크 소스(dark source)를 제거하기 위한 P형 임플란트 공 정을 진행할 수 있다.
이와 같은 P형 임플란트 공정은 트랜스퍼 트랜지스터(Tx)의 게이트 전극(111) 하부의 게이트 절연막(113)과 에피택셜층(103) 사이의 계면에서 게이트 전극(111) 하부의 게이트 절연막(113)과 에피택셜층(103) 사이의 계면에는 다크 전류 최소화를 위해 적합한 P형 도핑영역이 형성될 수 있다. 상기 p형 도핑영역은 포토다이오드 쪽에 치우쳐 게이트 길이의 일부분에 대응하는 영역에만 형성될 수 있다. 상기 P형 도핑영역은 에피택셜층(103)과 게이트절연막(113)의 경계면에서 발생된 다크 전류 대부분을 플로팅확산영역(FD) 쪽으로 빠져나가도록 한다.
이후, 상기 트랜스퍼 트랜지스터(Tx)의 게이트 전극(111) 하부에서 포토다이오드 영역(PD)과 플로팅확산 영역(FD) 사이를 연결하는 매립채널층(120)을 형성하도록 N형 임플란트 공정을 진행한다(S130).
상기 매립채널층(120)은 상기 에피택셜층(103) 표면으로부터 소정 이격하여 에피택셜층(103) 내부에 형성된다.
상기 매립 채널층(120)은 트랜스퍼 트랜지스터(Tx)가 턴온되어 포토다이오드(PD)에 축적된 전자들이 플로팅확산영역(FD)으로 전달되는 채널층 하부에 형성될 수 있다.
상기 N형 임플란트 공정은 이온주입에너지는 10~200KeV이다.
상기 매립채널층(120)을 형성하기 위한 임플란트 공정에서 사용하는 도펀트는 P, As을 포함하는 5족 원소 중에서 선택될 수 있다.
이후, 상기 매립채널층(120)의 위 아래에 각각 상기 매립채널층(120)의 도펀 트와 반대 타입의 도펀트를 사용하여 상부 확산방지층(121) 및 하부 확산방지층(122)을 형성할 수 있다(S140).
상기 매립채널층(120)과 상기 상부 확산방지층(121)이 계면을 이루며 접할 수 있고, 상기 매립채널층(120)과 상기 하부 확산방지층(122)이 계면을 이루며 접할 수 있다.
상기 상부 확산방지층(121)은 상기 매립채널층(120)에 주입된 N형 도펀트가 상기 에피택셜층(103) 표면 방향을 향해 불필요하게 확산되는 것을 방지한다.
상기 하부 확산방지층(122)은 상기 매립채널층(120)에 주입된 N형 도펀트가 상기 에피택셜층(103) 바닥 방향으로 불필요하게 확산되는 것을 방지한다.
상기 상부, 하부 확산방지층(121, 122)은 B(Boron)을 포함하는 3족 원소 중에서 선택되며, 이온주입에너지는 10~200KeV이다.
상기 상부 확산방지층(121) 및 상기 하부 확산방지층(122)은 포토다이오드 영역(PD) 및 플로팅확산영역(FD)과 연결될 수 있다.
즉, 상기 상부 확산방지층(121), 상기 매립채널층(120) 및 상기 하부 확산방지층(122)은 포토다이오드영역(PD)의 N-형 확산 영역(133)과 플로팅확산영역(FD)의 n+형 확산 영역(137)과 연결될 수 있다.
상기 상부 확산방지층(121), 상기 매립채널층(120) 및 상기 하부 확산방지층(122)은 PNP층으로 이루어질 수 있다.
상기 매립채널층(120)은 트랜스퍼 트랜지스터(Tx)가 턴 오프(turn off)상태일 때 포토다이오드 영역(PD)에서 불필요한 과잉전자를 플로팅확산 영역(FD)으로 빼주는 역할을 한다. 플로팅확산 영역(FD)으로 전달된 과잉전자들은 리셋트랜지스터(Rx)를 통해서 제거된다.
트랜스퍼 트랜지스터(Tx)의 게이트에 소정의 게이트 전압이 인가되어 턴온(turn on) 상태일 때는 에피택셜층(103) 표면의 채널층을 따라 포토다이오드에 축적된 전자가 포토다이오드영역(PD)로부터 플로팅확산영역(FD)으로 전달된다.
이때, 플로팅확산영역(FD)으로 전달된 전자들은 드라이브 트랜지스터(Dx)로 전달된다.
이와 같이, 상부 및 하부 확산방지층들(121, 122)을 형성하기 위한 임플란트 공정이 완료된 후, 에피택셜층(103) 상에 실리콘산화막 및 폴리실리콘층을 형성하고 패터닝하여 각 트랜지스터들의 게이트를 형성할 수 있다(S150).
이후, LDD 영역(131)을 형성하고, 상기 게이트 전극(111)의 측벽에 게이트 스페이서(115)를 형성한다.
상기 에피택셜층(103)에 N형 도펀트를 임플란트하여 각 단위 화소의 포토다이오드 영역(PD) 및 플로팅확산영역(FD)을 형성하고, 각 트랜지스터들의 소스 및 드레인 영역을 형성할 수 있다(S160).
실시예에 따른 트랜스퍼 트랜지스터(Tx)는 게이트 전극(111) 하부의 채널 아래에 포토다이오드 영역(PD)과 플로팅확산 영역(FD)을 연결시켜주는 매립채널층(120)이 형성되어 있어, 이 매립채널층(120)을 통해 포토다이오드 영역(PD)에서 발생된 과잉전자가 빠져나가 턴온 상태의 리셋 트랜지스터(Rx)를 통해서 제거된다.
실시예에 따른 트랜스퍼 트랜지스터(Tx)는 오프 전류(Off Current) 제어를 용이하게 하면서 전자의 축적량(Full Well)을 늘리기 위해 네거티브 챠지 펌프(Nagative Charge Pump)를 사용할 수 있다. 이 기술분야의 당업자에게는 이러한 회로가 잘 알려져 있다.
실시예를 설명함에 있어서, N형, P형의 도펀트로 언급한 것은 반도체 소자에 따라 서로 다른 도펀트를 사용할 수 있는 것이다. 예를 들면, PNP층은 NPN층으로 형성될 수도 있으며, N형 도펀트를 주입하여 트랜지스터의 소스 및 드레인 영역을 형성하는 대신, P형 도펀트를 주입하여 트랜지스터의 소스 및 드레인 영역을 형성할 수도 있다.
이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 일 실시예에 다른 이미지 센서를 보여주는 회로도이다.
도 2는 도 1의 회로도에 따른 이미지 센서의 일부를 보여주는 단면도이다.
도 3은 실시예에 따른 이미지 센서의 제조 방법을 보여주는 순서도이다.
Claims (10)
- 반도체 기판;상기 반도체 기판에 형성되는 에피텍셜층;상기 에피텍셜층 상에 형성된 게이트 전극;상기 게이트 전극 일측의 상기 반도체 기판에 형성된 포토다이오드영역;상기 게이트 전극 타측의 상기 반도체 기판에 형성된 플로팅확산영역;상기 게이트 전극 하부의 반도체 기판에 형성된 채널 영역;제1 도전형의 불순물이 주입되고, 상기 게이트 전극 하부에서 상기 에피텍셜층 표면과 이격하여 상기 채널 영역 아래에 형성되며, 상기 포토다이오드영역 및 상기 플로팅확산영역을 연결하는 매립채널층;상기 제1 도전형과 반대인 제2 도전형의 불순물이 주입되고, 상기 에피텍셜층 표면과 이격하여 상기 채널 영역과 상기 매립채널층 사이에 형성되고, 상기 매립채널층의 상면과 계면을 이루도록 접하는 상부 확산방지층; 및상기 제1 도전형과 반대인 제2 도전형의 불순물이 주입되고, 상기 매립채널층 아래에 형성되고, 상기 매립채널층의 하면과 계면을 이루도록 접하는 하부 확산방지층을 포함하는 이미지 센서.
- 삭제
- 삭제
- 삭제
- 삭제
- 제1항에 있어서,상기 에피텍셜층과 상기 게이트 전극 사이에 형성되는 게이트 절연막을 더 포함하며,상기 상부 확산 방지층은 상기 게이트 절연막으로부터 이격하는 이미지 센서.
- 제1항에 있어서,상기 상부 확산방지층과 상기 하부 확산방지층은 상기 포토다이오드영역 및 상기 플로팅확산영역과 연결되고,상기 매립 채널층은 상기 상부 확산방지층, 상기 하부 확산방지층, 상기 포토다이오드 영역, 및 상기 플로팅 확산 영역에 의하여 감싸지는 이미지 센서.
- 제6항에 있어서,상기 게이트 절연막과 상기 에피텍셜층 사이의 계면에 형성되는 제2 도전형의 도핑 영역을 더 포함하는 이미지 센서.
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090058313A KR101625452B1 (ko) | 2009-06-29 | 2009-06-29 | 이미지 센서 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090058313A KR101625452B1 (ko) | 2009-06-29 | 2009-06-29 | 이미지 센서 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110000959A KR20110000959A (ko) | 2011-01-06 |
| KR101625452B1 true KR101625452B1 (ko) | 2016-05-30 |
Family
ID=43609598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090058313A KR101625452B1 (ko) | 2009-06-29 | 2009-06-29 | 이미지 센서 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101625452B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150109559A (ko) * | 2014-03-20 | 2015-10-02 | 주식회사 동부하이텍 | 씨모스 이미지 센서 및 그 제조 방법 |
-
2009
- 2009-06-29 KR KR1020090058313A patent/KR101625452B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110000959A (ko) | 2011-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8227844B2 (en) | Low lag transfer gate device | |
| US8743247B2 (en) | Low lag transfer gate device | |
| US7205627B2 (en) | Image sensor cells | |
| KR100461975B1 (ko) | 이미지센서의 트렌치 소자분리막 형성방법 | |
| KR100760913B1 (ko) | 씨모스 이미지 센서 및 이의 제조 방법 | |
| EP1684349A2 (en) | Image sensor and pixel having an lightly doped floating diffusion | |
| KR100959435B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR100672701B1 (ko) | 씨모스(ｃｍｏｓ) 이미지 센서 및 그의 제조 방법 | |
| US7670864B2 (en) | CMOS image sensor and fabricating method thereof | |
| US20080157145A1 (en) | Method of fabricating image sensor | |
| KR100606910B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 | |
| KR100660345B1 (ko) | 씨모스 이미지 센서 및 그의 제조방법 | |
| KR101625452B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| KR20010061349A (ko) | 씨모스 이미지센서 및 그 제조방법 | |
| KR100893054B1 (ko) | 크로스토크를 방지할 수 있는 이미지센서 및 그 제조 방법 | |
| KR100875157B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR20040058692A (ko) | 포토다이오드의 표면을 보호하는 막을 구비한 시모스이미지센서 및 그 제조방법 | |
| KR100790287B1 (ko) | 이미지센서 제조 방법 | |
| KR20040065332A (ko) | 이온주입영역을 소자분리막으로 사용한 시모스 이미지센서및 그 제조방법 | |
| US20080048221A1 (en) | Image sensor and manufacturing method thereof | |
| KR100919998B1 (ko) | 이미지 센서의 포토 다이오드 제조 방법 | |
| KR20070071018A (ko) | 이미지 센서 및 그 제조방법 | |
| KR100790286B1 (ko) | 이미지센서 제조 방법 | |
| US20060145206A1 (en) | CMOS image sensor and method for fabricating the same | |
| KR20080097711A (ko) | 이미지 센서 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |