KR101625127B1 - Light emitting diode having electrode pads - Google Patents

Light emitting diode having electrode pads Download PDF

Info

Publication number
KR101625127B1
KR101625127B1 KR1020100003964A KR20100003964A KR101625127B1 KR 101625127 B1 KR101625127 B1 KR 101625127B1 KR 1020100003964 A KR1020100003964 A KR 1020100003964A KR 20100003964 A KR20100003964 A KR 20100003964A KR 101625127 B1 KR101625127 B1 KR 101625127B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
electrode pad
type semiconductor
conductivity type
layer
Prior art date
Application number
KR1020100003964A
Other languages
Korean (ko)
Other versions
KR20110083967A (en
Inventor
갈대성
예경희
서원철
윤여진
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020100003964A priority Critical patent/KR101625127B1/en
Priority to PCT/KR2010/009008 priority patent/WO2011083923A2/en
Priority to US12/974,917 priority patent/US8309971B2/en
Priority to TW100100166A priority patent/TWI412165B/en
Priority to EP11150117.7A priority patent/EP2343744B1/en
Priority to JP2011000833A priority patent/JP5755885B2/en
Priority to CN2011100060460A priority patent/CN102122694B/en
Publication of KR20110083967A publication Critical patent/KR20110083967A/en
Priority to US13/617,810 priority patent/US8436369B2/en
Priority to US13/862,713 priority patent/US8742449B2/en
Priority to US14/229,672 priority patent/US9012952B2/en
Priority to US14/231,043 priority patent/US9018669B2/en
Priority to US14/645,227 priority patent/US9419180B2/en
Priority to JP2015109013A priority patent/JP6046209B2/en
Application granted granted Critical
Publication of KR101625127B1 publication Critical patent/KR101625127B1/en
Priority to US15/200,633 priority patent/US9793440B2/en
Priority to JP2016223502A priority patent/JP6574750B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

전극패드들을 갖는 발광 다이오드가 개시된다. 이 발광 다이오드는, 기판, 기판 상에 위치하는 제1 도전형 반도체층, 제1 도전형 반도체층 상에 위치하는 제2 도전형 반도체층, 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재된 활성층, 제1 도전형 반도체층에 전기적으로 접속된 제1 전극 패드, 제1 도전형 반도체층 상에 위치하는 제2 전극 패드, 제1 전극 패드에 연결되어 상기 제1 도전형 반도체층에 전기적으로 접속된 적어도 하나의 하부 연장부, 및 제1 도전형 반도체층과 제2 전극 패드 사이에 개재되어 상기 제2 전극 패드를 제1 도전형 반도체층으로부터 전기적으로 절연시키는 절연층을 포함한다. 나아가, 적어도 하나의 상부 연장부가 제2 전극패드에 연결되어 제2 도전형 반도체층에 전기적으로 접속된다. 또한, 제2 전극 패드는 기판의 중앙부에 배치된다. 본 발명에 따르면, 제2 전극 패드가 제2 도전형 반도체층으로부터 이격되어 제1 도전형 반도체층 상에 또는 기판 상에 위치하며, 따라서, 제2 전극 패드 주위에 전류가 집중되는 것을 방지할 수 있다.A light emitting diode having electrode pads is disclosed. The light emitting diode includes a substrate, a first conductivity type semiconductor layer located on the substrate, a second conductivity type semiconductor layer located on the first conductivity type semiconductor layer, a first conductivity type semiconductor layer between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer A first electrode pad electrically connected to the first conductivity type semiconductor layer, a second electrode pad disposed on the first conductivity type semiconductor layer, and a second electrode pad connected to the first electrode pad, And an insulating layer interposed between the first conductive type semiconductor layer and the second electrode pad to electrically isolate the second electrode pad from the first conductive type semiconductor layer . Furthermore, at least one upper extension is connected to the second electrode pad and electrically connected to the second conductivity type semiconductor layer. Further, the second electrode pad is disposed at the center of the substrate. According to the present invention, the second electrode pad is located on the first conductivity type semiconductor layer or on the substrate, spaced apart from the second conductivity type semiconductor layer, thus preventing the current from concentrating around the second electrode pad have.

Description

전극패드들을 갖는 발광 다이오드{LIGHT EMITTING DIODE HAVING ELECTRODE PADS}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a light emitting diode (LED)

본 발명은 발광 다이오드에 관한 것으로, 특히 전극패드들을 갖는 발광 다이오드에 관한 것이다.The present invention relates to a light emitting diode, and more particularly to a light emitting diode having electrode pads.

질화갈륨(GaN) 계열의 발광 다이오드가 개발된 이래, GaN 계열의 LED는 현재 천연색 LED 표시소자, LED 교통 신호기, 백색 LED 등 다양한 응용에 사용되고 있다.BACKGROUND ART GaN-based LEDs have been used in various applications such as color LED display devices, LED traffic signals, and white LEDs since gallium nitride (GaN) -based light emitting diodes have been developed.

질화갈륨 계열의 발광 다이오드는 일반적으로 사파이어와 같은 기판 상에 에피층들을 성장시키어 형성되며, N형 반도체층, P형 반도체층 및 이들 사이에 개재된 활성층을 포함한다. 한편, 상기 N형 반도체층 상에 N-전극 패드가 형성되고, 상기 P형 반도체층 상에 P-전극 패드가 형성된다. 상기 발광 다이오드는 상기 전극패드들을 통해 외부 전원에 전기적으로 연결되어 구동된다. 이때, 전류는 P-전극 패드에서 상기 반도체층들을 거쳐 N-전극 패드로 흐른다.Gallium nitride based light emitting diodes are generally formed by growing epitaxial layers on a substrate such as sapphire and include an N-type semiconductor layer, a P-type semiconductor layer, and an active layer interposed therebetween. On the other hand, an N-electrode pad is formed on the N-type semiconductor layer, and a P-electrode pad is formed on the P-type semiconductor layer. The light emitting diode is electrically connected to an external power source through the electrode pads. At this time, current flows from the P-electrode pad to the N-electrode pad through the semiconductor layers.

일반적으로 P형 반도체층은 높은 비저항을 가지므로, P형 반도체층 내에서 전류가 고르게 분산되지 못하고, 상기 P-전극 패드가 형성된 부분에 전류가 집중되며, 모서리를 통해 전류가 집중적으로 흐르는 문제점이 발생된다. 전류 밀집(current crowing)은 발광영역의 감소로 이어지고, 결과적으로 발광효율을 저하시킨다. 이러한 문제점을 해결하기 위해, P형 반도체층 상에 비저항이 낮은 투명전극층을 형성하여 전류분산을 도모하는 기술이 사용된다. P-전극 패드로부터 유입된 전류가 투명전극층에서 분산되어 상기 P-형 반도체층으로 유입되기 때문에 발광 다이오드의 발광영역을 넓힐 수 있다.In general, since the P-type semiconductor layer has a high resistivity, the current can not be uniformly dispersed in the P-type semiconductor layer, the current is concentrated in the portion where the P-electrode pad is formed, and current flows intensively through the corner . Current crowding leads to reduction of the luminescent area, which in turn decreases the luminous efficiency. In order to solve such a problem, a technique of forming a transparent electrode layer having a low specific resistance on the P-type semiconductor layer to achieve current dispersion is used. The current flowing from the P-electrode pad is dispersed in the transparent electrode layer and flows into the P-type semiconductor layer, so that the light emitting region of the light emitting diode can be widened.

그러나, 투명전극층은 광을 흡수하기 때문에 그 두께가 제한되며, 따라서 전류분산에 한계가 있다. 특히 고출력을 위해 사용되는 약 1㎟ 이상의 대면적 발광 다이오드에서 투명전극층을 이용한 전류분산은 한계가 있다.However, since the transparent electrode layer absorbs light, its thickness is limited, and therefore current dispersion is limited. In particular, current dispersion using a transparent electrode layer is limited in a large area light emitting diode of about 1 mm 2 or more, which is used for high output.

한편, 발광 다이오드 내의 전류 분산을 돕기 위해 전극 패드들로부터 연장된 연장부들이 사용되고 있다. 예컨대, 미국특허공보 제6,650,018호에는 전극 접촉부들(117, 127), 즉 전극 패드들로부터 다수의 연장부들이 서로 반대 방향으로 연장하여 전류 분산을 강화하는 것을 개시하고 있다.On the other hand, extensions extending from the electrode pads are used to facilitate current dispersion in the light emitting diode. For example, U.S. Patent No. 6,650,018 discloses that electrode contacts 117, 127, i.e., a plurality of extensions from electrode pads extend in opposite directions to enhance current dispersion.

이러한 다수의 연장부들을 사용함으로써 발광 다이오드의 넓은 영역에 걸쳐 전류를 분산시킬 수 있으나, 전극 패드들이 위치하는 부분에서 여전히 전류가 집중되는 전류 밀집 현상이 나타나고 있다.By using such a plurality of extension parts, current can be distributed over a wide area of the light emitting diode, but a current crowding phenomenon is still present in which a current is still concentrated at a position where the electrode pads are located.

한편, 발광 다이오드의 크기가 대면적화함에 따라 발광 다이오드 내에 결함이 포함될 확률이 증가한다. 예컨대, 실전위(threading dislocation), 핀홀 등의 결함은 전류가 급격히 흐르는 통로를 제공하여 전류 분산을 방해한다.On the other hand, as the size of the light emitting diode becomes larger, the probability that a defect is included in the light emitting diode increases. For example, defects such as threading dislocations, pinholes, and the like, provide a path through which current is abruptly impeded, thereby impeding current dispersion.

미국특허공보제6,650,018호U.S. Patent No. 6,650,018

본 발명이 해결하려는 과제는 전극 패드 근처에서 전류 밀집 현상이 발생되는 것을 방지할 수 있는 발광 다이오드를 제공하는 것이다.A problem to be solved by the present invention is to provide a light emitting diode capable of preventing a current densification phenomenon from occurring near an electrode pad.

본 발명이 해결하려는 다른 과제는 넓은 면적의 발광 다이오드에서 전류를 고르게 분산시킬 수 있는 발광 다이오드를 제공하는 것이다.Another object of the present invention is to provide a light emitting diode capable of evenly distributing a current in a wide area light emitting diode.

상기 과제를 해결하기 위해, 본 발명은 제2 도전형 반도체층에 전기적으로 접속되는 제2 전극패드가 상기 제2 도전형 반도체층으로부터 이격되어 위치하는 것을 특징으로 한다. 제2 전극패드가 제2 도전형 반도체층으로부터 이격되어 위치함으로써 제2 전극패드 근처에 전류가 집중되는 것을 방지할 수 있다. 나아가, 본 발명은 전류 분산을 돕기 위한 다양한 구조적 특징을 갖는다.In order to solve the above problems, the present invention is characterized in that a second electrode pad electrically connected to the second conductivity type semiconductor layer is located apart from the second conductivity type semiconductor layer. The second electrode pad is spaced apart from the second conductivity type semiconductor layer, thereby preventing current from concentrating near the second electrode pad. Further, the present invention has various structural features for assisting current dispersion.

구체적으로, 본 발명의 일 태양에 따른 발광 다이오드는, 기판; 상기 기판 상에 위치하는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 위치하는 제2 도전형 반도체층; 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 개재된 활성층; 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 전극 패드; 상기 제1 도전형 반도체층 상에 위치하는 제2 전극 패드; 상기 제1 전극 패드에 연결되어 상기 제1 도전형 반도체층에 전기적으로 접속된 적어도 하나의 하부 연장부; 및 상기 제1 도전형 반도체층과 상기 제2 전극 패드 사이에 개재되어 상기 제2 전극 패드를 상기 제1 도전형 반도체층으로부터 전기적으로 절연시키는 절연층을 포함한다. 나아가, 적어도 하나의 상부 연장부가 상기 제2 전극패드에 연결되어 상기 제2 도전형 반도체층에 전기적으로 접속된다. 또한, 상기 제2 전극 패드는 상기 기판의 중앙부에 배치된다.Specifically, a light emitting diode according to an aspect of the present invention includes: a substrate; A first conductive semiconductor layer disposed on the substrate; A second conductive semiconductor layer disposed on the first conductive semiconductor layer; An active layer interposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer; A first electrode pad electrically connected to the first conductivity type semiconductor layer; A second electrode pad disposed on the first conductive semiconductor layer; At least one lower extension connected to the first electrode pad and electrically connected to the first conductive type semiconductor layer; And an insulating layer interposed between the first conductive type semiconductor layer and the second electrode pad to electrically isolate the second electrode pad from the first conductive type semiconductor layer. Further, at least one upper extension portion is connected to the second electrode pad and is electrically connected to the second conductivity type semiconductor layer. The second electrode pad is disposed at a central portion of the substrate.

한편, 상기 적어도 하나의 하부 연장부는 상기 기판의 가장자리를 따라 연장하는 하부 연장부를 포함할 수 있다.The at least one lower extension may include a lower extension extending along an edge of the substrate.

또한, 상기 발광 다이오드는 상기 제2 도전형 반도체층 상에 위치하는 투명 전극층을 더 포함할 수 있다. 이때, 상기 상부 연장부는 상기 투명 전극층 상에 위치할 수 있다. 나아가, 상기 제1 도전형 반도체층은 n형 질화물 반도체층이고, 상기 제2 도전형 반도체층은 p형 질화물 반도체층일 수 있다. 따라서, p형 질화물 반도체층 상에서 p-전극 패드 주위에 전류가 집중되는 것을 방지할 수 있다.In addition, the light emitting diode may further include a transparent electrode layer positioned on the second conductive type semiconductor layer. At this time, the upper extension may be located on the transparent electrode layer. Furthermore, the first conductivity type semiconductor layer may be an n-type nitride semiconductor layer, and the second conductivity type semiconductor layer may be a p-type nitride semiconductor layer. Therefore, current can be prevented from concentrating around the p-electrode pad on the p-type nitride semiconductor layer.

한편, 상기 제1 도전형 반도체층은 상기 제2 도전형 반도체층 및 상기 활성층이 메사 식각되어 노출된 적어도 하나의 영역을 가질 수 있으며, 상기 제2 전극 패드는 상기 제1 도전형 반도체층의 노출된 영역 상에 위치할 수 있다.The first conductive semiconductor layer may have at least one region exposed by the mesa etching of the second conductive semiconductor layer and the active layer, and the second electrode pad may be formed by exposing the first conductive semiconductor layer Lt; / RTI >

나아가, 연결부가 상기 상부 연장부와 상기 제2 전극 패드를 연결할 수 있으며, 상기 메사 식각된 제1 도전형 반도체층 및 활성층의 측면들은 상기 절연층에 의해 상기 연결부로부터 절연될 수 있다.Furthermore, a connection portion may connect the upper extension portion and the second electrode pad, and the sides of the mesa-etched first conductive type semiconductor layer and the active layer may be insulated from the connection portion by the insulation layer.

또한, 상기 절연층은 상기 제2 도전형 반도체층 상으로 연장되어 상기 제2 도전형 반도체층 상에 가장자리를 가질 수 있다.In addition, the insulating layer may extend over the second conductive type semiconductor layer and have an edge on the second conductive type semiconductor layer.

몇몇 실시예들에 있어서, 상기 제2 전극 패드의 적어도 일부는 상기 제2 도전형 반도체층 상에 위치할 수 있다. 상기 제2 전극 패드와 상기 제2 도전형 반도체층은 상기 절연층에 의해 분리될 수 있다.In some embodiments, at least a portion of the second electrode pad may be located on the second conductive type semiconductor layer. The second electrode pad and the second conductive type semiconductor layer may be separated by the insulating layer.

한편, 상기 제2 도전형 반도체층 및 상기 활성층은 적어도 두 개의 발광 영역들을 정의하도록 분할될 수 있다. 상기 적어도 두 개의 발광 영역들 상에 각각 상기 제2 전극 패드에 연결된 상부 연장부가 위치할 수 있다.Meanwhile, the second conductive semiconductor layer and the active layer may be divided to define at least two light emitting regions. An upper extension connected to the second electrode pad may be located on each of the at least two light emitting regions.

또한, 상기 적어도 두 개의 발광 영역들은 대칭 구조를 가질 수 있다. 이에 따라, 상기 적어도 두개의 발광 영역들이 동일한 발광 특성을 나타낼 수 있다.In addition, the at least two light emitting regions may have a symmetric structure. Accordingly, the at least two light emitting regions may exhibit the same light emitting property.

나아가, 상기 적어도 하나의 하부 연장부는 상기 제1 전극패드에서 상기 제2 전극패드를 향해 연장하는 하부 연장부를 포함할 수 있다. 또한, 상기 각 발광 영역들 상에 두개의 상부 연장부가 상기 제2 전극 패드에 연결되어 위치할 수 있으며, 상기 제2 전극패드를 향해 연장하는 하부 연장부는 상기 제1 전극패드로부터 상기 두개의 상부 연장부 사이의 영역으로 연장할 수 있다. 따라서, 각 발광 영역 내에서 넓은 영역에 걸쳐 전류를 분산시킬 수 있다.Furthermore, the at least one lower extension may include a lower extension extending from the first electrode pad toward the second electrode pad. In addition, two upper extension portions may be connected to the second electrode pad on the light emitting regions, and a lower extension portion extending toward the second electrode pad may extend from the first electrode pad to the two upper extension portions And can extend to the area between the parts. Therefore, current can be dispersed over a wide area within each light emitting area.

한편, 상기 적어도 하나의 하부 연장부는 상기 적어도 두 개의 발광 영역들 사이에 위치하는 하부 연장부를 더 포함할 수 있다.The at least one lower extension may further include a lower extension positioned between the at least two light emitting regions.

본 발명의 다른 태양에 따른 발광 다이오드는, 기판; 상기 기판 상에 위치하는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 위치하는 제2 도전형 반도체층; 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 개재된 활성층; 상기 제1 도전형 반도체층에 전기적으로 접속된 제1 전극 패드; 상기 기판 상에 위치하는 제2 전극 패드; 상기 제1 전극패드에 연결되어 상기 제1 도전형 반도체층에 전기적으로 접속된 적어도 하나의 하부 연장부; 및 상기 제2 전극패드에 연결되어 상기 제2 도전형 반도체층에 전기적으로 접속된 적어도 하나의 상부 연장부를 포함한다. 나아가, 상기 제2 전극 패드는 상기 기판의 중앙부에 배치된다.According to another aspect of the present invention, there is provided a light emitting diode comprising: a substrate; A first conductive semiconductor layer disposed on the substrate; A second conductive semiconductor layer disposed on the first conductive semiconductor layer; An active layer interposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer; A first electrode pad electrically connected to the first conductivity type semiconductor layer; A second electrode pad located on the substrate; At least one lower extension connected to the first electrode pad and electrically connected to the first conductive type semiconductor layer; And at least one upper extension connected to the second electrode pad and electrically connected to the second conductive type semiconductor layer. Further, the second electrode pad is disposed at a central portion of the substrate.

상기 제2 전극 패드는 상기 기판 상에 형성된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 부분적으로 제거된 영역 상에 형성될 수 있다. 이 경우, 절연층이 상기 제2 전극 패드를 둘러싸는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층의 측면들을 덮을 수 있다. 이 경우, 상기 기판은 절연 기판인 것이 바람직하다.The second electrode pad may be formed on a region where the first conductivity type semiconductor layer, the active layer, and the second conductivity type semiconductor layer formed on the substrate are partially removed. In this case, the insulating layer may cover the side surfaces of the first conductivity type semiconductor layer, the active layer, and the second conductivity type semiconductor layer surrounding the second electrode pad. In this case, the substrate is preferably an insulating substrate.

한편, 상기 기판과 상기 제2 전극 패드 사이에 절연층이 개재될 수 있다. 상기 절연층이 상기 기판에 접하며, 상기 제2 전극 패드는 상기 절연층에 접하여 위치할 수 있다.Meanwhile, an insulating layer may be interposed between the substrate and the second electrode pad. The insulating layer may be in contact with the substrate, and the second electrode pad may be in contact with the insulating layer.

또한, 상기 적어도 하나의 하부 연장부는 상기 기판의 가장자리를 따라 연장하는 하부 연장부를 포함할 수 있다.In addition, the at least one lower extension may include a lower extension extending along an edge of the substrate.

종래의 통상적인 발광 다이오드는 제2 전극 패드가 제2 도전형 반도체층 상에 위치하여 제2 도전형 반도체층에 전기적으로 접속된다. 따라서, 제2 전극 패드 주위에 전류가 집중되어 전류 분산이 방해된다. 그러나, 본 발명의 실시예들에 따르면, 상기 제2 전극 패드가 제2 도전형 반도체층으로부터 이격되어 제1 도전형 반도체층 상에 또는 기판 상에 위치하므로, 제2 전극 패드 주위에 전류가 집중되는 것을 방지할 수 있다. 또한, 복수개의 발광 영역들로 분할함으로써 발광 영역들에 고르게 전류를 분산시킬 수 있다.In a typical conventional light emitting diode, the second electrode pad is located on the second conductive type semiconductor layer and is electrically connected to the second conductive type semiconductor layer. Therefore, the current is concentrated around the second electrode pad, and current dispersion is disturbed. However, according to embodiments of the present invention, since the second electrode pad is located on the first conductivity type semiconductor layer or on the substrate apart from the second conductivity type semiconductor layer, current is concentrated around the second electrode pad Can be prevented. Further, by dividing the light emitting regions into a plurality of light emitting regions, it is possible to distribute the current evenly in the light emitting regions.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다.
도 2는 도 1의 절취선 A-A를 따라 취해진 단면도이다.
도 3은 도 1의 절취선 B-B를 따라 취해진 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 부분 단면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 부분 단면도이다.1 is a plan view illustrating a light emitting diode according to an embodiment of the present invention.
2 is a cross-sectional view taken along the perforated line AA of FIG.
3 is a cross-sectional view taken along the tear line BB in Fig.
4 is a cross-sectional view illustrating a light emitting diode according to another embodiment of the present invention.
5 is a plan view illustrating a light emitting diode according to another embodiment of the present invention.
6 is a plan view illustrating a light emitting diode according to another embodiment of the present invention.
7 is a plan view illustrating a light emitting diode according to another embodiment of the present invention.
8 is a plan view illustrating a light emitting diode according to another embodiment of the present invention.
9 is a partial cross-sectional view illustrating a light emitting diode according to another embodiment of the present invention.
10 is a partial cross-sectional view illustrating a light emitting diode according to another embodiment of the present invention.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the width, length, thickness, and the like of the components may be exaggerated for convenience. Like reference numerals designate like elements throughout the specification.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이고, 도 2는 도 1의 절취선 A-A를 따라 취해진 단면도이고, 도 3은 도 1의 절취선 B-B를 따라 취해진 단면도이다.FIG. 1 is a plan view for explaining a light emitting diode according to an embodiment of the present invention, FIG. 2 is a sectional view taken along a perforated line A-A of FIG. 1, and FIG. 3 is a sectional view taken along a perforated line B-B of FIG.

도 1 내지 3을 참조하면, 상기 발광 다이오드는 기판(21), 제1 도전형 반도체층(23), 활성층(25), 제2 도전형 반도체층(27), 절연층(31), 제1 전극 패드(35) 및 제2 전극 패드(33), 상부 연장부(33a)를 포함한다. 또한, 상기 발광 다이오드는 연결부들(33b), 투명 전극층(29), 제1 하부 연장부(35a) 및 제2 하부 연장부(35b)를 포함할 수 있다. 상기 기판(21)은, 예컨대 사파이어 기판일 수 있으나, 이에 한정되는 것은 아니다. 상기 기판(21)은 대체로 사각형 형상을 가지며, 따라서 대각선 상에 모서리들을 갖는다.1 to 3, the light emitting diode includes a substrate 21, a first conductive semiconductor layer 23, an active layer 25, a second conductive semiconductor layer 27, an insulating layer 31, An electrode pad 35, a second electrode pad 33, and an upper extension portion 33a. The light emitting diode may include connection portions 33b, a transparent electrode layer 29, a first lower extension portion 35a, and a second lower extension portion 35b. The substrate 21 may be, for example, a sapphire substrate, but is not limited thereto. The substrate 21 has a generally rectangular shape and thus has corners on the diagonal.

제1 도전형 반도체층(23)이 상기 기판(21) 상에 위치하고, 상기 1 도전형 반도체층(23) 상에 제2 도전형 반도체층(27)이 위치하고, 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 활성층(25)이 개재된다. 상기 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)은 질화갈륨 계열의 화합물 반도체 물질 즉, (Al, In, Ga)N으로 형성될 수 있다. 상기 활성층(25)은 요구되는 파장의 광, 예컨대 자외선 또는 청색광을 방출하도록 조성 원소 및 조성비가 결정된다.The first conductivity type semiconductor layer 23 is located on the substrate 21 and the second conductivity type semiconductor layer 27 is located on the first conductivity type semiconductor layer 23, The active layer 25 is interposed between the two-conductivity-type semiconductor layers. The first conductive semiconductor layer 23, the active layer 25 and the second conductive semiconductor layer 27 may be formed of a gallium nitride compound semiconductor material, that is, (Al, In, Ga) N. The compositional element and the composition ratio are determined so that the active layer 25 emits light of a desired wavelength, for example, ultraviolet light or blue light.

상기 제1 도전형 반도체층(23)은 n형 질화물 반도체층일 수 있으며, 제2 도전형 반도체층(27)은 p형 질화물 반도체층일 수 있으며, 그 반대일 수도 있다.The first conductive semiconductor layer 23 may be an n-type nitride semiconductor layer, the second conductive semiconductor layer 27 may be a p-type nitride semiconductor layer, or vice versa.

상기 제1 도전형 반도체층(23) 및/또는 제2 도전형 반도체층(27)은, 도시한 바와 같이, 단일층으로 형성될 수 있으나, 다층 구조로 형성될 수도 있다. 또한, 활성층(25)은 단일 양자웰 또는 다중 양자웰 구조를 가질 수 있다. 또한, 상기 기판(21)과 제1 도전형 반도체층(23) 사이에 버퍼층(도시하지 않음)이 개재될 수 있다. 상기 반도체층들(23, 25, 27)은 MOCVD 또는 MBE 기술을 사용하여 형성될 수 있다.As shown in the figure, the first conductive semiconductor layer 23 and / or the second conductive semiconductor layer 27 may be formed as a single layer or may have a multi-layer structure. In addition, the active layer 25 may have a single quantum well structure or a multiple quantum well structure. A buffer layer (not shown) may be interposed between the substrate 21 and the first conductivity type semiconductor layer 23. The semiconductor layers 23, 25, 27 may be formed using MOCVD or MBE techniques.

한편, 상기 제2 도전형 반도체층(27) 상에 투명 전극층(29)이 위치할 수 있다. 투명전극층(29)은, ITO 또는 Ni/Au로 형성될 수 있으며, 제2 도전형 반도체층에 오믹콘택된다. On the other hand, the transparent electrode layer 29 may be positioned on the second conductive type semiconductor layer 27. The transparent electrode layer 29 may be formed of ITO or Ni / Au and is ohmic-contacted with the second conductivity type semiconductor layer.

상기 제2 도전형 반도체층(27) 및 활성층(25)은 사진 및 식각 공정을 사용하여 상기 제1 도전형 반도체층(23)의 영역(들)이 노출되도록 패터닝될 수 있다. 이러한 공정은 일반적으로 메사 식각 공정으로 잘 알려져 있다. 상기 메사 식각 공정에 의해 도시된 바와 같이 발광 영역들이 분할될 수 있다. 여기서는 두개의 발광 영역들로 분할된 것을 도시하고 있지만, 더 많은 수의 발광 영역들로 분할될 수도 있다. 또한, 상기 메사 식각 공정에 의해 형성되는 측면들은 바람직하게 기판(21) 면에 대해 30~70도 범위 내의 경사각을 가질 수 있다.The second conductive type semiconductor layer 27 and the active layer 25 may be patterned to expose the region (s) of the first conductive type semiconductor layer 23 using a photolithography and etching process. This process is commonly known as a mesa etch process. The light emitting regions can be divided as shown by the mesa etching process. Although it is shown here that it is divided into two light emitting regions, it may be divided into a larger number of light emitting regions. In addition, the side surfaces formed by the mesa etching process may have an inclination angle within a range of 30 to 70 degrees with respect to the surface of the substrate 21.

상기 메사 식각되어 노출된 제1 도전형 반도체층 상에 제1 전극 패드(35) 및 제2 전극 패드(33)가 위치한다. 상기 제1 전극 패드(35)는 제1 도전형 반도체층(23)에 전기적으로 접속된다. 그러나, 상기 제2 전극 패드(33)는 절연층(31)에 의해 제1 도전형 반도체층(23)으로부터 절연된다. 상기 제1 및 제2 전극 패드들(33, 35)은 와이어를 본딩하기 위한 본딩 패드들로서 와이어를 본딩할 수 있도록 상대적으로 넓은 면적을 갖는다. 상기 제1 전극 패드(35) 및 제2 전극 패드(33)는 제1 도전형 반도체층(23)의 노출된 영역 상에 한정되어 위치할 수 있으나, 이에 한정되는 것은 아니다.The first electrode pad 35 and the second electrode pad 33 are located on the first conductive semiconductor layer exposed by the mesa etching. The first electrode pad 35 is electrically connected to the first conductive semiconductor layer 23. However, the second electrode pad 33 is insulated from the first conductivity type semiconductor layer 23 by the insulating layer 31. The first and second electrode pads 33 and 35 are bonding pads for bonding wires and have a relatively large area to bond the wires. The first electrode pad 35 and the second electrode pad 33 may be located on the exposed region of the first conductive semiconductor layer 23, but the present invention is not limited thereto.

상기 절연층(31)은 제2 전극패드(33)와 제1 도전형 반도체층(23) 사이에 개재되어 제2 전극 패드(33)를 제1 도전형 반도체층(23)으로부터 절연시킨다. 또한, 상기 절연층(31)은 메사식각되어 노출된 제2 도전형 반도체층(27) 및 활성층(25)의 측면들을 덮을 수 있다. 나아가. 상기 절연층(31)은 연장되어 그 가장 자리가 제2 도전형 반도체층(27) 상에 위치할 수 있다. 또는, 상기 절연층(31)은 연장되어 상기 제2 도전형 반도체층(27)을 덮을 수 있으며, 이 경우, 상기 절연층(31)은 제2 도전형 반도체층(27) 상부에 관통홀을 가질 수 있다.The insulating layer 31 is interposed between the second electrode pad 33 and the first conductivity type semiconductor layer 23 to isolate the second electrode pad 33 from the first conductivity type semiconductor layer 23. The insulating layer 31 may cover the side surfaces of the second conductive type semiconductor layer 27 and the active layer 25 exposed by mesa etching. Furthermore. The insulating layer 31 may extend and be located on the second conductivity type semiconductor layer 27 at its edge. Alternatively, the insulating layer 31 may extend to cover the second conductive type semiconductor layer 27. In this case, the insulating layer 31 may have through holes on the second conductive type semiconductor layer 27 Lt; / RTI >

한편, 상기 제2 도전형 반도체층(27)(또는 투명 전극층(29)) 상에 상부 연장부들(33a)이 위치한다. 상기 상부 연장부들(33a)은 각각 연결부들(33b)을 통해 제2 전극패드(33)에 연결될 수 있으며, 상기 상부 연장부들(33a)은 제2 도전형 반도체층(27)에 전기적으로 접속된다. 상기 절연층(31)이 제2 도전형 반도체층(27)을 덮는 경우, 상기 상부 연장부들(33a)은 절연층(31)의 관통홀을 통해 제2 도전형 반도체층(27)(또는 투명 전극층(29))에 접속된다. 상부 연장부들(33a)은 제2 도전형 반도체층(27)에 전류를 고르게 분산시킬 수 있도록 배치된다. 한편, 상기 연결부들(33b)은 절연층(31)에 의해 제2 도전형 반도체층(27) 및 활성층(25)의 측면들로부터 분리된다.On the other hand, the upper extension portions 33a are located on the second conductivity type semiconductor layer 27 (or the transparent electrode layer 29). The upper extension portions 33a may be connected to the second electrode pad 33 through connection portions 33b and the upper extension portions 33a may be electrically connected to the second conductivity type semiconductor layer 27 . When the insulating layer 31 covers the second conductive type semiconductor layer 27, the upper extending portions 33a are electrically connected to the second conductive type semiconductor layer 27 (or transparent Electrode layer 29). The upper extension portions 33a are disposed so as to evenly distribute the current to the second conductivity type semiconductor layer 27. [ The connection portions 33b are separated from the side surfaces of the second conductive type semiconductor layer 27 and the active layer 25 by the insulating layer 31. [

한편, 제1 하부 연장부(35a)가 상기 제1 전극 패드(35)로부터 연장될 수 있다. 상기 제1 하부 연장부(35a)는 제1 도전형 반도체층(23) 상에 위치하여 제1 도전형 반도체층(23)에 전기적으로 접속한다. 제1 하부 연장부(35a)는 도시된 바와 같이, 분할된 발광 영역들 사이에 위치하여, 제2 전극 패드(33)를 향해 연장한다. 또한, 제2 하부 연장부(35b)가 상기 제1 전극 패드(35)로부터 연장될 수 있다. 상기 제2 하부 연장부(35b)는 제1 도전형 반도체층(23) 상에 위치하여 제1 도전형 반도체층(23)에 전기적으로 접속하며, 기판(21)의 가장자리를 따라 연장하여 발광 영역들의 바깥쪽에 위치한다.On the other hand, the first lower extension 35a may extend from the first electrode pad 35. The first lower extension portion 35a is located on the first conductivity type semiconductor layer 23 and is electrically connected to the first conductivity type semiconductor layer 23. The first lower extension 35a is located between the divided light emitting regions and extends toward the second electrode pad 33 as shown. In addition, the second lower extension 35b may extend from the first electrode pad 35. The second lower extension portion 35b is located on the first conductivity type semiconductor layer 23 and is electrically connected to the first conductivity type semiconductor layer 23. The second lower extension portion 35b extends along the edge of the substrate 21, As shown in FIG.

상기 전극 패드(33, 35), 상부 연장부(33a), 연결부(33b) 및 하부 연장부(35a)는 동일한 금속 재료, 예컨대 Cr/Au로 동일 공정을 이용하여 함께 형성될 수 있으나, 이에 한정되는 것은 아니다. 예컨대, 상부 연장부(33a)와 상기 제2 전극 패드(33)를 별개의 공정으로 형성할 수도 있으며, 서로 다른 재료로 형성할 수도 있다.The electrode pads 33 and 35, the upper extension 33a, the connection 33b and the lower extension 35a may be formed together using the same process using the same metal material such as Cr / Au, It is not. For example, the upper extension 33a and the second electrode pad 33 may be formed by different processes or may be formed of different materials.

본 실시예에 있어서, 분할된 발광 영역들은 제1 전극 패드(35)와 제2 전극 패드(33)를 있는 선, 예컨대 절취선 B-B에 대해 대칭구조를 갖는다. 상부 연장부들(33a) 또한 서로 대칭으로 배치되어 상기 발광 영역들은 동일한 발광 특성을 나타낼 수 있다. 따라서, 종래 두개의 발광 다이오드들을 병렬로 연결하여 사용하는 것에 비해 하나의 발광 다이오드 내에서 발광 영역을 두개로 분할하여 사용함으로써 발광 다이오드의 패키징 공정을 단순화할 수 있다. 더욱이, 발광 영역들을 분할함으로써 결함에 의해 전류가 집중되는 것을 완화할 수 있으며, 메사 식각에 의해 경사진 측면들을 형성함으로써 광 추출 효율을 증가시킬 수 있다.In this embodiment, the divided light emitting regions have a symmetrical structure with respect to a line having the first electrode pad 35 and the second electrode pad 33, for example, the perforated line B-B. The upper extensions 33a are also disposed symmetrically with respect to each other so that the light emitting regions can exhibit the same light emitting characteristics. Therefore, compared to the conventional method in which two light emitting diodes are connected in parallel, the light emitting region is divided into two in one light emitting diode, thereby simplifying the packaging process of the light emitting diode. Furthermore, by dividing the luminescent regions, it is possible to alleviate the concentration of current by the defect, and the light extraction efficiency can be increased by forming inclined sides by the mesa etching.

도 4는 본 발명의 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.4 is a cross-sectional view illustrating a light emitting diode according to another embodiment of the present invention.

도 4를 참조하면, 본 실시예에 따른 발광 다이오드는 도 1 내지 3을 참조하여 설명한 발광 다이오드와 대체로 유사하나, 제2 전극 패드(43)의 일부가 제2 도전형 반도체층(27) 상부에 위치하는 것에 차이가 있다.Referring to FIG. 4, the light emitting diode according to this embodiment is substantially similar to the light emitting diode described with reference to FIGS. 1 to 3, except that a part of the second electrode pad 43 is formed on the second conductivity type semiconductor layer 27 There is a difference in being located.

즉, 제2 전극 패드(43)는, 메사 식각에 의해 노출된 제1 도전형 반도체층(23) 상에 위치하며 또한 그 일부가 제2 도전형 반도체층(27) 상부에 위치한다. 상기 제2 전극 패드(43)는 절연층(31)에 의해 제1 도전형 반도체층(27)으로부터 분리되며 또한 제2 도전형 반도체층 및 활성층으로부터 분리된다. 연장부들(33a)은 직접 또는 연결부를 개재하여 상기 제2 전극 패드(43)로부터 연장할 수 있다.That is, the second electrode pad 43 is located on the first conductivity type semiconductor layer 23 exposed by the mesa etching, and a part of the second electrode pad 43 is located on the second conductivity type semiconductor layer 27. The second electrode pad 43 is separated from the first conductivity type semiconductor layer 27 by the insulating layer 31 and is separated from the second conductivity type semiconductor layer and the active layer. The extension portions 33a may extend from the second electrode pad 43 directly or via a connection portion.

본 실시예에 따르면, 절연층(31)에 의해 제2 전극 패드(43)를 반도체층들로부터 분리하여 제2 전극 패드(43) 주위에 전류가 집중되는 것을 방지할 수 있다. 또한, 앞의 실시예와 달리, 메사 식각되는 영역을 상대적으로 감소시킬 수 있어 발광 영역을 증가시킬 수 있다.According to the present embodiment, the second electrode pad 43 can be separated from the semiconductor layers by the insulating layer 31 to prevent the current from concentrating around the second electrode pad 43. Also, unlike the previous embodiment, the mesa etched region can be relatively reduced, and the light emitting region can be increased.

도 5는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다.5 is a plan view illustrating a light emitting diode according to another embodiment of the present invention.

도 5를 참조하면, 도 1 내지 3을 참조하여 설명한 발광 다이오드와 대체로 유사하나, 제1 전극패드(55) 및 제2 전극패드(53)의 배치에 차이가 있다.Referring to FIG. 5, there is a difference in the arrangement of the first electrode pad 55 and the second electrode pad 53, although it is generally similar to the light emitting diode described with reference to FIGS.

즉, 도 1 내지 3에서 제1 전극패드(35) 및 제2 전극패드(53)는 사각형 형상의 기판(21)의 가장자리 근처에 서로 대향하여 배치된 것으로 도시되어 있다. 그러나 본 실시예에서, 제2 전극패드(53)는 기판(21)의 중앙부에 배치된다. 나아가, 제1 전극패드(55)가 기판의 가장자리에 배치될 수 있으며, 도시된 바와 같이, 복수개의 제1 전극패드(55)가 서로 대향하여 배치될 수도 있다. 1 to 3, the first electrode pad 35 and the second electrode pad 53 are arranged facing each other in the vicinity of the edge of the rectangular substrate 21. However, in this embodiment, the second electrode pad 53 is disposed at the central portion of the substrate 21. Furthermore, the first electrode pad 55 may be disposed at the edge of the substrate, and the plurality of first electrode pads 55 may be disposed opposite to each other, as shown in FIG.

한편, 제2 도전형 반도체층(27) 및 활성층(25)은 앞서 설명한 바와 같이, 복수개의 발광 영역들(LE1, LE2)로 분할될 수 있다. 여기서는 두개의 발광 영역들로 분할된 것을 도시하고 있다. 상기 각 발광 영역들(LE1, LE2) 상에 상부 연장부(53a)가 위치하며, 상기 상부 연장부(53a)는 연결부(53b)를 통해 상기 제2 전극패드(53)에 연결된다. 상기 연결부(53b)는 절연층(도 2 및 3의 31)에 의해 제2 도전형 반도체층으로부터 절연된다. 또한, 상기 절연층(31)은 메사식각에 의해 노출된 제2 도전형 반도체층(27) 및 활성층(25)의 측면을 덮어 연결부(53b) 또는 제2 전극패드(53)를 제2 도전형 반도체층(27) 및 활성층(25)의 측면으로부터 절연시킨다.Meanwhile, the second conductive semiconductor layer 27 and the active layer 25 may be divided into a plurality of light emitting regions LE1 and LE2, as described above. Here, it is shown that it is divided into two light emitting regions. An upper extension portion 53a is located on each of the light emitting regions LE1 and LE2 and the upper extension portion 53a is connected to the second electrode pad 53 through a connection portion 53b. The connecting portion 53b is insulated from the second conductivity type semiconductor layer by an insulating layer (31 in Figs. 2 and 3). The insulating layer 31 covers the side surfaces of the second conductive type semiconductor layer 27 and the active layer 25 exposed by the mesa etching and connects the connecting portion 53b or the second electrode pad 53 to the second conductive type And is insulated from the side surfaces of the semiconductor layer 27 and the active layer 25.

한편, 하부 연장부(55b)는 상기 제1 전극패드(55)에서 기판(21)의 가장자리를 따라 연장한다. 하부 연장부(55b)는, 도 5에 도시된 바와 같이, 발광 영역(LE1, LE2)을 둘러싸도록 기판(21) 가장자리를 따라 연장할 수 있다. 하부 연장부(55b)는 상기 제1 도전형 반도체층(23)에 전기적으로 접속된다. 한편, 추가적인 하부 연장부(도시하지 않음)가 상기 하부 연장부(55b)로부터 발광 영역들(LE1, LE2) 사이의 영역으로 연장할 수도 있다.On the other hand, the lower extension portion 55b extends along the edge of the substrate 21 at the first electrode pad 55. The lower extension portion 55b may extend along the edge of the substrate 21 so as to surround the light emitting regions LE1 and LE2 as shown in Fig. And the lower extension portion 55b is electrically connected to the first conductivity type semiconductor layer 23. [ On the other hand, an additional lower extension (not shown) may extend from the lower extension 55b to the area between the light emitting areas LE1 and LE2.

한편, 도 1 내지 3을 참조하여 설명한 바와 같이, 상기 제2 전극패드(53)가 제1 도전형 반도체층(23) 상에 위치하며 제2 전극패드(53)와 제1 도전형 반도체층(27) 사이에 절연층(31)이 개재된다. 따라서, 상기 제2 전극패드(53)를 제2 도전형 반도체층(27)으로부터 이격시켜 배치함으로써 제2 전극패드(53) 근처에 전류가 집중되는 것을 방지할 수 있다. 더욱이, 도 4를 참조하여 설명한 바와 같이, 상기 제2 전극패드(53)의 일부가 제2 도전형 반도체층(27) 상부에 위치할 수도 있다.1 to 3, the second electrode pad 53 is located on the first conductivity type semiconductor layer 23 and the second electrode pad 53 and the first conductivity type semiconductor layer 27 are interposed between them. Therefore, the current can be prevented from concentrating near the second electrode pad 53 by disposing the second electrode pad 53 away from the second conductivity type semiconductor layer 27. Furthermore, as described with reference to FIG. 4, a part of the second electrode pad 53 may be located above the second conductive type semiconductor layer 27. [

본 실시예에 따르면, 상기 제2 전극패드(53)를 기판(21), 즉 발광 다이오드의 중앙부에 배치함으로써, 상기 제2 전극패드로부터 발광 영역들(LE1, LE2) 내로 전류를 고르게 분산시킬 수 있다.According to the present embodiment, by disposing the second electrode pad 53 at the central portion of the substrate 21, that is, the light emitting diode, current can be evenly dispersed from the second electrode pad into the light emitting regions LE1 and LE2 have.

도 6은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다.6 is a plan view illustrating a light emitting diode according to another embodiment of the present invention.

도 6을 참조하면, 도 5를 참조하여 설명한 발광 다이오드와 대체로 유사하나, 각 발광 영역(LE1, LE2) 상에 두개의 상부 연장부(53a)가 위치하고, 하부 연장부(55c)가 제1 전극패드(55)로부터 제2 전극패드(53)를 향해 연장하는 것에 차이가 있다.5, two upper extension portions 53a are positioned on the respective light emitting regions LE1 and LE2, and a lower extension portion 55c is located on the first electrode Extending from the pad 55 toward the second electrode pad 53 is different.

즉, 각 발광 영역(LE1, LE2) 상에 적어도 두개의 상부 연장부(53a)가 위치한다. 상부 연장부들(53a)은 제1 전극패드(55)와 제2 전극패드(53)를 가로지르는 선에 대해 대칭구조일 수 있다. 상기 상부 연장부들(53a)은 각각 연결부(53b)를 통해 제2 전극패드(53)에 연결되어 있다.That is, at least two upper extension portions 53a are located on the respective light emitting regions LE1 and LE2. The upper extensions 53a may be symmetrical with respect to a line crossing the first electrode pad 55 and the second electrode pad 53. The upper extensions 53a are connected to the second electrode pads 53 through connection portions 53b.

한편, 하부 연장부(55c)는 제1 전극패드(55)로부터 상기 상부 연장부들(53a) 사이의 영역으로 연장하며, 제1 도전형 반도체층(23)에 전기적으로 접속한다. 하부 연장부(55c)는 제1 전극패드(55) 가까이에서 종단된다.The lower extension portion 55c extends to the region between the first electrode pad 55 and the upper extension portions 53a and is electrically connected to the first conductivity type semiconductor layer 23. The lower extension portion 55c is terminated near the first electrode pad 55.

본 실시예에 있어서, 상기 발광 영역들(LE1, LE2)는 서로 대칭구조를 가질 수 있으며, 따라서 동일한 발광 특성을 나타낼 수 있다.In the present embodiment, the light emitting regions LE1 and LE2 may have a symmetrical structure with each other, and thus may exhibit the same light emitting characteristics.

본 실시예에 따르면, 각 발광 영역(LE1, LE2)에 적어도 두개의 상부 연장부(53a)를 배치하고, 이들 상부 연장부(53a) 사이의 영역에 하부 연장부(55c)를 배치함으로써 넓은 면적을 갖는 발광 영역에서 전류 분산을 강화할 수 있다.According to the present embodiment, at least two upper extension portions 53a are arranged in each of the light emission regions LE1 and LE2 and a lower extension portion 55c is arranged in a region between the upper extension portions 53a, It is possible to enhance the current dispersion in the light emitting region.

도 7은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다.7 is a plan view illustrating a light emitting diode according to another embodiment of the present invention.

도 7을 참조하면, 네 개의 발광 영역들(LE1~LE4)을 갖도록 제2 도전형 반도체층(27) 및 활성층(25)이 분할되어 있다. 또한, 네개의 제1 전극패드(65)가 발광 다이오드의 네 개의 모서리 근처에 배치되어 있으며, 하부 연장부(65b)가 발광 영역들(LE1~LE4)를 둘러싸고 있다.Referring to FIG. 7, the second conductive semiconductor layer 27 and the active layer 25 are divided to have four light emitting regions LE1 to LE4. In addition, four first electrode pads 65 are arranged near four corners of the light emitting diode, and a lower extension 65b surrounds the light emitting regions LE1 to LE4.

한편, 앞의 실시예들과 같이, 제2 전극 패드(63)가 기판(21)의 중앙부에 배치되어 있다. 제2 전극패드(63)은 제1 도전형 반도체층(23) 상에 절연층(31)을 개재하여 위치할 수 있다.On the other hand, like the previous embodiments, the second electrode pad 63 is disposed at the center of the substrate 21. The second electrode pad 63 may be located on the first conductivity type semiconductor layer 23 with the insulating layer 31 interposed therebetween.

각 발광 영역(LE1~LE4) 상에 상부 연장부(63a)가 위치한다. 상기 상부 연장부(63a)는 발광 영역(LE1~LE4)의 가장자리를 따라 연장할 수 있으며, 제2 도전형 반도체층(27) 또는 투명 전극층(29)에 접속한다 상부 연장부(63a)는 연결부(63b)를 통해 제2 전극패드(63)에 연결되며, 상기 연결부(63b)는 절연층(31)에 의해 발광 영역들(LE1~LE4)로부터 절연되어 있다.And the upper extension portion 63a is located on each of the light emission regions LE1 to LE4. The upper extension portion 63a may extend along the edge of the light emitting regions LE1 to LE4 and may be connected to the second conductivity type semiconductor layer 27 or the transparent electrode layer 29. The upper extension portion 63a may be formed, And the connection portion 63b is isolated from the light emitting regions LE1 to LE4 by the insulating layer 31. The first electrode pad 63b is connected to the second electrode pad 63 via the second electrode pad 63b.

본 실시예에 따르면, 기판(21)의 중앙부에 제2 전극패드(63)를 배치하고, 발광 영역들(LE1~LE4)을 복수개로 분할함으로써 넓은 영역에 걸쳐 전류를 고르게 분산시킬 수 있는 발광 다이오드가 제공될 수 있다.According to the present embodiment, the second electrode pad 63 is disposed at the center of the substrate 21, and the light emitting diodes LE1 to LE4 are divided into a plurality of light emitting diodes May be provided.

본 실시예에 있어서, 네개의 제1 전극패드(65)가 기판(21)의 네 모서리 근처에 배치된 것으로 설명하였지만, 발광 다이오드는 하나의 제1 전극패드(65)만을 포함할 수 있으며, 하부 연장부(65b)가 상기 제1 전극패드(65)에서 연장되어 발광 영역들(LE1~LE4)을 둘러쌀 수 있다.In the present embodiment, four first electrode pads 65 are disposed near four corners of the substrate 21, but the light emitting diode may include only one first electrode pad 65, The extended portion 65b may extend from the first electrode pad 65 to surround the light emitting regions LE1 to LE4.

도 8은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다.8 is a plan view illustrating a light emitting diode according to another embodiment of the present invention.

도 8을 참조하면, 본 실시예에 따른 발광 다이오드는 도 7을 참조하여 설명한 발광 다이오드와 대체로 유사하나, 하부 연장부(63a, 63b) 및 상부 연장부(63a)의 배치가 도 7의 실시예와 다르다.8, the light emitting diode according to the present embodiment is substantially similar to the light emitting diode described with reference to FIG. 7, but the arrangement of the lower extension portions 63a, 63b and the upper extension portion 63a is similar to that of the embodiment .

즉, 하부 연장부(63b)들이 각각의 제1 전극패드(65)에서 기판(21)의 가장자리를 따라 연장하여 발광 영역들(LE1~LE4)을 둘러싸나, 일부 영역에서 하부 연장부들(63b)이 서로 떨어져 있다. 또한, 발광 영역들(LE1, LE2) 사이의 영역 및 발광 영역들(LE3, LE4) 사이의 영역으로 하부 연장부(63a)가 연장된다. 하부 연장부(63a)는 하부 연장부(63b)로부터 연장할 수 있다.That is, the lower extension portions 63b extend along the edge of the substrate 21 in each first electrode pad 65 to surround the light emission regions LE1 to LE4, and the lower extension portions 63b in some regions, Are separated from each other. Further, the lower extension portion 63a extends into a region between the light emitting regions LE1 and LE2 and between the light emitting regions LE3 and LE4. The lower extension 63a may extend from the lower extension 63b.

한편, 상부 연장부(63a)는 제2 전극패드(63)에 연결부(63b)를 통해 연결되어 있으며, 각 발광 영역(LE1~LE4)의 일 가장자리를 따라 연장한 후 하부 연장부(65a)와 하부 연장부(65b) 사이의 영역으로 반대편 가장자리를 향해 연장한다.The upper extension portion 63a is connected to the second electrode pad 63 through the connection portion 63b and extends along one edge of each of the light emission regions LE1 to LE4, And extends toward the opposite side edge in the region between the lower extension portions 65b.

본 실시예에 따르면, 하부 연장부들(65a, 65b)과 상부 연장부(63a)의 형상 및 배치를 조절함으로써, 이들 사이의 거리를 조절하여 발광 영역들(LE1~LE4) 내의 전류 분산을 최적화할 수 있다.According to the present embodiment, by adjusting the shapes and arrangement of the lower extension portions 65a and 65b and the upper extension portion 63a, the distance between them can be adjusted to optimize the current dispersion in the light emission regions LE1 to LE4 .

도 9 및 도 10은 본 발명의 또 다른 실시예들에 따른 발광 다이오드들을 설명하기 위한 부분 단면도들이다.FIGS. 9 and 10 are partial cross-sectional views illustrating light emitting diodes according to still another embodiment of the present invention.

앞의 실시예들에서, 제2 전극패드(33, 53, 63)가 제1 도전형 반도체층(23) 상에 위치하고, 상기 제2 전극패드(33, 53)와 제1 도전형 반도체층(23) 사이에 절연층(31)이 개재된 것으로 설명하였지만, 본 실시예들에서, 상기 제2 전극패드(73)는 기판(21) 상에 직접 기판(21)에 접하여(도 9) 위치할 수 있다. 나아가, 상기 기판(21)과 제2 전극패드(73) 사이에 절연층(31)이 개재(도 10)될 수 있다. 즉, 상기 절연층(31)이 기판(21)에 접하여 위치하고, 제2 전극패드(73)가 상기 절연층(31) 에 접하여 절연층(31) 상에 위치할 수 있다. 제2 전극패드(73)는 기판(21) 상에 형성된 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)을 적어도 부분적으로 제거한 영역의 기판(21) 상에 형성된다. 상기 제2 전극패드(73)가 기판(21)에 접하여 위치하는 경우, 상기 기판(21)은 절연기판인 것이 바람직하다.The second electrode pads 33, 53 and 63 are located on the first conductivity type semiconductor layer 23 and the second electrode pads 33 and 53 and the first conductivity type semiconductor layer The second electrode pad 73 is disposed on the substrate 21 directly in contact with the substrate 21 (FIG. 9) . Further, an insulating layer 31 may be interposed between the substrate 21 and the second electrode pad 73 (FIG. 10). That is, the insulating layer 31 may be disposed in contact with the substrate 21, and the second electrode pad 73 may be disposed on the insulating layer 31 in contact with the insulating layer 31. The second electrode pad 73 is formed on the substrate 21 in the region where the first conductivity type semiconductor layer 23, the active layer 25 and the second conductivity type semiconductor layer 27 formed on the substrate 21 are at least partially removed, As shown in FIG. When the second electrode pad 73 is located in contact with the substrate 21, the substrate 21 is preferably an insulating substrate.

앞서 설명한 실시예들에 있어서, 제2 전극패드(33, 53, 63, 73)는 제2 도전형 반도체층(27)으로부터 수평적으로 떨어져 위치한다. 따라서, 상기 제2 전극패드 근처에 전류가 밀집되는 것을 방지할 수 있다. 나아가, 상기 제2 전극패드(33, 53, 63, 73)는 절연층(31)에 의해 발광 영역들로부터 절연된 연결부(33b, 53b, 63b)를 통해 상부 연장부(33a, 53a, 63a)에 연결된다. 상기 연결부(33b, 53b, 63b) 또한 절연층(31)에 의해 제2 도전형 반도체층(27)으로부터 절연되므로, 제2 전극패드 근처에서 전류가 밀집되는 것을 방지할 수 있게 된다.In the embodiments described above, the second electrode pads 33, 53, 63, and 73 are horizontally spaced apart from the second conductivity type semiconductor layer 27. Therefore, it is possible to prevent current from being concentrated near the second electrode pad. Further, the second electrode pads 33, 53, 63, and 73 are connected to the upper extension portions 33a, 53a, and 63a through the connection portions 33b, 53b, and 63b insulated from the light emitting regions by the insulating layer 31, Lt; / RTI > Since the connection portions 33b, 53b and 63b are also insulated from the second conductivity type semiconductor layer 27 by the insulating layer 31, current can be prevented from being concentrated near the second electrode pad.

21: 기판, 23: 제1 도전형 반도체층, 25: 활성층,
27: 제2 도전형 반도체층, 29: 투명전극층, 31: 절연층,
33, 53, 63, 73: 제2 전극패드, 33a, 53a, 63a: 상부 연장부,
33b, 53b, 63b: 연결부, 35, 55, 65: 제1 전극패드,
35a, 35b, 55b, 55c, 65a, 65b: 하부 연장부, LE1, LE2, LE3, LE4: 발광 영역21: substrate, 23: first conductivity type semiconductor layer, 25: active layer,
27: second conductivity type semiconductor layer, 29: transparent electrode layer, 31: insulating layer,
33, 53, 63, 73: second electrode pad, 33a, 53a, 63a: upper extension,
33b, 53b, 63b: connection part, 35, 55, 65: first electrode pad,
35a, 35b, 55b, 55c, 65a, 65b: lower extension portion, LE1, LE2, LE3,

Claims (21)

기판;
상기 기판 상에 위치하는 제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 위치하는 제2 도전형 반도체층;
상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 개재된 활성층;
상기 제1 도전형 반도체층에 전기적으로 접속된 복수개의 제1 전극 패드;
상기 제1 도전형 반도체층 상에 위치하는 제2 전극 패드;
상기 제1 도전형 반도체층과 상기 제2 전극 패드 사이에 개재되어 상기 제2 전극 패드를 상기 제1 도전형 반도체층으로부터 전기적으로 절연시키는 절연층;
상기 제1 전극 패드에 연결되어 상기 제1 도전형 반도체층에 전기적으로 접속된 적어도 하나의 하부 연장부; 및
상기 제2 전극패드에 연결되어 상기 제2 도전형 반도체층에 전기적으로 접속된 적어도 하나의 상부 연장부를 포함하고,
상기 복수개의 제1 전극 패드는 서로 대향되어 배치된 2개의 제1 전극패드를 포함하고,
상기 제2 전극 패드는 상기 2개의 제1 전극패드 사이에 배치된 발광 다이오드.Board;
A first conductive semiconductor layer disposed on the substrate;
A second conductive semiconductor layer disposed on the first conductive semiconductor layer;
An active layer interposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer;
A plurality of first electrode pads electrically connected to the first conductivity type semiconductor layer;
A second electrode pad disposed on the first conductive semiconductor layer;
An insulating layer interposed between the first conductive type semiconductor layer and the second electrode pad to electrically isolate the second electrode pad from the first conductive type semiconductor layer;
At least one lower extension connected to the first electrode pad and electrically connected to the first conductive type semiconductor layer; And
And at least one upper extension connected to the second electrode pad and electrically connected to the second conductive type semiconductor layer,
Wherein the plurality of first electrode pads include two first electrode pads disposed opposite to each other,
And the second electrode pad is disposed between the two first electrode pads. 청구항 1에 있어서,
상기 적어도 하나의 하부 연장부는 상기 기판의 가장자리를 따라 연장하는 하부 연장부를 포함하는 발광 다이오드.The method according to claim 1,
Wherein the at least one lower extension comprises a lower extension extending along an edge of the substrate. 청구항 1에 있어서,
상기 제2 도전형 반도체층 상에 위치하는 투명 전극층을 더 포함하고, 상기 상부 연장부는 상기 투명 전극층 상에 위치하고,
상기 제1 도전형 반도체층은 n형 질화물 반도체층이고, 상기 제2 도전형 반도체층은 p형 질화물 반도체층인 발광 다이오드.The method according to claim 1,
And a transparent electrode layer on the second conductive semiconductor layer, wherein the upper extension is located on the transparent electrode layer,
Wherein the first conductivity type semiconductor layer is an n-type nitride semiconductor layer, and the second conductivity type semiconductor layer is a p-type nitride semiconductor layer. 청구항 1에 있어서,
상기 제1 도전형 반도체층은 상기 제2 도전형 반도체층 및 상기 활성층이 메사 식각되어 노출된 적어도 하나의 영역을 갖고,
상기 제2 전극 패드는 상기 제1 도전형 반도체층의 노출된 영역 상에 위치하는 발광 다이오드.The method according to claim 1,
Wherein the first conductivity type semiconductor layer has at least one region in which the second conductivity type semiconductor layer and the active layer are exposed by mesa etching,
And the second electrode pad is located on an exposed region of the first conductive type semiconductor layer. 청구항 4에 있어서,
상기 상부 연장부와 상기 제2 전극 패드를 연결하는 연결부를 더 포함하되,
상기 메사 식각된 제1 도전형 반도체층 및 활성층의 측면들은 상기 절연층에 의해 상기 연결부로부터 절연되는 발광 다이오드. The method of claim 4,
And a connection portion connecting the upper extension portion and the second electrode pad,
Wherein the sides of the mesa-etched first conductive semiconductor layer and the active layer are insulated from the connection portion by the insulation layer. 청구항 4에 있어서,
상기 절연층은 상기 제2 도전형 반도체층 상으로 연장되어 상기 제2 도전형 반도체층 상에 가장자리를 갖는 발광 다이오드.The method of claim 4,
Wherein the insulating layer extends on the second conductive type semiconductor layer and has an edge on the second conductive type semiconductor layer. 청구항 6에 있어서,
상기 제2 전극 패드의 일부는 상기 제2 도전형 반도체층 상에 위치하되, 상기 제2 전극 패드와 상기 제2 도전형 반도체층은 상기 절연층에 의해 분리되어 있는 발광 다이오드.The method of claim 6,
Wherein a portion of the second electrode pad is located on the second conductive type semiconductor layer, and the second electrode pad and the second conductive type semiconductor layer are separated by the insulating layer. 청구항 1에 있어서,
상기 제2 도전형 반도체층 및 상기 활성층은 적어도 두 개의 발광 영역들을 정의하도록 분할되고,
상기 적어도 두 개의 발광 영역들 상에 각각 상기 제2 전극 패드에 연결된 상부 연장부가 위치하는 발광 다이오드.The method according to claim 1,
Wherein the second conductive semiconductor layer and the active layer are divided to define at least two light emitting regions,
And an upper extension connected to the second electrode pad is disposed on each of the at least two light emitting regions. 청구항 8에 있어서,
상기 적어도 두 개의 발광 영역들은 대칭 구조를 갖는 발광 다이오드.The method of claim 8,
Wherein the at least two luminescent regions have a symmetrical structure. 청구항 8에 있어서,
상기 적어도 하나의 하부 연장부는 상기 제1 전극패드에서 상기 제2 전극패드를 향해 연장하는 하부 연장부를 포함하고,
상기 각 발광 영역들 상에 두개의 상부 연장부가 상기 제2 전극 패드에 연결되어 위치하고,
상기 제2 전극패드를 향해 연장하는 하부 연장부는 상기 제1 전극패드로부터 상기 두개의 상부 연장부 사이의 영역으로 연장하는 발광 다이오드.The method of claim 8,
Wherein the at least one lower extension includes a lower extension extending from the first electrode pad toward the second electrode pad,
Two upper extension portions are connected to the second electrode pad on the light emitting regions,
And a lower extension extending toward the second electrode pad extends to a region between the first electrode pad and the two upper extension portions. 청구항 8에 있어서,
상기 적어도 하나의 하부 연장부는 상기 적어도 두 개의 발광 영역들 사이에 위치하는 하부 연장부를 포함하는 발광 다이오드.The method of claim 8,
Wherein the at least one lower extension comprises a lower extension positioned between the at least two light emitting regions. 기판;
상기 기판 상에 위치하는 제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 위치하는 제2 도전형 반도체층;
상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 개재된 활성층;
상기 제1 도전형 반도체층에 전기적으로 접속된 복수개의 제1 전극 패드;
상기 기판 상에 위치하는 제2 전극 패드;
상기 복수개의 제1 전극 패드에 연결되어 상기 제1 도전형 반도체층에 전기적으로 접속된 적어도 하나의 하부 연장부; 및
상기 제2 전극패드에 연결되어 상기 제2 도전형 반도체층에 전기적으로 접속된 복수개의 상부 연장부를 포함하고,
상기 제2 전극 패드는 상기 기판의 중앙부에 배치되되,
상기 복수개의 상부 연장부는 각각 상기 복수개의 제1 전극패드를 향해 연장되는 발광 다이오드.Board;
A first conductive semiconductor layer disposed on the substrate;
A second conductive semiconductor layer disposed on the first conductive semiconductor layer;
An active layer interposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer;
A plurality of first electrode pads electrically connected to the first conductivity type semiconductor layer;
A second electrode pad located on the substrate;
At least one lower extension connected to the plurality of first electrode pads and electrically connected to the first conductivity type semiconductor layer; And
And a plurality of upper extension portions connected to the second electrode pads and electrically connected to the second conductivity type semiconductor layer,
Wherein the second electrode pad is disposed at a central portion of the substrate,
Wherein the plurality of upper extensions extend toward the plurality of first electrode pads, respectively. 청구항 12에 있어서,
상기 제2 전극 패드는 상기 기판 상에 형성된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 부분적으로 제거된 영역 상에 형성된 발광 다이오드.The method of claim 12,
Wherein the second electrode pad is formed on a region where the first conductive semiconductor layer, the active layer, and the second conductive semiconductor layer are partially removed. 청구항 13에 있어서,
상기 제2 전극 패드를 둘러싸는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층의 측면들을 덮는 절연층을 더 포함하는 발광 다이오드.14. The method of claim 13,
A first conductive semiconductor layer surrounding the second electrode pad, and an insulating layer covering the sides of the active layer and the second conductive semiconductor layer. 청구항 12에 있어서,
상기 기판은 절연 기판인 발광 다이오드.The method of claim 12,
Wherein the substrate is an insulating substrate. 청구항 12에 있어서,
상기 기판과 상기 제2 전극 패드 사이에 개재된 절연층을 더 포함하는 발광 다이오드.The method of claim 12,
And an insulating layer interposed between the substrate and the second electrode pad. 청구항 12에 있어서,
상기 적어도 하나의 하부 연장부는 상기 기판의 가장자리를 따라 연장하는 하부 연장부를 포함하는 발광 다이오드.The method of claim 12,
Wherein the at least one lower extension comprises a lower extension extending along an edge of the substrate. 청구항 12에 있어서,
상기 제2 도전형 반도체층 상에 위치하는 투명 전극층을 더 포함하고, 상기 상부 연장부는 상기 투명 전극층 상에 위치하는 발광 다이오드.The method of claim 12,
And a transparent electrode layer disposed on the second conductive semiconductor layer, wherein the upper extension is located on the transparent electrode layer. 청구항 12에 있어서,
상기 제2 도전형 반도체층 및 상기 활성층은 적어도 두 개의 발광 영역들을 정의하도록 분할되고,
상기 적어도 두 개의 발광 영역들 상에 각각 상기 제2 전극 패드에 연결된 상부 연장부가 위치하는 발광 다이오드.The method of claim 12,
Wherein the second conductive semiconductor layer and the active layer are divided to define at least two light emitting regions,
And an upper extension connected to the second electrode pad is disposed on each of the at least two light emitting regions. 청구항 19에 있어서,
상기 적어도 두 개의 발광 영역들은 대칭 구조를 갖는 발광 다이오드.The method of claim 19,
Wherein the at least two luminescent regions have a symmetrical structure. 청구항 19에 있어서,
상기 적어도 하나의 하부 연장부는 상기 적어도 두 개의 발광 영역들 사이에 위치하는 하부 연장부를 포함하는 발광 다이오드.The method of claim 19,
Wherein the at least one lower extension comprises a lower extension positioned between the at least two light emitting regions.
KR1020100003964A 2010-01-07 2010-01-15 Light emitting diode having electrode pads KR101625127B1 (en)

Priority Applications (15)

Application Number Priority Date Filing Date Title
KR1020100003964A KR101625127B1 (en) 2010-01-15 2010-01-15 Light emitting diode having electrode pads
PCT/KR2010/009008 WO2011083923A2 (en) 2010-01-07 2010-12-16 Light emitting diode having electrode pads
US12/974,917 US8309971B2 (en) 2010-01-07 2010-12-21 Light emitting diode having electrode pads
TW100100166A TWI412165B (en) 2010-01-07 2011-01-04 Light emitting diode having electrode pads
EP11150117.7A EP2343744B1 (en) 2010-01-07 2011-01-04 light emitting diode with patterned electrodes
JP2011000833A JP5755885B2 (en) 2010-01-07 2011-01-05 Light emitting diode having a plurality of electrode pads
CN2011100060460A CN102122694B (en) 2010-01-07 2011-01-07 Light emitting diode having electrode pads
US13/617,810 US8436369B2 (en) 2010-01-07 2012-09-14 Light emitting diode having electrode pads
US13/862,713 US8742449B2 (en) 2010-01-07 2013-04-15 Light emitting diode having electrode pads
US14/229,672 US9012952B2 (en) 2010-01-07 2014-03-28 Light emitting diode having electrode pads
US14/231,043 US9018669B2 (en) 2010-01-07 2014-03-31 Light emitting diode having electrode pads
US14/645,227 US9419180B2 (en) 2010-01-07 2015-03-11 Light emitting diode having electrode pads
JP2015109013A JP6046209B2 (en) 2010-01-07 2015-05-28 Light emitting diode having a plurality of electrode pads
US15/200,633 US9793440B2 (en) 2010-01-07 2016-07-01 Light emitting diode having electrode pads
JP2016223502A JP6574750B2 (en) 2010-01-07 2016-11-16 Light emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100003964A KR101625127B1 (en) 2010-01-15 2010-01-15 Light emitting diode having electrode pads

Publications (2)

Publication Number Publication Date
KR20110083967A KR20110083967A (en) 2011-07-21
KR101625127B1 true KR101625127B1 (en) 2016-05-27

Family

ID=44921413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100003964A KR101625127B1 (en) 2010-01-07 2010-01-15 Light emitting diode having electrode pads

Country Status (1)

Country Link
KR (1) KR101625127B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030146445A1 (en) 2002-02-01 2003-08-07 Hen Chang Hsiu Electrode structure of LED and manufacturing of the same
JP2007049160A (en) * 2005-08-09 2007-02-22 Samsung Electro Mech Co Ltd Nitride semiconductor light-emitting device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030146445A1 (en) 2002-02-01 2003-08-07 Hen Chang Hsiu Electrode structure of LED and manufacturing of the same
JP2007049160A (en) * 2005-08-09 2007-02-22 Samsung Electro Mech Co Ltd Nitride semiconductor light-emitting device

Also Published As

Publication number Publication date
KR20110083967A (en) 2011-07-21

Similar Documents

Publication Publication Date Title
KR101055768B1 (en) Light Emitting Diodes with Electrode Pads
JP6574750B2 (en) Light emitting diode
KR101625125B1 (en) Light emitting diode having electrode extensions
KR20120015651A (en) Light emitting diode with improved light extraction efficiency
JP2010504640A (en) Light emitting diode with electrode extension for current spreading
KR101740534B1 (en) Light emitting diode having electrode extension
KR101625130B1 (en) Light emitting diode having electrode pads
KR101625122B1 (en) Light emitting diode having electrode pads
KR101636034B1 (en) Light emitting diode having electrode pads
KR101272705B1 (en) A light emitting diode having uniform current density
KR101649286B1 (en) Light emitting diode having electrode pads
KR101712519B1 (en) Light emitting diode having electrode pads
KR101625131B1 (en) Light emitting diode having electrode pads
KR101623950B1 (en) Light emitting diode having electrode pads
KR101337612B1 (en) Light emitting diode with improved light extraction efficiency
KR101625127B1 (en) Light emitting diode having electrode pads
KR101615277B1 (en) Light emitting diode having electrode pads
KR101106135B1 (en) A light emitting diode having uniform current density
KR101618799B1 (en) Light emitting diode having electrode pads
KR101618800B1 (en) Light emitting diode having electrode pads
KR101615283B1 (en) Light emitting diode having electrode pads
KR101623952B1 (en) Light emitting diode having electrode pads
KR101623951B1 (en) Light emitting diode having electrode pads
KR20090060271A (en) Light emitting diode having extensions of electrodes for current spreading
KR101662198B1 (en) Light emitting diode having electrode extensions

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee